JPH1145887A - エレクトロマイグレーション耐性が向上し欠陥影響度が少ないサブクォーターミクロンの銅相互接続 - Google Patents
エレクトロマイグレーション耐性が向上し欠陥影響度が少ないサブクォーターミクロンの銅相互接続Info
- Publication number
- JPH1145887A JPH1145887A JP10143914A JP14391498A JPH1145887A JP H1145887 A JPH1145887 A JP H1145887A JP 10143914 A JP10143914 A JP 10143914A JP 14391498 A JP14391498 A JP 14391498A JP H1145887 A JPH1145887 A JP H1145887A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- layer
- pattern
- depositing
- intermetallic compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 245
- 239000010949 copper Substances 0.000 title claims abstract description 241
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 239
- 238000013508 migration Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 127
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 27
- 238000009413 insulation Methods 0.000 claims abstract description 13
- 239000000126 substance Substances 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims description 68
- 229910000765 intermetallic Inorganic materials 0.000 claims description 62
- 238000005240 physical vapour deposition Methods 0.000 claims description 32
- 238000004544 sputter deposition Methods 0.000 claims description 24
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 16
- 239000010936 titanium Substances 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 16
- 229910052735 hafnium Inorganic materials 0.000 claims description 12
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 11
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 11
- 229910052746 lanthanum Inorganic materials 0.000 claims description 11
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 11
- 229910052718 tin Inorganic materials 0.000 claims description 11
- 229910052726 zirconium Inorganic materials 0.000 claims description 11
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 239000012808 vapor phase Substances 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 5
- 238000010297 mechanical methods and process Methods 0.000 abstract description 4
- 150000002739 metals Chemical class 0.000 abstract description 2
- 150000001875 compounds Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 230
- 230000008021 deposition Effects 0.000 description 14
- 239000004020 conductor Substances 0.000 description 12
- 230000007797 corrosion Effects 0.000 description 11
- 238000005260 corrosion Methods 0.000 description 11
- 229910052799 carbon Inorganic materials 0.000 description 10
- 230000007547 defect Effects 0.000 description 10
- 239000012212 insulator Substances 0.000 description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000005498 polishing Methods 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 239000003575 carbonaceous material Substances 0.000 description 7
- 230000009977 dual effect Effects 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 125000004432 carbon atom Chemical group C* 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000005546 reactive sputtering Methods 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- UOUJSJZBMCDAEU-UHFFFAOYSA-N chromium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Cr+3].[Cr+3] UOUJSJZBMCDAEU-UHFFFAOYSA-N 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000001659 ion-beam spectroscopy Methods 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 2
- 239000012691 Cu precursor Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 241000723418 Carya Species 0.000 description 1
- 239000005750 Copper hydroxide Substances 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 229910017482 Cu 6 Sn 5 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910001956 copper hydroxide Inorganic materials 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- VKYKSIONXSXAKP-UHFFFAOYSA-N hexamethylenetetramine Chemical compound C1N(C2)CN3CN1CN2C3 VKYKSIONXSXAKP-UHFFFAOYSA-N 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 150000004679 hydroxides Chemical class 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 向上したエレクトロマイグレーション耐性と
腐食耐性とを備えるサブハーフミクロンの銅相互接続を
設ける方法。 【解決手段】 この方法は、シード層が化学的気相付着
または物理的気相付着によって約８００オングストロー
ム未満の層に付着された、電気めっきされた銅を使用し
た二重ダマシンを含む。
腐食耐性とを備えるサブハーフミクロンの銅相互接続を
設ける方法。 【解決手段】 この方法は、シード層が化学的気相付着
または物理的気相付着によって約８００オングストロー
ム未満の層に付着された、電気めっきされた銅を使用し
た二重ダマシンを含む。
Description
【０００１】
【発明の属する技術分野】本特許出願は、１９９７年５
月３０日出願の「ＣＯＰＰＥＲ ＩＮＴＥＲＣＯＮＮＥ
ＣＴＩＯＮＳ ＷＩＴＨ ＥＮＨＡＮＣＥＤ ＥＬＥＣ
ＴＲＯＭＩＧＲＡＴＩＯＮ ＲＥＳＩＳＴＡＮＣＥ Ａ
ＮＤ ＲＥＤＵＣＥＤ ＤＥＦＥＣＴ ＳＥＮＳＩＴＩ
ＶＩＴＹ ＡＮＤ ＭＥＴＨＯＤ ＯＦ ＦＯＲＭＩＮ
Ｇ ＳＡＭＥ」という名称の米国特許出願第０８／８６
６７７７号の一部継続出願である。
月３０日出願の「ＣＯＰＰＥＲ ＩＮＴＥＲＣＯＮＮＥ
ＣＴＩＯＮＳ ＷＩＴＨ ＥＮＨＡＮＣＥＤ ＥＬＥＣ
ＴＲＯＭＩＧＲＡＴＩＯＮ ＲＥＳＩＳＴＡＮＣＥ Ａ
ＮＤ ＲＥＤＵＣＥＤ ＤＥＦＥＣＴ ＳＥＮＳＩＴＩ
ＶＩＴＹ ＡＮＤ ＭＥＴＨＯＤ ＯＦ ＦＯＲＭＩＮ
Ｇ ＳＡＭＥ」という名称の米国特許出願第０８／８６
６７７７号の一部継続出願である。
【０００２】本発明は、半導体製造の分野に関し、具体
的には腐食および欠陥の影響度が低減され、それによっ
て信頼性が向上したサブミクロン寸法の銅ベースの相互
接続の設計に関する。本発明は設計した構造体を形成す
る方法の提供にも関する。
的には腐食および欠陥の影響度が低減され、それによっ
て信頼性が向上したサブミクロン寸法の銅ベースの相互
接続の設計に関する。本発明は設計した構造体を形成す
る方法の提供にも関する。
【０００３】
【従来の技術】素子の幾何形状が超大規模集積回路用に
小型化されるに伴い、最小のピッチと高い導電率を持つ
相互接続配線と、誘電率が低いと同時に従来以上に確か
な信頼性を必要とするパッシベーション材料の需要がま
すます増大している。特に、サブクォーターミクロンの
線幅の世界では、高い導電率と高いエレクトロマイグレ
ーション耐性が最重要要素である。
小型化されるに伴い、最小のピッチと高い導電率を持つ
相互接続配線と、誘電率が低いと同時に従来以上に確か
な信頼性を必要とするパッシベーション材料の需要がま
すます増大している。特に、サブクォーターミクロンの
線幅の世界では、高い導電率と高いエレクトロマイグレ
ーション耐性が最重要要素である。
【０００４】１つの手法は、導電率が高くエレクトロマ
イグレーション耐性が高いという理由から銅金属配線を
クロス・キャパシタンスの低いポリイミド・パッシベー
ションと共に使用することであった。この手法を使用す
るプロセスは、ルーサー（Ｌｕｔｈｅｒ）等の「ＶＬＳ
Ｉ Ｍｕｌｔｉｌｅｖｅｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ
ｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ（ＶＭＩＣ）」（ｐｐ．
１５−２１，１９９３）によって開示されている。二重
ダマシン法を使用して銅相互接続線と中間層バイア・ス
タッドを同時に形成するプロセスの改良が、本出願の共
通出願人の米国特許第５４３４４５１号でダラール（Ｄ
ａｌａｌ）等によって教示されている。ダマシン法で
は、細い溝または細い穴あるいはその両方の組合せの充
填が必要である。当技術分野では、そのような細い穴や
溝を充填するためにスパッタリングや蒸着などの物理的
気相付着（ＰＶＤ）法を使用するのは適切でないことが
よく知られている。これは、充填される金属線またはス
タッドのきわめて先細の断面が形成されるためである。
やはり本出願と共通出願人のジョシ（Ｊｏｓｈｉ）等の
米国特許第５３００８１３号では、ＰＶＤ法を使用して
高導電率金属を付着させた後、タングステン・キャップ
層の化学的気相付着（ＣＶＤ）によって先細の断面の上
部を充填する方法が教示されている。このキャッピング
・プロセスの結果、先細の断面のために銅製導線の断面
積が大幅に縮小される。また、キャッピング金属が導線
金属に沿って付着されるため、完成品において導線エッ
ジに沿って導線金属のスリットが露出される。さらに、
このキャッピング・プロセスの化学機械研磨ステップ中
に、研磨によって除去された硬い金属粒子が金属線をす
り減らす傾向がある。したがって、銅の付着にはＣＶＤ
や電気めっきなどのコンフォーマルな付着方法が必要で
ある。
イグレーション耐性が高いという理由から銅金属配線を
クロス・キャパシタンスの低いポリイミド・パッシベー
ションと共に使用することであった。この手法を使用す
るプロセスは、ルーサー（Ｌｕｔｈｅｒ）等の「ＶＬＳ
Ｉ Ｍｕｌｔｉｌｅｖｅｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ
ｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ（ＶＭＩＣ）」（ｐｐ．
１５−２１，１９９３）によって開示されている。二重
ダマシン法を使用して銅相互接続線と中間層バイア・ス
タッドを同時に形成するプロセスの改良が、本出願の共
通出願人の米国特許第５４３４４５１号でダラール（Ｄ
ａｌａｌ）等によって教示されている。ダマシン法で
は、細い溝または細い穴あるいはその両方の組合せの充
填が必要である。当技術分野では、そのような細い穴や
溝を充填するためにスパッタリングや蒸着などの物理的
気相付着（ＰＶＤ）法を使用するのは適切でないことが
よく知られている。これは、充填される金属線またはス
タッドのきわめて先細の断面が形成されるためである。
やはり本出願と共通出願人のジョシ（Ｊｏｓｈｉ）等の
米国特許第５３００８１３号では、ＰＶＤ法を使用して
高導電率金属を付着させた後、タングステン・キャップ
層の化学的気相付着（ＣＶＤ）によって先細の断面の上
部を充填する方法が教示されている。このキャッピング
・プロセスの結果、先細の断面のために銅製導線の断面
積が大幅に縮小される。また、キャッピング金属が導線
金属に沿って付着されるため、完成品において導線エッ
ジに沿って導線金属のスリットが露出される。さらに、
このキャッピング・プロセスの化学機械研磨ステップ中
に、研磨によって除去された硬い金属粒子が金属線をす
り減らす傾向がある。したがって、銅の付着にはＣＶＤ
や電気めっきなどのコンフォーマルな付着方法が必要で
ある。
【０００５】しかし、ＣＶＤ銅は、必要なきわめて複雑
な前駆体の貯蔵寿命が限られているという欠点があるこ
とがわかっている。ＣＶＤ銅のさらに重要な問題は銅前
駆体による製造ラインの汚染であり、それによって半導
体素子がだめになることである。
な前駆体の貯蔵寿命が限られているという欠点があるこ
とがわかっている。ＣＶＤ銅のさらに重要な問題は銅前
駆体による製造ラインの汚染であり、それによって半導
体素子がだめになることである。
【０００６】電気めっきによる銅付着は、数十年にわた
ってプリント回路基板（ＰＣＢ）に使用されてきた。電
気めっきは低コストで、付着温度が低く、狭い開口部を
コンフォーマルに被覆することができるため、銅相互接
続線における好ましい付着方法である。銅の電気めっき
には基板上に銅シード層が必要であることを理解された
い。シード層のために銅を付着させるのにＰＶＤ方法が
常に使用されてきた。しかし、ＰＶＤ付着させた銅のエ
レクトロマイグレーション耐性は電気めっきされた銅の
１０分の１であり、ＣＶＤ銅のエレクトロマイグレーシ
ョン耐性の３分の１であることがわかっている。銅シー
ド層は相互接続線の断面積の２０％まで形成されること
があるため、このシード層は銅相互接続線のエレクトロ
マイグレーション特性をひどく阻害する。銅のエレクト
ロマイグレーション耐性は通常の設計の導線における摩
耗に耐えるだけの十分な高さであるが、ＰＶＤシード層
／電気めっき銅導線には欠陥によるエレクトロマイグレ
ーション障害が見られた。銅の高い導電率のために、
２、３百オングストロームまで薄くした場合、導線の幅
や厚さなどの線欠陥が電気スクリーニング検査で発見さ
れずに合格してしまうことがある。実際の使用中にはこ
れらの領域における電流密度はかなり高く、それによっ
てエレクトロマイグレーションによる初期現場障害が生
じることがわかる。
ってプリント回路基板（ＰＣＢ）に使用されてきた。電
気めっきは低コストで、付着温度が低く、狭い開口部を
コンフォーマルに被覆することができるため、銅相互接
続線における好ましい付着方法である。銅の電気めっき
には基板上に銅シード層が必要であることを理解された
い。シード層のために銅を付着させるのにＰＶＤ方法が
常に使用されてきた。しかし、ＰＶＤ付着させた銅のエ
レクトロマイグレーション耐性は電気めっきされた銅の
１０分の１であり、ＣＶＤ銅のエレクトロマイグレーシ
ョン耐性の３分の１であることがわかっている。銅シー
ド層は相互接続線の断面積の２０％まで形成されること
があるため、このシード層は銅相互接続線のエレクトロ
マイグレーション特性をひどく阻害する。銅のエレクト
ロマイグレーション耐性は通常の設計の導線における摩
耗に耐えるだけの十分な高さであるが、ＰＶＤシード層
／電気めっき銅導線には欠陥によるエレクトロマイグレ
ーション障害が見られた。銅の高い導電率のために、
２、３百オングストロームまで薄くした場合、導線の幅
や厚さなどの線欠陥が電気スクリーニング検査で発見さ
れずに合格してしまうことがある。実際の使用中にはこ
れらの領域における電流密度はかなり高く、それによっ
てエレクトロマイグレーションによる初期現場障害が生
じることがわかる。
【０００７】相互接続線の寸法がサブクォーターミクロ
ンである場合、シード層にＰＶＤ法を使用することによ
る別の重大な問題が生じる。この場合、ＰＶＤ技法によ
って付着させた薄いシード層であっても、開口部が前述
のように狭くなる。この結果、中空の殻状の線ができ
る。
ンである場合、シード層にＰＶＤ法を使用することによ
る別の重大な問題が生じる。この場合、ＰＶＤ技法によ
って付着させた薄いシード層であっても、開口部が前述
のように狭くなる。この結果、中空の殻状の線ができ
る。
【０００８】ＣＶＤ銅付着技法には、たとえば、銅前駆
体による製造ラインの汚染などの問題があり、それによ
って半導体素子がだめになる。ＣＶＤ付着させた銅の厚
さが厚くなればそれだけ、線の汚染の傾向が大きくな
る。
体による製造ラインの汚染などの問題があり、それによ
って半導体素子がだめになる。ＣＶＤ付着させた銅の厚
さが厚くなればそれだけ、線の汚染の傾向が大きくな
る。
【０００９】高温応用分野用に、または機械強度を高め
るために、銅と様々な元素との同時付着が、トーマス
（Ｔｈｏｍａｓ）による米国特許第５４１４３０１号、
シャピロ（Ｓｈａｐｉｒｏ）等による米国特許第４００
７０３９号、アクツ等の米国特許第４８７２０４８号、
およびウッドフォード（Ｗｏｏｄｆｏｒｄ）とブリック
ネル（Ｂｒｉｃｋｎｅｌｌ）による米国特許第４４０６
８５８号で教示されている。しかし、銅を他の元素と同
時付着させると、通常は電気抵抗率が高くなり、それに
よって高パフォーマンス・システムで銅を使用するとい
う目的そのものが不可能になる。
るために、銅と様々な元素との同時付着が、トーマス
（Ｔｈｏｍａｓ）による米国特許第５４１４３０１号、
シャピロ（Ｓｈａｐｉｒｏ）等による米国特許第４００
７０３９号、アクツ等の米国特許第４８７２０４８号、
およびウッドフォード（Ｗｏｏｄｆｏｒｄ）とブリック
ネル（Ｂｒｉｃｋｎｅｌｌ）による米国特許第４４０６
８５８号で教示されている。しかし、銅を他の元素と同
時付着させると、通常は電気抵抗率が高くなり、それに
よって高パフォーマンス・システムで銅を使用するとい
う目的そのものが不可能になる。
【００１０】銅金属配線における他の信頼性問題は腐食
である。これについて、以下に図１および図２を参照し
ながら説明する。図１は前述の従来技術の相互接続方式
の構造体であり、各層が二重ダマシン法によって画定さ
れた２層の金属相互接続が示されている。図２は相互接
続の断面の拡大図であり、１つの層上の銅相互接続線９
がバイア・スタッド１１を介して下層の金属相互接続線
１０２と接触していることが示されている。二重ダマシ
ン法では、バイア・スタッド１１と導線１０２は互いに
一体となった部分であることを理解されたい。この銅相
互接続は接着層５と、任意選択の障壁層６と、ＰＶＤ銅
シード層８と、バルク銅層９および１１と、ポリイミド
絶縁層３の上の無機絶縁層４とを含む。
である。これについて、以下に図１および図２を参照し
ながら説明する。図１は前述の従来技術の相互接続方式
の構造体であり、各層が二重ダマシン法によって画定さ
れた２層の金属相互接続が示されている。図２は相互接
続の断面の拡大図であり、１つの層上の銅相互接続線９
がバイア・スタッド１１を介して下層の金属相互接続線
１０２と接触していることが示されている。二重ダマシ
ン法では、バイア・スタッド１１と導線１０２は互いに
一体となった部分であることを理解されたい。この銅相
互接続は接着層５と、任意選択の障壁層６と、ＰＶＤ銅
シード層８と、バルク銅層９および１１と、ポリイミド
絶縁層３の上の無機絶縁層４とを含む。
【００１１】導線の腐食は一般に層間絶縁にポリイミド
を使用することに関連して起こる。これは、層間絶縁に
ポリイミドを使用する場合、通常はその塗布によって無
機絶縁体４の薄い層が塗布されることになるためであ
る。この無機絶縁体の薄い層は、チャウ（Ｃｈｏｗ）等
の米国特許第４７８９６４８号で教示されているように
エッチ・ストップとして機能するように、またはジョシ
（Ｊｏｓｈｉ）等の米国特許第５４０３７７９号で教示
されているように化学機械研磨中のポリイミド屑を少な
くするように付加される（両特許は本出願人に譲渡され
ている）。この無機絶縁層４の有害な効果は、ポリイミ
ド膜内の残留水分が逃げるのを阻害することである。し
たがって、ポリイミド膜内の蒸気圧が大きくなり、銅内
に逃げる。その結果、酸化銅と水酸化物が形成される。
時間と温度に伴って、この酸化物と水酸化物が銅導体内
に最終的にボイド１３（図１）を形成する。腐食による
これらのボイド１３は、２つの理由によって銅導体の上
表面から始まると考えられる。１つは、線形層５および
６は導線の底部と側面を被っているが、上面は被ってい
ないことである。第２には、無機絶縁層４と導線の側壁
上の線５および６との間の接合部が、プロセス温度偏移
中に分離し、それによって水分が銅と接触する経路がで
きることである。本出願人に譲渡されたジョシ（Ｊｏｓ
ｈｉ）等の米国特許第５４２６３３０号では、銅導体の
上にタングステンのキャップを設けて銅の腐食を防ぐ方
法を教示している。前述のように、このキャップ法によ
って研磨中に望ましくない屑が形成され、それによって
金属線が磨耗する。
を使用することに関連して起こる。これは、層間絶縁に
ポリイミドを使用する場合、通常はその塗布によって無
機絶縁体４の薄い層が塗布されることになるためであ
る。この無機絶縁体の薄い層は、チャウ（Ｃｈｏｗ）等
の米国特許第４７８９６４８号で教示されているように
エッチ・ストップとして機能するように、またはジョシ
（Ｊｏｓｈｉ）等の米国特許第５４０３７７９号で教示
されているように化学機械研磨中のポリイミド屑を少な
くするように付加される（両特許は本出願人に譲渡され
ている）。この無機絶縁層４の有害な効果は、ポリイミ
ド膜内の残留水分が逃げるのを阻害することである。し
たがって、ポリイミド膜内の蒸気圧が大きくなり、銅内
に逃げる。その結果、酸化銅と水酸化物が形成される。
時間と温度に伴って、この酸化物と水酸化物が銅導体内
に最終的にボイド１３（図１）を形成する。腐食による
これらのボイド１３は、２つの理由によって銅導体の上
表面から始まると考えられる。１つは、線形層５および
６は導線の底部と側面を被っているが、上面は被ってい
ないことである。第２には、無機絶縁層４と導線の側壁
上の線５および６との間の接合部が、プロセス温度偏移
中に分離し、それによって水分が銅と接触する経路がで
きることである。本出願人に譲渡されたジョシ（Ｊｏｓ
ｈｉ）等の米国特許第５４２６３３０号では、銅導体の
上にタングステンのキャップを設けて銅の腐食を防ぐ方
法を教示している。前述のように、このキャップ法によ
って研磨中に望ましくない屑が形成され、それによって
金属線が磨耗する。
【００１２】したがって、さまざまな努力が繰り返され
たにもかかわらず、従来の技術の様々な方式では、欠陥
の影響を受けるエレクトロマイグレーション障害と腐食
による製造上の問題が残る。信頼性が向上し、欠陥の影
響度が少ない銅集積回路パターンを製作するより良い方
法を開発する必要がある。
たにもかかわらず、従来の技術の様々な方式では、欠陥
の影響を受けるエレクトロマイグレーション障害と腐食
による製造上の問題が残る。信頼性が向上し、欠陥の影
響度が少ない銅集積回路パターンを製作するより良い方
法を開発する必要がある。
【００１３】
【発明が解決しようとする課題】したがって、従来技術
の問題と欠点を念頭に置き、本発明の目的は、向上した
プロセス歩留まりと信頼性を有するサブハーフミクロン
の寸法の高パフォーマンス相互接続回路を製作する方法
を提供することである。
の問題と欠点を念頭に置き、本発明の目的は、向上した
プロセス歩留まりと信頼性を有するサブハーフミクロン
の寸法の高パフォーマンス相互接続回路を製作する方法
を提供することである。
【００１４】本発明の他の目的は、低誘電率のポリイミ
ド・パッシベーションを備えた高導電率銅ベースの金属
配線を提供することである。
ド・パッシベーションを備えた高導電率銅ベースの金属
配線を提供することである。
【００１５】本発明の他の目的は、エレクトロマイグレ
ーション耐性を向上させることによって、銅相互接続金
属配線の欠陥影響度を低くすることである。
ーション耐性を向上させることによって、銅相互接続金
属配線の欠陥影響度を低くすることである。
【００１６】本発明の他の目的は、相互接続線のエレク
トロマイグレーション耐性を向上させるようにＰＶＤ銅
シード層の厚さを薄くした電気めっき銅相互接続線を提
供することである。
トロマイグレーション耐性を向上させるようにＰＶＤ銅
シード層の厚さを薄くした電気めっき銅相互接続線を提
供することである。
【００１７】本発明の他の目的は、金属線の保全性に影
響を与えない、導線に金属キャップを被せる方法を提供
することである。
響を与えない、導線に金属キャップを被せる方法を提供
することである。
【００１８】
【課題を解決するための手段】上記の目的および当業者
ならわかるその他の目的は、基板内に、エレクトロマイ
グレーション耐性および腐食耐性を向上させたサブハー
フミクロンの銅相互接続を設ける方法に関する本発明に
よって達成される。この方法は、電気めっき銅を使用し
た二重ダマシン法を含むことができ、その場合、厚さを
薄くしたＰＶＤ層を使用するか、またはＰＶＤ層を、Ｐ
ＶＤ付着銅の約３倍のエレクトロマイグレーション耐性
を有するＣＶＤ銅シード層のコンフォーマルな被覆に置
き換える。本発明では、シード層は金属間層に変えるこ
ともできる。ハフニウム、ランタン、ジルコニウム、ス
ズ、チタンなどの銅金属間物質の層を設けて、エレクト
ロマイグレーション耐性を向上させ、欠陥影響度を低減
する。基板上に形成された銅線の上部の表面を完全に被
うキャップを形成して腐食耐性を向上させる方法も提供
する。銅格子間位置に炭素原子を組み込むことによって
エレクトロマイグレーション耐性と腐食耐性を向上させ
る構造および方法についても説明する。
ならわかるその他の目的は、基板内に、エレクトロマイ
グレーション耐性および腐食耐性を向上させたサブハー
フミクロンの銅相互接続を設ける方法に関する本発明に
よって達成される。この方法は、電気めっき銅を使用し
た二重ダマシン法を含むことができ、その場合、厚さを
薄くしたＰＶＤ層を使用するか、またはＰＶＤ層を、Ｐ
ＶＤ付着銅の約３倍のエレクトロマイグレーション耐性
を有するＣＶＤ銅シード層のコンフォーマルな被覆に置
き換える。本発明では、シード層は金属間層に変えるこ
ともできる。ハフニウム、ランタン、ジルコニウム、ス
ズ、チタンなどの銅金属間物質の層を設けて、エレクト
ロマイグレーション耐性を向上させ、欠陥影響度を低減
する。基板上に形成された銅線の上部の表面を完全に被
うキャップを形成して腐食耐性を向上させる方法も提供
する。銅格子間位置に炭素原子を組み込むことによって
エレクトロマイグレーション耐性と腐食耐性を向上させ
る構造および方法についても説明する。
【００１９】一態様では、本発明は誘電絶縁によって互
いに分離された銅線の多層相互接続を形成して基板内の
電気機構との接触部を作る方法を含む。この方法は、ま
ず、画定されたパターンで銅線を収容する誘電絶縁層を
有する基板を設けるステップと、任意選択によりパター
ンで金属線を付着させるステップとを含む。その後で、
パターンで厚さを薄くしたＰＶＤ銅の層、ＣＶＤ銅の
層、または銅との金属間化合物を形成することができる
元素の層を付着させた後、１層または複数層の銅を付着
させる。金属間化合物形成元素を付着させる場合は、そ
の後で基板を加熱して金属間化合物形成元素と銅層を反
応させ、銅層内に金属間化合物の層を形成する。金属間
化合物形成元素は、ハフニウム、ランタン、チタン、ス
ズ、およびジルコニウムから成るグループから選択する
ことが好ましい。金属間化合物形成元素層を銅層の前に
付着させることも、銅層を金属間化合物形成元素層の前
に付着させることもできる。また、金属間化合物形成元
素層を銅層の前に付着させ、さらに銅層の後に金属間化
合物形成元素層を付着させることもできる。
いに分離された銅線の多層相互接続を形成して基板内の
電気機構との接触部を作る方法を含む。この方法は、ま
ず、画定されたパターンで銅線を収容する誘電絶縁層を
有する基板を設けるステップと、任意選択によりパター
ンで金属線を付着させるステップとを含む。その後で、
パターンで厚さを薄くしたＰＶＤ銅の層、ＣＶＤ銅の
層、または銅との金属間化合物を形成することができる
元素の層を付着させた後、１層または複数層の銅を付着
させる。金属間化合物形成元素を付着させる場合は、そ
の後で基板を加熱して金属間化合物形成元素と銅層を反
応させ、銅層内に金属間化合物の層を形成する。金属間
化合物形成元素は、ハフニウム、ランタン、チタン、ス
ズ、およびジルコニウムから成るグループから選択する
ことが好ましい。金属間化合物形成元素層を銅層の前に
付着させることも、銅層を金属間化合物形成元素層の前
に付着させることもできる。また、金属間化合物形成元
素層を銅層の前に付着させ、さらに銅層の後に金属間化
合物形成元素層を付着させることもできる。
【００２０】金属層、金属間化合物形成元素の層、およ
び銅の層は、スパッタリング、蒸着、およびＣＶＤから
成るグループから選択された共通の付着技法または別個
の付着技法で付着させることができる。金属線、金属間
化合物形成元素の層、および銅の層は単一のポンプダウ
ンでスパッタリングによってその場で（ｉｎ−ｓｉｔ
ｕ）付着させることが好ましく、その際、スパッタリン
グは反応性スパッタリング、コリメート・スパッタリン
グ、マグネトロン・スパッタリング、低圧スパッタリン
グ、ＥＣＲスパッタリング、イオン・ビーム・スパッタ
リング、およびこれらの任意の組合せとすることができ
る。
び銅の層は、スパッタリング、蒸着、およびＣＶＤから
成るグループから選択された共通の付着技法または別個
の付着技法で付着させることができる。金属線、金属間
化合物形成元素の層、および銅の層は単一のポンプダウ
ンでスパッタリングによってその場で（ｉｎ−ｓｉｔ
ｕ）付着させることが好ましく、その際、スパッタリン
グは反応性スパッタリング、コリメート・スパッタリン
グ、マグネトロン・スパッタリング、低圧スパッタリン
グ、ＥＣＲスパッタリング、イオン・ビーム・スパッタ
リング、およびこれらの任意の組合せとすることができ
る。
【００２１】より好ましい方法では、本発明は、サブミ
クロンのピッチで、低誘電率絶縁によって互いに分離さ
れた、銅線から成る信頼性の高い多層相互接続を形成し
て基板内の電気機構との接点を作る方法に関する。この
方法は、最初に、電気機構を有する基板上に１対の絶縁
層を付着させるステップと、絶縁層のうちの少なくとも
一方にバイア・スタッド・パターンをフォトリソグラフ
ィによって画定するステップと、１対の絶縁層を部分的
にエッチングするステップと、絶縁層のうちの少なくと
も一方に相互接続線パターンをフォトリソグラフィによ
って画定するステップと、電気機構が露出するまで絶縁
層をエッチングするステップと、それによって１対の絶
縁層内に溝と穴を形成するステップとを含む。その後
で、溝と穴の中に線形金属配線を付着させる。銅と金属
間化合物を形成することができる元素の層と、１つまた
は複数の銅層を付着させ、穴と溝を充填する。銅を研磨
して溝の外にある余分な金属を除去し、基板を加熱して
金属間化合物形成元素と銅を反応させて銅との金属間化
合物の層を形成する。
クロンのピッチで、低誘電率絶縁によって互いに分離さ
れた、銅線から成る信頼性の高い多層相互接続を形成し
て基板内の電気機構との接点を作る方法に関する。この
方法は、最初に、電気機構を有する基板上に１対の絶縁
層を付着させるステップと、絶縁層のうちの少なくとも
一方にバイア・スタッド・パターンをフォトリソグラフ
ィによって画定するステップと、１対の絶縁層を部分的
にエッチングするステップと、絶縁層のうちの少なくと
も一方に相互接続線パターンをフォトリソグラフィによ
って画定するステップと、電気機構が露出するまで絶縁
層をエッチングするステップと、それによって１対の絶
縁層内に溝と穴を形成するステップとを含む。その後
で、溝と穴の中に線形金属配線を付着させる。銅と金属
間化合物を形成することができる元素の層と、１つまた
は複数の銅層を付着させ、穴と溝を充填する。銅を研磨
して溝の外にある余分な金属を除去し、基板を加熱して
金属間化合物形成元素と銅を反応させて銅との金属間化
合物の層を形成する。
【００２２】銅層のうちの１層を銅と炭素ガスとの反応
性スパッタリングによって付着させて、付着銅の格子内
に炭素原子を組み込むことができる。金属間化合物形成
元素の厚さは約１００〜６００オングストロームである
ことが好ましい。金属間化合物層は、穴および溝内の銅
の下、穴および溝内の銅の中、または穴および溝内の銅
の上に形成することができる。
性スパッタリングによって付着させて、付着銅の格子内
に炭素原子を組み込むことができる。金属間化合物形成
元素の厚さは約１００〜６００オングストロームである
ことが好ましい。金属間化合物層は、穴および溝内の銅
の下、穴および溝内の銅の中、または穴および溝内の銅
の上に形成することができる。
【００２３】関連態様では、本発明は、電気機構を有す
る基板上に付着させた１対の絶縁層を含む銅線の相互接
続を有し、絶縁層がエッチングされたバイア・スタッド
・パターンとエッチングされた相互接続線パターンとを
有して１対の絶縁層内に穴と溝が形成された基板を提供
する。溝と穴の内側は金属層で被われ、穴と溝は銅で充
填され、銅の部分に銅金属間化合物の領域が含まれてい
る。
る基板上に付着させた１対の絶縁層を含む銅線の相互接
続を有し、絶縁層がエッチングされたバイア・スタッド
・パターンとエッチングされた相互接続線パターンとを
有して１対の絶縁層内に穴と溝が形成された基板を提供
する。溝と穴の内側は金属層で被われ、穴と溝は銅で充
填され、銅の部分に銅金属間化合物の領域が含まれてい
る。
【００２４】他の態様では、本発明は溝を有する基板上
に、向上したエレクトロマイグレーションおよび腐食耐
性を有する銅相互接続を設ける方法であって、真空手段
内で基板を加熱するステップと、真空中に気体の形で炭
素物質を導入するステップと、基板の溝内に銅金属を付
着させると同時に銅格子中に格子間原子を組み込んで溝
内に銅線を形成するステップとを含む方法に関する。付
着中に基板を１００〜４００℃に保持し、炭素物質は化
学式ＣｘｈｙまたはＣｘＨｘを有し、酸素、窒素、また
は硫黄を含まない炭化水素であることが好ましい。
に、向上したエレクトロマイグレーションおよび腐食耐
性を有する銅相互接続を設ける方法であって、真空手段
内で基板を加熱するステップと、真空中に気体の形で炭
素物質を導入するステップと、基板の溝内に銅金属を付
着させると同時に銅格子中に格子間原子を組み込んで溝
内に銅線を形成するステップとを含む方法に関する。付
着中に基板を１００〜４００℃に保持し、炭素物質は化
学式ＣｘｈｙまたはＣｘＨｘを有し、酸素、窒素、また
は硫黄を含まない炭化水素であることが好ましい。
【００２５】関連態様では、本発明は、電気機構を有す
る基板上に付着させた１対の絶縁層を含む銅線の相互接
続を有する基板であって、絶縁層は穴と溝を形成するエ
ッチングされたバイア・スタッド・パターンとエッチン
グされた相互接続線パターンを含み、溝と穴の内側を金
属層で被い、穴と溝が銅で充填され、銅は約０．１〜１
５ｐｐｍの炭素を含む基板を提供する。
る基板上に付着させた１対の絶縁層を含む銅線の相互接
続を有する基板であって、絶縁層は穴と溝を形成するエ
ッチングされたバイア・スタッド・パターンとエッチン
グされた相互接続線パターンを含み、溝と穴の内側を金
属層で被い、穴と溝が銅で充填され、銅は約０．１〜１
５ｐｐｍの炭素を含む基板を提供する。
【００２６】他の態様では、本発明は、周囲の絶縁体と
同一平面の面を有する基板相互接続上の保護キャップを
設ける方法に関する。この方法は、その上にある絶縁層
を有する基板を設けるステップと、エッチングされたバ
イア・スタッド・パターンととエッチングされた相互接
続線パターンとで絶縁層内に穴と溝を形成するステップ
と、穴と溝を絶縁層の上面まで銅で充填して基板相互接
続を形成するステップとから成る。次に、銅を研磨して
その表面を周囲の絶縁層の表面より下に凹ませる。その
後で、凹ませた銅の上のキャップ用の材料の層を周囲の
絶縁層面より上の高さまで付着させる。次にこの基板を
研磨して、基板相互接続の外部の領域からキャップ材料
を除去し、周囲の絶縁層面と同一平面のキャップ面を形
成する。凹みの厚さは約１００〜４００オングストロー
ムであることが好ましく、キャップの材料は選択的に付
着させ、タングステン、タングステン・シリコン、タン
グステン窒素、ハフニウム、ジルコニウム、タンタル、
窒化タンタル、チタン、スズ、ランタン、ゲルマニウ
ム、炭素、クロム、クロム酸化クロム、プラチナ、およ
びそれらの組合せから成るグループから選択することが
好ましい。
同一平面の面を有する基板相互接続上の保護キャップを
設ける方法に関する。この方法は、その上にある絶縁層
を有する基板を設けるステップと、エッチングされたバ
イア・スタッド・パターンととエッチングされた相互接
続線パターンとで絶縁層内に穴と溝を形成するステップ
と、穴と溝を絶縁層の上面まで銅で充填して基板相互接
続を形成するステップとから成る。次に、銅を研磨して
その表面を周囲の絶縁層の表面より下に凹ませる。その
後で、凹ませた銅の上のキャップ用の材料の層を周囲の
絶縁層面より上の高さまで付着させる。次にこの基板を
研磨して、基板相互接続の外部の領域からキャップ材料
を除去し、周囲の絶縁層面と同一平面のキャップ面を形
成する。凹みの厚さは約１００〜４００オングストロー
ムであることが好ましく、キャップの材料は選択的に付
着させ、タングステン、タングステン・シリコン、タン
グステン窒素、ハフニウム、ジルコニウム、タンタル、
窒化タンタル、チタン、スズ、ランタン、ゲルマニウ
ム、炭素、クロム、クロム酸化クロム、プラチナ、およ
びそれらの組合せから成るグループから選択することが
好ましい。
【００２７】他の態様では、本発明は、基板内の電気機
構との接点を形成するために誘電体絶縁によって互いに
分離された銅線から成る多層相互接続を形成する方法で
あって、（ａ）画定されたパターン内に銅線を収容する
ように誘電絶縁層を有する基板を設けるステップと、
（ｂ）任意選択により、パターン内に金属線を付着させ
るステップと、（ｃ）その後でパターン内に、約８００
オングストローム未満の厚さを有する銅の化学的気相付
着層または銅の物理的気相付着層を付着させるステップ
と、（ｄ）化学または物理的気相付着銅層の上に、異な
るプロセスによって銅の層を付着させてパターンをほぼ
充填するステップとを含む方法を提供する。
構との接点を形成するために誘電体絶縁によって互いに
分離された銅線から成る多層相互接続を形成する方法で
あって、（ａ）画定されたパターン内に銅線を収容する
ように誘電絶縁層を有する基板を設けるステップと、
（ｂ）任意選択により、パターン内に金属線を付着させ
るステップと、（ｃ）その後でパターン内に、約８００
オングストローム未満の厚さを有する銅の化学的気相付
着層または銅の物理的気相付着層を付着させるステップ
と、（ｄ）化学または物理的気相付着銅層の上に、異な
るプロセスによって銅の層を付着させてパターンをほぼ
充填するステップとを含む方法を提供する。
【００２８】化学的気相付着銅層の厚さは約５０〜２０
００オングストロームであることが好ましく、約１００
〜７００オングストロームであることがより好ましい。
物理的気相付着は、銅スパッタリングまたは銅蒸着によ
って行うことができ、物理的気相付着銅層の厚さは約６
００オングストローム未満であることが好ましい。
００オングストロームであることが好ましく、約１００
〜７００オングストロームであることがより好ましい。
物理的気相付着は、銅スパッタリングまたは銅蒸着によ
って行うことができ、物理的気相付着銅層の厚さは約６
００オングストローム未満であることが好ましい。
【００２９】化学または物理的気相付着銅層を付着させ
る前に、この方法は、パターン内に銅との金属間化合物
を形成することができる元素の層を付着させるステップ
を含むことができる。パターンをほぼ充填する銅の層を
付着させた後で、本発明は基板を加熱して金属間化合物
形成元素をパターンをほぼ充填する銅の層と反応させて
金属間化合物の層を形成するステップを含むことができ
る。
る前に、この方法は、パターン内に銅との金属間化合物
を形成することができる元素の層を付着させるステップ
を含むことができる。パターンをほぼ充填する銅の層を
付着させた後で、本発明は基板を加熱して金属間化合物
形成元素をパターンをほぼ充填する銅の層と反応させて
金属間化合物の層を形成するステップを含むことができ
る。
【００３０】
【発明の実施の形態】本発明の好ましい実施形態の説明
では、図面のうちの図３ないし図１３を参照するが、図
中では同様の数字は本発明の同様の機構を示す。図面で
は本発明の機構は必ずしも一定の縮尺で図示されている
わけではない。
では、図面のうちの図３ないし図１３を参照するが、図
中では同様の数字は本発明の同様の機構を示す。図面で
は本発明の機構は必ずしも一定の縮尺で図示されている
わけではない。
【００３１】図３を参照すると、典型的にはそれぞれ絶
縁層１０６、１０３内に形成されたチタンおよび窒化チ
タンの基層（図示せず）を備えたタングステンである、
様々な素子接触スタッド（バイア）１０１と局所相互接
続（線）１０２をその上に有するシリコン基板１０５か
ら成る従来のシリコン半導体構造体の断面が図示されて
いる。薄い絶縁体層を使用することによって、たとえば
ミスアライメントによるバイアと線の間に金属スパイク
が形成されるのを防ぐことは、本出願と同日に出願され
た「ＳＥＬＦ−ＡＬＩＧＮＥＤ ＣＯＭＰＯＳＩＴＥ
ＩＮＳＵＬＡＴＯＲ ＷＩＴＨ ＳＵＢ−ＨＡＬＦ Ｍ
ＩＣＲＯＮ ＭＵＬＴＩＬＥＶＥＬ ＨＩＧＨ ＤＥＮ
ＳＩＴＹ ＥＬＥＣＴＲＩＣＡＬ ＩＮＴＥＲＣＯＮＮ
ＥＣＴＩＯＮＳ ＡＮＤ ＰＲＯＣＥＳＳ ＴＨＥＲＥ
ＯＦ」という名称の米国特許出願（整理番号ＦＩ９−９
６−１３７）で開示されている。
縁層１０６、１０３内に形成されたチタンおよび窒化チ
タンの基層（図示せず）を備えたタングステンである、
様々な素子接触スタッド（バイア）１０１と局所相互接
続（線）１０２をその上に有するシリコン基板１０５か
ら成る従来のシリコン半導体構造体の断面が図示されて
いる。薄い絶縁体層を使用することによって、たとえば
ミスアライメントによるバイアと線の間に金属スパイク
が形成されるのを防ぐことは、本出願と同日に出願され
た「ＳＥＬＦ−ＡＬＩＧＮＥＤ ＣＯＭＰＯＳＩＴＥ
ＩＮＳＵＬＡＴＯＲ ＷＩＴＨ ＳＵＢ−ＨＡＬＦ Ｍ
ＩＣＲＯＮ ＭＵＬＴＩＬＥＶＥＬ ＨＩＧＨ ＤＥＮ
ＳＩＴＹ ＥＬＥＣＴＲＩＣＡＬ ＩＮＴＥＲＣＯＮＮ
ＥＣＴＩＯＮＳ ＡＮＤ ＰＲＯＣＥＳＳ ＴＨＥＲＥ
ＯＦ」という名称の米国特許出願（整理番号ＦＩ９−９
６−１３７）で開示されている。
【００３２】本発明の方法は、サブミクロンのピッチ
で、低誘電率絶縁によって互いに分離された信頼性の高
い銅線の多層相互接続を形成して、基板内の電気機構と
の接点を形成する。基板構造体は、複数の電子素子を有
する半導体か、有機回路キャリヤ、またはセラミック回
路キャリヤとすることができる。局所相互接続１０２は
従来の技術のダマシン法によって、局所相互接続の上面
を周囲の絶縁体１０３の表面とほぼ同一平面にし、典型
的にはホウケイ酸またはリンケイ酸ガラスまたはＳｉＯ
2を付着させて形成することが好ましい。次に誘電絶縁
層２、３、および４を付着させて高導電率の相互接続を
形成するプロセスを開始する。１対の絶縁層はＥＣＲ、
スパッタリング、プラズマＣＶＤ、ＣＶＤ、スピンコー
ティング、またはこれらの方法の任意の組み合わせによ
って付着させることができる。たとえば、これらの絶縁
層はポリイミド、窒化シリコン、アルミナ、二酸化シリ
コン、リンケイ酸ガラス、酸化イットリウム、酸化マグ
ネシウム、エアロゲル、またはこれらの材料の任意の組
み合わせで作ることができる。
で、低誘電率絶縁によって互いに分離された信頼性の高
い銅線の多層相互接続を形成して、基板内の電気機構と
の接点を形成する。基板構造体は、複数の電子素子を有
する半導体か、有機回路キャリヤ、またはセラミック回
路キャリヤとすることができる。局所相互接続１０２は
従来の技術のダマシン法によって、局所相互接続の上面
を周囲の絶縁体１０３の表面とほぼ同一平面にし、典型
的にはホウケイ酸またはリンケイ酸ガラスまたはＳｉＯ
2を付着させて形成することが好ましい。次に誘電絶縁
層２、３、および４を付着させて高導電率の相互接続を
形成するプロセスを開始する。１対の絶縁層はＥＣＲ、
スパッタリング、プラズマＣＶＤ、ＣＶＤ、スピンコー
ティング、またはこれらの方法の任意の組み合わせによ
って付着させることができる。たとえば、これらの絶縁
層はポリイミド、窒化シリコン、アルミナ、二酸化シリ
コン、リンケイ酸ガラス、酸化イットリウム、酸化マグ
ネシウム、エアロゲル、またはこれらの材料の任意の組
み合わせで作ることができる。
【００３３】この場合、同時係属米国特許出願第０８／
８４１２２１号で教示されている絶縁体の選択とそれら
の絶縁体を集積回路の製作に組み込む方法を使用するこ
とができ、その出願の開示は参照により本明細書に組み
込まれる。
８４１２２１号で教示されている絶縁体の選択とそれら
の絶縁体を集積回路の製作に組み込む方法を使用するこ
とができ、その出願の開示は参照により本明細書に組み
込まれる。
【００３４】次に、たとえばフォトリソグラフィ・プロ
セスによって、絶縁層４の上にバイア・スタッド・パタ
ーンを画定し、その後、適切なエッチング液を使用して
絶縁層４をエッチングし、絶縁層３を部分的にエッチン
グするステップを行う。次に、高導電金属相互接続線の
パターンを、この場合もたとえばフォトリソグラフィ・
プロセスによって画定し、その後で絶縁層３および絶縁
層２の残りをエッチングして溝１２と穴１３を形成し、
金属線１０２を露出させる。これらのステップは、当技
術分野で周知の二重ダマシン法と呼ばれる方法の初期プ
ロセス・ステップであり、本出願の出願人に譲渡された
ダラール等の米国特許第５４３４４５１号などの公開特
許に記載されており、その開示は参照により本明細書に
組み込まれる。
セスによって、絶縁層４の上にバイア・スタッド・パタ
ーンを画定し、その後、適切なエッチング液を使用して
絶縁層４をエッチングし、絶縁層３を部分的にエッチン
グするステップを行う。次に、高導電金属相互接続線の
パターンを、この場合もたとえばフォトリソグラフィ・
プロセスによって画定し、その後で絶縁層３および絶縁
層２の残りをエッチングして溝１２と穴１３を形成し、
金属線１０２を露出させる。これらのステップは、当技
術分野で周知の二重ダマシン法と呼ばれる方法の初期プ
ロセス・ステップであり、本出願の出願人に譲渡された
ダラール等の米国特許第５４３４４５１号などの公開特
許に記載されており、その開示は参照により本明細書に
組み込まれる。
【００３５】次に、選択した線材料および高導電金属を
本発明により付着させ、化学機械法により研磨して余分
な金属を除去し、それによってバイア・スタッドと相互
接続金属線のパターンを同時に形成する。本発明は、プ
ロセス中で絶縁層２、３、および４にバイア・スタッド
と相互接続線の組み合わせのパターンをエッチングして
局所相互接続１０２の部分を露出させる時点で実施され
る。
本発明により付着させ、化学機械法により研磨して余分
な金属を除去し、それによってバイア・スタッドと相互
接続金属線のパターンを同時に形成する。本発明は、プ
ロセス中で絶縁層２、３、および４にバイア・スタッド
と相互接続線の組み合わせのパターンをエッチングして
局所相互接続１０２の部分を露出させる時点で実施され
る。
【００３６】本発明の相互接続を図４から始まる図に図
示する。図４では図３の一部のみが明確に図示されてい
る。図３の構造体を有するウエハをその場で（ｉｎ−ｓ
ｉｔｕ）スパッタ洗浄した後、好ましくはチタン、タン
タル、窒化タンタル、クロム、タングステン、またはこ
れらの層の任意の組み合わせである接着および接触金属
から成る、典型的には１００〜３００オングストローム
の厚さの薄い層５を付着させる。その後で、クロム酸化
クロム、タングステン・シリコン、窒化タングステン、
窒化タングステンシリコン、窒化チタン、タンタル、ま
たは窒化タンタルなどの材料から成る、典型的には２０
０〜４００オングストロームの厚さの任意選択の熱拡散
障壁層６を付着させる。層５および６は本発明では線形
金属配線と呼ぶ。接触金属は、たとえばチタン、タンタ
ル、または窒化タンタルとすることができる。障壁材料
は窒化チタン、酸窒化チタン、タンタル、窒化タンタ
ル、クロム、クロム／酸化クロム、タングステン、窒化
タングステン、タングステン・シリコン、またはこれら
の任意の組み合わせとすることができる。
示する。図４では図３の一部のみが明確に図示されてい
る。図３の構造体を有するウエハをその場で（ｉｎ−ｓ
ｉｔｕ）スパッタ洗浄した後、好ましくはチタン、タン
タル、窒化タンタル、クロム、タングステン、またはこ
れらの層の任意の組み合わせである接着および接触金属
から成る、典型的には１００〜３００オングストローム
の厚さの薄い層５を付着させる。その後で、クロム酸化
クロム、タングステン・シリコン、窒化タングステン、
窒化タングステンシリコン、窒化チタン、タンタル、ま
たは窒化タンタルなどの材料から成る、典型的には２０
０〜４００オングストロームの厚さの任意選択の熱拡散
障壁層６を付着させる。層５および６は本発明では線形
金属配線と呼ぶ。接触金属は、たとえばチタン、タンタ
ル、または窒化タンタルとすることができる。障壁材料
は窒化チタン、酸窒化チタン、タンタル、窒化タンタ
ル、クロム、クロム／酸化クロム、タングステン、窒化
タングステン、タングステン・シリコン、またはこれら
の任意の組み合わせとすることができる。
【００３７】線形層は、スパッタリング、蒸着などの共
通の付着技法または別々の付着技法によって付着させる
ことができる。反応性スパッタリング、コリメート・ス
パッタリング、マグネトロン・スパッタリング、低圧ス
パッタリング、ＥＣＲスパッタリング、イオン・ビーム
・スパッタリング、またはこれらの任意の組み合わせな
どのスパッタリング技法を使用することが好ましい。よ
り好ましくはこれら上述の、層５および６の付着は、単
一のポンプ・ダウンでコリメート・スパッタリングを使
用し、本発明の出願人に譲渡されたダラールおよびロー
ニー（Ｌｏｗｎｅｙ）の米国特許第４３７９８３２号で
教示されている反応性金属の付着技法を使用して行う。
この特許の開示は参照により本明細書に組み込まれる。
好ましい付着温度は約１２０〜４００℃である。
通の付着技法または別々の付着技法によって付着させる
ことができる。反応性スパッタリング、コリメート・ス
パッタリング、マグネトロン・スパッタリング、低圧ス
パッタリング、ＥＣＲスパッタリング、イオン・ビーム
・スパッタリング、またはこれらの任意の組み合わせな
どのスパッタリング技法を使用することが好ましい。よ
り好ましくはこれら上述の、層５および６の付着は、単
一のポンプ・ダウンでコリメート・スパッタリングを使
用し、本発明の出願人に譲渡されたダラールおよびロー
ニー（Ｌｏｗｎｅｙ）の米国特許第４３７９８３２号で
教示されている反応性金属の付着技法を使用して行う。
この特許の開示は参照により本明細書に組み込まれる。
好ましい付着温度は約１２０〜４００℃である。
【００３８】この任意選択の層６の後に、本発明の第１
の実施形態では、好ましくは約１００〜６００オングス
トロームの厚さの、銅と金属間化合物を形成することが
できる元素の薄い層７を付着させる。そのような元素
は、ハフニウム、ランタン、ジルコニア、スズ、および
チタンから成るグループから選択することができる。そ
の後、典型的には６００〜２０００オングストロームの
厚さの、薄い銅シード層８を付着させる。
の実施形態では、好ましくは約１００〜６００オングス
トロームの厚さの、銅と金属間化合物を形成することが
できる元素の薄い層７を付着させる。そのような元素
は、ハフニウム、ランタン、ジルコニア、スズ、および
チタンから成るグループから選択することができる。そ
の後、典型的には６００〜２０００オングストロームの
厚さの、薄い銅シード層８を付着させる。
【００３９】層５〜８は、スパッタリング、蒸着、ＣＶ
Ｄなどの共通または別々の付着技法によって付着させる
ことができる。反応性スパッタリング、コリメート・ス
パッタリング、マグネトロン・スパッタリング、低圧ス
パッタリング、ＥＣＲスパッタリング、イオン・ビーム
・スパッタリング、またはそれらの任意の組み合わせな
どのスパッタリング技法を使用することが好ましい。よ
り好ましくは、これらの上述の層５、６および７および
８の付着は、単一のポンプ・ダウンでコリメート・スパ
ッタリングを使用し、本発明の出願人に譲渡されたダラ
ールおよびローニーの米国特許第４３７９８３２号で教
示されている反応性金属の付着技法を使用して行う。こ
の特許の開示は参照により本明細書に組み込まれる。好
ましい付着温度は１２０〜４００℃である。銅シード層
にはエレクトロマイグレーション抵抗を高めるために格
子間位置に意図的に炭素を含めることもでき、これにつ
いて以下に詳述する。
Ｄなどの共通または別々の付着技法によって付着させる
ことができる。反応性スパッタリング、コリメート・ス
パッタリング、マグネトロン・スパッタリング、低圧ス
パッタリング、ＥＣＲスパッタリング、イオン・ビーム
・スパッタリング、またはそれらの任意の組み合わせな
どのスパッタリング技法を使用することが好ましい。よ
り好ましくは、これらの上述の層５、６および７および
８の付着は、単一のポンプ・ダウンでコリメート・スパ
ッタリングを使用し、本発明の出願人に譲渡されたダラ
ールおよびローニーの米国特許第４３７９８３２号で教
示されている反応性金属の付着技法を使用して行う。こ
の特許の開示は参照により本明細書に組み込まれる。好
ましい付着温度は１２０〜４００℃である。銅シード層
にはエレクトロマイグレーション抵抗を高めるために格
子間位置に意図的に炭素を含めることもでき、これにつ
いて以下に詳述する。
【００４０】銅シード層８の後に、残りの銅層９を電気
めっきして溝を埋める。あるいは、層８、または８およ
び９をＣＶＤ法によって付着させることもできる。次
に、この基板ウエハを化学機械法によって研磨してパタ
ーン描画されていない領域から余分な金属をすべて除去
し、それによって図４に示す平坦化された構造体にす
る。
めっきして溝を埋める。あるいは、層８、または８およ
び９をＣＶＤ法によって付着させることもできる。次
に、この基板ウエハを化学機械法によって研磨してパタ
ーン描画されていない領域から余分な金属をすべて除去
し、それによって図４に示す平坦化された構造体にす
る。
【００４１】金属間化合物形成金属層７を使用する場合
は、次に基板ウエハを窒素などの非反応性雰囲気中で約
２５０〜４５０℃の温度に３０分ないし２時間加熱す
る。これによって、金属間化合物形成元素層７が銅層と
反応して図５の銅金属間化合物の層１０が形成される。
銅金属間化合物層は、銅層８および９のエレクトロマイ
グレーション耐性を向上させる。金属間化合物形成金属
の厚さは、金属間化合物の形成中に銅シード層８（図
４）がすべて使い尽くされるように選択することが好ま
しい。本発明により銅層に形成される金属間化合物は、
ハフニウム・キュプライド（Ｈｆ2Ｃｕ）、ランタン・
キュプライド（ＬａＣｕ2）、エータ・ブロンズ（Ｃｕ6
Ｓｎ5）、チタン・キュプライド（ＴｉＣｕ）、および
ジルコニウム・キュプライド（Ｚｒ2Ｃｕ）とすること
ができる。
は、次に基板ウエハを窒素などの非反応性雰囲気中で約
２５０〜４５０℃の温度に３０分ないし２時間加熱す
る。これによって、金属間化合物形成元素層７が銅層と
反応して図５の銅金属間化合物の層１０が形成される。
銅金属間化合物層は、銅層８および９のエレクトロマイ
グレーション耐性を向上させる。金属間化合物形成金属
の厚さは、金属間化合物の形成中に銅シード層８（図
４）がすべて使い尽くされるように選択することが好ま
しい。本発明により銅層に形成される金属間化合物は、
ハフニウム・キュプライド（Ｈｆ2Ｃｕ）、ランタン・
キュプライド（ＬａＣｕ2）、エータ・ブロンズ（Ｃｕ6
Ｓｎ5）、チタン・キュプライド（ＴｉＣｕ）、および
ジルコニウム・キュプライド（Ｚｒ2Ｃｕ）とすること
ができる。
【００４２】金属間化合物層は、完全な金属間化合物層
とすることも金属間化合物と組成金属との組合わせの層
とすることもできる。金属間化合物形成元素の選択は、
２つの基準に基づいて行うことができる。第一に、選択
する元素の溶解度は銅にまったく溶けないかまたは２原
子パーセント未満であることが好ましい。低溶解度が重
要なのは、そうでなければ元素が銅内に拡散してその導
電率に影響を及ぼすからである。第二に、元素は銅と安
定した金属間化合物を形成することが好ましい。前掲の
元素のほかに、この２つの基準を満たすその他の元素も
銅金属間化合物形成元素として使用することができる。
とすることも金属間化合物と組成金属との組合わせの層
とすることもできる。金属間化合物形成元素の選択は、
２つの基準に基づいて行うことができる。第一に、選択
する元素の溶解度は銅にまったく溶けないかまたは２原
子パーセント未満であることが好ましい。低溶解度が重
要なのは、そうでなければ元素が銅内に拡散してその導
電率に影響を及ぼすからである。第二に、元素は銅と安
定した金属間化合物を形成することが好ましい。前掲の
元素のほかに、この２つの基準を満たすその他の元素も
銅金属間化合物形成元素として使用することができる。
【００４３】より上層の相互接続の画定と形成のために
上述のプロセス・ステップを繰り返す。最終層の相互接
続を画定した後で１回のみの熱処理を行って金属間化合
物を形成することを選択するか、または各相互接続層の
後で熱処理を繰り返すことを選択することができること
がわかるであろう。
上述のプロセス・ステップを繰り返す。最終層の相互接
続を画定した後で１回のみの熱処理を行って金属間化合
物を形成することを選択するか、または各相互接続層の
後で熱処理を繰り返すことを選択することができること
がわかるであろう。
【００４４】本発明の他の実施形態では、金属間化合物
形成元素層は、寸法の小さいバイア・スタッドの場合は
図６、寸法の大きいバイア・スタッドの場合は図７に示
すように相互接続の厚さの中央に形成する。この実施形
態では、金属間化合物の領域が銅の縁から離れて内部領
域に向かって形成されるようにして、金属間化合物形成
元素層７を最初の銅層の後に付着させる。図６に、熱処
理後の銅層９の内部のＹ字形の金属間化合物領域１０
（金属間化合物形成元素層７を付着させている）を示
す。図７に示すように複数の金属間化合物領域を使用す
ることもできる。これは、金属間化合物形成元素７の２
つの領域を金属間化合物領域１０ａおよび１０ｂが示さ
れている場所に付着させた、熱処理後の図である。
形成元素層は、寸法の小さいバイア・スタッドの場合は
図６、寸法の大きいバイア・スタッドの場合は図７に示
すように相互接続の厚さの中央に形成する。この実施形
態では、金属間化合物の領域が銅の縁から離れて内部領
域に向かって形成されるようにして、金属間化合物形成
元素層７を最初の銅層の後に付着させる。図６に、熱処
理後の銅層９の内部のＹ字形の金属間化合物領域１０
（金属間化合物形成元素層７を付着させている）を示
す。図７に示すように複数の金属間化合物領域を使用す
ることもできる。これは、金属間化合物形成元素７の２
つの領域を金属間化合物領域１０ａおよび１０ｂが示さ
れている場所に付着させた、熱処理後の図である。
【００４５】本発明の他の実施形態では、金属間化合物
形成元素を銅線の上にキャップの形で付着させる。図８
に示すように、図４の平坦化された構造体を形成した
後、約１００〜４００オングストロームの暑さの薄い銅
層を除去してその表面を周囲の絶縁面から凹ませる。除
去は、銅相互接続線またはバイア・スタッドのライト化
学機械研磨、機械研磨、あるいはその両方によって、平
坦化されたキャップ面を形成するものとすることができ
る。
形成元素を銅線の上にキャップの形で付着させる。図８
に示すように、図４の平坦化された構造体を形成した
後、約１００〜４００オングストロームの暑さの薄い銅
層を除去してその表面を周囲の絶縁面から凹ませる。除
去は、銅相互接続線またはバイア・スタッドのライト化
学機械研磨、機械研磨、あるいはその両方によって、平
坦化されたキャップ面を形成するものとすることができ
る。
【００４６】図９に示すように、次に、好ましくはウエ
ハのその場でのスパッタによる形成後に、前述の方法
（ＰＶＤ、電気めっき、無電解めっき、ＣＶＤ、または
それらの任意の組み合わせ）によって金属間化合物形成
元素の薄い層を選択的に付着させる。次に、化学機械研
磨または単に機械研磨によって、図１０に示すように相
互接続溝の外部から余分な金属を除去し、層４の表面と
同一水準に、銅線上に金属間化合物形成元素のキャップ
を残す。次のステップは、前述のようにウエハを熱処理
して銅層９の上に金属間化合物形成元素層７を形成す
る。図１１に、金属間化合物形成元素層または領域を銅
相互接続層の下部と上部の両方に形成する実施形態を図
示する。
ハのその場でのスパッタによる形成後に、前述の方法
（ＰＶＤ、電気めっき、無電解めっき、ＣＶＤ、または
それらの任意の組み合わせ）によって金属間化合物形成
元素の薄い層を選択的に付着させる。次に、化学機械研
磨または単に機械研磨によって、図１０に示すように相
互接続溝の外部から余分な金属を除去し、層４の表面と
同一水準に、銅線上に金属間化合物形成元素のキャップ
を残す。次のステップは、前述のようにウエハを熱処理
して銅層９の上に金属間化合物形成元素層７を形成す
る。図１１に、金属間化合物形成元素層または領域を銅
相互接続層の下部と上部の両方に形成する実施形態を図
示する。
【００４７】金属間化合物キャップ層を形成するこの方
法には、線および銅に沿ってキャップ金属を付着させる
方法のように銅の細いスリットを露出させたまま残すの
ではなく、線エッジに沿って銅線を完全に覆うという利
点がある。キャップ層を形成するこの方法について金属
間化合物のキャップを形成する目的で説明したが、この
方法は、そのような金属には限定されず、タングステ
ン、タングステン・シリコン、タングステン窒素、ハフ
ニウム、ジルコニウム、タンタル、窒化タンタル、チタ
ン、スズ、ランタン、ゲルマニウム、炭素、クロム、ク
ロム酸化クロム、白金、またはそれらの任意の組み合わ
せなど、任意の所望の金属、合金、または金属間化合物
を使用することができることを理解されたい。
法には、線および銅に沿ってキャップ金属を付着させる
方法のように銅の細いスリットを露出させたまま残すの
ではなく、線エッジに沿って銅線を完全に覆うという利
点がある。キャップ層を形成するこの方法について金属
間化合物のキャップを形成する目的で説明したが、この
方法は、そのような金属には限定されず、タングステ
ン、タングステン・シリコン、タングステン窒素、ハフ
ニウム、ジルコニウム、タンタル、窒化タンタル、チタ
ン、スズ、ランタン、ゲルマニウム、炭素、クロム、ク
ロム酸化クロム、白金、またはそれらの任意の組み合わ
せなど、任意の所望の金属、合金、または金属間化合物
を使用することができることを理解されたい。
【００４８】したがって、銅金属間化合物層は選択的付
着によって銅線断面の下部、中央、上部、またはそれら
の任意の組み合わせの場所に形成される。本発明は、こ
れらの領域の一部または全部にある銅金属間化合物層に
その場で形成して銅相互接続線のエレクトロマイグレー
ション耐性を向上させる方法を提供する。
着によって銅線断面の下部、中央、上部、またはそれら
の任意の組み合わせの場所に形成される。本発明は、こ
れらの領域の一部または全部にある銅金属間化合物層に
その場で形成して銅相互接続線のエレクトロマイグレー
ション耐性を向上させる方法を提供する。
【００４９】前述のように、付着させた銅格子内に炭素
原子を組み込むために、真空ツール内で気体の形の炭素
材料の意図的抽気を使用して銅シード層を形成する。基
板は約１００〜４００℃の温度に保持することが好まし
い。この炭素材料は、ＣxＨyまたはＣxＨx炭化水素酸素
基に属する炭素材料など、酸素、窒素、または硫黄を含
まない炭素である。炭素材料は不活性キャリヤ・ガスを
使用して濃縮された形または希釈された形で真空ツール
内に導入することができる。真空ツールはスパッタリン
グ・ツールまたは蒸着ツールであることが好ましく、炭
素材料の分圧は約１０-4〜１０-7トルであることが好ま
しい。
原子を組み込むために、真空ツール内で気体の形の炭素
材料の意図的抽気を使用して銅シード層を形成する。基
板は約１００〜４００℃の温度に保持することが好まし
い。この炭素材料は、ＣxＨyまたはＣxＨx炭化水素酸素
基に属する炭素材料など、酸素、窒素、または硫黄を含
まない炭素である。炭素材料は不活性キャリヤ・ガスを
使用して濃縮された形または希釈された形で真空ツール
内に導入することができる。真空ツールはスパッタリン
グ・ツールまたは蒸着ツールであることが好ましく、炭
素材料の分圧は約１０-4〜１０-7トルであることが好ま
しい。
【００５０】このような付着プロセスのより好ましいパ
ラメータは、最初に基板を１０-8トルの圧力までポンプ
ダウンし、自動圧力制御を使用してアセチレン・ガスを
１０ -5トルの圧力で抽気し、その後でアルゴン・ガスを
４ｉｎトルの圧力で導入し、基板の溝内に銅を付着させ
ることである。本発明のこの態様によって、銅格子内に
０．１ｐｐｍ〜１５ｐｐｍの溶解炭素を有する銅の相互
接続が形成される。
ラメータは、最初に基板を１０-8トルの圧力までポンプ
ダウンし、自動圧力制御を使用してアセチレン・ガスを
１０ -5トルの圧力で抽気し、その後でアルゴン・ガスを
４ｉｎトルの圧力で導入し、基板の溝内に銅を付着させ
ることである。本発明のこの態様によって、銅格子内に
０．１ｐｐｍ〜１５ｐｐｍの溶解炭素を有する銅の相互
接続が形成される。
【００５１】銅内にこのような炭素を組み込むことによ
って、電気めっきされた銅におけるエレクトロマイグレ
ーション耐性が強化され、ＣＶＤ銅ではその程度が少な
いことがことがわかった。理論によって縛られることは
望まないが、強化されたエレクトロマイグレーション耐
性は格子間位置に炭素原子を組み込んだことによると考
えられる。このような格子間炭素は、銅の電気特性には
認め得るほどの影響を与えないが、化学特性と機械特性
には大きな影響を与える。
って、電気めっきされた銅におけるエレクトロマイグレ
ーション耐性が強化され、ＣＶＤ銅ではその程度が少な
いことがことがわかった。理論によって縛られることは
望まないが、強化されたエレクトロマイグレーション耐
性は格子間位置に炭素原子を組み込んだことによると考
えられる。このような格子間炭素は、銅の電気特性には
認め得るほどの影響を与えないが、化学特性と機械特性
には大きな影響を与える。
【００５２】本明細書に記載の手引きと例示があれば、
当業者なら本発明のプロセスおよび構造の他の実施形態
が思いつくことは明らかであろう。たとえば、銅シード
層８は次のプロセス・ステップにおける銅の電気めっき
のために付着させることができることがわかるであろ
う。層９にＣＶＤ銅を使用することを選択した場合、シ
ード層８は不要である。また、絶縁層の対は有機／無
機、有機／有機、または無機／無機とすることができ
る。
当業者なら本発明のプロセスおよび構造の他の実施形態
が思いつくことは明らかであろう。たとえば、銅シード
層８は次のプロセス・ステップにおける銅の電気めっき
のために付着させることができることがわかるであろ
う。層９にＣＶＤ銅を使用することを選択した場合、シ
ード層８は不要である。また、絶縁層の対は有機／無
機、有機／有機、または無機／無機とすることができ
る。
【００５３】また、ダマシン法による銅相互接続の形成
の際に化学的気相付着を使用して銅シード層を付着させ
ると、従来の技術で使用されている典型的な１１００〜
２０００オングストロームの厚さでの物理的気相付着
（たとえばスパッタリングや蒸着など）技法の使用と比
較して、これまで知られていなかった利点が得られるこ
ともわかった。付着させたＣＶＤ銅シード層の厚さは約
５０〜２０００オングストロームであり、約１００〜７
００オングストロームの範囲であることが好ましい。あ
るいは、ＰＶＤ銅シード層は、約８００オングストロー
ム未満、好ましくは約６００オングストローム未満の厚
さで付着させた場合、より厚い従来の技術のＰＶＤ銅シ
ード層に優る利点が得られる。これらの利点には、より
高いエレクトロマイグレーション耐性が含まれる。ＣＶ
Ｄ銅シード層を使用した場合、または８００オングスト
ローム未満の厚さのＰＶＤ銅シード層を使用した場合、
本発明により銅金属間化合物層なしで溝を埋める銅層を
銅シード層上に直接付着させることができる。銅層は、
シード層を付着させるために使用するプロセスとは異な
るプロセスによって付着させる必要がある。
の際に化学的気相付着を使用して銅シード層を付着させ
ると、従来の技術で使用されている典型的な１１００〜
２０００オングストロームの厚さでの物理的気相付着
（たとえばスパッタリングや蒸着など）技法の使用と比
較して、これまで知られていなかった利点が得られるこ
ともわかった。付着させたＣＶＤ銅シード層の厚さは約
５０〜２０００オングストロームであり、約１００〜７
００オングストロームの範囲であることが好ましい。あ
るいは、ＰＶＤ銅シード層は、約８００オングストロー
ム未満、好ましくは約６００オングストローム未満の厚
さで付着させた場合、より厚い従来の技術のＰＶＤ銅シ
ード層に優る利点が得られる。これらの利点には、より
高いエレクトロマイグレーション耐性が含まれる。ＣＶ
Ｄ銅シード層を使用した場合、または８００オングスト
ローム未満の厚さのＰＶＤ銅シード層を使用した場合、
本発明により銅金属間化合物層なしで溝を埋める銅層を
銅シード層上に直接付着させることができる。銅層は、
シード層を付着させるために使用するプロセスとは異な
るプロセスによって付着させる必要がある。
【００５４】本発明のこの態様の相互接続を図１２およ
び図１３に示す。図１２（図３の一部が図示されてい
る）に示すように、図３の構造を持つウエハをその場で
・スパッタ洗浄した後、前述と同様の方式で線形の層５
および６を付着させる。この場合も熱拡散層６は任意選
択である。しかし、銅金属間化合物層７を付着させる代
わりに、線形層６上に直接シード層８を付着させるか、
または層６がない場合には線形層５上に直接付着させる
ことができる。ＣＶＤ技法を使用した場合、シード層の
厚さ８は約３００〜６００オングストロームであること
がより好ましい。ＰＶＤ技法を使用した場合、銅シード
層の厚さは約６００オングストローム未満であることが
好ましく、約２００〜５００オングストロームであるこ
とがより好ましい。銅シード層８の後に、銅の残りの層
９を電気めっきして溝を完全に埋める。次に、基板ウエ
ハを化学機械法によって研磨してパターン描画されてい
ない領域から余分な金属をすべて除去し、それによって
図１３に示す構造が形成される。このような構造は、エ
レクトロマイグレーション耐性が向上し、欠陥影響度が
低減されたサブクォーターミクロンの銅相互接続を提供
することができる。
び図１３に示す。図１２（図３の一部が図示されてい
る）に示すように、図３の構造を持つウエハをその場で
・スパッタ洗浄した後、前述と同様の方式で線形の層５
および６を付着させる。この場合も熱拡散層６は任意選
択である。しかし、銅金属間化合物層７を付着させる代
わりに、線形層６上に直接シード層８を付着させるか、
または層６がない場合には線形層５上に直接付着させる
ことができる。ＣＶＤ技法を使用した場合、シード層の
厚さ８は約３００〜６００オングストロームであること
がより好ましい。ＰＶＤ技法を使用した場合、銅シード
層の厚さは約６００オングストローム未満であることが
好ましく、約２００〜５００オングストロームであるこ
とがより好ましい。銅シード層８の後に、銅の残りの層
９を電気めっきして溝を完全に埋める。次に、基板ウエ
ハを化学機械法によって研磨してパターン描画されてい
ない領域から余分な金属をすべて除去し、それによって
図１３に示す構造が形成される。このような構造は、エ
レクトロマイグレーション耐性が向上し、欠陥影響度が
低減されたサブクォーターミクロンの銅相互接続を提供
することができる。
【００５５】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００５６】（１）基板内の電気機構との接点を形成す
るために誘電絶縁によって互いに分離された銅線の多層
相互接続を形成する方法であって、（ａ）画定されたパ
ターン内に銅線を収容する誘電絶縁層を有する基板を設
けるステップと、（ｂ）前記パターン内に金属線を付着
させるステップと、（ｃ）化学的気相付着銅層を前記パ
ターン内に付着させるステップと、（ｄ）化学的気相付
着銅層の上に異なるプロセスによって銅の層を付着させ
て前記パターンをほぼ充填するステップとを含む方法。 （２）化学的気相付着銅層が約５０ないし２０００オン
グストロームの厚さを有する、上記（１）に記載の方
法。 （３）化学的気相付着銅層が約１００ないし７００オン
グストロームの厚さを有する、上記（１）に記載の方
法。 （４）前記化学的気相付着銅層を付着させるステップの
前に、（ｉ）前記パターン内に銅との金属間化合物を形
成することができる元素の層を付着させ、さらに前記パ
ターンを充填する銅の層を付着させるステップと、（i
i）基板を加熱して金属間化合物形成元素を前記パター
ンを充填する前記銅層と反応させて金属間化合物の層を
形成するステップとをさらに含む、上記（１）に記載の
方法。 （５）金属間化合物形成元素が、ハフニウム、ランタ
ン、チタン、スズ、およびジルコニウムから成るグルー
プから選択される、上記（４）に記載の方法。 （６）基板内の電気機構との接点を形成するために誘電
絶縁によって互いに分離された銅線の多層相互接続を形
成する方法であって、（ａ）画定されたパターン内に銅
線を収容する誘電絶縁層を有する基板を設けるステップ
と、（ｂ）任意選択により前記パターン内に金属線を付
着させるステップと、（ｃ）約８００オングストローム
未満の厚さを有する銅の物理的気相付着層を前記パター
ンで付着させるステップと、（ｄ）物理的気相付着銅層
の上に異なるプロセスによって銅の層を付着させて前記
パターンをほぼ充填するステップとを含む方法。 （７）物理的気相付着がスパッタリングによる、上記
（６）に記載の方法。 （８）物理的気相付着が蒸着による、上記（６）に記載
の方法。 （９）物理的気相付着銅層が約６００オングストローム
未満の厚さを有する、上記（６）に記載の方法。 （１０）前記物理的気相付着銅層を付着させるステップ
の前に、（ｉ）前記パターン内で銅との金属間化合物を
形成することができる元素の層を付着させ、さらに前記
パターンを充填する銅の層を付着させるステップと、
（ii）基板を加熱して金属間化合物形成元素を前記パタ
ーンを充填する前記銅層と反応させて金属間化合物の層
を形成するステップとをさらに含む、上記（６）に記載
の方法。 （１１）金属間化合物形成元素がハフニウム、ランタ
ン、チタン、スズ、およびジルコニウムから成るグルー
プから選択される、上記（１０）に記載の方法。 （１２）基板内の電気機構との接点を形成するために誘
電絶縁によって互いに分離された銅線の多層相互接続を
形成する方法であって、（ａ）画定されたパターン内に
銅線を収容する誘電絶縁層を有する基板を設けるステッ
プと、（ｂ）前記パターンで金属線を付着させるステッ
プと、（ｃ）化学的気相付着と物理的気相付着とから成
るグループから選択したプロセスによって前記パターン
内に約８００オングストローム未満の厚さを有する銅の
シード層を付着させるステップと、（ｄ）銅のシード層
の上に異なるプロセスによって銅の層を付着させて前記
パターンをほぼ充填するステップとを含む方法。 （１３）銅シード層が約６００オングストローム未満の
厚さを有する、上記（１２）に記載の方法。 （１４）前記銅シード層を付着させるステップの前に、
（ｉ）前記パターンで銅との金属間化合物を形成するこ
とができる元素の層を付着させ、さらに前記パターンを
充填する銅の層を付着させるステップと、（ii）基板を
加熱して金属間化合物形成元素を前記パターンを充填す
る前記銅層と反応させて金属間化合物の層を形成するス
テップとをさらに含む、上記（１２）に記載の方法。 （１５）金属間化合物形成元素が、ハフニウム、ランタ
ン、チタン、スズ、およびジルコニウムから成るグルー
プから選択される、上記（１４）に記載の方法。 （１６）銅シード層が物理的気相付着によって付着され
る、上記（１５）に記載の方法。 （１７）銅シード層が化学的気相付着によって付着され
る、上記（１５）に記載の方法。
るために誘電絶縁によって互いに分離された銅線の多層
相互接続を形成する方法であって、（ａ）画定されたパ
ターン内に銅線を収容する誘電絶縁層を有する基板を設
けるステップと、（ｂ）前記パターン内に金属線を付着
させるステップと、（ｃ）化学的気相付着銅層を前記パ
ターン内に付着させるステップと、（ｄ）化学的気相付
着銅層の上に異なるプロセスによって銅の層を付着させ
て前記パターンをほぼ充填するステップとを含む方法。 （２）化学的気相付着銅層が約５０ないし２０００オン
グストロームの厚さを有する、上記（１）に記載の方
法。 （３）化学的気相付着銅層が約１００ないし７００オン
グストロームの厚さを有する、上記（１）に記載の方
法。 （４）前記化学的気相付着銅層を付着させるステップの
前に、（ｉ）前記パターン内に銅との金属間化合物を形
成することができる元素の層を付着させ、さらに前記パ
ターンを充填する銅の層を付着させるステップと、（i
i）基板を加熱して金属間化合物形成元素を前記パター
ンを充填する前記銅層と反応させて金属間化合物の層を
形成するステップとをさらに含む、上記（１）に記載の
方法。 （５）金属間化合物形成元素が、ハフニウム、ランタ
ン、チタン、スズ、およびジルコニウムから成るグルー
プから選択される、上記（４）に記載の方法。 （６）基板内の電気機構との接点を形成するために誘電
絶縁によって互いに分離された銅線の多層相互接続を形
成する方法であって、（ａ）画定されたパターン内に銅
線を収容する誘電絶縁層を有する基板を設けるステップ
と、（ｂ）任意選択により前記パターン内に金属線を付
着させるステップと、（ｃ）約８００オングストローム
未満の厚さを有する銅の物理的気相付着層を前記パター
ンで付着させるステップと、（ｄ）物理的気相付着銅層
の上に異なるプロセスによって銅の層を付着させて前記
パターンをほぼ充填するステップとを含む方法。 （７）物理的気相付着がスパッタリングによる、上記
（６）に記載の方法。 （８）物理的気相付着が蒸着による、上記（６）に記載
の方法。 （９）物理的気相付着銅層が約６００オングストローム
未満の厚さを有する、上記（６）に記載の方法。 （１０）前記物理的気相付着銅層を付着させるステップ
の前に、（ｉ）前記パターン内で銅との金属間化合物を
形成することができる元素の層を付着させ、さらに前記
パターンを充填する銅の層を付着させるステップと、
（ii）基板を加熱して金属間化合物形成元素を前記パタ
ーンを充填する前記銅層と反応させて金属間化合物の層
を形成するステップとをさらに含む、上記（６）に記載
の方法。 （１１）金属間化合物形成元素がハフニウム、ランタ
ン、チタン、スズ、およびジルコニウムから成るグルー
プから選択される、上記（１０）に記載の方法。 （１２）基板内の電気機構との接点を形成するために誘
電絶縁によって互いに分離された銅線の多層相互接続を
形成する方法であって、（ａ）画定されたパターン内に
銅線を収容する誘電絶縁層を有する基板を設けるステッ
プと、（ｂ）前記パターンで金属線を付着させるステッ
プと、（ｃ）化学的気相付着と物理的気相付着とから成
るグループから選択したプロセスによって前記パターン
内に約８００オングストローム未満の厚さを有する銅の
シード層を付着させるステップと、（ｄ）銅のシード層
の上に異なるプロセスによって銅の層を付着させて前記
パターンをほぼ充填するステップとを含む方法。 （１３）銅シード層が約６００オングストローム未満の
厚さを有する、上記（１２）に記載の方法。 （１４）前記銅シード層を付着させるステップの前に、
（ｉ）前記パターンで銅との金属間化合物を形成するこ
とができる元素の層を付着させ、さらに前記パターンを
充填する銅の層を付着させるステップと、（ii）基板を
加熱して金属間化合物形成元素を前記パターンを充填す
る前記銅層と反応させて金属間化合物の層を形成するス
テップとをさらに含む、上記（１２）に記載の方法。 （１５）金属間化合物形成元素が、ハフニウム、ランタ
ン、チタン、スズ、およびジルコニウムから成るグルー
プから選択される、上記（１４）に記載の方法。 （１６）銅シード層が物理的気相付着によって付着され
る、上記（１５）に記載の方法。 （１７）銅シード層が化学的気相付着によって付着され
る、上記（１５）に記載の方法。
【図１】電気めっきされた銅を使用して二重ダマシン法
で製作された従来技術の多層銅相互接続の一部を示す立
面図であり、通常のプロセスで生じた金属腐食と線欠陥
が図示されている図である。
で製作された従来技術の多層銅相互接続の一部を示す立
面図であり、通常のプロセスで生じた金属腐食と線欠陥
が図示されている図である。
【図２】従来の技術で使用される様々な金属層を示す、
図１の相互接続の一部の拡大図である。
図１の相互接続の一部の拡大図である。
【図３】有機誘電絶縁体の層と他の誘電絶縁体の薄い層
を付着させ、従来の技術の二重ダマシン法の教示により
バイア・スタッドと相互接続線の組み合わされたパター
ンをエッチングしてその下の金属機構を露出させた、本
発明の方法を開始する前の基板の立面図である。
を付着させ、従来の技術の二重ダマシン法の教示により
バイア・スタッドと相互接続線の組み合わされたパター
ンをエッチングしてその下の金属機構を露出させた、本
発明の方法を開始する前の基板の立面図である。
【図４】本発明の銅金属間化合物形成組成を組み込んだ
形成状態の相互接続構造体内の様々な層を示す立面図で
ある。
形成状態の相互接続構造体内の様々な層を示す立面図で
ある。
【図５】本発明による、相互接続のために銅シード層を
金属間基層に変えた後の図４の相互接続構造体を示す立
面図である。
金属間基層に変えた後の図４の相互接続構造体を示す立
面図である。
【図６】寸法の小さいバイア・スタッドを示す、銅相互
接続部の中央に金属間化合物層が形成された本発明の代
替実施形態の立面図である。
接続部の中央に金属間化合物層が形成された本発明の代
替実施形態の立面図である。
【図７】寸法の大きいバイア・スタッドを示す、銅相互
接続部の中央に金属間化合物層が形成された本発明の代
替実施形態の立面図である。
接続部の中央に金属間化合物層が形成された本発明の代
替実施形態の立面図である。
【図８】図４に示すように形成された構造体であるが、
上面から薄い銅の層を除去された、本発明によるキャッ
プ層を形成する処理ステップのシーケンスを示す図であ
る。
上面から薄い銅の層を除去された、本発明によるキャッ
プ層を形成する処理ステップのシーケンスを示す図であ
る。
【図９】図４に示すように形成された構造体であるが、
上面から薄い銅の層を除去された、本発明によるキャッ
プ層を形成する処理ステップのシーケンスを示す図であ
る。
上面から薄い銅の層を除去された、本発明によるキャッ
プ層を形成する処理ステップのシーケンスを示す図であ
る。
【図１０】図４に示すように形成された構造体である
が、上面から薄い銅の層を除去された、本発明によるキ
ャップ層を形成する処理ステップのシーケンスを示す図
である。
が、上面から薄い銅の層を除去された、本発明によるキ
ャップ層を形成する処理ステップのシーケンスを示す図
である。
【図１１】図４に示すように形成された構造体である
が、上面から薄い銅の層を除去された、本発明によるキ
ャップ層を形成する処理ステップのシーケンスを示す図
である。
が、上面から薄い銅の層を除去された、本発明によるキ
ャップ層を形成する処理ステップのシーケンスを示す図
である。
【図１２】本発明による、ＰＶＤまたはＣＶＤ銅シード
層を使用して製作された形成状態の相互接続構造体内の
様々な層を示す立面図である。
層を使用して製作された形成状態の相互接続構造体内の
様々な層を示す立面図である。
【図１３】シード層の上に銅の電気めっき層を付着さ
せ、ウエハを研磨して余分な金属を除去した後の図１２
の構造体を示す立面図である。
せ、ウエハを研磨して余分な金属を除去した後の図１２
の構造体を示す立面図である。
２ 絶縁層 ３ 絶縁層 ４ 絶縁層 ５ 線形金属配線層 ６ 線形金属配線層 ７ 金属間化合物形成元素層 ８ 銅シード層 ９ 銅相互接続線層 １１ バイア・スタッド １２ 溝 １３ 穴 １０１ バイア １０２ 金属相互接続線 １０３ 絶縁層 １０５ 基板
フロントページの続き (72)発明者 ホルマズドヤール・エム・ダラール アメリカ合衆国12547 ニューヨーク州ミ ルトン カッセル・ロード 16 (72)発明者 ポール・エス・マクラフリン アメリカ合衆国12601 ニューヨーク州ポ ーキプシー デビッド・ドライブ 27 (72)発明者 デュ・ビー・グエン アメリカ合衆国06810 コネチカット州ダ ンベリー ヒッコリー・ストリート 15 (72)発明者 リチャード・ジー・スミス アメリカ合衆国12603 ニューヨーク州ポ ーキプシー メイプロ・ロード・エクステ ンション 71 (72)発明者 アレグザンダー・ジェイ・スウィントン アメリカ合衆国12533 ニューヨーク州ホ ープウェル・ジャンクション ラシュモ ア・ロード 11 (72)発明者 リチャード・エイ・ワクニク アメリカ合衆国10509 ニューヨーク州ブ ルースター ルーラル・ルート 10 マイ ナー・ロード
Claims (17)
- 【請求項１】基板内の電気機構との接点を形成するため
に誘電絶縁によって互いに分離された銅線の多層相互接
続を形成する方法であって、 （ａ）画定されたパターン内に銅線を収容する誘電絶縁
層を有する基板を設けるステップと、 （ｂ）前記パターン内に金属線を付着させるステップ
と、 （ｃ）化学的気相付着銅層を前記パターン内に付着させ
るステップと、 （ｄ）化学的気相付着銅層の上に異なるプロセスによっ
て銅の層を付着させて前記パターンをほぼ充填するステ
ップとを含む方法。 - 【請求項２】化学的気相付着銅層が約５０ないし２００
０オングストロームの厚さを有する、請求項１に記載の
方法。 - 【請求項３】化学的気相付着銅層が約１００ないし７０
０オングストロームの厚さを有する、請求項１に記載の
方法。 - 【請求項４】前記化学的気相付着銅層を付着させるステ
ップの前に、 （ｉ）前記パターン内に銅との金属間化合物を形成する
ことができる元素の層を付着させ、さらに前記パターン
を充填する銅の層を付着させるステップと、 （ii）基板を加熱して金属間化合物形成元素を前記パタ
ーンを充填する前記銅層と反応させて金属間化合物の層
を形成するステップとをさらに含む、請求項１に記載の
方法。 - 【請求項５】金属間化合物形成元素が、ハフニウム、ラ
ンタン、チタン、スズ、およびジルコニウムから成るグ
ループから選択される、請求項４に記載の方法。 - 【請求項６】基板内の電気機構との接点を形成するため
に誘電絶縁によって互いに分離された銅線の多層相互接
続を形成する方法であって、 （ａ）画定されたパターン内に銅線を収容する誘電絶縁
層を有する基板を設けるステップと、 （ｂ）任意選択により前記パターン内に金属線を付着さ
せるステップと、 （ｃ）約８００オングストローム未満の厚さを有する銅
の物理的気相付着層を前記パターンで付着させるステッ
プと、 （ｄ）物理的気相付着銅層の上に異なるプロセスによっ
て銅の層を付着させて前記パターンをほぼ充填するステ
ップとを含む方法。 - 【請求項７】物理的気相付着がスパッタリングによる、
請求項６に記載の方法。 - 【請求項８】物理的気相付着が蒸着による、請求項６に
記載の方法。 - 【請求項９】物理的気相付着銅層が約６００オングスト
ローム未満の厚さを有する、請求項６に記載の方法。 - 【請求項１０】前記物理的気相付着銅層を付着させるス
テップの前に、 （ｉ）前記パターン内で銅との金属間化合物を形成する
ことができる元素の層を付着させ、さらに前記パターン
を充填する銅の層を付着させるステップと、 （ii）基板を加熱して金属間化合物形成元素を前記パタ
ーンを充填する前記銅層と反応させて金属間化合物の層
を形成するステップとをさらに含む、請求項６に記載の
方法。 - 【請求項１１】金属間化合物形成元素がハフニウム、ラ
ンタン、チタン、スズ、およびジルコニウムから成るグ
ループから選択される、請求項１０に記載の方法。 - 【請求項１２】基板内の電気機構との接点を形成するた
めに誘電絶縁によって互いに分離された銅線の多層相互
接続を形成する方法であって、 （ａ）画定されたパターン内に銅線を収容する誘電絶縁
層を有する基板を設けるステップと、 （ｂ）前記パターンで金属線を付着させるステップと、 （ｃ）化学的気相付着と物理的気相付着とから成るグル
ープから選択したプロセスによって前記パターン内に約
８００オングストローム未満の厚さを有する銅のシード
層を付着させるステップと、 （ｄ）銅のシード層の上に異なるプロセスによって銅の
層を付着させて前記パターンをほぼ充填するステップと
を含む方法。 - 【請求項１３】銅シード層が約６００オングストローム
未満の厚さを有する、請求項１２に記載の方法。 - 【請求項１４】前記銅シード層を付着させるステップの
前に、 （ｉ）前記パターンで銅との金属間化合物を形成するこ
とができる元素の層を付着させ、さらに前記パターンを
充填する銅の層を付着させるステップと、 （ii）基板を加熱して金属間化合物形成元素を前記パタ
ーンを充填する前記銅層と反応させて金属間化合物の層
を形成するステップとをさらに含む、請求項１２に記載
の方法。 - 【請求項１５】金属間化合物形成元素が、ハフニウム、
ランタン、チタン、スズ、およびジルコニウムから成る
グループから選択される、請求項１４に記載の方法。 - 【請求項１６】銅シード層が物理的気相付着によって付
着される、請求項１５に記載の方法。 - 【請求項１７】銅シード層が化学的気相付着によって付
着される、請求項１５に記載の方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/866,777 US6130161A (en) | 1997-05-30 | 1997-05-30 | Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity |
| US08/866777 | 1997-10-08 | ||
| US08/947277 | 1997-10-08 | ||
| US08/947,277 US6069068A (en) | 1997-05-30 | 1997-10-08 | Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1145887A true JPH1145887A (ja) | 1999-02-16 |
| JP3057054B2 JP3057054B2 (ja) | 2000-06-26 |
Family
ID=27127969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10143914A Expired - Fee Related JP3057054B2 (ja) | 1997-05-30 | 1998-05-26 | 銅線の多層相互接続を形成する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6069068A (ja) |
| EP (1) | EP0881673B1 (ja) |
| JP (1) | JP3057054B2 (ja) |
| KR (1) | KR100304395B1 (ja) |
| DE (1) | DE69836114T2 (ja) |
| TW (1) | TW437044B (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274159A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | 半導体装置の製造方法 |
| KR100333712B1 (ko) * | 1999-06-24 | 2002-04-24 | 박종섭 | 반도체 소자의 상감형 금속배선 형성방법 |
| JP2004531900A (ja) * | 2001-06-20 | 2004-10-14 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | デポジション処理によって、相互接続領域を選択的に合金にする方法 |
| KR100456259B1 (ko) * | 2002-07-15 | 2004-11-09 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성방법 |
| US6818991B1 (en) | 1999-06-01 | 2004-11-16 | Nec Electronics Corporation | Copper-alloy interconnection layer |
| KR100499557B1 (ko) * | 2001-06-11 | 2005-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 배선 형성방법 |
| US7259089B2 (en) | 2004-01-19 | 2007-08-21 | Sony Corporation | Semiconductor device manufacturing method that includes forming a wiring pattern with a mask layer that has a tapered shape |
| US7315084B2 (en) | 2001-12-25 | 2008-01-01 | Nec Electronics Corporation | Copper interconnection and the method for fabricating the same |
| US7319271B2 (en) | 2005-02-03 | 2008-01-15 | Sony Corporation | Semiconductor device |
| US7378340B2 (en) | 2005-02-14 | 2008-05-27 | Sony Corporation | Method of manufacturing semiconductor device and semiconductor device |
| US7399706B2 (en) | 2004-01-26 | 2008-07-15 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
| JP2008252103A (ja) * | 2008-04-21 | 2008-10-16 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| WO2010048364A2 (en) * | 2008-10-23 | 2010-04-29 | Applied Materials, Inc. | Methods for reducing damage to substrate layers during deposition processes |
| US7718524B2 (en) | 2005-09-14 | 2010-05-18 | Sony Corporation | Method of manufacturing semiconductor device |
| US7800229B2 (en) | 2006-02-14 | 2010-09-21 | Nec Electronics Corporation | Semiconductor device and method for manufacturing same |
| US7923806B2 (en) | 2003-03-28 | 2011-04-12 | Fujitsu Semiconductor Limited | Embedded wiring in copper damascene with void suppressing structure |
| JP2013105753A (ja) * | 2011-11-10 | 2013-05-30 | Toshiba Corp | 半導体装置の製造方法 |
| JP2014075614A (ja) * | 2014-01-27 | 2014-04-24 | Fujitsu Semiconductor Ltd | 半導体装置 |
| US10943863B2 (en) | 2016-06-30 | 2021-03-09 | International Business Machines Corporation | Techniques to improve reliability in Cu interconnects using Cu intermetallics |
Families Citing this family (147)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US7510961B2 (en) | 1997-02-14 | 2009-03-31 | Micron Technology, Inc. | Utilization of energy absorbing layer to improve metal flow and fill in a novel interconnect structure |
| US6069068A (en) * | 1997-05-30 | 2000-05-30 | International Business Machines Corporation | Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity |
| US6130161A (en) * | 1997-05-30 | 2000-10-10 | International Business Machines Corporation | Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity |
| US6037248A (en) * | 1997-06-13 | 2000-03-14 | Micron Technology, Inc. | Method of fabricating integrated circuit wiring with low RC time delay |
| JP3545177B2 (ja) | 1997-09-18 | 2004-07-21 | 株式会社荏原製作所 | 多層埋め込みＣｕ配線形成方法 |
| US6174811B1 (en) * | 1998-12-02 | 2001-01-16 | Applied Materials, Inc. | Integrated deposition process for copper metallization |
| US7244677B2 (en) | 1998-02-04 | 2007-07-17 | Semitool. Inc. | Method for filling recessed micro-structures with metallization in the production of a microelectronic device |
| EP1019954B1 (en) | 1998-02-04 | 2013-05-15 | Applied Materials, Inc. | Method and apparatus for low-temperature annealing of electroplated copper micro-structures in the production of a microelectronic device |
| US6211073B1 (en) | 1998-02-27 | 2001-04-03 | Micron Technology, Inc. | Methods for making copper and other metal interconnections in integrated circuits |
| US6565729B2 (en) | 1998-03-20 | 2003-05-20 | Semitool, Inc. | Method for electrochemically depositing metal on a semiconductor workpiece |
| TWI223678B (en) | 1998-03-20 | 2004-11-11 | Semitool Inc | Process for applying a metal structure to a workpiece, the treated workpiece and a solution for electroplating copper |
| US6197181B1 (en) * | 1998-03-20 | 2001-03-06 | Semitool, Inc. | Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece |
| JP3149846B2 (ja) * | 1998-04-17 | 2001-03-26 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6268289B1 (en) * | 1998-05-18 | 2001-07-31 | Motorola Inc. | Method for protecting the edge exclusion of a semiconductor wafer from copper plating through use of an edge exclusion masking layer |
| US6461675B2 (en) * | 1998-07-10 | 2002-10-08 | Cvc Products, Inc. | Method for forming a copper film on a substrate |
| US6284656B1 (en) | 1998-08-04 | 2001-09-04 | Micron Technology, Inc. | Copper metallurgy in integrated circuits |
| US6720654B2 (en) | 1998-08-20 | 2004-04-13 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with cesium barrier film and process for making same |
| US6188134B1 (en) | 1998-08-20 | 2001-02-13 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with rubidium barrier film and process for making same |
| US6351036B1 (en) * | 1998-08-20 | 2002-02-26 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with a barrier film and process for making same |
| US6144050A (en) * | 1998-08-20 | 2000-11-07 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with strontium barrier film and process for making same |
| EP1114464A1 (en) * | 1998-08-20 | 2001-07-11 | THE UNITED STATES OF AMERICA as represented by THE SECRETARY OF THE NAVY | Electronic devices with barrier film and process for making same |
| US6291876B1 (en) | 1998-08-20 | 2001-09-18 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with composite atomic barrier film and process for making same |
| US6734558B2 (en) | 1998-08-20 | 2004-05-11 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with barium barrier film and process for making same |
| US6150257A (en) * | 1998-08-28 | 2000-11-21 | Micron Technology, Inc. | Plasma treatment of an interconnect surface during formation of an interlayer dielectric |
| US6297154B1 (en) * | 1998-08-28 | 2001-10-02 | Agere System Guardian Corp. | Process for semiconductor device fabrication having copper interconnects |
| US6190732B1 (en) | 1998-09-03 | 2001-02-20 | Cvc Products, Inc. | Method and system for dispensing process gas for fabricating a device on a substrate |
| US6288442B1 (en) | 1998-09-10 | 2001-09-11 | Micron Technology, Inc. | Integrated circuit with oxidation-resistant polymeric layer |
| KR100546173B1 (ko) * | 1998-09-21 | 2006-04-14 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| US6815336B1 (en) * | 1998-09-25 | 2004-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planarization of copper damascene using reverse current electroplating and chemical mechanical polishing |
| US6251759B1 (en) | 1998-10-03 | 2001-06-26 | Applied Materials, Inc. | Method and apparatus for depositing material upon a semiconductor wafer using a transition chamber of a multiple chamber semiconductor wafer processing system |
| US6362526B1 (en) * | 1998-10-08 | 2002-03-26 | Advanced Micro Devices, Inc. | Alloy barrier layers for semiconductors |
| US6200906B1 (en) * | 1998-12-17 | 2001-03-13 | Micron Technology, Inc. | Stepped photoresist profile and opening formed using the profile |
| US6294836B1 (en) | 1998-12-22 | 2001-09-25 | Cvc Products Inc. | Semiconductor chip interconnect barrier material and fabrication method |
| KR100559030B1 (ko) * | 1998-12-30 | 2006-06-16 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
| TW426980B (en) * | 1999-01-23 | 2001-03-21 | Lucent Technologies Inc | Wire bonding to copper |
| US20020127845A1 (en) * | 1999-03-01 | 2002-09-12 | Paul A. Farrar | Conductive structures in integrated circuits |
| US6362099B1 (en) * | 1999-03-09 | 2002-03-26 | Applied Materials, Inc. | Method for enhancing the adhesion of copper deposited by chemical vapor deposition |
| US6157081A (en) * | 1999-03-10 | 2000-12-05 | Advanced Micro Devices, Inc. | High-reliability damascene interconnect formation for semiconductor fabrication |
| US6331484B1 (en) * | 1999-03-29 | 2001-12-18 | Lucent Technologies, Inc. | Titanium-tantalum barrier layer film and method for forming the same |
| US6245655B1 (en) | 1999-04-01 | 2001-06-12 | Cvc Products, Inc. | Method for planarized deposition of a material |
| US6235633B1 (en) * | 1999-04-12 | 2001-05-22 | Taiwan Semiconductor Manufacturing Company | Method for making tungsten metal plugs in a polymer low-K intermetal dielectric layer using an improved two-step chemical/mechanical polishing process |
| KR100460746B1 (ko) * | 1999-04-13 | 2004-12-09 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
| US6375693B1 (en) | 1999-05-07 | 2002-04-23 | International Business Machines Corporation | Chemical-mechanical planarization of barriers or liners for copper metallurgy |
| US6146517A (en) * | 1999-05-19 | 2000-11-14 | Infineon Technologies North America Corp. | Integrated circuits with copper metallization for interconnections |
| US6395607B1 (en) | 1999-06-09 | 2002-05-28 | Alliedsignal Inc. | Integrated circuit fabrication method for self-aligned copper diffusion barrier |
| US6627542B1 (en) * | 1999-07-12 | 2003-09-30 | Applied Materials, Inc. | Continuous, non-agglomerated adhesion of a seed layer to a barrier layer |
| US6328871B1 (en) * | 1999-08-16 | 2001-12-11 | Applied Materials, Inc. | Barrier layer for electroplating processes |
| US6413858B1 (en) | 1999-08-27 | 2002-07-02 | Micron Technology, Inc. | Barrier and electroplating seed layer |
| US6399479B1 (en) * | 1999-08-30 | 2002-06-04 | Applied Materials, Inc. | Processes to improve electroplating fill |
| US6251786B1 (en) * | 1999-09-07 | 2001-06-26 | Chartered Semiconductor Manufacturing Ltd. | Method to create a copper dual damascene structure with less dishing and erosion |
| JP4049978B2 (ja) * | 1999-09-15 | 2008-02-20 | 三星電子株式会社 | メッキを用いた金属配線形成方法 |
| US6355153B1 (en) | 1999-09-17 | 2002-03-12 | Nutool, Inc. | Chip interconnect and packaging deposition methods and structures |
| US7105434B2 (en) | 1999-10-02 | 2006-09-12 | Uri Cohen | Advanced seed layery for metallic interconnects |
| US6924226B2 (en) * | 1999-10-02 | 2005-08-02 | Uri Cohen | Methods for making multiple seed layers for metallic interconnects |
| US6136707A (en) * | 1999-10-02 | 2000-10-24 | Cohen; Uri | Seed layers for interconnects and methods for fabricating such seed layers |
| US6610151B1 (en) | 1999-10-02 | 2003-08-26 | Uri Cohen | Seed layers for interconnects and methods and apparatus for their fabrication |
| US6727169B1 (en) | 1999-10-15 | 2004-04-27 | Asm International, N.V. | Method of making conformal lining layers for damascene metallization |
| EP1234063A2 (en) * | 1999-11-02 | 2002-08-28 | University of Massachusetts | Chemical fluid deposition for the formation of metal and metal alloy films on patterned and unpatterned substrates |
| US6689700B1 (en) | 1999-11-02 | 2004-02-10 | University Of Massachusetts | Chemical fluid deposition method for the formation of metal and metal alloy films on patterned and unpatterned substrates |
| US6114243A (en) * | 1999-11-15 | 2000-09-05 | Chartered Semiconductor Manufacturing Ltd | Method to avoid copper contamination on the sidewall of a via or a dual damascene structure |
| US6458251B1 (en) * | 1999-11-16 | 2002-10-01 | Applied Materials, Inc. | Pressure modulation method to obtain improved step coverage of seed layer |
| US6376370B1 (en) * | 2000-01-18 | 2002-04-23 | Micron Technology, Inc. | Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy |
| US6455425B1 (en) * | 2000-01-18 | 2002-09-24 | Advanced Micro Devices, Inc. | Selective deposition process for passivating top interface of damascene-type Cu interconnect lines |
| US7262130B1 (en) * | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US6420262B1 (en) | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US7211512B1 (en) * | 2000-01-18 | 2007-05-01 | Micron Technology, Inc. | Selective electroless-plated copper metallization |
| US6471913B1 (en) | 2000-02-09 | 2002-10-29 | Semitool, Inc. | Method and apparatus for processing a microelectronic workpiece including an apparatus and method for executing a processing step at an elevated temperature |
| US6780374B2 (en) | 2000-12-08 | 2004-08-24 | Semitool, Inc. | Method and apparatus for processing a microelectronic workpiece at an elevated temperature |
| JP3449960B2 (ja) * | 2000-02-25 | 2003-09-22 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US6627995B2 (en) | 2000-03-03 | 2003-09-30 | Cvc Products, Inc. | Microelectronic interconnect material with adhesion promotion layer and fabrication method |
| JP3651765B2 (ja) * | 2000-03-27 | 2005-05-25 | 株式会社東芝 | 半導体装置 |
| US6465887B1 (en) | 2000-05-03 | 2002-10-15 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with diffusion barrier and process for making same |
| JP2001319928A (ja) * | 2000-05-08 | 2001-11-16 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US6423629B1 (en) * | 2000-05-31 | 2002-07-23 | Kie Y. Ahn | Multilevel copper interconnects with low-k dielectrics and air gaps |
| US6674167B1 (en) * | 2000-05-31 | 2004-01-06 | Micron Technology, Inc. | Multilevel copper interconnect with double passivation |
| US6444263B1 (en) | 2000-09-15 | 2002-09-03 | Cvc Products, Inc. | Method of chemical-vapor deposition of a material |
| CN100334709C (zh) * | 2000-11-02 | 2007-08-29 | 富士通株式会社 | 半导体器件及其制造方法 |
| US6433402B1 (en) * | 2000-11-16 | 2002-08-13 | Advanced Micro Devices, Inc. | Selective copper alloy deposition |
| US6627052B2 (en) | 2000-12-12 | 2003-09-30 | International Business Machines Corporation | Electroplating apparatus with vertical electrical contact |
| US6503641B2 (en) * | 2000-12-18 | 2003-01-07 | International Business Machines Corporation | Interconnects with Ti-containing liners |
| US20020081845A1 (en) * | 2000-12-27 | 2002-06-27 | Novellus Systems, Inc. | Method for the formation of diffusion barrier |
| KR101027485B1 (ko) * | 2001-02-12 | 2011-04-06 | 에이에스엠 아메리카, 인코포레이티드 | 반도체 박막 증착을 위한 개선된 공정 |
| US6465867B1 (en) * | 2001-02-21 | 2002-10-15 | Advanced Micro Devices, Inc. | Amorphous and gradated barrier layer for integrated circuit interconnects |
| US6429524B1 (en) * | 2001-05-11 | 2002-08-06 | International Business Machines Corporation | Ultra-thin tantalum nitride copper interconnect barrier |
| JP3530149B2 (ja) * | 2001-05-21 | 2004-05-24 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体装置 |
| DE10127934A1 (de) * | 2001-06-08 | 2002-12-19 | Infineon Technologies Ag | Leiterbahnanordnung und Verfahren zum Herstellen einer gekapselten Leiterbahnkopplung |
| US6900119B2 (en) * | 2001-06-28 | 2005-05-31 | Micron Technology, Inc. | Agglomeration control using early transition metal alloys |
| US20030008243A1 (en) * | 2001-07-09 | 2003-01-09 | Micron Technology, Inc. | Copper electroless deposition technology for ULSI metalization |
| JP4181035B2 (ja) | 2001-07-19 | 2008-11-12 | アビザ ヨーロッパ リミティド | タンタル膜の堆積 |
| CA2467703A1 (en) | 2001-11-21 | 2003-06-05 | University Of Massachusetts | Mesoporous materials and methods |
| US7696092B2 (en) | 2001-11-26 | 2010-04-13 | Globalfoundries Inc. | Method of using ternary copper alloy to obtain a low resistance and large grain size interconnect |
| US6835655B1 (en) * | 2001-11-26 | 2004-12-28 | Advanced Micro Devices, Inc. | Method of implanting copper barrier material to improve electrical performance |
| US6703307B2 (en) | 2001-11-26 | 2004-03-09 | Advanced Micro Devices, Inc. | Method of implantation after copper seed deposition |
| US6703308B1 (en) | 2001-11-26 | 2004-03-09 | Advanced Micro Devices, Inc. | Method of inserting alloy elements to reduce copper diffusion and bulk diffusion |
| US20030217462A1 (en) * | 2001-12-13 | 2003-11-27 | Fei Wang | Method for improving electromigration performance of metallization features through multiple depositions of binary alloys |
| KR100435784B1 (ko) * | 2001-12-21 | 2004-06-12 | 동부전자 주식회사 | 반도체 소자의 금속배선 형성 방법 |
| US6518184B1 (en) | 2002-01-18 | 2003-02-11 | Intel Corporation | Enhancement of an interconnect |
| US6653236B2 (en) | 2002-03-29 | 2003-11-25 | Micron Technology, Inc. | Methods of forming metal-containing films over surfaces of semiconductor substrates; and semiconductor constructions |
| US7341947B2 (en) | 2002-03-29 | 2008-03-11 | Micron Technology, Inc. | Methods of forming metal-containing films over surfaces of semiconductor substrates |
| US6861349B1 (en) | 2002-05-15 | 2005-03-01 | Advanced Micro Devices, Inc. | Method of forming an adhesion layer with an element reactive with a barrier layer |
| US6849173B1 (en) | 2002-06-12 | 2005-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Technique to enhance the yield of copper interconnections |
| US6717266B1 (en) * | 2002-06-18 | 2004-04-06 | Advanced Micro Devices, Inc. | Use of an alloying element to form a stable oxide layer on the surface of metal features |
| KR100443796B1 (ko) * | 2002-06-29 | 2004-08-11 | 주식회사 하이닉스반도체 | 구리 금속 배선 형성방법 |
| US7186630B2 (en) * | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| US7025866B2 (en) * | 2002-08-21 | 2006-04-11 | Micron Technology, Inc. | Microelectronic workpiece for electrochemical deposition processing and methods of manufacturing and using such microelectronic workpieces |
| US7001841B2 (en) * | 2002-08-26 | 2006-02-21 | Matsushita Electric Industrial Co., Ltd. | Production method of semiconductor device |
| US20040058526A1 (en) * | 2002-09-24 | 2004-03-25 | Infineon Technologies North America Corp. | Via liner integration to avoid resistance shift and resist mechanical stress |
| US7101790B2 (en) * | 2003-03-28 | 2006-09-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming a robust copper interconnect by dilute metal doping |
| US20050035046A1 (en) | 2003-06-06 | 2005-02-17 | Hanson Kyle M. | Wet chemical processing chambers for processing microfeature workpieces |
| US7393439B2 (en) | 2003-06-06 | 2008-07-01 | Semitool, Inc. | Integrated microfeature workpiece processing tools with registration systems for paddle reactors |
| US6825561B1 (en) | 2003-06-19 | 2004-11-30 | International Business Machines Corporation | Structure and method for eliminating time dependent dielectric breakdown failure of low-k material |
| US6958540B2 (en) * | 2003-06-23 | 2005-10-25 | International Business Machines Corporation | Dual damascene interconnect structures having different materials for line and via conductors |
| US7008871B2 (en) * | 2003-07-03 | 2006-03-07 | International Business Machines Corporation | Selective capping of copper wiring |
| US7220665B2 (en) * | 2003-08-05 | 2007-05-22 | Micron Technology, Inc. | H2 plasma treatment |
| US7169706B2 (en) * | 2003-10-16 | 2007-01-30 | Advanced Micro Devices, Inc. | Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition |
| US20050092611A1 (en) * | 2003-11-03 | 2005-05-05 | Semitool, Inc. | Bath and method for high rate copper deposition |
| KR100564801B1 (ko) * | 2003-12-30 | 2006-03-28 | 동부아남반도체 주식회사 | 반도체 제조 방법 |
| KR100573897B1 (ko) * | 2003-12-30 | 2006-04-26 | 동부일렉트로닉스 주식회사 | 반도체 제조 방법 |
| KR100538444B1 (ko) * | 2003-12-31 | 2005-12-22 | 동부아남반도체 주식회사 | 비아 홀 및 트렌치 형성 방법 |
| US7128821B2 (en) * | 2004-01-20 | 2006-10-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electropolishing method for removing particles from wafer surface |
| JP4224434B2 (ja) * | 2004-06-30 | 2009-02-12 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US7816236B2 (en) | 2005-02-04 | 2010-10-19 | Asm America Inc. | Selective deposition of silicon-containing films |
| US7713876B2 (en) * | 2005-09-28 | 2010-05-11 | Tokyo Electron Limited | Method for integrating a ruthenium layer with bulk copper in copper metallization |
| CN1983550A (zh) * | 2005-12-14 | 2007-06-20 | 中芯国际集成电路制造(上海)有限公司 | 提高可靠性和成品率的消除铜位错的方法 |
| JP2009521801A (ja) * | 2005-12-22 | 2009-06-04 | エーエスエム アメリカ インコーポレイテッド | ドープされた半導体物質のエピタキシャル堆積 |
| US8278176B2 (en) | 2006-06-07 | 2012-10-02 | Asm America, Inc. | Selective epitaxial formation of semiconductor films |
| US7694413B2 (en) * | 2006-06-30 | 2010-04-13 | Intel Corporation | Method of making a bottomless via |
| US8212331B1 (en) * | 2006-10-02 | 2012-07-03 | Newport Fab, Llc | Method for fabricating a backside through-wafer via in a processed wafer and related structure |
| US8791018B2 (en) * | 2006-12-19 | 2014-07-29 | Spansion Llc | Method of depositing copper using physical vapor deposition |
| US20080265416A1 (en) * | 2007-04-27 | 2008-10-30 | Shen-Nan Lee | Metal line formation using advaced CMP slurry |
| US7759199B2 (en) * | 2007-09-19 | 2010-07-20 | Asm America, Inc. | Stressor for engineered strain on channel |
| US7939447B2 (en) * | 2007-10-26 | 2011-05-10 | Asm America, Inc. | Inhibitors for selective deposition of silicon containing films |
| US7655543B2 (en) * | 2007-12-21 | 2010-02-02 | Asm America, Inc. | Separate injection of reactive species in selective formation of films |
| KR100924556B1 (ko) | 2008-01-04 | 2009-11-02 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 및 그 형성방법 |
| US7859114B2 (en) * | 2008-07-29 | 2010-12-28 | International Business Machines Corporation | IC chip and design structure with through wafer vias dishing correction |
| US8166651B2 (en) * | 2008-07-29 | 2012-05-01 | International Business Machines Corporation | Through wafer vias with dishing correction methods |
| US8486191B2 (en) * | 2009-04-07 | 2013-07-16 | Asm America, Inc. | Substrate reactor with adjustable injectors for mixing gases within reaction chamber |
| US8367528B2 (en) * | 2009-11-17 | 2013-02-05 | Asm America, Inc. | Cyclical epitaxial deposition and etch |
| FR2963160A1 (fr) | 2010-07-22 | 2012-01-27 | St Microelectronics Crolles 2 | Procede de realisation d'un niveau de metallisation et d'un niveau de via et circuit integre correspondant |
| US8809170B2 (en) | 2011-05-19 | 2014-08-19 | Asm America Inc. | High throughput cyclical epitaxial deposition and etch process |
| US9059255B2 (en) * | 2013-03-01 | 2015-06-16 | Globalfoundries Inc. | Methods of forming non-continuous conductive layers for conductive structures on an integrated circuit product |
| CN103839604A (zh) * | 2014-02-26 | 2014-06-04 | 京东方科技集团股份有限公司 | 导电膜及其制备方法、阵列基板 |
| US9496174B2 (en) | 2014-07-24 | 2016-11-15 | Qualcomm Incorporated | Mitigating electromigration, in-rush current effects, IR-voltage drop, and jitter through metal line and via matrix insertion |
| JP6083846B1 (ja) * | 2016-09-30 | 2017-02-22 | 久美代 森田 | 糠床の水取り容器 |
| KR102661959B1 (ko) * | 2018-09-20 | 2024-04-30 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 반도체 패키지 |
| CN112247825B (zh) * | 2020-09-04 | 2021-09-28 | 北京烁科精微电子装备有限公司 | 一种芯片研磨方法 |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4007039A (en) * | 1975-03-17 | 1977-02-08 | Olin Corporation | Copper base alloys with high strength and high electrical conductivity |
| US4017890A (en) * | 1975-10-24 | 1977-04-12 | International Business Machines Corporation | Intermetallic compound layer in thin films for improved electromigration resistance |
| US4153518A (en) * | 1977-11-18 | 1979-05-08 | Tektronix, Inc. | Method of making a metalized substrate having a thin film barrier layer |
| US4379832A (en) * | 1981-08-31 | 1983-04-12 | International Business Machines Corporation | Method for making low barrier Schottky devices of the electron beam evaporation of reactive metals |
| US4406858A (en) * | 1981-12-30 | 1983-09-27 | General Electric Company | Copper-base alloys containing strengthening and ductilizing amounts of hafnium and zirconium and method |
| US4920071A (en) * | 1985-03-15 | 1990-04-24 | Fairchild Camera And Instrument Corporation | High temperature interconnect system for an integrated circuit |
| US4749548A (en) * | 1985-09-13 | 1988-06-07 | Mitsubishi Kinzoku Kabushiki Kaisha | Copper alloy lead material for use in semiconductor device |
| US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| JPS6373660A (ja) * | 1986-09-17 | 1988-04-04 | Fujitsu Ltd | 半導体装置 |
| US5316974A (en) * | 1988-12-19 | 1994-05-31 | Texas Instruments Incorporated | Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer |
| US5250329A (en) * | 1989-04-06 | 1993-10-05 | Microelectronics And Computer Technology Corporation | Method of depositing conductive lines on a dielectric |
| US5256565A (en) * | 1989-05-08 | 1993-10-26 | The United States Of America As Represented By The United States Department Of Energy | Electrochemical planarization |
| JPH03244126A (ja) * | 1990-02-22 | 1991-10-30 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05504790A (ja) * | 1990-04-03 | 1993-07-22 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 高純度金属の低温化学気相付着のための製造システム |
| US5273775A (en) * | 1990-09-12 | 1993-12-28 | Air Products And Chemicals, Inc. | Process for selectively depositing copper aluminum alloy onto a substrate |
| US5266446A (en) * | 1990-11-15 | 1993-11-30 | International Business Machines Corporation | Method of making a multilayer thin film structure |
| US5187300A (en) * | 1991-02-04 | 1993-02-16 | Air Products And Chemicals, Inc. | Volatile precursors for copper CVD |
| US5231751A (en) * | 1991-10-29 | 1993-08-03 | International Business Machines Corporation | Process for thin film interconnect |
| US5252516A (en) * | 1992-02-20 | 1993-10-12 | International Business Machines Corporation | Method for producing interlevel stud vias |
| US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| US5434451A (en) * | 1993-01-19 | 1995-07-18 | International Business Machines Corporation | Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines |
| US5322712A (en) * | 1993-05-18 | 1994-06-21 | Air Products And Chemicals, Inc. | Process for improved quality of CVD copper films |
| US5380546A (en) * | 1993-06-09 | 1995-01-10 | Microelectronics And Computer Technology Corporation | Multilevel metallization process for electronic components |
| JP3632981B2 (ja) * | 1993-08-16 | 2005-03-30 | 株式会社東芝 | 多層配線基板および多層配線装置の製造方法 |
| US5391517A (en) * | 1993-09-13 | 1995-02-21 | Motorola Inc. | Process for forming copper interconnect structure |
| JPH08102463A (ja) * | 1994-09-30 | 1996-04-16 | Mitsubishi Electric Corp | 集積回路、その製造方法およびその薄膜形成装置 |
| US5565707A (en) * | 1994-10-31 | 1996-10-15 | International Business Machines Corporation | Interconnect structure using a Al2 Cu for an integrated circuit chip |
| JP3517802B2 (ja) * | 1995-09-01 | 2004-04-12 | 富士通株式会社 | 埋め込み導電層の形成方法 |
| US5877087A (en) * | 1995-11-21 | 1999-03-02 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| JP3323055B2 (ja) | 1996-04-03 | 2002-09-09 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5814557A (en) * | 1996-05-20 | 1998-09-29 | Motorola, Inc. | Method of forming an interconnect structure |
| US6069068A (en) * | 1997-05-30 | 2000-05-30 | International Business Machines Corporation | Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity |
| US6130161A (en) | 1997-05-30 | 2000-10-10 | International Business Machines Corporation | Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity |
| US5821168A (en) * | 1997-07-16 | 1998-10-13 | Motorola, Inc. | Process for forming a semiconductor device |
| US5897375A (en) * | 1997-10-20 | 1999-04-27 | Motorola, Inc. | Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture |
| US6074499A (en) * | 1998-01-09 | 2000-06-13 | South Dakoga School Of Mines And Technology | Boron-copper-magnesium-tin alloy and method for making same |
-
1997
- 1997-10-08 US US08/947,277 patent/US6069068A/en not_active Expired - Fee Related
-
1998
- 1998-05-08 DE DE69836114T patent/DE69836114T2/de not_active Expired - Lifetime
- 1998-05-08 EP EP98303611A patent/EP0881673B1/en not_active Expired - Lifetime
- 1998-05-26 JP JP10143914A patent/JP3057054B2/ja not_active Expired - Fee Related
- 1998-05-28 TW TW087108346A patent/TW437044B/zh not_active IP Right Cessation
- 1998-05-30 KR KR1019980020129A patent/KR100304395B1/ko not_active IP Right Cessation
-
1999
- 1999-12-10 US US09/459,167 patent/US6258710B1/en not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6818991B1 (en) | 1999-06-01 | 2004-11-16 | Nec Electronics Corporation | Copper-alloy interconnection layer |
| KR100333712B1 (ko) * | 1999-06-24 | 2002-04-24 | 박종섭 | 반도체 소자의 상감형 금속배선 형성방법 |
| JP2001274159A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | 半導体装置の製造方法 |
| KR100499557B1 (ko) * | 2001-06-11 | 2005-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 배선 형성방법 |
| JP2004531900A (ja) * | 2001-06-20 | 2004-10-14 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | デポジション処理によって、相互接続領域を選択的に合金にする方法 |
| US7315084B2 (en) | 2001-12-25 | 2008-01-01 | Nec Electronics Corporation | Copper interconnection and the method for fabricating the same |
| KR100456259B1 (ko) * | 2002-07-15 | 2004-11-09 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성방법 |
| US7923806B2 (en) | 2003-03-28 | 2011-04-12 | Fujitsu Semiconductor Limited | Embedded wiring in copper damascene with void suppressing structure |
| US7259089B2 (en) | 2004-01-19 | 2007-08-21 | Sony Corporation | Semiconductor device manufacturing method that includes forming a wiring pattern with a mask layer that has a tapered shape |
| US7399706B2 (en) | 2004-01-26 | 2008-07-15 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
| US7319271B2 (en) | 2005-02-03 | 2008-01-15 | Sony Corporation | Semiconductor device |
| US7378340B2 (en) | 2005-02-14 | 2008-05-27 | Sony Corporation | Method of manufacturing semiconductor device and semiconductor device |
| US7718524B2 (en) | 2005-09-14 | 2010-05-18 | Sony Corporation | Method of manufacturing semiconductor device |
| US7800229B2 (en) | 2006-02-14 | 2010-09-21 | Nec Electronics Corporation | Semiconductor device and method for manufacturing same |
| JP2008252103A (ja) * | 2008-04-21 | 2008-10-16 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| WO2010048364A2 (en) * | 2008-10-23 | 2010-04-29 | Applied Materials, Inc. | Methods for reducing damage to substrate layers during deposition processes |
| WO2010048364A3 (en) * | 2008-10-23 | 2010-08-05 | Applied Materials, Inc. | Methods for reducing damage to substrate layers during deposition processes |
| JP2013105753A (ja) * | 2011-11-10 | 2013-05-30 | Toshiba Corp | 半導体装置の製造方法 |
| JP2014075614A (ja) * | 2014-01-27 | 2014-04-24 | Fujitsu Semiconductor Ltd | 半導体装置 |
| US10943863B2 (en) | 2016-06-30 | 2021-03-09 | International Business Machines Corporation | Techniques to improve reliability in Cu interconnects using Cu intermetallics |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980087540A (ko) | 1998-12-05 |
| TW437044B (en) | 2001-05-28 |
| US6069068A (en) | 2000-05-30 |
| DE69836114D1 (de) | 2006-11-23 |
| EP0881673A2 (en) | 1998-12-02 |
| EP0881673B1 (en) | 2006-10-11 |
| US6258710B1 (en) | 2001-07-10 |
| KR100304395B1 (ko) | 2001-11-02 |
| DE69836114T2 (de) | 2007-04-19 |
| EP0881673A3 (en) | 1998-12-09 |
| JP3057054B2 (ja) | 2000-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3057054B2 (ja) | 銅線の多層相互接続を形成する方法 | |
| US6287954B1 (en) | Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity | |
| US5565707A (en) | Interconnect structure using a Al2 Cu for an integrated circuit chip | |
| EP1992012B1 (en) | Novel structure and method for metal integration | |
| KR100339179B1 (ko) | 상호 접속 구조 및 그 형성 방법 | |
| US6188135B1 (en) | Copper interconnect with top barrier layer | |
| US7670943B2 (en) | Enhanced mechanical strength via contacts | |
| KR100623556B1 (ko) | 상호 접속 구조 및 그 제조 방법 | |
| US20040219783A1 (en) | Copper dual damascene interconnect technology | |
| US7365001B2 (en) | Interconnect structures and methods of making thereof | |
| US7867895B2 (en) | Method of fabricating improved interconnect structure with a via gouging feature absent profile damage to the interconnect dielectric | |
| US6506668B1 (en) | Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability | |
| US6140237A (en) | Damascene process for forming coplanar top surface of copper connector isolated by barrier layers in an insulating layer | |
| US20020167089A1 (en) | Copper dual damascene interconnect technology | |
| US10361119B1 (en) | Enlarged contact area structure using noble metal cap and noble metal liner | |
| TW200301524A (en) | Method for improving electromigration performance of metallization features through multiple depositions of binary alloys | |
| KR100924556B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100788064B1 (ko) | 반도체 디바이스에 대한 금속화를 형성하는 방법 | |
| KR20040037305A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2004014816A (ja) | 半導体製造方法および半導体装置 | |
| JP2000260863A (ja) | 半導体装置及びその製造方法 | |
| KR20000041322A (ko) | 반도체 장치의 비아콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |