JPH114433A

JPH114433A - 画像受信装置

Info

Publication number: JPH114433A
Application number: JP15653997A
Authority: JP
Inventors: Takashi Ito; 藤隆伊
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-06-13
Filing date: 1997-06-13
Publication date: 1999-01-06

Abstract

(57)【要約】【課題】伝送フレームに同期信号の情報が格納されて
いない画像データを受信しても、受信バッファメモリの
オーバーフローを発生させない画像受信装置を提供する
ことを目的とする。【解決手段】画像圧縮符号化データを復号する復号化
器１１５に、符号化データ中の画像フレーム番号を格納
する画像フレーム番号レジスタ１１６と、再生画像が格
納されているフレームメモリリードポインタを格納する
フレームメモリリードポインタレジスタ１１７を設け、
２つの値の更新回数から受信側サンプリングクロック周
波数の送信側に対する遅れまたは進みを判断して、ＶＣ
ＸＯ１２２の制御電圧を調整するＶＣＸＯ制御電圧生成
手段１２１により、受信側サンプリングクロックを自動
的に調整して受信バッファのオーバーフローを回避す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＰＥＧ２などの
画像圧縮符号化方式により圧縮符号化された画像データ
をディジタル伝送路から受信して再生表示する画像受信
装置に関するものである。

【０００２】

【従来の技術】画像データをＭＰＥＧ２などの画像圧縮
符号化方式により圧縮符号化し、ディジタル伝送路によ
って伝送する画像伝送装置では、送信側と受信側でデー
タサンプリングクロックが同期していなければ、以下の
問題が生じる。一つは受信側サンプリングクロックの周
波数が送信側に比べて速い場合であり、この場合、受信
側のバッファメモリがアンダーフローして、再生画像の
更新ができず画像の繰り返し表示が行われる。もう一つ
は、受信側サンプリングクロックの周波数が送信側に比
べて遅い場合であり、送信データが受信側のバッファメ
モリに少しずつ蓄積し、最後にはバッファメモリがオー
バーフローする。このとき、受信側では再生画像の表示
の連続性が失われてしまう。画像伝送装置では、後者の
場合がより重大な問題であり、受信側のバッファメモリ
をオーバーフローさせない仕組みが必要となる。

【０００３】この問題を解決する従来技術としては、特
開昭６２−１３１６７９号公報に記載されたものがあ
る。これは、送信側において、入力画像信号に含まれる
同期信号の有無を示すフラグビットと同期信号の発生タ
イミングを示す位置アドレスとを伝送フレームに多重
し、受信側において、同期信号の有無とその位置アドレ
スとから送信側と同一の同期信号を生成し、ＰＬＬを用
いて受信側サンプリングクロックをその同期信号に同期
させるというものである。

【０００４】図７は従来の画像伝送装置の構成を示し、
図８はその伝送フレームの構成を示す。図７の送信側に
おいて、７０１はＡ／Ｄ変換器、７０２は符号化器、７
０３はバッファメモリ、７０４はフレーム構成回路、７
０５はシリアル／パラレル変換回路、７０６はバッファ
メモリ、７０７は同期分離回路、７０８はＰＬＬ回路、
７０９はカウンタ、７１０は分周回路である。受信側に
おいて、７１１はバッファメモリ、７１２はパラレル／
シリアル変換回路、７１３はフレーム同期及び分離回
路、７１４はバッファメモリ、７１５は復号化器、７１
６はメモリ、７１７はＤ／Ａ変換器、７１８は分周回
路、７１９はカウンタ、７２０はＰＬＬ回路である。

【０００５】次に、上記画像伝送装置の概略動作を説明
する。まず送信側の動作について説明する。入力画像信
号に含まれる水平同期信号は、同期分離回路７０７で分
離され、送信側のサンプリングクロックは、ＰＬＬ回路
７０８により水平同期信号との同期をとる。符号化器７
０２で圧縮符号化された画像データは、一旦バッファメ
モリ７０３に格納される。一方、伝送路クロックを分周
回路７１０で分周してデータ転送クロックを生成し、バ
ッファメモリ７０３から画像データを読み出す。フレー
ム構成回路７０４では、図８に示した伝送フレームを構
成する。図８において、SYNCビットはフレーム同期をと
るためのビット、水平同期有無フラグは水平同期信号の
発生の有無を示すフラグ、位置アドレスは水平同期信号
の発生タイミングを示すカウンタ値である。カウンタ７
０９はフレームの先頭でクリアされ、常にデータ転送ク
ロックをカウントしている。フレーム構成回路７０４で
は、水平同期信号が発生すると水平同期有無フラグをた
て、そのときのカウンタ７０９の値を伝送フレーム中に
格納する。シリアル／パラレル変換回路７０５により伝
送データをパラレルデータに変換し、バッファメモリ７
０６に格納する。データはチャネルごとに時分割に割り
当てられたスロットに格納され、バッファメモリ７０６
からバースト転送される。

【０００６】次に受信側の動作について説明する。分周
回路７１８により伝送路クロックを分周してデータ転送
クロックを生成する。バッファメモリ７１１にバースト
転送された伝送データは、データ転送クロックによりバ
ッファメモリ７１１から読み出され、パラレル／シリア
ル変換回路７１２によりシリアルデータに変換される。
フレーム同期及び分離回路７１３では、フレーム同期を
検出し、水平同期有無フラグと位置アドレスを抽出す
る。ここで水平同期有無フラグが”１”のときは、カウ
ンタ７１９に位置アドレスの値をロードし、データ転送
クロックのカウントを開始する。カウンタ７１９は、デ
ータ転送クロックのカウンタ値が位置アドレスの値と一
致したときキャリー信号を発生する。このキャリー信号
は、水平同期信号のタイミングを示すものであり、ＰＬ
Ｌ回路７２０により受信側のサンプリングクロックをキ
ャリー信号に同期させる。画像データは、フレーム同期
及び分離回路７１３で分離され、バッファメモリ７１４
に一旦格納され、復号化器７１５のデータ要求に従って
バッファメモリ７１４から読み出される。復号処理後の
再生画像は、メモリ７１６の内部にアドレスによって区
切られたフレームメモリに格納され、フレーム間予測符
号化されたデータの復号の際、参照画像として用いられ
た後、復号器化７１５から出力され、Ｄ／Ａ変換器７１
７でＤ／Ａ変換が施されて表示される。

【０００７】以上のように、従来の画像伝送装置は、送
信側において、水平同期信号の発生タイミングを水平同
期有無フラグと伝送路クロックから生成したデータ転送
クロックのカウンタ値である位置アドレスを伝送フレー
ム中に格納して伝送し、受信側において、これらの情報
から同じ伝送路クロックから生成したデータ転送クロッ
クを用いて水平同期信号のタイミングを再生することに
より、送信側と受信側のサンプリングクロックの同期を
とって受信側のバッファメモリのオーバーフローを回避
している。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来の技術による画像伝送装置における受信装置は、水平
同期信号有無フラグと位置アドレスを伝送フレーム中に
格納する送信装置を必ず必要とし、また水平同期信号の
情報が格納されていない伝送フレームを受信した場合
は、受信バッファメモリがオーバーフローしてしまう可
能性がある。また従来の伝送フレームは、水平同期有無
フラグと位置アドレスが格納されていることで、オーバ
ーヘッドが大きく伝送効率が下がるという問題もある。

【０００９】本発明は、上記問題点を解決するもので、
同期信号の情報が格納されていない画像伝送データを受
信しても、受信バッファメモリのオーバーフローを発生
させない画像受信装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明の画像受信装置
は、画像の圧縮符号化データを復号する際に、再生画像
のフレーム番号と、表示画像の更新回数とから、受信側
サンプリングクロックの周期が送信側に比べて速いか遅
いかを判断し、受信側サンプリングクロックの周期を自
動的に調整するようにしたものである。

【００１１】本発明によれば、同期信号の情報が格納さ
れていない画像伝送データを受信しても、受信バッファ
メモリのオーバーフローを発生させない画像受信装置が
得られる。

【００１２】

【発明の実施の形態】本発明の請求項１に記載の発明
は、画像圧縮符号化データを受信して復号する際に、デ
ータに含まれる画像フレーム番号と表示画像の更新回数
とから、受信側サンプリングクロックの周期が送信側に
比べて速いか遅いかを判断して、受信側サンプリングク
ロックの周期を自動的に調整する手段を備えた画像受信
装置であり、同期信号の情報が格納されていない画像伝
送データを受信しても、受信側において入出力フレーム
数と再生画像の繰り返し表示動作を監視することで、受
信側サンプリングクロック周波数の遅れまたは進みを検
知して自動的に調整し、受信側バッファメモリのオーバ
フローを回避するという作用を有する。

【００１３】請求項２に記載の発明は、画像圧縮符号化
データを受信して復号する際に、データに含まれる画像
フレーム番号と再生画像を格納するフレームメモリの読
み出しアドレスであるフレームメモリリードポインタを
取り込むレジスタを有する復号化器と、画像フレーム番
号とフレームメモリリードポインタを入力として、これ
らの値から受信側サンプリングクロック周期が送信側に
比べて速いか遅いかを判断し、その判断に基づいてＶＣ
ＸＯ制御電圧を調整するＶＣＸＯ制御電圧生成手段とを
備えた画像受信装置であり、同期信号の情報が格納され
ていない画像伝送データを受信しても、受信側において
入出力フレーム数と再生画像の繰り返し表示動作を監視
することで、受信側サンプリングクロック周波数の遅れ
または進みを検知して自動的に調整し、受信側バッファ
メモリのオーバフローを回避するという作用を有する。

【００１４】請求項３に記載の発明は、ＶＣＸＯ制御電
圧生成手段にチャージポンプ回路を用いた請求項２記載
の画像受信装置であり、同期信号の情報が格納されてい
ない画像伝送データを受信しても、受信側において入出
力フレーム数と再生画像の繰り返し表示動作を監視する
ことで受信側サンプリングクロック周波数の遅れ、進み
を検知して自動的に調整し、受信側バッファメモリのオ
ーバフローを回避するという作用を有する。

【００１５】以下、本発明の実施の形態について、図１
から図６、表１から表３を用いて説明する。（実施の形態）図１は本発明の実施の形態における画像
受信装置のブロック図である。図１において、１１１は
バッファメモリ、１１２はパラレル／シリアル変換回
路、１１３はフレーム同期及び分離回路、１１５は復号
化器、１１６は画像フレーム番号レジスタ、１１７はフ
レームメモリリードポインタレジスタ、１１８はメモ
リ、１１９はＤ／Ａ変換器、１２０は分周回路、１２１
はＶＣＸＯ制御電圧生成手段、１２２はＶＣＸＯであ
る。

【００１６】このように構成された画像受信装置の動作
を以下に説明する。伝送データは、チャネルごとに時分
割に割り当てられたスロットに格納され、バッファメモ
リ１１１にバースト転送される。一方、分周回路１２０
によりＶＣＸＯ１２２からの受信側サンプリングクロッ
クを分周して、受信側におけるデータ転送クロックを生
成する。復号化器１１５のデータ要求信号に従って、受
信側のデータ転送クロックでバッファメモリ１１１から
伝送データの読み出しを行う。バッファメモリ１１１か
ら読み出された伝送データは、パラレル／シリアル変換
回路１１２を通り、フレーム同期および分離回路１１３
でフレーム同期、画像データの分離が施され、復号化器
１１５に画像データが入力される。復号化器１１５は、
入力された画像圧縮符号化データの復号処理を行い、再
生画像をメモリ１１８の内部にアドレスにより区切られ
たフレームメモリに格納する。フレームメモリに格納さ
れた再生画像は、フレーム間予測符号化されたデータの
復号の際、参照画像として用いられた後、復号化器１１
５から出力され、Ｄ／Ａ変換器１１９でアナログ信号に
変換され、表示画像として出力される。復号化器１１５
は、復号処理中に圧縮符号化データに格納されている画
像フレーム番号と再生画像を出力する際のフレームメモ
リの読み出しアドレスであるフレームメモリリードポイ
ンタを、再生画像出力タイミングに同期してそれぞれ画
像フレーム番号レジスタ１１６とフレームメモリリード
ポインタレジスタ１１７に取り込む。ＶＣＸＯ制御電圧
生成手段１２１は、この２つのデータから受信側サンプ
リングクロックの周波数の送信側に対する遅れまたは進
みを検知して、ＶＣＸＯ１２２の制御電圧を生成し、Ｖ
ＣＸＯ１２２により受信側サンプリングクロックを得
る。

【００１７】ここで、画像フレーム番号とフレームメモ
リリードポインタから受信側サンプリングクロックの遅
れまたは進みを検知する方法について説明する。図４は
送信側と受信側のサンプリングクロックの同期がとれて
いるときの入力ビット量と再生画像出力時間の関係を示
す。図中、縦軸は入力ビット量、横軸は再生画像出力時
間、、、、・・・は入力、出力フレーム数を示し
ている。図中、表示出力は瞬時に行われると仮定してい
る。画像伝送における画像データの圧縮符号化にはフレ
ーム間予測符号化が用いられるので、復号処理では表示
前の再生画像を参照画像として１枚必要とする。図４で
はフレームが入力、復号され、再生画像としてフレ
ームメモリに格納され、フレームが入力、再生画像
を用いて復号された後、再生画像が表示出力される。
同じように、フレームはフレームの復号に用いられ
てから表示出力される。

【００１８】表１は再生画像出力の更新があった時点の
入力フレーム数と出力フレーム数の関係を示している。
送信側と受信側のサンプリングクロックの同期がとれて
いる場合、入出力フレーム数の差は”１”で一定であ
る。また、同期がとれていなくても、送信側サンプリン
グクロックと受信側サンプリングクロックの周波数が一
致していれば、フレームの出力タイミングがずれて入
出力フレーム数の差が”２”となっても、その後”２”
で一定である。

【表１】

【００１９】図５は受信側のサンプリングクロックの周
波数が送信側に対して速い場合の入力ビット量と再生画
像出力時間の関係を示す。また、表２は再生画像出力の
更新があった時点の入力フレーム数と出力フレーム数の
関係を示す。この場合、最初に入出力フレーム数の差
は”２”となるが、受信側のサンプリングクロックの周
期が速いため、入出力フレーム数の差は”２”から”
１”への減少を繰り返し、その間に再生画像の繰り返し
表示が発生する。再生画像の繰り返し表示の発生は、入
力フレームが更新しているにもかかわらず、再生画像の
表示タイミングが速すぎて出力できない場合に生じる。
このことは、再生画像出力タイミングにおいて、画像フ
レーム番号の更新があり、且つフレームメモリリードポ
インタの更新がない場合に等しい。

【００２０】

【表２】図６は受信側のサンプリングクロックの周波数が送信側
に対して低い場合の入力ビット量と再生画像出力時間の
関係を示す。また、表３に再生画像出力の更新があった
時点の入力フレーム数と出力フレーム数の関係を示す。
入出力フレーム数の差は”２”から始まりフレーム出
力時において差は”３”になる。途中駒落としが入る
と、フレーム出力時に差は”２”となるが、フレーム
出力時で再び差は”３”となる。このように、駒落と
しのない期間では入出力フレームの差は”２”より大き
く、増加していくと考えることができる。以上説明した
ように、受信側サンプリングクロックの周波数が送信側
に比べて高い時は再生画像の繰り返し表示が発生し、低
い時は入出力フレーム数の差が”２”より大きくなるの
で、これらの状態を検知できる。

【表３】

【００２１】図２は本実施の形態におけるＶＣＸＯ制御
電圧生成手段１２１の構成例を示す。図２において、２
０１は再生画像繰り返し表示判定回路、２０２は画像フ
レーム番号更新回数カウンタ、２０３はフレームメモリ
リードポインタ更新回数カウンタ、２０４は減算器、２
０５は制御電圧ＵＰ／ＤＯＷＮ信号生成回路、２０６は
チャージポンプ回路、２０７はローパスフィルタであ
る。

【００２２】次に、ＶＣＸＯ制御電圧生成手段１２１の
概略動作を説明する。復号化器１１５の内部レジスタに
格納されている画像フレーム番号とフレームメモリリー
ドポインタを、再生画像の出力タイミングに合わせて再
生画像繰り返し表示判定回路２０１へ入力する。画像フ
レーム番号の更新があり、且つフレームメモリリードポ
インタの更新がない場合は、送信側での駒落とし以外で
再生画像の繰り返し表示が発生したとして、制御電圧Ｕ
Ｐ／ＤＯＷＮ信号生成回路２０５に情報を与える。更新
回数カウンタ２０２、２０３は、前回入力時から値が更
新された場合のみカウントアップする。画像フレーム番
号更新カウンタ２０２は、入力フレーム数をカウント
し、フレームメモリリードポインタ更新カウンタ２０３
は、出力フレーム数をカウントすることになる。次に減
算器２０４により入力フレーム数から出力フレーム数を
減算し、値を制御電圧ＵＰ／ＤＯＷＮ信号生成回路２０
５に入力する。制御電圧ＵＰ／ＤＯＷＮ信号生成回路２
０５では、入出力フレーム数の差が”２”より大きい場
合は、ＶＣＸＯ１２２の制御電圧を上昇させるべく、Ｕ
Ｐ信号に一定期間ＬＯＷとなるパルスを出力する。ま
た、再生画像繰り返し表示の発生が検出された場合は、
ＶＣＸＯ１２２の制御電圧を下降させるべく、ＤＯＷＮ
信号に一定期間ＬＯＷとなるパルスを出力する。これら
の場合以外はＵＰ、ＤＯＷＮ信号ともにＨＩＧＨを出力
する。チャージポンプ回路２０６では、ＵＰ、ＤＯＷＮ
信号によりＶＣＸＯ制御電圧を生成し、ローパスフィル
タ２０７を通して出力する。

【００２３】図３は本実施の形態で用いられる伝送フレ
ームの構成例を示す。図３に示すとおり、伝送フレーム
は、フレーム同期をとるためのＳＹＮＣビットとデータ
のみで構成され、同期信号情報を含まない。

【００２４】以上のように，本実施の形態の画像受信装
置によれば、復号化器１１５において圧縮符号化データ
中の画像フレーム番号と再生画像を格納しているフレー
ムメモリリードポインタの値をレジスタに取り込み、こ
れらの値から受信側サンプリングクロック周期の送信側
に対する遅れまたは進みを判断してＶＣＸＯ１２２の制
御電圧を調整するので、送信側から同期信号の情報を受
け取らなくても、受信側バッファメモリのオーバーフロ
ーを回避することができる。また、送信側においても、
同期信号情報を格納するハードウェアが不要になる。ま
た、伝送フレームについても、同期信号情報を格納しな
いで済む分だけ伝送効率が向上する。

【００２５】

【発明の効果】以上のように、本発明の画像受信装置
は、復号化器において画像圧縮符号化データを復号する
際、画像フレーム番号と再生画像の更新回数から受信側
サンプリングクロック周波数が送信側に比べて遅れてい
るか進んでいるかを検知して、受信側サンプリングクロ
ック周期を補正するので、送信側から同期信号情報を受
け取らなくても、受信側のバッファメモリのオーバーフ
ローを回避することができる。また、送信側において
も、同期信号情報を格納するハードウェアが不要にな
る。また、伝送フレームについても、同期信号情報を格
納しないで済むため、その分、伝送効率が向上する。

【図面の簡単な説明】

【図１】本発明の実施の形態における画像受信装置のブ
ロック図

【図２】実施の形態におけるＶＣＸＯ制御電圧生成手段
のブロック図

【図３】実施の形態における画像受信装置で用いられる
伝送フレーム構成図

【図４】受信側サンプリングクロックが送信側と同期し
ている場合の入力ビット量と再生画像出力時間の関係を
示す特性図

【図５】受信側サンプリングクロック周期が送信側より
速い場合の入力ビット量と再生画像出力時間の関係を示
す特性図

【図６】受信側サンプリングクロック周期が送信側より
遅い場合の入力ビット量と再生画像出力時間の関係を示
す特性図

【図７】従来の技術による画像伝送装置のブロック図

【図８】従来の技術による画像伝送装置で用いられる伝
送フレーム構成図

【符号の説明】

１１１バッファ１１２パラレル／シリアル変換回路１１３フレーム同期及び分離回路１１５復号化器１１６画像フレーム番号レジスタ１１７フレームメモリリードポインタ１１８メモリ１１９Ｄ／Ａ変換器１２０分周回路１２１ＶＣＸＯ制御電圧生成手段１２２ＶＣＸＯ７１４バッファ７１９カウンタ７２０ＰＬＬ回路

Claims

【特許請求の範囲】

【請求項１】画像圧縮符号化データを受信して復号す
る際に、データに含まれる画像フレーム番号と表示画像
の更新回数とから、受信側サンプリングクロックの周期
が送信側に比べて速いか遅いかを判断して、受信側サン
プリングクロックの周期を自動的に調整する手段を備え
た画像受信装置。
【請求項２】画像圧縮符号化データを受信して復号す
る際に、データに含まれる画像フレーム番号と再生画像
を格納するフレームメモリの読み出しアドレスであるフ
レームメモリリードポインタを取り込むレジスタを有す
る復号化器と、画像フレーム番号とフレームメモリリー
ドポインタを入力として、これらの値から受信側サンプ
リングクロック周期が送信側に比べて速いか遅いかを判
断し、その判断に基づいてＶＣＸＯ制御電圧を調整する
ＶＣＸＯ制御電圧生成手段を備えた画像受信装置。
【請求項３】ＶＣＸＯ制御電圧生成手段にチャージポ
ンプ回路を用いた請求項２記載の画像受信装置。