JPH1141298A - シリアル式データ通信回路 - Google Patents
シリアル式データ通信回路Info
- Publication number
- JPH1141298A JPH1141298A JP20861597A JP20861597A JPH1141298A JP H1141298 A JPH1141298 A JP H1141298A JP 20861597 A JP20861597 A JP 20861597A JP 20861597 A JP20861597 A JP 20861597A JP H1141298 A JPH1141298 A JP H1141298A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- filtering
- signal
- data communication
- communication circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
及的に抑制しながら、非同期状態で受け渡されるシリア
ルデータ中に重畳されるパルス状のノイズを的確に除去
可能とする。 【解決手段】 シリアルデータの入力側に、入力信号に
おけるボーレートの変化に対応してその濾波特性が自動
的に変更される濾波手段24を介装するともに、その濾
波手段24をデジタル式に構成し、シリアルI/O回路
22と一体に集積回路化する。
Description
備えることが多いRS232C規格の様な非同期のシリ
アルデータ通信回路であって、特に受信データ上に重畳
されるノイズを除去可能とするものである。
ーブルにシールド線を利用することによってケーブルの
外部から侵入するノイズを遮断したり、ケーブルと直列
にアナログ式のノイズフィルタを介装することにより、
入力データ上に重畳されたノイズの装置側への侵入を阻
止するものが一般的である。
た方法は何れも、製品のコストアップにつながるととも
に、小型化が難しいなど、不都合が多い。
結果、ノイズフィルタをデジタル回路化することによ
り、通信用の周辺回路と一体にASIC化することが可
能であり、上記問題が一挙に解消できることを知見し
た。
ものであって、非同期式のデータ通信回路中におけるデ
ータの入力側にデジタル式のフィルタを介装することに
より、製造にかかるコストアップを最小限に抑制すると
ともに、回路の小型化が図られるシリアル式のデータ通
信回路を提供することを目的とする。
信回路10は、図1にその全体的な構成を示すごとく、
非同期状態で受け渡されるシリアルデータの入力側に、
入力信号のボーレートの変化に対応してその濾波特性が
自動的に変更される濾波手段24が介装されたことを特
徴とする。
24としては、図2に示す如く、その濾波特性が固定さ
れた第1の濾波回路26aと、入力信号のボーレートの
変化に対応してその濾波特性が自動的に変更される第2
の濾波回路26bとを直列に介装したものあることが可
能である。
における濾波特性を、入力処理される可能性のあるボー
レートの最高値よりも十分に高い周波数域のノイズを除
去可能に設定する一方、上記した第2の濾波回路26b
における濾波特性を、実際に入力されている信号の波形
を損なうことなく、且つ、入力信号SIのボーレートに
できるだけ近い周波数帯域のノイズを除去可能に設定す
ることが好ましい。
ック信号Scの繰り返し周期より短いパルス幅を有する
ノイズ信号を除去可能とするものとし、クロック信号S
cがボーレートに対応して設定される。具体的には、図
3に例示する如く多数決論理を利用したデジタルフィル
タとし、SIO機能を有する集積回路素子と一体に構成
することが可能である。
側に、受信処理しているデータ信号のボーレートに対応
してその周波数特性が自動的に変更される濾波手段24
を備えることにより、処理するデータ信号のボーレート
の変化に拘らず、ノイズを的確に除去可能とする。
用したデジタルフィルタで構成することにより、シリア
ルI/O回路と一体に集積回路化することが可能とな
り、製造コストのアップを最小限に抑制するとともに回
路構成の小型化が図られる。
のシリアル通信用ポートを備えたパソコン装置用のデー
タ通信回路10に実施した一例を示すがこれに限らず、
汎用あるいは専用の各種デジタル機器におけるデータ通
信回路に対しても略同様に実施できることは勿論であ
る。
図1に示すごとく、パソコン装置12の本体ケースに備
えたコネクタ14およびそのコネクタ14に着脱自在に
取り付けられる通信ケーブル16を介し、任意の外部装
置18との間でシリアル状態でデータの受け渡しを可能
とする、従来と略同様の通信規格のものである。
込まれた高電圧の信号は、RS232C用インターフェ
イス回路20を介してパソコン装置が処理可能な低電圧
の信号に電気的特性が変換されたあと、シリアルI/O
回路22により所定のプロトコル制御が行われる。
O回路22のデータ入力側に濾波手段24を介装したこ
とを特徴とする。ここで濾波手段24は、図2に示す如
く、第1および第2の濾波回路26a・26bから構成
され、両回路26をゲートアレイによりデジタル式に形
成することにより、シリアルI/O回路22と一体にA
SIC化している。
ともに、図3に例示するごとく3段の多数決理論を利用
した略同一の回路構成であって、クロック信号Scの周
波数を互いに異ならせることにより、必要な濾波特性を
獲得できる様にしている。以下、図3の回路図および図
4の波形図を用いて、濾波回路26の具体的な構成を詳
述する。
用いた信号入力部28および信号出力部30の間に、多
数決回路32を備えている。多数決回路32は、第1〜
第3の3つのDタイプ・フリップフロップ34・36・
38をバッファ回路40・42を介して直列に接続する
とともに、各フリップフロップ34・36・38から出
力される3つの信号S1・S2・S3を第1〜第3のA
ND回路44・46・48に2つずつ並列に入力し、更
に第1〜第3AND回路44・46・48から出力され
る3つの信号S11・S22・S33をOR回路50に
入力し、その出力信号S4を信号出力部30から取り出
す構成である。
ータ信号SI中のスタート信号の入力で形成されるリセ
ット信号Srの印加でリセットされるとともに、システ
ム側から送られるクロック信号Scに同期して動作す
る。なお、信号入力部28および信号出力部30は、ク
ロック信号Scの立上がり時点でデータの取り込みを行
うものであり、多数決回路32に備えた第1〜第3フリ
ップフロップ34・36・38は、クロック信号Scの
立ち下がり時点でデータの取り込が行われる。
ト信号Srが入力されて全フリップフロップが初期設定
されたあと、濾波手段24としての動作が開始される。
ここで、時刻t1にデータ信号DIの入力が開始される
と、信号入力部28では、クロック信号Scの立上がり
時点である時刻t2においてビット同期をとりながら、
出力信号Siを多数決回路32に送る。
ップフロップ34で、時刻t4に第2フリップフロップ
36で、更に時刻t5に第3フリップフロップ38でデ
ータ信号Siが取り込まれる。すなわち、第1〜第3フ
リップフロップ34・36・38を利用することによ
り、各フリップフロップの出力側からは、クロック信号
Scの立ち下がり時点で同期がとられ、且つクロック信
号Scの1周期分ずつ時間遅れを持たせながら信号S1
・S2・S3が取り出される。
第2フリップフロップ34・36からの出力信号S1・
S2が、第2AND回路46には第2および第3フリッ
プフロップ36・38からの出力信号S2・S3が、第
3AND回路48には第3および第1フリップフロップ
38・34回路からの出力信号S3・S1が入力されて
いる。
46・48の何れか1つから信号が出力されている期
間、すなわち、原則として第2フリップフロップ36か
ら信号が出力されている期間に対応してOR回路50か
ら信号S4が取り出され、信号出力部30によりクロッ
ク信号Scの立ち上がり時点でビット同期がとられなが
ら、シリアルI/O回路22に信号入力がなされる。
れている時刻に「L」レベルの第1のノイズ信号Aが重
畳され、あるいは有為なデータ信号のない期間中に
「H」レベルの第2ノイズ信号Bが重畳された場合にあ
っても、クロック信号Scの立上がり時点まで持続しな
い様な短いパルス幅のノイズにあっては出力側に現れな
い。
クロック信号Scの立上がり時点をまたいで持続する場
合にあっては、次の立上がり時点まで1周期分だけ持続
する信号としてクロック信号Scと同期がとられる。
ップ34・36・38から取り出される信号S1・S2
・S3はクロック信号Scの1周期分ずつ順次にずらし
たものであるから、第3ノイズ信号Cは矢印で示す如
く、第1のフリップフロップ34を通過した後に第2フ
リップフロップ36に取り込まれ、更に第2フリップフ
ロップ36を通過した後に第3フリップフロップ38に
取り込まれるという様に同時に2つのフリップフロップ
から出力されることがなく、その結果として第1〜第3
のAND回路44・46・48からは第3ノイズ信号C
に起因する信号の出力はない。
中に「H」レベルの第4ノイズ信号Dが入力された場合
にあっても、第1〜第3フリップフロップ34・36・
38においてその出力時期がクロック信号Scの1周期
分ずつずらせて出力される結果、同時に2つの出力が
「H」レベルとなることがなく、多数決論理によりその
データはノイズと判定されて出力データ中から排除され
るのである。
回路26に入力された信号上に重畳されたノイズ信号の
うち、使用されるクロック信号Scの1周期分に満たな
い持続時間のものは排除されて出力側に現れない。
26aにおけるクロック信号Schの繰り返し周波数
を、非同期型のシリアルI/O回路22における最高速
のボーレートである115.2kの例えば32倍あるい
はそれ以上の値に設定することにより、持続時間が十分
に短いパルス状のノイズを除去可能とする。
際に処理するデータ信号のボーレートの例えば16倍の
周波数のクロック信号Sclを利用することにより、デ
ータ信号のパルス波形を損なうことなく、データ信号に
できるだけ近いパルス幅のノイズ信号を除去するように
している。
るボーレートの16倍というクロック信号は、シリアル
I/O回路22において一般にデータ信号のビット同期
あるいはサンプリング用に使用されるクロック信号の周
波数と同一であり、両者は流用できて好ましい。しかし
ながら、クロック信号Scの周波数は、第1および第2
濾波回路26a・26bともに適宜変更して実施できる
ことは勿論である。
で構成した例を示したが、段数を変更したり、同様な動
作をする他の回路で実施することもできる。更にまた、
濾波回路26それ自体を1に減少させ、あるいは3以上
に増加させることもできる。更に濾波手段24の介装位
置は、シリアルI/O回路22の入力側に備えれば、同
回路22と一体にASIC化できて製造に必要なコスト
や設置面積の増大が無視できる程度に抑制可能である
が、それに限定されるものでなく、RS232C用イン
ターフェイス回路20の入力側に備えることもできる。
ある。
る。
る。
Claims (4)
- 【請求項1】 非同期状態で受け渡されるシリアルデー
タの入力側に、 入力信号のボーレートの変化に対応してその濾波特性が
自動的に変更される濾波手段(24)が介装されたこと
を特徴とするシリアル式データ通信回路。 - 【請求項2】 上記した濾波手段(24)は、 その濾波特性が固定された第1の濾波回路(26a)
と、 入力信号のボーレートの変化に対応してその濾波特性が
自動的に変更される第2の濾波回路(26b)とを直列
に備えるとともに、 上記した第1の濾波回路(26a)における濾波特性
を、入力処理される可能性のあるボーレートの最高値よ
りも十分に高い周波数域のノイズを除去可能に設定する
一方、 上記した第2の濾波回路(26b)における濾波特性
を、実際に入力されている信号の波形を損なうことな
く、且つ、入力信号のボーレートにできるだけ近い周波
数域のノイズを除去可能に設定したことを特徴とする請
求項1記載のデータ通信回路。 - 【請求項3】 上記した濾波回路(26)は、 使用されるクロック信号Scの繰り返し周期より短いパ
ルス幅を有するノイズ信号を除去可能とするものであっ
て、 クロック信号Scの周波数がボーレートに対応して設定
される請求項2記載のデータ通信回路。 - 【請求項4】 上記した濾波回路(26)は、多数決論
理を利用したデジタルフィルタであって、 SIO機能を有する回路素子と一体に集積回路化される
請求項3記載のデータ通信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20861597A JP3316426B2 (ja) | 1997-07-16 | 1997-07-16 | シリアル式データ通信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20861597A JP3316426B2 (ja) | 1997-07-16 | 1997-07-16 | シリアル式データ通信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1141298A true JPH1141298A (ja) | 1999-02-12 |
JP3316426B2 JP3316426B2 (ja) | 2002-08-19 |
Family
ID=16559164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20861597A Expired - Fee Related JP3316426B2 (ja) | 1997-07-16 | 1997-07-16 | シリアル式データ通信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3316426B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7733995B2 (en) | 2005-09-29 | 2010-06-08 | Fujitsu Semiconductor Limited | Noise filter and filtering method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7186741B2 (ja) | 2020-03-23 | 2022-12-09 | 株式会社東芝 | データ送出装置 |
-
1997
- 1997-07-16 JP JP20861597A patent/JP3316426B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7733995B2 (en) | 2005-09-29 | 2010-06-08 | Fujitsu Semiconductor Limited | Noise filter and filtering method |
Also Published As
Publication number | Publication date |
---|---|
JP3316426B2 (ja) | 2002-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3580242B2 (ja) | シリアル/パラレル変換回路、データ転送制御装置及び電子機器 | |
JP4544858B2 (ja) | 多位相符号化プロトコルを利用するネットワークおよび方法 | |
US5539786A (en) | Digital circuit for generating a clock signal | |
JP3316426B2 (ja) | シリアル式データ通信回路 | |
WO1997004575A1 (en) | Extended chip select reset apparatus and method | |
JP2677280B2 (ja) | Lcdドライバーのデータ入力回路 | |
JP2956309B2 (ja) | 信号受信回路 | |
JPH10126228A (ja) | デジタル波形整形回路 | |
US6885714B1 (en) | Independently roving range control | |
JPH1132031A (ja) | クロック再生装置 | |
JPH1168861A (ja) | 同時双方向送受信方法および同時双方向送受信回路 | |
JP2012023486A (ja) | 半導体装置 | |
JPS6376640A (ja) | 調歩同期信号受信回路 | |
JPH06103025A (ja) | 高速論理lsi | |
JP3882300B2 (ja) | シリアルデータ保持回路 | |
KR970002073B1 (ko) | 파이프 라인 구조를 이용한 브이 엘 디 장치 | |
JP2701717B2 (ja) | パルス同期化回路 | |
JPS6252501B2 (ja) | ||
JP2776642B2 (ja) | チャタリング除去回路 | |
SU1205276A1 (ru) | Устройство тактовой синхронизации и выделени пачки импульсов | |
JP2001167082A (ja) | 同期積算回路 | |
JPH0310546A (ja) | 信号受信方式 | |
JPH1041987A (ja) | ノイズ除去回路 | |
JPH01209833A (ja) | データ送受信装置 | |
JPH07264065A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080607 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130607 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |