JP2776642B2 - チャタリング除去回路 - Google Patents
チャタリング除去回路Info
- Publication number
- JP2776642B2 JP2776642B2 JP3026845A JP2684591A JP2776642B2 JP 2776642 B2 JP2776642 B2 JP 2776642B2 JP 3026845 A JP3026845 A JP 3026845A JP 2684591 A JP2684591 A JP 2684591A JP 2776642 B2 JP2776642 B2 JP 2776642B2
- Authority
- JP
- Japan
- Prior art keywords
- chattering
- signal
- input
- circuit
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【0001】
【産業上の利用分野】本発明は、チャタリングによるデ
ィジタル回路の誤動作を防止するために設けるチャタリ
ング除去回路に関し、特に、ディジタル回路内に複数個
のチャタリング除去回路を組込む場合に好適のチャタリ
ング除去回路に関する。
ィジタル回路の誤動作を防止するために設けるチャタリ
ング除去回路に関し、特に、ディジタル回路内に複数個
のチャタリング除去回路を組込む場合に好適のチャタリ
ング除去回路に関する。
【0002】
【従来の技術】ディジタル回路においては、入力信号の
反転時に発生するチャタリングによる誤動作を防止する
ために、チャタリング除去回路が使用される。
反転時に発生するチャタリングによる誤動作を防止する
ために、チャタリング除去回路が使用される。
【0003】図7は従来のチャタリング除去回路を示す
回路図である。
回路図である。
【0004】チャタリング除去回路は、セット端子S及
びリセット端子Rを備えた2個のフリップフロップ回路
32,33、2入力アンドゲート31、2入力ノアゲー
ト35及びインバータ34により構成されている。
びリセット端子Rを備えた2個のフリップフロップ回路
32,33、2入力アンドゲート31、2入力ノアゲー
ト35及びインバータ34により構成されている。
【0005】入力信号IN3は、フリップフロップ回路
32の信号入力端子Dに与えられると共に、アンドゲー
ト31及びノアゲート35に与えられるようになってい
る。このフリップフロップ回路32の信号出力端子Q
は、フリップフロップ回路33の信号入力端子Dに接続
されている。そして、このフリップフロップ回路33の
信号出力端子Qから出力された信号は、アンドゲート3
1及びノアゲート35に与えられると共に、出力信号O
UT3として外部に出力されるようになっている。
32の信号入力端子Dに与えられると共に、アンドゲー
ト31及びノアゲート35に与えられるようになってい
る。このフリップフロップ回路32の信号出力端子Q
は、フリップフロップ回路33の信号入力端子Dに接続
されている。そして、このフリップフロップ回路33の
信号出力端子Qから出力された信号は、アンドゲート3
1及びノアゲート35に与えられると共に、出力信号O
UT3として外部に出力されるようになっている。
【0006】アンドゲート31の出力端はフリップフロ
ップ回路32,33のセット端子Sに接続されている。
また、ノアゲート35の出力端はフリップフロップ回路
32,33のリセット端子Rに接続されている。更に、
フリップフロップ回路32,33のクロック入力端子C
Lには、サンプリング信号C4が入力されるようになっ
ている。更にまた、フリップフロップ回路32,33の
反転クロック入力端子CLBには、インバータ34を介
してサンプリング信号C4を反転した信号が与えられる
ようになっている。
ップ回路32,33のセット端子Sに接続されている。
また、ノアゲート35の出力端はフリップフロップ回路
32,33のリセット端子Rに接続されている。更に、
フリップフロップ回路32,33のクロック入力端子C
Lには、サンプリング信号C4が入力されるようになっ
ている。更にまた、フリップフロップ回路32,33の
反転クロック入力端子CLBには、インバータ34を介
してサンプリング信号C4を反転した信号が与えられる
ようになっている。
【0007】図8は、上述の如く構成されたチャタリン
グ除去回路の動作を示すタイミングチャート図である。
グ除去回路の動作を示すタイミングチャート図である。
【0008】先ず、時間t8 においては、入力信号IN
3が“L”(低レベル)であるため、フリップフロップ
回路32,33のセット入力端子Sにはアンドゲート3
1から“L”が入力される。また、リセット入力端子R
にはノアゲート35から“H”(高レベル)が入力され
る。このため、出力信号OUT3は“L”になる。
3が“L”(低レベル)であるため、フリップフロップ
回路32,33のセット入力端子Sにはアンドゲート3
1から“L”が入力される。また、リセット入力端子R
にはノアゲート35から“H”(高レベル)が入力され
る。このため、出力信号OUT3は“L”になる。
【0009】次に、入力信号IN3が“H”になると、
時間t9 におけるサンプリング信号C4の立上がりに同
期して、フリップフロップ回路32の出力信号Eが
“H”になる。そして、サンプリング信号C4が次に立
上がる時間t10において、出力信号OUT3は、“H”
になる。
時間t9 におけるサンプリング信号C4の立上がりに同
期して、フリップフロップ回路32の出力信号Eが
“H”になる。そして、サンプリング信号C4が次に立
上がる時間t10において、出力信号OUT3は、“H”
になる。
【0010】入力信号IN3が“L”になった後、時間
t13においてサンプリング信号C4が立上がると、フリ
ップフロップ回路32の出力信号Eが“L”になる。そ
して、次にサンプリング信号C4が立上がる時間t14に
同期して、出力信号OUT3は“L”になる。
t13においてサンプリング信号C4が立上がると、フリ
ップフロップ回路32の出力信号Eが“L”になる。そ
して、次にサンプリング信号C4が立上がる時間t14に
同期して、出力信号OUT3は“L”になる。
【0011】ところで、入力信号IN3の“H”の期間
がサンプリング信号C4のクロック周期よりも短い場合
は、例えばサンプリング信号C4が立上がる時間t15に
おいてフリップフロップ回路32の出力信号Eが“H”
になるものの、時間t16において入力信号IN3が立下
がると共にノアゲート35の出力信号Gが“H”にな
り、フリップフロップ回路32,33がリセットされ
る。このため、出力信号OUT3は“L”のままであ
る。
がサンプリング信号C4のクロック周期よりも短い場合
は、例えばサンプリング信号C4が立上がる時間t15に
おいてフリップフロップ回路32の出力信号Eが“H”
になるものの、時間t16において入力信号IN3が立下
がると共にノアゲート35の出力信号Gが“H”にな
り、フリップフロップ回路32,33がリセットされ
る。このため、出力信号OUT3は“L”のままであ
る。
【0012】また、入力信号IN3の“L”の期間がサ
ンプリング信号C4のクロックパルスの立上がりの2回
分よりも短い場合は、例えばサンプリング信号C4が立
上がる時間t11においてフリップフロップ回路32の出
力信号Eが“L”になるものの、時間t12において入力
信号IN3が立上がると共にアンドゲート31の出力信
号Fが“H”になり、フリップフロップ回路32,33
がセットされる。このため、出力信号OUT3は“H”
のままである。
ンプリング信号C4のクロックパルスの立上がりの2回
分よりも短い場合は、例えばサンプリング信号C4が立
上がる時間t11においてフリップフロップ回路32の出
力信号Eが“L”になるものの、時間t12において入力
信号IN3が立上がると共にアンドゲート31の出力信
号Fが“H”になり、フリップフロップ回路32,33
がセットされる。このため、出力信号OUT3は“H”
のままである。
【0013】このように、チャタリング除去回路は、入
力信号が変化してから出力信号が変化する迄の時間(以
下、入力受付時間という)がサンプリング信号C4の立
上がりクロック2回分よりも短い場合、換言すると入力
信号IN3のパルス幅又はパルス間隔がサンプリング信
号C4の立上がりクロック2回分よりも短い場合には、
出力の状態値が変化しない。従って、入力信号の状態値
の変化に伴う前記入力受付時間内のチャタリング等のノ
イズによる誤動作を回避することができる。
力信号が変化してから出力信号が変化する迄の時間(以
下、入力受付時間という)がサンプリング信号C4の立
上がりクロック2回分よりも短い場合、換言すると入力
信号IN3のパルス幅又はパルス間隔がサンプリング信
号C4の立上がりクロック2回分よりも短い場合には、
出力の状態値が変化しない。従って、入力信号の状態値
の変化に伴う前記入力受付時間内のチャタリング等のノ
イズによる誤動作を回避することができる。
【0014】この場合に、フリップフロップ回路の段数
又はサンプリング信号C4のクロック周波数(即ち、サ
ンプリング周波数)を変化させることにより、入力受付
時間を変化させることができる。サンプリング周波数を
A(Hz)、フリップフロップ回路の段数をxとする
と、入力受付時間の最大値はx/A秒、最小値は(x−
1)/A秒である。
又はサンプリング信号C4のクロック周波数(即ち、サ
ンプリング周波数)を変化させることにより、入力受付
時間を変化させることができる。サンプリング周波数を
A(Hz)、フリップフロップ回路の段数をxとする
と、入力受付時間の最大値はx/A秒、最小値は(x−
1)/A秒である。
【0015】図9は、この従来のチャタリング除去回路
を2個使用したディジタル回路の1例を示す回路図であ
る。このディジタル回路は、2個のチャタリング除去回
路36,37、アンドゲート38及びインバータ39に
より構成されており、入力信号IN1が“H”であって
入力信号IN2が“L”のときに、出力信号OUT2が
“H”になる回路である。
を2個使用したディジタル回路の1例を示す回路図であ
る。このディジタル回路は、2個のチャタリング除去回
路36,37、アンドゲート38及びインバータ39に
より構成されており、入力信号IN1が“H”であって
入力信号IN2が“L”のときに、出力信号OUT2が
“H”になる回路である。
【0016】チャタリング除去回路36は、入力信号I
N1及びサンプリング信号C1を入力し、出力信号Hを
アンドゲート38に向けて出力する。チャタリング除去
回路37は、入力信号IN2及びサンプリング信号C3
を入力し、出力信号をインバータ39に向けて出力す
る。このインバータ39は、チャタリング除去回路37
の出力を反転した信号Dをアンドゲート38に向けて出
力する。このアンドゲート38は、信号H及び信号Dの
論理積を出力信号OUT2として出力する。
N1及びサンプリング信号C1を入力し、出力信号Hを
アンドゲート38に向けて出力する。チャタリング除去
回路37は、入力信号IN2及びサンプリング信号C3
を入力し、出力信号をインバータ39に向けて出力す
る。このインバータ39は、チャタリング除去回路37
の出力を反転した信号Dをアンドゲート38に向けて出
力する。このアンドゲート38は、信号H及び信号Dの
論理積を出力信号OUT2として出力する。
【0017】
【発明が解決しようとする課題】しかしながら、従来の
チャタリング除去回路には以下に示す問題点がある。図
10は図9に示すディジタル回路の動作を示すタイミン
グチャート図である。図9に示すディジタル回路におい
て、サンプリング信号C3の周波数がサンプリング信号
C1の周波数に比して高いとすると、チャタリング除去
回路37の入力受付時間はチャタリング除去回路36の
入力受付時間に比して短くなる。従って、入力信号IN
1,IN2が同時に“H”から“L”になると、チャタ
リング除去回路36の出力信号Hが“L”になる前に、
インバータ39の出力信号Dが“H”になるので、出力
信号OUT2は時間t6 から時間t7 迄の間“H”にな
る。即ち、従来のチャタリング除去回路においては、2
入力のディジタル回路の各入力部に夫々チャタリング除
去回路を設けると、2つの入力信号が同時に反転した場
合にグリッジノイズが発生してしまう。
チャタリング除去回路には以下に示す問題点がある。図
10は図9に示すディジタル回路の動作を示すタイミン
グチャート図である。図9に示すディジタル回路におい
て、サンプリング信号C3の周波数がサンプリング信号
C1の周波数に比して高いとすると、チャタリング除去
回路37の入力受付時間はチャタリング除去回路36の
入力受付時間に比して短くなる。従って、入力信号IN
1,IN2が同時に“H”から“L”になると、チャタ
リング除去回路36の出力信号Hが“L”になる前に、
インバータ39の出力信号Dが“H”になるので、出力
信号OUT2は時間t6 から時間t7 迄の間“H”にな
る。即ち、従来のチャタリング除去回路においては、2
入力のディジタル回路の各入力部に夫々チャタリング除
去回路を設けると、2つの入力信号が同時に反転した場
合にグリッジノイズが発生してしまう。
【0018】本発明はかかる問題点に鑑みてなされたも
のであって、複数の入力信号を入力するディジタル回路
に複数個のチャタリング除去回路を設けた場合に、入力
信号の状態値の反転のタイミングに拘らずグリッジノイ
ズの発生を回避できるチャタリング除去回路を提供する
ことを目的とする。
のであって、複数の入力信号を入力するディジタル回路
に複数個のチャタリング除去回路を設けた場合に、入力
信号の状態値の反転のタイミングに拘らずグリッジノイ
ズの発生を回避できるチャタリング除去回路を提供する
ことを目的とする。
【0019】
【課題を解決するための手段】本願の第1発明に係るチ
ャタリング除去回路は、入力信号及び第1のサンプリン
グ信号を入力しこの第1のサンプリング信号に同期して
前記入力信号を転送することにより前記入力信号に含ま
れるチャタリングを除去する第1のチャタリング除去部
と、前記入力信号及び第2のサンプリング信号を入力し
この第2のサンプリング信号に同期して前記入力信号を
転送することにより前記入力信号に含まれるチャタリン
グを除去する第2のチャタリング除去部と、前記第1及
び第2のチャタリング除去部の出力の論理積を得る論理
ゲートとを有し、前記第1及び第2のサンプリング信号
は相互に周波数が異なることを特徴とする。
ャタリング除去回路は、入力信号及び第1のサンプリン
グ信号を入力しこの第1のサンプリング信号に同期して
前記入力信号を転送することにより前記入力信号に含ま
れるチャタリングを除去する第1のチャタリング除去部
と、前記入力信号及び第2のサンプリング信号を入力し
この第2のサンプリング信号に同期して前記入力信号を
転送することにより前記入力信号に含まれるチャタリン
グを除去する第2のチャタリング除去部と、前記第1及
び第2のチャタリング除去部の出力の論理積を得る論理
ゲートとを有し、前記第1及び第2のサンプリング信号
は相互に周波数が異なることを特徴とする。
【0020】本願の第2発明に係るチャタリング除去回
路は、入力信号及び第1のサンプリング信号を入力しこ
の第1のサンプリング信号に同期して前記入力信号を転
送することにより前記入力信号に含まれるチャタリング
を除去する第1のチャタリング除去部と、前記入力信号
及び第2のサンプリング信号を入力しこの第2のサンプ
リング信号に同期して前記入力信号を転送することによ
り前記入力信号に含まれるチャタリングを除去する第2
のチャタリング除去部と、前記第1及び第2のチャタリ
ング除去部の出力の論理和を得る論理ゲートとを有し、
前記第1及び第2のサンプリング信号は相互に周波数が
異なることを特徴とする。
路は、入力信号及び第1のサンプリング信号を入力しこ
の第1のサンプリング信号に同期して前記入力信号を転
送することにより前記入力信号に含まれるチャタリング
を除去する第1のチャタリング除去部と、前記入力信号
及び第2のサンプリング信号を入力しこの第2のサンプ
リング信号に同期して前記入力信号を転送することによ
り前記入力信号に含まれるチャタリングを除去する第2
のチャタリング除去部と、前記第1及び第2のチャタリ
ング除去部の出力の論理和を得る論理ゲートとを有し、
前記第1及び第2のサンプリング信号は相互に周波数が
異なることを特徴とする。
【0021】
【作用】本発明においては、入力信号が第1及び第2の
チャタリング除去部の双方に入力される。そして、この
第1及び第2のチャタリング除去部には夫々第1及び第
2のサンプリング信号が入力され、この第1及び第2の
チャタリング除去部は夫々この第1及び第2のサンプリ
ング信号に同期して前記入力信号を転送することによ
り、前記入力信号に含まれるチャタリングを除去する。
なお、前記第1及び第2のサンプリング信号の周波数は
相互に異なっている。
チャタリング除去部の双方に入力される。そして、この
第1及び第2のチャタリング除去部には夫々第1及び第
2のサンプリング信号が入力され、この第1及び第2の
チャタリング除去部は夫々この第1及び第2のサンプリ
ング信号に同期して前記入力信号を転送することによ
り、前記入力信号に含まれるチャタリングを除去する。
なお、前記第1及び第2のサンプリング信号の周波数は
相互に異なっている。
【0022】この場合に、前記第1及び第2のチャタリ
ング除去部の論理積を出力信号とすると、出力信号が
“L”から“H”になるタイミングは周波数が低いほう
のサンプリング信号の周波数により決定され、出力信号
が“H”から“L”になるタイミングは、周波数が高い
ほうのサンプリング信号の周波数により決定される。
ング除去部の論理積を出力信号とすると、出力信号が
“L”から“H”になるタイミングは周波数が低いほう
のサンプリング信号の周波数により決定され、出力信号
が“H”から“L”になるタイミングは、周波数が高い
ほうのサンプリング信号の周波数により決定される。
【0023】これと同様に、前記第1及び第2のチャタ
リング除去部の論理和を出力信号とすると、出力信号が
“H”から“L”になるタイミングは周波数が低いほう
のサンプリング信号の周波数により決定され、出力信号
が“L”から“H”になるタイミングは、周波数が高い
ほうのサンプリング信号の周波数により決定される。
リング除去部の論理和を出力信号とすると、出力信号が
“H”から“L”になるタイミングは周波数が低いほう
のサンプリング信号の周波数により決定され、出力信号
が“L”から“H”になるタイミングは、周波数が高い
ほうのサンプリング信号の周波数により決定される。
【0024】従って、例えば2入力のディジタル回路の
各入力部にチャタリング除去回路を設ける場合に、第1
のチャタリング除去回路として従来のチャタリング除去
回路を使用し、第2のチャタリング除去回路として本発
明に係るチャタリング除去回路を使用して、この第2の
チャタリング除去回路に与える2つのサンプリング信号
のうちの一方を前記第1のチャタリング除去回路に与え
るサンプリング信号に比して高い周波数に設定し、他方
を前記第1のチャタリング除去回路に与えるサンプリン
グ信号に比して低い周波数に設定することにより、第1
及び第2のチャタリング除去回路に入力される信号の状
態値が同時に変化しても、グリッジノイズの発生を確実
に回避することができる。
各入力部にチャタリング除去回路を設ける場合に、第1
のチャタリング除去回路として従来のチャタリング除去
回路を使用し、第2のチャタリング除去回路として本発
明に係るチャタリング除去回路を使用して、この第2の
チャタリング除去回路に与える2つのサンプリング信号
のうちの一方を前記第1のチャタリング除去回路に与え
るサンプリング信号に比して高い周波数に設定し、他方
を前記第1のチャタリング除去回路に与えるサンプリン
グ信号に比して低い周波数に設定することにより、第1
及び第2のチャタリング除去回路に入力される信号の状
態値が同時に変化しても、グリッジノイズの発生を確実
に回避することができる。
【0025】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【0026】図1は本発明の第1の実施例に係るチャタ
リング除去回路を示す回路図である。このチャタリング
除去回路は、チャタリング除去部1,2及びアンドゲー
ト3により構成されている。
リング除去回路を示す回路図である。このチャタリング
除去回路は、チャタリング除去部1,2及びアンドゲー
ト3により構成されている。
【0027】
【課題を解決するための手段】 本願の第1発明に係る
チャタリング除去回路は、第1の入力信号及び第1のサ
ンプリング信号を入力し、前記第1のサンプリング信号
に同期して前記第1の入力信号を転送することにより前
記第1の入力信号に含まれるチャタリングを除去する第
1のチャタリング除去部と、前記第1の入力信号及び第
2のサンプリング信号を入力し、前記第2のサンプリン
グ信号に同期して前記第1の入力信号を転送することに
より前記第1の入力信号に含まれるチャタリングを除去
する第2のチャタリング除去部と、前記第1及び第2の
チャタリング除去部の出力の論理積を得る第1の論理ゲ
ートと、第2の入力信号及び第3のサンプリング信号を
入力し、前記第3のサンプリング信号に同期して前記第
2の入力信号を転送することにより前記第2の入力信号
に含まれるチャタリングを除去する第3のチャタリング
除去部と、前記第1の論理ゲートの出力と前記第3のチ
ャタリング除去部の反転出力との論理積を得る第2の論
理ゲートとを有し、前記第3のサンプリング信号の周波
数は、前記第1のサンプリング信号の周波数より高く、
且つ前記第2のサンプリング信号の周波数よりも低いこ
とを特徴とする。
チャタリング除去回路は、第1の入力信号及び第1のサ
ンプリング信号を入力し、前記第1のサンプリング信号
に同期して前記第1の入力信号を転送することにより前
記第1の入力信号に含まれるチャタリングを除去する第
1のチャタリング除去部と、前記第1の入力信号及び第
2のサンプリング信号を入力し、前記第2のサンプリン
グ信号に同期して前記第1の入力信号を転送することに
より前記第1の入力信号に含まれるチャタリングを除去
する第2のチャタリング除去部と、前記第1及び第2の
チャタリング除去部の出力の論理積を得る第1の論理ゲ
ートと、第2の入力信号及び第3のサンプリング信号を
入力し、前記第3のサンプリング信号に同期して前記第
2の入力信号を転送することにより前記第2の入力信号
に含まれるチャタリングを除去する第3のチャタリング
除去部と、前記第1の論理ゲートの出力と前記第3のチ
ャタリング除去部の反転出力との論理積を得る第2の論
理ゲートとを有し、前記第3のサンプリング信号の周波
数は、前記第1のサンプリング信号の周波数より高く、
且つ前記第2のサンプリング信号の周波数よりも低いこ
とを特徴とする。
【0028】 本願の第2発明に係るチャタリング除去
回路は、前記第1発明における第1の論理ゲートを前記
第1及び第2のチャタリング除去部の出力の論理和とし
たことを特徴とする。
回路は、前記第1発明における第1の論理ゲートを前記
第1及び第2のチャタリング除去部の出力の論理和とし
たことを特徴とする。
【0029】先ず、時間t0 においては、入力信号IN
1は“L”であり、チャタリング除去部1,2の出力信
号A,Bも“L”である。従って、出力信号OUT1は
“L”である。次に、入力信号IN1の状態値がチャタ
リング除去部1の入力受付時間よりも長い期間“H”に
なると、時間t1 において、サンプリング信号C2の立
上がりに同期してチャタリング除去部2の出力信号Bが
“H”になる。しかし、このときチャタリング除去部1
の出力信号Aは“L”であるため、アンドゲート3の出
力状態は変化しない。従って、時間t1 においては、出
力信号OUT1は“L”である。
1は“L”であり、チャタリング除去部1,2の出力信
号A,Bも“L”である。従って、出力信号OUT1は
“L”である。次に、入力信号IN1の状態値がチャタ
リング除去部1の入力受付時間よりも長い期間“H”に
なると、時間t1 において、サンプリング信号C2の立
上がりに同期してチャタリング除去部2の出力信号Bが
“H”になる。しかし、このときチャタリング除去部1
の出力信号Aは“L”であるため、アンドゲート3の出
力状態は変化しない。従って、時間t1 においては、出
力信号OUT1は“L”である。
【0030】その後、時間t2 においてサンプリング信
号C1が立上がると、チャタリング除去部1の出力信号
Aが“H”になる。これにより、アンドゲート3の出力
状態が“H”に変化し、出力信号OUT1は“H”にな
る。
号C1が立上がると、チャタリング除去部1の出力信号
Aが“H”になる。これにより、アンドゲート3の出力
状態が“H”に変化し、出力信号OUT1は“H”にな
る。
【0031】次に、入力信号IN1が“L”になると、
時間t3 において、サンプリング信号C2の立上がりに
同期してチャタリング除去部2の出力信号Bが“L”に
なるため、アンドゲート3からの出力信号OUT1は
“L”になる。
時間t3 において、サンプリング信号C2の立上がりに
同期してチャタリング除去部2の出力信号Bが“L”に
なるため、アンドゲート3からの出力信号OUT1は
“L”になる。
【0032】本実施例においては、上述の如く、入力信
号IN1が“H”になってから出力信号OUT1が
“H”になる迄の時間は、チャタリング除去部1の入力
受付時間で決定される。また、入力信号IN1が“L”
になってから出力信号OUT1が“L”になる迄の時間
は、チャタリング除去部2の入力受付時間で決定され
る。
号IN1が“H”になってから出力信号OUT1が
“H”になる迄の時間は、チャタリング除去部1の入力
受付時間で決定される。また、入力信号IN1が“L”
になってから出力信号OUT1が“L”になる迄の時間
は、チャタリング除去部2の入力受付時間で決定され
る。
【0033】図3は、本実施例のチャタリング除去回路
を使用したディジタル回路を示す回路図である。この回
路は、図9で示す回路と同様に、IN1が“H”であっ
てIN2が“L”のときに出力信号OUT2が“H”に
なる。
を使用したディジタル回路を示す回路図である。この回
路は、図9で示す回路と同様に、IN1が“H”であっ
てIN2が“L”のときに出力信号OUT2が“H”に
なる。
【0034】このディジタル回路は、チャタリング除去
回路11,13、2入力アンドゲート15及びインバー
タ16により構成されている。チャタリング除去回路1
1は、図1に示す本実施例のチャタリング除去回路であ
り、チャタリング除去回路13は、例えば図7に示す従
来のチャタリング除去回路である。
回路11,13、2入力アンドゲート15及びインバー
タ16により構成されている。チャタリング除去回路1
1は、図1に示す本実施例のチャタリング除去回路であ
り、チャタリング除去回路13は、例えば図7に示す従
来のチャタリング除去回路である。
【0035】入力信号IN1は、チャタリング除去回路
11に入力されるようになっている。また、入力信号I
N2は、チャタリング除去回路13に入力されるように
なっている。更に、チャタリング除去回路11の出力は
アンドゲート15に入力されるようになっており、チャ
タリング除去回路13の出力は、インバータ16で反転
された後、アンドゲート15に入力されるようになって
いる。このアンドゲート15の出力は、出力信号OUT
2として外部に出力される。
11に入力されるようになっている。また、入力信号I
N2は、チャタリング除去回路13に入力されるように
なっている。更に、チャタリング除去回路11の出力は
アンドゲート15に入力されるようになっており、チャ
タリング除去回路13の出力は、インバータ16で反転
された後、アンドゲート15に入力されるようになって
いる。このアンドゲート15の出力は、出力信号OUT
2として外部に出力される。
【0036】次に、このように構成されたディジタル回
路の動作について説明する。
路の動作について説明する。
【0037】図4は、上述のディジタル回路の動作を示
すタイミングチャート図である。但し、チャタリング除
去部1,2及びチャタリング除去回路13に与えられる
サンプリング信号C1,C2,C3の周波数は、C2>
C3>C1であるとする。従って、チャタリング除去部
1の入力受付時間はチャタリング除去回路13の入力受
付時間に比して長く、チャタリング除去部2の入力受付
時間はチャタリング除去回路13の入力受付時間に比し
て短い。
すタイミングチャート図である。但し、チャタリング除
去部1,2及びチャタリング除去回路13に与えられる
サンプリング信号C1,C2,C3の周波数は、C2>
C3>C1であるとする。従って、チャタリング除去部
1の入力受付時間はチャタリング除去回路13の入力受
付時間に比して長く、チャタリング除去部2の入力受付
時間はチャタリング除去回路13の入力受付時間に比し
て短い。
【0038】時間t4 において入力信号IN1,IN2
が同時に“L”になると、チャタリング除去部2の出力
信号Bが“L”になる時間t5に同期して、アンドゲー
ト14の出力信号Cが“L”になる。その後、インバー
タ16の出力信号Dが“H”になるので、アンドゲート
15から出力される出力信号OUT2の状態値は変化し
ない。
が同時に“L”になると、チャタリング除去部2の出力
信号Bが“L”になる時間t5に同期して、アンドゲー
ト14の出力信号Cが“L”になる。その後、インバー
タ16の出力信号Dが“H”になるので、アンドゲート
15から出力される出力信号OUT2の状態値は変化し
ない。
【0039】従って、このディジタル回路においては、
上述の如く、アンドゲート3が“H”を出力するタイミ
ングはチャタリング除去部1の出力信号Aに依存し、
“L”を出力するタイミングはチャタリング除去部2の
出力信号Bに依存するため、入力信号IN1,IN2の
状態値が同時に変化しても、出力信号OUT2にグリッ
ジノイズが発生することを回避できる。
上述の如く、アンドゲート3が“H”を出力するタイミ
ングはチャタリング除去部1の出力信号Aに依存し、
“L”を出力するタイミングはチャタリング除去部2の
出力信号Bに依存するため、入力信号IN1,IN2の
状態値が同時に変化しても、出力信号OUT2にグリッ
ジノイズが発生することを回避できる。
【0040】図5は本発明の第2の実施例に係るチャタ
リング除去回路を示す回路図である。本実施例が第1の
実施例と異なる点はアンドゲート3に替えてオアゲート
4を設けたことにあり、その他の構成は基本的には第1
の実施例と同様である。
リング除去回路を示す回路図である。本実施例が第1の
実施例と異なる点はアンドゲート3に替えてオアゲート
4を設けたことにあり、その他の構成は基本的には第1
の実施例と同様である。
【0041】即ち、入力信号IN1はチャタリング除去
部1,2に入力されるようになっており、このチャタリ
ング除去部1,2の出力はオアゲート4に入力されるよ
うになっている。そして、チャタリング除去部1にはサ
ンプリング信号C1が与えられ、チャタリング除去部2
にはサンプリング信号C2が与えられる。このサンプリ
ング信号C1,C2の周波数は、相互に異なっている。
部1,2に入力されるようになっており、このチャタリ
ング除去部1,2の出力はオアゲート4に入力されるよ
うになっている。そして、チャタリング除去部1にはサ
ンプリング信号C1が与えられ、チャタリング除去部2
にはサンプリング信号C2が与えられる。このサンプリ
ング信号C1,C2の周波数は、相互に異なっている。
【0042】図6は、本実施例に係るチャタリング除去
回路の動作を示すタイミングチャート図である。
回路の動作を示すタイミングチャート図である。
【0043】先ず、時間t0 においては、入力信号IN
1が“H”であり、出力信号OUT1も“H”である。
次に、入力信号IN1がチャタリング除去部1の入力受
付時間よりも長い期間“L”になると、時間t1 におい
て、サンプリング信号C2の立上がりに同期してチャタ
リング除去部2の出力信号Bが“L”になる。しかし、
チャタリング除去部1の出力信号Aが“H”であるた
め、オアゲート4の出力状態は変化せず、出力信号OU
T1の状態値は“H”のままである。
1が“H”であり、出力信号OUT1も“H”である。
次に、入力信号IN1がチャタリング除去部1の入力受
付時間よりも長い期間“L”になると、時間t1 におい
て、サンプリング信号C2の立上がりに同期してチャタ
リング除去部2の出力信号Bが“L”になる。しかし、
チャタリング除去部1の出力信号Aが“H”であるた
め、オアゲート4の出力状態は変化せず、出力信号OU
T1の状態値は“H”のままである。
【0044】その後、時間t2 において、サンプリング
信号C1の立上がりに同期してチャタリング除去部1の
出力信号Aが“L”になると、オアゲート4から出力さ
れる出力信号OUT1の状態値は“L”になる。
信号C1の立上がりに同期してチャタリング除去部1の
出力信号Aが“L”になると、オアゲート4から出力さ
れる出力信号OUT1の状態値は“L”になる。
【0045】次いで、入力信号IN1が“H”になる
と、時間t3 において、サンプリング信号C2の立上が
りに同期してチャタリング除去部2の出力信号Bが
“H”になるため、オアゲート4から出力される出力信
号OUT1の状態値は“H”になる。
と、時間t3 において、サンプリング信号C2の立上が
りに同期してチャタリング除去部2の出力信号Bが
“H”になるため、オアゲート4から出力される出力信
号OUT1の状態値は“H”になる。
【0046】本実施例においては、入力信号IN1が
“L”になってから出力信号OUT1が“L”になる迄
の時間は、チャタリング除去部1の入力受付時間で決定
される。また、入力信号IN1が“H”になってから出
力信号OUT1が“H”になる迄の時間は、チャタリン
グ除去部2の入力受付時間で決定される。
“L”になってから出力信号OUT1が“L”になる迄
の時間は、チャタリング除去部1の入力受付時間で決定
される。また、入力信号IN1が“H”になってから出
力信号OUT1が“H”になる迄の時間は、チャタリン
グ除去部2の入力受付時間で決定される。
【0047】本実施例においても、第1の実施例と同様
の効果を得ることができる。
の効果を得ることができる。
【0048】
【発明の効果】以上説明したように本発明によれば、第
1のサンプリング信号に同期して入力信号を転送するこ
とにより前記入力信号に含まれるチャタリングを除去す
る第1のチャタリング除去部、第2のサンプリング信号
に同期して前記入力信号を転送することにより前記入力
信号に含まれるチャタリングを除去する第2のチャタリ
ング除去部並びに前記第1及び第2のチャタリング除去
部の出力の論理和又は論理積を得る論理ゲートが設けら
れており、前記第1及び第2のサンプリング信号の周波
数は相互に異なっているから、複数個のチャタリング除
去回路を使用してディジタル回路を構成しても、入力信
号のタイミングに拘らずグリッジノイズの発生を回避す
ることができる。
1のサンプリング信号に同期して入力信号を転送するこ
とにより前記入力信号に含まれるチャタリングを除去す
る第1のチャタリング除去部、第2のサンプリング信号
に同期して前記入力信号を転送することにより前記入力
信号に含まれるチャタリングを除去する第2のチャタリ
ング除去部並びに前記第1及び第2のチャタリング除去
部の出力の論理和又は論理積を得る論理ゲートが設けら
れており、前記第1及び第2のサンプリング信号の周波
数は相互に異なっているから、複数個のチャタリング除
去回路を使用してディジタル回路を構成しても、入力信
号のタイミングに拘らずグリッジノイズの発生を回避す
ることができる。
【図1】本発明の第1の実施例に係るチャタリング除去
回路を示す回路図である。
回路を示す回路図である。
【図2】本発明の第1の実施例に係るチャタリング除去
回路の動作を示すタイミングチャート図である。
回路の動作を示すタイミングチャート図である。
【図3】本発明の第1の実施例に係るチャタリング除去
回路を使用したディジタル回路を示す回路図である。
回路を使用したディジタル回路を示す回路図である。
【図4】本発明の第1の実施例に係るチャタリング除去
回路を使用したディジタル回路の動作を示すタイミング
チャート図である。
回路を使用したディジタル回路の動作を示すタイミング
チャート図である。
【図5】本発明の第2の実施例に係るチャタリング除去
回路を示す回路図である。
回路を示す回路図である。
【図6】本発明の第2の実施例に係るチャタリング除去
回路の動作を示すタイミングチャート図である。
回路の動作を示すタイミングチャート図である。
【図7】従来のチャタリング除去回路を示す回路図であ
る。
る。
【図8】従来のチャタリング除去回路の動作を示すタイ
ミングチャート図である。
ミングチャート図である。
【図9】従来のチャタリング除去回路を使用したディジ
タル回路の1例を示す回路図である。
タル回路の1例を示す回路図である。
【図10】従来のチャタリング除去回路を使用したディ
ジタル回路の問題点を示すタイミングチャート図であ
る。
ジタル回路の問題点を示すタイミングチャート図であ
る。
1,2;チャタリング除去部 3,15,31,38;アンドゲート 4;オアゲート 11,13,36,37;チャタリング除去回路 16,39;インバータ 32,33;フリップフロップ回路 35;ノアゲート
Claims (2)
- 【請求項1】 第1の入力信号及び第1のサンプリング
信号を入力し、前記第1のサンプリング信号に同期して
前記第1の入力信号を転送することにより前記第1の入
力信号に含まれるチャタリングを除去する第1のチャタ
リング除去部と、前記第1の入力信号及び第2のサンプ
リング信号を入力し、前記第2のサンプリング信号に同
期して前記第1の入力信号を転送することにより前記第
1の入力信号に含まれるチャタリングを除去する第2の
チャタリング除去部と、前記第1及び第2のチャタリン
グ除去部の出力の論理積を得る第1の論理ゲートと、第
2の入力信号及び第3のサンプリング信号を入力し、前
記第3のサンプリング信号に同期して前記第2の入力信
号を転送することにより前記第2の入力信号に含まれる
チャタリングを除去する第3のチャタリング除去部と、
前記第1の論理ゲートの出力と前記第3のチャタリング
除去部の反転出力との論理積を得る第2の論理ゲートと
を有し、前記第3のサンプリング信号の周波数は、前記
第1のサンプリング信号の周波数より高く、且つ前記第
2のサンプリング信号の周波数よりも低いことを特徴と
するチャタリング除去回路。 - 【請求項2】前記第1の論理ゲートを前記第1及び第2
のチャタリング除去部の出力の論理和としたことを特徴
とする請求項1記載のチャタリング除去回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3026845A JP2776642B2 (ja) | 1991-01-28 | 1991-01-28 | チャタリング除去回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3026845A JP2776642B2 (ja) | 1991-01-28 | 1991-01-28 | チャタリング除去回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04252508A JPH04252508A (ja) | 1992-09-08 |
JP2776642B2 true JP2776642B2 (ja) | 1998-07-16 |
Family
ID=12204614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3026845A Expired - Fee Related JP2776642B2 (ja) | 1991-01-28 | 1991-01-28 | チャタリング除去回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2776642B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5158640U (ja) * | 1974-10-31 | 1976-05-08 | ||
JPS5434540Y2 (ja) * | 1975-04-23 | 1979-10-22 |
-
1991
- 1991-01-28 JP JP3026845A patent/JP2776642B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04252508A (ja) | 1992-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5760612A (en) | Inertial delay circuit for eliminating glitches on a signal line | |
JP2776642B2 (ja) | チャタリング除去回路 | |
JP3035817B2 (ja) | クロック再生装置 | |
US6150861A (en) | Flip-flop | |
JPH0832420A (ja) | ノイズフィルタ装置 | |
JPS63227113A (ja) | 伝播回路 | |
JP3566088B2 (ja) | ノイズフィルタおよび半導体集積回路 | |
JP2706042B2 (ja) | ダイナミック型フリップフロップ | |
JP2646561B2 (ja) | クロック分配回路 | |
JP2002082736A (ja) | クロック切換回路 | |
US6222893B1 (en) | Synchronizing circuit | |
US6128356A (en) | CMOS circuit composed of CMOS circuit blocks arranged in bit-parallel data paths | |
JPH04261212A (ja) | ノイズ除去回路 | |
JPH05327435A (ja) | 半導体集積回路装置 | |
KR100204010B1 (ko) | 글리치 제거 회로 | |
JPH049339B2 (ja) | ||
JPH09130235A (ja) | ディジタルpll回路 | |
JP2706043B2 (ja) | ダイナミック型セット・リセットフリップフロップ | |
JPS6142357B2 (ja) | ||
JPH0786919A (ja) | ハザード防止回路 | |
JPH04168810A (ja) | シリアル/パラレル変換回路 | |
JPH04186913A (ja) | エッジ検出回路 | |
JPH06343084A (ja) | 非同期・同期変換回路 | |
JP2001119278A (ja) | ノイズ除去回路 | |
JPH06237237A (ja) | エラスティックバッファ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |