JP2776642B2 - チャタリング除去回路 - Google Patents
チャタリング除去回路Info
- Publication number
- JP2776642B2 JP2776642B2 JP3026845A JP2684591A JP2776642B2 JP 2776642 B2 JP2776642 B2 JP 2776642B2 JP 3026845 A JP3026845 A JP 3026845A JP 2684591 A JP2684591 A JP 2684591A JP 2776642 B2 JP2776642 B2 JP 2776642B2
- Authority
- JP
- Japan
- Prior art keywords
- chattering
- signal
- input
- circuit
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、チャタリングによるデ
ィジタル回路の誤動作を防止するために設けるチャタリ
ング除去回路に関し、特に、ディジタル回路内に複数個
のチャタリング除去回路を組込む場合に好適のチャタリ
ング除去回路に関する。
ィジタル回路の誤動作を防止するために設けるチャタリ
ング除去回路に関し、特に、ディジタル回路内に複数個
のチャタリング除去回路を組込む場合に好適のチャタリ
ング除去回路に関する。
【０００２】
【従来の技術】ディジタル回路においては、入力信号の
反転時に発生するチャタリングによる誤動作を防止する
ために、チャタリング除去回路が使用される。
反転時に発生するチャタリングによる誤動作を防止する
ために、チャタリング除去回路が使用される。
【０００３】図７は従来のチャタリング除去回路を示す
回路図である。
回路図である。
【０００４】チャタリング除去回路は、セット端子Ｓ及
びリセット端子Ｒを備えた２個のフリップフロップ回路
３２，３３、２入力アンドゲート３１、２入力ノアゲー
ト３５及びインバータ３４により構成されている。
びリセット端子Ｒを備えた２個のフリップフロップ回路
３２，３３、２入力アンドゲート３１、２入力ノアゲー
ト３５及びインバータ３４により構成されている。
【０００５】入力信号ＩＮ３は、フリップフロップ回路
３２の信号入力端子Ｄに与えられると共に、アンドゲー
ト３１及びノアゲート３５に与えられるようになってい
る。このフリップフロップ回路３２の信号出力端子Ｑ
は、フリップフロップ回路３３の信号入力端子Ｄに接続
されている。そして、このフリップフロップ回路３３の
信号出力端子Ｑから出力された信号は、アンドゲート３
１及びノアゲート３５に与えられると共に、出力信号Ｏ
ＵＴ３として外部に出力されるようになっている。
３２の信号入力端子Ｄに与えられると共に、アンドゲー
ト３１及びノアゲート３５に与えられるようになってい
る。このフリップフロップ回路３２の信号出力端子Ｑ
は、フリップフロップ回路３３の信号入力端子Ｄに接続
されている。そして、このフリップフロップ回路３３の
信号出力端子Ｑから出力された信号は、アンドゲート３
１及びノアゲート３５に与えられると共に、出力信号Ｏ
ＵＴ３として外部に出力されるようになっている。
【０００６】アンドゲート３１の出力端はフリップフロ
ップ回路３２，３３のセット端子Ｓに接続されている。
また、ノアゲート３５の出力端はフリップフロップ回路
３２，３３のリセット端子Ｒに接続されている。更に、
フリップフロップ回路３２，３３のクロック入力端子Ｃ
Ｌには、サンプリング信号Ｃ４が入力されるようになっ
ている。更にまた、フリップフロップ回路３２，３３の
反転クロック入力端子ＣＬＢには、インバータ３４を介
してサンプリング信号Ｃ４を反転した信号が与えられる
ようになっている。
ップ回路３２，３３のセット端子Ｓに接続されている。
また、ノアゲート３５の出力端はフリップフロップ回路
３２，３３のリセット端子Ｒに接続されている。更に、
フリップフロップ回路３２，３３のクロック入力端子Ｃ
Ｌには、サンプリング信号Ｃ４が入力されるようになっ
ている。更にまた、フリップフロップ回路３２，３３の
反転クロック入力端子ＣＬＢには、インバータ３４を介
してサンプリング信号Ｃ４を反転した信号が与えられる
ようになっている。
【０００７】図８は、上述の如く構成されたチャタリン
グ除去回路の動作を示すタイミングチャート図である。
グ除去回路の動作を示すタイミングチャート図である。
【０００８】先ず、時間ｔ8 においては、入力信号ＩＮ
３が“Ｌ”（低レベル）であるため、フリップフロップ
回路３２，３３のセット入力端子Ｓにはアンドゲート３
１から“Ｌ”が入力される。また、リセット入力端子Ｒ
にはノアゲート３５から“Ｈ”（高レベル）が入力され
る。このため、出力信号ＯＵＴ３は“Ｌ”になる。
３が“Ｌ”（低レベル）であるため、フリップフロップ
回路３２，３３のセット入力端子Ｓにはアンドゲート３
１から“Ｌ”が入力される。また、リセット入力端子Ｒ
にはノアゲート３５から“Ｈ”（高レベル）が入力され
る。このため、出力信号ＯＵＴ３は“Ｌ”になる。
【０００９】次に、入力信号ＩＮ３が“Ｈ”になると、
時間ｔ9 におけるサンプリング信号Ｃ４の立上がりに同
期して、フリップフロップ回路３２の出力信号Ｅが
“Ｈ”になる。そして、サンプリング信号Ｃ４が次に立
上がる時間ｔ10において、出力信号ＯＵＴ３は、“Ｈ”
になる。
時間ｔ9 におけるサンプリング信号Ｃ４の立上がりに同
期して、フリップフロップ回路３２の出力信号Ｅが
“Ｈ”になる。そして、サンプリング信号Ｃ４が次に立
上がる時間ｔ10において、出力信号ＯＵＴ３は、“Ｈ”
になる。
【００１０】入力信号ＩＮ３が“Ｌ”になった後、時間
ｔ13においてサンプリング信号Ｃ４が立上がると、フリ
ップフロップ回路３２の出力信号Ｅが“Ｌ”になる。そ
して、次にサンプリング信号Ｃ４が立上がる時間ｔ14に
同期して、出力信号ＯＵＴ３は“Ｌ”になる。
ｔ13においてサンプリング信号Ｃ４が立上がると、フリ
ップフロップ回路３２の出力信号Ｅが“Ｌ”になる。そ
して、次にサンプリング信号Ｃ４が立上がる時間ｔ14に
同期して、出力信号ＯＵＴ３は“Ｌ”になる。
【００１１】ところで、入力信号ＩＮ３の“Ｈ”の期間
がサンプリング信号Ｃ４のクロック周期よりも短い場合
は、例えばサンプリング信号Ｃ４が立上がる時間ｔ15に
おいてフリップフロップ回路３２の出力信号Ｅが“Ｈ”
になるものの、時間ｔ16において入力信号ＩＮ３が立下
がると共にノアゲート３５の出力信号Ｇが“Ｈ”にな
り、フリップフロップ回路３２，３３がリセットされ
る。このため、出力信号ＯＵＴ３は“Ｌ”のままであ
る。
がサンプリング信号Ｃ４のクロック周期よりも短い場合
は、例えばサンプリング信号Ｃ４が立上がる時間ｔ15に
おいてフリップフロップ回路３２の出力信号Ｅが“Ｈ”
になるものの、時間ｔ16において入力信号ＩＮ３が立下
がると共にノアゲート３５の出力信号Ｇが“Ｈ”にな
り、フリップフロップ回路３２，３３がリセットされ
る。このため、出力信号ＯＵＴ３は“Ｌ”のままであ
る。
【００１２】また、入力信号ＩＮ３の“Ｌ”の期間がサ
ンプリング信号Ｃ４のクロックパルスの立上がりの２回
分よりも短い場合は、例えばサンプリング信号Ｃ４が立
上がる時間ｔ11においてフリップフロップ回路３２の出
力信号Ｅが“Ｌ”になるものの、時間ｔ12において入力
信号ＩＮ３が立上がると共にアンドゲート３１の出力信
号Ｆが“Ｈ”になり、フリップフロップ回路３２，３３
がセットされる。このため、出力信号ＯＵＴ３は“Ｈ”
のままである。
ンプリング信号Ｃ４のクロックパルスの立上がりの２回
分よりも短い場合は、例えばサンプリング信号Ｃ４が立
上がる時間ｔ11においてフリップフロップ回路３２の出
力信号Ｅが“Ｌ”になるものの、時間ｔ12において入力
信号ＩＮ３が立上がると共にアンドゲート３１の出力信
号Ｆが“Ｈ”になり、フリップフロップ回路３２，３３
がセットされる。このため、出力信号ＯＵＴ３は“Ｈ”
のままである。
【００１３】このように、チャタリング除去回路は、入
力信号が変化してから出力信号が変化する迄の時間（以
下、入力受付時間という）がサンプリング信号Ｃ４の立
上がりクロック２回分よりも短い場合、換言すると入力
信号ＩＮ３のパルス幅又はパルス間隔がサンプリング信
号Ｃ４の立上がりクロック２回分よりも短い場合には、
出力の状態値が変化しない。従って、入力信号の状態値
の変化に伴う前記入力受付時間内のチャタリング等のノ
イズによる誤動作を回避することができる。
力信号が変化してから出力信号が変化する迄の時間（以
下、入力受付時間という）がサンプリング信号Ｃ４の立
上がりクロック２回分よりも短い場合、換言すると入力
信号ＩＮ３のパルス幅又はパルス間隔がサンプリング信
号Ｃ４の立上がりクロック２回分よりも短い場合には、
出力の状態値が変化しない。従って、入力信号の状態値
の変化に伴う前記入力受付時間内のチャタリング等のノ
イズによる誤動作を回避することができる。
【００１４】この場合に、フリップフロップ回路の段数
又はサンプリング信号Ｃ４のクロック周波数（即ち、サ
ンプリング周波数）を変化させることにより、入力受付
時間を変化させることができる。サンプリング周波数を
Ａ（Ｈｚ）、フリップフロップ回路の段数をｘとする
と、入力受付時間の最大値はｘ／Ａ秒、最小値は（ｘ−
１）／Ａ秒である。
又はサンプリング信号Ｃ４のクロック周波数（即ち、サ
ンプリング周波数）を変化させることにより、入力受付
時間を変化させることができる。サンプリング周波数を
Ａ（Ｈｚ）、フリップフロップ回路の段数をｘとする
と、入力受付時間の最大値はｘ／Ａ秒、最小値は（ｘ−
１）／Ａ秒である。
【００１５】図９は、この従来のチャタリング除去回路
を２個使用したディジタル回路の１例を示す回路図であ
る。このディジタル回路は、２個のチャタリング除去回
路３６，３７、アンドゲート３８及びインバータ３９に
より構成されており、入力信号ＩＮ１が“Ｈ”であって
入力信号ＩＮ２が“Ｌ”のときに、出力信号ＯＵＴ２が
“Ｈ”になる回路である。
を２個使用したディジタル回路の１例を示す回路図であ
る。このディジタル回路は、２個のチャタリング除去回
路３６，３７、アンドゲート３８及びインバータ３９に
より構成されており、入力信号ＩＮ１が“Ｈ”であって
入力信号ＩＮ２が“Ｌ”のときに、出力信号ＯＵＴ２が
“Ｈ”になる回路である。
【００１６】チャタリング除去回路３６は、入力信号Ｉ
Ｎ１及びサンプリング信号Ｃ１を入力し、出力信号Ｈを
アンドゲート３８に向けて出力する。チャタリング除去
回路３７は、入力信号ＩＮ２及びサンプリング信号Ｃ３
を入力し、出力信号をインバータ３９に向けて出力す
る。このインバータ３９は、チャタリング除去回路３７
の出力を反転した信号Ｄをアンドゲート３８に向けて出
力する。このアンドゲート３８は、信号Ｈ及び信号Ｄの
論理積を出力信号ＯＵＴ２として出力する。
Ｎ１及びサンプリング信号Ｃ１を入力し、出力信号Ｈを
アンドゲート３８に向けて出力する。チャタリング除去
回路３７は、入力信号ＩＮ２及びサンプリング信号Ｃ３
を入力し、出力信号をインバータ３９に向けて出力す
る。このインバータ３９は、チャタリング除去回路３７
の出力を反転した信号Ｄをアンドゲート３８に向けて出
力する。このアンドゲート３８は、信号Ｈ及び信号Ｄの
論理積を出力信号ＯＵＴ２として出力する。
【００１７】
【発明が解決しようとする課題】しかしながら、従来の
チャタリング除去回路には以下に示す問題点がある。図
１０は図９に示すディジタル回路の動作を示すタイミン
グチャート図である。図９に示すディジタル回路におい
て、サンプリング信号Ｃ３の周波数がサンプリング信号
Ｃ１の周波数に比して高いとすると、チャタリング除去
回路３７の入力受付時間はチャタリング除去回路３６の
入力受付時間に比して短くなる。従って、入力信号ＩＮ
１，ＩＮ２が同時に“Ｈ”から“Ｌ”になると、チャタ
リング除去回路３６の出力信号Ｈが“Ｌ”になる前に、
インバータ３９の出力信号Ｄが“Ｈ”になるので、出力
信号ＯＵＴ２は時間ｔ6 から時間ｔ7 迄の間“Ｈ”にな
る。即ち、従来のチャタリング除去回路においては、２
入力のディジタル回路の各入力部に夫々チャタリング除
去回路を設けると、２つの入力信号が同時に反転した場
合にグリッジノイズが発生してしまう。
チャタリング除去回路には以下に示す問題点がある。図
１０は図９に示すディジタル回路の動作を示すタイミン
グチャート図である。図９に示すディジタル回路におい
て、サンプリング信号Ｃ３の周波数がサンプリング信号
Ｃ１の周波数に比して高いとすると、チャタリング除去
回路３７の入力受付時間はチャタリング除去回路３６の
入力受付時間に比して短くなる。従って、入力信号ＩＮ
１，ＩＮ２が同時に“Ｈ”から“Ｌ”になると、チャタ
リング除去回路３６の出力信号Ｈが“Ｌ”になる前に、
インバータ３９の出力信号Ｄが“Ｈ”になるので、出力
信号ＯＵＴ２は時間ｔ6 から時間ｔ7 迄の間“Ｈ”にな
る。即ち、従来のチャタリング除去回路においては、２
入力のディジタル回路の各入力部に夫々チャタリング除
去回路を設けると、２つの入力信号が同時に反転した場
合にグリッジノイズが発生してしまう。
【００１８】本発明はかかる問題点に鑑みてなされたも
のであって、複数の入力信号を入力するディジタル回路
に複数個のチャタリング除去回路を設けた場合に、入力
信号の状態値の反転のタイミングに拘らずグリッジノイ
ズの発生を回避できるチャタリング除去回路を提供する
ことを目的とする。
のであって、複数の入力信号を入力するディジタル回路
に複数個のチャタリング除去回路を設けた場合に、入力
信号の状態値の反転のタイミングに拘らずグリッジノイ
ズの発生を回避できるチャタリング除去回路を提供する
ことを目的とする。
【００１９】
【課題を解決するための手段】本願の第１発明に係るチ
ャタリング除去回路は、入力信号及び第１のサンプリン
グ信号を入力しこの第１のサンプリング信号に同期して
前記入力信号を転送することにより前記入力信号に含ま
れるチャタリングを除去する第１のチャタリング除去部
と、前記入力信号及び第２のサンプリング信号を入力し
この第２のサンプリング信号に同期して前記入力信号を
転送することにより前記入力信号に含まれるチャタリン
グを除去する第２のチャタリング除去部と、前記第１及
び第２のチャタリング除去部の出力の論理積を得る論理
ゲートとを有し、前記第１及び第２のサンプリング信号
は相互に周波数が異なることを特徴とする。
ャタリング除去回路は、入力信号及び第１のサンプリン
グ信号を入力しこの第１のサンプリング信号に同期して
前記入力信号を転送することにより前記入力信号に含ま
れるチャタリングを除去する第１のチャタリング除去部
と、前記入力信号及び第２のサンプリング信号を入力し
この第２のサンプリング信号に同期して前記入力信号を
転送することにより前記入力信号に含まれるチャタリン
グを除去する第２のチャタリング除去部と、前記第１及
び第２のチャタリング除去部の出力の論理積を得る論理
ゲートとを有し、前記第１及び第２のサンプリング信号
は相互に周波数が異なることを特徴とする。
【００２０】本願の第２発明に係るチャタリング除去回
路は、入力信号及び第１のサンプリング信号を入力しこ
の第１のサンプリング信号に同期して前記入力信号を転
送することにより前記入力信号に含まれるチャタリング
を除去する第１のチャタリング除去部と、前記入力信号
及び第２のサンプリング信号を入力しこの第２のサンプ
リング信号に同期して前記入力信号を転送することによ
り前記入力信号に含まれるチャタリングを除去する第２
のチャタリング除去部と、前記第１及び第２のチャタリ
ング除去部の出力の論理和を得る論理ゲートとを有し、
前記第１及び第２のサンプリング信号は相互に周波数が
異なることを特徴とする。
路は、入力信号及び第１のサンプリング信号を入力しこ
の第１のサンプリング信号に同期して前記入力信号を転
送することにより前記入力信号に含まれるチャタリング
を除去する第１のチャタリング除去部と、前記入力信号
及び第２のサンプリング信号を入力しこの第２のサンプ
リング信号に同期して前記入力信号を転送することによ
り前記入力信号に含まれるチャタリングを除去する第２
のチャタリング除去部と、前記第１及び第２のチャタリ
ング除去部の出力の論理和を得る論理ゲートとを有し、
前記第１及び第２のサンプリング信号は相互に周波数が
異なることを特徴とする。
【００２１】
【作用】本発明においては、入力信号が第１及び第２の
チャタリング除去部の双方に入力される。そして、この
第１及び第２のチャタリング除去部には夫々第１及び第
２のサンプリング信号が入力され、この第１及び第２の
チャタリング除去部は夫々この第１及び第２のサンプリ
ング信号に同期して前記入力信号を転送することによ
り、前記入力信号に含まれるチャタリングを除去する。
なお、前記第１及び第２のサンプリング信号の周波数は
相互に異なっている。
チャタリング除去部の双方に入力される。そして、この
第１及び第２のチャタリング除去部には夫々第１及び第
２のサンプリング信号が入力され、この第１及び第２の
チャタリング除去部は夫々この第１及び第２のサンプリ
ング信号に同期して前記入力信号を転送することによ
り、前記入力信号に含まれるチャタリングを除去する。
なお、前記第１及び第２のサンプリング信号の周波数は
相互に異なっている。
【００２２】この場合に、前記第１及び第２のチャタリ
ング除去部の論理積を出力信号とすると、出力信号が
“Ｌ”から“Ｈ”になるタイミングは周波数が低いほう
のサンプリング信号の周波数により決定され、出力信号
が“Ｈ”から“Ｌ”になるタイミングは、周波数が高い
ほうのサンプリング信号の周波数により決定される。
ング除去部の論理積を出力信号とすると、出力信号が
“Ｌ”から“Ｈ”になるタイミングは周波数が低いほう
のサンプリング信号の周波数により決定され、出力信号
が“Ｈ”から“Ｌ”になるタイミングは、周波数が高い
ほうのサンプリング信号の周波数により決定される。
【００２３】これと同様に、前記第１及び第２のチャタ
リング除去部の論理和を出力信号とすると、出力信号が
“Ｈ”から“Ｌ”になるタイミングは周波数が低いほう
のサンプリング信号の周波数により決定され、出力信号
が“Ｌ”から“Ｈ”になるタイミングは、周波数が高い
ほうのサンプリング信号の周波数により決定される。
リング除去部の論理和を出力信号とすると、出力信号が
“Ｈ”から“Ｌ”になるタイミングは周波数が低いほう
のサンプリング信号の周波数により決定され、出力信号
が“Ｌ”から“Ｈ”になるタイミングは、周波数が高い
ほうのサンプリング信号の周波数により決定される。
【００２４】従って、例えば２入力のディジタル回路の
各入力部にチャタリング除去回路を設ける場合に、第１
のチャタリング除去回路として従来のチャタリング除去
回路を使用し、第２のチャタリング除去回路として本発
明に係るチャタリング除去回路を使用して、この第２の
チャタリング除去回路に与える２つのサンプリング信号
のうちの一方を前記第１のチャタリング除去回路に与え
るサンプリング信号に比して高い周波数に設定し、他方
を前記第１のチャタリング除去回路に与えるサンプリン
グ信号に比して低い周波数に設定することにより、第１
及び第２のチャタリング除去回路に入力される信号の状
態値が同時に変化しても、グリッジノイズの発生を確実
に回避することができる。
各入力部にチャタリング除去回路を設ける場合に、第１
のチャタリング除去回路として従来のチャタリング除去
回路を使用し、第２のチャタリング除去回路として本発
明に係るチャタリング除去回路を使用して、この第２の
チャタリング除去回路に与える２つのサンプリング信号
のうちの一方を前記第１のチャタリング除去回路に与え
るサンプリング信号に比して高い周波数に設定し、他方
を前記第１のチャタリング除去回路に与えるサンプリン
グ信号に比して低い周波数に設定することにより、第１
及び第２のチャタリング除去回路に入力される信号の状
態値が同時に変化しても、グリッジノイズの発生を確実
に回避することができる。
【００２５】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００２６】図１は本発明の第１の実施例に係るチャタ
リング除去回路を示す回路図である。このチャタリング
除去回路は、チャタリング除去部１，２及びアンドゲー
ト３により構成されている。
リング除去回路を示す回路図である。このチャタリング
除去回路は、チャタリング除去部１，２及びアンドゲー
ト３により構成されている。
【００２７】
【課題を解決するための手段】 本願の第１発明に係る
チャタリング除去回路は、第１の入力信号及び第１のサ
ンプリング信号を入力し、前記第１のサンプリング信号
に同期して前記第１の入力信号を転送することにより前
記第１の入力信号に含まれるチャタリングを除去する第
１のチャタリング除去部と、前記第１の入力信号及び第
２のサンプリング信号を入力し、前記第２のサンプリン
グ信号に同期して前記第１の入力信号を転送することに
より前記第１の入力信号に含まれるチャタリングを除去
する第２のチャタリング除去部と、前記第１及び第２の
チャタリング除去部の出力の論理積を得る第１の論理ゲ
ートと、第２の入力信号及び第３のサンプリング信号を
入力し、前記第３のサンプリング信号に同期して前記第
２の入力信号を転送することにより前記第２の入力信号
に含まれるチャタリングを除去する第３のチャタリング
除去部と、前記第１の論理ゲートの出力と前記第３のチ
ャタリング除去部の反転出力との論理積を得る第２の論
理ゲートとを有し、前記第３のサンプリング信号の周波
数は、前記第１のサンプリング信号の周波数より高く、
且つ前記第２のサンプリング信号の周波数よりも低いこ
とを特徴とする。
チャタリング除去回路は、第１の入力信号及び第１のサ
ンプリング信号を入力し、前記第１のサンプリング信号
に同期して前記第１の入力信号を転送することにより前
記第１の入力信号に含まれるチャタリングを除去する第
１のチャタリング除去部と、前記第１の入力信号及び第
２のサンプリング信号を入力し、前記第２のサンプリン
グ信号に同期して前記第１の入力信号を転送することに
より前記第１の入力信号に含まれるチャタリングを除去
する第２のチャタリング除去部と、前記第１及び第２の
チャタリング除去部の出力の論理積を得る第１の論理ゲ
ートと、第２の入力信号及び第３のサンプリング信号を
入力し、前記第３のサンプリング信号に同期して前記第
２の入力信号を転送することにより前記第２の入力信号
に含まれるチャタリングを除去する第３のチャタリング
除去部と、前記第１の論理ゲートの出力と前記第３のチ
ャタリング除去部の反転出力との論理積を得る第２の論
理ゲートとを有し、前記第３のサンプリング信号の周波
数は、前記第１のサンプリング信号の周波数より高く、
且つ前記第２のサンプリング信号の周波数よりも低いこ
とを特徴とする。
【００２８】 本願の第２発明に係るチャタリング除去
回路は、前記第１発明における第１の論理ゲートを前記
第１及び第２のチャタリング除去部の出力の論理和とし
たことを特徴とする。
回路は、前記第１発明における第１の論理ゲートを前記
第１及び第２のチャタリング除去部の出力の論理和とし
たことを特徴とする。
【００２９】先ず、時間ｔ0 においては、入力信号ＩＮ
１は“Ｌ”であり、チャタリング除去部１，２の出力信
号Ａ，Ｂも“Ｌ”である。従って、出力信号ＯＵＴ１は
“Ｌ”である。次に、入力信号ＩＮ１の状態値がチャタ
リング除去部１の入力受付時間よりも長い期間“Ｈ”に
なると、時間ｔ1 において、サンプリング信号Ｃ２の立
上がりに同期してチャタリング除去部２の出力信号Ｂが
“Ｈ”になる。しかし、このときチャタリング除去部１
の出力信号Ａは“Ｌ”であるため、アンドゲート３の出
力状態は変化しない。従って、時間ｔ1 においては、出
力信号ＯＵＴ１は“Ｌ”である。
１は“Ｌ”であり、チャタリング除去部１，２の出力信
号Ａ，Ｂも“Ｌ”である。従って、出力信号ＯＵＴ１は
“Ｌ”である。次に、入力信号ＩＮ１の状態値がチャタ
リング除去部１の入力受付時間よりも長い期間“Ｈ”に
なると、時間ｔ1 において、サンプリング信号Ｃ２の立
上がりに同期してチャタリング除去部２の出力信号Ｂが
“Ｈ”になる。しかし、このときチャタリング除去部１
の出力信号Ａは“Ｌ”であるため、アンドゲート３の出
力状態は変化しない。従って、時間ｔ1 においては、出
力信号ＯＵＴ１は“Ｌ”である。
【００３０】その後、時間ｔ2 においてサンプリング信
号Ｃ１が立上がると、チャタリング除去部１の出力信号
Ａが“Ｈ”になる。これにより、アンドゲート３の出力
状態が“Ｈ”に変化し、出力信号ＯＵＴ１は“Ｈ”にな
る。
号Ｃ１が立上がると、チャタリング除去部１の出力信号
Ａが“Ｈ”になる。これにより、アンドゲート３の出力
状態が“Ｈ”に変化し、出力信号ＯＵＴ１は“Ｈ”にな
る。
【００３１】次に、入力信号ＩＮ１が“Ｌ”になると、
時間ｔ3 において、サンプリング信号Ｃ２の立上がりに
同期してチャタリング除去部２の出力信号Ｂが“Ｌ”に
なるため、アンドゲート３からの出力信号ＯＵＴ１は
“Ｌ”になる。
時間ｔ3 において、サンプリング信号Ｃ２の立上がりに
同期してチャタリング除去部２の出力信号Ｂが“Ｌ”に
なるため、アンドゲート３からの出力信号ＯＵＴ１は
“Ｌ”になる。
【００３２】本実施例においては、上述の如く、入力信
号ＩＮ１が“Ｈ”になってから出力信号ＯＵＴ１が
“Ｈ”になる迄の時間は、チャタリング除去部１の入力
受付時間で決定される。また、入力信号ＩＮ１が“Ｌ”
になってから出力信号ＯＵＴ１が“Ｌ”になる迄の時間
は、チャタリング除去部２の入力受付時間で決定され
る。
号ＩＮ１が“Ｈ”になってから出力信号ＯＵＴ１が
“Ｈ”になる迄の時間は、チャタリング除去部１の入力
受付時間で決定される。また、入力信号ＩＮ１が“Ｌ”
になってから出力信号ＯＵＴ１が“Ｌ”になる迄の時間
は、チャタリング除去部２の入力受付時間で決定され
る。
【００３３】図３は、本実施例のチャタリング除去回路
を使用したディジタル回路を示す回路図である。この回
路は、図９で示す回路と同様に、ＩＮ１が“Ｈ”であっ
てＩＮ２が“Ｌ”のときに出力信号ＯＵＴ２が“Ｈ”に
なる。
を使用したディジタル回路を示す回路図である。この回
路は、図９で示す回路と同様に、ＩＮ１が“Ｈ”であっ
てＩＮ２が“Ｌ”のときに出力信号ＯＵＴ２が“Ｈ”に
なる。
【００３４】このディジタル回路は、チャタリング除去
回路１１，１３、２入力アンドゲート１５及びインバー
タ１６により構成されている。チャタリング除去回路１
１は、図１に示す本実施例のチャタリング除去回路であ
り、チャタリング除去回路１３は、例えば図７に示す従
来のチャタリング除去回路である。
回路１１，１３、２入力アンドゲート１５及びインバー
タ１６により構成されている。チャタリング除去回路１
１は、図１に示す本実施例のチャタリング除去回路であ
り、チャタリング除去回路１３は、例えば図７に示す従
来のチャタリング除去回路である。
【００３５】入力信号ＩＮ１は、チャタリング除去回路
１１に入力されるようになっている。また、入力信号Ｉ
Ｎ２は、チャタリング除去回路１３に入力されるように
なっている。更に、チャタリング除去回路１１の出力は
アンドゲート１５に入力されるようになっており、チャ
タリング除去回路１３の出力は、インバータ１６で反転
された後、アンドゲート１５に入力されるようになって
いる。このアンドゲート１５の出力は、出力信号ＯＵＴ
２として外部に出力される。
１１に入力されるようになっている。また、入力信号Ｉ
Ｎ２は、チャタリング除去回路１３に入力されるように
なっている。更に、チャタリング除去回路１１の出力は
アンドゲート１５に入力されるようになっており、チャ
タリング除去回路１３の出力は、インバータ１６で反転
された後、アンドゲート１５に入力されるようになって
いる。このアンドゲート１５の出力は、出力信号ＯＵＴ
２として外部に出力される。
【００３６】次に、このように構成されたディジタル回
路の動作について説明する。
路の動作について説明する。
【００３７】図４は、上述のディジタル回路の動作を示
すタイミングチャート図である。但し、チャタリング除
去部１，２及びチャタリング除去回路１３に与えられる
サンプリング信号Ｃ１，Ｃ２，Ｃ３の周波数は、Ｃ２＞
Ｃ３＞Ｃ１であるとする。従って、チャタリング除去部
１の入力受付時間はチャタリング除去回路１３の入力受
付時間に比して長く、チャタリング除去部２の入力受付
時間はチャタリング除去回路１３の入力受付時間に比し
て短い。
すタイミングチャート図である。但し、チャタリング除
去部１，２及びチャタリング除去回路１３に与えられる
サンプリング信号Ｃ１，Ｃ２，Ｃ３の周波数は、Ｃ２＞
Ｃ３＞Ｃ１であるとする。従って、チャタリング除去部
１の入力受付時間はチャタリング除去回路１３の入力受
付時間に比して長く、チャタリング除去部２の入力受付
時間はチャタリング除去回路１３の入力受付時間に比し
て短い。
【００３８】時間ｔ4 において入力信号ＩＮ１，ＩＮ２
が同時に“Ｌ”になると、チャタリング除去部２の出力
信号Ｂが“Ｌ”になる時間ｔ5に同期して、アンドゲー
ト１４の出力信号Ｃが“Ｌ”になる。その後、インバー
タ１６の出力信号Ｄが“Ｈ”になるので、アンドゲート
１５から出力される出力信号ＯＵＴ２の状態値は変化し
ない。
が同時に“Ｌ”になると、チャタリング除去部２の出力
信号Ｂが“Ｌ”になる時間ｔ5に同期して、アンドゲー
ト１４の出力信号Ｃが“Ｌ”になる。その後、インバー
タ１６の出力信号Ｄが“Ｈ”になるので、アンドゲート
１５から出力される出力信号ＯＵＴ２の状態値は変化し
ない。
【００３９】従って、このディジタル回路においては、
上述の如く、アンドゲート３が“Ｈ”を出力するタイミ
ングはチャタリング除去部１の出力信号Ａに依存し、
“Ｌ”を出力するタイミングはチャタリング除去部２の
出力信号Ｂに依存するため、入力信号ＩＮ１，ＩＮ２の
状態値が同時に変化しても、出力信号ＯＵＴ２にグリッ
ジノイズが発生することを回避できる。
上述の如く、アンドゲート３が“Ｈ”を出力するタイミ
ングはチャタリング除去部１の出力信号Ａに依存し、
“Ｌ”を出力するタイミングはチャタリング除去部２の
出力信号Ｂに依存するため、入力信号ＩＮ１，ＩＮ２の
状態値が同時に変化しても、出力信号ＯＵＴ２にグリッ
ジノイズが発生することを回避できる。
【００４０】図５は本発明の第２の実施例に係るチャタ
リング除去回路を示す回路図である。本実施例が第１の
実施例と異なる点はアンドゲート３に替えてオアゲート
４を設けたことにあり、その他の構成は基本的には第１
の実施例と同様である。
リング除去回路を示す回路図である。本実施例が第１の
実施例と異なる点はアンドゲート３に替えてオアゲート
４を設けたことにあり、その他の構成は基本的には第１
の実施例と同様である。
【００４１】即ち、入力信号ＩＮ１はチャタリング除去
部１，２に入力されるようになっており、このチャタリ
ング除去部１，２の出力はオアゲート４に入力されるよ
うになっている。そして、チャタリング除去部１にはサ
ンプリング信号Ｃ１が与えられ、チャタリング除去部２
にはサンプリング信号Ｃ２が与えられる。このサンプリ
ング信号Ｃ１，Ｃ２の周波数は、相互に異なっている。
部１，２に入力されるようになっており、このチャタリ
ング除去部１，２の出力はオアゲート４に入力されるよ
うになっている。そして、チャタリング除去部１にはサ
ンプリング信号Ｃ１が与えられ、チャタリング除去部２
にはサンプリング信号Ｃ２が与えられる。このサンプリ
ング信号Ｃ１，Ｃ２の周波数は、相互に異なっている。
【００４２】図６は、本実施例に係るチャタリング除去
回路の動作を示すタイミングチャート図である。
回路の動作を示すタイミングチャート図である。
【００４３】先ず、時間ｔ0 においては、入力信号ＩＮ
１が“Ｈ”であり、出力信号ＯＵＴ１も“Ｈ”である。
次に、入力信号ＩＮ１がチャタリング除去部１の入力受
付時間よりも長い期間“Ｌ”になると、時間ｔ1 におい
て、サンプリング信号Ｃ２の立上がりに同期してチャタ
リング除去部２の出力信号Ｂが“Ｌ”になる。しかし、
チャタリング除去部１の出力信号Ａが“Ｈ”であるた
め、オアゲート４の出力状態は変化せず、出力信号ＯＵ
Ｔ１の状態値は“Ｈ”のままである。
１が“Ｈ”であり、出力信号ＯＵＴ１も“Ｈ”である。
次に、入力信号ＩＮ１がチャタリング除去部１の入力受
付時間よりも長い期間“Ｌ”になると、時間ｔ1 におい
て、サンプリング信号Ｃ２の立上がりに同期してチャタ
リング除去部２の出力信号Ｂが“Ｌ”になる。しかし、
チャタリング除去部１の出力信号Ａが“Ｈ”であるた
め、オアゲート４の出力状態は変化せず、出力信号ＯＵ
Ｔ１の状態値は“Ｈ”のままである。
【００４４】その後、時間ｔ2 において、サンプリング
信号Ｃ１の立上がりに同期してチャタリング除去部１の
出力信号Ａが“Ｌ”になると、オアゲート４から出力さ
れる出力信号ＯＵＴ１の状態値は“Ｌ”になる。
信号Ｃ１の立上がりに同期してチャタリング除去部１の
出力信号Ａが“Ｌ”になると、オアゲート４から出力さ
れる出力信号ＯＵＴ１の状態値は“Ｌ”になる。
【００４５】次いで、入力信号ＩＮ１が“Ｈ”になる
と、時間ｔ3 において、サンプリング信号Ｃ２の立上が
りに同期してチャタリング除去部２の出力信号Ｂが
“Ｈ”になるため、オアゲート４から出力される出力信
号ＯＵＴ１の状態値は“Ｈ”になる。
と、時間ｔ3 において、サンプリング信号Ｃ２の立上が
りに同期してチャタリング除去部２の出力信号Ｂが
“Ｈ”になるため、オアゲート４から出力される出力信
号ＯＵＴ１の状態値は“Ｈ”になる。
【００４６】本実施例においては、入力信号ＩＮ１が
“Ｌ”になってから出力信号ＯＵＴ１が“Ｌ”になる迄
の時間は、チャタリング除去部１の入力受付時間で決定
される。また、入力信号ＩＮ１が“Ｈ”になってから出
力信号ＯＵＴ１が“Ｈ”になる迄の時間は、チャタリン
グ除去部２の入力受付時間で決定される。
“Ｌ”になってから出力信号ＯＵＴ１が“Ｌ”になる迄
の時間は、チャタリング除去部１の入力受付時間で決定
される。また、入力信号ＩＮ１が“Ｈ”になってから出
力信号ＯＵＴ１が“Ｈ”になる迄の時間は、チャタリン
グ除去部２の入力受付時間で決定される。
【００４７】本実施例においても、第１の実施例と同様
の効果を得ることができる。
の効果を得ることができる。
【００４８】
【発明の効果】以上説明したように本発明によれば、第
１のサンプリング信号に同期して入力信号を転送するこ
とにより前記入力信号に含まれるチャタリングを除去す
る第１のチャタリング除去部、第２のサンプリング信号
に同期して前記入力信号を転送することにより前記入力
信号に含まれるチャタリングを除去する第２のチャタリ
ング除去部並びに前記第１及び第２のチャタリング除去
部の出力の論理和又は論理積を得る論理ゲートが設けら
れており、前記第１及び第２のサンプリング信号の周波
数は相互に異なっているから、複数個のチャタリング除
去回路を使用してディジタル回路を構成しても、入力信
号のタイミングに拘らずグリッジノイズの発生を回避す
ることができる。
１のサンプリング信号に同期して入力信号を転送するこ
とにより前記入力信号に含まれるチャタリングを除去す
る第１のチャタリング除去部、第２のサンプリング信号
に同期して前記入力信号を転送することにより前記入力
信号に含まれるチャタリングを除去する第２のチャタリ
ング除去部並びに前記第１及び第２のチャタリング除去
部の出力の論理和又は論理積を得る論理ゲートが設けら
れており、前記第１及び第２のサンプリング信号の周波
数は相互に異なっているから、複数個のチャタリング除
去回路を使用してディジタル回路を構成しても、入力信
号のタイミングに拘らずグリッジノイズの発生を回避す
ることができる。
【図１】本発明の第１の実施例に係るチャタリング除去
回路を示す回路図である。
回路を示す回路図である。
【図２】本発明の第１の実施例に係るチャタリング除去
回路の動作を示すタイミングチャート図である。
回路の動作を示すタイミングチャート図である。
【図３】本発明の第１の実施例に係るチャタリング除去
回路を使用したディジタル回路を示す回路図である。
回路を使用したディジタル回路を示す回路図である。
【図４】本発明の第１の実施例に係るチャタリング除去
回路を使用したディジタル回路の動作を示すタイミング
チャート図である。
回路を使用したディジタル回路の動作を示すタイミング
チャート図である。
【図５】本発明の第２の実施例に係るチャタリング除去
回路を示す回路図である。
回路を示す回路図である。
【図６】本発明の第２の実施例に係るチャタリング除去
回路の動作を示すタイミングチャート図である。
回路の動作を示すタイミングチャート図である。
【図７】従来のチャタリング除去回路を示す回路図であ
る。
る。
【図８】従来のチャタリング除去回路の動作を示すタイ
ミングチャート図である。
ミングチャート図である。
【図９】従来のチャタリング除去回路を使用したディジ
タル回路の１例を示す回路図である。
タル回路の１例を示す回路図である。
【図１０】従来のチャタリング除去回路を使用したディ
ジタル回路の問題点を示すタイミングチャート図であ
る。
ジタル回路の問題点を示すタイミングチャート図であ
る。
１，２；チャタリング除去部 ３，１５，３１，３８；アンドゲート ４；オアゲート １１，１３，３６，３７；チャタリング除去回路 １６，３９；インバータ ３２，３３；フリップフロップ回路 ３５；ノアゲート
Claims (2)
- 【請求項１】 第１の入力信号及び第１のサンプリング
信号を入力し、前記第１のサンプリング信号に同期して
前記第１の入力信号を転送することにより前記第１の入
力信号に含まれるチャタリングを除去する第１のチャタ
リング除去部と、前記第１の入力信号及び第２のサンプ
リング信号を入力し、前記第２のサンプリング信号に同
期して前記第１の入力信号を転送することにより前記第
１の入力信号に含まれるチャタリングを除去する第２の
チャタリング除去部と、前記第１及び第２のチャタリン
グ除去部の出力の論理積を得る第１の論理ゲートと、第
２の入力信号及び第３のサンプリング信号を入力し、前
記第３のサンプリング信号に同期して前記第２の入力信
号を転送することにより前記第２の入力信号に含まれる
チャタリングを除去する第３のチャタリング除去部と、
前記第１の論理ゲートの出力と前記第３のチャタリング
除去部の反転出力との論理積を得る第２の論理ゲートと
を有し、前記第３のサンプリング信号の周波数は、前記
第１のサンプリング信号の周波数より高く、且つ前記第
２のサンプリング信号の周波数よりも低いことを特徴と
するチャタリング除去回路。 - 【請求項２】前記第１の論理ゲートを前記第１及び第２
のチャタリング除去部の出力の論理和としたことを特徴
とする請求項１記載のチャタリング除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3026845A JP2776642B2 (ja) | 1991-01-28 | 1991-01-28 | チャタリング除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3026845A JP2776642B2 (ja) | 1991-01-28 | 1991-01-28 | チャタリング除去回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04252508A JPH04252508A (ja) | 1992-09-08 |
| JP2776642B2 true JP2776642B2 (ja) | 1998-07-16 |
Family
ID=12204614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3026845A Expired - Fee Related JP2776642B2 (ja) | 1991-01-28 | 1991-01-28 | チャタリング除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776642B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5158640U (ja) * | 1974-10-31 | 1976-05-08 | ||
| JPS5434540Y2 (ja) * | 1975-04-23 | 1979-10-22 |
-
1991
- 1991-01-28 JP JP3026845A patent/JP2776642B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04252508A (ja) | 1992-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760612A (en) | Inertial delay circuit for eliminating glitches on a signal line | |
| JP2776642B2 (ja) | チャタリング除去回路 | |
| JP3035817B2 (ja) | クロック再生装置 | |
| US6150861A (en) | Flip-flop | |
| JPH0832420A (ja) | ノイズフィルタ装置 | |
| JPS63227113A (ja) | 伝播回路 | |
| JP3566088B2 (ja) | ノイズフィルタおよび半導体集積回路 | |
| JP2706042B2 (ja) | ダイナミック型フリップフロップ | |
| JP2646561B2 (ja) | クロック分配回路 | |
| JP2002082736A (ja) | クロック切換回路 | |
| US6222893B1 (en) | Synchronizing circuit | |
| US6128356A (en) | CMOS circuit composed of CMOS circuit blocks arranged in bit-parallel data paths | |
| JPH04261212A (ja) | ノイズ除去回路 | |
| JPH05327435A (ja) | 半導体集積回路装置 | |
| KR100204010B1 (ko) | 글리치 제거 회로 | |
| JPH049339B2 (ja) | ||
| JPH09130235A (ja) | ディジタルｐｌｌ回路 | |
| JP2706043B2 (ja) | ダイナミック型セット・リセットフリップフロップ | |
| JPS6142357B2 (ja) | ||
| JPH0786919A (ja) | ハザード防止回路 | |
| JPH04168810A (ja) | シリアル／パラレル変換回路 | |
| JPH04186913A (ja) | エッジ検出回路 | |
| JPH06343084A (ja) | 非同期・同期変換回路 | |
| JP2001119278A (ja) | ノイズ除去回路 | |
| JPH06237237A (ja) | エラスティックバッファ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |