JPH1140763A

JPH1140763A - 半導体装置の製造方法

Info

Publication number: JPH1140763A
Application number: JP9190044A
Authority: JP
Inventors: Hirohito Watanabe; 啓仁渡辺
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-07-15
Filing date: 1997-07-15
Publication date: 1999-02-12
Also published as: GB9815286D0; KR19990013845A; GB2327299A; CN1210362A

Abstract

(57)【要約】【課題】ウェハー上に形成される膜の表面積増加率を
向上させる。【解決手段】シリコン膜表面に半球状あるいはマッシ
ュルーム状の微結晶粒をアニール処理により成長させる
方法において、微結晶粒が所望のサイズに達した時点で
シリコン原子の表面マイグレーションを阻害するガスを
添加し、グレイン成長を一斉に停止する。これによっ
て、シリコン膜表面での微結晶核のサイズや形状を制御
し、デバイスに最適な形状のグレインを得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表面に凹凸を有す
るシリコン膜を形成する方法に関する。

【０００２】

【従来の技術】最近、ダイナミックＲＡＭ（以下、ＤＲ
ＡＭという）等の半導体メモリのような半導体装置で
は、さらに高い集積度が要求されており、この要求に応
えるために、各メモリセルに必要な面積も極めて縮小さ
れている。例えば、１ＭＤＲＡＭあるいは４ＭＤＲＡＭ
では、最小設計幅が０．８ミクロンとなるような設計ル
ールが採用されており、他方、１６ＭＤＲＡＭでは、最
小設計幅が０．６ミクロン以下となるような設計ルール
が採用されている。このように、メモリセルの面積が縮
小すると、メモリセルに蓄積される電荷の量も小さくな
り、高集積化とともに、メモリセルとして必要な電荷量
を確保することが難しくなっている。

【０００３】一方、メモリセルに必要な電荷量を確保す
るために、トレンチ型または積層型のキャパシタを備え
たメモリセルが提案され、実用化されている。

【０００４】このうち、積層型キャパシタを有するメモ
リセルの構造は、トレンチ型のキャパシタを備えたもの
に比較して、ソフトエラー耐性において高く、また、シ
リコン基板に損傷を与えないという利点を有しているた
め、次世代におけるメモリセル構造として期待されてい
る。また、トレンチキャパシタを積層型トレンチ構造と
することにより、トレンチにおけるα線耐性を高めるこ
とも検討されている。従って、積層型メモリセルは、次
世代技術として有望である。

【０００５】ここで、６４Ｍ以上のＤＲＡＭに適用でき
る積層型キャパシタとして、ＨＳＧ（ｈｅｍｉ−ｓｐｈ
ｅｒｉｃａｌ−ｇｒａｉｎ）技術、すなわち、半球状粒
子技術を用いたものが提案されている（特開平０３−２
７２１６５）。ＨＳＧ技術は、キャパシタの蓄積電極の
表面に半球状の粒子あるいはマッシュルーム状の粒子を
多数形成することにより、実質的に蓄積電極の表面積を
拡大し、これによって、大きな容量を実現しようとする
ものである。

【０００６】上記の半球状グレインが形成された蓄積電
極を形成する方法が特開平０３−２７２１６５号公報に
開示されている。この方法は、ＬＰＣＶＤのシリコン膜
成長においてシリコン膜の結晶性がアモルファスからポ
リシリコンに遷移する温度で半球状のグレインが形成さ
れるというものである。この膜を積層型キャパシタの下
部電極に適用することにより、電極表面積が大幅に増加
し、蓄積電荷量が増加するのである。特開平０３−２６
３３７０号公報には、表面凹凸状態は不明であるが、Ｌ
ＰＣＶＤのシリコン膜成長において、シリコン膜の結晶
性がアモルファスからポリシリコンに遷移する温度で電
極表面積が増加することが開示されている。

【０００７】その後、渡辺等が発表した論文Ｄｅｖｉｃ
ｅａｐｐｌｉｃａｔｉｏｎａｎｄｓｔｒｕｃｔｕ
ｒｅｏｂｓｅｒｒａｔｉｏｎｆｏｒｈｅｍｉ−ｓ
ｐｈｅｒｉｃａｌｇｒａｉｎｅｄＳｉ” Ｊｏｕｒ
ｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ，Ｖｏ
ｌ．７１，Ｎｏ７，ｐｐ３５３８〜３５４３（１９９
２）より、この半球状あるいはマッシュルーム状の形状
を有するグレインの成長機構が明らかにされた。具体的
には、表面の凹凸を形成しているグレインは、ＣＶＤ法
によるシリコン膜の成長過程で形成されるのではなく、
シリコン膜の成長直後のアニールの最中に形成される。

【０００８】さらに細かく説明すると、「ＣＶＤ法で成
長している最中にはアモルファスシリコンが堆積してお
り、堆積後のアニール処理中に前記アモルファスシリコ
ン膜表面に熱的に微結晶核が形成され、この微結晶核に
非晶質シリコン表面をマイグレーションしているシリコ
ン原子が捕獲され、微結晶核が大きく成長し、半球状あ
るいはマッシュルーム状のグレインができる。」という
ものである。

【０００９】前記論文には、非晶質シリコンを堆積後
に、シリコン膜を大気にさらすことで、非晶質シリコン
表面に薄い酸化膜が形成されるため、シリコン原子の表
面マイグレーションが抑制され、半球状グレインやマッ
シュルーム状のグレインは形成できないことが記載され
ている。

【００１０】近年、この表面凹凸を形成する技術は、さ
らに改良されて、グレインの密度やサイズまでをも抑制
する手法が報告されている（特願平７−０７２２７６号
明細書）。この特願平７−０７２２７６号明細書には、
予め電極形状に加工した自然酸化膜の無い非晶質シリコ
ン膜の表面に核となるべきシリコン原子を供給するため
にシラン等のガスを照射し、この照射の後に形成された
核を中心として、各周辺部のシリコン原子を集めること
により、表面に大きな凸凹、すなわち、半球状あるいは
マッシュルーム状の粒子を形成している。

【００１１】この方法では、基本的にシランガスの照射
時間でグレイン密度を制御し、グレインのサイズは、ア
ニール時間で制御している。また、グレイン密度の制御
を行う方法として、シランガスを流し終えた後のアニー
ル中に酸化性ガスに前記基板をさらすことを記載してい
る。このときの酸化性ガスの添加は、０．０１ｔｏｒｒ
程度の圧力により行われている。この圧力での酸素の添
加は、非晶質シリコン膜表面での核の形成を抑制する。

【００１２】しかし、シリコン原子のマイグレーション
は完全に抑制されることが無いため、グレイン成長は継
続するというものであった。そして、グレインのサイズ
制御は、アニール時間で基本的に制御されている。

【００１３】ここで、上記したような電極表面に凹凸を
有する積層型キャパシタは、以下のようにして製造され
る。まず、ＭＯＳＦＥＴ等の半導体素子を含む基板上に
層間絶縁膜が設けられる。次に、この層間絶縁膜に対し
てコンタクトホールが形成される。次に、このコンタク
トホールを介して、最終的に半導体素子に電気的に接続
されるシリコン膜が堆積される。このシリコン膜をパタ
ーニングし下部電極を形成するのである。この電極上へ
の凸凹の形成は、前述した技術等を用いて行われる。凸
凹を形成した後には、容量絶縁膜および上部電極を順次
積層することにより、積層型キャパシタが得られる。

【００１４】上記したように、凸凹を構成する半球状あ
るいはマッシュルーム状のグレインサイズの制御は、ア
ニール時間で制御する方法が提案されている。しかし、
個々のウェハに対してアニール時間が変化してしまう
と、グレインのサイズがウェハ毎にばらついてしまう。
この結果、キャパシタに蓄積される電荷量が変化してし
まい、デバイス特性もばらついてしまうという問題が生
ずる。

【００１５】

【発明が解決しようとする課題】このため、上記したよ
うに、グレインサイズを一様にする目的で、アニール時
間を極力正確に制御することが行われている。

【００１６】しかし、本発明者の実験によれば、デバイ
スに最適な特性を与えるグレンのサイズや形状をアニー
ル時間だけで制御し、大量にＤＲＡＭを製造すること
は、困難であることが判明した。この理由を以下に説明
する。

【００１７】例えば、枚葉式の装置で、半球状あるいは
マッシュルーム状のグレインを大量に生産する場合に
は、比較的短時間で、グレインを成長させなくてはなら
ない。グレインの成長を短時間で終了するのであれば、
５５０℃以上の温度が適当であり、アニールもこのよう
な温度で行われる。枚葉式の場合、アニール後のウェハ
の取り出しは、ウェハ温度がある程度下がってから行わ
れる。ウェハ温度の下がり方は、ウェハに形成されれて
いる膜や、デバイス構造の違いによる影響を受ける。

【００１８】実際に、特願平７−０７２２７６号明細書
の１２ページ［００５７］の部分にも“シリコン基板及
びヒーター等の熱容量の影響が大きいためにジシランガ
ス照射後にアニールの影響を無くす程度にウェハを急冷
することはできない。”と記載されている。このよう
に、アニール時間を厳密に制御することは難しい。

【００１９】バッチ式の装置でＨＳＧを形成した場合に
も、アニール時間を厳密に制御することは難しい。バッ
チ式システムでは、大量にウェハが入れられるため、ア
ニール時間は比較的長くても良い。従って、ウェハの種
類や膜質の違いによる温度下降速度の違いは、あまりデ
バイス特性に影響を与えない。

【００２０】しかし、次のような問題が発生する。たと
えば、ロードロックを有するバッチ式ＣＶＤシステムを
用いた成長方法では、グレイン成長のためのアニール時
間は、加熱されている炉体からウェハを取り出すことで
冷却する。

【００２１】一般的なＬＰＣＶＤ装置では、ウェハはボ
ート上に一列に並べられ炉体に入れて処理されている。
処理が終わった後に、ウェハを冷却するために取り出し
た場合、炉体の奥側に入っていたウェハは、加熱されて
いるゾーンに滞在する時間が長く、炉体の出口付近に存
在するウェハは、加熱されているゾーンに滞在する時間
が非常に短い。

【００２２】ロードロック式では、炉内に酸素等が少な
いため、ウェハ取り出し時にもグレインが成長すること
となり、ウェハ取り出し時の熱履歴の違いにより、グレ
インサイズが変化するという問題が生ずる。

【００２３】本発明の目的は、積層型キャパシタの下部
電極を再現性よく作成でき、結果として、所望の特性を
有する積層型キャパシタを形成できる半導体装置の製造
方法を提供することにある。

【００２４】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、非晶質シリ
コン表面での微結晶粒をアニール処理により成長させる
半導体装置の製造方法であって、微結晶粒が所望のサイ
ズに達した時点でシリコン原子の表面マイグレーション
を阻害するガスを添加することにより、グレイン成長を
停止させるものである。

【００２５】また、前記マイグレーションを阻害するガ
スとして、酸素原子を含むガスを添加するものである。

【００２６】また、前記ガスの添加は、微結晶粒を成長
させるためのアニール温度と同じ条件の下に行なうもの
である。

【００２７】また、前記微結晶粒の成長のためのアニー
ルは、真空中あるいは不活性ガスまたは窒素雰囲気中に
て行なうものである。

【００２８】また、前記ガスの添加圧力は、１Ｘ１０^-2
Ｔｏｒｒよりも高い圧力に設定するものである。

【００２９】また、前記形成される微結晶粒の形状は、
半球あるいはマッシュルーム状である。

【００３０】また、前記半球あるいはマッシュルーム状
のグレイの形状を制御することにより、前記グレイン中
へ不純物の拡散する濃度を制御するものである。

【００３１】

【作用】本発明によれば、微結晶粒が所望のサイズに達
した時点でシリコン原子の表面マイグレーションを阻害
するガスを添加することで、グレイン成長を瞬時に停止
する。

【００３２】この処理において、マイグレーションを阻
害するガスとして酸素原子を含むガスを添加することが
効果的であった。

【００３３】また、マイグレーションを抑制するための
ガスの添加が、微結晶粒を成長させるためのアニール温
度と同じである場合、温度制御も非常に容易であり、量
産性に優れていた。

【００３４】また、マイグレーション阻害のためのガス
の添加の前に行われる。微結晶粒の成長のためのアニー
ルが真空中あるいは不活性ガスまたは窒素雰囲気中であ
ることが好ましいことが判った。

【００３５】さらにマイグレーションを阻害するための
ガスの添加圧力が１Ｘ１０^-2Ｔｏｒｒよりも高い圧力で
あることが望ましいことが明らかとなった。

【００３６】また、前記方法でグレイン形状を制御する
ことにより、デバイス特性に最適なグレイン中の不純物
濃度に制御することが可能であることが明らかとなっ
た。

【００３７】

【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。

【００３８】（実施形態１）図１は、本発明の実施形態
１に係る半導体装置の製造方法を実施する半導体装置を
示す構成図である。図１において、本発明の実施形態１
に係る半導体製造装置は、ウェハー（図示せず）が搬入
される試料室１１、及びウェハーを処理して、ＨＳＧ−
Ｓｉ膜を生成する反応室１２とを備え、試料室１１及び
反応室１２との間には、真空に保持されたウェハー搬送
室１３を設けている。ここで、ウェハーは、試料室１１
に搬入される前に形成されたアモルファスシリコンを有
しており、アモルファスシリコンにより、ウェハー表面
を形成しているものとする。また１４は、試料室１１を
開閉するドアである。

【００３９】更に具体的に説明すると、試料室１１に搬
入されるウェハーは、ＭＯＳＦＥＴ等の半導体素子を形
成した半導体基板と、該半導体基板上に形成され、コン
トクホールを備えた層間絶縁膜と、コンタクトホールを
介して半導体素子に最終的に電気的に接続されるための
アモルファスシリコンとを有し、アモルファスシリコン
はパターニングされている。この結果、アモルファスシ
リコンは、上面及び側面において、露出した状態になっ
ており、アモルファスシリコンの上面、側面、及び、層
間絶縁膜の上面は、ウェハー表面を形成している。上記
したような処理を受けた半導体基板及びアモルファスシ
リコンを総称して、ここでは、ウェハーと呼ぶ。また、
これ以降、半球状やマッシュルーム形状を有するシリコ
ン膜表面のグレインをＨＳＧと呼ぶ。

【００４０】図１において、ウェハーは、試料室１１に
取り付けられたドア１４を介して、真空ポンプによって
１ｘ１０^-6Ｔｏｒｒ程度の水分分圧以下の真空度に保た
れた試料室１１にキャリッジにより搬入され、また試料
室１１内に導かれたウェハーの表面上の自然酸化膜は、
ＨＦ水溶液による処理で予め除去されている。

【００４１】図示された半導体製造装置において、ウェ
ハーは、試料室１１にゲートバルブ（図示せず）を介し
て連結されたウェハー搬送室１３に導かれる。ウェハー
搬送室１３は、その内部に搬送用ロボット（図示せず）
を有している。ウェハー搬送室１３に設置された搬送用
ロボットにより、ウェハーは、ウェハー搬送室１３から
反応室１２に送られる。

【００４２】反応室１２は、石英、ＳｉＣ等によって形
成されたチャンバー部と、該チャンバー部の下部に設け
られ、大気との隔絶用ベローズ部とを備えている。隔絶
用ベローズ部は、気体不純物を除去されたウェハーを所
定の方向、例えば、図の表裏方向に移動させることがで
きる。具体的な装置構造を図２に示す。

【００４３】図２に示すように、反応室２０１（図１の
反応室１２に相当する）の外側には、コイルによって形
成されたヒーター２０７が設けられており、且つ、反応
室２０１内は、真空ポンプ及び補助真空ポンプによって
排気される。更に、反応室２０１内には、ウェハーを複
数枚収容可能なウェハー設置用ボート２０５が設置台２
０４上に位置付けられていると共に、シラン（Ｓｉ
Ｈ₄）等のシリコン含有ガス及びＮ₂等の不活性ガスを導
入するための導入管が接続されている。この場合、設置
台２０４及びウェハー設置用ボート２０５は、反応室２
０１内の隔絶用ベローズ２０２に固定されており、隔絶
用ベローズ２０２の伸縮に応じて、反応室２０１内を図
の表裏方向に移動できる。２１は真空ポンプ、２２はウ
エハ搬送用ロボット、２６はドライポンプ、２０６はダ
ミーウエハである。

【００４４】ウェハーが反応室２０１に搬送される前
に、反応室２０１内には、シリコン含有ガスとしてシラ
ンガスが導かれる。このとき、反応室２０１は、１ｘ１
０^-8Ｔｏｒｒ程度の真空度に保たれ、且つ、シリコン含
有ガスの分解温度以上の温度、例えば、５６０℃に保た
れている。ただし、ＨＳＧ形成を行う温度において、前
記シリコン含有ガス導入が行われても良い。

【００４５】この雰囲気の下で、ウェハー搬送室１３か
ら反応室１２に導入されることで、ウェハーが加熱さ
れ、ウェハー温度が安定した後にシランガスが５０ｓｃ
ｃｍの流量でウェハー上に照射される。シランガスはウ
ェハーのアモルファスシリコン表面で分解し、結晶核が
形成される。このシランガス導入後に、１０分間、真空
中に維持することにより、アニールすると、アモルファ
スシリコンの上面及び側面には、ＨＳＧが形成された。

【００４６】具体的には、図２に示すキャリアカッセッ
ト２３より、５０枚のウェハーをウェハー設置用ボート
２０５の上側（ガス導入口の側）から下側（設置台側）
までの全てのスロットに設置して、ＨＳＧの成長を行な
った。この結果、ボート２０５の上から下までのウェハ
全てにＨＳＧが形成されたものの、ＨＳＧの形状やサイ
ズがボート２０５の場所により異なることが明らかにな
った。ボート２０５の上側の方が下側に比べてグレイン
のサイズが大きく、グレインの形状も球に近く、下部電
極との接触面積が狭いことがわかった。

【００４７】具体的には、ＴＯＰ側のグレイン径が８０
０Å程度であるのに対して、下側のグレイン径は、７０
０Å程度であった。しかし、ＨＳＧの密度自体に大きな
差は見られなかった。

【００４８】この原因を調査するために、ＨＳＧ形成プ
ロセスにおけるアニール終了後のボート下降速度を変化
させた。ボート２０５の下降速度を１０ｍｍ／ｍｉｎと
した場合と、４００ｍｍ／ｍｉｎと下場合で比較したと
ころ、グレインサイズのボートポジションでの違いが大
きいのは、下降速度を遅くした場合の方が顕著であっ
た。１０ｍｍ／ｍｉｎで下降させた場合には、ボート上
側のウェハのＨＳＧは大きく成長し、グレイン同士がつ
ながった形状を有するものがほとんどであった。これに
対して、４００ｍｍ／ｍｉｎで下降させたものは、ボー
ト上側の方で成長したウェハでのＨＳＧグレインがボー
ト下側でＨＳＧ成長したウェハ上のＨＳＧに比べてグレ
インサイズは大きいものの、ほとんどのＨＳＧグレイン
同士がつながるといったようなことは起こらなかった。

【００４９】この結果より、ロードロックタイプを有す
る装置では、装置内の酸素濃度や水分分圧が低いため
に、ボートを下降している間にもＨＳＧの成長が継続す
るものと考えられる。ボート上側のグレインが大きくな
るのは、ヒーターにより加熱されているゾーンを上側の
ウェハーほど長い時間をかけて通過するためであると考
えられる。

【００５０】この問題を解決し、ボートのポジションに
依存せず、均一なＨＳＧを形成するためには、ＨＳＧの
成長が適度になった時点で完全に停止し、この効果をボ
ート下降時にも継続させることで可能になると考えられ
る。

【００５１】そこで、ＨＳＧ形成プロセスにおけるアニ
ール処理が終了した時点で、ウェハ表面に酸素ガスを照
射することで表面を酸化し、シリコン原子の表面マイグ
レーションを抑制することを試みた。

【００５２】具体的には、５６０℃でシラン照射とアニ
ール処理を行い、その後に酸素ガスを照射し、ボート下
降速度１０ｍｍ／ｍｉｎでボート２０５を下げた。この
ときの酸素照射圧力を、０．００５ｔｏｒｒおよび０．
０１ｔｏｒｒ、０．１Ｔｏｒｒの３つの圧力の下で２分
および５分間照射して比較を行なった。

【００５３】この結果、０．００５ｔｏｒｒでは、酸素
照射しない場合よりも、ボートの位置依存性がグレイン
サイズに及ぼす影響は少なくなったものの、グレインの
成長度合いがボート上部側（グレイン径８５０Å）の方
がボート下部側（グレイン径７５０Å）より強いことが
わかった。また、２分照射した場合よりも５分照射した
場合の方が、グレインサイズの違いは小さくなった。

【００５４】一方、０．０１ｔｏｒｒで２分間酸素照射
した場合でも、ボートの上部と下部側でグレイン径の違
いが若干見られた。一方で、５分間酸素照射した後にボ
ートを下降した場合には、グレイン径はボート２０５の
場所に依存せず、７００Åであった。さらに、グレイン
の形状もボート２０５の場所に依存していない。０．１
ｔｏｒｒで酸素照射した場合には、照射時間に依存せ
ず、均一なＨＳＧがボートポジションにも依存せず得ら
れた。そのグレインの形状は、０．０１ｔｏｒｒで５分
間酸素照射したものとは、ほとんど同じであった。

【００５５】以上のことより、適切な条件下において酸
素を照射することで、グレイン成長を抑制でき、ボート
の下降時の影響を完全に抑制できることが判った。

【００５６】（実施形態２）本発明の実施形態２では、
ロードロックタイプではない図３に示す縦型ＬＰＣＶＤ
装置を用いることで、特開平０３−２７２１６５号公報
に記載の方法を用いてＨＳＧを形成することを検討し
た。

【００５７】このプロセスでは、ＬＰＣＶＤのシリコン
膜成長においてシリコン膜の結晶性がアモルファスから
ポリシリコンに遷移する温度で半球状のグレインが形成
されるというものである。この膜を積層型キャパシタの
下部電極に適用することで、電極表面積が大幅に増加す
ることで、蓄積電荷量が増加する。

【００５８】図３の装置を用いて、ＨＳＧを成長する温
度を、内部熱電対で測定したところ５９０℃であった。
一方、外部熱電対の温度は５５０℃であった。この温度
において、５００ｓｃｃｍでシランガスを１Ｔｏｒｒの
圧力で流し、１０００Åのシリコン膜をリンがドープさ
れた多結晶シリコン膜上に堆積し、反応部で１０，１
２，１４，１６，１８，２０，および３０分のアニール
を行った。

【００５９】その後、熱窒化プロセス＋ＣＶＤ窒化膜成
長＋窒化膜酸化により容量絶縁膜を形成し、上部電極で
あるポリシリコン電極を堆積した。ＨＳＧ中への不純物
の拡散は、容量膜形成時の加熱処理中に、ＨＳＧ下部の
リンが添加されたポリシリコンからＨＳＧに熱拡散させ
る方法を用いた。

【００６０】ＨＳＧ成長後のウェハを観察した結果、ど
のアニール時間で処理しても、ＨＳＧがウェハ表面に形
成できていることがわかった。しかし、ＨＳＧの形状
は、アニール時間により変化しており、これがデバイス
特性にも影響を与えることがわかった。この実験では、
通常のＬＰＣＶＤ装置を使用しているために、ＨＳＧ成
長のためのアニール処理後のボート下降時に、大気が炉
内に入り込み、ＨＳＧ表面を酸化してしまうらしく、ボ
ートの位置によるＨＳＧ形状やサイズの違いは、ほとん
ど見られなかった。図４に、ボート下降時の装置状態を
示す。

【００６１】図５に、アニール時間の違いによる、電極
表面積の増加量とキャパシタの空乏層の伸び具合およ
び、グレイン形状を示す。これより、デバイス特性に最
適な空乏層が伸びていない状態と高い容量を実現する、
最適なアニール時間は、範囲が非常に狭いことがわか
る。実際には、１４分程度が最適であることがわかる。

【００６２】この理由は、アニール時間が１０分，１２
分と短いと、グレイン成長が不十分であり、容量増加率
が低い点にある。また、アニール時間を１６分から２０
分と長くしていくと、容量増加率は高くなるものの、表
面凹凸を構成するグレインが球に非常に近い形状で下地
上に成長する。

【００６３】この結果、下地ポリシリコンとＨＳＧが接
触する面積が減少することにより、リンがグレインに拡
散できるパスが減少し、グレイン中のリン濃度を十分に
高くすることができないために、空乏層が伸びてしまう
のである。

【００６４】以上のことから、１４分のアニール処理が
デバイス特性にとって最適なＨＳＧ形成条件であった。
しかし、この１４分のアニール処理を採用したＨＳＧ形
成プロセスを連続して行ったところ、新たな問題が発生
した。この問題とは、パーティクルが大幅に増加すると
いう点である。

【００６５】５回プロセスを繰り返したところ、６イン
チウェハ上に約５００個のパーティクルが発生した。発
生の原因を調べたところ、シランガスを流した後に１４
分という短い真空引き時間では、十分な炉内のパージに
ならないため、ボート２０５の下降時に大気中の有機物
や水分が炉内に入り込み、残留したシランガスと強烈に
反応して、パーティクルを発生することが明らかとなっ
た。特に、排気配管部でのゴミの発生が顕著であった。
このように、パーティクルを発生する条件では、デバイ
スを製造しても、ゴミに起因して良品の得られる確率が
低下した。

【００６６】そこで、シランガスを流し、この後に継続
して１４分のアニール処理をした後に、酸素ガスを２分
間０．１Ｔｏｒｒの圧力で反応部２０１の炉中に導入
し、この後に窒素ガスを５００ｓｃｃｍ流しながら、
０．１Ｔｏｒｒの雰囲気で２０分間パージをし、ウェハ
設置用ボート２０５を下降する方法を検討した。この結
果、パーティクルの発生が抑制できた。また、反応部の
炉内において、デバイス特性に最適な形状とサイズを有
するＨＳＧが均一に形成することができた。パーティク
ルが減少したのは、大気開放（ボート２０５の下降時）
するまえに十分なパージができたためだと考える。この
パージ中にＨＳＧの形状やサイズが変化しないのは、酸
素ガスの添加により、シリコン膜表面が酸化され、膜表
面でのシリコン膜のマイグレーションが抑制できたため
だと考える。

【００６７】尚、酸素ガスの代わりに、Ｎ₂ＯやＯ₃ガス
を用いても同様の効果が得られる。また、これとは種類
は異なっても、シリコン膜表面に付着あるいは反応して
シリコン膜のマイグレーションを抑制するガスであれ
ば、酸素ガスの代わりに使用できる。

【００６８】

【発明の効果】以上説明したように本発明によれば、反
応部の炉内で半球状あるいはマッシュルーム状のグレイ
ンをアニールにより形成する際に、グレインの形状やサ
イズがデバイスにとって最適な形状になった時点で酸素
等のガスを添加することにより、シリコン膜表面でのシ
リコン原子のマイグレーションを抑制し、最適な形状の
グレインを得ることができる。

【図面の簡単な説明】

【図１】本発明の実施形態１に係る半導体装置の製造方
法を実施するための半導体製造装置を示す構成図であ
る。

【図２】本発明の実施形態１に係る半導体装置の製造方
法を実施するための具体的な半導体製造装置を示す構成
図である。

【図３】本発明の実施形態２に係る半導体装置の製造方
法を実施するための半導体製造装置を示す構成図であ
る。

【図４】本発明の実施形態２に係る半導体装置の製造方
法を実施するための半導体製造装置の動作状態を示す構
成図である。

【図５】本発明の実施形態２に係る製造方法における、
アニール時間の違いによる電極表面積の増加量とキャパ
シタの空乏層の伸び具合および、グレイン形状を示す特
性図である。

【符号の説明】

１０ウェハ１００半導体基板１０１デバイス層１１試料室１２反応室１３ウェハ搬送室２３カセット１４ドア２１真空ポンプ２２ウェハ搬送用ロボット２０１反応部２０２ベローズ２４、２０７ヒーター２５主真空ポンプ２６ドライポンプ２０５ウェハ設置用ボート２０４設置台２０６ダミーウェハ

Claims

【特許請求の範囲】

【請求項１】非晶質シリコン表面での微結晶粒をアニ
ール処理により成長させる半導体装置の製造方法であっ
て、微結晶粒が所望のサイズに達した時点でシリコン原子の
表面マイグレーションを阻害するガスを添加することに
より、グレイン成長を停止させるものであることを特徴
とする半導体素子の製造方法。
【請求項２】前記マイグレーションを阻害するガスと
して、酸素原子を含むガスを添加するものであることを
特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】前記ガスの添加は、微結晶粒を成長させ
るためのアニール温度と同じ条件の下に行なうものであ
ることを特徴とする請求項１に記載の半導体装置の製造
方法。
【請求項４】前記微結晶粒の成長のためのアニール
は、真空中あるいは不活性ガスまたは窒素雰囲気中にて
行なうものであることを特徴とする請求項１に記載の半
導体装置の製造方法。
【請求項５】前記ガスの添加圧力は、１Ｘ１０^-2Ｔｏ
ｒｒよりも高い圧力に設定することを特徴とする請求項
１に記載の半導体装置の製造方法。
【請求項６】前記形成される微結晶粒の形状は、半球
あるいはマッシュルーム状であることを特徴とする請求
項１に記載の半導体装置の製造方法。
【請求項７】前記半球あるいはマッシュルーム状のグ
レイの形状を制御することにより、前記グレイン中へ不
純物の拡散する濃度を制御することを特徴とする請求項
１に記載の半導体装置の製造方法。