JP3242901B2 - 半導体形成方法及び装置 - Google Patents

半導体形成方法及び装置

Info

Publication number
JP3242901B2
JP3242901B2 JP17209299A JP17209299A JP3242901B2 JP 3242901 B2 JP3242901 B2 JP 3242901B2 JP 17209299 A JP17209299 A JP 17209299A JP 17209299 A JP17209299 A JP 17209299A JP 3242901 B2 JP3242901 B2 JP 3242901B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
chamber
annealing
amorphous silicon
hsg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17209299A
Other languages
English (en)
Other versions
JP2001007285A (ja
Inventor
亮 清水
邦年 難波
篤毅 深沢
Original Assignee
日本エー・エス・エム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本エー・エス・エム株式会社 filed Critical 日本エー・エス・エム株式会社
Priority to JP17209299A priority Critical patent/JP3242901B2/ja
Priority to US09/591,589 priority patent/US6383900B1/en
Priority to KR1020000033217A priority patent/KR20010049562A/ko
Publication of JP2001007285A publication Critical patent/JP2001007285A/ja
Application granted granted Critical
Publication of JP3242901B2 publication Critical patent/JP3242901B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願は半導体素子の製造に関
し，特にキャパシタ電極表面の多結晶シリコン膜の形成
方法及び装置に関する。
【０００２】
【従来の技術】近年の半導体装置の高集積化に伴い，セ
ル面積の縮小が要求されている。特に，１つのトランジ
スタ及び１つのキャパシタで１ビットを構成するダイナ
ミック・ランダム・アクセス・メモリ(DRAM)ではセル面
積を縮小するとキャパシタ電極面積が縮小しデータ保持
時間の低下につながる。またセル面積が縮小すると，容
量値が低下し，α線等によるメモリデータ消失を防止す
るための最低容量の確保が困難になる。
【０００３】セル面積を縮小しかつキャパシタ電極面積
を増加させる方法として，シリンダー構造（図１(a)）
及びフィン構造（図１(b)）等の３次元構造を有するキ
ャパシタが考案され，実用化されている。しかしこの方
法では限界がある。また，容量値を増加させるためにシ
リコンの厚膜スタック表面に誘電率の高いタンタルオキ
サイド(Ta2O5)（図１(c)）若しくは強誘電膜のバリウム
チタン酸ストロンチウム(Ba(x)Sr(1-x)TiO3)（図１
(d)）等の薄膜を成膜することも検討されているが未だ
実用化されてはいない。
【０００４】そこでキャパシタ電極表面のSiを凹凸にし
て表面積を増加させるHSGプロセスが注目されている。
アモルファスシリコン表面の活性面にのみ選択的に活性
なアモルファス／ポリシリコン混相を成長させ，約560
℃の温度でアニールする。すると表面のポリシリコンが
核となって混相活性層のアモルファスが移動（マイグレ
ーション）しポリクリスタルに結晶化しポリシリコンの
結晶粒（グレイン）が成長する。その結果アモルファス
シリコン電極の表面に凹凸形状のポリシリコン膜(HSG)
が形成される（図１(e)）。
【０００５】
【発明が解決しようとする課題】しかし，このHSGプロ
セスを用いる場合，下地アモルファスシリコンがマイグ
レーションする際ドーピングされたリン原子(P)がシリ
コン(Si)に比べ動きにくいためHSGグレイン中のリン濃
度が低下するという問題が生じる。その結果，C-V測定
を行うと負電圧側で容量が低下（空乏化）する。またCm
im／Cmaxの比率がHSG形成前の0.85〜0.40まで悪化して
しまう。
【０００６】そこで，従来は別の装置によりPH3をドー
ピングして欠乏したリンを補う方法が取られてきたが，
一度大気に触れた半導体基板はPH3アニール前に洗浄す
る必要があり，工程数の増加，及び再洗浄によりHSGグ
レインがエッチングされ表面積が低下するといった問題
があった。
【０００７】また，たとえ洗浄することなく半導体基板
がPH3リアクタに搬送されたとしても，清浄な雰囲気内
ではHSGのマイグレーションが進行し，複数の半導体基
板を一括処理するバッチ方式ではボートの上部と下部の
半導体基板におけるマイグレーションの程度に差が生じ
グレインサイズが変化してしまうという問題があった。
【０００８】したがって，本発明の目的は，工程数が増
加せずかつ表面積が低下することのないHSGを形成する
ための装置を与えることである。
【０００９】また，本発明の他の目的は，HSGのマイグ
レーションが進行せず，ボートの上部及び下部で均一な
グレインサイズを有するHSGを形成する方法を与えるこ
とである。
【００１０】さらに，本発明の他の目的は，安定でかつ
再現性に優れたHSGの製造方法及び装置を与えることで
ある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に，本発明に係る方法及び装置は以下の工程及び手段か
ら成る。
【００１２】本発明に係る，半導体基板上のアモルファ
スシリコン表面の自然酸化膜を前処理により除去し，前
記半導体基板をプロセス温度までヒートアップすること
によりダングリングボンドの水素を脱離させ，シリコン
化合物の雰囲気中でアモルファスシリコン表面の活性面
にのみ選択的にアモルファスシリコン／ポリシリコン混
相薄膜を成長させ連続的にアニールすることにより表面
が凹凸のHSGを形成する方法は，さらにリン化合物及び
その希釈ガスを前記半導体基板がプロセス温度までヒー
トアップされる最中に反応室内に供給する工程と，前記
半導体基板をリン化合物及びその希釈ガスを含む雰囲気
中でアニールする工程と，を含むことを特徴とする。
【００１３】好適には，前記シリコン化合物はSiH4であ
る。
【００１４】また，好適には，前記リン化合物はPH3で
ある。
【００１５】具体的には，前記希釈ガスは，窒素，アル
ゴン，ヘリウム等の不活性ガスまたは水素のいずれか若
しくは２種類以上の混合ガスである。
【００１６】さらに好適には，前記HSGを形成する反応
室と前記リン化合物雰囲気中でアニールする反応室は独
立であり，前記半導体基板は，両反応室間を減圧下で大
気に晒されることなく移動する。
【００１７】一方，本発明に係る，半導体基板上のアモ
ルファスシリコン表面の自然酸化膜を前処理により除去
し，前記半導体基板をプロセス温度までヒートアップす
ることによりダングリングボンドの水素を脱離させ，シ
リコン化合物の雰囲気中でアモルファスシリコン表面の
活性面にのみ選択的にアモルファスシリコン／ポリシリ
コン混相薄膜を成長させ連続的にアニールすることによ
り表面を凹凸にマイグレーションさせ，リン化合物及び
その希釈ガスを含む雰囲気中でアニールすることにより
リン原子の欠乏を補うHSGを形成する方法において使用
するための装置は，第１の反応室と，前記第１の反応室
の下部に接続された昇降装置付きの第１のチャンバと，
第２の反応室と，前記第２の反応室の下部に接続された
昇降装置付きの第２のチャンバと，前記第１のチャンバ
から第２のチャンバへ半導体基板を移送するための，そ
れぞれのチャンバに接続された移送手段と，から成り，
前記移送手段は前記半導体基板を減圧下で大気にさらす
ことなく第１のチャンバから第２のチャンバへ移送する
ことを特徴とする。
【００１８】好適には，前記移送手段と前記第１のチャ
ンバとの間及び前記移送手段と前記第２のチャンバとの
間にはそれぞれゲートバルブが設けられている。
【００１９】
【発明の実施の形態】以下，図面を参照しながら本願発
明を説明する。
【００２０】本発明に係る，半導体基板上のアモルファ
スシリコン表面の自然酸化膜を前処理により除去し，前
記半導体基板をプロセス温度までヒートアップすること
によりダングリングボンドの水素を脱離させ，シリコン
化合物の雰囲気中でアモルファスシリコン表面の活性面
にのみ選択的にアモルファスシリコン／ポリシリコン混
相薄膜を成長させ連続的にアニールすることにより表面
を凹凸にマイグレーションさせ，リン化合物及びその希
釈ガスを含む雰囲気中でアニールすることによりリン原
子の欠乏を補うHSGを形成する方法において使用するた
めの装置は，表面反応薄膜形成リアクタ（S.R.Dリアク
タ）3と，該S.R.Dリアクタ3の下部に接続された昇降装
置付きの第１のボートエレベータチャンバ（BEC）手段1
2と，S.R.Dリアクタ3の反対側に設置されたPH3アニール
処理装置（PH3リアクタ）2と，該PH 3リアクタ2の下部に
接続された昇降装置付きの第２のBEC（図示せず）と，
前記第１のBEC12から第２のBECへ半導体基板7を一枚ず
つ移送するための，第１及び第２のBECに接続されたウ
エハトランスファーモジュール(TM)1と，から成り，該T
M1は半導体基板7を減圧下で大気にさらすことなく第１
のBEC12から第２のBECへ移送することを特徴とする。
【００２１】図２は本発明に係る装置の平面図であり，
図３は図２のA-A端面図を略示したものでる。本発明に
係る装置は，略円筒形の石英からなるS.R.Dリアクタ3
と，反応ガスをS.R.Dリアクタ内に流入させるためのガ
ス流入ポート14及び反応室内の反応ガスを排気するため
の排気口18を有する。排気口18は外部のターボ分子ポン
プ5に結合されており，反応室内部を所定の圧力に保持
する。反応室の外部には該反応室を囲うようにしてヒー
ター13が設けられ，反応室内を所望の温度に加熱する。
【００２２】図３(a)は処理前の装置の端面図である。
S.R.Dリアクタ3の下部にはBEC手段12が設けられ，上部
のS.R.Dリアクタと同軸かつ気密に結合されている。BEC
12は半導体ウエハを積載した略円筒形状のボート手段11
を軸線19に沿って支持する。また，当該BEC12はドライ
ポンプ（図示せず）に結合された排気口8を有する。さ
らに，BEC12は昇降機構を有し，該昇降機構は軸線19に
対して対称に設けられたボールネジ(10,10')及びボール
ネジの回転力を上下並進動力に変換する変換手段(20,2
0')から成る。好適には該ボールネジ(10,10')は電動モ
ーターに結合され，ボールネジ(10,10')の回転とともに
ボート手段11はS.R.Dリアクタ3内部に進入する。該ボー
ルネジの内側には軸線19に対称にベローズ手段(9,9')が
設けられている。ベローズ手段(9,9')は上下方向に伸縮
自在であり，上記ボート手段11を大気から遮断する。
【００２３】図３(b)は処理中の装置の端面図である。
ボート手段11が昇降機構によって完全にS.R.Dリアクタ3
内にロードされたとき，S.R.Dリアクタ3及びBEC12とは
シール面16でシールされる。BEC12のレベル15におい
て，BEC12とTM1が接続されている。接続面にはゲートバ
ルブ6が設けられ，ボート手段11へのウエハ7の搬入及び
搬出の際にのみ開かれる。TM1の内部はドライポンプに
よって0.5〜1.5Torrに保持され，第１のBEC12から第２
のBECへの半導体ウエハ7の移送は大気に晒されることな
くTM1内において低圧下で実行される。
【００２４】上記S.R.Dリアクタ3と反対側にあって，S.
R.Dリアクタ3及びBEC12と全く対称的にPH3アニール処理
装置（PH3リアクタ）2及び第２のBEC（図示せず）が設
けられている。
【００２５】一方，本発明に係る，半導体基板上のアモ
ルファスシリコン表面の自然酸化膜を前処理により除去
し，前記半導体基板をプロセス温度までヒートアップす
ることによりダングリングボンドの水素を脱離させ，シ
リコン化合物の雰囲気中でアモルファスシリコン表面の
活性面にのみ選択的にアモルファスシリコン／ポリシリ
コン混相薄膜を成長させ連続的にアニールすることによ
り表面が凹凸のHSGを形成する方法は，さらに，リン化
合物及びその希釈ガスを前記半導体基板がプロセス温度
までヒートアップされる最中に反応室内に供給する工程
と，前記半導体基板をリン化合物及びその希釈ガスを含
む雰囲気中でアニールする工程と，を含むことを特徴と
する。
【００２６】図４〜６を参照して，図４(a)に示される
ように，キャパシタ電極は，半導体基板(Si)34の上に均
一に形成された層間膜(SiO2)33，該層間膜33の上に形成
されたアモルファスシリコン膜31，及び該アモルファス
シリコン膜31と半導体基板34を連結するポリシリコン32
から成る。またキャパシタ電極には自然酸化膜30が付着
している（図４(a)）。
【００２７】前処理として，半導体ウエハを所定の時間
希弗酸に浸け自然酸化膜を除去し，純水でリンスし，乾
燥させる。その後半導体ウエハはカセットモジュール4
に投入されドライポンプにより真空排気され窒素を流し
ながら1Torrに制御される。この時アモルファスシリコ
ン31の表面のダングリングボンド35には水素原子36が結
合している（図４(b)）。
【００２８】1Torrに制御されたカセットモジュール4内
の半導体ウエハ7は，同様に1Torrに制御されたTM1を介
して，S.R.Dリアクタ3の下部に接続されたBEC12のボー
ト手段11に一枚ずつ搬送される。この時ボート手段11は
BEC12内にあり，半導体ウエハが一枚搬送される毎に上
記昇降機構によって一段分上昇するように設計されてい
る。カセットモジュール4内の半導体ウエハ7がすべてボ
ート手段11に搬送された後，ゲートバルブ6が閉じら
れ，TM1とBEC12は切り離される。BEC12は複数の積載さ
れた半導体ウエハを有するボート手段11を昇降機構によ
ってS.R.Dリアクタ3へロードする。この時S.R.Dリアク
タ3はターボ分子ポンプ5により1E-5〜1E-1Torrに設定さ
れる。次に複数の積載された半導体ウエハは，ヒーター
13により所定の時間の間に約560℃までヒートアップさ
れる。すると，ダングリングボンド35に結合していた水
素原子36が離れ，裸の状態になる（図４(c)）。
【００２９】ヒートアップ終了後，30〜50％に希釈した
SiH4ガスがガス流入ポート14からS.R.Dリアクタ3内に導
入され，アモルファスシリコン31上にのみ選択的に活性
なアモルファスシリコン／ポリシリコンの混相薄膜37が
形成される（図５(d)）。
【００３０】その後ガスを止め，S.R.Dリアクタ内の圧
力をベース圧力(1E-9〜1E-7Torr)まで真空引きし，連続
的にアニール処理を行う。すると表面からマイグレーシ
ョンが生じ，アモルファスシリコン表面にHSG38が形成
される（図５(e)）。ここで，アモルファスシリコン／
ポリシリコンの混相成長膜厚を制御することによってHS
G密度を制御することができ，またアニール時間を調整
することによってHSGグレインサイズを調整し，任意のH
SG密度のグレインサイズを得ることもできる。
【００３１】次に，ボート11をアンロードし（すなわ
ち，昇降機構によりボート11を１段ずつ下げて）処理済
みの半導体ウエハを1Torrに制御されたTM1を介して第２
のBEC内の第２のボート手段に一枚ずつ移送する。すべ
ての半導体ウエハの移送が終了すると，TM1と第２のBEC
はゲートバルブによって切り離される。ここで注意すべ
き点は，第１の反応室から第２の反応室まで移送する際
に半導体ウエハは大気に触れることがないということで
ある。したがって，自然酸化膜の形成及びパーティクル
汚染の心配はなくなり，洗浄工程を省略することができ
た。
【００３２】第２のBECは複数の積載された半導体ウエ
ハを有するボート手段を昇降機構によってPH3リアクタ2
へロードする。ロード後すぐに所定の量のPH3ガス及び
希釈ガスをPH3リアクタ内に供給する。希釈ガスとし
て，窒素，アルゴン，ヘリウム等の不活性ガスまたは水
素のいずれか若しくはそれらの混合物が使用され得る。
PH3ガス及び希釈ガスをPH3リアクタ内に流した状態で複
数の積載された半導体ウエハを所定の温度に達するまで
ヒートアップする。すると，半導体ウエハのマイグレー
ションの進行が抑制されHSG38のダングリングボンド39
にはリン原子Pが結合する（図６(f)）。
【００３３】所定の温度に達した後所定の時間PH3アニ
ールを行う（図６(g)）。
【００３４】ここで注目すべき点は，PH3アニール開始
前，すなわち半導体ウエハをプロセス温度まで昇温する
ヒートアップ中にPH3ガスをリアクタ内に供給すること
によって，HSG形成後の表面のマイグレーションを抑制
することができ，ボート内での位置によるグレインサイ
ズの不均一性を改善することができるということであ
る。
【００３５】HSG形成後の半導体ウエハのマイグレーシ
ョンを止めるためにはHSG表面の活性面を安定な物質で
終端するか若しくは充分に冷却して結晶化させることが
必要である。しかし，酸素等を流し表面を終端すること
は表面積の低下につながるし，半導体ウエハを冷却する
には時間がかかり生産性が悪くなるので，これらいずれ
の方法も採用することはできない。そこで比較的低温で
分解するPH3ガスをヒートアップ中から流したところ，H
SG表面の活性面を終端し，マイグレーションを抑制する
効果があることを見出した。
【００３６】
【実施例】以下の条件で容量増加率の測定を行った。
【００３７】(2)HSGの形成： ドライポンプにより1Torrに制御されたTM1を介し，カセ
ットモジュール4から第１のBEC12内のボート手段11へ前
処理の済んだ半導体ウエハ7を一枚ずつ搬送した。一枚
搬送する度に昇降機構(10,20,10',20')によってボート
手段11が上昇し，すべての半導体ウエハ7が搬送された
後にゲートバルブ6が閉じられ，BEC12はボート手段11を
S.R.Dリアクタ3内にロードした。ボート手段11のロード
後のS.R.Dリアクタ3はターボ分子ポンプにより排気し，
内部の圧力を，Heガスを100sccm流しながら1E-3Torrに
制御した。次にS.R.Dリアクタ3内部をヒーター13により
560℃まで20分間ヒートアップした。その後，40％に希
釈したSiH4を60sccm流した。次にS.R.Dリアクタ3内をタ
ーボ分子ポンプによりベース圧力（1E-8Torr）まで真空
引きした状態で連続的にアニール処理を実行した。
【００３８】(2)HSGの形成：ドライポンプにより1Torr
に制御されたTM1を介し，カセットモジュール4から第１
のBEC12内のボート手段11へ前処理の済んだ半導体ウエ
ハ7を一枚ずつ搬送した。一枚搬送する度に昇降機構(1
0,20,10',20')によってボート手段11が上昇し，すべて
の半導体ウエハ7が搬送された後にゲートバルブ6が閉じ
られ，BEC12はボート手段11をS.R.Dリアクタ3内にロー
ドした。ボート手段11のロード後のS.R.Dリアクタ3はタ
ーボ分子ポンプにより排気し，内部の圧力を，Heガスを
100sccm流しながら1E-3Torrに制御した。次にS.R.Dリア
クタ3内部をヒーター13により560℃まで20秒間ヒートア
ップした。その後，40％に希釈したSiH4を60sccm流し
た。次にS.R.Dリアクタ3内をターボ分子ポンプによりベ
ース圧力（1E-8Torr）まで真空引きした状態で連続的に
アニール処理を実行した。
【００３９】(3)PH3アニール：アニール処理の終了後，
BEC12はボート手段11をアンロードした。半導体ウエハ
は再び一枚ずつボート手段11から取り出され，S.R.Dリ
アクタ3から搬出された。この際のS.R.Dリアクタ3内の
圧力は約1Torrであった。ボート手段11は昇降機構によ
り半導体ウエハが搬出する度に下降し，すべての半導体
ウエハの搬出が終了すると，再びゲートバルブ6が閉じ
られた。
【００４０】S.R.Dリアクタ3から搬出された半導体ウエ
ハ7は，1Torrに制御されたTM1を介して第２のBEC内のボ
ート手段に一枚ずつ搬入され，すべての搬入が終了した
後ゲートバルブが閉じられた。第２のBECは昇降機構に
よりボート手段をPH3リアクタ内にロードした。ロード
後直ちにPH3ガスを500sccm流しながら650℃まで30分間
ヒートアップした。続けて１時間PH3アニールを実行し
た。
【００４１】表１は上記条件により実験した結果を示し
たものである。
【００４２】
【表１】 本発明に従いHSGが形成されたサンプルｃはグレイン中
のリンの欠乏が無く，HSGが形成されないサンプルaに比
べ約2.5倍の容量増加率が得られた。また，PH3アニール
を行わないサンプルbは空乏化の影響で-1.4Vで容量増加
率が減少している。さらに，PH3アニールリアクタでの
ヒートアップ中にPH3のフローのないサンプルdはマイグ
レーションが進行し表面積が減少していることがわか
る。
【００４３】
【発明の効果】本発明により，半導体ウエハはすべての
処理において，大気に晒されることはなくなり，自然酸
化膜の形成及びパーティクル汚染の心配がなくなった。
また洗浄工程を必要としないため，工程数を減少させる
ことにより生産性を向上させることに成功した。
【００４４】また本発明により，マイグレーションの進
行を適度に抑制することができ，表面積が大きいHSGグ
レインを形成することができた。また，ボートの上部と
下部で均一な表面積サイズを有するHSGグレインを形成
することができた。
【００４５】さらに，本発明により，安定でかつ再現性
に優れたHSGの製造方法及び装置を与えることができ
た。
【図面の簡単な説明】
【図１】図１は，従来技術のキャパシタ電極構造の断面
略示図である。
【図２】図２は，本発明に従う半導体製造装置の平面図
である。
【図３】図３(a)及び(b)は，図２のA-A端面図である。
【図４】図４(a)〜(c)は，本発明に従うHSGを形成する
ための各工程のキャパシタ電極構造の断面略示図であ
る。
【図５】図５(d)及び(e)は，本発明に従うHSGを形成す
るための各工程のキャパシタ電極構造の断面略示図であ
る。
【図６】図６(f)及び(g)は，本発明に従うHSGを形成す
るための各工程のキャパシタ電極構造の断面略示図であ
る。
【符号の説明】
1 ウエハトランスファーモジュール(TM) 2 PH3リアクタ 3 表面反応薄膜形成装置（S.R.Dリアクタ） 4 カセットモジュール 5 ターボ分子ポンプ 6 ゲートバルブ 7 半導体ウエハ 8 排気口 9，9’ ベローズ 10，10’ ボールネジ 11 ボート手段 12 ボートエレベータチャンバー(BEC) 13 ヒーター 14 ガス流入ポート 15 半導体ウエハ搬送レベル 16 シール面 18 排気口 19 軸線 20，20’ 動力変換手段
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開2000−150793（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/8242

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板上のアモルファスシリコン表面
    の自然酸化膜を前処理により除去し、前記半導体基板を
    プロセス温度までヒートアップすることによりダングリ
    ングボンドの水素を脱離させ、シリコン化合物の雰囲気
    中でアモルファスシリコン表面の活性層にのみ選択的に
    アモルファス／ポリシリコン混相薄膜を成長させ連続的
    にアニールすることにより表面が凹凸のHSGを形成する
    方法において、さらにリン化合物及びその希釈ガスを前
    記半導体基板がプロセス温度までヒートアップされる最
    中に反応室内に供給する工程と、 前記半導体基板をリン化合物及びその希釈ガスを含む雰
    囲気中でアニールする工程と、 から成り、前記HSGを形成する反応室と前記リン化合物雰囲気中で
    アニールする反応室は独立であり、前記半導体基板は両
    反応室間を減圧下で大気に晒されることなく移動すると
    ころの方法。
  2. 【請求項２】請求項１に記載の方法であって，前記シリ
    コン化合物はSiH4である，ところの方法。
  3. 【請求項３】請求項１に記載の方法であって前記リン化
    合物はPH3である，ところの方法。
  4. 【請求項４】請求項１に記載の方法であって前記希釈ガ
    スは，窒素，アルゴン，ヘリウム等の不活性ガスまたは
    水素のいずれか若しくは２種類以上の混合ガスである，
    ところの方法。
  5. 【請求項５】半導体基板上のアモルファスシリコン表面
    の自然酸化膜を前処理により除去し，前記半導体基板を
    プロセス温度までヒートアップすることによりダングリ
    ングボンドの水素を脱離させ，シリコン化合物の雰囲気
    中でアモルファスシリコン表面の活性面にのみ選択的に
    アモルファスシリコン／ポリシリコン混相薄膜を成長さ
    せ連続的にアニールすることにより表面を凹凸にマイグ
    レーションさせ，リン化合物及びその希釈ガスを含む雰
    囲気中でアニールすることによりリン原子の欠乏を補う
    HSGを形成する方法において使用するための装置であっ
    て， 第１の反応室と， 前記第１の反応室の下部に接続された昇降装置付きの第
    １のチャンバと， 第２の反応室と， 前記第２の反応室の下部に接続された昇降装置付きの第
    ２のチャンバと， 前記第１のチャンバから第２のチャンバへ半導体基板を
    移送するための，それぞれのチャンバに接続された移送
    手段と， から成り， 前記移送手段は前記半導体基板を減圧下で大気にさらす
    ことなく第１のチャンバから第２のチャンバへ移送する
    ことを特徴とする装置。
  6. 【請求項６】請求項５に記載された装置であって，前記
    移送手段と前記第１のチャンバとの間及び前記移送手段
    と前記第２のチャンバとの間にはそれぞれゲートバルブ
    が設けられている，ところの装置。
JP17209299A 1999-06-18 1999-06-18 半導体形成方法及び装置 Expired - Fee Related JP3242901B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP17209299A JP3242901B2 (ja) 1999-06-18 1999-06-18 半導体形成方法及び装置
US09/591,589 US6383900B1 (en) 1999-06-18 2000-06-09 Method and apparatus for forming polycrystal silicon film
KR1020000033217A KR20010049562A (ko) 1999-06-18 2000-06-16 다결정 실리콘막 형성방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17209299A JP3242901B2 (ja) 1999-06-18 1999-06-18 半導体形成方法及び装置

Publications (2)

Publication Number Publication Date
JP2001007285A JP2001007285A (ja) 2001-01-12
JP3242901B2 true JP3242901B2 (ja) 2001-12-25

Family

ID=15935402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17209299A Expired - Fee Related JP3242901B2 (ja) 1999-06-18 1999-06-18 半導体形成方法及び装置

Country Status (3)

Country Link
US (1) US6383900B1 (ja)
JP (1) JP3242901B2 (ja)
KR (1) KR20010049562A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024165A (ja) * 1999-07-06 2001-01-26 Hitachi Ltd 半導体装置およびその製造方法ならびに半導体製造装置
AUPQ975900A0 (en) * 2000-08-30 2000-09-21 Unisearch Limited A process for the fabrication of a quantum computer
US6403455B1 (en) * 2000-08-31 2002-06-11 Samsung Austin Semiconductor, L.P. Methods of fabricating a memory device
US6991959B2 (en) * 2002-10-10 2006-01-31 Asm Japan K.K. Method of manufacturing silicon carbide film
JP4066332B2 (ja) * 2002-10-10 2008-03-26 日本エー・エス・エム株式会社 シリコンカーバイド膜の製造方法
US7238393B2 (en) * 2003-02-13 2007-07-03 Asm Japan K.K. Method of forming silicon carbide films

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656531A (en) 1993-12-10 1997-08-12 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon from amorphous silicon
JP3029235B2 (ja) * 1993-12-29 2000-04-04 現代電子産業株式会社 半導体素子の電荷貯蔵電極形成方法
US5856007A (en) * 1995-07-18 1999-01-05 Sharan; Sujit Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices
KR0155918B1 (ko) 1995-11-03 1998-12-01 김광호 선택적 텅스텐질화박막을 이용한 반도체장치의 캐패시터 형성방법
US5650351A (en) 1996-01-11 1997-07-22 Vanguard International Semiconductor Company Method to form a capacitor having multiple pillars for advanced DRAMS
US6027970A (en) 1996-05-17 2000-02-22 Micron Technology, Inc. Method of increasing capacitance of memory cells incorporating hemispherical grained silicon
KR100246775B1 (ko) 1996-12-28 2000-03-15 김영환 반도체 소자의 전극 형성방법
KR100259038B1 (ko) 1997-03-31 2000-06-15 윤종용 반도체커패시터제조방법및그에따라형성된반도체커패시터
JPH1140770A (ja) 1997-07-18 1999-02-12 Nec Corp 半導体装置の製造方法および半導体製造装置
KR100301370B1 (ko) 1998-04-29 2001-10-27 윤종용 디램셀커패시터의제조방법
KR100283192B1 (ko) 1998-06-09 2001-04-02 윤종용 반구형결정가입자들을갖는캐패시터의제조방법
JP2000012783A (ja) 1998-06-22 2000-01-14 Nippon Asm Kk 半導体素子の製造方法
US6177696B1 (en) * 1998-08-13 2001-01-23 International Business Machines Corporation Integration scheme enhancing deep trench capacitance in semiconductor integrated circuit devices
US6127221A (en) 1998-09-10 2000-10-03 Vanguard International Semiconductor Corporation In situ, one step, formation of selective hemispherical grain silicon layer, and a nitride-oxide dielectric capacitor layer, for a DRAM application
TW455935B (en) 1998-09-21 2001-09-21 Mosel Vitelic Inc Manufacture method of hemi-spherical grain structure on surface of semiconductor substrate

Also Published As

Publication number Publication date
JP2001007285A (ja) 2001-01-12
US6383900B1 (en) 2002-05-07
KR20010049562A (ko) 2001-06-15

Similar Documents

Publication Publication Date Title
JP3676983B2 (ja) 半導体製造方法、基板処理方法、及び半導体製造装置
US20080246101A1 (en) Method of poly-silicon grain structure formation
TWI443747B (zh) 半導體裝置製造方法以及基板處理方法及設備
KR100861853B1 (ko) 성막 방법, 성막 장치 및 기억 매체
US4341818A (en) Method for producing silicon dioxide/polycrystalline silicon interfaces
JP3242901B2 (ja) 半導体形成方法及び装置
US6211077B1 (en) Method for forming polycrystal silicon film for semiconductor elements
JP2001177057A (ja) アナログ回路用キャパシタ及びその製造方法
JP3400756B2 (ja) 半導体素子の製造方法
JPH11354751A (ja) 半導体装置，半導体装置の製造方法および半導体製造装置
JP3468347B2 (ja) 半導体素子の製造方法
JP2000150815A (ja) 半導体装置の製造方法及び半導体製造装置
JP2855978B2 (ja) 窒化シリコン膜の製造方法
JP3576790B2 (ja) 半球型グレーンの多結晶シリコン膜を有する半導体装置の製造方法
JPH1140763A (ja) 半導体装置の製造方法
JP4655321B2 (ja) 熱処理方法
KR0162006B1 (ko) 캐패시터 구조 및 그 제조 방법
JP2000200883A (ja) メモリセル用キャパシタの製作方法及び基板処理装置
JP4240941B2 (ja) 半導体装置の製造方法および基板処理装置
KR20230017134A (ko) 질화티타늄막을 형성하는 방법, 및 질화티타늄막을 형성하는 장치
US6194292B1 (en) Method of fabricating in-situ doped rough polycrystalline silicon using a single wafer reactor
JPH021124A (ja) 誘電体膜の製造方法
JPH11176760A (ja) 半導体キャパシタ製造設備及びそれを用いた製造方法
EP0902462B1 (en) A method for manufacturing a capacitor lower electrode of a semiconductor memory device
JP2000003992A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071019

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees