JPH1139868A - 半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法 - Google Patents

半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法

Info

Publication number
JPH1139868A
JPH1139868A JP9194637A JP19463797A JPH1139868A JP H1139868 A JPH1139868 A JP H1139868A JP 9194637 A JP9194637 A JP 9194637A JP 19463797 A JP19463797 A JP 19463797A JP H1139868 A JPH1139868 A JP H1139868A
Authority
JP
Japan
Prior art keywords
clock
command
semiconductor integrated
integrated circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9194637A
Other languages
English (en)
Inventor
Hironori Akamatsu
寛範 赤松
Toru Iwata
徹 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9194637A priority Critical patent/JPH1139868A/ja
Priority to US09/115,716 priority patent/US6393577B1/en
Priority to KR1019980029364A priority patent/KR100334362B1/ko
Publication of JPH1139868A publication Critical patent/JPH1139868A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/025—Digital function generators for functions having two-valued amplitude, e.g. Walsh functions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Pulse Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】 【課題】 同一の半導体集積回路システム内に回路特性
の異なるＩＣチップが混在した場合でも、安定した高速
動作が可能な半導体集積回路システム、半導体集積回
路、及び半導体集積回路システムの駆動方法を提供す
る。 【解決手段】 １つのマスターチップ及び複数のスレー
ブチップを含み、所定のクロックの制御によってデータ
の伝送を行う半導体集積回路システムであって、少なく
とも温度及び電源電圧のいずれかを含む該半導体集積回
路システムの状態の変化を検知してその検知結果を示す
情報を生成する検知手段と、該情報を受け取り、該情報
に基づいて該スレーブチップから出力されるデータを伝
送するためのクロックの位相を調整するクロック位相調
整手段と、を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路シ
ステム、半導体集積回路、及び半導体集積回路システム
の駆動方法に関する。特に、クロックに同期して高速に
データ伝送を行う半導体集積回路システム及びその駆動
方法と、半導体集積回路システムに使用される半導体集
積回路に関する。
【０００２】
【従来の技術】近年、マルチメディアに対応する新しい
製品分野が開拓されつつある。マルチメディアの大きな
特徴の１つは、文字、静止画像や音声だけでなく、動画
像を扱うことが挙げられる。動画像の処理には非常に多
くのデータを必要とするため、高いデータ転送レートが
要求される。このような高データ転送レートを実現する
方法の１つとして、データバスのバス幅を広げることに
よって大量のデータを転送することがある。しかし、デ
ータバスのバス幅を広げると、そのシステムの規模が大
きくなるという問題が生じる。そこで、データバスのバ
ス幅を広げずに、データの伝送速度（クロック）を増大
することにより、非常に高速で大量のデータの伝送を行
う半導体集積回路システムが提案されている。
【０００３】例えば、クロックのデュアルエッジでの入
出力を行うSyncLink DRAMを用いるシステムが提案され
ており、Draft Standard for A High-Speed Memory Int
erface (SyncLink)-Draft 0.99 IEEE P1596.7-199X
や、"RAMBUS社製、PURODUCT CATALOG"に記載されてい
る。このような半導体集積回路システムにおいて高速デ
ータ伝送を実現するためにシステムのクロックの速度が
増大すると、マスターチップと各スレーブチップとの距
離（バス長）の違いにより、クロックスキューや各チッ
プ間のスキューなどの問題が生じる。そこで、上記のSy
ncLinkのシステムにおいては、例えば、Draft 0.99 IEE
E P1596.7-199XのP.43 Fig.36に記載されているよう
に、スレーブ側のチップの内部に、マスターチップとの
位置関係（バス長）に応じて、データを出力するタイミ
ングを制御するデータ出力クロックを遅延させる（位相
を調整する）回路が搭載されている。
【０００４】各スレーブチップとマスターチップとの距
離は、システムのイニシャライズ（初期設定）時に検出
され、各スレーブチップのクロックの位相を調整する回
路には、この距離に応じた所定の遅延量が設定される。
このようにして各スレーブチップのデータ出力クロック
の位相を調整することにより、マスターチップが各スレ
ーブチップからのデータを同時に受け取ることができる
ため、高速なデータ伝送を安定に行うことができる。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
ような従来の半導体集積回路システムにおいて用いられ
るＩＣチップ（半導体集積回路）は、全てのＩＣチップ
がある１つのメーカーのＩＣチップであるとは限らな
い。製造メーカーが異なれば、各ＩＣチップに設けられ
たデータ出力クロックの位相を調整する回路の特性、例
えば、温度依存性や電源電圧依存性が異なってくる。本
出願人は、各チップ間におけるデータ出力クロックの位
相を調整する回路の特性の違いは、高速データ伝送を行
うシステム、例えば、２００ＭＨｚ以上のクロックによ
って動作するシステムにおいて問題となることに気が付
いた。このような半導体集積回路システムの温度や電源
電圧の変化は、例えば、使用による温度上昇や、大量の
電力を消費するアプリケーションの実行時などに容易に
生じ得る。
【０００６】即ち、１つの半導体集積回路システム内に
様々なメーカーのＩＣチップが混在した場合、イニシャ
ライズ時に各チップにおけるクロック位相調整回路に対
してバス長に応じた適切な遅延量を設定したとしても、
システムの温度や電源電圧などの条件がイニシャライズ
時から変化すると、各チップにおける遅延量の適正値に
ずれが生じる。各チップにおける遅延量の適正値からの
ずれは、各チップのクロック位相調整回路の特性（温度
依存性や電圧依存性など）により異なるため、条件の変
化に伴って各チップ間の遅延量が整合しなくなってく
る。従って、各チップ間のクロックスキューが補償でき
ず、システムの安定した動作が保証できなくなる場合が
ある。
【０００７】また、たとえ、各メーカーのＩＣチップに
おけるデバイス、例えばトランジスタの温度依存性や電
圧依存性などの特性を統一するように取り決めをしたと
しても、広い温度範囲や電圧範囲（例えば、温度依存性
で−１００〜＋１００℃）にわたって各メーカーのデバ
イス特性を一致させることは困難である。従ってこのよ
うな取り決めは現実的ではない。
【０００８】更に、同一メーカーのＩＣチップであった
としても、ロット間のばらつきなどにより、各ＩＣチッ
プの回路特性が同一であるとは限らない。
【０００９】本発明は、上記事情に鑑みてなされたもの
であり、その目的とするところは、同一の半導体集積回
路システム内に様々なメーカーのＩＣチップが混在した
場合や、各ＩＣチップの回路特性（温度依存性や電圧依
存性など）が異なる場合においても、安定した高速動作
が可能な半導体集積回路システム、半導体集積回路、及
び半導体集積回路システムの駆動方法を提供することに
ある。
【００１０】
【課題を解決するための手段】本発明による半導体集積
回路システムは、１つのマスターチップ及び複数のスレ
ーブチップを含み、所定のクロックの制御によってデー
タの伝送を行う半導体集積回路システムであって、該シ
ステムは、少なくとも温度及び電源電圧のいずれかを含
む該半導体集積回路システムの状態の変化を検知し、そ
の検知結果を示す情報を生成する検知手段と、該情報を
受け取り該情報に基づいて該スレーブチップから出力さ
れるデータを伝送するためのクロックの位相を調整する
クロック位相調整手段と、を含んでおり、そのことによ
り上記目的が達成される。
【００１１】１つの実施の形態において、前記検知手段
は前記マスターチップによって制御され、前記クロック
位相調整手段は前記スレーブチップに含まれる。
【００１２】１つの実施の形態において、前記マスター
チップ及び前記複数のスレーブチップは、コマンドを伝
送するコマンドバスと、該コマンドの伝送を制御するコ
マンドクロックを運ぶ第１のクロック線と、データを伝
送するデータバスと、該データの伝送を制御するデータ
クロックを運ぶ第２のクロック線と、に接続されてお
り、前記検知手段は該マスターチップに備えられてお
り、該マスターチップは、更に、該検知手段が生成する
前記情報をその一部として含むコマンドを生成するコマ
ンド生成手段と、該コマンドを、該コマンドクロックに
基づいて、該コマンドバスに出力するコマンド出力手段
と、を含み、該スレーブチップは、該第１のクロック線
から該コマンドクロックを受け取るクロック入力手段
と、該コマンドクロックに従って、該コマンドバスから
該コマンドを受け取る入力手段と、受け取った該コマン
ドに含まれる該情報を抽出する手段と、該データクロッ
クに従って、該データバスに該スレーブチップ内部のデ
ータを出力するデータ出力手段と、該データクロックを
該第２のクロック線に出力するクロック出力手段と、を
備えており、前記クロック位相調整手段は、該コマンド
クロックを受け取り、該抽出手段によって抽出された該
情報の示す半導体集積回路システムの状態の変化に基づ
いて該コマンドクロックの位相を調整することにより、
データクロックを生成する。
【００１３】１つの実施の形態において、前記コマンド
はパケット方式で伝送され、前記コマンド生成手段は、
前記情報信号及びチップIDを含むコマンドパケットを生
成する。
【００１４】１つの実施の形態において、前記クロック
位相調整手段は前記半導体集積回路システムの状態の変
化に基づいて選択的に用いられれる複数の遅延ユニット
を有している。
【００１５】１つの実施の形態において、前記複数のス
レーブチップの各々は前記検知手段及び前記クロック位
相調整手段を備えている。
【００１６】１つの実施の形態において、前記マスター
チップ及び前記複数のスレーブチップには、コマンドを
伝送するコマンドバス、該コマンドの伝送を制御するコ
マンドクロックを運ぶ第１のクロック線、データを伝送
するデータバス、及び該データの伝送を制御するデータ
クロックを運ぶ第２のクロック線が接続されており、該
複数のスレーブチップの各々は、更に、該第１のクロッ
ク線から該コマンドクロックを受け取るクロック入力手
段と、該コマンドクロックに従って、該コマンドバスか
ら該コマンドを受け取る入力手段と、受け取った該コマ
ンドに基づいて得られた該スレーブチップ内部のデータ
を、該データクロックに従って該データバスに出力する
データ出力手段と、該データクロックを該第２のクロッ
ク線に出力するクロック出力手段と、を備えており、前
記クロック位相調整手段は、前記検知手段から与えられ
る前記情報の示す半導体集積回路システムの状態の変化
に基づいて該コマンドクロックの位相を調整することに
より、該データクロックを生成する。
【００１７】１つの実施の形態において、前記半導体集
積回路システムは第２のクロック位相調整手段を更に含
んでおり、前記第１のクロック位相調整手段及び該第２
のクロック位相調整手段は、１つの動作サイクルにおい
てその一方が位相の調整を行っている間、他方は次の動
作サイクルのための位相調整の準備を行う。
【００１８】本発明による半導体集積回路は、所定のク
ロックに同期して動作する半導体集積回路であって、コ
マンドクロックを受け取るクロック入力手段と、該コマ
ンドクロックに従って、少なくとも温度及び電源電圧の
いずれかを含む状態の変化を示す情報を含むコマンドを
受け取るコマンド入力手段と、受け取った該コマンドか
ら該情報を抽出する手段と、該抽出手段によって抽出さ
れた該情報が示す該状態の変化に基づいて、受け取った
該コマンドクロックの位相を調整することにより、デー
タクロックを生成する、クロック位相調整手段と、該デ
ータクロックに従って、該スレーブチップ内部のデータ
を出力するデータ出力手段と、該データクロックを出力
するクロック出力手段と、を含んでおり、そのことによ
り上記目的が達成される。
【００１９】前記半導体集積回路は第２のクロック位相
調整手段を更に含んでおり、前記第１のクロック位相調
整手段及び該第２のクロック位相調整手段は、１つの動
作サイクルにおいてその一方が位相調整を行っている
間、他方は次の動作サイクルのための位相調整の準備を
行う。
【００２０】本発明によるい半導体集積回路は、所定の
クロックに同期して動作する半導体集積回路であって、
基準クロックを入力するクロック入力手段と、電源レベ
ルに対応した内部クロックを生成する同期手段であっ
て、該基準クロックを受け取り、該電源レベルを変化さ
せることによって該内部クロックを該基準クロックに同
期させて出力し、該内部クロックを該基準クロックに同
期させることによって決定される電源レベルを基準電圧
信号として出力する同期手段と、該基準電圧信号に基づ
いて電源電圧を発生する電源発生手段と、該内部クロッ
クを受け取り、該内部クロックの位相を該電源電圧に基
づいて調整することにより、出力制御クロックを出力す
るクロック位相調整手段と、該出力制御クロックに従っ
て該半導体集積回路内部のデータを出力するデータ出力
手段と、を含んでおり、そのことにより上記目的が達成
される。
【００２１】前記基準クロックは前記半導体集積回路の
動作時と待機時とでその周波数が異なってもよい。
【００２２】前記基準クロックの周波数は動作時よりも
待機時が小さい場合がある。
【００２３】前記電源発生手段は、前記半導体集積回路
の動作時に使用される第１の電源発生部と、該半導体集
積回路の待機時に使用される第２の電源発生部とを含む
場合がある。
【００２４】本発明による半導体集積回路は、所定のク
ロックに同期して動作する半導体集積回路であって、基
準クロックを入力する第１のクロック入力手段と、調整
用クロックを入力する第２のクロック入力手段と、電源
レベルに対応した内部クロックを生成する同期手段であ
って、該調整用クロックを受け取り、該電源レベルを変
化させることによって該内部クロックを該調整用クロッ
クに同期させ、それにより決定される電源レベルを基準
電圧信号として出力する同期手段と、該基準電圧信号に
基づいて電源電圧を発生する電源発生手段と、該基準ク
ロックを受け取り、該基準クロックの位相を該電源電圧
に基づいて調整することにより、出力制御クロックを出
力するクロック位相調整手段と、該出力制御クロックに
従って該半導体集積回路内部のデータを出力するデータ
出力手段と、を含んでおり、そのことにより上記目的が
達成される。
【００２５】前記第２のクロック入力手段は、前記第１
のクロック入力手段からの前記基準クロックを分周する
ことにより前記調整用クロックを生成してもよい。
【００２６】本発明による半導体集積回路システムの駆
動方法は、１つのマスターチップ及び複数のスレーブチ
ップを含み、所定のクロックの制御によってデータの伝
送を行う半導体集積回路システムの駆動方法であって、
該駆動方法は、電源投入後、読み出し／書き込み動作を
開始する前に各スレーブチップにおけるデータの伝送用
のクロックの初期設定を行うステップと、温度及び電源
電圧の変化を検知し、その検知結果を示す情報信号を生
成する検知ステップと、該情報信号に基づいて、各スレ
ーブチップにおいて、該初期設定された該データ伝送用
のクロックの位相を調整するステップと、を含んでお
り、そのことにより上記目的が達成される。
【００２７】
【発明の実施の形態】図１は、本発明による半導体集積
回路システム１００を模式的に示すブロック図である。
図１に示されるように、半導体集積回路システム１００
は、１つのマスターチップ１及び複数のスレーブチップ
２を含んでいる。マスターチップ１の制御により、各ス
レーブチップ２においてデータ処理（例えば、データの
読み出し及び書き込み、演算処理など）が行われ、その
結果スレーブチップ２から得られるデータが、所定のク
ロックCLKの制御によって伝送される。半導体集積回路
システム１００は、半導体集積回路システム１００の状
態（例えば、温度や電源電圧など）の変化を検知し、そ
の検知結果を示す情報を生成する検知手段と、レーブチ
ップ２から出力されるデータを伝送するためのクロック
の位相を調整するクロック位相調整手段とを含んでい
る。クロック位相調整手段は、検知手段からの検知結果
を示す情報を受け取り、この情報に基づいてクロックの
位相を調整する。
【００２８】このような検知手段はマスターチップ１に
よって制御することができる。例えば、マスターチップ
１に検知手段を設け、各スレーブチップ２にクロック位
相調整手段を設ける。マスターチップ１に設けられる検
知手段は、マスターチップ１の内部に設けることも、或
いは、マスターチップ１に外付けで設けてマスターチッ
プ１にその検知結果を与える構成とすることもできる。
或いは、検知手段は各スレーブチップ２に設けてもよ
い。
【００２９】以下、図面を参照しながら本発明の実施の
形態をより具体的に説明する。
【００３０】（実施の形態１）図２は、第１の実施の形
態による半導体集積回路システム１１０を示すブロック
図である。本実施の形態では、半導体集積回路システム
１１０が複数のスレーブチップ２として第１及び第２の
スレーブチップ２ａ及び２ｂを含む場合を説明する。図
２に示されるように、半導体集積回路システム１１０
は、マスターチップ１、第１スレーブのチップ２ａ、及
び第２スレーブのチップ２ｂを備えている。マスターチ
ップ１及び第１及び第２のスレーブチップ２ａ及び２ｂ
は、コマンドを伝送するコマンドバス３、コマンドの伝
送を制御するコマンドクロックCLK1を運ぶコマンドクロ
ック線４、データを伝送するデータバス５、及びデータ
の伝送を制御するためのデータクロックCLK2を運ぶデー
タクロック線６に接続されている。
【００３１】図２に示されるように、マスターチップ１
は、半導体集積回路システム１１０の状態（動作環境）
の変化を検知する検知回路１１と、検知回路１１が生成
する情報をその一部として含むコマンドを生成するコマ
ンド生成回路１２と、生成されたコマンドをコマンドク
ロックCLK1に基づいてコマンドバス３に出力するコマン
ド出力回路１３とを含んでいる。
【００３２】本実施例では、半導体集積回路システム１
１０の状態を示す量として温度及び電源電圧を用いる。
検知回路１１は、半導体集積回路システムの電源電圧及
び温度の変化を検知し、その検知結果を示す情報を生成
する。また、コマンドクロック線４上のコマンドクロッ
クCLK1は、マスターチップ１のコマンドクロック入力回
路１４に入力され、コマンド出力回路１３に与えられ
る。
【００３３】スレーブチップ２ａ及び２ｂの各々は、コ
マンドクロック線４からコマンドクロックCLK1を受け取
るクロック入力回路２４と、コマンドクロックCLK1に従
ってコマンドバス３からコマンドを受け取るコマンド入
力回路２３と、受け取ったコマンドに含まれる電源電圧
及び温度の変化情報を抽出する抽出回路２１と、データ
クロックCLK2を生成するクロック位相調整回路２２と、
データクロックCLK2に従ってデータバス５にスレーブチ
ップ内部のデータを出力するデータ出力回路２５と、デ
ータクロックCLK2をデータクロック線６に出力するデー
タクロック出力回路２６とを備えている。クロック位相
調整回路２２は、コマンドクロックCLK1を受け取り、抽
出回路２１によって抽出された情報が示す半導体集積回
路システム１１０の状態の変化に基づいてコマンドクロ
ックCLK1の位相を調整することにより、データクロック
CLK2を生成する。
【００３４】次に、半導体集積回路システム１１０にお
けるマスターチップ１及びスレーブチップ２（２ａ及び
２ｂ）の動作を詳しく説明する。
【００３５】図２に示されるように、マスターチップ１
は、コマンドクロックCLK1の制御によってコマンドバス
３にコマンドを出力する。第１及び第２のスレーブチッ
プ２ａ及び２ｂの各々は、コマンドクロック線４からコ
マンドクロック入力回路２４に与えられるコマンドクロ
ックCLK1のタイミングに従って、コマンドバス３を介し
て転送されるコマンドをコマンド入力回路２３で受け取
る。このコマンドによりスレーブチップの動作が決定さ
れる。
【００３６】第１及び第２のスレーブチップ２ａ及び２
ｂは、マスターチップ１からの距離（バス長）が異な
る。そこで、各々のクロック位相調整回路２２により、
入力されたコマンドクロックCLK1を遅延させることによ
ってデータ出力のタイミングを調整する。即ち、コマン
ドクロックを遅延させる（位相を調整する）ことによっ
てデータ伝送用のクロックCLK2を生成する。このデータ
クロックCLK2によって各スレーブチップ２からデータを
出力することにより、各スレーブチップ２からのデータ
がマスターチップ１に届くタイミングを合わせている。
すなわち、各スレーブチップ２のデータ出力回路２５
は、スレーブチップ２のマスターチップからの距離に応
じてタイミング調整されたデータクロックCLK2によって
データを出力する。更に、データ出力回路２５からデー
タをデータバス５に出力すると同時に、クロック出力回
路２６からデータの出力に用いたデータクロックCLK2を
データクロック線６に出力することにより、データとそ
れを取り込むタイミングを決定するデータクロックCLK2
とをその時間関係がずれることなくマスターチップ１に
到着させることができる。
【００３７】このような各スレーブチップ２のバス長
（マスターチップ１からの距離）に応じたクロック位相
調整回路２２の遅延量の設定は、半導体集積回路システ
ム１１０のイニシャライズ時（電源投入後、読み出し／
書き込み動作を開始する前）に、各スレーブチップ２対
して行われる。
【００３８】しかし、半導体集積回路システム１１０が
複数のスレーブチップ２を含んでおり、上述のようにシ
ステムの状態（温度や電源電圧）の変化に対する各スレ
ーブチップ２のクロック位相調整回路２２の特性が異な
る場合、イニシャライズ時からのシステムの状態の変化
に応じて各クロック位相調整回路２２の設定をやり直す
必要がある。
【００３９】本実施の形態において、電源電圧及び温度
変化を検知する検知回路１１はマスターチップ１に備え
られている。検知回路１１で検知された電源電圧及び温
度の変化は、状態の変化の情報としてコマンド生成回路
１２に与えられる。コマンド生成回路１２は、後述する
ように、状態の変化の情報を含んだコマンドを生成して
コマンド出力回路１３に与える。コマンド出力回路１３
は、コマンドクロック入力回路１４から与えられるコマ
ンドクロックCLK1に従ってコマンドバス３にコマンドを
出力する。出力されたコマンドは、コマンドバス３を介
して第１及び第２のスレーブチップ２ａ及び２ｂに転送
される。尚、コマンドクロックCLK1はコマンドクロック
線４によって各チップに伝送される。
【００４０】コマンドクロック線４上のコマンドクロッ
クCLK1は、各スレーブチップ２のコマンドクロック入力
回路２４によって受け取られる。コマンドバス３上のコ
マンドは、コマンドクロック入力回路２４から与えられ
るコマンドクロックCLK1のタイミングに制御された各ス
レーブチップ２のコマンド入力回路２３によって受け取
られる。受け取られたコマンドは抽出回路２１に与えら
れる。抽出回路２１はコマンドに含まれる電源電圧及び
温度変化の情報を抽出する。抽出された電源電圧及び温
度の変化の情報はクロック位相調整回路２２に与えられ
る。クロック位相調整回路２２は、この変化の情報に基
づいてコマンドクロックのCLK1の遅延量を再設定するこ
とにより、位相調整されたデータクロックCLK2を出力す
る。このデータクロックCLK2はデータクロック出力回路
２６に与えられる。データ出力回路２５は、システムの
状態の変化に基づいて位相調整されたデータクロックCL
K2に従ってスレーブチップ２内のデータをデータバス５
に出力する。
【００４１】図３は、図２に示す半導体集積回路システ
ム１１０の動作の一例として、スレーブチップ２のメモ
リからデータを読み出す読み出し動作のタイミングを模
式的に示している。この場合、コマンドは、上記の変化
の情報とスレーブチップ２の読み出しアドレスとを含ん
でおり、図３に示されるように、コマンドクロックCLK1
に同期してパケット方式で送られる。コマンドの実行
（読み出し処理）によって得られるデータは、このコマ
ンドの実行に要する所定の処理時間の後に得られる。ま
た、コマンドの実行により、各スレーブチップ２におい
て所定の演算処理が実行される場合も同様である。
【００４２】図４は、初期設定（イニシャライズ）から
読み出し／書き込み動作までの半導体集積回路システム
１１０の動作の一例を示すタイミングチャートである。
初期設定においては、まず、全てのチップの初期化を行
う。チップの初期化としては、例えば、チップ内部のレ
ジスタ回路のリセットや内部電源の立ち上げなどがあ
る。各チップの初期化が終了した後、各スレーブチップ
２におけるクロック位相調整回路２２の設定を行う。例
えば、まず第１のスレーブチップ２ａ（図２）のクロッ
ク位相調整回路２２における遅延量を設定する。このよ
うな設定は、従来のＳＬＤＲＡＭの場合と同様、マスタ
ーチップ１（コントローラ）と各スレーブチップ２ａと
のデータのやり取りを介して行われる。例えば、コマン
ドクロックCLK1とスレーブチップ２ａを介してマスター
チップ１に入力されてきたデータ転送クロックCLK2との
位相を比較することによって、スレーブチップ２ａにお
けるクロックの位相調整を行うことができる。スレーブ
チップ２ａの位相調整が終了した後、同様にして、第２
のスレーブチップ２ｂにおけるクロック位相調整回路２
２の遅延量の設定を行う。尚、図４においては、スレー
ブチップ２が２個の場合を示していいるが、スレーブチ
ップ２の数はこれに限られず、更に多くのスレーブチッ
プ２を含む場合にも、同様に順に各クロック位相調整回
路の設定を行うことができる。
【００４３】このようにして各チップに対する初期設定
が終了すると、読み出し／書き込み動作などの通常の処
理動作を行う。読み出し／書き込み動作に入ってから
は、読み出し／書き込み動作の各サイクルにおいて、ス
レーブチップ２のクロック位相調整回路２２の再設定を
行う。即ち、各読み出し／書き込み動作毎に、各スレー
ブチップ２ではシステムの状態の変化に応じてデータク
ロックCLK2の位相の再調整が行われる。
【００４４】このように、読み出し／書き込み動作の各
サイクル毎にクロック位相調整回路２２の再設定を行う
ことにより、半導体集積回路システム１１０の状態の急
な変化（例えば電源電圧のドロップなど）が生じた場合
にも迅速に対応し、システムの正確で安定な動作を実現
することができる。このような調整は、例えば、電力消
費の大きいアプリケーションの実行時などに有効であ
る。
【００４５】図５は、８ビットのコマンドバスＣ0〜Ｃ7
によってパケット形式で伝送されるコマンドの構成の一
例を模式的に示している。図５は、読み出し／書き込み
動作を行わせるコマンドのコマンドパケットを示してい
る。図５に示されるように、各コマンドパケットにおい
て、コマンドクロックの１サイクル目はチップのＩＤ情
報（ID0〜ID7）であり、そのコマンドが与えられるスレ
ーブチップが指定される。２サイクル目の４ビット（コ
マンドバスＣ0〜Ｃ3）が半導体集積回路システム１１０
の状態の変化の情報に割り当てられ、温度や電源電圧の
変動の情報を示すコマンド（TV0〜TV3）となっている。
すなわち、読み出し／書き込み動作の各サイクルにおい
て、スレーブチップ２の指定を行った後に温度や電源電
圧の変動の情報を送ることにより、その読み出し／書き
込み動作を行う前に対応するスレーブチップ２のクロッ
ク位相調整回路２２の再設定が行われる。
【００４６】図６は、半導体集積回路システム１１０に
おける初期設定から読み出し／書き込み動作までの動作
のもう１つの例を示すタイミングチャートである。初期
設定における動作は図４に示した例と同じである。図６
に示す例では、読み出し／書き込み動作に入った後は、
各スレーブチップ２のクロック位相調整回路２２の再設
定は読み出し／書き込み動作の各サイクルでは行なわれ
ず、読み出し／書き込み動作のある時間単位毎に行われ
る。この場合、所定の時間周期でスレーブチップ２にお
けるクロック位相調整回路２２の再設定を行わせるコマ
ンドを出力すればよい。また、特に図示していないが、
クロック位相調整回路２２の再設定は各スレーブチップ
２毎に再設定を行うことも、或いは全スレーブチップ２
に対して一括して再設定を行うこともできる。
【００４７】このような所定の時間周期で位相の再調整
を行う場合は、読み出し／書き込み動作の各サイクルで
の位相調整を行わない分、読み出し／書き込み動作の効
率を向上することができる。また、コマンドの各パケッ
トが短くなるという利点がある。
【００４８】次に、マスターチップ１における、半導体
集積回路システム１１０の状態の変化の情報を含むコマ
ンドの生成についてより詳しく説明する。
【００４９】図７は本実施の形態における検知回路１１
の構成の一例を示している。図７に示すように、検知回
路１１は、温度検知回路１１ａ、電圧検知回路１１ｂ及
び基準電圧発生回路１１ｃを備えている。基準電圧発生
回路１１ｃは、半導体集積回路システム１００の温度及
び電源電圧に依存せずに所定の基準電圧を発生する。基
準電圧発生回路１１ｃは、従来の技術により構成するこ
とができ、例えば、ＵＳ特許第5,448,159号に記載の"RE
FERENCE VOLTAGE GENERATOR"を用いることができる。温
度検知回路１１ａは、ＰＬＬをその内部に備えており、
温度の変化によってＰＬＬに含まれる電圧制御発振器の
出力ＶＣＯが変化することを利用している。即ち、ＶＣ
Ｏと、基準電圧発生回路１１ｃから与えられる基準電圧
Ｖrefを分圧した値ＶＲ１〜ＶＲ３とを比較回路Ｌ１〜
Ｌ３で比較し、その差を求めることにより温度変化を検
知している。検知結果は温度変化検知信号Ｔ１〜Ｔ３と
して比較回路Ｌ１〜Ｌ３から出力される。
【００５０】また、電圧検知回路１１ｂは、システムの
電源電圧ＶDDを抵抗素子で分圧した電圧値ＶCMPと、基
準電圧発生回路１１ｃから与えられる基準電圧Ｖrefを
分圧した値ＶＲ１〜ＶＲ３とを比較回路Ｒ１〜Ｒ３で比
較し、その差を求めることにより電源電圧の変化を検知
している。検知結果は電源電圧変化検知信号Ｖ１〜Ｖ３
として比較回路Ｒ１〜Ｒ３から出力される。
【００５１】尚、温度変化検知信号Ｔ１〜Ｔ３及び電源
電圧変化検知信号Ｖ１〜Ｖ３は後述のようにディジタル
信号である。
【００５２】図８は本実施の形態におけるコマンド生成
回路１２の構成の一例を示している。図８に示すよう
に、コマンド生成回路１２は温度側コマンド生成回路１
２ａ及び電圧側コマンド生成回路１２ｂを備えている。
図８に示すように、温度側コマンド生成回路１２ａは温
度変化検知信号Ｔ１〜Ｔ３を受け取り、これらをエンコ
ードすることによって、２ビットの温度変化情報のコマ
ンド（ＴＶ０及びＴＶ１）を出力する。図９（ａ）に温
度側コマンド生成回路１２ａによるエンコードの一例を
示す。図９（ａ）に示すように、温度変化情報のコマン
ド（ＴＶ０及びＴＶ１）の各ビットの値に従って温度設
定値が定められる。各スレーブチップ２においては、こ
のコマンドによって定まる温度設定に基づいてクロック
位相調整回路２２の遅延量が再調整される。
【００５３】同様に、図８に示すように、電圧側コマン
ド生成回路１２ｂは電源電圧変化検知信号Ｖ１〜Ｖ３を
受け取り、これらをエンコードすることによって、２ビ
ットの電圧変化情報のコマンド（ＴＶ２及びＴＶ３）を
出力する。図９（ｂ）に電圧側コマンド生成回路１２ｂ
によるエンコードの一例を示す。図９（ｂ）に示すよう
に、電圧変化情報のコマンド（ＴＶ２及びＴＶ３）の各
ビットの値に従って電圧設定値が定められている。各ス
レーブチップ２においては、このコマンドによって定ま
る電圧設定に基づいてクロック位相調整回路２２の遅延
量が再調整される。
【００５４】次に、各スレーブチップ２におけるコマン
ドからの状態の変化の情報の抽出と、抽出された情報に
基づくクロックの位相調整についてより詳しく説明す
る。
【００５５】図１０は、図２に示す半導体集積回路シス
テム１１０の各スレーブチップ２における抽出回路２１
の詳細な回路構成を示す図である。図１０に示すよう
に、抽出回路２１は、コマンド入力回路２３から与えら
れるコマンド（ＴＶ０〜ＴＶ３）をラッチするラッチ回
路４２（４２ａ〜４２ｄ）と、温度や電源電圧の変動を
示す情報を抽出する情報抽出部４３（４３ａ〜４３ｐ）
とを備えている。
【００５６】温度や電源電圧の変動を示す変化情報のコ
マンドＴＶ０〜ＴＶ３は、抽出回路２１内部のコマンド
バス４１（本実施の形態では４ビットとしている）から
ラッチ回路４２に与えられる。ラッチ回路４２は各ビッ
トに対応するラッチ部４２ａ〜４２ｄを備えており、各
ラッチ部はラッチ回路制御信号５１によって制御され
る。ラッチ部４２ａ〜４２ｄからの出力５２ａ〜５２ｄ
及びその相補の出力５３ａ〜５３ｄは、情報抽出部４３
に与えられる。情報抽出部４３は、ラッチされた４ビッ
トのコマンドＴＶ０〜ＴＶ３をデコーダ部４３ａ〜４３
ｐを用いてデコードし、温度や電源電圧の変動に応じた
１６通りの設定値に対応する調整信号５４ａ〜５４ｐを
出力する。抽出回路２１で得られた調整信号５４（５４
ａ〜５４ｐ）は、クロック位相調整回路２２に与えられ
る。
【００５７】本実施の形態では、上述のように、４ビッ
トのコマンドＴＶ０〜ＴＶ３によって温度変動（２ビッ
ト）及び電源電圧変動（２ビット）の情報が運ばれる。
従って、４通りの温度条件及び４通りの電圧条件で合計
１６通りの設定を行うことができる。尚、本発明はこの
例に限られず、コマンドのビット数は必要に応じて定め
ることができる。
【００５８】図１１は、図２に示す半導体集積回路シス
テム１１０の各スレーブチップ２におけるクロック位相
調整回路２２の詳細な回路構成を示す図である。図１１
に示すように、クロック位相調整回路２２は、遅延量設
定回路６１、クロック信号入力切替え回路６２、及びク
ロック遅延回路６３を備えている。
【００５９】クロック遅延回路６３は複数の遅延回路６
３ａ〜６３ｐを含んでいる。遅延回路６３ａ〜６３ｐの
各々には、システムの温度や電圧の条件に応じた遅延量
が設定されている。例えば、遅延回路６３ａには基準と
なる遅延量を設定して標準条件用の遅延回路とする。同
様に、例えば、遅延回路６３ｂは常温・低電圧用、遅延
回路６３ｃは常温・高電圧用、遅延回路６３ｄは高温・
基準電圧用などとすることができる。本実施の形態で
は、抽出回路２１から与えられる１６通りの出力信号５
４に対応して、クロック遅延回路６３に１６通りの遅延
量（遅延回路６３ａ〜６３ｐ）を設定できるようにして
いる。また、クロック信号入力切替え回路６２には、抽
出回路２１から出力される調整信号５４（５４ａ〜５４
ｐ）が入力される。
【００６０】遅延量設定回路６１には、上述の初期設定
において、マスターチップ１からスレーブチップ２に与
えられる初期設定信号が遅延量設定信号入力端子６０を
介して入力される。遅延量設定回路６１には、この初期
設定信号に従った所定の遅延量が設定（記憶）される。
クロック位相調整回路２２は、遅延量設定回路６１に記
憶された所定の遅延量に従って遅延回路６３ａ〜６３ｐ
のいずれかの遅延回路（例えば標準条件用遅延回路６３
ａ）を用いることにより、クロック入力端子６５から入
力されたクロック信号（コマンドクロックCLK1）を所定
量だけ遅延させる。そして、遅延されたコマンドクロッ
クCLK1を位相調整されたクロック信号（データクロック
CLK2）として遅延クロック出力端子６６から出力する。
【００６１】クロック遅延回路において使用される遅延
回路６３ａ〜６３ｐの選択は、クロック信号入力切替え
回路６２によって行われる。クロック信号入力切替え回
路６２はスイッチング素子６２ａ〜６２ｐを備えてお
り、調整信号５４（５４ａ〜５４ｐ）に従って、遅延回
路６３ａ〜６３ｐのいずれかを選択し、選択した遅延回
路にクロック信号を入力させる。ここで、遅延回路６３
ａ〜６３ｐの各々は、調整信号５４によって定まる各条
件（温度、電圧など）に対応した遅延量を有している。
【００６２】このように、マスターチップ１から、半導
体集積回路システム１１０の状態の変化、即ち温度や電
源電圧などの条件の変化を示す情報がコマンドＶＴ０〜
ＶＴ３によってスレーブチップ２に与えられる。各スレ
ーブチップ２では、抽出回路２１によって与えられたコ
マンドから変化の情報を抽出（デコード）し、その抽出
した情報に基づいてクロック位相調整回路２２の遅延回
路６３ａ〜６３ｐの切替えを行い、条件の変化に従って
クロック信号の遅延量が再設定される。このことによ
り、半導体集積回路システム１１０の状態の変化による
各スレーブチップ２間のクロック信号の変動をおさえ、
システムの安定した動作を実現することができる。
【００６３】尚、クロック位相調整回路２２において
は、クロック信号入力切替え回路６２をクロック遅延回
路６３の前段（入力側）に設けることにより、遅延回路
６３ａ〜６３ｐのいずれかを選択的に用いている。或い
は、このような切替え回路をクロック遅延回路６３の後
段に設け、クロック遅延回路６３の出力側において所定
の遅延量を有するクロックを選択的に出力してもよい。
また、信号が入力されない遅延回路の出力を確実にハイ
インピーダンスとするため、クロック遅延回路６３の入
力側だけでなく出力側にも切替え回路を設けることもで
きる。
【００６４】また、本実施の形態においては、半導体集
積回路システム１１０の状態の変化を示す条件として温
度及び電源電圧のみについて示しているが、他のプロセ
スの変動や、温度及び電源電圧のいずれか、或いはこれ
らの組み合わせなどを用いることもできる。
【００６５】次に、クロック位相調整回路２２の他の構
成例を説明する。
【００６６】図１２は、図２に示す半導体集積回路シス
テム１１０の各スレーブチップ２におけるクロック位相
調整回路２２の回路構成の別の例（クロック位相調整回
路２２’）を示す図である。図１２に示すように、クロ
ック位相調整回路２２’は、遅延量設定回路７０、クロ
ック信号入力切替え回路６２、クロック遅延回路６３、
及び出力側クロック経路切替え回路７４を備えている。
遅延量設定回路７０は、カウント量設定回路７１、比較
回路７２、及びカウンタ回路７３を備えている。尚、上
述のクロック位相調整回路２２と同様の構成要素には同
じ参照符号を付し、詳細な説明は省略する。
【００６７】クロック位相調整回路２２’の動作は、基
本的には上述のクロック位相調整回路２２（図１１）と
同様である。図１２に示すクロック位相調整回路２２’
は入力されるクロック（コマンドクロックCLK1）がクロ
ック遅延回路６３を通る回数を制御することによって遅
延時間の設定を行っており、このことによりクロック遅
延回路６３の物理的な大きさを小さくすることができ
る。具体的には以下の通りである。
【００６８】遅延量設定回路７０は、初期設定時におい
てマスターチップ１から遅延量設定信号入力端子６０に
与えられる遅延量設定信号に従って、設定すべき遅延量
に対応する所定のカウント値をカウント量設定回路７１
に設定（記億）する。カウンタ回路７３は入力されるク
ロックの回数をカウントする。比較回路７２は、カウン
タ回路７３のカウント数とカウント量設定回路７１のカ
ウント設定値とを比較し、カウント設定値にカウント数
が一致すると所定のクロック経路切替え信号７５を出力
側クロック経路切替え回路７４に出力する。
【００６９】出力側クロック経路切替え回路７４は、ク
ロック経路切替え信号７５の制御により、カウンタ回路
７３のカウント数がカウント量設定回路７１に設定され
たカウント設定値に一致した場合にのみ、遅延クロック
出力端子６６からデータクロックCLK2を出力する。
【００７０】クロック遅延回路６３において使用する遅
延回路６３ａ〜６３ｐの選択は、上述の例と同様に、ク
ロック信号入力切替え回路６２によって行われる。選択
された遅延回路６３ａ〜６３ｐのいずれかの出力は、所
定のカウント設定値までのカウントが行われた後、出力
側クロック経路切替え回路７４を介してデータクロック
CLK2として出力される。このような構成をとることによ
り、クロック遅延回路６３の各遅延回路の段数を少なく
できるため、クロック遅延回路６３の回路規模を小さく
することができる。
【００７１】次に、図２に示す半導体集積回路システム
１１０のスレーブチップ２におけるクロック位相調整回
路２２の回路構成のまた別の例を説明する。
【００７２】図１３は、クロック位相調整回路２２”の
構成を示す図である。図１３に示すように、クロック位
相調整回路２２”は、第１のクロック位相調整ユニット
２２ａ、第２のクロック位相調整ユニット２２ｂ、及び
出力切替え回路７８を備えている。第１及び第２のクロ
ック位相調整ユニット２２ａ及び２２ｂの各々の構成及
び動作は上述のクロック位相調整回路２２（図１１）と
同様である。上述のクロック位相調整回路２２と同様の
構成要素には同じ参照符号を付し、詳細な説明は省略す
る。
【００７３】図１３に示されるように、第１のクロック
位相調整ユニット２２ａの第１の遅延量設定信号入力端
子６０ａと第２のクロック位相調整ユニット２２ｂの第
２の遅延量設定信号入力端子６０ｂとには、初期設定時
に所定の遅延量を設定（記憶）するための初期設定信号
が与えられる。また、第１のクロック位相調整ユニット
２２ａの第１のクロック入力端子６５ａと第２のクロッ
ク位相調整ユニット２２ｂの第２のクロック入力端子６
５ｂとには、コマンドクロックCLK1が与えられる。第１
及び第２のクロック位相調整ユニット２２ａ及び２２ｂ
の内部における動作は上述のクロック位相調整回路２２
と同様である。
【００７４】クロック位相調整回路２２”は２つの位相
調整ユニット２２ａ及び２２ｂを含んでおり、それらが
交互に用いられる。第１及び第２のクロック位相調整ユ
ニット２２ａ及び２２ｂから出力されるクロック（デー
タクロックCLK2）は、出力切替え回路７８によって交互
に出力される。
【００７５】例えば、上述のように、読み出し／書き込
み動作の各サイクルにおいてクロックの位相調整を行う
場合には、第１及び第２のクロック位相調整ユニット２
２ａ及び２２ｂを交互に用い、一方のユニットの遅延量
を調整している間、他方のユニットを用いることができ
る。
【００７６】尚、２つのクロック位相調整ユニットは、
必ずしも交互に用いる必要はなく、所定期間どちらか一
方のクロック位相調整ユニットがデータクロックCLK2を
出力し続けてもよい。クロック位相調整回路２２”の構
成によれば、クロックの遅延量の再設定を行う場合にク
ロックの遅延動作がとぎれるのを防ぐことができる。す
なわち、一方のクロック位相調整ユニットの遅延量を設
定している間、他方のクロック位相調整ユニットが動作
するため、遅延動作（位相調整動作）を間断なく行うこ
とができる。
【００７７】（実施の形態２）上述の実施の形態１によ
る半導体集積回路システム１１０においては、マスター
チップ１側で動作環境の変化を検知し、各スレーブチッ
プ２は、マスターチップ１から与えられるコマンドに基
づいてデータクロック（即ち、各スレーブチップからの
データ出力クロック）の位相をシステムの状態の変化に
応じて調整していた。
【００７８】本実施の形態においては、各スレーブチッ
プ（各半導体集積回路）に動作環境の変化を検知する回
路が設けられている場合を説明する。本実施の形態によ
る半導体集積回路は、マスターチップとの位置関係に応
じてデータ出力のタイミングを決定するデータ出力クロ
ックの位相を調整する回路を備え、更に、データ出力ク
ロックの位相を調整する回路の動作が動作環境（例え
ば、温度や電源電圧などの条件）の変化により変動する
のを防ぐ回路を備えている。
【００７９】以下、図面を参照しながらより具体的に説
明する。
【００８０】図１４は、本発明の第２の実施の形態によ
る半導体集積回路（スレーブチップ）２００の構成を模
式的に示すブロック図である。図１４に示すように、半
導体集積回路２００は、外部から与えられるクロックを
受け取るクロック入力回路２０１、動作環境の変化を検
知する検知回路２０２、出力クロック位相調整回路用の
電源回路２０３（以下、単に電源回路２０３とする）、
出力クロック位相調整回路２０４、クロック出力回路２
０５、及びデータ出力回路２０６を備えている。
【００８１】図１４に示すように、半導体集積回路２０
０の外部、例えばマスターチップから与えられるクロッ
クCLK1は、半導体集積回路２００のクロック入力回路２
０１に入力される。クロック入力回路２０１は入力され
たクロックCLK1を基準クロック２１０として出力クロッ
ク位相制御回路２０４に出力する。検知回路２０２は温
度や電圧の変化を検知して、その変化を反映させた基準
電圧２１２を電源回路２０３に出力する。電源回路２０
３は入力される基準電圧２１２に従ってクロック位相調
整回路用の電源電位２１３を出力する。
【００８２】出力クロック位相調整回路２０４は、クロ
ック入力回路２０１から与えられる基準クロック２１０
の位相を電源回路２０３から与えられる電源電位２１３
に従って所定の値（遅延量）だけずらし、出力制御クロ
ック２１４としてクロック出力回路２０５に出力する。
クロック出力回路２０５は出力制御クロック２１４をデ
ータ出力回路２０６に出力すると同時に、データ出力回
路２０６から出力されるデータのストローブ信号（クロ
ックCLK2）として、出力制御クロック２１４を出力デー
タに合わせて半導体集積回路２００の外部にも出力す
る。
【００８３】検知回路２０２は例えばＰＬＬ回路によっ
て構成できる。以下、検知回路２０２がＰＬＬ回路であ
る場合についてより具体的に説明する。
【００８４】図１５は、検知回路２０２がＰＬＬ回路で
ある場合の半導体集積回路２００の構成を示している。
図１５に示すように、半導体集積回路２００の外部、例
えばマスターチップから与えられるクロックCLK1は、半
導体集積回路２００のクロック入力回路２０１に入力さ
れる。クロック入力回路２０１は、入力されたクロック
CLK1を基準クロック２１０として検知回路２０２に出力
する。
【００８５】検知回路（ＰＬＬ）２０２は内部クロック
を生成するＶＣＯを備えており、入力された基準クロッ
ク２１０に内部クロック２１１を同期させるようにＶＣ
Ｏの電位を変化させる。そして、検知回路２０２は、基
準クロック２１０に内部クロック２１１を同期させた時
のＶＣＯの電位を、基準電圧２１２として電源回路２０
３に与える。電源回路２０３は、入力される基準電圧２
１２に基づいて、クロック位相調整回路用の電源電位２
１３を出力する。
【００８６】また、検知回路２０２は、基準クロック２
１０に同期させた内部クロック２１１（即ち、基準クロ
ック２１０及び内部クロック２１１の位相は等しい）を
出力クロック位相調整回路２０４に与える。出力クロッ
ク位相調整回路２０４は、入力された内部クロック２１
１を所定の値（遅延量）だけ位相をずらし、出力制御ク
ロック２１４としてクロック出力回路２０５に出力す
る。クロック出力回路２０５は、出力制御クロック２１
４をデータ出力回路２０６に出力する。
【００８７】データ出力回路２０６は、与えられる出力
制御クロック２１４に従って、半導体集積回路２００内
部のデータを出力する。半導体集積回路２００内部のデ
ータは、例えばメモリから読み出されたデータや所定の
演算処理の結果などである。また、データ出力回路２０
６から出力されるデータに合わせて、クロック出力回路
２０５は出力制御クロック２１４を出力データのストロ
ーブ信号として出力する。
【００８８】ここで、温度や電源電圧等、半導体集積回
路２００の動作環境が変動した場合、出力クロック位相
調整回路２０４の動作はそれに応じて変動することにな
る。本実施の形態においては、このような出力クロック
位相調整回路２０４の動作の変動を防ぐために電源回路
２０３を用いている。すなわち、温度や電源電圧等が変
動した場合、検知回路２０２は、外部から入力される基
準クロック２１０の位相と内部クロック２１１の位相と
を合わせるために検知回路２０２内部のＶＣＯの電位を
変化させる。電源回路２０３はＶＣＯの電位（基準電圧
２１２）をその動作の基準電圧としているため、電源回
路２０３から出力される出力クロック位相調整回路用の
電源電位２１３は基準電圧２１２の変化に従って変化す
る。電源電位２１３が変化することにより、出力クロッ
ク位相調整回路２０４の動作の変動が抑えられる。
【００８９】図１６に半導体集積回路２００に入力され
るクロックの波形を示す。図１６に示すように、入力ク
ロックの周波数は、動作時よりも待機時のほうが低くな
っている。入力クロックの周波数をこのように設定する
ことにより、待機時における半導体集積回路２００の消
費電流を抑えることができる。
【００９０】図１７は、出力クロック位相調整回路用の
電源回路２０３の回路構成の一例を示す。図１７に示す
ように、電源回路２０３は、基準電圧２１２の変化に応
じた電源電位２１３を発生させる。
【００９１】また、半導体集積回路２００の消費電力を
低減するため、電源回路２０３が動作時用電源回路と待
機時用電源回路との２つを備えるように構成することも
できる。動作時用の電源回路としては、応答速度が速く
消費電力が大きいものを用いる。一方、待機時用の電源
回路としては、応答速度が遅く消費電力が小さいものを
用いる。電源回路２０３をこのように構成することによ
り、動作時における高速な動作を維持しつつ待機時にお
ける消費電力を低減することができる。
【００９２】また、図１５に示す半導体集積回路２００
における消費電力を低減するため、クロックの分周回路
を設けることもできる。例えば、図１５において、出力
クロック位相調整回路２０４に対してはクロック入力回
路から出力される基準クロック２１０をそのまま内部ク
ロック２１１として与え、検知回路２０２に対しては、
分周回路によって分周した分周クロックを入力する。
【００９３】図１８に、入力クロック及び分周クロック
のタイミングチャートを示す。図１８に示されるよう
に、分周クロックの周波数は入力クロックの周波数より
も低くなり、電源回路２０３においては低周波数で電圧
設定が行えるため、それだけ消費電力を低減することが
できる。
【００９４】図１９は、本実施形態によるもう１つの半
導体集積回路３００の構成を示すブロック図である。図
１９に示すように、半導体集積回路３００は、第１のク
ロック入力回路２０１及び第２のクロック入力回路３０
１を有している。その他の構成は図１５に示す半導体集
積回路２００と同様であり、同様の構成要素には同じ参
照符号を付して詳細な説明は省略する。
【００９５】第１のクロック入力回路２０１には、マス
ターチップなどから与えられるクロックCLK1が入力され
る。第１のクロック入力回路に入力されたクロックCLK1
は、基準クロック２１０として出力クロック位相調製回
路２０４に与えられる。第２のクロック入力回路３０１
は、温度／電圧調整クロック入力回路であり、温度や電
圧変化など、動作環境の変化に伴うクロックの位相調整
用のクロックCLK3が入力される。
【００９６】図２０は半導体集積回路３００における入
力クロックCLK1及び温度／電圧調整クロックCLK3のタイ
ミングチャートを示している。図２０に示されるよう
に、温度／電圧調整クロックCLK3の周波数は入力クロッ
クCLK1の周波数よりも低い。従って、電源回路２０３に
おいては低周波数で電圧設定が行えるため、それだけ消
費電力を低減することができる。また、このように２種
類のクロック入力回路を設けることにより、図１６に示
すように入力クロックCLK1の周波数を動作時と待機時と
で変更する必要がなくなり、動作時及び待機時の切替え
時の制御が簡便になる。
【００９７】尚、以上の説明では、検知回路２０２がＰ
ＬＬ回路であるとしてクロックの位相調整を行う場合を
説明したが、検知回路２０２として、ＰＬＬ回路のかわ
りに同様の動作をする回路（例えばＤＬＬ回路など）を
用いることもできる。
【００９８】
【発明の効果】上述のように、本発明による半導体集積
回路システムによれば、各スレーブチップのクロック位
相調整回路を、温度や電源電圧などの動作環境の変化を
検知する検知回路の出力する情報に基づいて再設定する
ことができるため、動作環境が変化した場合においても
各スレーブチップの位相調整回路を安定に動作させるこ
とができる。従って、同一の半導体集積回路システム内
に様々なメーカーのＩＣチップが混在した場合や、各Ｉ
Ｃチップの回路特性（温度依存性や電圧依存性など）が
異なる場合においても、安定した高速動作が可能な半導
体集積回路システム、半導体集積回路、及び半導体集積
回路システムの駆動方法を提供することができる。
【図面の簡単な説明】
【図１】本発明による半導体集積回路システムを模式的
に示すブロック図である。
【図２】本発明の第１の実施の形態による半導体集積回
路システムを模式的に示すブロック図である。
【図３】本発明の第１の実施の形態におけるデータ出力
のタイミングを示す図である。
【図４】本発明の第１の実施の形態によるクロック位相
調整回路の再調整のタイミングの一例を示す図である。
【図５】本発明の第１の実施の形態におけるコマンドパ
ケットの例を示す図である。
【図６】本発明の第１の実施の形態によるクロック位相
調整回路の再調整のタイミングのもう１つの例を示す図
である。
【図７】本発明の第１の実施の形態による検知回路の構
成例を示す図である。
【図８】本発明の第１の実施の形態によるコマンド生成
回路の構成例を示す図である。
【図９】（ａ）及び（ｂ）は、コマンド生成回路による
エンコードの一例を示す図である。
【図１０】本発明の第１の実施の形態による抽出回路の
構成例を示す図である。
【図１１】本発明の第１の実施の形態によるクロック位
相調整回路の構成の一例を示す図である。
【図１２】本発明の第１の実施の形態によるクロック位
相調整回路の構成のもう１つの例を示す図である。
【図１３】本発明の第１の実施の形態によるクロック位
相調整回路の構成のまた別の例を示す図である。
【図１４】本発明の第２の実施の形態による半導体集積
回路のブロック図である。
【図１５】本発明の第２の実施の形態による半導体集積
回路において検知回路をＰＬＬで構成した場合ののブロ
ック図である。
【図１６】本発明の第２の実施の形態における入力クロ
ックの波形を示す図である。
【図１７】本発明の実施の形態において用いられるクロ
ック位相調整回路用の電源回路の構成の一例を示す図で
ある。
【図１８】入力クロック及び分周クロックの波形を示す
図である。
【図１９】本発明の第２の実施の形態による半導体集積
回路のブロック図である。
【図２０】入力クロック及び温度電圧調整クロックの波
形を示す図である。
【符号の説明】
１ マスターチップ ２ スレーブチップ ３ コマンドバス ４ コマンドクロック線 ５ データバス ６ データクロック線 １１ 検知回路 １２ コマンド生成回路 １３ コマンド出力回路 １４ コマンドクロック入力回路 １５ データ入力回路 １６ データクロック入力回路 ２１ 抽出回路 ２２ クロック位相調整回路 ２３ コマンド入力回路 ２４ コマンドクロック入力回路 ２５ データ出力回路 ２６ データクロック出力回路

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 １つのマスターチップ及び複数のスレー
    ブチップを含み、所定のクロックの制御によってデータ
    の伝送を行う半導体集積回路システムであって、該シス
    テムは、 少なくとも温度及び電源電圧のいずれかを含む該半導体
    集積回路システムの状態の変化を検知し、その検知結果
    を示す情報を生成する検知手段と、 該情報を受け取り、該情報に基づいて該スレーブチップ
    から出力されるデータを伝送するためのクロックの位相
    を調整するクロック位相調整手段と、を含む、半導体集
    積回路システム。
  2. 【請求項２】 前記検知手段は前記マスターチップによ
    って制御され、前記クロック位相調整手段は前記スレー
    ブチップに含まれる、請求項１に記載の半導体集積回路
    システム。
  3. 【請求項３】 前記マスターチップ及び前記複数のスレ
    ーブチップは、コマンドを伝送するコマンドバスと、該
    コマンドの伝送を制御するコマンドクロックを運ぶ第１
    のクロック線と、データを伝送するデータバスと、該デ
    ータの伝送を制御するデータクロックを運ぶ第２のクロ
    ック線と、に接続されており、 前記検知手段は該マスターチップに備えられており、 該マスターチップは、更に、 該検知手段が生成する前記情報をその一部として含むコ
    マンドを生成するコマンド生成手段と、 該コマンドを該コマンドクロックに基づいて該コマンド
    バスに出力するコマンド出力手段と、を含み、 該スレーブチップは、 該第１のクロック線から該コマンドクロックを受け取る
    クロック入力手段と、 該コマンドクロックに従って、該コマンドバスから該コ
    マンドを受け取る入力手段と、 受け取った該コマンドに含まれる該情報を抽出する手段
    と、 該データクロックに従って、該データバスに該スレーブ
    チップ内部のデータを出力するデータ出力手段と、 該データクロックを該第２のクロック線に出力するクロ
    ック出力手段と、を備えており、 前記クロック位相調整手段は、該コマンドクロックを受
    け取り、該抽出手段によって抽出された該情報の示す半
    導体集積回路システムの状態の変化に基づいて該コマン
    ドクロックの位相を調整することにより、データクロッ
    クを生成する、 請求項２に記載の半導体集積回路システム。
  4. 【請求項４】 前記コマンドはパケット方式で伝送さ
    れ、 前記コマンド生成手段は、前記情報信号及びチップIDを
    含むコマンドパケットを生成する、 請求項３に記載の半導体集積回路システム。
  5. 【請求項５】 前記クロック位相調整手段は、前記半導
    体集積回路システムの状態の変化に基づいて選択的に用
    いられれる複数の遅延ユニットを有している、請求項２
    に記載の半導体集積回路システム。
  6. 【請求項６】 前記複数のスレーブチップの各々は、前
    記検知手段及び前記クロック位相調整手段を備えてい
    る、請求項１に記載の半導体集積回路システム。
  7. 【請求項７】 前記マスターチップ及び前記複数のスレ
    ーブチップには、コマンドを伝送するコマンドバス、該
    コマンドの伝送を制御するコマンドクロックを運ぶ第１
    のクロック線、データを伝送するデータバス、及び該デ
    ータの伝送を制御するデータクロックを運ぶ第２のクロ
    ック線が接続されており、 該複数のスレーブチップの各々は、更に、 該第１のクロック線から該コマンドクロックを受け取る
    クロック入力手段と、 該コマンドクロックに従って、該コマンドバスから該コ
    マンドを受け取る入力手段と、 受け取った該コマンドに基づいて得られた該スレーブチ
    ップ内部のデータを、該データクロックに従って該デー
    タバスに出力するデータ出力手段と、 該データクロックを該第２のクロック線に出力するクロ
    ック出力手段と、を備えており、 前記クロック位相調整手段は、前記検知手段から与えら
    れる前記情報の示す半導体集積回路システムの状態の変
    化に基づいて該コマンドクロックの位相を調整すること
    により、該データクロックを生成する、 請求項６に記載の半導体集積回路システム。
  8. 【請求項８】 第２のクロック位相調整手段を更に含ん
    でおり、 前記第１のクロック位相調整手段及び該第２のクロック
    位相調整手段は、１つの動作サイクルにおいてその一方
    が位相の調整を行っている間、他方は次の動作サイクル
    のための位相調整の準備を行う、 請求項１〜７のいずれかに記載の半導体集積回路システ
    ム。
  9. 【請求項９】 所定のクロックに同期して動作する半導
    体集積回路であって、該半導体集積回路は、 コマンドクロックを受け取るクロック入力手段と、 該コマンドクロックに従って、少なくとも温度及び電源
    電圧のいずれかを含む状態の変化を示す情報を含むコマ
    ンドを受け取るコマンド入力手段と、 受け取った該コマンドから該情報を抽出する手段と、 該抽出手段によって抽出された該情報が示す該状態の変
    化に基づいて、受け取った該コマンドクロックの位相を
    調整することにより、データクロックを生成する、クロ
    ック位相調整手段と、 該データクロックに従って、該スレーブチップ内部のデ
    ータを出力するデータ出力手段と、 該データクロックを出力するクロック出力手段と、を含
    む、半導体集積回路。
  10. 【請求項１０】 第２のクロック位相調整手段を更に含
    んでおり、 前記第１のクロック位相調整手段及び該第２のクロック
    位相調整手段は、１つの動作サイクルにおいてその一方
    が位相調整を行っている間、他方は次の動作サイクルの
    ための位相調整の準備を行う、 請求項９に記載の半導体記憶送致。
  11. 【請求項１１】 所定のクロックに同期して動作する半
    導体集積回路であって、該半導体集積回路は、 基準クロックを入力するクロック入力手段と、 電源レベルに対応した内部クロックを生成する同期手段
    であって、該基準クロックを受け取り、該電源レベルを
    変化させることによって該内部クロックを該基準クロッ
    クに同期させて出力し、該内部クロックを該基準クロッ
    クに同期させることによって決定される電源レベルを基
    準電圧信号として出力する同期手段と、 該基準電圧信号に基づいて電源電圧を発生する電源発生
    手段と、 該内部クロックを受け取り、該内部クロックの位相を該
    電源電圧に基づいて調整することにより、出力制御クロ
    ックを出力するクロック位相調整手段と、 該出力制御クロックに従って該半導体集積回路内部のデ
    ータを出力するデータ出力手段と、を含む半導体集積回
    路。
  12. 【請求項１２】 前記基準クロックは前記半導体集積回
    路の動作時と待機時とでその周波数が異なる、請求項１
    １に記載の半導体集積回路。
  13. 【請求項１３】 前記基準クロックの周波数は、動作時
    よりも待機時が小さい、請求項１２に記載の半導体集積
    回路。
  14. 【請求項１４】 前記電源発生手段は、前記半導体集積
    回路の動作時に使用される第１の電源発生部と、該半導
    体集積回路の待機時に使用される第２の電源発生部とを
    含む、請求項１１に記載の半導体集積回路。
  15. 【請求項１５】 所定のクロックに同期して動作する半
    導体集積回路であって、該半導体集積回路は、 基準クロックを入力する第１のクロック入力手段と、 調整用クロックを入力する第２のクロック入力手段と、 電源レベルに対応した内部クロックを生成する同期手段
    であって、該調整用クロックを受け取り、該電源レベル
    を変化させることによって該内部クロックを該調整用ク
    ロックに同期させ、それにより決定される電源レベルを
    基準電圧信号として出力する同期手段と、 該基準電圧信号に基づいて電源電圧を発生する電源発生
    手段と、 該基準クロックを受け取り、該基準クロックの位相を該
    電源電圧に基づいて調整することにより、出力制御クロ
    ックを出力するクロック位相調整手段と、 該出力制御クロックに従って該半導体集積回路内部のデ
    ータを出力するデータ出力手段と、を含む半導体集積回
    路。
  16. 【請求項１６】 前記第２のクロック入力手段は、前記
    第１のクロック入力手段からの前記基準クロックを分周
    することにより前記調整用クロックを生成する、請求項
    １５に記載の半導体集積回路。
  17. 【請求項１７】 １つのマスターチップ及び複数のスレ
    ーブチップを含み、所定のクロックの制御によってデー
    タの伝送を行う半導体集積回路システムの駆動方法であ
    って、該駆動方法は、 電源投入後、読み出し／書き込み動作を開始する前に、
    各スレーブチップにおけるデータの伝送用のクロックの
    初期設定を行うステップと、 温度及び電源電圧の変化を検知し、その検知結果を示す
    情報信号を生成する検知ステップと、 該情報信号に基づいて、各スレーブチップにおいて、該
    初期設定された該データ伝送用のクロックの位相を調整
    するステップと、を含む、半導体集積回路システムの駆
    動方法。
JP9194637A 1997-07-18 1997-07-18 半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法 Withdrawn JPH1139868A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9194637A JPH1139868A (ja) 1997-07-18 1997-07-18 半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法
US09/115,716 US6393577B1 (en) 1997-07-18 1998-07-15 Semiconductor integrated circuit system, semiconductor integrated circuit and method for driving semiconductor integrated circuit system
KR1019980029364A KR100334362B1 (ko) 1997-07-18 1998-07-16 반도체집적회로시스템,반도체집적회로및,반도체집적회로시스템을구동하기위한방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9194637A JPH1139868A (ja) 1997-07-18 1997-07-18 半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法

Publications (1)

Publication Number Publication Date
JPH1139868A true JPH1139868A (ja) 1999-02-12

Family

ID=16327835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9194637A Withdrawn JPH1139868A (ja) 1997-07-18 1997-07-18 半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法

Country Status (3)

Country Link
US (1) US6393577B1 (ja)
JP (1) JPH1139868A (ja)
KR (1) KR100334362B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008114416A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Limited 電源電圧調整装置、記録媒体および電源電圧調整方法
US8125261B2 (en) 2003-07-22 2012-02-28 Nec Corporation Multi-power source semiconductor device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6594284B1 (en) * 1998-09-16 2003-07-15 Cirrus Logic, Inc. Network synchronization
IL131109A (en) * 1999-07-26 2003-07-31 Eci Telecom Ltd Method and apparatus for compensating the delay of high-speed data, propagating via a printed data-bus
US7158592B2 (en) * 2000-10-31 2007-01-02 Agere Systems, Inc. Method and apparatus for synchronizing data transfer
DE10064929A1 (de) * 2000-12-23 2002-07-04 Alcatel Sa Verfahren und Kompensationsmodul zur Phasenkompensation von Taktsignalen
JP4524724B2 (ja) * 2001-01-19 2010-08-18 ルネサスエレクトロニクス株式会社 入出力装置
JP2002215258A (ja) * 2001-01-23 2002-07-31 Mitsubishi Electric Corp 半導体集積回路装置
JP3558599B2 (ja) * 2001-02-02 2004-08-25 日本電気株式会社 データ伝送システム及びデータ伝送方法
JP3883126B2 (ja) * 2001-10-26 2007-02-21 富士通株式会社 半導体集積回路装置、それが組み込まれた電子装置、及び消費電力低減方法
US7200143B2 (en) * 2002-01-15 2007-04-03 Winbond Electronics Corp. Intergrated services digital network private branch exchange capable of choosing synchronization clock source automatically
US6906531B2 (en) * 2002-10-11 2005-06-14 Dell Products L.P. Adaptive reference voltage method and system
US8006115B2 (en) 2003-10-06 2011-08-23 Hewlett-Packard Development Company, L.P. Central processing unit with multiple clock zones and operating method
US7076679B2 (en) * 2003-10-06 2006-07-11 Hewlett-Packard Development Company, L.P. System and method for synchronizing multiple variable-frequency clock generators
US20060218428A1 (en) * 2005-03-22 2006-09-28 Hurd Kevin A Systems and methods for operating within operating condition limits
US7246022B2 (en) * 2005-06-20 2007-07-17 Intel Corporation Initiation of differential link retraining upon temperature excursion
US20070157049A1 (en) * 2005-12-30 2007-07-05 Songmin Kim Adjusting input output timing
US7478256B2 (en) * 2006-01-24 2009-01-13 National Instruments Corporation Coordinating data synchronous triggers on multiple devices
US7383144B2 (en) * 2006-02-16 2008-06-03 Infineon Technologies Ag Method and apparatus for calibration of an on-chip temperature sensor within a memory device
US7783954B2 (en) * 2006-09-11 2010-08-24 Globalfoundries Inc. System for controlling high-speed bidirectional communication
KR20080039021A (ko) * 2006-10-31 2008-05-07 삼성전자주식회사 집적 회로 시스템 및 그 제어 방법
US7869547B1 (en) * 2007-02-15 2011-01-11 Link—A—Media Devices Corporation Preamble acquisition without second order timing loops
US8428205B2 (en) * 2009-09-29 2013-04-23 Mediatek Inc. Methods for controlling a main clock source shared between different wireless communications modules and apparatuses using the same
US8775854B2 (en) * 2009-11-13 2014-07-08 Marvell World Trade Ltd. Clock turn-on strategy for power management
CN103187925B (zh) * 2011-12-31 2016-06-15 意法半导体研发（上海）有限公司 使用跟踪振荡器电路的hs-can总线时钟恢复

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4819164A (en) * 1983-12-12 1989-04-04 Texas Instruments Incorporated Variable frequency microprocessor clock generator
JPH0668799B2 (ja) * 1987-03-02 1994-08-31 三菱電機株式会社 遠方監視制御方式
US5043596A (en) * 1988-09-14 1991-08-27 Hitachi, Ltd. Clock signal supplying device having a phase compensation circuit
US5408640A (en) * 1990-02-21 1995-04-18 Digital Equipment Corporation Phase delay compensator using gating signal generated by a synchronizer for loading and shifting of bit pattern to produce clock phases corresponding to frequency changes
KR100309082B1 (ko) * 1992-08-12 2001-12-15 요트.게.아. 롤페즈 다중스테이션통신버스시스템,주스테이션및종속스테이션
JP3550404B2 (ja) * 1992-09-10 2004-08-04 株式会社日立製作所 可変遅延回路及び可変遅延回路を用いたクロック信号供給装置
US5287292A (en) * 1992-10-16 1994-02-15 Picopower Technology, Inc. Heat regulator for integrated circuits
KR950010624B1 (ko) 1993-07-14 1995-09-20 삼성전자주식회사 반도체 메모리장치의 셀프리프레시 주기조절회로
US5502838A (en) * 1994-04-28 1996-03-26 Consilium Overseas Limited Temperature management for integrated circuits
US5448159A (en) 1994-05-12 1995-09-05 Matsushita Electronics Corporation Reference voltage generator
IL110181A (en) * 1994-06-30 1998-02-08 Softchip Israel Ltd Install microprocessor and peripherals
US5586308A (en) * 1994-10-19 1996-12-17 Advanced Micro Devices, Inc. Clock control unit responsive to a power management state for clocking multiple clocked circuits connected thereto
JP3505018B2 (ja) * 1994-11-22 2004-03-08 株式会社ルネサステクノロジ 半導体集積回路
JPH08265349A (ja) * 1995-03-27 1996-10-11 Toshiba Microelectron Corp ディジタル情報処理装置
JP2730530B2 (ja) * 1995-10-31 1998-03-25 日本電気株式会社 半導体集積回路及びその駆動方法
CN1192298C (zh) * 1996-01-17 2005-03-09 德克萨斯仪器股份有限公司 按cpu活动调节cpu时钟频率而实时管理cpu温度和节电的方法和***
SG45543A1 (en) * 1996-04-18 1998-01-16 Texas Instruments Inc Phase locked loop system and method for use in a data channel
US5769876A (en) * 1996-07-02 1998-06-23 Pacesetter, Inc. Method and apparatus for telemetering data bidirectionally between two devices, one device incorporating a coarse phase adjustment and the other device incorporating a fine phase adjustment
US5774704A (en) * 1996-07-29 1998-06-30 Silicon Graphics, Inc. Apparatus and method for dynamic central processing unit clock adjustment
JP3429977B2 (ja) * 1997-05-16 2003-07-28 富士通株式会社 スキュー低減回路及び半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125261B2 (en) 2003-07-22 2012-02-28 Nec Corporation Multi-power source semiconductor device
WO2008114416A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Limited 電源電圧調整装置、記録媒体および電源電圧調整方法
US8063509B2 (en) 2007-03-20 2011-11-22 Fujitsu Limited Power supply voltage adjusting apparatus, recording medium, and power supply voltage adjusting method

Also Published As

Publication number Publication date
US20020038435A1 (en) 2002-03-28
KR19990014039A (ko) 1999-02-25
KR100334362B1 (ko) 2002-10-04
US6393577B1 (en) 2002-05-21

Similar Documents

Publication Publication Date Title
JPH1139868A (ja) 半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法
US6958634B2 (en) Programmable direct interpolating delay locked loop
US7667509B2 (en) Delay time adjusting method of delaying a phase of an output signal until a phase difference between an input signal and the output signal becomes an integral number of periods other than zero
US6952462B2 (en) Method and apparatus for generating a phase dependent control signal
US7492200B2 (en) Delayed locked loop (DLL)
US7675337B2 (en) Duty cycle correcting circuit and duty cycle correcting method
KR100741470B1 (ko) 유에스비 장치를 위한 클럭 발생기
US7764554B2 (en) I/O circuit with phase mixer for slew rate control
US7535270B2 (en) Semiconductor memory device
US7659759B2 (en) Phase synchronous circuit
JP3488152B2 (ja) 遅延同期ループの同期方法、遅延同期ループ及び該遅延同期ループを備えた半導体装置
KR20220046104A (ko) 듀티 보정 장치 및 방법, 이를 이용하는 반도체 장치
US8081021B2 (en) Delay locked loop
JP2003257179A (ja) 半導体メモリ装置
US20010021953A1 (en) Data processing circuit
US6339354B1 (en) System and method for eliminating pulse width variations in digital delay lines
US8063708B2 (en) Phase locked loop and method for operating the same
US6130558A (en) Data transfer circuit and method for a semiconductor memory
US5528638A (en) Multiple phase shifted clocks generation using a minimal set of signals from a PLL
US20020159326A1 (en) Semiconductor integrated circuit device
US6222401B1 (en) Phase locked loop using gear shifting algorithm
JP2005354271A (ja) 半導体装置、クロック位相調整回路、送信回路及び受信回路。
JP3047254B2 (ja) レーザーダイオード・コントローラ装置
JP2003273728A (ja) 半導体装置
JP2001144591A (ja) 可変遅延回路及びこれを用いたタイミング制御回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041005