JPH11354789A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH11354789A JPH11354789A JP16455198A JP16455198A JPH11354789A JP H11354789 A JPH11354789 A JP H11354789A JP 16455198 A JP16455198 A JP 16455198A JP 16455198 A JP16455198 A JP 16455198A JP H11354789 A JPH11354789 A JP H11354789A
- Authority
- JP
- Japan
- Prior art keywords
- type
- concentration
- drain region
- region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 素子のブレイクダウン耐圧を向上し、かつオ
ン抵抗を低減することの出来る電界効果トランジスタを
提供すること。 【解決手段】 P型SiC基板10内の高濃度N型ドレ
イン領域50と高濃度N型ソース領域60との間のP型
SiCエピタキシャル層20の一部に凹型溝30が形成
され、この凹型溝30に沿って低濃度のN型ドレイン領
域40が形成され、前記P型SiC基板10の裏面に基
板電極150が形成されている。
ン抵抗を低減することの出来る電界効果トランジスタを
提供すること。 【解決手段】 P型SiC基板10内の高濃度N型ドレ
イン領域50と高濃度N型ソース領域60との間のP型
SiCエピタキシャル層20の一部に凹型溝30が形成
され、この凹型溝30に沿って低濃度のN型ドレイン領
域40が形成され、前記P型SiC基板10の裏面に基
板電極150が形成されている。
Description
【0001】
【発明の属する技術分野】本発明は、電界効果トランジ
スタに関し、特にパワーMOSFETの耐圧を向上し、
オン抵抗を低減する技術を提供するものである。
スタに関し、特にパワーMOSFETの耐圧を向上し、
オン抵抗を低減する技術を提供するものである。
【0002】
【従来の技術】従来のSiC電界効果トランジスタとし
ては、例えば、図14に示す構造が知られている。図1
4においては、P型SiC基板015内に高濃度N型ド
レイン領域050、高濃度N型ソース領域060および
高濃度P型領域065が形成されている。前記高濃度N
型ドレイン領域050と前記高濃度N型ソース領域06
0との間のP型SiC基板015上の一部にはゲート絶
縁膜080を介してゲート電極090が形成されてい
る。さらにこのゲート電極090とは第一層間絶縁膜0
100により絶縁されて第一ドレイン電極0120およ
びソース電極0110が形成されている。また、高濃度
P型領域065に接続されて基板電極0150が形成さ
れている。前記の従来SiC電界効果トランジスタにお
いて、ソース電極0110と基板電極0150とが同電
位に接続され、第一ドレイン電極0120とソース電極
0110との間に電圧が印加された状態でゲート電極0
90に電圧が印加されるとゲート電極090直下のP型
SiC基板015表面にN型反転層のチャンネルが形成
され、第一ドレイン電極0120からソース電極011
0に電流が流れる。この時、トランジスタをオンさせる
ゲートのしきい値電圧を所定の値に設定するために、P
型SiC基板015の表面濃度は決まった値に設定され
ている。
ては、例えば、図14に示す構造が知られている。図1
4においては、P型SiC基板015内に高濃度N型ド
レイン領域050、高濃度N型ソース領域060および
高濃度P型領域065が形成されている。前記高濃度N
型ドレイン領域050と前記高濃度N型ソース領域06
0との間のP型SiC基板015上の一部にはゲート絶
縁膜080を介してゲート電極090が形成されてい
る。さらにこのゲート電極090とは第一層間絶縁膜0
100により絶縁されて第一ドレイン電極0120およ
びソース電極0110が形成されている。また、高濃度
P型領域065に接続されて基板電極0150が形成さ
れている。前記の従来SiC電界効果トランジスタにお
いて、ソース電極0110と基板電極0150とが同電
位に接続され、第一ドレイン電極0120とソース電極
0110との間に電圧が印加された状態でゲート電極0
90に電圧が印加されるとゲート電極090直下のP型
SiC基板015表面にN型反転層のチャンネルが形成
され、第一ドレイン電極0120からソース電極011
0に電流が流れる。この時、トランジスタをオンさせる
ゲートのしきい値電圧を所定の値に設定するために、P
型SiC基板015の表面濃度は決まった値に設定され
ている。
【0003】
【発明が解決しようとする課題】しかし、図14に示し
た従来例においては、電流オフ時におけるドレインとソ
ース間のブレイクダウン耐圧は、P型SiC基板015
の濃度によって決まるが、P型SiC基板015はトラ
ンジスタのしきい値を決めるため濃度を高くせざるを得
ず、耐圧を上げるには限界があった。また、SiCに金
属オーミック電極を形成する場合、例えば文献“Hig
h−temperature ohmic conta
ct to n−type6H−SiC using
nickel”;Journal of Applie
d Physics,Vol.77(3),pp.13
17−1319,1995に示すようにN型に対しては
Ni電極が用いられ、例えば文献“Contact r
esistance measurements on
p−type 6H−SiC”;Applied P
hysics Letter,Vol.62(4),p
p.384−386,1995に示すようにP型に対し
てはAl−Ti電極が用いられるといったように、P型
とN型とで異なったオーミック電極材料が用いられてい
る。そのため、図14に示す従来例においてはソース電
極0110と基板電極0150とを異なる材料で形成せ
ざるを得ず、チャンネルの集積度向上には限界があっ
た。本発明は、上記のごとき問題点を解決するためにな
されたものであり、ブレイクダウン耐圧を向上し、かつ
オン抵抗を低減することの出来る電界効果トランジスタ
を提供することを目的とする。
た従来例においては、電流オフ時におけるドレインとソ
ース間のブレイクダウン耐圧は、P型SiC基板015
の濃度によって決まるが、P型SiC基板015はトラ
ンジスタのしきい値を決めるため濃度を高くせざるを得
ず、耐圧を上げるには限界があった。また、SiCに金
属オーミック電極を形成する場合、例えば文献“Hig
h−temperature ohmic conta
ct to n−type6H−SiC using
nickel”;Journal of Applie
d Physics,Vol.77(3),pp.13
17−1319,1995に示すようにN型に対しては
Ni電極が用いられ、例えば文献“Contact r
esistance measurements on
p−type 6H−SiC”;Applied P
hysics Letter,Vol.62(4),p
p.384−386,1995に示すようにP型に対し
てはAl−Ti電極が用いられるといったように、P型
とN型とで異なったオーミック電極材料が用いられてい
る。そのため、図14に示す従来例においてはソース電
極0110と基板電極0150とを異なる材料で形成せ
ざるを得ず、チャンネルの集積度向上には限界があっ
た。本発明は、上記のごとき問題点を解決するためにな
されたものであり、ブレイクダウン耐圧を向上し、かつ
オン抵抗を低減することの出来る電界効果トランジスタ
を提供することを目的とする。
【0004】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、本発明においてはSiC基
板内のドレイン領域とソース領域との間のベース領域の
一部に凹型の溝を形成し、該溝に沿って低濃度のドレイ
ン領域を形成するように構成している。また、基板電極
はSiC基板の裏面に形成するように構成している。
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、本発明においてはSiC基
板内のドレイン領域とソース領域との間のベース領域の
一部に凹型の溝を形成し、該溝に沿って低濃度のドレイ
ン領域を形成するように構成している。また、基板電極
はSiC基板の裏面に形成するように構成している。
【0005】
【作用】本発明によれば、ドレインとソース間に高電圧
が印加された場合、凹型の溝に沿って形成された低濃度
ドレイン領域に形成される空乏層によって耐圧が確保さ
れるので、素子の耐圧を上げることが容易となる。ま
た、基板電極はワイドバンドギャップ半導体基板の裏面
に形成しているので、同一表面側により多くのソース領
域とドレイン領域が形成可能で、チャンネルの集積度を
向上でき、オン抵抗の低減も容易となる。
が印加された場合、凹型の溝に沿って形成された低濃度
ドレイン領域に形成される空乏層によって耐圧が確保さ
れるので、素子の耐圧を上げることが容易となる。ま
た、基板電極はワイドバンドギャップ半導体基板の裏面
に形成しているので、同一表面側により多くのソース領
域とドレイン領域が形成可能で、チャンネルの集積度を
向上でき、オン抵抗の低減も容易となる。
【0006】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図1は本発明の実施の形態を示す
断面図である。まず構成を示す。図1においては、P型
SiC基板10上にP型SiCエピタキシャル層20が
形成されている。該P型SiCエピタキシャル層20内
には高濃度N型ドレイン領域50および高濃度N型ソー
ス領域60が形成されている。また、前記高濃度N型ド
レイン領域50と高濃度N型ソース領域60との間の前
記P型SiCエピタキシャル層20の一部に凹型溝30
が形成されている。該凹型溝30に沿って前記高濃度N
型ドレイン領域50よりも低濃度のN型ドレイン領域4
0が形成されている。そしてP型SiCエピタキシャル
層20の表面にゲート絶縁膜80を介してゲート電極9
0が形成されている。さらに、第一層間絶縁膜100に
よってゲート電極90と絶縁されて、ソース電極110
および第一ドレイン電極120が形成されている。ま
た、第二層間絶縁膜130によってソース電極110と
絶縁されて第二ドレイン電極140が形成されている。
そして、P型SiC基板10の裏面に基板電極150が
形成されている。
に基づいて説明する。図1は本発明の実施の形態を示す
断面図である。まず構成を示す。図1においては、P型
SiC基板10上にP型SiCエピタキシャル層20が
形成されている。該P型SiCエピタキシャル層20内
には高濃度N型ドレイン領域50および高濃度N型ソー
ス領域60が形成されている。また、前記高濃度N型ド
レイン領域50と高濃度N型ソース領域60との間の前
記P型SiCエピタキシャル層20の一部に凹型溝30
が形成されている。該凹型溝30に沿って前記高濃度N
型ドレイン領域50よりも低濃度のN型ドレイン領域4
0が形成されている。そしてP型SiCエピタキシャル
層20の表面にゲート絶縁膜80を介してゲート電極9
0が形成されている。さらに、第一層間絶縁膜100に
よってゲート電極90と絶縁されて、ソース電極110
および第一ドレイン電極120が形成されている。ま
た、第二層間絶縁膜130によってソース電極110と
絶縁されて第二ドレイン電極140が形成されている。
そして、P型SiC基板10の裏面に基板電極150が
形成されている。
【0007】図2は実施の形態のゲート電極90を示す
平面図である。図2では、高濃度N型ドレイン領域50
と高濃度N型ソース領域60とが交互に配置されてい
る。上記の構造で、第二ドレイン電極140とソース電
極110との間に電圧が印加された状態で、ゲート電極
90に電圧が印加されると、ゲート電極90直下のP型
SiCエピタキシャル層20の表面にN型反転層のチャ
ンネルが形成され、第一ドレイン電極120からソース
電極110に電流が流れる。
平面図である。図2では、高濃度N型ドレイン領域50
と高濃度N型ソース領域60とが交互に配置されてい
る。上記の構造で、第二ドレイン電極140とソース電
極110との間に電圧が印加された状態で、ゲート電極
90に電圧が印加されると、ゲート電極90直下のP型
SiCエピタキシャル層20の表面にN型反転層のチャ
ンネルが形成され、第一ドレイン電極120からソース
電極110に電流が流れる。
【0008】次に、本発明の実施の形態の製造方法を説
明する。図3から図13は本発明の実施の形態の製造工
程を示す断面図である。まず、図3に示す工程において
はP型SiC基板10の上に例えば不純物濃度が1E1
4〜1E18cm-3、厚さが0.1μm〜数十μmのP
型SiCエピタキシャル層20が形成されている。この
時しきい値電圧を調整するためにP型SiCエピタキシ
ャル層20の表面に不純物を例えばインプラにより注入
して表面濃度を調整してもよい。
明する。図3から図13は本発明の実施の形態の製造工
程を示す断面図である。まず、図3に示す工程において
はP型SiC基板10の上に例えば不純物濃度が1E1
4〜1E18cm-3、厚さが0.1μm〜数十μmのP
型SiCエピタキシャル層20が形成されている。この
時しきい値電圧を調整するためにP型SiCエピタキシ
ャル層20の表面に不純物を例えばインプラにより注入
して表面濃度を調整してもよい。
【0009】次に、図4に示す工程においては、例えば
化学気相成長により酸化膜25を形成した後、部分的に
エッチングする。該酸化膜25をマスクとして、例えば
イオン注入により1E18〜1E21cm-3の高濃度N
型ドレイン領域50および高濃度N型ソース領域60を
それぞれ形成する。
化学気相成長により酸化膜25を形成した後、部分的に
エッチングする。該酸化膜25をマスクとして、例えば
イオン注入により1E18〜1E21cm-3の高濃度N
型ドレイン領域50および高濃度N型ソース領域60を
それぞれ形成する。
【0010】次に、図5に示す工程においては、部分的
にエッチングされた例えば酸化膜35をマスクとしてP
型SiCエピタキシャル層20の表面をエッチングし、
例えば深さ0.1μm〜数十μmの凹型溝30を形成す
る。
にエッチングされた例えば酸化膜35をマスクとしてP
型SiCエピタキシャル層20の表面をエッチングし、
例えば深さ0.1μm〜数十μmの凹型溝30を形成す
る。
【0011】次に、図6に示す工程においては、例えば
イオン注入により不純物濃度1E15〜1E18cm-3
のN型ドレイン領域40を形成する。この時、凹型溝3
0を形成するときのマスクである前記酸化膜35をマス
クとして不純物をイオン注入により形成しているので、
凹型溝30とN型ドレイン領域40が自己整合されると
いう効果がある。この後酸化膜35を除去して、例えば
Ar雰囲気中で900℃〜1800℃の熱処理を行うこ
とにより、高濃度N型ドレイン領域50、高濃度N型ソ
ース領域60およびN型ドレイン領域40が一回の熱処
理で同時に活性化出来る。
イオン注入により不純物濃度1E15〜1E18cm-3
のN型ドレイン領域40を形成する。この時、凹型溝3
0を形成するときのマスクである前記酸化膜35をマス
クとして不純物をイオン注入により形成しているので、
凹型溝30とN型ドレイン領域40が自己整合されると
いう効果がある。この後酸化膜35を除去して、例えば
Ar雰囲気中で900℃〜1800℃の熱処理を行うこ
とにより、高濃度N型ドレイン領域50、高濃度N型ソ
ース領域60およびN型ドレイン領域40が一回の熱処
理で同時に活性化出来る。
【0012】次に、図7に示す工程においては、絶縁膜
70を形成する。次に、図8に示す工程においては、例
えばエッチングバックやケミカル・メカニカル・ポリッ
シングにより凹型溝30内に絶縁膜70を埋め込んで、
P型SiCエピタキシャル層20の表面を平坦化する。
次に、図9に示す工程においては、例えば厚さが100
Å〜2000Åの酸化膜よりなるゲート絶縁膜80を形
成し、例えば厚さが1000Å〜10000Åの多結晶
シリコンよりなるゲート電極90を形成する。
70を形成する。次に、図8に示す工程においては、例
えばエッチングバックやケミカル・メカニカル・ポリッ
シングにより凹型溝30内に絶縁膜70を埋め込んで、
P型SiCエピタキシャル層20の表面を平坦化する。
次に、図9に示す工程においては、例えば厚さが100
Å〜2000Åの酸化膜よりなるゲート絶縁膜80を形
成し、例えば厚さが1000Å〜10000Åの多結晶
シリコンよりなるゲート電極90を形成する。
【0013】次に、図10に示す工程においては、ゲー
ト電極90を部分的にエッチンした後、第一層間絶縁膜
100を形成し、該第一層間絶縁膜100を部分的にエ
ッチングすることによりソース電極およびドレイン電極
取り出し用の開口部を形成する。次に、図11に示す工
程においては、ソース電極110および第一ドレイン電
極120を形成する。次に、図12に示す工程において
は、第二層間絶縁膜130を形成する。次に、図13に
示す工程においては、第二ドレイン電極140を形成
し、P型SiC基板10の裏面に基板電極150を形成
する。
ト電極90を部分的にエッチンした後、第一層間絶縁膜
100を形成し、該第一層間絶縁膜100を部分的にエ
ッチングすることによりソース電極およびドレイン電極
取り出し用の開口部を形成する。次に、図11に示す工
程においては、ソース電極110および第一ドレイン電
極120を形成する。次に、図12に示す工程において
は、第二層間絶縁膜130を形成する。次に、図13に
示す工程においては、第二ドレイン電極140を形成
し、P型SiC基板10の裏面に基板電極150を形成
する。
【0014】次に本実施の形態の作用を説明する。ドレ
インとソース間のブレイクダウン耐圧Vbと、N型ドレ
イン領域40の不純物濃度Ndとの間には一次元近似モ
デルにより、SiCの場合下記式(1)の関係式が成り
立つ。 Nd=2.39×1020Vb-7/5...(1) この時、ブレイクダウン耐圧Vbと空乏層の幅Wは下記
式(2)で示される。 W=2.12×10-7Vb6/5 ...(2) 例えば、ブレイクダウン耐圧1000Vの素子を得るた
めにはN型ドレイン領域40の濃度と距離を1.5E1
6cm-3、8.4μmに設定すればよい。すなわち、本
実施の形態においては、N型ドレイン領域40の濃度を
所定の値に設定することにより素子の高耐圧化が容易と
なる。
インとソース間のブレイクダウン耐圧Vbと、N型ドレ
イン領域40の不純物濃度Ndとの間には一次元近似モ
デルにより、SiCの場合下記式(1)の関係式が成り
立つ。 Nd=2.39×1020Vb-7/5...(1) この時、ブレイクダウン耐圧Vbと空乏層の幅Wは下記
式(2)で示される。 W=2.12×10-7Vb6/5 ...(2) 例えば、ブレイクダウン耐圧1000Vの素子を得るた
めにはN型ドレイン領域40の濃度と距離を1.5E1
6cm-3、8.4μmに設定すればよい。すなわち、本
実施の形態においては、N型ドレイン領域40の濃度を
所定の値に設定することにより素子の高耐圧化が容易と
なる。
【0015】また、N型ドレイン領域40を凹型溝30
に沿って形成しているのでN型ドレイン領域40に伸び
る空乏層の距離を確保しつつ、高濃度N型ドレイン領域
50と高濃度N型ソース領域60との間隔を縮小するこ
とが可能で、チャンネルの集積度向上によるオン抵抗の
低減が可能となる。この時、凹型溝30内に絶縁膜70
を形成しているので、素子表面の平坦化が容易でソース
電極110や第一,第二ドレイン電極120,140の
配線の段切れがし難いといった効果もある。
に沿って形成しているのでN型ドレイン領域40に伸び
る空乏層の距離を確保しつつ、高濃度N型ドレイン領域
50と高濃度N型ソース領域60との間隔を縮小するこ
とが可能で、チャンネルの集積度向上によるオン抵抗の
低減が可能となる。この時、凹型溝30内に絶縁膜70
を形成しているので、素子表面の平坦化が容易でソース
電極110や第一,第二ドレイン電極120,140の
配線の段切れがし難いといった効果もある。
【0016】さらに、図2に示したように高濃度N型ド
レイン領域50と高濃度N型ソース領域60とを交互に
配置する事により、チャンネルの集積度が向上し、オン
抵抗の低減も可能となる。
レイン領域50と高濃度N型ソース領域60とを交互に
配置する事により、チャンネルの集積度が向上し、オン
抵抗の低減も可能となる。
【0017】その上、P型べ一ス領域となるP型SiC
エピタキシャル層20の電位をP型SiC基板10裏面
に形成した基板電極150によって形成しているので、
従来例のようにN型に対してはNi電極、P型に対して
はAl−Ti電極といったように異なった電極材料をP
型SiC基板10の同一表面側に形成する必要がなく、
より一層のチャンネルの集積度向上によるオン抵抗の低
減が可能となる。
エピタキシャル層20の電位をP型SiC基板10裏面
に形成した基板電極150によって形成しているので、
従来例のようにN型に対してはNi電極、P型に対して
はAl−Ti電極といったように異なった電極材料をP
型SiC基板10の同一表面側に形成する必要がなく、
より一層のチャンネルの集積度向上によるオン抵抗の低
減が可能となる。
【0018】本発明においては、P型SiCエピタキシ
ャル層20内にチャンネルを形成しているが、P型Si
Cエピタキシャル層20内ではなくP型SiC基板10
内に形成しても上記と同じ効果が得られる。ただし、S
iC基板はSiCエピタキシャル層に比べてマイクロパ
イプ等の欠陥が多いので、本実施の形態のようにP型S
iCエピタキシャル層20内にチャンネルを形成すると
欠陥による素子特性の悪化が低減できるといった効果が
ある。
ャル層20内にチャンネルを形成しているが、P型Si
Cエピタキシャル層20内ではなくP型SiC基板10
内に形成しても上記と同じ効果が得られる。ただし、S
iC基板はSiCエピタキシャル層に比べてマイクロパ
イプ等の欠陥が多いので、本実施の形態のようにP型S
iCエピタキシャル層20内にチャンネルを形成すると
欠陥による素子特性の悪化が低減できるといった効果が
ある。
【0019】
【発明の効果】以上説明してきたように、本発明の電界
効果トランジスタにおいては、SiC基板内のドレイン
領域とソース領域との間のベース領域のドレイン領域側
の一部に凹型の溝を形成し、この溝に沿って低濃度ドレ
イン領域を形成するように構成したため、ドレインとソ
ースとの間に高電圧が印加された場合、凹型の溝に沿っ
て形成された低濃度ドレイン領域に形成される空乏層に
よって耐圧が確保されるので、素子の耐圧を上げること
が容易となり、ブレイクダウン耐圧を向上できるという
効果が得られる。また、請求項2記載の電界効果トラン
ジスタにおいては、基板電極はワイドバンドギャップ半
導体基板の裏面に形成しているので、同一表面側により
多くのソース領域とドレイン領域が形成可能で、チャン
ネルの集積度を向上できオン抵抗の低減も容易となる。
効果トランジスタにおいては、SiC基板内のドレイン
領域とソース領域との間のベース領域のドレイン領域側
の一部に凹型の溝を形成し、この溝に沿って低濃度ドレ
イン領域を形成するように構成したため、ドレインとソ
ースとの間に高電圧が印加された場合、凹型の溝に沿っ
て形成された低濃度ドレイン領域に形成される空乏層に
よって耐圧が確保されるので、素子の耐圧を上げること
が容易となり、ブレイクダウン耐圧を向上できるという
効果が得られる。また、請求項2記載の電界効果トラン
ジスタにおいては、基板電極はワイドバンドギャップ半
導体基板の裏面に形成しているので、同一表面側により
多くのソース領域とドレイン領域が形成可能で、チャン
ネルの集積度を向上できオン抵抗の低減も容易となる。
【図1】本発明の実施の形態を示す断面図である。
【図2】実施の形態のゲート電極を示す平面図である。
【図3】実施の形態の製造工程の一部を示す断面図であ
る。
る。
【図4】実施の形態の製造工程の一部を示す断面図であ
る。
る。
【図5】実施の形態の製造工程の一部を示す断面図であ
る。
る。
【図6】実施の形態の製造工程の一部を示す断面図であ
る。
る。
【図7】実施の形態の製造工程の一部を示す断面図であ
る。
る。
【図8】実施の形態の製造工程の一部を示す断面図であ
る。
る。
【図9】実施の形態の製造工程の一部を示す断面図であ
る。
る。
【図10】実施の形態の製造工程の一部を示す断面図で
ある。
ある。
【図11】実施の形態の製造工程の一部を示す断面図で
ある。
ある。
【図12】実施の形態の製造工程の一部を示す断面図で
ある。
ある。
【図13】実施の形態の製造工程の一部を示す断面図で
ある。
ある。
【図14】従来のSiC電界効果トランジスタ一例の断
面図である。
面図である。
10 P型SiC基板 20 P型SiCエピタキシャル層 25 酸化膜 30 凹型溝 35 酸化膜 40 N型ドレイン領域 50 高濃度N型ドレイン領域 60 高濃度N型ソース領域 70 絶縁膜 80 ゲート絶縁膜 90 ゲート電極 100 第一層間絶縁膜 110 ソース電極 120 第一ドレイン電極 130 第二層間絶縁膜 140 第二ドレイン電極 150 基板電極
Claims (4)
- 【請求項1】 Si(珪素)よりバンドギャップの広い
ワイドバンドギャップ半導体基板中に形成されたドレイ
ン領域ならびにソース領域と、ゲート電圧によってチャ
ンネルが形成されるベース領域と、を具備した電界効果
トランジスタにおいて、 前記ドレイン領域及びソース領域がワイドバンドギャッ
プ半導体基板の同一表面側に形成されており、 前記ベース領域の前記ドレイン領域側の一部に凹型の溝
が形成され、該溝に沿って前記ドレイン領域より濃度の
低い低濃度ドレイン領域が前記ドレイン領域と接続する
ように形成されたことを特徴とする電界効果トランジス
タ。 - 【請求項2】 前記ベース領域に接続される電極が、前
記ワイドバンドギャップ半導体基板の裏面に形成される
ことを特徴とする請求項1記載の電界効果トランジス
タ。 - 【請求項3】 前記ドレイン領域およびソース領域が複
数のセル状に形成され、前記ドレイン領域に接続された
ドレイン電極と、前記ソース領域に接続されたソース電
極とが多層構造に形成されたことを特徴とする請求項1
または2記載の電界効果トランジスタ。 - 【請求項4】 前記ワイドバンドギャップ半導体基板が
SiC(炭化珪素)よりなる事を特徴とする請求項1な
いし3記載の電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16455198A JPH11354789A (ja) | 1998-06-12 | 1998-06-12 | 電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16455198A JPH11354789A (ja) | 1998-06-12 | 1998-06-12 | 電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11354789A true JPH11354789A (ja) | 1999-12-24 |
Family
ID=15795316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16455198A Pending JPH11354789A (ja) | 1998-06-12 | 1998-06-12 | 電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11354789A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002179498A (ja) * | 2000-12-12 | 2002-06-26 | Denso Corp | 炭化珪素単結晶の製造方法 |
JP2003031804A (ja) * | 2001-05-11 | 2003-01-31 | Fuji Electric Co Ltd | 半導体装置 |
JP2009541994A (ja) * | 2006-06-29 | 2009-11-26 | クリー インコーポレイテッド | p型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法 |
-
1998
- 1998-06-12 JP JP16455198A patent/JPH11354789A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002179498A (ja) * | 2000-12-12 | 2002-06-26 | Denso Corp | 炭化珪素単結晶の製造方法 |
JP4716558B2 (ja) * | 2000-12-12 | 2011-07-06 | 株式会社デンソー | 炭化珪素基板 |
JP2003031804A (ja) * | 2001-05-11 | 2003-01-31 | Fuji Electric Co Ltd | 半導体装置 |
JP2009541994A (ja) * | 2006-06-29 | 2009-11-26 | クリー インコーポレイテッド | p型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法 |
US9552997B2 (en) | 2006-06-29 | 2017-01-24 | Cree, Inc. | Silicon carbide switching devices including P-type channels |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9142663B2 (en) | Silicon carbide devices having smooth channels | |
US6653659B2 (en) | Silicon carbide inversion channel mosfets | |
US7705362B2 (en) | Silicon carbide devices with hybrid well regions | |
JP3666280B2 (ja) | 炭化けい素縦形fetおよびその製造方法 | |
US7981817B2 (en) | Method for manufacturing semiconductor device using multiple ion implantation masks | |
JPH1093087A (ja) | 横ゲート縦ドリフト領域トランジスタ | |
JP2006066439A (ja) | 半導体装置およびその製造方法 | |
US8222107B2 (en) | Method for producing semiconductor element | |
JP4806852B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP4620368B2 (ja) | 半導体装置の製造方法 | |
JP3496509B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2018206872A (ja) | 半導体装置 | |
JP3941641B2 (ja) | 炭化珪素半導体装置の製造方法とその製造方法によって製造される炭化珪素半導体装置 | |
JPH11354789A (ja) | 電界効果トランジスタ | |
US9048103B2 (en) | Method for producing semiconductor device | |
JP4792645B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP3744513B2 (ja) | ダイオード | |
JPH11330464A (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2004221263A (ja) | 半導体装置およびその製造方法 | |
JP3494063B2 (ja) | 半導体装置 | |
JP2005085872A (ja) | 半導体素子及びその製造方法 | |
JPH06120509A (ja) | 縦型電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081209 |