JPH11354789A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH11354789A JPH11354789A JP16455198A JP16455198A JPH11354789A JP H11354789 A JPH11354789 A JP H11354789A JP 16455198 A JP16455198 A JP 16455198A JP 16455198 A JP16455198 A JP 16455198A JP H11354789 A JPH11354789 A JP H11354789A
- Authority
- JP
- Japan
- Prior art keywords
- type
- concentration
- drain region
- region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 素子のブレイクダウン耐圧を向上し、かつオ
ン抵抗を低減することの出来る電界効果トランジスタを
提供すること。 【解決手段】 Ｐ型ＳｉＣ基板１０内の高濃度Ｎ型ドレ
イン領域５０と高濃度Ｎ型ソース領域６０との間のＰ型
ＳｉＣエピタキシャル層２０の一部に凹型溝３０が形成
され、この凹型溝３０に沿って低濃度のＮ型ドレイン領
域４０が形成され、前記Ｐ型ＳｉＣ基板１０の裏面に基
板電極１５０が形成されている。
ン抵抗を低減することの出来る電界効果トランジスタを
提供すること。 【解決手段】 Ｐ型ＳｉＣ基板１０内の高濃度Ｎ型ドレ
イン領域５０と高濃度Ｎ型ソース領域６０との間のＰ型
ＳｉＣエピタキシャル層２０の一部に凹型溝３０が形成
され、この凹型溝３０に沿って低濃度のＮ型ドレイン領
域４０が形成され、前記Ｐ型ＳｉＣ基板１０の裏面に基
板電極１５０が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果トランジ
スタに関し、特にパワーＭＯＳＦＥＴの耐圧を向上し、
オン抵抗を低減する技術を提供するものである。
スタに関し、特にパワーＭＯＳＦＥＴの耐圧を向上し、
オン抵抗を低減する技術を提供するものである。
【０００２】
【従来の技術】従来のＳｉＣ電界効果トランジスタとし
ては、例えば、図１４に示す構造が知られている。図１
４においては、Ｐ型ＳｉＣ基板０１５内に高濃度Ｎ型ド
レイン領域０５０、高濃度Ｎ型ソース領域０６０および
高濃度Ｐ型領域０６５が形成されている。前記高濃度Ｎ
型ドレイン領域０５０と前記高濃度Ｎ型ソース領域０６
０との間のＰ型ＳｉＣ基板０１５上の一部にはゲート絶
縁膜０８０を介してゲート電極０９０が形成されてい
る。さらにこのゲート電極０９０とは第一層間絶縁膜０
１００により絶縁されて第一ドレイン電極０１２０およ
びソース電極０１１０が形成されている。また、高濃度
Ｐ型領域０６５に接続されて基板電極０１５０が形成さ
れている。前記の従来ＳｉＣ電界効果トランジスタにお
いて、ソース電極０１１０と基板電極０１５０とが同電
位に接続され、第一ドレイン電極０１２０とソース電極
０１１０との間に電圧が印加された状態でゲート電極０
９０に電圧が印加されるとゲート電極０９０直下のＰ型
ＳｉＣ基板０１５表面にＮ型反転層のチャンネルが形成
され、第一ドレイン電極０１２０からソース電極０１１
０に電流が流れる。この時、トランジスタをオンさせる
ゲートのしきい値電圧を所定の値に設定するために、Ｐ
型ＳｉＣ基板０１５の表面濃度は決まった値に設定され
ている。
ては、例えば、図１４に示す構造が知られている。図１
４においては、Ｐ型ＳｉＣ基板０１５内に高濃度Ｎ型ド
レイン領域０５０、高濃度Ｎ型ソース領域０６０および
高濃度Ｐ型領域０６５が形成されている。前記高濃度Ｎ
型ドレイン領域０５０と前記高濃度Ｎ型ソース領域０６
０との間のＰ型ＳｉＣ基板０１５上の一部にはゲート絶
縁膜０８０を介してゲート電極０９０が形成されてい
る。さらにこのゲート電極０９０とは第一層間絶縁膜０
１００により絶縁されて第一ドレイン電極０１２０およ
びソース電極０１１０が形成されている。また、高濃度
Ｐ型領域０６５に接続されて基板電極０１５０が形成さ
れている。前記の従来ＳｉＣ電界効果トランジスタにお
いて、ソース電極０１１０と基板電極０１５０とが同電
位に接続され、第一ドレイン電極０１２０とソース電極
０１１０との間に電圧が印加された状態でゲート電極０
９０に電圧が印加されるとゲート電極０９０直下のＰ型
ＳｉＣ基板０１５表面にＮ型反転層のチャンネルが形成
され、第一ドレイン電極０１２０からソース電極０１１
０に電流が流れる。この時、トランジスタをオンさせる
ゲートのしきい値電圧を所定の値に設定するために、Ｐ
型ＳｉＣ基板０１５の表面濃度は決まった値に設定され
ている。
【０００３】
【発明が解決しようとする課題】しかし、図１４に示し
た従来例においては、電流オフ時におけるドレインとソ
ース間のブレイクダウン耐圧は、Ｐ型ＳｉＣ基板０１５
の濃度によって決まるが、Ｐ型ＳｉＣ基板０１５はトラ
ンジスタのしきい値を決めるため濃度を高くせざるを得
ず、耐圧を上げるには限界があった。また、ＳｉＣに金
属オーミック電極を形成する場合、例えば文献“Ｈｉｇ
ｈ−ｔｅｍｐｅｒａｔｕｒｅ ｏｈｍｉｃ ｃｏｎｔａ
ｃｔ ｔｏ ｎ−ｔｙｐｅ６Ｈ−ＳｉＣ ｕｓｉｎｇ
ｎｉｃｋｅｌ”；Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．７７（３），ｐｐ．１３
１７−１３１９，１９９５に示すようにＮ型に対しては
Ｎｉ電極が用いられ、例えば文献“Ｃｏｎｔａｃｔ ｒ
ｅｓｉｓｔａｎｃｅ ｍｅａｓｕｒｅｍｅｎｔｓ ｏｎ
ｐ−ｔｙｐｅ ６Ｈ−ＳｉＣ”；Ａｐｐｌｉｅｄ Ｐ
ｈｙｓｉｃｓ Ｌｅｔｔｅｒ，Ｖｏｌ．６２（４），ｐ
ｐ．３８４−３８６，１９９５に示すようにＰ型に対し
てはＡｌ−Ｔｉ電極が用いられるといったように、Ｐ型
とＮ型とで異なったオーミック電極材料が用いられてい
る。そのため、図１４に示す従来例においてはソース電
極０１１０と基板電極０１５０とを異なる材料で形成せ
ざるを得ず、チャンネルの集積度向上には限界があっ
た。本発明は、上記のごとき問題点を解決するためにな
されたものであり、ブレイクダウン耐圧を向上し、かつ
オン抵抗を低減することの出来る電界効果トランジスタ
を提供することを目的とする。
た従来例においては、電流オフ時におけるドレインとソ
ース間のブレイクダウン耐圧は、Ｐ型ＳｉＣ基板０１５
の濃度によって決まるが、Ｐ型ＳｉＣ基板０１５はトラ
ンジスタのしきい値を決めるため濃度を高くせざるを得
ず、耐圧を上げるには限界があった。また、ＳｉＣに金
属オーミック電極を形成する場合、例えば文献“Ｈｉｇ
ｈ−ｔｅｍｐｅｒａｔｕｒｅ ｏｈｍｉｃ ｃｏｎｔａ
ｃｔ ｔｏ ｎ−ｔｙｐｅ６Ｈ−ＳｉＣ ｕｓｉｎｇ
ｎｉｃｋｅｌ”；Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．７７（３），ｐｐ．１３
１７−１３１９，１９９５に示すようにＮ型に対しては
Ｎｉ電極が用いられ、例えば文献“Ｃｏｎｔａｃｔ ｒ
ｅｓｉｓｔａｎｃｅ ｍｅａｓｕｒｅｍｅｎｔｓ ｏｎ
ｐ−ｔｙｐｅ ６Ｈ−ＳｉＣ”；Ａｐｐｌｉｅｄ Ｐ
ｈｙｓｉｃｓ Ｌｅｔｔｅｒ，Ｖｏｌ．６２（４），ｐ
ｐ．３８４−３８６，１９９５に示すようにＰ型に対し
てはＡｌ−Ｔｉ電極が用いられるといったように、Ｐ型
とＮ型とで異なったオーミック電極材料が用いられてい
る。そのため、図１４に示す従来例においてはソース電
極０１１０と基板電極０１５０とを異なる材料で形成せ
ざるを得ず、チャンネルの集積度向上には限界があっ
た。本発明は、上記のごとき問題点を解決するためにな
されたものであり、ブレイクダウン耐圧を向上し、かつ
オン抵抗を低減することの出来る電界効果トランジスタ
を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、本発明においてはＳｉＣ基
板内のドレイン領域とソース領域との間のベース領域の
一部に凹型の溝を形成し、該溝に沿って低濃度のドレイ
ン領域を形成するように構成している。また、基板電極
はＳｉＣ基板の裏面に形成するように構成している。
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、本発明においてはＳｉＣ基
板内のドレイン領域とソース領域との間のベース領域の
一部に凹型の溝を形成し、該溝に沿って低濃度のドレイ
ン領域を形成するように構成している。また、基板電極
はＳｉＣ基板の裏面に形成するように構成している。
【０００５】
【作用】本発明によれば、ドレインとソース間に高電圧
が印加された場合、凹型の溝に沿って形成された低濃度
ドレイン領域に形成される空乏層によって耐圧が確保さ
れるので、素子の耐圧を上げることが容易となる。ま
た、基板電極はワイドバンドギャップ半導体基板の裏面
に形成しているので、同一表面側により多くのソース領
域とドレイン領域が形成可能で、チャンネルの集積度を
向上でき、オン抵抗の低減も容易となる。
が印加された場合、凹型の溝に沿って形成された低濃度
ドレイン領域に形成される空乏層によって耐圧が確保さ
れるので、素子の耐圧を上げることが容易となる。ま
た、基板電極はワイドバンドギャップ半導体基板の裏面
に形成しているので、同一表面側により多くのソース領
域とドレイン領域が形成可能で、チャンネルの集積度を
向上でき、オン抵抗の低減も容易となる。
【０００６】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は本発明の実施の形態を示す
断面図である。まず構成を示す。図１においては、Ｐ型
ＳｉＣ基板１０上にＰ型ＳｉＣエピタキシャル層２０が
形成されている。該Ｐ型ＳｉＣエピタキシャル層２０内
には高濃度Ｎ型ドレイン領域５０および高濃度Ｎ型ソー
ス領域６０が形成されている。また、前記高濃度Ｎ型ド
レイン領域５０と高濃度Ｎ型ソース領域６０との間の前
記Ｐ型ＳｉＣエピタキシャル層２０の一部に凹型溝３０
が形成されている。該凹型溝３０に沿って前記高濃度Ｎ
型ドレイン領域５０よりも低濃度のＮ型ドレイン領域４
０が形成されている。そしてＰ型ＳｉＣエピタキシャル
層２０の表面にゲート絶縁膜８０を介してゲート電極９
０が形成されている。さらに、第一層間絶縁膜１００に
よってゲート電極９０と絶縁されて、ソース電極１１０
および第一ドレイン電極１２０が形成されている。ま
た、第二層間絶縁膜１３０によってソース電極１１０と
絶縁されて第二ドレイン電極１４０が形成されている。
そして、Ｐ型ＳｉＣ基板１０の裏面に基板電極１５０が
形成されている。
に基づいて説明する。図１は本発明の実施の形態を示す
断面図である。まず構成を示す。図１においては、Ｐ型
ＳｉＣ基板１０上にＰ型ＳｉＣエピタキシャル層２０が
形成されている。該Ｐ型ＳｉＣエピタキシャル層２０内
には高濃度Ｎ型ドレイン領域５０および高濃度Ｎ型ソー
ス領域６０が形成されている。また、前記高濃度Ｎ型ド
レイン領域５０と高濃度Ｎ型ソース領域６０との間の前
記Ｐ型ＳｉＣエピタキシャル層２０の一部に凹型溝３０
が形成されている。該凹型溝３０に沿って前記高濃度Ｎ
型ドレイン領域５０よりも低濃度のＮ型ドレイン領域４
０が形成されている。そしてＰ型ＳｉＣエピタキシャル
層２０の表面にゲート絶縁膜８０を介してゲート電極９
０が形成されている。さらに、第一層間絶縁膜１００に
よってゲート電極９０と絶縁されて、ソース電極１１０
および第一ドレイン電極１２０が形成されている。ま
た、第二層間絶縁膜１３０によってソース電極１１０と
絶縁されて第二ドレイン電極１４０が形成されている。
そして、Ｐ型ＳｉＣ基板１０の裏面に基板電極１５０が
形成されている。
【０００７】図２は実施の形態のゲート電極９０を示す
平面図である。図２では、高濃度Ｎ型ドレイン領域５０
と高濃度Ｎ型ソース領域６０とが交互に配置されてい
る。上記の構造で、第二ドレイン電極１４０とソース電
極１１０との間に電圧が印加された状態で、ゲート電極
９０に電圧が印加されると、ゲート電極９０直下のＰ型
ＳｉＣエピタキシャル層２０の表面にＮ型反転層のチャ
ンネルが形成され、第一ドレイン電極１２０からソース
電極１１０に電流が流れる。
平面図である。図２では、高濃度Ｎ型ドレイン領域５０
と高濃度Ｎ型ソース領域６０とが交互に配置されてい
る。上記の構造で、第二ドレイン電極１４０とソース電
極１１０との間に電圧が印加された状態で、ゲート電極
９０に電圧が印加されると、ゲート電極９０直下のＰ型
ＳｉＣエピタキシャル層２０の表面にＮ型反転層のチャ
ンネルが形成され、第一ドレイン電極１２０からソース
電極１１０に電流が流れる。
【０００８】次に、本発明の実施の形態の製造方法を説
明する。図３から図１３は本発明の実施の形態の製造工
程を示す断面図である。まず、図３に示す工程において
はＰ型ＳｉＣ基板１０の上に例えば不純物濃度が１Ｅ１
４〜１Ｅ１８ｃｍ-3、厚さが０．１μｍ〜数十μｍのＰ
型ＳｉＣエピタキシャル層２０が形成されている。この
時しきい値電圧を調整するためにＰ型ＳｉＣエピタキシ
ャル層２０の表面に不純物を例えばインプラにより注入
して表面濃度を調整してもよい。
明する。図３から図１３は本発明の実施の形態の製造工
程を示す断面図である。まず、図３に示す工程において
はＰ型ＳｉＣ基板１０の上に例えば不純物濃度が１Ｅ１
４〜１Ｅ１８ｃｍ-3、厚さが０．１μｍ〜数十μｍのＰ
型ＳｉＣエピタキシャル層２０が形成されている。この
時しきい値電圧を調整するためにＰ型ＳｉＣエピタキシ
ャル層２０の表面に不純物を例えばインプラにより注入
して表面濃度を調整してもよい。
【０００９】次に、図４に示す工程においては、例えば
化学気相成長により酸化膜２５を形成した後、部分的に
エッチングする。該酸化膜２５をマスクとして、例えば
イオン注入により１Ｅ１８〜１Ｅ２１ｃｍ-3の高濃度Ｎ
型ドレイン領域５０および高濃度Ｎ型ソース領域６０を
それぞれ形成する。
化学気相成長により酸化膜２５を形成した後、部分的に
エッチングする。該酸化膜２５をマスクとして、例えば
イオン注入により１Ｅ１８〜１Ｅ２１ｃｍ-3の高濃度Ｎ
型ドレイン領域５０および高濃度Ｎ型ソース領域６０を
それぞれ形成する。
【００１０】次に、図５に示す工程においては、部分的
にエッチングされた例えば酸化膜３５をマスクとしてＰ
型ＳｉＣエピタキシャル層２０の表面をエッチングし、
例えば深さ０．１μｍ〜数十μｍの凹型溝３０を形成す
る。
にエッチングされた例えば酸化膜３５をマスクとしてＰ
型ＳｉＣエピタキシャル層２０の表面をエッチングし、
例えば深さ０．１μｍ〜数十μｍの凹型溝３０を形成す
る。
【００１１】次に、図６に示す工程においては、例えば
イオン注入により不純物濃度１Ｅ１５〜１Ｅ１８ｃｍ-3
のＮ型ドレイン領域４０を形成する。この時、凹型溝３
０を形成するときのマスクである前記酸化膜３５をマス
クとして不純物をイオン注入により形成しているので、
凹型溝３０とＮ型ドレイン領域４０が自己整合されると
いう効果がある。この後酸化膜３５を除去して、例えば
Ａｒ雰囲気中で９００℃〜１８００℃の熱処理を行うこ
とにより、高濃度Ｎ型ドレイン領域５０、高濃度Ｎ型ソ
ース領域６０およびＮ型ドレイン領域４０が一回の熱処
理で同時に活性化出来る。
イオン注入により不純物濃度１Ｅ１５〜１Ｅ１８ｃｍ-3
のＮ型ドレイン領域４０を形成する。この時、凹型溝３
０を形成するときのマスクである前記酸化膜３５をマス
クとして不純物をイオン注入により形成しているので、
凹型溝３０とＮ型ドレイン領域４０が自己整合されると
いう効果がある。この後酸化膜３５を除去して、例えば
Ａｒ雰囲気中で９００℃〜１８００℃の熱処理を行うこ
とにより、高濃度Ｎ型ドレイン領域５０、高濃度Ｎ型ソ
ース領域６０およびＮ型ドレイン領域４０が一回の熱処
理で同時に活性化出来る。
【００１２】次に、図７に示す工程においては、絶縁膜
７０を形成する。次に、図８に示す工程においては、例
えばエッチングバックやケミカル・メカニカル・ポリッ
シングにより凹型溝３０内に絶縁膜７０を埋め込んで、
Ｐ型ＳｉＣエピタキシャル層２０の表面を平坦化する。
次に、図９に示す工程においては、例えば厚さが１００
Å〜２０００Åの酸化膜よりなるゲート絶縁膜８０を形
成し、例えば厚さが１０００Å〜１００００Åの多結晶
シリコンよりなるゲート電極９０を形成する。
７０を形成する。次に、図８に示す工程においては、例
えばエッチングバックやケミカル・メカニカル・ポリッ
シングにより凹型溝３０内に絶縁膜７０を埋め込んで、
Ｐ型ＳｉＣエピタキシャル層２０の表面を平坦化する。
次に、図９に示す工程においては、例えば厚さが１００
Å〜２０００Åの酸化膜よりなるゲート絶縁膜８０を形
成し、例えば厚さが１０００Å〜１００００Åの多結晶
シリコンよりなるゲート電極９０を形成する。
【００１３】次に、図１０に示す工程においては、ゲー
ト電極９０を部分的にエッチンした後、第一層間絶縁膜
１００を形成し、該第一層間絶縁膜１００を部分的にエ
ッチングすることによりソース電極およびドレイン電極
取り出し用の開口部を形成する。次に、図１１に示す工
程においては、ソース電極１１０および第一ドレイン電
極１２０を形成する。次に、図１２に示す工程において
は、第二層間絶縁膜１３０を形成する。次に、図１３に
示す工程においては、第二ドレイン電極１４０を形成
し、Ｐ型ＳｉＣ基板１０の裏面に基板電極１５０を形成
する。
ト電極９０を部分的にエッチンした後、第一層間絶縁膜
１００を形成し、該第一層間絶縁膜１００を部分的にエ
ッチングすることによりソース電極およびドレイン電極
取り出し用の開口部を形成する。次に、図１１に示す工
程においては、ソース電極１１０および第一ドレイン電
極１２０を形成する。次に、図１２に示す工程において
は、第二層間絶縁膜１３０を形成する。次に、図１３に
示す工程においては、第二ドレイン電極１４０を形成
し、Ｐ型ＳｉＣ基板１０の裏面に基板電極１５０を形成
する。
【００１４】次に本実施の形態の作用を説明する。ドレ
インとソース間のブレイクダウン耐圧Ｖｂと、Ｎ型ドレ
イン領域４０の不純物濃度Ｎｄとの間には一次元近似モ
デルにより、ＳｉＣの場合下記式（１）の関係式が成り
立つ。 Ｎｄ＝２．３９×１０20Ｖｂ-7/5．．．（１） この時、ブレイクダウン耐圧Ｖｂと空乏層の幅Ｗは下記
式（２）で示される。 Ｗ＝２．１２×１０-7Ｖｂ6/5 ．．．（２） 例えば、ブレイクダウン耐圧１０００Ｖの素子を得るた
めにはＮ型ドレイン領域４０の濃度と距離を１．５Ｅ１
６ｃｍ-3、８．４μｍに設定すればよい。すなわち、本
実施の形態においては、Ｎ型ドレイン領域４０の濃度を
所定の値に設定することにより素子の高耐圧化が容易と
なる。
インとソース間のブレイクダウン耐圧Ｖｂと、Ｎ型ドレ
イン領域４０の不純物濃度Ｎｄとの間には一次元近似モ
デルにより、ＳｉＣの場合下記式（１）の関係式が成り
立つ。 Ｎｄ＝２．３９×１０20Ｖｂ-7/5．．．（１） この時、ブレイクダウン耐圧Ｖｂと空乏層の幅Ｗは下記
式（２）で示される。 Ｗ＝２．１２×１０-7Ｖｂ6/5 ．．．（２） 例えば、ブレイクダウン耐圧１０００Ｖの素子を得るた
めにはＮ型ドレイン領域４０の濃度と距離を１．５Ｅ１
６ｃｍ-3、８．４μｍに設定すればよい。すなわち、本
実施の形態においては、Ｎ型ドレイン領域４０の濃度を
所定の値に設定することにより素子の高耐圧化が容易と
なる。
【００１５】また、Ｎ型ドレイン領域４０を凹型溝３０
に沿って形成しているのでＮ型ドレイン領域４０に伸び
る空乏層の距離を確保しつつ、高濃度Ｎ型ドレイン領域
５０と高濃度Ｎ型ソース領域６０との間隔を縮小するこ
とが可能で、チャンネルの集積度向上によるオン抵抗の
低減が可能となる。この時、凹型溝３０内に絶縁膜７０
を形成しているので、素子表面の平坦化が容易でソース
電極１１０や第一，第二ドレイン電極１２０，１４０の
配線の段切れがし難いといった効果もある。
に沿って形成しているのでＮ型ドレイン領域４０に伸び
る空乏層の距離を確保しつつ、高濃度Ｎ型ドレイン領域
５０と高濃度Ｎ型ソース領域６０との間隔を縮小するこ
とが可能で、チャンネルの集積度向上によるオン抵抗の
低減が可能となる。この時、凹型溝３０内に絶縁膜７０
を形成しているので、素子表面の平坦化が容易でソース
電極１１０や第一，第二ドレイン電極１２０，１４０の
配線の段切れがし難いといった効果もある。
【００１６】さらに、図２に示したように高濃度Ｎ型ド
レイン領域５０と高濃度Ｎ型ソース領域６０とを交互に
配置する事により、チャンネルの集積度が向上し、オン
抵抗の低減も可能となる。
レイン領域５０と高濃度Ｎ型ソース領域６０とを交互に
配置する事により、チャンネルの集積度が向上し、オン
抵抗の低減も可能となる。
【００１７】その上、Ｐ型べ一ス領域となるＰ型ＳｉＣ
エピタキシャル層２０の電位をＰ型ＳｉＣ基板１０裏面
に形成した基板電極１５０によって形成しているので、
従来例のようにＮ型に対してはＮｉ電極、Ｐ型に対して
はＡｌ−Ｔｉ電極といったように異なった電極材料をＰ
型ＳｉＣ基板１０の同一表面側に形成する必要がなく、
より一層のチャンネルの集積度向上によるオン抵抗の低
減が可能となる。
エピタキシャル層２０の電位をＰ型ＳｉＣ基板１０裏面
に形成した基板電極１５０によって形成しているので、
従来例のようにＮ型に対してはＮｉ電極、Ｐ型に対して
はＡｌ−Ｔｉ電極といったように異なった電極材料をＰ
型ＳｉＣ基板１０の同一表面側に形成する必要がなく、
より一層のチャンネルの集積度向上によるオン抵抗の低
減が可能となる。
【００１８】本発明においては、Ｐ型ＳｉＣエピタキシ
ャル層２０内にチャンネルを形成しているが、Ｐ型Ｓｉ
Ｃエピタキシャル層２０内ではなくＰ型ＳｉＣ基板１０
内に形成しても上記と同じ効果が得られる。ただし、Ｓ
ｉＣ基板はＳｉＣエピタキシャル層に比べてマイクロパ
イプ等の欠陥が多いので、本実施の形態のようにＰ型Ｓ
ｉＣエピタキシャル層２０内にチャンネルを形成すると
欠陥による素子特性の悪化が低減できるといった効果が
ある。
ャル層２０内にチャンネルを形成しているが、Ｐ型Ｓｉ
Ｃエピタキシャル層２０内ではなくＰ型ＳｉＣ基板１０
内に形成しても上記と同じ効果が得られる。ただし、Ｓ
ｉＣ基板はＳｉＣエピタキシャル層に比べてマイクロパ
イプ等の欠陥が多いので、本実施の形態のようにＰ型Ｓ
ｉＣエピタキシャル層２０内にチャンネルを形成すると
欠陥による素子特性の悪化が低減できるといった効果が
ある。
【００１９】
【発明の効果】以上説明してきたように、本発明の電界
効果トランジスタにおいては、ＳｉＣ基板内のドレイン
領域とソース領域との間のベース領域のドレイン領域側
の一部に凹型の溝を形成し、この溝に沿って低濃度ドレ
イン領域を形成するように構成したため、ドレインとソ
ースとの間に高電圧が印加された場合、凹型の溝に沿っ
て形成された低濃度ドレイン領域に形成される空乏層に
よって耐圧が確保されるので、素子の耐圧を上げること
が容易となり、ブレイクダウン耐圧を向上できるという
効果が得られる。また、請求項２記載の電界効果トラン
ジスタにおいては、基板電極はワイドバンドギャップ半
導体基板の裏面に形成しているので、同一表面側により
多くのソース領域とドレイン領域が形成可能で、チャン
ネルの集積度を向上できオン抵抗の低減も容易となる。
効果トランジスタにおいては、ＳｉＣ基板内のドレイン
領域とソース領域との間のベース領域のドレイン領域側
の一部に凹型の溝を形成し、この溝に沿って低濃度ドレ
イン領域を形成するように構成したため、ドレインとソ
ースとの間に高電圧が印加された場合、凹型の溝に沿っ
て形成された低濃度ドレイン領域に形成される空乏層に
よって耐圧が確保されるので、素子の耐圧を上げること
が容易となり、ブレイクダウン耐圧を向上できるという
効果が得られる。また、請求項２記載の電界効果トラン
ジスタにおいては、基板電極はワイドバンドギャップ半
導体基板の裏面に形成しているので、同一表面側により
多くのソース領域とドレイン領域が形成可能で、チャン
ネルの集積度を向上できオン抵抗の低減も容易となる。
【図１】本発明の実施の形態を示す断面図である。
【図２】実施の形態のゲート電極を示す平面図である。
【図３】実施の形態の製造工程の一部を示す断面図であ
る。
る。
【図４】実施の形態の製造工程の一部を示す断面図であ
る。
る。
【図５】実施の形態の製造工程の一部を示す断面図であ
る。
る。
【図６】実施の形態の製造工程の一部を示す断面図であ
る。
る。
【図７】実施の形態の製造工程の一部を示す断面図であ
る。
る。
【図８】実施の形態の製造工程の一部を示す断面図であ
る。
る。
【図９】実施の形態の製造工程の一部を示す断面図であ
る。
る。
【図１０】実施の形態の製造工程の一部を示す断面図で
ある。
ある。
【図１１】実施の形態の製造工程の一部を示す断面図で
ある。
ある。
【図１２】実施の形態の製造工程の一部を示す断面図で
ある。
ある。
【図１３】実施の形態の製造工程の一部を示す断面図で
ある。
ある。
【図１４】従来のＳｉＣ電界効果トランジスタ一例の断
面図である。
面図である。
１０ Ｐ型ＳｉＣ基板 ２０ Ｐ型ＳｉＣエピタキシャル層 ２５ 酸化膜 ３０ 凹型溝 ３５ 酸化膜 ４０ Ｎ型ドレイン領域 ５０ 高濃度Ｎ型ドレイン領域 ６０ 高濃度Ｎ型ソース領域 ７０ 絶縁膜 ８０ ゲート絶縁膜 ９０ ゲート電極 １００ 第一層間絶縁膜 １１０ ソース電極 １２０ 第一ドレイン電極 １３０ 第二層間絶縁膜 １４０ 第二ドレイン電極 １５０ 基板電極
Claims (4)
- 【請求項１】 Ｓｉ（珪素）よりバンドギャップの広い
ワイドバンドギャップ半導体基板中に形成されたドレイ
ン領域ならびにソース領域と、ゲート電圧によってチャ
ンネルが形成されるベース領域と、を具備した電界効果
トランジスタにおいて、 前記ドレイン領域及びソース領域がワイドバンドギャッ
プ半導体基板の同一表面側に形成されており、 前記ベース領域の前記ドレイン領域側の一部に凹型の溝
が形成され、該溝に沿って前記ドレイン領域より濃度の
低い低濃度ドレイン領域が前記ドレイン領域と接続する
ように形成されたことを特徴とする電界効果トランジス
タ。 - 【請求項２】 前記ベース領域に接続される電極が、前
記ワイドバンドギャップ半導体基板の裏面に形成される
ことを特徴とする請求項１記載の電界効果トランジス
タ。 - 【請求項３】 前記ドレイン領域およびソース領域が複
数のセル状に形成され、前記ドレイン領域に接続された
ドレイン電極と、前記ソース領域に接続されたソース電
極とが多層構造に形成されたことを特徴とする請求項１
または２記載の電界効果トランジスタ。 - 【請求項４】 前記ワイドバンドギャップ半導体基板が
ＳｉＣ（炭化珪素）よりなる事を特徴とする請求項１な
いし３記載の電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16455198A JPH11354789A (ja) | 1998-06-12 | 1998-06-12 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16455198A JPH11354789A (ja) | 1998-06-12 | 1998-06-12 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11354789A true JPH11354789A (ja) | 1999-12-24 |
Family
ID=15795316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16455198A Pending JPH11354789A (ja) | 1998-06-12 | 1998-06-12 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11354789A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002179498A (ja) * | 2000-12-12 | 2002-06-26 | Denso Corp | 炭化珪素単結晶の製造方法 |
| JP2003031804A (ja) * | 2001-05-11 | 2003-01-31 | Fuji Electric Co Ltd | 半導体装置 |
| JP2009541994A (ja) * | 2006-06-29 | 2009-11-26 | クリー インコーポレイテッド | ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法 |
-
1998
- 1998-06-12 JP JP16455198A patent/JPH11354789A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002179498A (ja) * | 2000-12-12 | 2002-06-26 | Denso Corp | 炭化珪素単結晶の製造方法 |
| JP4716558B2 (ja) * | 2000-12-12 | 2011-07-06 | 株式会社デンソー | 炭化珪素基板 |
| JP2003031804A (ja) * | 2001-05-11 | 2003-01-31 | Fuji Electric Co Ltd | 半導体装置 |
| JP2009541994A (ja) * | 2006-06-29 | 2009-11-26 | クリー インコーポレイテッド | ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法 |
| US9552997B2 (en) | 2006-06-29 | 2017-01-24 | Cree, Inc. | Silicon carbide switching devices including P-type channels |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9142663B2 (en) | Silicon carbide devices having smooth channels | |
| US6653659B2 (en) | Silicon carbide inversion channel mosfets | |
| US7705362B2 (en) | Silicon carbide devices with hybrid well regions | |
| JP3666280B2 (ja) | 炭化けい素縦形ｆｅｔおよびその製造方法 | |
| US7981817B2 (en) | Method for manufacturing semiconductor device using multiple ion implantation masks | |
| JPH1093087A (ja) | 横ゲート縦ドリフト領域トランジスタ | |
| JP2006066439A (ja) | 半導体装置およびその製造方法 | |
| US8222107B2 (en) | Method for producing semiconductor element | |
| JP4806852B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP4620368B2 (ja) | 半導体装置の製造方法 | |
| JP3496509B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2018206872A (ja) | 半導体装置 | |
| JP3941641B2 (ja) | 炭化珪素半導体装置の製造方法とその製造方法によって製造される炭化珪素半導体装置 | |
| JPH11354789A (ja) | 電界効果トランジスタ | |
| US9048103B2 (en) | Method for producing semiconductor device | |
| JP4792645B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP3744513B2 (ja) | ダイオード | |
| JPH11330464A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP2004221263A (ja) | 半導体装置およびその製造方法 | |
| JP3494063B2 (ja) | 半導体装置 | |
| JP2005085872A (ja) | 半導体素子及びその製造方法 | |
| JPH06120509A (ja) | 縦型電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081209 |