JPH11353040A - 電源装置 - Google Patents

電源装置

Info

Publication number
JPH11353040A
JPH11353040A JP10184399A JP10184399A JPH11353040A JP H11353040 A JPH11353040 A JP H11353040A JP 10184399 A JP10184399 A JP 10184399A JP 10184399 A JP10184399 A JP 10184399A JP H11353040 A JPH11353040 A JP H11353040A
Authority
JP
Japan
Prior art keywords
circuit
output
power supply
mode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10184399A
Other languages
English (en)
Inventor
Hiroyuki Nakahira
博幸 中平
Akira Yamamoto
山本　　明
Shiro Sakiyama
史朗 崎山
Masayoshi Kinoshita
雅善 木下
Katsuji Satomi
勝治 里見
Jun Kajiwara
準 梶原
Shinichi Yamamoto
真一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10184399A priority Critical patent/JPH11353040A/ja
Publication of JPH11353040A publication Critical patent/JPH11353040A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】 改善された変換効率を有する電源装置を提供
する。 【解決手段】 電源装置は、入力電圧Ｖinを出力電圧Ｖ
outに変換し、出力電圧Ｖoutを負荷１６０に供給する電
源回路１００を備えている。電源回路１００は、複数の
電圧変換回路１１０、１２０と、電源回路１００の変換
効率を改善するように複数の電圧変換回路１１０、１２
０のうちの１つを選択する選択回路１５０とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、入力電圧を所望の
電圧に変換し、その所望の電圧を負荷に供給する電源装
置に関する。
【０００２】
【従来の技術】従来の電源装置は、１種類の電圧変換回
路しか有していなかった。電源装置がどのような電圧変
換回路を採用するかは、電源装置が組み込まれれるシス
テムの用途に応じて決定されていた。
【０００３】電圧変換回路としては、リニアレギュレー
タ（例えば、シリーズレギュレータなど）と呼ばれる電
圧変換回路と、スイッチングレギュレータと呼ばれる電
圧変換回路とが知られている。
【０００４】シリーズレギュレータは、電気的なノイズ
の発生量が非常に少なく、出力電圧の安定度が高いとい
う特徴を有している。シリーズレギュレータでは、入力
電圧Ｖinと出力電圧Ｖoutの差分が、制御トランジスタ
の両端に印加される。また、制御トランジスタに流れる
電流（すなわち、入力電流Ｉin）はそのまま出力電流Ｉ
outとして外部負荷に供給される。従って、シリーズレ
ギュレータの変換効率ηseriesは、（数１）に示される
ように、出力電流Ｉoutに関わりなく入力電圧Ｖinと出
力電圧Ｖoutとの比によって決定される。
【０００５】
【数１】ηseries＝Ｖout＊Ｉout／Ｖin＊Ｉin＝Ｖout
／Ｖin（∵Ｉout＝Ｉin） スイッチングレギュレータは、電圧変換に伴うエネルギ
ー損失が少なく、わずかな外付け部品だけで高い変換効
率が得られるという特徴を有している。これは、スイッ
チングレギュレータの変換効率が出力電流Ｉoutに依存
するものの、入力電圧Ｖinをチョッピングすることによ
って、入力電圧Ｖinと出力電圧Ｖoutの差が大きくても
高効率に変換することができるからである。スイッチン
グレギュレータの変換効率ηswitchは、（数２）によっ
て決定される。
【０００６】
【数２】ηswitch＝Ｖout＊Ｉout／Ｖin＊Ｉin シリーズレギュレータは、ノイズを極端に嫌う無線機や
測定器などの機器に採用されている。スイッチングレギ
ュレータは、システムの低消費電力が優先される場合や
電源回路自体の発熱が問題とされるパソコン（特にノー
トパソコン）などの機器に採用されている。このよう
に、シリーズレギュレータとスイッチングレギュレータ
とは、それらが適用されるシステムの分野に応じて使い
分けられている。
【０００７】
【発明が解決しようとする課題】シリーズレギュレータ
を用いて入力電圧Ｖinを出力電圧Ｖoutに変換する場合
において、出力電圧Ｖoutが入力電圧Ｖinと比較して小
さい場合には、制御トランジスタによるエネルギー損失
は非常に大きくなる。その結果、変換効率ηseri esは劣
化する。ただし、自己電流は小さいため、変換効率η
seriesは出力電流に対して無関係でほぼ一定である。
【０００８】スイッチングレギュレータは、シリーズレ
ギュレータと比較して、複雑な回路構成や動作を必要と
し、変換回路自体を動作させるために必要なエネルギー
が大きい。出力電流が大きい場合には変換回路の動作エ
ネルギーが相対的に小さくなるため、変換効率ηswitch
の低下は無視することができる。しかし、出力電流が小
さい場合には変換回路の動作エネルギーが相対的に大き
くなるため、変換効率ηswitchは低下してしまう。
【０００９】本発明の目的は、複数の電圧変換回路を組
み合わせることにより、改善された変換効率を有する電
源回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の電源装置は、入
力電圧を出力電圧に変換し、前記出力電圧を負荷に供給
する電源回路を備えた電源装置であって、前記電源回路
は、変換効率が異なる複数の電圧変換回路と、前記電源
回路の変換効率を改善するように前記複数の電圧変換回
路のうちの１つを選択する選択回路とを含んでおり、こ
れにより、上記目的が達成される。
【００１１】前記複数の電圧変換回路の個数は３以上で
あってもよい。
【００１２】前記電源回路から前記負荷に流れる出力電
流を検出する電流検出回路をさらに含み、前記選択回路
は、前記出力電流に応じて、前記複数の電圧変換回路の
うちの１つを選択してもよい。
【００１３】前記複数の電圧変換回路は、シリーズレギ
ュレータとスイッチングレギュレータとを含んでいても
よい。
【００１４】前記負荷は、少なくとも１つの機能ブロッ
クを含む半導体装置であり、前記半導体装置は、複数の
動作モードのそれぞれで動作し、前記選択回路は、前記
半導体装置の動作モードを示すモード信号を受け取り、
前記モード信号に応じて、前記複数の電圧変換回路のう
ちの１つを選択してもよい。
【００１５】前記モード信号に応じて選択された前記電
圧変換回路と前記半導体装置との間の経路を切り替える
経路切替回路をさらに含んでいてもよい。
【００１６】前記複数の電圧変換回路は、シリーズレギ
ュレータとスイッチングレギュレータとを含み、前記半
導体装置は、メモリと演算回路とを含み、前記半導体装
置は、第１モードと第２モードとで少なくとも動作し、
前記第１モードでは、前記経路切替回路は、前記選択回
路によって選択された前記シリーズレギュレータから出
力される出力電圧が前記メモリに供給されるように前記
経路を切り替え、前記第２モードでは、前記経路切替回
路は、前記選択回路によって選択された前記スイッチン
グレギュレータから出力される出力電圧が前記メモリと
前記演算回路とに供給されるように前記経路を切り替え
てもよい。
【００１７】前記複数の電圧変換回路は、第１シリーズ
レギュレータと第２シリースレギュレータとスイッチン
グレギュレータとを含み、前記半導体装置は、メモリと
第１演算回路と第２演算回路とを含み、前記半導体装置
は、第１モードと第２モードと第３モードとで少なくと
も動作し、前記第１モードでは、前記経路切替回路は、
前記選択回路によって選択された前記第１シリーズレギ
ュレータから出力される出力電圧が前記メモリに供給さ
れるように前記経路を切り替え、前記第２モードでは、
前記経路切替回路は、前記選択回路によって選択された
前記第２シリーズレギュレータから出力される出力電圧
が前記メモリと前記第１演算回路とに供給されるように
前記経路を切り替え、前記第３モードでは、前記経路切
替回路は、前記選択回路によって選択された前記スイッ
チングレギュレータから出力される出力電圧が前記メモ
リと前記第１演算回路と前記第２演算回路とに供給され
るように前記経路を切り替えてもよい。
【００１８】以下、作用を説明する。
【００１９】請求項１に係る発明によれば、複数の電圧
変換回路のうちの１つを選択することにより改善された
変換効率を有する電源装置を提供することが可能にな
る。これにより、電源装置の消費電力を低減することが
できる。
【００２０】請求項３に係る発明によれば、電源回路か
ら負荷に流れる出力電流に応じて、複数の電圧変換回路
のうちの１つを選択することにより、少なくとも所定の
範囲の出力電流に対して改善された変換効率を有する電
源装置を提供することが可能になる。
【００２１】請求項５に係る発明によれば、半導体装置
の動作モードを示すモード信号に応じて、複数の電圧変
換回路のうちの１つを選択することにより、半導体装置
の各動作モードにおいて改善された変換効率を有する電
源装置を提供することができる。
【００２２】請求項６に係る発明によれば、モード信号
に応じて選択された電圧変換回路と半導体装置との間の
経路を切り替えることにより、不要な回路に電源が供給
されることを防止することができる。これにより、半導
体装置において発生するリーク電流を低減することがで
きる。その結果、半導体装置の消費電力を低減すること
ができる。
【００２３】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。
【００２４】（実施の形態１）図１は、本発明の実施の
形態１の電源回路１００の構成を示す。
【００２５】電源回路１００は、入力電圧Ｖinを所望の
電圧に変換し、その所望の電圧を出力電圧Ｖoutとして
負荷１６０に供給する。負荷１６０は、電源回路１００
の外部に設けられている。
【００２６】電源回路１００は、電圧変換回路１１０、
１２０と、電源回路１００から負荷１６０に流れる出力
電流Ｉoutをモニタする電流モニタ１４０と、電流モニ
タ１４０からの検出信号に応じて電圧変換回路１１０、
１２０のうちの一方を選択する選択回路１５０と、参照
電圧Ｖrefを生成する参照電圧生成回路１３０とを含
む。
【００２７】電圧変換回路１１０と電圧変換回路１２０
とは互いに異なる変換方式に従って、入力電圧Ｖinを出
力電圧Ｖoutに変換する。
【００２８】図１に示される例では、電源回路１００に
含まれる電圧変換回路の数は２である。しかし、本発明
はこれに限定されない。電源回路１００は、３以上の任
意の数の電圧変換回路を有し得る。
【００２９】電流モニタ１４０は、出力電流Ｉoutをモ
ニタし、出力電流Ｉoutの電流値が所定の電流値Ｉxより
大きいか否かを示す検出信号を出力する。
【００３０】選択回路１５０は、選択信号１５１、１５
２を出力する。選択信号１５１は、電圧変換回路１１０
に供給され、選択信号１５２は、電圧変換回路１２０に
供給される。選択回路１５０は、電流モニタ１４０から
の検出信号に応じて、選択信号１５１、１５２のうちの
いずれをアクティブにするかを決定する。
【００３１】例えば、選択信号１５１がアクティブにな
ると、電圧変換回路１１０が選択され、選択信号１５２
がアクティブになると、電圧変換回路１２０が選択され
る。
【００３２】負荷１６０は、電圧変換回路１１０の出力
と電圧変換回路１２０の出力とに共通に接続されてい
る。電圧変換回路１１０が選択されている場合には、電
圧変換回路１１０の出力が出力電圧Ｖoutとして負荷１
６０に供給され、電圧変換回路１２０の出力はハイ・イ
ンピーダンス状態になる。電圧変換回路１２０が選択さ
れている場合には、電圧変換回路１２０の出力が出力電
圧Ｖoutとして負荷１６０に供給され、電圧変換回路１
１０の出力はハイ・インピーダンス状態になる。このよ
うに、選択されていない電圧変換回路の出力は、ハイ・
インピーダンス状態になる。出力電流Ｉoutは電源回路
１００から負荷１６０に流れる電流である。ここで、負
荷１６０の抵抗値をＲＬとすると、オームの法則よりＶ
out＝Ｉout＊ＲＬが成立する。
【００３３】参照電圧生成回路１３０は、参照電圧Ｖ
refを生成する任意の構成を有し得る。例えば、参照電
圧生成回路１３０は、抵抗ラダーを用いて参照電圧Ｖ
refを生成する構成を有していてもよいし、バンドギャ
ップ回路を用いて参照電圧Ｖrefを生成する構成を有し
ていてもよい。参照電圧Ｖrefは、電圧変換回路１１
０、１２０に供給される。
【００３４】図２は、出力電流Ｉoutと電圧変換効率η
との関係を示す。ここで、出力電圧Ｖoutは一定である
と仮定する。図２において、η1は電圧変換回路１１０
の変換効率を示し、η2は電圧変換回路１２０の変換効
率を示す。
【００３５】η1＝η2となる出力電流Ｉoutの電流値を
Ｉxとする。図２に示されるように、Ｉout＜Ｉxの場合
には、η1＞η2であり、Ｉout＞Ｉxの場合には、η1＜
η2である。従って、Ｉout＜Ｉxの場合に電圧変換回路
１１０を選択し、Ｉout＞Ｉxの場合に電圧変換回路１２
０を選択するように電流モニタ１４０と選択回路１５０
とを設計することにより、出力電流Ｉoutの電流値にか
かわらず最適な変換効率ηを有する電源回路１００を得
ることができる。
【００３６】実施の形態１によれば、出力電流Ｉoutの
電流値に応じて複数の電圧変換回路のうちの１つを選択
することにより、出力電流Ｉoutの任意の値に対して最
も高い変換効率を有する電源回路を実現することができ
る。
【００３７】（実施の形態２）図３は、本発明の実施の
形態２の電源回路２００の構成を示す。
【００３８】電源回路２００は、異なるタイプの電圧変
換回路２１０、２２０を含む。電圧変換回路２１０は、
シリーズレギュレータであり、電圧変換回路２２０は、
スイッチングレギュレータである。
【００３９】ここで、本明細書では、シリーズレギュレ
ータとは、入力電圧Ｖinを一種の可変抵抗（トランジス
タを含む）を用いて降下させることにより所望の電圧を
得る電圧変換回路であると定義し、スイッチングレギュ
レータとは、入力電圧Ｖinが入力されるスイッチングト
ランジスタをオンオフすることにより交流電圧を生成
し、その交流電圧をＬＣフィルタを用いて平滑化するこ
とにより所望の電圧を得る電圧変換回路であると定義す
る。
【００４０】なお、図３において、図１に示される構成
要素と同一の構成要素には同一の参照番号を付してい
る。
【００４１】電源回路２００は、シリーズレギュレータ
２１０と、スイッチングレギュレータ２２０と、電源回
路２００から負荷１６０に流れる出力電流Ｉoutをモニ
タする電流モニタ１４０と、電流モニタ１４０からの検
出信号に応じてシリーズレギュレータ２１０とスイッチ
ングレギュレータ２２０とのうちの一方を選択する選択
回路１５０と、参照電圧Ｖrefを生成する参照電圧生成
回路１３０とを含む。
【００４２】選択回路１５０から出力される選択信号１
５１がアクティブになると、シリーズレギュレータ２１
０が選択され、シリーズレギュレータ２１０の出力が出
力電圧Ｖoutとして出力される。選択回路１５０から出
力される選択信号１５２がアクティブになると、スイッ
チングレギュレータ２２０が選択され、スイッチングレ
ギュレータ２２０の出力がＬＣフィルタ２３０を介して
出力電圧Ｖoutとして出力される。ＬＣフィルタ２３０
は、電源回路２００の外部に設けられ、スイッチングレ
ギュレータ２２０の出力を平滑化するために使用され
る。
【００４３】図４は、出力電流Ｉoutと電圧変換効率η
との関係を示す。図４において、ηs eries（破線）はシ
リーズレギュレータ２１０の変換効率を示し、ηswitch
（実細線）はスイッチングレギュレータ２２０の変換効
率を示し、ηtotal（実太線）は電源回路２００の変換
効率を示す。
【００４４】図４に示されるように、シリーズレギュレ
ータ２１０の変換効率ηseriesは出力電流Ｉoutに関わ
らず、入力電圧Ｖinと出力電圧Ｖoutとの比によって決
定される（（数１）参照）。
【００４５】スイッチングレギュレータ２２０の変換効
率ηswitchは、出力電流Ｉoutに依存する。しかし、ス
イッチングレギュレータ２２０は、入力電圧Ｖinをチョ
ッピングすることによって、入力電圧Ｖinと出力電圧Ｖ
outとの差が大きくても入力電圧Ｖinを出力電圧Ｖoutに
高効率に変換することができる（（数２）参照）。図４
に示されるように、スイッチングレギュレータ２２０の
変換効率ηswitchは、出力電流値Ｉpでピークとなる特
性を有する。従って、出力電流値Ｉpを精度よく予測す
ることができれば高効率の電源回路を得ることができ
る。ただし、図４から理解されるように、出力電流Ｉ
outの値が出力電流値Ｉpから大きくはずれると、変換効
率ηswitchは劣化する。
【００４６】電源回路２００の変換効率ηtotalは、変
換効率ηseriesと変換効率ηswitchとを最適に組み合わ
せることによって得られる。具体的には、出力電流Ｉ
outの電流値が所定の電流値Ｉaより小さい場合にはシリ
ーズレギュレータ２１０が選択され、出力電流Ｉoutの
電流値が所定の電流値Ｉa以上である場合にはスイッチ
ングレギュレータ２２０が選択される。
【００４７】電流モニタ１４０は、出力電流Ｉoutが、
Ｉout＜Ｉaの範囲に含まれるか、Ｉa≦Ｉoutの範囲に含
まれるかを検出し、その検出結果を示す検出信号を選択
回路１５０に出力する。
【００４８】図５は、シリーズレギュレータ２１０の回
路構成の一例を示す。
【００４９】シリーズレギュレータ２１０は、コンパレ
ータ２１２と、ＰＭＯＳトランジスタＭＰ０１と、抵抗
Ｒ1、Ｒ2とを含む。
【００５０】コンパレータ２１２には、参照電圧生成回
路１３０から出力される参照電圧Ｖ refと抵抗Ｒ1、Ｒ2
によって分割された電圧とが入力される。コンパレータ
２１２の出力は、ＰＭＯＳトランジスタＭＰ０１のゲー
トに接続される。抵抗Ｒ1、Ｒ2は出力電圧Ｖoutを分割
するために使用される。出力電圧Ｖｏｕｔを抵抗Ｒ1に
よって降下させた電圧がコンパレータ２１２の一方の入
力に供給される。
【００５１】出力電圧Ｖoutと参照電圧Ｖrefとは、（数
３）に示される関係を満たす。
【００５２】
【数３】Ｖout＝Ｖref＊｛（Ｒ1＋Ｒ2）／Ｒ2｝ 選択信号１５１は、コンパレータ２１２のイネーブル信
号の役割を果たす。コンパレータ２１２は、イネーブル
信号がＨレベルのときだけ動作する。すなわち、イネー
ブル信号がＨレベル、かつ、Ｖref＞Ｖoutの場合にはコ
ンパレータ２１２はＨレベルの信号を出力し、イネーブ
ル信号がＨレベル、かつ、Ｖref＜Ｖoutの場合にはコン
パレータ２１２はＬレベルの信号を出力する。その結
果、ＰＭＯＳトランジスタＭＰ０１は、出力電圧Ｖout
に応じてオンオフされる。
【００５３】イネーブル信号がＬレベルのときには、コ
ンパレータ２１２は常にＨレベルの信号を出力する。そ
の結果、ＰＭＯＳトランジスタＭＰ０１はオフにされ
る。これにより、シリーズレギュレータ２１０の出力が
ハイ・インピーダンス状態となる。
【００５４】なお、図５に示される回路構成は、シリー
ズレギュレータ２１０の回路構成の一例である。シリー
ズレギュレータ２１０は、図５に示される回路構成と同
等の機能を有する任意の回路構成を有し得る。
【００５５】図６は、スイッチングレギュレータ２２０
の回路構成の一例を示す。
【００５６】スイッチングレギュレータ２２０は、コン
パレータ２２２と、論理積素子２２４、２２６と、スイ
ッチングトランジスタＭＰ１０、ＭＮ１０とを含む。ス
イッチングトランジスタＭＰ１０は、ＰＭＯＳトランジ
スタである。スイッチングトランジスタＭＮ１０は、Ｎ
ＭＯＳトランジスタである。
【００５７】コンパレータ２２２は、スイッチングトラ
ンジスタＭＰ１０、ＭＮ１０のオンオフを制御するスイ
ッチング制御回路として機能する。コンパレータ２２２
には、参照電圧生成回路１３０から出力される参照電圧
Ｖrefと出力電圧Ｖoutとが入力される。コンパレータ２
２２の出力は、論理積素子２２４、２２６の一方の入力
に供給される。
【００５８】選択信号１５２が、論理積素子２２４、２
２６の他方の入力に供給される。論理積素子２２４の出
力は、スイッチングトランジスタＭＰ１０のゲートに接
続されている。論理積素子２２６の出力は、スイッチン
グトランジスタＭＮ１０のゲートに接続されている。
【００５９】スイッチングトランジスタＭＰ１０、ＭＮ
１０の出力は、ＬＣフィルタ２３０を介して出力電圧Ｖ
outとして出力される。ＬＣフィルタ２３０は、コイル
ＬとコンデンサＣとを含む。コイルＬの一端はスイッチ
ングトランジスタＭＰ１０、ＭＮ１０の出力に接続さ
れ、他端は出力電圧Ｖoutに接続される。コンデンサＣ
の一端は出力電圧Ｖoutに接続され、他端は接地されて
いる。
【００６０】選択信号１５２がＨレベルである場合に、
以下に示す動作がなされる。すなわち、Ｖout＞Ｖrefの
場合には、コンパレータ２２２はＨレベルの信号を出力
する。その結果、スイッチングトランジスタＭＰ１０が
オフになり、スイッチングトランジスタＭＮ１０がオン
となる。Ｖout＜Ｖrefの場合には、コンパレータ２２２
はＬレベルの信号を出力する。その結果、スイッチング
トランジスタＭＰ１０がオンになり、スイッチングトラ
ンジスタＭＮ１０がオフになる。このように、スイッチ
ングトランジスタＭＰ１０、ＭＮ１０をオンオフするこ
とにより、スイッチングトランジスタＭＰ１０からＬＣ
フィルタ２３０に向かって電流が流れ、または、ＬＣフ
ィルタ２３０からスイッチングトランジスタＭＮ１０に
向かって電流が流れる。
【００６１】なお、図６に示される回路構成は、スイッ
チングレギュレータ２２０の回路構成の一例である。ス
イッチングレギュレータ２２０は、図６に示される回路
構成と同等の機能を有する任意の回路構成を有し得る。
【００６２】図７は、図６に示されるＬＣフィルタ２３
０のコイルＬを流れる電流の波形とコイルＬの両端にか
かる電圧の波形とを示す。図７において、ｔＯＮはスイ
ッチングトランジスタＭＰ１０がオンとなる期間を示
し、ｔＯＦＦはスイッチングトランジスタＭＰ１０がオ
フとなる期間を示す。
【００６３】図７に示されるように、スイッチングトラ
ンジスタＭＰ１０をオンオフすることにより、コイルＬ
に流れる電流とコイルＬの両端にかかる電圧とが変化す
る。スイッチングトランジスタＭＰ１０のオンオフを周
期的に繰り返す場合には、スイッチングトランジスタＭ
Ｐ１０のオンオフ切換時の電流値は等しいことから（数
４）が得られる。
【００６４】
【数４】Ｉmax−Ｉmin＝（Ｖin−Ｖout）／Ｌ＊ｔＯＮ
＝Ｖout／Ｌ＊ｔＯＦＦ Ｖout＝ｔＯＮ／（ｔＯＮ＋ｔＯＦＦ）＊Ｖin ここで、ＩmaxはコイルＬを流れる電流の最大値を示
し、ＩminはコイルＬを流れる電流の最小値を示す。
【００６５】（数４）から、入力電圧Ｖinをチョッピン
グする周期のデューティ比を変えることにより、出力電
圧Ｖoutを変えることができることがわかる。
【００６６】スイッチングトランジスタＭＰ１０がオン
のときにはスイッチングトランジスタＭＰ１０を通して
コイルＬにエネルギーが蓄えられる。スイッチングトラ
ンジスタＭＰ１０がオフになると、スイッチングトラン
ジスタＭＮ１０がオンになる。その結果、スイッチング
トランジスタＭＮ１０を通してコイルＬのエネルギーが
コンデンサＣに充電される。簡単に言えば、これがスイ
ッチングレギュレータの原理である。
【００６７】図８は、電流モニタ１４０、選択回路１５
０の回路構成の一例を示す。
【００６８】電流モニタ１４０は、電流コンパレータ１
４１を含む。電流コンパレータ１４１の＋入力端子に
は、出力電流Ｉoutが入力される。電流コンパレータ１
４１の−入力端子には、基準電流Ｉaが入力される。電
流コンパレータ１４１は、＋入力端子に入力される電流
が−入力端子に入力される電流に等しいか大きい場合に
Ｈレベルの信号を出力する。すなわち、電流コンパレー
タ１４１は、Ｉout＜Ｉaの場合にＬレベルの信号を出力
し、Ｉa≦Ｉoutの場合にＨレベルの信号を出力する。
【００６９】選択回路１５０は、インバータ１５０ａ〜
１５０ｃを含む。
【００７０】選択回路１５０は、電流モニタ１４０から
Ｌレベルの信号が出力される場合に、選択信号１５１を
Ｈレベルにし、かつ、選択信号１５２をＬレベルにする
ように構成されている。これは、Ｉout＜Ｉaの場合に
は、ηswitch＜ηseriesであるため（図４参照）、スイ
ッチングレギュレータ２２０を選択するよりシリースレ
ギュレータ２１０を選択する方が変換効率が高いからで
ある。
【００７１】選択回路１５０は、電流モニタ１４０から
Ｈレベルの信号が出力される場合に、選択信号１５１を
Ｌレベルにし、かつ、選択信号１５２をＨレベルにする
ように構成されている。これは、Ｉa≦Ｉoutの場合に
は、ηseries≦ηswitchであるため（図４参照）、シリ
ースレギュレータ２１０を選択するよりスイッチングレ
ギュレータ２２０を選択する方が変換効率が高いからで
ある。
【００７２】上述したように、選択信号１５１は、シリ
ーズレギュレータ２１０のコンパレータ２１２（図５）
を活性化させるためのイネーブル信号として使用され
る。選択信号１５２は、スイッチングレギュレータ２２
０の論理積素子２２４、２２６（図６）に入力される。
【００７３】選択信号１５１、１５２のレベルを上述し
たように制御することにより、シリーズレギュレータ２
１０が選択されている場合にはスイッチングレギュレー
タ２２０の出力がハイ・インピーダンス状態となり、ス
イッチングレギュレータ２２０が選択されている場合に
はシリーズレギュレータ２１０の出力がハイ・インピー
ダンス状態となる。これにより、シリーズレギュレータ
２１０の出力とスイッチングレギュレータ２２０の出力
とが衝突することが防止される。
【００７４】なお、図３に示される例では、電源回路２
００に含まれる電圧変換回路の数は２である。しかし、
本発明はこれに限定されない。電源回路２００は、３以
上の任意の数の電圧変換回路を有し得る。
【００７５】（実施の形態３）図９は、本発明の実施の
形態３の半導体装置３００の構成を示す。半導体装置３
００は、実施の形態２で説明した電源回路２００を含
む。半導体装置３００は、単一の半導体チップ上に形成
される。
【００７６】半導体装置３００は、ＣＰＵ３１０をさら
に含む。電源回路２００から出力される出力電圧Ｖout
は、電源電圧ＶddとしてＣＰＵ３１０に供給される。こ
のように、図９に示される例では、ＣＰＵ３１０は、電
源回路２００の負荷に相当する。
【００７７】なお、半導体装置３００は、ＣＰＵ３１０
に加えて、メモリやデジタル信号処理プロセッサ（ＤＳ
Ｐ）などの半導体回路を含んでいてもよい。図９では、
簡単のために、半導体装置３００の構成要素として電源
回路２００およびＣＰＵ３１０だけを図示している。
【００７８】実施の形態２で説明したように、電源回路
２００は、シリーズレギュレータ２１０とスイッチング
レギュレータ２２０とを含んでいる。電源回路２００に
は、入力電圧Ｖinが端子３２２を介して供給される。入
力電圧Ｖinは、シリーズレギュレータ２１０とスイッチ
ングレギュレータ２２０とに供給される。
【００７９】シリーズレギュレータ２１０は、入力電圧
Ｖinを所望の電圧に変換し、その所望の電圧を端子３２
４を介して出力する。このようにして、出力電圧Ｖout
が得られる。
【００８０】スイッチングレギュレータ２２０は、入力
電圧Ｖinに基づいて交流電圧を生成し、その交流電圧を
端子３２６を介してＬＣフィルタ２３０に供給する。Ｌ
Ｃフィルタは、コイルＬとコンデンサＣとを含み、半導
体装置３００の外部に設けられている。ＬＣフィルタ２
３０の出力として出力電圧Ｖoutが得られる。
【００８１】出力電圧Ｖoutは、半導体装置３００の外
部に設けられている外部配線３３２を介して端子３２８
から半導体装置３００に入力され、電源電圧Ｖddとして
ＣＰＵ３１０の電源ポート３３０に供給される。
【００８２】なお、ＬＣ回路２３０を半導体装置３００
の内部に集積することが可能である場合には、電源回路
２００の出力を半導体装置３００の外部に出力する必要
がない。この場合には、半導体装置３００の内部に設け
られる内部配線（図示せず）を介して出力電圧Ｖoutを
ＣＰＵ３１０の電源ポート３３０に供給するようにすれ
ばよい。
【００８３】（実施の形態４）図１０は、本発明の実施
の形態４の電源装置５６０の構成を示す。電源装置５６
０では、ＣＰＵ５５０から出力されるモード信号５５１
に応じて、電源回路５００に含まれるシリーズレギュレ
ータ２１０およびスイッチングレギュレータ２２０のう
ちの１つが選択される。
【００８４】電源装置５６０は、電源回路５００と、選
択回路５２０と、経路切替回路５３０と、ＬＣフィルタ
２３０とを含む。
【００８５】電源回路５００は、シリーズレギュレータ
２１０とスイッチングレギュレータ２２０とを含む。参
照電圧生成回路１３０によって生成される参照電圧Ｖ
refは、シリーズレギュレータ２１０とスイッチングレ
ギュレータ２２０とに供給される。なお、シリーズレギ
ュレータ２１０およびスイッチングレギュレータ２２０
の構成および動作は実施の形態２で説明したとおりであ
るので、ここではその説明を省略する。
【００８６】シリーズレギュレータ２１０の出力は、経
路切替回路５３０を介して半導体装置５１０に供給され
る。スイッチングレギュレータ２２０の出力は、ＬＣフ
ィルタ２３０、経路切替回路５３０を介して半導体装置
５１０に供給される。半導体装置５１０は、電源装置５
６０の負荷に相当する。
【００８７】半導体装置５１０は、互いに独立に実行可
能な複数の機能ブロックを有している。その複数の機能
ブロックのうちの１つは、例えば、メモリ５１１であ
る。その複数の機能ブロックのうちの他の１つは、例え
ば、演算回路５１２である。
【００８８】ＣＰＵ５５０は、半導体装置５１０が動作
する動作モードを示すモード信号５５１を出力する。例
えば、モード信号５５１がＨレベルであることは、半導
体装置５１０の動作モードがスリープモードであること
を示す。モード信号５５１がＬレベルであることは、半
導体装置５１０の動作モードが通常モードであることを
示す。
【００８９】スリープモード時には、メモリ５１１は、
メモリ５１１に記憶されている情報の内容を保持するた
めの内容保持動作のみを行い、演算回路５１２は動作し
ない。通常モード時には、メモリ５１１および演算回路
５１２の両方が動作する。
【００９０】電源装置５６０は、スリープモード時には
メモリ５１１のみに電源を供給し、通常モード時にはメ
モリ５１１および演算回路５１２の両方に電源を供給す
るように構成されている。このように、半導体装置５１
０の動作モードに応じて、半導体装置５１０に含まれる
複数の機能ブロックのうち電源が供給される機能ブロッ
クが変更される。これにより、スリープモードにおいて
不要な機能ブロックに電源を供給しないようにすること
ができる。その結果、リーク電流を防止することが可能
となり、半導体装置５１０の消費電力を低減することが
可能になる。
【００９１】ここで、メモリ５１１が内部保持動作を行
うために必要な電源は、メモリ５１１のリーク電流に相
当する出力電流Ｉoutを提供するものであれば足りる。
従って、スリープモード時には小さい出力電流Ｉoutで
変換効率が高いシリーズレギュレータ２１０を選択する
ことにより、電源回路５００の変換効率が最適化される
ことがわかる。
【００９２】ＣＭＯＳを用いた従来の半導体回路では、
その半導体回路の動作が停止するモード（すなわち、ス
リープモード）時においてその半導体回路への電源の供
給を停止する必要はなかった。これは、その半導体回路
に含まれる各トランジスタのリーク電流が無視できるほ
ど微小なレベルであったからである。しかし、半導体プ
ロセスの微細化が進み、低電源電圧で高速動作を実現す
るためにトランジスタのしきい値が小さくなるにつれ
て、リーク電流を無視することができなくなってきた。
スリープモード時には不要な回路への電源の供給を停止
するようにしないと、半導体回路の低消費電力化が困難
になってきたのである。ただし、スリープモード時にお
いても、電源を切ると内容が消えてしまうようなメモリ
には電源を供給する必要がある。スリープモード時にメ
モリ５１１に電源が供給されるのはこの理由のためであ
る。
【００９３】選択回路５２０は、半導体装置５１０の動
作モードがスリープモードである場合（すなわち、モー
ド信号５５１がＨレベルである場合）にはシリーズレギ
ュレータ２１０を選択し、半導体装置５１０の動作モー
ドが通常モードである場合（すなわち、モード信号５５
１がＬレベルである場合）にはスイッチングレギュレー
タ２２０を選択する。このような選択は、モード信号５
５１のレベルに応じて、選択信号１５１、１５２のレベ
ルを決定することにより達成される。
【００９４】経路切替回路５３０は、ＣＰＵ５５０から
出力される経路切替信号５５２に応じて、電源回路５０
０と半導体装置５１０との間の経路を切り替える。
【００９５】具体的には、選択回路５２０によってシリ
ーズレギュレータ２１０が選択されている場合には、経
路切替回路５３０は、シリーズレギュレータ２１０の出
力とメモリ５１１とを電気的に接続し、シリーズレギュ
レータ２１０の出力と演算回路５１２とを電気的に分離
する。これにより、スリープモード時に、シリーズレギ
ュレータ２１０から出力される出力電圧Ｖoutをメモリ
５１１のみに供給することが可能になる。
【００９６】選択回路５２０によってスイッチングレギ
ュレータ２２０が選択されている場合には、経路切替回
路５３０は、スイッチングレギュレータ２２０の出力と
メモリ５１１および演算回路５１２とを電気的に接続す
る。これにより、通常モード時に、スイッチングレギュ
レータ２２０から出力される出力電圧Ｖoutをメモリ５
１１および演算回路５１２の両方に供給することが可能
になる。
【００９７】図１１は、経路切替回路５３０の構成例を
示す。経路切替回路５３０は、ＰＭＯＳトランジスタ５
３２と、経路切替信号５５２に応じてＰＭＯＳトランジ
スタ５３２を制御する論理回路５３１とを含む。
【００９８】スリープモード時には、ＰＭＯＳトランジ
スタ５３２がオフとなるように論理回路５３１が構成さ
れている。これにより、スリープモード時に、シリーズ
レギュレータ２１０から出力される出力電圧Ｖoutがメ
モリ５１１のみに供給される。
【００９９】通常モード時には、ＰＭＯＳトランジスタ
５３２がオンとなるように論理回路５３１が構成されて
いる。これにより、通常モード時に、スイッチングレギ
ュレータ２２０から出力される出力電圧Ｖoutがメモリ
５１１および演算回路５１２の両方に供給される。
【０１００】図１２は、ＣＰＵ５５０から出力される経
路切替信号５５２と電源が供給される機能ブロックとの
関係を示す。
【０１０１】なお、経路切替信号５５２の代わりに、モ
ード信号５５１を経路切替回路５３０に入力することに
よっても、図１２に示される関係を実現することができ
る。この場合には、モード信号５５１を直接的にＰＭＯ
Ｓトランジスタ５３２のゲートに入力するようにすれば
よい。
【０１０２】なお、選択回路５２０によってシリーズレ
ギュレータ２１０が選択されている場合にＰＭＯＳトラ
ンジスタ５３２をオンにすることにより、シリーズレギ
ュレータ２１０から出力される出力電圧Ｖoutをメモリ
５１１および演算回路５１２の両方に供給することがで
きる。あるいは、選択回路５２０によってスイッチング
レギュレータ２２０が選択されている場合にＰＭＯＳト
ランジスタ５３２をオフにすることにより、スイッチン
グレギュレータ２２０から出力される出力電圧Ｖoutを
演算回路５１２のみに供給することができる。このよう
な出力電圧Ｖoutの供給は、選択回路５２０および／ま
たは経路切替回路５３０の論理を適切に改変することに
よって達成され得る。
【０１０３】このように、経路切替回路５３０は、電源
回路５００に含まれる複数の電圧変換回路のうち選択回
路５２０によって選択された１つの電圧変換回路からの
出力電圧Ｖoutを、半導体装置５１０に含まれる複数の
機能ブロックのうち１以上の任意の機能ブロックに供給
することを可能にする。例えば、半導体装置５１０が第
１の機能ブロックと第２の機能ブロックとを含む場合に
は、線路切替回路５３０は、選択された電圧変換回路か
らの出力電圧Ｖoutを第１の機能ブロックにだけ、第２
の機能ブロックにだけ、あるいは、第１および第２の機
能ブロックの両方に選択的に供給することができる。
【０１０４】ここで、機能ブロックとは所定の機能を実
行する任意のブロックをいう。メモリや演算回路は機能
ブロックの一例であり、本発明がメモリや演算回路など
の特定の機能ブロックの使用に限定されることはない。
【０１０５】なお、ＬＣフィルタ２３０を除く電源装置
５６０と、ＣＰＵ５５０と、半導体装置５１０とは、単
一の半導体チップ上に形成され得る。現在の技術では、
ＬＣフィルタ２３０は、その半導体チップの外部に設け
られることが好ましい。しかし、将来的には、ＬＣフィ
ルタ２３０をも半導体チップに組み込むことにより、図
１０に示されるすべての構成要素を単一の半導体チップ
上に形成するようにしてもよい。
【０１０６】（実施の形態５）図１３は、本発明の実施
の形態５の電源装置６６０の構成を示す。電源装置６６
０では、ＣＰＵ５５０から出力されるモード信号５５１
に応じて、電源回路６００に含まれるシリーズレギュレ
ータ２１０ａ、シリーズレギュレータ２１０ｂおよびス
イッチングレギュレータ２２０のうちの１つが選択され
る。
【０１０７】電源装置６６０は、電源回路６００と、選
択回路６２０と、経路切替回路６３０と、ＬＣフィルタ
２３０とを含む。
【０１０８】電源回路６００は、シリーズレギュレータ
２１０ａ、２１０ｂとスイッチングレギュレータ２２０
とを含む。参照電圧生成回路１３０によって生成される
参照電圧Ｖrefは、シリーズレギュレータ２１０ａ、２
１０ｂとスイッチングレギュレータ２２０とに供給され
る。
【０１０９】シリーズレギュレータ２１０ａ、２１０ｂ
の構成は、図１７（ａ）および（ｂ）を参照して後述さ
れる。スイッチングレギュレータ２２０は、例えば、図
６に示される構成を有し得る。
【０１１０】シリーズレギュレータ２１０ａ、２１０ｂ
の出力は、経路切替回路６３０を介して半導体装置６１
０に供給される。スイッチングレギュレータ２２０の出
力は、ＬＣフィルタ２３０、経路切替回路６３０を介し
て半導体装置６１０に供給される。半導体装置６１０
は、電源装置６６０の負荷に相当する。
【０１１１】半導体装置６１０は、互いに独立に実行可
能な複数の機能ブロックを有している。その複数の機能
ブロックのうちの１つは、例えば、メモリ６１１であ
る。その複数の機能ブロックのうちの他の１つは、例え
ば、演算回路６１２である。演算回路６１２は、マイク
ロコントロールユニット（ＭＣＵ）６１３とデジタル信
号処理プロセッサ（ＤＳＰ）６１４とを含む。
【０１１２】ＣＰＵ５５０は、半導体装置６１０が動作
する動作モードを示すモード信号５５１を出力する。例
えば、モード信号５５１が”００”であることは、半導
体装置６１０の動作モードがスリープモード（以下、
「第１モード」という）であることを示す。モード信号
５５１が”０１”であることは、メモリ６１１とＭＣＵ
６１３とを動作させるモード（以下、「第２モード」と
いう）であることを示す。モード信号５５１が”１０”
であることは、メモリ６１１とＭＣＵ６１３とＤＳＰ６
１４とを動作させるモード（以下、「第３モード」とい
う）であることを示す。
【０１１３】例えば、半導体装置６１０が通信システム
の一部として使用される場合には、通信が送られてくる
のを待ち受けている待機状態と、通信を受信した後の通
話状態とがある。待機状態が第２モードに相当し、通話
状態が第３モードに相当する。
【０１１４】待機状態では、ＭＣＵ６１３とメモリ６１
１は動作するが、ＤＳＰ６１４は動作しない。待機状態
では、ＭＣＵ６１３は、間欠動作を行うかもしくは低い
周波数に従って動作するため、あまり電力を消費しな
い。待機状態におけるＭＣＵ６１３の消費電流は、例え
ば、５ｍＡである。
【０１１５】通話状態では、ＭＣＵ６１３とＤＳＰ６１
４とメモリ６１１とが動作する。通話状態では、待機状
態に比べてより多くの電力が消費される。通話状態にお
けるＭＣＵ６１３およびＤＳＰ６１４の消費電流は、例
えば、５００ｍＡである。
【０１１６】なお、半導体装置６１０のスリープモード
が第１モードに相当する。スリープモード時には、メモ
リ６１１に記憶されている情報の内容を保持する内容保
持動作のみが行われる。メモリ６１１の内容保持動作
は、メモリ６１１のリーク電流に相当する電流をメモリ
６１１に提供することにより達成される。従って、メモ
リ６１１のリーク電流を低減することにより、メモリ６
１１の内容保持動作に必要な電流量を低減することがで
きる。例えば、基板にバイアス電圧を印加してＭＯＳト
ランジスタのしきい値を上げることにより、メモリ６１
１のリーク電流を低減することができる。これにより、
メモリ６１１の内容保持動作に必要な電流を５０μＡに
することができる。メモリ６１１は、レジスタ、ＤＲＡ
Ｍ、ＳＲＡＭなどに代表される揮発性のメモリであり得
る。
【０１１７】電源装置６６０は、第１モード時にはメモ
リ６１１のみに電源を供給し、第２モード時にはメモリ
６１１、ＭＣＵ６１３に電源を供給し、第３モード時に
はメモリ６１１、ＭＣＵ６１３、ＤＳＰ６１４に電源を
供給するように構成されている。このように、半導体装
置６１０の動作モードに応じて、半導体装置６１０に含
まれる複数の機能ブロックのうち電源が供給される機能
ブロックが変更される。これにより、スリープモードに
おいて不要な機能ブロックに電源を供給しないようにす
ることができる。その結果、リーク電流を防止すること
が可能となり、半導体装置６１０の消費電力を低減する
ことが可能になる。
【０１１８】選択回路６２０は、半導体装置６１０の動
作モードが第１モードである場合（すなわち、モード信
号５５１が”００”である場合）にはシリーズレギュレ
ータ２１０ｂを選択し、半導体装置６１０の動作モード
が第２モードである場合（すなわち、モード信号５５１
が”０１”である場合）にはシリーズレギュレータ２１
０ａを選択し、半導体装置６１０の動作モードが第３モ
ードである場合（すなわち、モード信号５５１が”１
０”である場合）にはスイッチングレギュレータ２２０
を選択する。このような選択は、モード信号５５１の値
に応じて、選択信号１５１ａ、１５１ｂ、１５２のレベ
ルを決定することにより達成される。
【０１１９】経路切替回路６３０は、ＣＰＵ５５０から
出力される経路切替信号５５２に応じて、電源回路６０
０と半導体装置６１０との間の経路を切り替える。
【０１２０】具体的には、選択回路６２０によってシリ
ーズレギュレータ２１０ｂが選択されている場合には、
経路切替回路６３０は、シリーズレギュレータ２１０ｂ
の出力とメモリ６１１とを電気的に接続し、シリーズレ
ギュレータ２１０ｂの出力と演算回路６１２（ＭＣＵ６
１３およびＤＳＰ６１４）とを電気的に分離する。これ
により、第１モード時に、シリーズレギュレータ２１０
ｂから出力される出力電圧Ｖoutをメモリ６１１のみに
供給することが可能になる。
【０１２１】選択回路６２０によってシリーズレギュレ
ータ２１０ａが選択されている場合には、経路切替回路
６３０は、シリーズレギュレータ２１０ａの出力とメモ
リ６１１およびＭＣＵ６１３とを電気的に接続し、シリ
ーズレギュレータ２１０ａの出力とＤＳＰ６１４とを電
気的に分離する。これにより、第２モード時に、シリー
ズレギュレータ２１０ａから出力される出力電圧Ｖout
をメモリ６１１およびＭＣＵ６１３に供給することが可
能になる。
【０１２２】選択回路６２０によってスイッチングレギ
ュレータ２２０が選択されている場合には、経路切替回
路６３０は、スイッチングレギュレータ２２０の出力と
メモリ６１１、ＭＣＵ６１３およびＤＳＰ６１４とを電
気的に接続する。これにより、第３モード時に、スイッ
チングレギュレータ２２０から出力される出力電圧Ｖ
outをメモリ６１１、ＭＰＵ６１３およびＤＳＰ６１４
に供給することが可能になる。
【０１２３】図１５は、経路切替回路６３０の構成例を
示す。経路切替回路６３０は、ＰＭＯＳトランジスタ６
３２、６３３と、経路切替信号５５２に応じてＰＭＯＳ
トランジスタ６３２、６３３を制御する論理回路６３１
とを含む。
【０１２４】第１モード時には、ＰＭＯＳトランジスタ
６３２、６３３がいずれもオフとなるように論理回路６
３１が構成されている。これにより、第１モード時に、
シリーズレギュレータ２１０ｂから出力される出力電圧
Ｖoutがメモリ６１１のみに供給される。
【０１２５】第２モード時には、ＰＭＯＳトランジスタ
６３２がオンとなり、ＰＭＯＳトランジスタ６３３がオ
フとなるように論理回路６３１が構成されている。これ
により、第２モード時に、シリーズレギュレータ２１０
ａから出力される出力電圧Ｖ outがメモリ６１１および
ＭＣＵ６１３に供給される。
【０１２６】第３モード時には、ＰＭＯＳトランジスタ
６３２、６３３がいずれもオンとなるように論理回路６
３１が構成されている。これにより、第３モード時に、
スイッチングレギュレータ２２０から出力される出力電
圧Ｖoutがメモリ６１１、ＭＣＵ６１３およびＤＳＰ６
１４に供給される。
【０１２７】図１６は、ＣＰＵ５５０から出力される経
路切替信号５５２と電源が供給される機能ブロックとの
関係を示す。
【０１２８】なお、経路切替回路６３０は、電源回路６
００に含まれる複数の電圧変換回路のうち選択回路６２
０によって選択された１つの電圧変換回路からの出力電
圧Ｖ outを、半導体装置６１０に含まれる複数の機能ブ
ロックのうち１以上の任意の機能ブロックに供給するこ
とを可能にする。例えば、半導体装置６１０が第１の機
能ブロックと第２の機能ブロックと第３の機能ブロック
とを含む場合には、線路切替回路６３０は、選択された
電圧変換回路からの出力電圧Ｖoutを第１の機能ブロッ
クにだけ、第２の機能ブロックにだけ、第３の機能ブロ
ックにだけ、あるいは、第１、第２、第３の機能ブロッ
クの任意の組み合わせに選択的に供給することができ
る。
【０１２９】図１７（ａ）は、シリーズレギュレータ２
１０ａの構成例を示す。図１７（ｂ）は、シリーズレギ
ュレータ２１０ｂの構成例を示す。
【０１３０】シリーズレギュレータ２１０ａは、並列接
続された１０個のＰＭＯＳトランジスタＭＰ０〜ＭＰ９
を出力トランジスタ３１０ａとして含む。ＰＭＯＳトラ
ンジスタＭＰ１〜ＭＰ９は、同一の大きさを有してい
る。
【０１３１】シリーズレギュレータ２１０ｂは、１個の
ＰＭＯＳトランジスタＭＰ０を出力トランジスタ３１０
ｂとして含む。従って、シリーズレギュレータ２１０ｂ
から出力される出力電流Ｉoutの大きさは、シリーズレ
ギュレータ２１０ａから出力される出力電流Ｉoutの大
きさの１／１０になる。
【０１３２】シリーズレギュレータ２１０ａ、２１０ｂ
が同一の応答特性を得るためには、コンパレータ３００
ｂの駆動能力は、コンパレータ３００ａの駆動能力の１
／１０で足りる。
【０１３３】図１４は、入力電圧Ｖin（＝３．３Ｖ）を
出力電圧Ｖout（＝２．５Ｖ）に変換する場合におけ
る、出力電流Ｉoutと電圧変換効率ηとの関係の一例を
示す。
【０１３４】シリーズレギュレータ２１０ｂの変換効率
が最も高い出力電流Ｉoutの領域が第１モードの領域に
対応し、シリーズレギュレータ２１０ａの変換効率が最
も高い出力電流Ｉoutの領域が第２モードの領域に対応
し、スイッチングレギュレータ２２０の変換効率が最も
高い出力電流Ｉoutの領域が第３モードの領域に対応す
るように、シリーズレギュレータ２１０ａ、２１０ｂお
よびスイッチングレギュレータ２２０の電圧変換特性が
設計され得る。
【０１３５】第１モードにおいてはシリーズレギュレー
タ２１０ｂが選択され、第２モードにおいてはシリーズ
レギュレータ２１０ａが選択され、第３モードにおいて
はスイッチングレギュレータ２２０が選択される。これ
により、第１、第２および第３モードのいずれにおいて
も、電圧変換効率が最も高い電圧変換回路が選択される
ことになる。
【０１３６】以下、シリーズレギュレータが高変換効率
を達成できる出力電流Ｉout（負荷電流）の領域が限定
される理由を（ａ）出力電流Ｉout（負荷電流）が小さ
くなると変換効率が劣化する理由、（ｂ）出力電流Ｉ
out（負荷電流）が大きくなると変換効率が劣化する理
由に分けて説明する。
【０１３７】（ａ）出力電流Ｉout（負荷電流）が小さ
くなると変換効率が劣化する理由シリーズレギュレータ
はスイッチングレギュレータに比べて変換動作に必要な
自己電流が小さいため、負荷電流が小さくなっても変換
効率の劣化はほとんどなかった（図４参照）。しかし、
シリーズレギュレータにおいて負荷電流が自己電流の値
に近づくにつれて変換効率が劣化し、この劣化を無視す
ることができなくなる。図１４に示されるように、シリ
ーズレギュレータ２１０ａの変換効率は負荷電流が小さ
い領域（例えば、第１モードの領域）において劣化す
る。従って、より小さい負荷電流の領域においてより高
い変換効率を実現するためには、より小さな自己電流で
動作するシリーズレギュレータが必要になる。シリーズ
レギュレータ２１０ｂは、シリーズレギュレータ２１０
ａによって高い変換効率を実現することができない小さ
い負荷電流の領域において高い変換効率を実現すること
ができるように設計されている。シリーズレギュレータ
２１０ａ、２１０ｂを組み合わせることにより、第１モ
ードの領域と第２モードの領域において高い変換効率を
実現することができる。
【０１３８】（ｂ）出力電流Ｉout（負荷電流）が大き
くなると変換効率が劣化する理由図１４には示されてい
ないが、シリーズレギュレータ２１０ｂの変換効率は負
荷電流が大きい領域（例えば、第２モードの領域）にお
いてシリーズレギュレータ２１０ａの変換効率より劣化
する。その理由は、シリーズレギュレータ２１０ｂが供
給し得る負荷電流の上限値はシリーズレギュレータ２１
０ｂの電流供給能力によって制限されるため、負荷電流
が大きくなるにつれて、その分だけ変換効率が劣化して
しまうからである。そのため、図１７（ａ）に示される
シリーズレギュレータ２１０ａと図１７（ｂ）に示され
るシリーズレギュレータ２１０ｂとは、電流供給能力が
異なるように構成されている。
【０１３９】なお、ＬＣフィルタ２３０を除く電源装置
６６０と、ＣＰＵ５５０と、半導体装置６１０とは、単
一の半導体チップ上に形成され得る。現在の技術では、
ＬＣフィルタ２３０は、その半導体チップの外部に設け
られることが好ましい。しかし、将来的には、ＬＣフィ
ルタ２３０をも半導体チップに組み込むことにより、図
１３に示されるすべての構成要素を単一の半導体チップ
上に形成するようにしてもよい。
【０１４０】図１３に示される例では、電源回路６００
に含まれる電圧変換回路の数は３である。しかし、本発
明はこれに限定されない。電源回路１００は、４以上の
任意の数の電圧変換回路を有し得る。
【０１４１】なお、上述したすべての実施の形態におい
て、電源回路の変換効率が最適となるように複数の電圧
変換回路のうちの１つが選択される必要は必ずしもな
い。例えば、複数の電圧変換回路のうち選択されない少
なくとも１つの電圧変換回路の変換効率に比べて、選択
された電圧変換回路の変換効率が高くなるように複数の
電圧変換回路のうちの１つを選択する電源装置は、本発
明の範囲内に含まれる。このように、複数の電圧変換回
路のうちの１つを選択することにより、電源回路の変換
効率を改善する電源装置は、すべて本発明の範囲に含ま
れる。
【０１４２】
【発明の効果】本発明によれば、複数の電圧変換回路の
うちの１つを選択することにより改善された変換効率を
有する電源装置を提供することが可能になる。これによ
り、電源装置の消費電力を低減することができる。
【０１４３】さらに、電源回路から負荷に流れる出力電
流に応じて、複数の電圧変換回路のうちの１つを選択す
ることにより、少なくとも所定の範囲の出力電流に対し
て改善された変換効率を有する電源装置を提供すること
が可能になる。
【０１４４】さらに、半導体装置の動作モードを示すモ
ード信号に応じて、複数の電圧変換回路のうちの１つを
選択することにより、半導体装置の各動作モードにおい
て改善された変換効率を有する電源装置を提供すること
ができる。
【０１４５】さらに、モード信号に応じて選択された電
圧変換回路と半導体装置との間の経路を切り替えること
により、不要な回路に電源が供給されることを防止する
ことができる。これにより、半導体装置において発生す
るリーク電流を低減することができる。その結果、半導
体装置の消費電力を低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の電源回路１００の構成
を示す図である。
【図２】出力電流Ｉoutと電圧変換効率ηとの関係を示
す図である。
【図３】本発明の実施の形態２の電源回路２００の構成
を示す図である。
【図４】出力電流Ｉoutと電圧変換効率ηとの関係を示
す図である。
【図５】シリーズレギュレータ２１０の構成例を示す図
である。
【図６】スイッチングレギュレータ２２０の構成例を示
す図である。
【図７】ＬＣフィルタ２３０のコイルＬを流れる電流の
波形とコイルＬの両端にかかる電圧の波形とを示す図で
ある。
【図８】電流モニタ１４０および選択回路１５０の構成
例を示す図である。
【図９】本発明の実施の形態３の半導体装置３００の構
成を示す図である。
【図１０】本発明の実施の形態４の電源装置５６０の構
成を示す図である。
【図１１】経路切替回路５３０の構成例を示す図であ
る。
【図１２】ＣＰＵ５５０から出力される経路切替信号５
５２と電源が供給される機能ブロックとの関係を示す図
である。
【図１３】本発明の実施の形態５の電源装置６６０の構
成を示す図である。
【図１４】出力電流Ｉoutと電圧変換効率ηとの関係の
一例を示す図である。
【図１５】経路切替回路６３０の構成例を示す図であ
る。
【図１６】ＣＰＵ５５０から出力される経路切替信号５
５２と電源が供給される機能ブロックとの関係を示す図
である。
【図１７】（ａ）はシリーズレギュレータ２１０ａの構
成例を示す図、（ｂ）はシリーズレギュレータ２１０ｂ
の構成例を示す図である。
【符号の説明】
１００、２００ 電源回路 １１０、１２０ 電圧変換回路 １３０ 参照電圧生成回路 １４０ 電流モニタ １５０ 選択回路 １５１、１５２ 選択信号 １６０ 負荷 ２１０、２１０ａ、２１０ｂ シリーズレギュレータ ２２０ スイッチングレギュレータ ２３０ ＬＣフィルタ ５００、６００ 電源回路 ５１０、６１０ 半導体装置 ５１１、６１１ メモリ ５１２、６１２ 演算回路 ６１３ ＭＣＵ ６１４ ＤＳＰ ５２０、６２０ 選択回路 ５３０、６３０ 経路切替回路 ５５０ ＣＰＵ ５５１ モード信号 ５５２ 経路切替信号 ５６０、６６０ 電源装置
フロントページの続き (72)発明者 木下 雅善 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 里見 勝治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 梶原 準 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山本 真一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 入力電圧を出力電圧に変換し、前記出力
    電圧を負荷に供給する電源回路を備えた電源装置であっ
    て、 前記電源回路は、 変換効率が異なる複数の電圧変換回路と、 前記電源回路の変換効率を改善するように前記複数の電
    圧変換回路のうちの１つを選択する選択回路とを含む、
    電源装置。
  2. 【請求項２】 前記複数の電圧変換回路の個数は３以上
    である、請求項１に記載の電源装置。
  3. 【請求項３】 前記電源回路から前記負荷に流れる出力
    電流を検出する電流検出回路をさらに含み、前記選択回
    路は、前記出力電流に応じて、前記複数の電圧変換回路
    のうちの１つを選択する、請求項１に記載の電源装置。
  4. 【請求項４】 前記複数の電圧変換回路は、シリーズレ
    ギュレータとスイッチングレギュレータとを含む、請求
    項１に記載の電源装置。
  5. 【請求項５】 前記負荷は、少なくとも１つの機能ブロ
    ックを含む半導体装置であり、 前記半導体装置は、複数の動作モードのそれぞれで動作
    し、 前記選択回路は、前記半導体装置の動作モードを示すモ
    ード信号を受け取り、前記モード信号に応じて、前記複
    数の電圧変換回路のうちの１つを選択する、請求項１に
    記載の電源装置。
  6. 【請求項６】 前記モード信号に応じて選択された前記
    電圧変換回路と前記半導体装置との間の経路を切り替え
    る経路切替回路をさらに含む、請求項５に記載の電源装
    置。
  7. 【請求項７】 前記複数の電圧変換回路は、シリーズレ
    ギュレータとスイッチングレギュレータとを含み、 前記半導体装置は、メモリと演算回路とを含み、前記半
    導体装置は、第１モードと第２モードとで少なくとも動
    作し、 前記第１モードでは、前記経路切替回路は、前記選択回
    路によって選択された前記シリーズレギュレータから出
    力される出力電圧が前記メモリに供給されるように前記
    経路を切り替え、 前記第２モードでは、前記経路切替回路は、前記選択回
    路によって選択された前記スイッチングレギュレータか
    ら出力される出力電圧が前記メモリと前記演算回路とに
    供給されるように前記経路を切り替える、請求項６に記
    載の電源装置。
  8. 【請求項８】 前記複数の電圧変換回路は、第１シリー
    ズレギュレータと第２シリースレギュレータとスイッチ
    ングレギュレータとを含み、 前記半導体装置は、メモリと第１演算回路と第２演算回
    路とを含み、前記半導体装置は、第１モードと第２モー
    ドと第３モードとで少なくとも動作し、 前記第１モードでは、前記経路切替回路は、前記選択回
    路によって選択された前記第１シリーズレギュレータか
    ら出力される出力電圧が前記メモリに供給されるように
    前記経路を切り替え、 前記第２モードでは、前記経路切替回路は、前記選択回
    路によって選択された前記第２シリーズレギュレータか
    ら出力される出力電圧が前記メモリと前記第１演算回路
    とに供給されるように前記経路を切り替え、 前記第３モードでは、前記経路切替回路は、前記選択回
    路によって選択された前記スイッチングレギュレータか
    ら出力される出力電圧が前記メモリと前記第１演算回路
    と前記第２演算回路とに供給されるように前記経路を切
    り替える、請求項６に記載の電源装置。
JP10184399A 1998-04-10 1999-04-08 電源装置 Pending JPH11353040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10184399A JPH11353040A (ja) 1998-04-10 1999-04-08 電源装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-99081 1998-04-10
JP9908198 1998-04-10
JP10184399A JPH11353040A (ja) 1998-04-10 1999-04-08 電源装置

Publications (1)

Publication Number Publication Date
JPH11353040A true JPH11353040A (ja) 1999-12-24

Family

ID=26440242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10184399A Pending JPH11353040A (ja) 1998-04-10 1999-04-08 電源装置

Country Status (1)

Country Link
JP (1) JPH11353040A (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001211640A (ja) * 2000-01-20 2001-08-03 Hitachi Ltd 電子装置と半導体集積回路及び情報処理システム
JP2003525013A (ja) * 2000-02-25 2003-08-19 ケイデンス・デザイン・システムズ・インコーポレーテッド パワーコンバータモードの変換方法及び装置
JP2004175352A (ja) * 2002-11-25 2004-06-24 Robert Bosch Gmbh 安定化供給電圧を発生するための回路装置
JP2004193475A (ja) * 2002-12-13 2004-07-08 Ricoh Co Ltd 電源用ｉｃ及びその電源用ｉｃを使用した通信装置
WO2006049109A1 (ja) * 2004-11-04 2006-05-11 Rohm Co., Ltd. 電源装置、及び携帯機器
JP2006331080A (ja) * 2005-05-26 2006-12-07 Fuji Electric Device Technology Co Ltd 電源回路
JP2007011425A (ja) * 2005-06-28 2007-01-18 Hoya Corp レギュレータ回路
JP2007201455A (ja) * 2005-12-28 2007-08-09 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2008529456A (ja) * 2005-01-25 2008-07-31 松下電器産業株式会社 電源システム
JP2008309948A (ja) * 2007-06-13 2008-12-25 Sharp Corp 電子機器
US7609039B2 (en) 2005-09-09 2009-10-27 Fujitsu Microelectronics Limited Controller and control method for DC-DC converter
JP2009253559A (ja) * 2008-04-03 2009-10-29 Sharp Corp 固体撮像装置および電子情報機器
US7626371B2 (en) 2004-11-04 2009-12-01 Rohm Co., Ltd. Power supply unit and portable device
US7928601B2 (en) 2004-12-28 2011-04-19 Fujitsu Semiconductor Limited Power supply circuit for providing semiconductor integrated circuit device with a plurality of power supply voltages
JP2012005335A (ja) * 2010-06-21 2012-01-05 Fujitsu Ltd レギュレータ装置
US8120344B2 (en) 2004-11-04 2012-02-21 Rohm Co., Ltd. Power supply unit and portable device
WO2012056741A1 (ja) 2010-10-29 2012-05-03 オムロン株式会社 センサ装置
CN103051173A (zh) * 2011-10-14 2013-04-17 富士通株式会社 调节器装置
JP2018033262A (ja) * 2016-08-25 2018-03-01 矢崎総業株式会社 電圧変換装置
JP2020108252A (ja) * 2018-12-27 2020-07-09 キヤノン株式会社 電源装置及び画像形成装置
JP2020108251A (ja) * 2018-12-27 2020-07-09 キヤノン株式会社 電源装置及び画像形成装置
WO2020179250A1 (ja) * 2019-03-01 2020-09-10 日立オートモティブシステムズ株式会社 半導体集積回路

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001211640A (ja) * 2000-01-20 2001-08-03 Hitachi Ltd 電子装置と半導体集積回路及び情報処理システム
JP2003525013A (ja) * 2000-02-25 2003-08-19 ケイデンス・デザイン・システムズ・インコーポレーテッド パワーコンバータモードの変換方法及び装置
JP2004175352A (ja) * 2002-11-25 2004-06-24 Robert Bosch Gmbh 安定化供給電圧を発生するための回路装置
JP2004193475A (ja) * 2002-12-13 2004-07-08 Ricoh Co Ltd 電源用ｉｃ及びその電源用ｉｃを使用した通信装置
JP4499985B2 (ja) * 2002-12-13 2010-07-14 株式会社リコー 電源用ｉｃ及びその電源用ｉｃを使用した通信装置
US7856253B2 (en) 2002-12-13 2010-12-21 Ricoh Company, Ltd. Power supply IC having switching regulator and series regulator
US8120344B2 (en) 2004-11-04 2012-02-21 Rohm Co., Ltd. Power supply unit and portable device
US7626371B2 (en) 2004-11-04 2009-12-01 Rohm Co., Ltd. Power supply unit and portable device
US7635969B2 (en) 2004-11-04 2009-12-22 Rohm Co., Ltd. Power supply unit and portable device
WO2006049109A1 (ja) * 2004-11-04 2006-05-11 Rohm Co., Ltd. 電源装置、及び携帯機器
US7928601B2 (en) 2004-12-28 2011-04-19 Fujitsu Semiconductor Limited Power supply circuit for providing semiconductor integrated circuit device with a plurality of power supply voltages
JP2008529456A (ja) * 2005-01-25 2008-07-31 松下電器産業株式会社 電源システム
JP2006331080A (ja) * 2005-05-26 2006-12-07 Fuji Electric Device Technology Co Ltd 電源回路
JP2007011425A (ja) * 2005-06-28 2007-01-18 Hoya Corp レギュレータ回路
US7609039B2 (en) 2005-09-09 2009-10-27 Fujitsu Microelectronics Limited Controller and control method for DC-DC converter
JP2007201455A (ja) * 2005-12-28 2007-08-09 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2008309948A (ja) * 2007-06-13 2008-12-25 Sharp Corp 電子機器
JP2009253559A (ja) * 2008-04-03 2009-10-29 Sharp Corp 固体撮像装置および電子情報機器
US8680826B2 (en) 2010-06-21 2014-03-25 Fujitsu Limited Optimized conversion efficiency for regulator apparatus with plural parallel regulators
JP2012005335A (ja) * 2010-06-21 2012-01-05 Fujitsu Ltd レギュレータ装置
US9331479B2 (en) 2010-10-29 2016-05-03 Omron Corporation Sensor device
WO2012056741A1 (ja) 2010-10-29 2012-05-03 オムロン株式会社 センサ装置
CN103051173A (zh) * 2011-10-14 2013-04-17 富士通株式会社 调节器装置
US9484819B2 (en) 2011-10-14 2016-11-01 Fujitsu Limited Regulator device
JP2018033262A (ja) * 2016-08-25 2018-03-01 矢崎総業株式会社 電圧変換装置
JP2020108252A (ja) * 2018-12-27 2020-07-09 キヤノン株式会社 電源装置及び画像形成装置
JP2020108251A (ja) * 2018-12-27 2020-07-09 キヤノン株式会社 電源装置及び画像形成装置
WO2020179250A1 (ja) * 2019-03-01 2020-09-10 日立オートモティブシステムズ株式会社 半導体集積回路
JPWO2020179250A1 (ja) * 2019-03-01 2021-10-14 日立Astemo株式会社 半導体集積回路

Similar Documents

Publication Publication Date Title
JPH11353040A (ja) 電源装置
EP0993103B1 (en) Controller for DC-DC converter
US7541788B2 (en) Switching regulator and method for switching output voltage thereof
US6611132B2 (en) DC-DC converter, power supply circuit, method for controlling DC-DC converter, and method for controlling power supply circuit
US6603223B2 (en) Electronic apparatus having dual-mode load circuit
US7541787B2 (en) Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor
CN100440376C (zh) 半导体存储器件中的内部电压源发生器
JP3710468B1 (ja) 電源装置、及び携帯機器
US7802113B2 (en) MCU with on-chip boost converter controller
JP3710469B1 (ja) 電源装置、及び携帯機器
KR20080039874A (ko) 강압형 스위칭 레귤레이터 및 그 제어 회로 및 그를 이용한전자 기기
JP2003009515A (ja) 電源システム
US20060170403A1 (en) Voltage regulator with reduced power consumption in standby operating mode
US20060255781A1 (en) Constant voltage power supply
US20070103222A1 (en) Integrated circuit and method for generating a clock signal
JP2008033461A (ja) 定電圧電源回路
KR100334363B1 (ko) 전원 장치
US6025707A (en) Internal voltage generator
JP4592408B2 (ja) 電源回路
JP2004056983A (ja) 電源回路
JP3739006B1 (ja) 電源装置、及び携帯機器
JP2005260922A (ja) 低消費電力の堅牢なモード選択のための方法と装置
JP2007151322A (ja) 電源回路およびｄｃ−ｄｃコンバータ
JP2000184612A (ja) Ｄｃ―ｄｃコンバ―タの制御方法、ｄｃ―ｄｃコンバ―タの制御回路、及び、ｄｃ―ｄｃコンバ―タ
JPH10248238A (ja) Ｄｃ−ｄｃコンバータ

Legal Events

Date Code Title Description
A02 Decision of refusal

Effective date: 20040407

Free format text: JAPANESE INTERMEDIATE CODE: A02