JPH11353040A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH11353040A JPH11353040A JP10184399A JP10184399A JPH11353040A JP H11353040 A JPH11353040 A JP H11353040A JP 10184399 A JP10184399 A JP 10184399A JP 10184399 A JP10184399 A JP 10184399A JP H11353040 A JPH11353040 A JP H11353040A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- power supply
- mode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 改善された変換効率を有する電源装置を提供
する。 【解決手段】 電源装置は、入力電圧Vinを出力電圧V
outに変換し、出力電圧Voutを負荷160に供給する電
源回路100を備えている。電源回路100は、複数の
電圧変換回路110、120と、電源回路100の変換
効率を改善するように複数の電圧変換回路110、12
0のうちの1つを選択する選択回路150とを含む。
する。 【解決手段】 電源装置は、入力電圧Vinを出力電圧V
outに変換し、出力電圧Voutを負荷160に供給する電
源回路100を備えている。電源回路100は、複数の
電圧変換回路110、120と、電源回路100の変換
効率を改善するように複数の電圧変換回路110、12
0のうちの1つを選択する選択回路150とを含む。
Description
【0001】
【発明の属する技術分野】本発明は、入力電圧を所望の
電圧に変換し、その所望の電圧を負荷に供給する電源装
置に関する。
電圧に変換し、その所望の電圧を負荷に供給する電源装
置に関する。
【0002】
【従来の技術】従来の電源装置は、1種類の電圧変換回
路しか有していなかった。電源装置がどのような電圧変
換回路を採用するかは、電源装置が組み込まれれるシス
テムの用途に応じて決定されていた。
路しか有していなかった。電源装置がどのような電圧変
換回路を採用するかは、電源装置が組み込まれれるシス
テムの用途に応じて決定されていた。
【0003】電圧変換回路としては、リニアレギュレー
タ(例えば、シリーズレギュレータなど)と呼ばれる電
圧変換回路と、スイッチングレギュレータと呼ばれる電
圧変換回路とが知られている。
タ(例えば、シリーズレギュレータなど)と呼ばれる電
圧変換回路と、スイッチングレギュレータと呼ばれる電
圧変換回路とが知られている。
【0004】シリーズレギュレータは、電気的なノイズ
の発生量が非常に少なく、出力電圧の安定度が高いとい
う特徴を有している。シリーズレギュレータでは、入力
電圧Vinと出力電圧Voutの差分が、制御トランジスタ
の両端に印加される。また、制御トランジスタに流れる
電流(すなわち、入力電流Iin)はそのまま出力電流I
outとして外部負荷に供給される。従って、シリーズレ
ギュレータの変換効率ηseriesは、(数1)に示される
ように、出力電流Ioutに関わりなく入力電圧Vinと出
力電圧Voutとの比によって決定される。
の発生量が非常に少なく、出力電圧の安定度が高いとい
う特徴を有している。シリーズレギュレータでは、入力
電圧Vinと出力電圧Voutの差分が、制御トランジスタ
の両端に印加される。また、制御トランジスタに流れる
電流(すなわち、入力電流Iin)はそのまま出力電流I
outとして外部負荷に供給される。従って、シリーズレ
ギュレータの変換効率ηseriesは、(数1)に示される
ように、出力電流Ioutに関わりなく入力電圧Vinと出
力電圧Voutとの比によって決定される。
【0005】
【数1】ηseries=Vout*Iout/Vin*Iin=Vout
/Vin(∵Iout=Iin) スイッチングレギュレータは、電圧変換に伴うエネルギ
ー損失が少なく、わずかな外付け部品だけで高い変換効
率が得られるという特徴を有している。これは、スイッ
チングレギュレータの変換効率が出力電流Ioutに依存
するものの、入力電圧Vinをチョッピングすることによ
って、入力電圧Vinと出力電圧Voutの差が大きくても
高効率に変換することができるからである。スイッチン
グレギュレータの変換効率ηswitchは、(数2)によっ
て決定される。
/Vin(∵Iout=Iin) スイッチングレギュレータは、電圧変換に伴うエネルギ
ー損失が少なく、わずかな外付け部品だけで高い変換効
率が得られるという特徴を有している。これは、スイッ
チングレギュレータの変換効率が出力電流Ioutに依存
するものの、入力電圧Vinをチョッピングすることによ
って、入力電圧Vinと出力電圧Voutの差が大きくても
高効率に変換することができるからである。スイッチン
グレギュレータの変換効率ηswitchは、(数2)によっ
て決定される。
【0006】
【数2】ηswitch=Vout*Iout/Vin*Iin シリーズレギュレータは、ノイズを極端に嫌う無線機や
測定器などの機器に採用されている。スイッチングレギ
ュレータは、システムの低消費電力が優先される場合や
電源回路自体の発熱が問題とされるパソコン(特にノー
トパソコン)などの機器に採用されている。このよう
に、シリーズレギュレータとスイッチングレギュレータ
とは、それらが適用されるシステムの分野に応じて使い
分けられている。
測定器などの機器に採用されている。スイッチングレギ
ュレータは、システムの低消費電力が優先される場合や
電源回路自体の発熱が問題とされるパソコン(特にノー
トパソコン)などの機器に採用されている。このよう
に、シリーズレギュレータとスイッチングレギュレータ
とは、それらが適用されるシステムの分野に応じて使い
分けられている。
【0007】
【発明が解決しようとする課題】シリーズレギュレータ
を用いて入力電圧Vinを出力電圧Voutに変換する場合
において、出力電圧Voutが入力電圧Vinと比較して小
さい場合には、制御トランジスタによるエネルギー損失
は非常に大きくなる。その結果、変換効率ηseri esは劣
化する。ただし、自己電流は小さいため、変換効率η
seriesは出力電流に対して無関係でほぼ一定である。
を用いて入力電圧Vinを出力電圧Voutに変換する場合
において、出力電圧Voutが入力電圧Vinと比較して小
さい場合には、制御トランジスタによるエネルギー損失
は非常に大きくなる。その結果、変換効率ηseri esは劣
化する。ただし、自己電流は小さいため、変換効率η
seriesは出力電流に対して無関係でほぼ一定である。
【0008】スイッチングレギュレータは、シリーズレ
ギュレータと比較して、複雑な回路構成や動作を必要と
し、変換回路自体を動作させるために必要なエネルギー
が大きい。出力電流が大きい場合には変換回路の動作エ
ネルギーが相対的に小さくなるため、変換効率ηswitch
の低下は無視することができる。しかし、出力電流が小
さい場合には変換回路の動作エネルギーが相対的に大き
くなるため、変換効率ηswitchは低下してしまう。
ギュレータと比較して、複雑な回路構成や動作を必要と
し、変換回路自体を動作させるために必要なエネルギー
が大きい。出力電流が大きい場合には変換回路の動作エ
ネルギーが相対的に小さくなるため、変換効率ηswitch
の低下は無視することができる。しかし、出力電流が小
さい場合には変換回路の動作エネルギーが相対的に大き
くなるため、変換効率ηswitchは低下してしまう。
【0009】本発明の目的は、複数の電圧変換回路を組
み合わせることにより、改善された変換効率を有する電
源回路を提供することを目的とする。
み合わせることにより、改善された変換効率を有する電
源回路を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明の電源装置は、入
力電圧を出力電圧に変換し、前記出力電圧を負荷に供給
する電源回路を備えた電源装置であって、前記電源回路
は、変換効率が異なる複数の電圧変換回路と、前記電源
回路の変換効率を改善するように前記複数の電圧変換回
路のうちの1つを選択する選択回路とを含んでおり、こ
れにより、上記目的が達成される。
力電圧を出力電圧に変換し、前記出力電圧を負荷に供給
する電源回路を備えた電源装置であって、前記電源回路
は、変換効率が異なる複数の電圧変換回路と、前記電源
回路の変換効率を改善するように前記複数の電圧変換回
路のうちの1つを選択する選択回路とを含んでおり、こ
れにより、上記目的が達成される。
【0011】前記複数の電圧変換回路の個数は3以上で
あってもよい。
あってもよい。
【0012】前記電源回路から前記負荷に流れる出力電
流を検出する電流検出回路をさらに含み、前記選択回路
は、前記出力電流に応じて、前記複数の電圧変換回路の
うちの1つを選択してもよい。
流を検出する電流検出回路をさらに含み、前記選択回路
は、前記出力電流に応じて、前記複数の電圧変換回路の
うちの1つを選択してもよい。
【0013】前記複数の電圧変換回路は、シリーズレギ
ュレータとスイッチングレギュレータとを含んでいても
よい。
ュレータとスイッチングレギュレータとを含んでいても
よい。
【0014】前記負荷は、少なくとも1つの機能ブロッ
クを含む半導体装置であり、前記半導体装置は、複数の
動作モードのそれぞれで動作し、前記選択回路は、前記
半導体装置の動作モードを示すモード信号を受け取り、
前記モード信号に応じて、前記複数の電圧変換回路のう
ちの1つを選択してもよい。
クを含む半導体装置であり、前記半導体装置は、複数の
動作モードのそれぞれで動作し、前記選択回路は、前記
半導体装置の動作モードを示すモード信号を受け取り、
前記モード信号に応じて、前記複数の電圧変換回路のう
ちの1つを選択してもよい。
【0015】前記モード信号に応じて選択された前記電
圧変換回路と前記半導体装置との間の経路を切り替える
経路切替回路をさらに含んでいてもよい。
圧変換回路と前記半導体装置との間の経路を切り替える
経路切替回路をさらに含んでいてもよい。
【0016】前記複数の電圧変換回路は、シリーズレギ
ュレータとスイッチングレギュレータとを含み、前記半
導体装置は、メモリと演算回路とを含み、前記半導体装
置は、第1モードと第2モードとで少なくとも動作し、
前記第1モードでは、前記経路切替回路は、前記選択回
路によって選択された前記シリーズレギュレータから出
力される出力電圧が前記メモリに供給されるように前記
経路を切り替え、前記第2モードでは、前記経路切替回
路は、前記選択回路によって選択された前記スイッチン
グレギュレータから出力される出力電圧が前記メモリと
前記演算回路とに供給されるように前記経路を切り替え
てもよい。
ュレータとスイッチングレギュレータとを含み、前記半
導体装置は、メモリと演算回路とを含み、前記半導体装
置は、第1モードと第2モードとで少なくとも動作し、
前記第1モードでは、前記経路切替回路は、前記選択回
路によって選択された前記シリーズレギュレータから出
力される出力電圧が前記メモリに供給されるように前記
経路を切り替え、前記第2モードでは、前記経路切替回
路は、前記選択回路によって選択された前記スイッチン
グレギュレータから出力される出力電圧が前記メモリと
前記演算回路とに供給されるように前記経路を切り替え
てもよい。
【0017】前記複数の電圧変換回路は、第1シリーズ
レギュレータと第2シリースレギュレータとスイッチン
グレギュレータとを含み、前記半導体装置は、メモリと
第1演算回路と第2演算回路とを含み、前記半導体装置
は、第1モードと第2モードと第3モードとで少なくと
も動作し、前記第1モードでは、前記経路切替回路は、
前記選択回路によって選択された前記第1シリーズレギ
ュレータから出力される出力電圧が前記メモリに供給さ
れるように前記経路を切り替え、前記第2モードでは、
前記経路切替回路は、前記選択回路によって選択された
前記第2シリーズレギュレータから出力される出力電圧
が前記メモリと前記第1演算回路とに供給されるように
前記経路を切り替え、前記第3モードでは、前記経路切
替回路は、前記選択回路によって選択された前記スイッ
チングレギュレータから出力される出力電圧が前記メモ
リと前記第1演算回路と前記第2演算回路とに供給され
るように前記経路を切り替えてもよい。
レギュレータと第2シリースレギュレータとスイッチン
グレギュレータとを含み、前記半導体装置は、メモリと
第1演算回路と第2演算回路とを含み、前記半導体装置
は、第1モードと第2モードと第3モードとで少なくと
も動作し、前記第1モードでは、前記経路切替回路は、
前記選択回路によって選択された前記第1シリーズレギ
ュレータから出力される出力電圧が前記メモリに供給さ
れるように前記経路を切り替え、前記第2モードでは、
前記経路切替回路は、前記選択回路によって選択された
前記第2シリーズレギュレータから出力される出力電圧
が前記メモリと前記第1演算回路とに供給されるように
前記経路を切り替え、前記第3モードでは、前記経路切
替回路は、前記選択回路によって選択された前記スイッ
チングレギュレータから出力される出力電圧が前記メモ
リと前記第1演算回路と前記第2演算回路とに供給され
るように前記経路を切り替えてもよい。
【0018】以下、作用を説明する。
【0019】請求項1に係る発明によれば、複数の電圧
変換回路のうちの1つを選択することにより改善された
変換効率を有する電源装置を提供することが可能にな
る。これにより、電源装置の消費電力を低減することが
できる。
変換回路のうちの1つを選択することにより改善された
変換効率を有する電源装置を提供することが可能にな
る。これにより、電源装置の消費電力を低減することが
できる。
【0020】請求項3に係る発明によれば、電源回路か
ら負荷に流れる出力電流に応じて、複数の電圧変換回路
のうちの1つを選択することにより、少なくとも所定の
範囲の出力電流に対して改善された変換効率を有する電
源装置を提供することが可能になる。
ら負荷に流れる出力電流に応じて、複数の電圧変換回路
のうちの1つを選択することにより、少なくとも所定の
範囲の出力電流に対して改善された変換効率を有する電
源装置を提供することが可能になる。
【0021】請求項5に係る発明によれば、半導体装置
の動作モードを示すモード信号に応じて、複数の電圧変
換回路のうちの1つを選択することにより、半導体装置
の各動作モードにおいて改善された変換効率を有する電
源装置を提供することができる。
の動作モードを示すモード信号に応じて、複数の電圧変
換回路のうちの1つを選択することにより、半導体装置
の各動作モードにおいて改善された変換効率を有する電
源装置を提供することができる。
【0022】請求項6に係る発明によれば、モード信号
に応じて選択された電圧変換回路と半導体装置との間の
経路を切り替えることにより、不要な回路に電源が供給
されることを防止することができる。これにより、半導
体装置において発生するリーク電流を低減することがで
きる。その結果、半導体装置の消費電力を低減すること
ができる。
に応じて選択された電圧変換回路と半導体装置との間の
経路を切り替えることにより、不要な回路に電源が供給
されることを防止することができる。これにより、半導
体装置において発生するリーク電流を低減することがで
きる。その結果、半導体装置の消費電力を低減すること
ができる。
【0023】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。
の実施の形態を説明する。
【0024】(実施の形態1)図1は、本発明の実施の
形態1の電源回路100の構成を示す。
形態1の電源回路100の構成を示す。
【0025】電源回路100は、入力電圧Vinを所望の
電圧に変換し、その所望の電圧を出力電圧Voutとして
負荷160に供給する。負荷160は、電源回路100
の外部に設けられている。
電圧に変換し、その所望の電圧を出力電圧Voutとして
負荷160に供給する。負荷160は、電源回路100
の外部に設けられている。
【0026】電源回路100は、電圧変換回路110、
120と、電源回路100から負荷160に流れる出力
電流Ioutをモニタする電流モニタ140と、電流モニ
タ140からの検出信号に応じて電圧変換回路110、
120のうちの一方を選択する選択回路150と、参照
電圧Vrefを生成する参照電圧生成回路130とを含
む。
120と、電源回路100から負荷160に流れる出力
電流Ioutをモニタする電流モニタ140と、電流モニ
タ140からの検出信号に応じて電圧変換回路110、
120のうちの一方を選択する選択回路150と、参照
電圧Vrefを生成する参照電圧生成回路130とを含
む。
【0027】電圧変換回路110と電圧変換回路120
とは互いに異なる変換方式に従って、入力電圧Vinを出
力電圧Voutに変換する。
とは互いに異なる変換方式に従って、入力電圧Vinを出
力電圧Voutに変換する。
【0028】図1に示される例では、電源回路100に
含まれる電圧変換回路の数は2である。しかし、本発明
はこれに限定されない。電源回路100は、3以上の任
意の数の電圧変換回路を有し得る。
含まれる電圧変換回路の数は2である。しかし、本発明
はこれに限定されない。電源回路100は、3以上の任
意の数の電圧変換回路を有し得る。
【0029】電流モニタ140は、出力電流Ioutをモ
ニタし、出力電流Ioutの電流値が所定の電流値Ixより
大きいか否かを示す検出信号を出力する。
ニタし、出力電流Ioutの電流値が所定の電流値Ixより
大きいか否かを示す検出信号を出力する。
【0030】選択回路150は、選択信号151、15
2を出力する。選択信号151は、電圧変換回路110
に供給され、選択信号152は、電圧変換回路120に
供給される。選択回路150は、電流モニタ140から
の検出信号に応じて、選択信号151、152のうちの
いずれをアクティブにするかを決定する。
2を出力する。選択信号151は、電圧変換回路110
に供給され、選択信号152は、電圧変換回路120に
供給される。選択回路150は、電流モニタ140から
の検出信号に応じて、選択信号151、152のうちの
いずれをアクティブにするかを決定する。
【0031】例えば、選択信号151がアクティブにな
ると、電圧変換回路110が選択され、選択信号152
がアクティブになると、電圧変換回路120が選択され
る。
ると、電圧変換回路110が選択され、選択信号152
がアクティブになると、電圧変換回路120が選択され
る。
【0032】負荷160は、電圧変換回路110の出力
と電圧変換回路120の出力とに共通に接続されてい
る。電圧変換回路110が選択されている場合には、電
圧変換回路110の出力が出力電圧Voutとして負荷1
60に供給され、電圧変換回路120の出力はハイ・イ
ンピーダンス状態になる。電圧変換回路120が選択さ
れている場合には、電圧変換回路120の出力が出力電
圧Voutとして負荷160に供給され、電圧変換回路1
10の出力はハイ・インピーダンス状態になる。このよ
うに、選択されていない電圧変換回路の出力は、ハイ・
インピーダンス状態になる。出力電流Ioutは電源回路
100から負荷160に流れる電流である。ここで、負
荷160の抵抗値をRLとすると、オームの法則よりV
out=Iout*RLが成立する。
と電圧変換回路120の出力とに共通に接続されてい
る。電圧変換回路110が選択されている場合には、電
圧変換回路110の出力が出力電圧Voutとして負荷1
60に供給され、電圧変換回路120の出力はハイ・イ
ンピーダンス状態になる。電圧変換回路120が選択さ
れている場合には、電圧変換回路120の出力が出力電
圧Voutとして負荷160に供給され、電圧変換回路1
10の出力はハイ・インピーダンス状態になる。このよ
うに、選択されていない電圧変換回路の出力は、ハイ・
インピーダンス状態になる。出力電流Ioutは電源回路
100から負荷160に流れる電流である。ここで、負
荷160の抵抗値をRLとすると、オームの法則よりV
out=Iout*RLが成立する。
【0033】参照電圧生成回路130は、参照電圧V
refを生成する任意の構成を有し得る。例えば、参照電
圧生成回路130は、抵抗ラダーを用いて参照電圧V
refを生成する構成を有していてもよいし、バンドギャ
ップ回路を用いて参照電圧Vrefを生成する構成を有し
ていてもよい。参照電圧Vrefは、電圧変換回路11
0、120に供給される。
refを生成する任意の構成を有し得る。例えば、参照電
圧生成回路130は、抵抗ラダーを用いて参照電圧V
refを生成する構成を有していてもよいし、バンドギャ
ップ回路を用いて参照電圧Vrefを生成する構成を有し
ていてもよい。参照電圧Vrefは、電圧変換回路11
0、120に供給される。
【0034】図2は、出力電流Ioutと電圧変換効率η
との関係を示す。ここで、出力電圧Voutは一定である
と仮定する。図2において、η1は電圧変換回路110
の変換効率を示し、η2は電圧変換回路120の変換効
率を示す。
との関係を示す。ここで、出力電圧Voutは一定である
と仮定する。図2において、η1は電圧変換回路110
の変換効率を示し、η2は電圧変換回路120の変換効
率を示す。
【0035】η1=η2となる出力電流Ioutの電流値を
Ixとする。図2に示されるように、Iout<Ixの場合
には、η1>η2であり、Iout>Ixの場合には、η1<
η2である。従って、Iout<Ixの場合に電圧変換回路
110を選択し、Iout>Ixの場合に電圧変換回路12
0を選択するように電流モニタ140と選択回路150
とを設計することにより、出力電流Ioutの電流値にか
かわらず最適な変換効率ηを有する電源回路100を得
ることができる。
Ixとする。図2に示されるように、Iout<Ixの場合
には、η1>η2であり、Iout>Ixの場合には、η1<
η2である。従って、Iout<Ixの場合に電圧変換回路
110を選択し、Iout>Ixの場合に電圧変換回路12
0を選択するように電流モニタ140と選択回路150
とを設計することにより、出力電流Ioutの電流値にか
かわらず最適な変換効率ηを有する電源回路100を得
ることができる。
【0036】実施の形態1によれば、出力電流Ioutの
電流値に応じて複数の電圧変換回路のうちの1つを選択
することにより、出力電流Ioutの任意の値に対して最
も高い変換効率を有する電源回路を実現することができ
る。
電流値に応じて複数の電圧変換回路のうちの1つを選択
することにより、出力電流Ioutの任意の値に対して最
も高い変換効率を有する電源回路を実現することができ
る。
【0037】(実施の形態2)図3は、本発明の実施の
形態2の電源回路200の構成を示す。
形態2の電源回路200の構成を示す。
【0038】電源回路200は、異なるタイプの電圧変
換回路210、220を含む。電圧変換回路210は、
シリーズレギュレータであり、電圧変換回路220は、
スイッチングレギュレータである。
換回路210、220を含む。電圧変換回路210は、
シリーズレギュレータであり、電圧変換回路220は、
スイッチングレギュレータである。
【0039】ここで、本明細書では、シリーズレギュレ
ータとは、入力電圧Vinを一種の可変抵抗(トランジス
タを含む)を用いて降下させることにより所望の電圧を
得る電圧変換回路であると定義し、スイッチングレギュ
レータとは、入力電圧Vinが入力されるスイッチングト
ランジスタをオンオフすることにより交流電圧を生成
し、その交流電圧をLCフィルタを用いて平滑化するこ
とにより所望の電圧を得る電圧変換回路であると定義す
る。
ータとは、入力電圧Vinを一種の可変抵抗(トランジス
タを含む)を用いて降下させることにより所望の電圧を
得る電圧変換回路であると定義し、スイッチングレギュ
レータとは、入力電圧Vinが入力されるスイッチングト
ランジスタをオンオフすることにより交流電圧を生成
し、その交流電圧をLCフィルタを用いて平滑化するこ
とにより所望の電圧を得る電圧変換回路であると定義す
る。
【0040】なお、図3において、図1に示される構成
要素と同一の構成要素には同一の参照番号を付してい
る。
要素と同一の構成要素には同一の参照番号を付してい
る。
【0041】電源回路200は、シリーズレギュレータ
210と、スイッチングレギュレータ220と、電源回
路200から負荷160に流れる出力電流Ioutをモニ
タする電流モニタ140と、電流モニタ140からの検
出信号に応じてシリーズレギュレータ210とスイッチ
ングレギュレータ220とのうちの一方を選択する選択
回路150と、参照電圧Vrefを生成する参照電圧生成
回路130とを含む。
210と、スイッチングレギュレータ220と、電源回
路200から負荷160に流れる出力電流Ioutをモニ
タする電流モニタ140と、電流モニタ140からの検
出信号に応じてシリーズレギュレータ210とスイッチ
ングレギュレータ220とのうちの一方を選択する選択
回路150と、参照電圧Vrefを生成する参照電圧生成
回路130とを含む。
【0042】選択回路150から出力される選択信号1
51がアクティブになると、シリーズレギュレータ21
0が選択され、シリーズレギュレータ210の出力が出
力電圧Voutとして出力される。選択回路150から出
力される選択信号152がアクティブになると、スイッ
チングレギュレータ220が選択され、スイッチングレ
ギュレータ220の出力がLCフィルタ230を介して
出力電圧Voutとして出力される。LCフィルタ230
は、電源回路200の外部に設けられ、スイッチングレ
ギュレータ220の出力を平滑化するために使用され
る。
51がアクティブになると、シリーズレギュレータ21
0が選択され、シリーズレギュレータ210の出力が出
力電圧Voutとして出力される。選択回路150から出
力される選択信号152がアクティブになると、スイッ
チングレギュレータ220が選択され、スイッチングレ
ギュレータ220の出力がLCフィルタ230を介して
出力電圧Voutとして出力される。LCフィルタ230
は、電源回路200の外部に設けられ、スイッチングレ
ギュレータ220の出力を平滑化するために使用され
る。
【0043】図4は、出力電流Ioutと電圧変換効率η
との関係を示す。図4において、ηs eries(破線)はシ
リーズレギュレータ210の変換効率を示し、ηswitch
(実細線)はスイッチングレギュレータ220の変換効
率を示し、ηtotal(実太線)は電源回路200の変換
効率を示す。
との関係を示す。図4において、ηs eries(破線)はシ
リーズレギュレータ210の変換効率を示し、ηswitch
(実細線)はスイッチングレギュレータ220の変換効
率を示し、ηtotal(実太線)は電源回路200の変換
効率を示す。
【0044】図4に示されるように、シリーズレギュレ
ータ210の変換効率ηseriesは出力電流Ioutに関わ
らず、入力電圧Vinと出力電圧Voutとの比によって決
定される((数1)参照)。
ータ210の変換効率ηseriesは出力電流Ioutに関わ
らず、入力電圧Vinと出力電圧Voutとの比によって決
定される((数1)参照)。
【0045】スイッチングレギュレータ220の変換効
率ηswitchは、出力電流Ioutに依存する。しかし、ス
イッチングレギュレータ220は、入力電圧Vinをチョ
ッピングすることによって、入力電圧Vinと出力電圧V
outとの差が大きくても入力電圧Vinを出力電圧Voutに
高効率に変換することができる((数2)参照)。図4
に示されるように、スイッチングレギュレータ220の
変換効率ηswitchは、出力電流値Ipでピークとなる特
性を有する。従って、出力電流値Ipを精度よく予測す
ることができれば高効率の電源回路を得ることができ
る。ただし、図4から理解されるように、出力電流I
outの値が出力電流値Ipから大きくはずれると、変換効
率ηswitchは劣化する。
率ηswitchは、出力電流Ioutに依存する。しかし、ス
イッチングレギュレータ220は、入力電圧Vinをチョ
ッピングすることによって、入力電圧Vinと出力電圧V
outとの差が大きくても入力電圧Vinを出力電圧Voutに
高効率に変換することができる((数2)参照)。図4
に示されるように、スイッチングレギュレータ220の
変換効率ηswitchは、出力電流値Ipでピークとなる特
性を有する。従って、出力電流値Ipを精度よく予測す
ることができれば高効率の電源回路を得ることができ
る。ただし、図4から理解されるように、出力電流I
outの値が出力電流値Ipから大きくはずれると、変換効
率ηswitchは劣化する。
【0046】電源回路200の変換効率ηtotalは、変
換効率ηseriesと変換効率ηswitchとを最適に組み合わ
せることによって得られる。具体的には、出力電流I
outの電流値が所定の電流値Iaより小さい場合にはシリ
ーズレギュレータ210が選択され、出力電流Ioutの
電流値が所定の電流値Ia以上である場合にはスイッチ
ングレギュレータ220が選択される。
換効率ηseriesと変換効率ηswitchとを最適に組み合わ
せることによって得られる。具体的には、出力電流I
outの電流値が所定の電流値Iaより小さい場合にはシリ
ーズレギュレータ210が選択され、出力電流Ioutの
電流値が所定の電流値Ia以上である場合にはスイッチ
ングレギュレータ220が選択される。
【0047】電流モニタ140は、出力電流Ioutが、
Iout<Iaの範囲に含まれるか、Ia≦Ioutの範囲に含
まれるかを検出し、その検出結果を示す検出信号を選択
回路150に出力する。
Iout<Iaの範囲に含まれるか、Ia≦Ioutの範囲に含
まれるかを検出し、その検出結果を示す検出信号を選択
回路150に出力する。
【0048】図5は、シリーズレギュレータ210の回
路構成の一例を示す。
路構成の一例を示す。
【0049】シリーズレギュレータ210は、コンパレ
ータ212と、PMOSトランジスタMP01と、抵抗
R1、R2とを含む。
ータ212と、PMOSトランジスタMP01と、抵抗
R1、R2とを含む。
【0050】コンパレータ212には、参照電圧生成回
路130から出力される参照電圧V refと抵抗R1、R2
によって分割された電圧とが入力される。コンパレータ
212の出力は、PMOSトランジスタMP01のゲー
トに接続される。抵抗R1、R2は出力電圧Voutを分割
するために使用される。出力電圧Voutを抵抗R1に
よって降下させた電圧がコンパレータ212の一方の入
力に供給される。
路130から出力される参照電圧V refと抵抗R1、R2
によって分割された電圧とが入力される。コンパレータ
212の出力は、PMOSトランジスタMP01のゲー
トに接続される。抵抗R1、R2は出力電圧Voutを分割
するために使用される。出力電圧Voutを抵抗R1に
よって降下させた電圧がコンパレータ212の一方の入
力に供給される。
【0051】出力電圧Voutと参照電圧Vrefとは、(数
3)に示される関係を満たす。
3)に示される関係を満たす。
【0052】
【数3】Vout=Vref*{(R1+R2)/R2} 選択信号151は、コンパレータ212のイネーブル信
号の役割を果たす。コンパレータ212は、イネーブル
信号がHレベルのときだけ動作する。すなわち、イネー
ブル信号がHレベル、かつ、Vref>Voutの場合にはコ
ンパレータ212はHレベルの信号を出力し、イネーブ
ル信号がHレベル、かつ、Vref<Voutの場合にはコン
パレータ212はLレベルの信号を出力する。その結
果、PMOSトランジスタMP01は、出力電圧Vout
に応じてオンオフされる。
号の役割を果たす。コンパレータ212は、イネーブル
信号がHレベルのときだけ動作する。すなわち、イネー
ブル信号がHレベル、かつ、Vref>Voutの場合にはコ
ンパレータ212はHレベルの信号を出力し、イネーブ
ル信号がHレベル、かつ、Vref<Voutの場合にはコン
パレータ212はLレベルの信号を出力する。その結
果、PMOSトランジスタMP01は、出力電圧Vout
に応じてオンオフされる。
【0053】イネーブル信号がLレベルのときには、コ
ンパレータ212は常にHレベルの信号を出力する。そ
の結果、PMOSトランジスタMP01はオフにされ
る。これにより、シリーズレギュレータ210の出力が
ハイ・インピーダンス状態となる。
ンパレータ212は常にHレベルの信号を出力する。そ
の結果、PMOSトランジスタMP01はオフにされ
る。これにより、シリーズレギュレータ210の出力が
ハイ・インピーダンス状態となる。
【0054】なお、図5に示される回路構成は、シリー
ズレギュレータ210の回路構成の一例である。シリー
ズレギュレータ210は、図5に示される回路構成と同
等の機能を有する任意の回路構成を有し得る。
ズレギュレータ210の回路構成の一例である。シリー
ズレギュレータ210は、図5に示される回路構成と同
等の機能を有する任意の回路構成を有し得る。
【0055】図6は、スイッチングレギュレータ220
の回路構成の一例を示す。
の回路構成の一例を示す。
【0056】スイッチングレギュレータ220は、コン
パレータ222と、論理積素子224、226と、スイ
ッチングトランジスタMP10、MN10とを含む。ス
イッチングトランジスタMP10は、PMOSトランジ
スタである。スイッチングトランジスタMN10は、N
MOSトランジスタである。
パレータ222と、論理積素子224、226と、スイ
ッチングトランジスタMP10、MN10とを含む。ス
イッチングトランジスタMP10は、PMOSトランジ
スタである。スイッチングトランジスタMN10は、N
MOSトランジスタである。
【0057】コンパレータ222は、スイッチングトラ
ンジスタMP10、MN10のオンオフを制御するスイ
ッチング制御回路として機能する。コンパレータ222
には、参照電圧生成回路130から出力される参照電圧
Vrefと出力電圧Voutとが入力される。コンパレータ2
22の出力は、論理積素子224、226の一方の入力
に供給される。
ンジスタMP10、MN10のオンオフを制御するスイ
ッチング制御回路として機能する。コンパレータ222
には、参照電圧生成回路130から出力される参照電圧
Vrefと出力電圧Voutとが入力される。コンパレータ2
22の出力は、論理積素子224、226の一方の入力
に供給される。
【0058】選択信号152が、論理積素子224、2
26の他方の入力に供給される。論理積素子224の出
力は、スイッチングトランジスタMP10のゲートに接
続されている。論理積素子226の出力は、スイッチン
グトランジスタMN10のゲートに接続されている。
26の他方の入力に供給される。論理積素子224の出
力は、スイッチングトランジスタMP10のゲートに接
続されている。論理積素子226の出力は、スイッチン
グトランジスタMN10のゲートに接続されている。
【0059】スイッチングトランジスタMP10、MN
10の出力は、LCフィルタ230を介して出力電圧V
outとして出力される。LCフィルタ230は、コイル
LとコンデンサCとを含む。コイルLの一端はスイッチ
ングトランジスタMP10、MN10の出力に接続さ
れ、他端は出力電圧Voutに接続される。コンデンサC
の一端は出力電圧Voutに接続され、他端は接地されて
いる。
10の出力は、LCフィルタ230を介して出力電圧V
outとして出力される。LCフィルタ230は、コイル
LとコンデンサCとを含む。コイルLの一端はスイッチ
ングトランジスタMP10、MN10の出力に接続さ
れ、他端は出力電圧Voutに接続される。コンデンサC
の一端は出力電圧Voutに接続され、他端は接地されて
いる。
【0060】選択信号152がHレベルである場合に、
以下に示す動作がなされる。すなわち、Vout>Vrefの
場合には、コンパレータ222はHレベルの信号を出力
する。その結果、スイッチングトランジスタMP10が
オフになり、スイッチングトランジスタMN10がオン
となる。Vout<Vrefの場合には、コンパレータ222
はLレベルの信号を出力する。その結果、スイッチング
トランジスタMP10がオンになり、スイッチングトラ
ンジスタMN10がオフになる。このように、スイッチ
ングトランジスタMP10、MN10をオンオフするこ
とにより、スイッチングトランジスタMP10からLC
フィルタ230に向かって電流が流れ、または、LCフ
ィルタ230からスイッチングトランジスタMN10に
向かって電流が流れる。
以下に示す動作がなされる。すなわち、Vout>Vrefの
場合には、コンパレータ222はHレベルの信号を出力
する。その結果、スイッチングトランジスタMP10が
オフになり、スイッチングトランジスタMN10がオン
となる。Vout<Vrefの場合には、コンパレータ222
はLレベルの信号を出力する。その結果、スイッチング
トランジスタMP10がオンになり、スイッチングトラ
ンジスタMN10がオフになる。このように、スイッチ
ングトランジスタMP10、MN10をオンオフするこ
とにより、スイッチングトランジスタMP10からLC
フィルタ230に向かって電流が流れ、または、LCフ
ィルタ230からスイッチングトランジスタMN10に
向かって電流が流れる。
【0061】なお、図6に示される回路構成は、スイッ
チングレギュレータ220の回路構成の一例である。ス
イッチングレギュレータ220は、図6に示される回路
構成と同等の機能を有する任意の回路構成を有し得る。
チングレギュレータ220の回路構成の一例である。ス
イッチングレギュレータ220は、図6に示される回路
構成と同等の機能を有する任意の回路構成を有し得る。
【0062】図7は、図6に示されるLCフィルタ23
0のコイルLを流れる電流の波形とコイルLの両端にか
かる電圧の波形とを示す。図7において、tONはスイ
ッチングトランジスタMP10がオンとなる期間を示
し、tOFFはスイッチングトランジスタMP10がオ
フとなる期間を示す。
0のコイルLを流れる電流の波形とコイルLの両端にか
かる電圧の波形とを示す。図7において、tONはスイ
ッチングトランジスタMP10がオンとなる期間を示
し、tOFFはスイッチングトランジスタMP10がオ
フとなる期間を示す。
【0063】図7に示されるように、スイッチングトラ
ンジスタMP10をオンオフすることにより、コイルL
に流れる電流とコイルLの両端にかかる電圧とが変化す
る。スイッチングトランジスタMP10のオンオフを周
期的に繰り返す場合には、スイッチングトランジスタM
P10のオンオフ切換時の電流値は等しいことから(数
4)が得られる。
ンジスタMP10をオンオフすることにより、コイルL
に流れる電流とコイルLの両端にかかる電圧とが変化す
る。スイッチングトランジスタMP10のオンオフを周
期的に繰り返す場合には、スイッチングトランジスタM
P10のオンオフ切換時の電流値は等しいことから(数
4)が得られる。
【0064】
【数4】Imax−Imin=(Vin−Vout)/L*tON
=Vout/L*tOFF Vout=tON/(tON+tOFF)*Vin ここで、ImaxはコイルLを流れる電流の最大値を示
し、IminはコイルLを流れる電流の最小値を示す。
=Vout/L*tOFF Vout=tON/(tON+tOFF)*Vin ここで、ImaxはコイルLを流れる電流の最大値を示
し、IminはコイルLを流れる電流の最小値を示す。
【0065】(数4)から、入力電圧Vinをチョッピン
グする周期のデューティ比を変えることにより、出力電
圧Voutを変えることができることがわかる。
グする周期のデューティ比を変えることにより、出力電
圧Voutを変えることができることがわかる。
【0066】スイッチングトランジスタMP10がオン
のときにはスイッチングトランジスタMP10を通して
コイルLにエネルギーが蓄えられる。スイッチングトラ
ンジスタMP10がオフになると、スイッチングトラン
ジスタMN10がオンになる。その結果、スイッチング
トランジスタMN10を通してコイルLのエネルギーが
コンデンサCに充電される。簡単に言えば、これがスイ
ッチングレギュレータの原理である。
のときにはスイッチングトランジスタMP10を通して
コイルLにエネルギーが蓄えられる。スイッチングトラ
ンジスタMP10がオフになると、スイッチングトラン
ジスタMN10がオンになる。その結果、スイッチング
トランジスタMN10を通してコイルLのエネルギーが
コンデンサCに充電される。簡単に言えば、これがスイ
ッチングレギュレータの原理である。
【0067】図8は、電流モニタ140、選択回路15
0の回路構成の一例を示す。
0の回路構成の一例を示す。
【0068】電流モニタ140は、電流コンパレータ1
41を含む。電流コンパレータ141の+入力端子に
は、出力電流Ioutが入力される。電流コンパレータ1
41の−入力端子には、基準電流Iaが入力される。電
流コンパレータ141は、+入力端子に入力される電流
が−入力端子に入力される電流に等しいか大きい場合に
Hレベルの信号を出力する。すなわち、電流コンパレー
タ141は、Iout<Iaの場合にLレベルの信号を出力
し、Ia≦Ioutの場合にHレベルの信号を出力する。
41を含む。電流コンパレータ141の+入力端子に
は、出力電流Ioutが入力される。電流コンパレータ1
41の−入力端子には、基準電流Iaが入力される。電
流コンパレータ141は、+入力端子に入力される電流
が−入力端子に入力される電流に等しいか大きい場合に
Hレベルの信号を出力する。すなわち、電流コンパレー
タ141は、Iout<Iaの場合にLレベルの信号を出力
し、Ia≦Ioutの場合にHレベルの信号を出力する。
【0069】選択回路150は、インバータ150a〜
150cを含む。
150cを含む。
【0070】選択回路150は、電流モニタ140から
Lレベルの信号が出力される場合に、選択信号151を
Hレベルにし、かつ、選択信号152をLレベルにする
ように構成されている。これは、Iout<Iaの場合に
は、ηswitch<ηseriesであるため(図4参照)、スイ
ッチングレギュレータ220を選択するよりシリースレ
ギュレータ210を選択する方が変換効率が高いからで
ある。
Lレベルの信号が出力される場合に、選択信号151を
Hレベルにし、かつ、選択信号152をLレベルにする
ように構成されている。これは、Iout<Iaの場合に
は、ηswitch<ηseriesであるため(図4参照)、スイ
ッチングレギュレータ220を選択するよりシリースレ
ギュレータ210を選択する方が変換効率が高いからで
ある。
【0071】選択回路150は、電流モニタ140から
Hレベルの信号が出力される場合に、選択信号151を
Lレベルにし、かつ、選択信号152をHレベルにする
ように構成されている。これは、Ia≦Ioutの場合に
は、ηseries≦ηswitchであるため(図4参照)、シリ
ースレギュレータ210を選択するよりスイッチングレ
ギュレータ220を選択する方が変換効率が高いからで
ある。
Hレベルの信号が出力される場合に、選択信号151を
Lレベルにし、かつ、選択信号152をHレベルにする
ように構成されている。これは、Ia≦Ioutの場合に
は、ηseries≦ηswitchであるため(図4参照)、シリ
ースレギュレータ210を選択するよりスイッチングレ
ギュレータ220を選択する方が変換効率が高いからで
ある。
【0072】上述したように、選択信号151は、シリ
ーズレギュレータ210のコンパレータ212(図5)
を活性化させるためのイネーブル信号として使用され
る。選択信号152は、スイッチングレギュレータ22
0の論理積素子224、226(図6)に入力される。
ーズレギュレータ210のコンパレータ212(図5)
を活性化させるためのイネーブル信号として使用され
る。選択信号152は、スイッチングレギュレータ22
0の論理積素子224、226(図6)に入力される。
【0073】選択信号151、152のレベルを上述し
たように制御することにより、シリーズレギュレータ2
10が選択されている場合にはスイッチングレギュレー
タ220の出力がハイ・インピーダンス状態となり、ス
イッチングレギュレータ220が選択されている場合に
はシリーズレギュレータ210の出力がハイ・インピー
ダンス状態となる。これにより、シリーズレギュレータ
210の出力とスイッチングレギュレータ220の出力
とが衝突することが防止される。
たように制御することにより、シリーズレギュレータ2
10が選択されている場合にはスイッチングレギュレー
タ220の出力がハイ・インピーダンス状態となり、ス
イッチングレギュレータ220が選択されている場合に
はシリーズレギュレータ210の出力がハイ・インピー
ダンス状態となる。これにより、シリーズレギュレータ
210の出力とスイッチングレギュレータ220の出力
とが衝突することが防止される。
【0074】なお、図3に示される例では、電源回路2
00に含まれる電圧変換回路の数は2である。しかし、
本発明はこれに限定されない。電源回路200は、3以
上の任意の数の電圧変換回路を有し得る。
00に含まれる電圧変換回路の数は2である。しかし、
本発明はこれに限定されない。電源回路200は、3以
上の任意の数の電圧変換回路を有し得る。
【0075】(実施の形態3)図9は、本発明の実施の
形態3の半導体装置300の構成を示す。半導体装置3
00は、実施の形態2で説明した電源回路200を含
む。半導体装置300は、単一の半導体チップ上に形成
される。
形態3の半導体装置300の構成を示す。半導体装置3
00は、実施の形態2で説明した電源回路200を含
む。半導体装置300は、単一の半導体チップ上に形成
される。
【0076】半導体装置300は、CPU310をさら
に含む。電源回路200から出力される出力電圧Vout
は、電源電圧VddとしてCPU310に供給される。こ
のように、図9に示される例では、CPU310は、電
源回路200の負荷に相当する。
に含む。電源回路200から出力される出力電圧Vout
は、電源電圧VddとしてCPU310に供給される。こ
のように、図9に示される例では、CPU310は、電
源回路200の負荷に相当する。
【0077】なお、半導体装置300は、CPU310
に加えて、メモリやデジタル信号処理プロセッサ(DS
P)などの半導体回路を含んでいてもよい。図9では、
簡単のために、半導体装置300の構成要素として電源
回路200およびCPU310だけを図示している。
に加えて、メモリやデジタル信号処理プロセッサ(DS
P)などの半導体回路を含んでいてもよい。図9では、
簡単のために、半導体装置300の構成要素として電源
回路200およびCPU310だけを図示している。
【0078】実施の形態2で説明したように、電源回路
200は、シリーズレギュレータ210とスイッチング
レギュレータ220とを含んでいる。電源回路200に
は、入力電圧Vinが端子322を介して供給される。入
力電圧Vinは、シリーズレギュレータ210とスイッチ
ングレギュレータ220とに供給される。
200は、シリーズレギュレータ210とスイッチング
レギュレータ220とを含んでいる。電源回路200に
は、入力電圧Vinが端子322を介して供給される。入
力電圧Vinは、シリーズレギュレータ210とスイッチ
ングレギュレータ220とに供給される。
【0079】シリーズレギュレータ210は、入力電圧
Vinを所望の電圧に変換し、その所望の電圧を端子32
4を介して出力する。このようにして、出力電圧Vout
が得られる。
Vinを所望の電圧に変換し、その所望の電圧を端子32
4を介して出力する。このようにして、出力電圧Vout
が得られる。
【0080】スイッチングレギュレータ220は、入力
電圧Vinに基づいて交流電圧を生成し、その交流電圧を
端子326を介してLCフィルタ230に供給する。L
Cフィルタは、コイルLとコンデンサCとを含み、半導
体装置300の外部に設けられている。LCフィルタ2
30の出力として出力電圧Voutが得られる。
電圧Vinに基づいて交流電圧を生成し、その交流電圧を
端子326を介してLCフィルタ230に供給する。L
Cフィルタは、コイルLとコンデンサCとを含み、半導
体装置300の外部に設けられている。LCフィルタ2
30の出力として出力電圧Voutが得られる。
【0081】出力電圧Voutは、半導体装置300の外
部に設けられている外部配線332を介して端子328
から半導体装置300に入力され、電源電圧Vddとして
CPU310の電源ポート330に供給される。
部に設けられている外部配線332を介して端子328
から半導体装置300に入力され、電源電圧Vddとして
CPU310の電源ポート330に供給される。
【0082】なお、LC回路230を半導体装置300
の内部に集積することが可能である場合には、電源回路
200の出力を半導体装置300の外部に出力する必要
がない。この場合には、半導体装置300の内部に設け
られる内部配線(図示せず)を介して出力電圧Voutを
CPU310の電源ポート330に供給するようにすれ
ばよい。
の内部に集積することが可能である場合には、電源回路
200の出力を半導体装置300の外部に出力する必要
がない。この場合には、半導体装置300の内部に設け
られる内部配線(図示せず)を介して出力電圧Voutを
CPU310の電源ポート330に供給するようにすれ
ばよい。
【0083】(実施の形態4)図10は、本発明の実施
の形態4の電源装置560の構成を示す。電源装置56
0では、CPU550から出力されるモード信号551
に応じて、電源回路500に含まれるシリーズレギュレ
ータ210およびスイッチングレギュレータ220のう
ちの1つが選択される。
の形態4の電源装置560の構成を示す。電源装置56
0では、CPU550から出力されるモード信号551
に応じて、電源回路500に含まれるシリーズレギュレ
ータ210およびスイッチングレギュレータ220のう
ちの1つが選択される。
【0084】電源装置560は、電源回路500と、選
択回路520と、経路切替回路530と、LCフィルタ
230とを含む。
択回路520と、経路切替回路530と、LCフィルタ
230とを含む。
【0085】電源回路500は、シリーズレギュレータ
210とスイッチングレギュレータ220とを含む。参
照電圧生成回路130によって生成される参照電圧V
refは、シリーズレギュレータ210とスイッチングレ
ギュレータ220とに供給される。なお、シリーズレギ
ュレータ210およびスイッチングレギュレータ220
の構成および動作は実施の形態2で説明したとおりであ
るので、ここではその説明を省略する。
210とスイッチングレギュレータ220とを含む。参
照電圧生成回路130によって生成される参照電圧V
refは、シリーズレギュレータ210とスイッチングレ
ギュレータ220とに供給される。なお、シリーズレギ
ュレータ210およびスイッチングレギュレータ220
の構成および動作は実施の形態2で説明したとおりであ
るので、ここではその説明を省略する。
【0086】シリーズレギュレータ210の出力は、経
路切替回路530を介して半導体装置510に供給され
る。スイッチングレギュレータ220の出力は、LCフ
ィルタ230、経路切替回路530を介して半導体装置
510に供給される。半導体装置510は、電源装置5
60の負荷に相当する。
路切替回路530を介して半導体装置510に供給され
る。スイッチングレギュレータ220の出力は、LCフ
ィルタ230、経路切替回路530を介して半導体装置
510に供給される。半導体装置510は、電源装置5
60の負荷に相当する。
【0087】半導体装置510は、互いに独立に実行可
能な複数の機能ブロックを有している。その複数の機能
ブロックのうちの1つは、例えば、メモリ511であ
る。その複数の機能ブロックのうちの他の1つは、例え
ば、演算回路512である。
能な複数の機能ブロックを有している。その複数の機能
ブロックのうちの1つは、例えば、メモリ511であ
る。その複数の機能ブロックのうちの他の1つは、例え
ば、演算回路512である。
【0088】CPU550は、半導体装置510が動作
する動作モードを示すモード信号551を出力する。例
えば、モード信号551がHレベルであることは、半導
体装置510の動作モードがスリープモードであること
を示す。モード信号551がLレベルであることは、半
導体装置510の動作モードが通常モードであることを
示す。
する動作モードを示すモード信号551を出力する。例
えば、モード信号551がHレベルであることは、半導
体装置510の動作モードがスリープモードであること
を示す。モード信号551がLレベルであることは、半
導体装置510の動作モードが通常モードであることを
示す。
【0089】スリープモード時には、メモリ511は、
メモリ511に記憶されている情報の内容を保持するた
めの内容保持動作のみを行い、演算回路512は動作し
ない。通常モード時には、メモリ511および演算回路
512の両方が動作する。
メモリ511に記憶されている情報の内容を保持するた
めの内容保持動作のみを行い、演算回路512は動作し
ない。通常モード時には、メモリ511および演算回路
512の両方が動作する。
【0090】電源装置560は、スリープモード時には
メモリ511のみに電源を供給し、通常モード時にはメ
モリ511および演算回路512の両方に電源を供給す
るように構成されている。このように、半導体装置51
0の動作モードに応じて、半導体装置510に含まれる
複数の機能ブロックのうち電源が供給される機能ブロッ
クが変更される。これにより、スリープモードにおいて
不要な機能ブロックに電源を供給しないようにすること
ができる。その結果、リーク電流を防止することが可能
となり、半導体装置510の消費電力を低減することが
可能になる。
メモリ511のみに電源を供給し、通常モード時にはメ
モリ511および演算回路512の両方に電源を供給す
るように構成されている。このように、半導体装置51
0の動作モードに応じて、半導体装置510に含まれる
複数の機能ブロックのうち電源が供給される機能ブロッ
クが変更される。これにより、スリープモードにおいて
不要な機能ブロックに電源を供給しないようにすること
ができる。その結果、リーク電流を防止することが可能
となり、半導体装置510の消費電力を低減することが
可能になる。
【0091】ここで、メモリ511が内部保持動作を行
うために必要な電源は、メモリ511のリーク電流に相
当する出力電流Ioutを提供するものであれば足りる。
従って、スリープモード時には小さい出力電流Ioutで
変換効率が高いシリーズレギュレータ210を選択する
ことにより、電源回路500の変換効率が最適化される
ことがわかる。
うために必要な電源は、メモリ511のリーク電流に相
当する出力電流Ioutを提供するものであれば足りる。
従って、スリープモード時には小さい出力電流Ioutで
変換効率が高いシリーズレギュレータ210を選択する
ことにより、電源回路500の変換効率が最適化される
ことがわかる。
【0092】CMOSを用いた従来の半導体回路では、
その半導体回路の動作が停止するモード(すなわち、ス
リープモード)時においてその半導体回路への電源の供
給を停止する必要はなかった。これは、その半導体回路
に含まれる各トランジスタのリーク電流が無視できるほ
ど微小なレベルであったからである。しかし、半導体プ
ロセスの微細化が進み、低電源電圧で高速動作を実現す
るためにトランジスタのしきい値が小さくなるにつれ
て、リーク電流を無視することができなくなってきた。
スリープモード時には不要な回路への電源の供給を停止
するようにしないと、半導体回路の低消費電力化が困難
になってきたのである。ただし、スリープモード時にお
いても、電源を切ると内容が消えてしまうようなメモリ
には電源を供給する必要がある。スリープモード時にメ
モリ511に電源が供給されるのはこの理由のためであ
る。
その半導体回路の動作が停止するモード(すなわち、ス
リープモード)時においてその半導体回路への電源の供
給を停止する必要はなかった。これは、その半導体回路
に含まれる各トランジスタのリーク電流が無視できるほ
ど微小なレベルであったからである。しかし、半導体プ
ロセスの微細化が進み、低電源電圧で高速動作を実現す
るためにトランジスタのしきい値が小さくなるにつれ
て、リーク電流を無視することができなくなってきた。
スリープモード時には不要な回路への電源の供給を停止
するようにしないと、半導体回路の低消費電力化が困難
になってきたのである。ただし、スリープモード時にお
いても、電源を切ると内容が消えてしまうようなメモリ
には電源を供給する必要がある。スリープモード時にメ
モリ511に電源が供給されるのはこの理由のためであ
る。
【0093】選択回路520は、半導体装置510の動
作モードがスリープモードである場合(すなわち、モー
ド信号551がHレベルである場合)にはシリーズレギ
ュレータ210を選択し、半導体装置510の動作モー
ドが通常モードである場合(すなわち、モード信号55
1がLレベルである場合)にはスイッチングレギュレー
タ220を選択する。このような選択は、モード信号5
51のレベルに応じて、選択信号151、152のレベ
ルを決定することにより達成される。
作モードがスリープモードである場合(すなわち、モー
ド信号551がHレベルである場合)にはシリーズレギ
ュレータ210を選択し、半導体装置510の動作モー
ドが通常モードである場合(すなわち、モード信号55
1がLレベルである場合)にはスイッチングレギュレー
タ220を選択する。このような選択は、モード信号5
51のレベルに応じて、選択信号151、152のレベ
ルを決定することにより達成される。
【0094】経路切替回路530は、CPU550から
出力される経路切替信号552に応じて、電源回路50
0と半導体装置510との間の経路を切り替える。
出力される経路切替信号552に応じて、電源回路50
0と半導体装置510との間の経路を切り替える。
【0095】具体的には、選択回路520によってシリ
ーズレギュレータ210が選択されている場合には、経
路切替回路530は、シリーズレギュレータ210の出
力とメモリ511とを電気的に接続し、シリーズレギュ
レータ210の出力と演算回路512とを電気的に分離
する。これにより、スリープモード時に、シリーズレギ
ュレータ210から出力される出力電圧Voutをメモリ
511のみに供給することが可能になる。
ーズレギュレータ210が選択されている場合には、経
路切替回路530は、シリーズレギュレータ210の出
力とメモリ511とを電気的に接続し、シリーズレギュ
レータ210の出力と演算回路512とを電気的に分離
する。これにより、スリープモード時に、シリーズレギ
ュレータ210から出力される出力電圧Voutをメモリ
511のみに供給することが可能になる。
【0096】選択回路520によってスイッチングレギ
ュレータ220が選択されている場合には、経路切替回
路530は、スイッチングレギュレータ220の出力と
メモリ511および演算回路512とを電気的に接続す
る。これにより、通常モード時に、スイッチングレギュ
レータ220から出力される出力電圧Voutをメモリ5
11および演算回路512の両方に供給することが可能
になる。
ュレータ220が選択されている場合には、経路切替回
路530は、スイッチングレギュレータ220の出力と
メモリ511および演算回路512とを電気的に接続す
る。これにより、通常モード時に、スイッチングレギュ
レータ220から出力される出力電圧Voutをメモリ5
11および演算回路512の両方に供給することが可能
になる。
【0097】図11は、経路切替回路530の構成例を
示す。経路切替回路530は、PMOSトランジスタ5
32と、経路切替信号552に応じてPMOSトランジ
スタ532を制御する論理回路531とを含む。
示す。経路切替回路530は、PMOSトランジスタ5
32と、経路切替信号552に応じてPMOSトランジ
スタ532を制御する論理回路531とを含む。
【0098】スリープモード時には、PMOSトランジ
スタ532がオフとなるように論理回路531が構成さ
れている。これにより、スリープモード時に、シリーズ
レギュレータ210から出力される出力電圧Voutがメ
モリ511のみに供給される。
スタ532がオフとなるように論理回路531が構成さ
れている。これにより、スリープモード時に、シリーズ
レギュレータ210から出力される出力電圧Voutがメ
モリ511のみに供給される。
【0099】通常モード時には、PMOSトランジスタ
532がオンとなるように論理回路531が構成されて
いる。これにより、通常モード時に、スイッチングレギ
ュレータ220から出力される出力電圧Voutがメモリ
511および演算回路512の両方に供給される。
532がオンとなるように論理回路531が構成されて
いる。これにより、通常モード時に、スイッチングレギ
ュレータ220から出力される出力電圧Voutがメモリ
511および演算回路512の両方に供給される。
【0100】図12は、CPU550から出力される経
路切替信号552と電源が供給される機能ブロックとの
関係を示す。
路切替信号552と電源が供給される機能ブロックとの
関係を示す。
【0101】なお、経路切替信号552の代わりに、モ
ード信号551を経路切替回路530に入力することに
よっても、図12に示される関係を実現することができ
る。この場合には、モード信号551を直接的にPMO
Sトランジスタ532のゲートに入力するようにすれば
よい。
ード信号551を経路切替回路530に入力することに
よっても、図12に示される関係を実現することができ
る。この場合には、モード信号551を直接的にPMO
Sトランジスタ532のゲートに入力するようにすれば
よい。
【0102】なお、選択回路520によってシリーズレ
ギュレータ210が選択されている場合にPMOSトラ
ンジスタ532をオンにすることにより、シリーズレギ
ュレータ210から出力される出力電圧Voutをメモリ
511および演算回路512の両方に供給することがで
きる。あるいは、選択回路520によってスイッチング
レギュレータ220が選択されている場合にPMOSト
ランジスタ532をオフにすることにより、スイッチン
グレギュレータ220から出力される出力電圧Voutを
演算回路512のみに供給することができる。このよう
な出力電圧Voutの供給は、選択回路520および/ま
たは経路切替回路530の論理を適切に改変することに
よって達成され得る。
ギュレータ210が選択されている場合にPMOSトラ
ンジスタ532をオンにすることにより、シリーズレギ
ュレータ210から出力される出力電圧Voutをメモリ
511および演算回路512の両方に供給することがで
きる。あるいは、選択回路520によってスイッチング
レギュレータ220が選択されている場合にPMOSト
ランジスタ532をオフにすることにより、スイッチン
グレギュレータ220から出力される出力電圧Voutを
演算回路512のみに供給することができる。このよう
な出力電圧Voutの供給は、選択回路520および/ま
たは経路切替回路530の論理を適切に改変することに
よって達成され得る。
【0103】このように、経路切替回路530は、電源
回路500に含まれる複数の電圧変換回路のうち選択回
路520によって選択された1つの電圧変換回路からの
出力電圧Voutを、半導体装置510に含まれる複数の
機能ブロックのうち1以上の任意の機能ブロックに供給
することを可能にする。例えば、半導体装置510が第
1の機能ブロックと第2の機能ブロックとを含む場合に
は、線路切替回路530は、選択された電圧変換回路か
らの出力電圧Voutを第1の機能ブロックにだけ、第2
の機能ブロックにだけ、あるいは、第1および第2の機
能ブロックの両方に選択的に供給することができる。
回路500に含まれる複数の電圧変換回路のうち選択回
路520によって選択された1つの電圧変換回路からの
出力電圧Voutを、半導体装置510に含まれる複数の
機能ブロックのうち1以上の任意の機能ブロックに供給
することを可能にする。例えば、半導体装置510が第
1の機能ブロックと第2の機能ブロックとを含む場合に
は、線路切替回路530は、選択された電圧変換回路か
らの出力電圧Voutを第1の機能ブロックにだけ、第2
の機能ブロックにだけ、あるいは、第1および第2の機
能ブロックの両方に選択的に供給することができる。
【0104】ここで、機能ブロックとは所定の機能を実
行する任意のブロックをいう。メモリや演算回路は機能
ブロックの一例であり、本発明がメモリや演算回路など
の特定の機能ブロックの使用に限定されることはない。
行する任意のブロックをいう。メモリや演算回路は機能
ブロックの一例であり、本発明がメモリや演算回路など
の特定の機能ブロックの使用に限定されることはない。
【0105】なお、LCフィルタ230を除く電源装置
560と、CPU550と、半導体装置510とは、単
一の半導体チップ上に形成され得る。現在の技術では、
LCフィルタ230は、その半導体チップの外部に設け
られることが好ましい。しかし、将来的には、LCフィ
ルタ230をも半導体チップに組み込むことにより、図
10に示されるすべての構成要素を単一の半導体チップ
上に形成するようにしてもよい。
560と、CPU550と、半導体装置510とは、単
一の半導体チップ上に形成され得る。現在の技術では、
LCフィルタ230は、その半導体チップの外部に設け
られることが好ましい。しかし、将来的には、LCフィ
ルタ230をも半導体チップに組み込むことにより、図
10に示されるすべての構成要素を単一の半導体チップ
上に形成するようにしてもよい。
【0106】(実施の形態5)図13は、本発明の実施
の形態5の電源装置660の構成を示す。電源装置66
0では、CPU550から出力されるモード信号551
に応じて、電源回路600に含まれるシリーズレギュレ
ータ210a、シリーズレギュレータ210bおよびス
イッチングレギュレータ220のうちの1つが選択され
る。
の形態5の電源装置660の構成を示す。電源装置66
0では、CPU550から出力されるモード信号551
に応じて、電源回路600に含まれるシリーズレギュレ
ータ210a、シリーズレギュレータ210bおよびス
イッチングレギュレータ220のうちの1つが選択され
る。
【0107】電源装置660は、電源回路600と、選
択回路620と、経路切替回路630と、LCフィルタ
230とを含む。
択回路620と、経路切替回路630と、LCフィルタ
230とを含む。
【0108】電源回路600は、シリーズレギュレータ
210a、210bとスイッチングレギュレータ220
とを含む。参照電圧生成回路130によって生成される
参照電圧Vrefは、シリーズレギュレータ210a、2
10bとスイッチングレギュレータ220とに供給され
る。
210a、210bとスイッチングレギュレータ220
とを含む。参照電圧生成回路130によって生成される
参照電圧Vrefは、シリーズレギュレータ210a、2
10bとスイッチングレギュレータ220とに供給され
る。
【0109】シリーズレギュレータ210a、210b
の構成は、図17(a)および(b)を参照して後述さ
れる。スイッチングレギュレータ220は、例えば、図
6に示される構成を有し得る。
の構成は、図17(a)および(b)を参照して後述さ
れる。スイッチングレギュレータ220は、例えば、図
6に示される構成を有し得る。
【0110】シリーズレギュレータ210a、210b
の出力は、経路切替回路630を介して半導体装置61
0に供給される。スイッチングレギュレータ220の出
力は、LCフィルタ230、経路切替回路630を介し
て半導体装置610に供給される。半導体装置610
は、電源装置660の負荷に相当する。
の出力は、経路切替回路630を介して半導体装置61
0に供給される。スイッチングレギュレータ220の出
力は、LCフィルタ230、経路切替回路630を介し
て半導体装置610に供給される。半導体装置610
は、電源装置660の負荷に相当する。
【0111】半導体装置610は、互いに独立に実行可
能な複数の機能ブロックを有している。その複数の機能
ブロックのうちの1つは、例えば、メモリ611であ
る。その複数の機能ブロックのうちの他の1つは、例え
ば、演算回路612である。演算回路612は、マイク
ロコントロールユニット(MCU)613とデジタル信
号処理プロセッサ(DSP)614とを含む。
能な複数の機能ブロックを有している。その複数の機能
ブロックのうちの1つは、例えば、メモリ611であ
る。その複数の機能ブロックのうちの他の1つは、例え
ば、演算回路612である。演算回路612は、マイク
ロコントロールユニット(MCU)613とデジタル信
号処理プロセッサ(DSP)614とを含む。
【0112】CPU550は、半導体装置610が動作
する動作モードを示すモード信号551を出力する。例
えば、モード信号551が”00”であることは、半導
体装置610の動作モードがスリープモード(以下、
「第1モード」という)であることを示す。モード信号
551が”01”であることは、メモリ611とMCU
613とを動作させるモード(以下、「第2モード」と
いう)であることを示す。モード信号551が”10”
であることは、メモリ611とMCU613とDSP6
14とを動作させるモード(以下、「第3モード」とい
う)であることを示す。
する動作モードを示すモード信号551を出力する。例
えば、モード信号551が”00”であることは、半導
体装置610の動作モードがスリープモード(以下、
「第1モード」という)であることを示す。モード信号
551が”01”であることは、メモリ611とMCU
613とを動作させるモード(以下、「第2モード」と
いう)であることを示す。モード信号551が”10”
であることは、メモリ611とMCU613とDSP6
14とを動作させるモード(以下、「第3モード」とい
う)であることを示す。
【0113】例えば、半導体装置610が通信システム
の一部として使用される場合には、通信が送られてくる
のを待ち受けている待機状態と、通信を受信した後の通
話状態とがある。待機状態が第2モードに相当し、通話
状態が第3モードに相当する。
の一部として使用される場合には、通信が送られてくる
のを待ち受けている待機状態と、通信を受信した後の通
話状態とがある。待機状態が第2モードに相当し、通話
状態が第3モードに相当する。
【0114】待機状態では、MCU613とメモリ61
1は動作するが、DSP614は動作しない。待機状態
では、MCU613は、間欠動作を行うかもしくは低い
周波数に従って動作するため、あまり電力を消費しな
い。待機状態におけるMCU613の消費電流は、例え
ば、5mAである。
1は動作するが、DSP614は動作しない。待機状態
では、MCU613は、間欠動作を行うかもしくは低い
周波数に従って動作するため、あまり電力を消費しな
い。待機状態におけるMCU613の消費電流は、例え
ば、5mAである。
【0115】通話状態では、MCU613とDSP61
4とメモリ611とが動作する。通話状態では、待機状
態に比べてより多くの電力が消費される。通話状態にお
けるMCU613およびDSP614の消費電流は、例
えば、500mAである。
4とメモリ611とが動作する。通話状態では、待機状
態に比べてより多くの電力が消費される。通話状態にお
けるMCU613およびDSP614の消費電流は、例
えば、500mAである。
【0116】なお、半導体装置610のスリープモード
が第1モードに相当する。スリープモード時には、メモ
リ611に記憶されている情報の内容を保持する内容保
持動作のみが行われる。メモリ611の内容保持動作
は、メモリ611のリーク電流に相当する電流をメモリ
611に提供することにより達成される。従って、メモ
リ611のリーク電流を低減することにより、メモリ6
11の内容保持動作に必要な電流量を低減することがで
きる。例えば、基板にバイアス電圧を印加してMOSト
ランジスタのしきい値を上げることにより、メモリ61
1のリーク電流を低減することができる。これにより、
メモリ611の内容保持動作に必要な電流を50μAに
することができる。メモリ611は、レジスタ、DRA
M、SRAMなどに代表される揮発性のメモリであり得
る。
が第1モードに相当する。スリープモード時には、メモ
リ611に記憶されている情報の内容を保持する内容保
持動作のみが行われる。メモリ611の内容保持動作
は、メモリ611のリーク電流に相当する電流をメモリ
611に提供することにより達成される。従って、メモ
リ611のリーク電流を低減することにより、メモリ6
11の内容保持動作に必要な電流量を低減することがで
きる。例えば、基板にバイアス電圧を印加してMOSト
ランジスタのしきい値を上げることにより、メモリ61
1のリーク電流を低減することができる。これにより、
メモリ611の内容保持動作に必要な電流を50μAに
することができる。メモリ611は、レジスタ、DRA
M、SRAMなどに代表される揮発性のメモリであり得
る。
【0117】電源装置660は、第1モード時にはメモ
リ611のみに電源を供給し、第2モード時にはメモリ
611、MCU613に電源を供給し、第3モード時に
はメモリ611、MCU613、DSP614に電源を
供給するように構成されている。このように、半導体装
置610の動作モードに応じて、半導体装置610に含
まれる複数の機能ブロックのうち電源が供給される機能
ブロックが変更される。これにより、スリープモードに
おいて不要な機能ブロックに電源を供給しないようにす
ることができる。その結果、リーク電流を防止すること
が可能となり、半導体装置610の消費電力を低減する
ことが可能になる。
リ611のみに電源を供給し、第2モード時にはメモリ
611、MCU613に電源を供給し、第3モード時に
はメモリ611、MCU613、DSP614に電源を
供給するように構成されている。このように、半導体装
置610の動作モードに応じて、半導体装置610に含
まれる複数の機能ブロックのうち電源が供給される機能
ブロックが変更される。これにより、スリープモードに
おいて不要な機能ブロックに電源を供給しないようにす
ることができる。その結果、リーク電流を防止すること
が可能となり、半導体装置610の消費電力を低減する
ことが可能になる。
【0118】選択回路620は、半導体装置610の動
作モードが第1モードである場合(すなわち、モード信
号551が”00”である場合)にはシリーズレギュレ
ータ210bを選択し、半導体装置610の動作モード
が第2モードである場合(すなわち、モード信号551
が”01”である場合)にはシリーズレギュレータ21
0aを選択し、半導体装置610の動作モードが第3モ
ードである場合(すなわち、モード信号551が”1
0”である場合)にはスイッチングレギュレータ220
を選択する。このような選択は、モード信号551の値
に応じて、選択信号151a、151b、152のレベ
ルを決定することにより達成される。
作モードが第1モードである場合(すなわち、モード信
号551が”00”である場合)にはシリーズレギュレ
ータ210bを選択し、半導体装置610の動作モード
が第2モードである場合(すなわち、モード信号551
が”01”である場合)にはシリーズレギュレータ21
0aを選択し、半導体装置610の動作モードが第3モ
ードである場合(すなわち、モード信号551が”1
0”である場合)にはスイッチングレギュレータ220
を選択する。このような選択は、モード信号551の値
に応じて、選択信号151a、151b、152のレベ
ルを決定することにより達成される。
【0119】経路切替回路630は、CPU550から
出力される経路切替信号552に応じて、電源回路60
0と半導体装置610との間の経路を切り替える。
出力される経路切替信号552に応じて、電源回路60
0と半導体装置610との間の経路を切り替える。
【0120】具体的には、選択回路620によってシリ
ーズレギュレータ210bが選択されている場合には、
経路切替回路630は、シリーズレギュレータ210b
の出力とメモリ611とを電気的に接続し、シリーズレ
ギュレータ210bの出力と演算回路612(MCU6
13およびDSP614)とを電気的に分離する。これ
により、第1モード時に、シリーズレギュレータ210
bから出力される出力電圧Voutをメモリ611のみに
供給することが可能になる。
ーズレギュレータ210bが選択されている場合には、
経路切替回路630は、シリーズレギュレータ210b
の出力とメモリ611とを電気的に接続し、シリーズレ
ギュレータ210bの出力と演算回路612(MCU6
13およびDSP614)とを電気的に分離する。これ
により、第1モード時に、シリーズレギュレータ210
bから出力される出力電圧Voutをメモリ611のみに
供給することが可能になる。
【0121】選択回路620によってシリーズレギュレ
ータ210aが選択されている場合には、経路切替回路
630は、シリーズレギュレータ210aの出力とメモ
リ611およびMCU613とを電気的に接続し、シリ
ーズレギュレータ210aの出力とDSP614とを電
気的に分離する。これにより、第2モード時に、シリー
ズレギュレータ210aから出力される出力電圧Vout
をメモリ611およびMCU613に供給することが可
能になる。
ータ210aが選択されている場合には、経路切替回路
630は、シリーズレギュレータ210aの出力とメモ
リ611およびMCU613とを電気的に接続し、シリ
ーズレギュレータ210aの出力とDSP614とを電
気的に分離する。これにより、第2モード時に、シリー
ズレギュレータ210aから出力される出力電圧Vout
をメモリ611およびMCU613に供給することが可
能になる。
【0122】選択回路620によってスイッチングレギ
ュレータ220が選択されている場合には、経路切替回
路630は、スイッチングレギュレータ220の出力と
メモリ611、MCU613およびDSP614とを電
気的に接続する。これにより、第3モード時に、スイッ
チングレギュレータ220から出力される出力電圧V
outをメモリ611、MPU613およびDSP614
に供給することが可能になる。
ュレータ220が選択されている場合には、経路切替回
路630は、スイッチングレギュレータ220の出力と
メモリ611、MCU613およびDSP614とを電
気的に接続する。これにより、第3モード時に、スイッ
チングレギュレータ220から出力される出力電圧V
outをメモリ611、MPU613およびDSP614
に供給することが可能になる。
【0123】図15は、経路切替回路630の構成例を
示す。経路切替回路630は、PMOSトランジスタ6
32、633と、経路切替信号552に応じてPMOS
トランジスタ632、633を制御する論理回路631
とを含む。
示す。経路切替回路630は、PMOSトランジスタ6
32、633と、経路切替信号552に応じてPMOS
トランジスタ632、633を制御する論理回路631
とを含む。
【0124】第1モード時には、PMOSトランジスタ
632、633がいずれもオフとなるように論理回路6
31が構成されている。これにより、第1モード時に、
シリーズレギュレータ210bから出力される出力電圧
Voutがメモリ611のみに供給される。
632、633がいずれもオフとなるように論理回路6
31が構成されている。これにより、第1モード時に、
シリーズレギュレータ210bから出力される出力電圧
Voutがメモリ611のみに供給される。
【0125】第2モード時には、PMOSトランジスタ
632がオンとなり、PMOSトランジスタ633がオ
フとなるように論理回路631が構成されている。これ
により、第2モード時に、シリーズレギュレータ210
aから出力される出力電圧V outがメモリ611および
MCU613に供給される。
632がオンとなり、PMOSトランジスタ633がオ
フとなるように論理回路631が構成されている。これ
により、第2モード時に、シリーズレギュレータ210
aから出力される出力電圧V outがメモリ611および
MCU613に供給される。
【0126】第3モード時には、PMOSトランジスタ
632、633がいずれもオンとなるように論理回路6
31が構成されている。これにより、第3モード時に、
スイッチングレギュレータ220から出力される出力電
圧Voutがメモリ611、MCU613およびDSP6
14に供給される。
632、633がいずれもオンとなるように論理回路6
31が構成されている。これにより、第3モード時に、
スイッチングレギュレータ220から出力される出力電
圧Voutがメモリ611、MCU613およびDSP6
14に供給される。
【0127】図16は、CPU550から出力される経
路切替信号552と電源が供給される機能ブロックとの
関係を示す。
路切替信号552と電源が供給される機能ブロックとの
関係を示す。
【0128】なお、経路切替回路630は、電源回路6
00に含まれる複数の電圧変換回路のうち選択回路62
0によって選択された1つの電圧変換回路からの出力電
圧V outを、半導体装置610に含まれる複数の機能ブ
ロックのうち1以上の任意の機能ブロックに供給するこ
とを可能にする。例えば、半導体装置610が第1の機
能ブロックと第2の機能ブロックと第3の機能ブロック
とを含む場合には、線路切替回路630は、選択された
電圧変換回路からの出力電圧Voutを第1の機能ブロッ
クにだけ、第2の機能ブロックにだけ、第3の機能ブロ
ックにだけ、あるいは、第1、第2、第3の機能ブロッ
クの任意の組み合わせに選択的に供給することができ
る。
00に含まれる複数の電圧変換回路のうち選択回路62
0によって選択された1つの電圧変換回路からの出力電
圧V outを、半導体装置610に含まれる複数の機能ブ
ロックのうち1以上の任意の機能ブロックに供給するこ
とを可能にする。例えば、半導体装置610が第1の機
能ブロックと第2の機能ブロックと第3の機能ブロック
とを含む場合には、線路切替回路630は、選択された
電圧変換回路からの出力電圧Voutを第1の機能ブロッ
クにだけ、第2の機能ブロックにだけ、第3の機能ブロ
ックにだけ、あるいは、第1、第2、第3の機能ブロッ
クの任意の組み合わせに選択的に供給することができ
る。
【0129】図17(a)は、シリーズレギュレータ2
10aの構成例を示す。図17(b)は、シリーズレギ
ュレータ210bの構成例を示す。
10aの構成例を示す。図17(b)は、シリーズレギ
ュレータ210bの構成例を示す。
【0130】シリーズレギュレータ210aは、並列接
続された10個のPMOSトランジスタMP0〜MP9
を出力トランジスタ310aとして含む。PMOSトラ
ンジスタMP1〜MP9は、同一の大きさを有してい
る。
続された10個のPMOSトランジスタMP0〜MP9
を出力トランジスタ310aとして含む。PMOSトラ
ンジスタMP1〜MP9は、同一の大きさを有してい
る。
【0131】シリーズレギュレータ210bは、1個の
PMOSトランジスタMP0を出力トランジスタ310
bとして含む。従って、シリーズレギュレータ210b
から出力される出力電流Ioutの大きさは、シリーズレ
ギュレータ210aから出力される出力電流Ioutの大
きさの1/10になる。
PMOSトランジスタMP0を出力トランジスタ310
bとして含む。従って、シリーズレギュレータ210b
から出力される出力電流Ioutの大きさは、シリーズレ
ギュレータ210aから出力される出力電流Ioutの大
きさの1/10になる。
【0132】シリーズレギュレータ210a、210b
が同一の応答特性を得るためには、コンパレータ300
bの駆動能力は、コンパレータ300aの駆動能力の1
/10で足りる。
が同一の応答特性を得るためには、コンパレータ300
bの駆動能力は、コンパレータ300aの駆動能力の1
/10で足りる。
【0133】図14は、入力電圧Vin(=3.3V)を
出力電圧Vout(=2.5V)に変換する場合におけ
る、出力電流Ioutと電圧変換効率ηとの関係の一例を
示す。
出力電圧Vout(=2.5V)に変換する場合におけ
る、出力電流Ioutと電圧変換効率ηとの関係の一例を
示す。
【0134】シリーズレギュレータ210bの変換効率
が最も高い出力電流Ioutの領域が第1モードの領域に
対応し、シリーズレギュレータ210aの変換効率が最
も高い出力電流Ioutの領域が第2モードの領域に対応
し、スイッチングレギュレータ220の変換効率が最も
高い出力電流Ioutの領域が第3モードの領域に対応す
るように、シリーズレギュレータ210a、210bお
よびスイッチングレギュレータ220の電圧変換特性が
設計され得る。
が最も高い出力電流Ioutの領域が第1モードの領域に
対応し、シリーズレギュレータ210aの変換効率が最
も高い出力電流Ioutの領域が第2モードの領域に対応
し、スイッチングレギュレータ220の変換効率が最も
高い出力電流Ioutの領域が第3モードの領域に対応す
るように、シリーズレギュレータ210a、210bお
よびスイッチングレギュレータ220の電圧変換特性が
設計され得る。
【0135】第1モードにおいてはシリーズレギュレー
タ210bが選択され、第2モードにおいてはシリーズ
レギュレータ210aが選択され、第3モードにおいて
はスイッチングレギュレータ220が選択される。これ
により、第1、第2および第3モードのいずれにおいて
も、電圧変換効率が最も高い電圧変換回路が選択される
ことになる。
タ210bが選択され、第2モードにおいてはシリーズ
レギュレータ210aが選択され、第3モードにおいて
はスイッチングレギュレータ220が選択される。これ
により、第1、第2および第3モードのいずれにおいて
も、電圧変換効率が最も高い電圧変換回路が選択される
ことになる。
【0136】以下、シリーズレギュレータが高変換効率
を達成できる出力電流Iout(負荷電流)の領域が限定
される理由を(a)出力電流Iout(負荷電流)が小さ
くなると変換効率が劣化する理由、(b)出力電流I
out(負荷電流)が大きくなると変換効率が劣化する理
由に分けて説明する。
を達成できる出力電流Iout(負荷電流)の領域が限定
される理由を(a)出力電流Iout(負荷電流)が小さ
くなると変換効率が劣化する理由、(b)出力電流I
out(負荷電流)が大きくなると変換効率が劣化する理
由に分けて説明する。
【0137】(a)出力電流Iout(負荷電流)が小さ
くなると変換効率が劣化する理由シリーズレギュレータ
はスイッチングレギュレータに比べて変換動作に必要な
自己電流が小さいため、負荷電流が小さくなっても変換
効率の劣化はほとんどなかった(図4参照)。しかし、
シリーズレギュレータにおいて負荷電流が自己電流の値
に近づくにつれて変換効率が劣化し、この劣化を無視す
ることができなくなる。図14に示されるように、シリ
ーズレギュレータ210aの変換効率は負荷電流が小さ
い領域(例えば、第1モードの領域)において劣化す
る。従って、より小さい負荷電流の領域においてより高
い変換効率を実現するためには、より小さな自己電流で
動作するシリーズレギュレータが必要になる。シリーズ
レギュレータ210bは、シリーズレギュレータ210
aによって高い変換効率を実現することができない小さ
い負荷電流の領域において高い変換効率を実現すること
ができるように設計されている。シリーズレギュレータ
210a、210bを組み合わせることにより、第1モ
ードの領域と第2モードの領域において高い変換効率を
実現することができる。
くなると変換効率が劣化する理由シリーズレギュレータ
はスイッチングレギュレータに比べて変換動作に必要な
自己電流が小さいため、負荷電流が小さくなっても変換
効率の劣化はほとんどなかった(図4参照)。しかし、
シリーズレギュレータにおいて負荷電流が自己電流の値
に近づくにつれて変換効率が劣化し、この劣化を無視す
ることができなくなる。図14に示されるように、シリ
ーズレギュレータ210aの変換効率は負荷電流が小さ
い領域(例えば、第1モードの領域)において劣化す
る。従って、より小さい負荷電流の領域においてより高
い変換効率を実現するためには、より小さな自己電流で
動作するシリーズレギュレータが必要になる。シリーズ
レギュレータ210bは、シリーズレギュレータ210
aによって高い変換効率を実現することができない小さ
い負荷電流の領域において高い変換効率を実現すること
ができるように設計されている。シリーズレギュレータ
210a、210bを組み合わせることにより、第1モ
ードの領域と第2モードの領域において高い変換効率を
実現することができる。
【0138】(b)出力電流Iout(負荷電流)が大き
くなると変換効率が劣化する理由図14には示されてい
ないが、シリーズレギュレータ210bの変換効率は負
荷電流が大きい領域(例えば、第2モードの領域)にお
いてシリーズレギュレータ210aの変換効率より劣化
する。その理由は、シリーズレギュレータ210bが供
給し得る負荷電流の上限値はシリーズレギュレータ21
0bの電流供給能力によって制限されるため、負荷電流
が大きくなるにつれて、その分だけ変換効率が劣化して
しまうからである。そのため、図17(a)に示される
シリーズレギュレータ210aと図17(b)に示され
るシリーズレギュレータ210bとは、電流供給能力が
異なるように構成されている。
くなると変換効率が劣化する理由図14には示されてい
ないが、シリーズレギュレータ210bの変換効率は負
荷電流が大きい領域(例えば、第2モードの領域)にお
いてシリーズレギュレータ210aの変換効率より劣化
する。その理由は、シリーズレギュレータ210bが供
給し得る負荷電流の上限値はシリーズレギュレータ21
0bの電流供給能力によって制限されるため、負荷電流
が大きくなるにつれて、その分だけ変換効率が劣化して
しまうからである。そのため、図17(a)に示される
シリーズレギュレータ210aと図17(b)に示され
るシリーズレギュレータ210bとは、電流供給能力が
異なるように構成されている。
【0139】なお、LCフィルタ230を除く電源装置
660と、CPU550と、半導体装置610とは、単
一の半導体チップ上に形成され得る。現在の技術では、
LCフィルタ230は、その半導体チップの外部に設け
られることが好ましい。しかし、将来的には、LCフィ
ルタ230をも半導体チップに組み込むことにより、図
13に示されるすべての構成要素を単一の半導体チップ
上に形成するようにしてもよい。
660と、CPU550と、半導体装置610とは、単
一の半導体チップ上に形成され得る。現在の技術では、
LCフィルタ230は、その半導体チップの外部に設け
られることが好ましい。しかし、将来的には、LCフィ
ルタ230をも半導体チップに組み込むことにより、図
13に示されるすべての構成要素を単一の半導体チップ
上に形成するようにしてもよい。
【0140】図13に示される例では、電源回路600
に含まれる電圧変換回路の数は3である。しかし、本発
明はこれに限定されない。電源回路100は、4以上の
任意の数の電圧変換回路を有し得る。
に含まれる電圧変換回路の数は3である。しかし、本発
明はこれに限定されない。電源回路100は、4以上の
任意の数の電圧変換回路を有し得る。
【0141】なお、上述したすべての実施の形態におい
て、電源回路の変換効率が最適となるように複数の電圧
変換回路のうちの1つが選択される必要は必ずしもな
い。例えば、複数の電圧変換回路のうち選択されない少
なくとも1つの電圧変換回路の変換効率に比べて、選択
された電圧変換回路の変換効率が高くなるように複数の
電圧変換回路のうちの1つを選択する電源装置は、本発
明の範囲内に含まれる。このように、複数の電圧変換回
路のうちの1つを選択することにより、電源回路の変換
効率を改善する電源装置は、すべて本発明の範囲に含ま
れる。
て、電源回路の変換効率が最適となるように複数の電圧
変換回路のうちの1つが選択される必要は必ずしもな
い。例えば、複数の電圧変換回路のうち選択されない少
なくとも1つの電圧変換回路の変換効率に比べて、選択
された電圧変換回路の変換効率が高くなるように複数の
電圧変換回路のうちの1つを選択する電源装置は、本発
明の範囲内に含まれる。このように、複数の電圧変換回
路のうちの1つを選択することにより、電源回路の変換
効率を改善する電源装置は、すべて本発明の範囲に含ま
れる。
【0142】
【発明の効果】本発明によれば、複数の電圧変換回路の
うちの1つを選択することにより改善された変換効率を
有する電源装置を提供することが可能になる。これによ
り、電源装置の消費電力を低減することができる。
うちの1つを選択することにより改善された変換効率を
有する電源装置を提供することが可能になる。これによ
り、電源装置の消費電力を低減することができる。
【0143】さらに、電源回路から負荷に流れる出力電
流に応じて、複数の電圧変換回路のうちの1つを選択す
ることにより、少なくとも所定の範囲の出力電流に対し
て改善された変換効率を有する電源装置を提供すること
が可能になる。
流に応じて、複数の電圧変換回路のうちの1つを選択す
ることにより、少なくとも所定の範囲の出力電流に対し
て改善された変換効率を有する電源装置を提供すること
が可能になる。
【0144】さらに、半導体装置の動作モードを示すモ
ード信号に応じて、複数の電圧変換回路のうちの1つを
選択することにより、半導体装置の各動作モードにおい
て改善された変換効率を有する電源装置を提供すること
ができる。
ード信号に応じて、複数の電圧変換回路のうちの1つを
選択することにより、半導体装置の各動作モードにおい
て改善された変換効率を有する電源装置を提供すること
ができる。
【0145】さらに、モード信号に応じて選択された電
圧変換回路と半導体装置との間の経路を切り替えること
により、不要な回路に電源が供給されることを防止する
ことができる。これにより、半導体装置において発生す
るリーク電流を低減することができる。その結果、半導
体装置の消費電力を低減することができる。
圧変換回路と半導体装置との間の経路を切り替えること
により、不要な回路に電源が供給されることを防止する
ことができる。これにより、半導体装置において発生す
るリーク電流を低減することができる。その結果、半導
体装置の消費電力を低減することができる。
【図1】本発明の実施の形態1の電源回路100の構成
を示す図である。
を示す図である。
【図2】出力電流Ioutと電圧変換効率ηとの関係を示
す図である。
す図である。
【図3】本発明の実施の形態2の電源回路200の構成
を示す図である。
を示す図である。
【図4】出力電流Ioutと電圧変換効率ηとの関係を示
す図である。
す図である。
【図5】シリーズレギュレータ210の構成例を示す図
である。
である。
【図6】スイッチングレギュレータ220の構成例を示
す図である。
す図である。
【図7】LCフィルタ230のコイルLを流れる電流の
波形とコイルLの両端にかかる電圧の波形とを示す図で
ある。
波形とコイルLの両端にかかる電圧の波形とを示す図で
ある。
【図8】電流モニタ140および選択回路150の構成
例を示す図である。
例を示す図である。
【図9】本発明の実施の形態3の半導体装置300の構
成を示す図である。
成を示す図である。
【図10】本発明の実施の形態4の電源装置560の構
成を示す図である。
成を示す図である。
【図11】経路切替回路530の構成例を示す図であ
る。
る。
【図12】CPU550から出力される経路切替信号5
52と電源が供給される機能ブロックとの関係を示す図
である。
52と電源が供給される機能ブロックとの関係を示す図
である。
【図13】本発明の実施の形態5の電源装置660の構
成を示す図である。
成を示す図である。
【図14】出力電流Ioutと電圧変換効率ηとの関係の
一例を示す図である。
一例を示す図である。
【図15】経路切替回路630の構成例を示す図であ
る。
る。
【図16】CPU550から出力される経路切替信号5
52と電源が供給される機能ブロックとの関係を示す図
である。
52と電源が供給される機能ブロックとの関係を示す図
である。
【図17】(a)はシリーズレギュレータ210aの構
成例を示す図、(b)はシリーズレギュレータ210b
の構成例を示す図である。
成例を示す図、(b)はシリーズレギュレータ210b
の構成例を示す図である。
100、200 電源回路 110、120 電圧変換回路 130 参照電圧生成回路 140 電流モニタ 150 選択回路 151、152 選択信号 160 負荷 210、210a、210b シリーズレギュレータ 220 スイッチングレギュレータ 230 LCフィルタ 500、600 電源回路 510、610 半導体装置 511、611 メモリ 512、612 演算回路 613 MCU 614 DSP 520、620 選択回路 530、630 経路切替回路 550 CPU 551 モード信号 552 経路切替信号 560、660 電源装置
フロントページの続き (72)発明者 木下 雅善 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 里見 勝治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 梶原 準 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山本 真一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (8)
- 【請求項1】 入力電圧を出力電圧に変換し、前記出力
電圧を負荷に供給する電源回路を備えた電源装置であっ
て、 前記電源回路は、 変換効率が異なる複数の電圧変換回路と、 前記電源回路の変換効率を改善するように前記複数の電
圧変換回路のうちの1つを選択する選択回路とを含む、
電源装置。 - 【請求項2】 前記複数の電圧変換回路の個数は3以上
である、請求項1に記載の電源装置。 - 【請求項3】 前記電源回路から前記負荷に流れる出力
電流を検出する電流検出回路をさらに含み、前記選択回
路は、前記出力電流に応じて、前記複数の電圧変換回路
のうちの1つを選択する、請求項1に記載の電源装置。 - 【請求項4】 前記複数の電圧変換回路は、シリーズレ
ギュレータとスイッチングレギュレータとを含む、請求
項1に記載の電源装置。 - 【請求項5】 前記負荷は、少なくとも1つの機能ブロ
ックを含む半導体装置であり、 前記半導体装置は、複数の動作モードのそれぞれで動作
し、 前記選択回路は、前記半導体装置の動作モードを示すモ
ード信号を受け取り、前記モード信号に応じて、前記複
数の電圧変換回路のうちの1つを選択する、請求項1に
記載の電源装置。 - 【請求項6】 前記モード信号に応じて選択された前記
電圧変換回路と前記半導体装置との間の経路を切り替え
る経路切替回路をさらに含む、請求項5に記載の電源装
置。 - 【請求項7】 前記複数の電圧変換回路は、シリーズレ
ギュレータとスイッチングレギュレータとを含み、 前記半導体装置は、メモリと演算回路とを含み、前記半
導体装置は、第1モードと第2モードとで少なくとも動
作し、 前記第1モードでは、前記経路切替回路は、前記選択回
路によって選択された前記シリーズレギュレータから出
力される出力電圧が前記メモリに供給されるように前記
経路を切り替え、 前記第2モードでは、前記経路切替回路は、前記選択回
路によって選択された前記スイッチングレギュレータか
ら出力される出力電圧が前記メモリと前記演算回路とに
供給されるように前記経路を切り替える、請求項6に記
載の電源装置。 - 【請求項8】 前記複数の電圧変換回路は、第1シリー
ズレギュレータと第2シリースレギュレータとスイッチ
ングレギュレータとを含み、 前記半導体装置は、メモリと第1演算回路と第2演算回
路とを含み、前記半導体装置は、第1モードと第2モー
ドと第3モードとで少なくとも動作し、 前記第1モードでは、前記経路切替回路は、前記選択回
路によって選択された前記第1シリーズレギュレータか
ら出力される出力電圧が前記メモリに供給されるように
前記経路を切り替え、 前記第2モードでは、前記経路切替回路は、前記選択回
路によって選択された前記第2シリーズレギュレータか
ら出力される出力電圧が前記メモリと前記第1演算回路
とに供給されるように前記経路を切り替え、 前記第3モードでは、前記経路切替回路は、前記選択回
路によって選択された前記スイッチングレギュレータか
ら出力される出力電圧が前記メモリと前記第1演算回路
と前記第2演算回路とに供給されるように前記経路を切
り替える、請求項6に記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10184399A JPH11353040A (ja) | 1998-04-10 | 1999-04-08 | 電源装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10-99081 | 1998-04-10 | ||
JP9908198 | 1998-04-10 | ||
JP10184399A JPH11353040A (ja) | 1998-04-10 | 1999-04-08 | 電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11353040A true JPH11353040A (ja) | 1999-12-24 |
Family
ID=26440242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10184399A Pending JPH11353040A (ja) | 1998-04-10 | 1999-04-08 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11353040A (ja) |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001211640A (ja) * | 2000-01-20 | 2001-08-03 | Hitachi Ltd | 電子装置と半導体集積回路及び情報処理システム |
JP2003525013A (ja) * | 2000-02-25 | 2003-08-19 | ケイデンス・デザイン・システムズ・インコーポレーテッド | パワーコンバータモードの変換方法及び装置 |
JP2004175352A (ja) * | 2002-11-25 | 2004-06-24 | Robert Bosch Gmbh | 安定化供給電圧を発生するための回路装置 |
JP2004193475A (ja) * | 2002-12-13 | 2004-07-08 | Ricoh Co Ltd | 電源用ic及びその電源用icを使用した通信装置 |
WO2006049109A1 (ja) * | 2004-11-04 | 2006-05-11 | Rohm Co., Ltd. | 電源装置、及び携帯機器 |
JP2006331080A (ja) * | 2005-05-26 | 2006-12-07 | Fuji Electric Device Technology Co Ltd | 電源回路 |
JP2007011425A (ja) * | 2005-06-28 | 2007-01-18 | Hoya Corp | レギュレータ回路 |
JP2007201455A (ja) * | 2005-12-28 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JP2008529456A (ja) * | 2005-01-25 | 2008-07-31 | 松下電器産業株式会社 | 電源システム |
JP2008309948A (ja) * | 2007-06-13 | 2008-12-25 | Sharp Corp | 電子機器 |
US7609039B2 (en) | 2005-09-09 | 2009-10-27 | Fujitsu Microelectronics Limited | Controller and control method for DC-DC converter |
JP2009253559A (ja) * | 2008-04-03 | 2009-10-29 | Sharp Corp | 固体撮像装置および電子情報機器 |
US7626371B2 (en) | 2004-11-04 | 2009-12-01 | Rohm Co., Ltd. | Power supply unit and portable device |
US7928601B2 (en) | 2004-12-28 | 2011-04-19 | Fujitsu Semiconductor Limited | Power supply circuit for providing semiconductor integrated circuit device with a plurality of power supply voltages |
JP2012005335A (ja) * | 2010-06-21 | 2012-01-05 | Fujitsu Ltd | レギュレータ装置 |
US8120344B2 (en) | 2004-11-04 | 2012-02-21 | Rohm Co., Ltd. | Power supply unit and portable device |
WO2012056741A1 (ja) | 2010-10-29 | 2012-05-03 | オムロン株式会社 | センサ装置 |
CN103051173A (zh) * | 2011-10-14 | 2013-04-17 | 富士通株式会社 | 调节器装置 |
JP2018033262A (ja) * | 2016-08-25 | 2018-03-01 | 矢崎総業株式会社 | 電圧変換装置 |
JP2020108252A (ja) * | 2018-12-27 | 2020-07-09 | キヤノン株式会社 | 電源装置及び画像形成装置 |
JP2020108251A (ja) * | 2018-12-27 | 2020-07-09 | キヤノン株式会社 | 電源装置及び画像形成装置 |
WO2020179250A1 (ja) * | 2019-03-01 | 2020-09-10 | 日立オートモティブシステムズ株式会社 | 半導体集積回路 |
-
1999
- 1999-04-08 JP JP10184399A patent/JPH11353040A/ja active Pending
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001211640A (ja) * | 2000-01-20 | 2001-08-03 | Hitachi Ltd | 電子装置と半導体集積回路及び情報処理システム |
JP2003525013A (ja) * | 2000-02-25 | 2003-08-19 | ケイデンス・デザイン・システムズ・インコーポレーテッド | パワーコンバータモードの変換方法及び装置 |
JP2004175352A (ja) * | 2002-11-25 | 2004-06-24 | Robert Bosch Gmbh | 安定化供給電圧を発生するための回路装置 |
JP2004193475A (ja) * | 2002-12-13 | 2004-07-08 | Ricoh Co Ltd | 電源用ic及びその電源用icを使用した通信装置 |
JP4499985B2 (ja) * | 2002-12-13 | 2010-07-14 | 株式会社リコー | 電源用ic及びその電源用icを使用した通信装置 |
US7856253B2 (en) | 2002-12-13 | 2010-12-21 | Ricoh Company, Ltd. | Power supply IC having switching regulator and series regulator |
US8120344B2 (en) | 2004-11-04 | 2012-02-21 | Rohm Co., Ltd. | Power supply unit and portable device |
US7626371B2 (en) | 2004-11-04 | 2009-12-01 | Rohm Co., Ltd. | Power supply unit and portable device |
US7635969B2 (en) | 2004-11-04 | 2009-12-22 | Rohm Co., Ltd. | Power supply unit and portable device |
WO2006049109A1 (ja) * | 2004-11-04 | 2006-05-11 | Rohm Co., Ltd. | 電源装置、及び携帯機器 |
US7928601B2 (en) | 2004-12-28 | 2011-04-19 | Fujitsu Semiconductor Limited | Power supply circuit for providing semiconductor integrated circuit device with a plurality of power supply voltages |
JP2008529456A (ja) * | 2005-01-25 | 2008-07-31 | 松下電器産業株式会社 | 電源システム |
JP2006331080A (ja) * | 2005-05-26 | 2006-12-07 | Fuji Electric Device Technology Co Ltd | 電源回路 |
JP2007011425A (ja) * | 2005-06-28 | 2007-01-18 | Hoya Corp | レギュレータ回路 |
US7609039B2 (en) | 2005-09-09 | 2009-10-27 | Fujitsu Microelectronics Limited | Controller and control method for DC-DC converter |
JP2007201455A (ja) * | 2005-12-28 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JP2008309948A (ja) * | 2007-06-13 | 2008-12-25 | Sharp Corp | 電子機器 |
JP2009253559A (ja) * | 2008-04-03 | 2009-10-29 | Sharp Corp | 固体撮像装置および電子情報機器 |
US8680826B2 (en) | 2010-06-21 | 2014-03-25 | Fujitsu Limited | Optimized conversion efficiency for regulator apparatus with plural parallel regulators |
JP2012005335A (ja) * | 2010-06-21 | 2012-01-05 | Fujitsu Ltd | レギュレータ装置 |
US9331479B2 (en) | 2010-10-29 | 2016-05-03 | Omron Corporation | Sensor device |
WO2012056741A1 (ja) | 2010-10-29 | 2012-05-03 | オムロン株式会社 | センサ装置 |
CN103051173A (zh) * | 2011-10-14 | 2013-04-17 | 富士通株式会社 | 调节器装置 |
US9484819B2 (en) | 2011-10-14 | 2016-11-01 | Fujitsu Limited | Regulator device |
JP2018033262A (ja) * | 2016-08-25 | 2018-03-01 | 矢崎総業株式会社 | 電圧変換装置 |
JP2020108252A (ja) * | 2018-12-27 | 2020-07-09 | キヤノン株式会社 | 電源装置及び画像形成装置 |
JP2020108251A (ja) * | 2018-12-27 | 2020-07-09 | キヤノン株式会社 | 電源装置及び画像形成装置 |
WO2020179250A1 (ja) * | 2019-03-01 | 2020-09-10 | 日立オートモティブシステムズ株式会社 | 半導体集積回路 |
JPWO2020179250A1 (ja) * | 2019-03-01 | 2021-10-14 | 日立Astemo株式会社 | 半導体集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11353040A (ja) | 電源装置 | |
EP0993103B1 (en) | Controller for DC-DC converter | |
US7541788B2 (en) | Switching regulator and method for switching output voltage thereof | |
US6611132B2 (en) | DC-DC converter, power supply circuit, method for controlling DC-DC converter, and method for controlling power supply circuit | |
US6603223B2 (en) | Electronic apparatus having dual-mode load circuit | |
US7541787B2 (en) | Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor | |
CN100440376C (zh) | 半导体存储器件中的内部电压源发生器 | |
JP3710468B1 (ja) | 電源装置、及び携帯機器 | |
US7802113B2 (en) | MCU with on-chip boost converter controller | |
JP3710469B1 (ja) | 電源装置、及び携帯機器 | |
KR20080039874A (ko) | 강압형 스위칭 레귤레이터 및 그 제어 회로 및 그를 이용한전자 기기 | |
JP2003009515A (ja) | 電源システム | |
US20060170403A1 (en) | Voltage regulator with reduced power consumption in standby operating mode | |
US20060255781A1 (en) | Constant voltage power supply | |
US20070103222A1 (en) | Integrated circuit and method for generating a clock signal | |
JP2008033461A (ja) | 定電圧電源回路 | |
KR100334363B1 (ko) | 전원 장치 | |
US6025707A (en) | Internal voltage generator | |
JP4592408B2 (ja) | 電源回路 | |
JP2004056983A (ja) | 電源回路 | |
JP3739006B1 (ja) | 電源装置、及び携帯機器 | |
JP2005260922A (ja) | 低消費電力の堅牢なモード選択のための方法と装置 | |
JP2007151322A (ja) | 電源回路およびdc−dcコンバータ | |
JP2000184612A (ja) | Dc―dcコンバ―タの制御方法、dc―dcコンバ―タの制御回路、及び、dc―dcコンバ―タ | |
JPH10248238A (ja) | Dc−dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Effective date: 20040407 Free format text: JAPANESE INTERMEDIATE CODE: A02 |