JPH11330452A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 オン抵抗の小さいＭＯＳトランジスタの構
造、およびその製造方法を提供することを目的とする。 【解決手段】 低濃度Ｎ型の半導体層１上の第１の絶縁
膜１０の所定領域を開口し、その開口内にゲート電極６
を形成して、ゲート電極６をマスクに中濃度Ｎ型のドレ
インオフセット領域９と、中濃度Ｐ型のボディ領域２を
形成することによって、半導体層１に比べて不純物濃度
の高いドレインオフセット領域をボディ領域２に近接し
て形成し、オン抵抗を小さくする。その後の工程で、ゲ
ート電極６をマスクにソース領域３を形成し、ソース領
域３とボディ領域２を金属電極８で接続した構成であ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に係わり、特に、オン抵抗の小さい二重拡
散型ＭＯＳトランジスタおよびその製造方法に関するも
のである。

【０００２】

【従来の技術】近年、電子機器が多機能化されるのに伴
い、それに使用される半導体装置は、デバイスの高耐圧
化や大電力化が望まれ、二重拡散型のＭＯＳトランジス
タが採用される機会が多くなっている。そして、同じ二
重拡散型ＭＯＳトランジスタであっても高耐圧用のもの
や大電力用のもの、それらを制御するバイポーラトラン
ジスタ等を１チップ内に集積化することが可能な半導体
装置（ＩＣを含む）の開発が望まれている。

【０００３】以下に、従来の二重拡散型ＭＯＳトランジ
スタについて、その断面構造を示す図１０を用いて説明
する。図１０において、１は半導体基板の主面に形成さ
れたＮ型不純物の半導体層、２は半導体層１内に形成さ
れたＰ型不純物のボディ領域、３はボディ領域２内に高
濃度Ｎ型不純物で形成されたソース領域、４は高濃度Ｎ
型不純物で形成されたドレインコンタクト領域、５は半
導体基板上に形成された絶縁膜、６は絶縁膜５内に埋設
されたゲート電極、７はドレイン用の金属電極、８はソ
ース用の金属電極である。

【０００４】この二重拡散型ＭＯＳトランジスタは、ソ
ース領域３とボディ領域２とが金属電極８によって接続
されており、ドレインコンタクト領域４はドレイン用の
金属電極７との接続を良好にするために設けられてお
り、半導体層１がドレイン領域として機能する。そし
て、ゲート電極６に電圧が与えられると、ゲート電極６
直下のボディ領域２の表面近傍にチャンネルが形成さ
れ、ドレインとソースを導通する。また、そのゲート電
極６に与えられるゲート電圧を制御すると、そのチャン
ネルの幅は制御され、ドレイン電流の大きさを制御する
ことができる。

【０００５】この二重拡散型ＭＯＳトランジスタを製造
する際には、ゲート電極６はマスクの一部として活用さ
れ、ボディ領域２をイオン注入する際のマスクとして活
用した後、ソース領域３をイオン注入する際のマスクと
しても活用される。また、ドレインコンタクト領域４を
形成する際には、半導体基板の表面に形成された絶縁膜
５の所定領域に開口部を形成した後、絶縁膜５をマスク
としてイオン注入を行って形成する。

【０００６】

【発明が解決しようとする課題】半導体チップ内に各種
の拡散層や電極を形成する場合、その工程数に合わせて
フォトリソグラフィ工程が設けられ、マスク乾板を使用
したパターニングが行われる。同一チップ内に上述の二
重拡散型ＭＯＳトランジスタのみを構成するのであれ
ば、フォトリソグラフィ工程で使用するマスク乾板の数
は５種類程度で済む。しかし、同一チップ内に種類の異
なるトランジスタを形成しようとすると、トランジスタ
の種類に合わせたフォトリソグラフィ工程をそれぞれに
ついて必要とし、必然的に工程数を大幅に増やすことに
なる。工程数の多いプロセスでは、初期段階の拡散工程
の後、数工程後の拡散工程用マスクを合わせる時、マス
クずれが大きくなることから、拡散工程同士のセパレー
ションを大きめに設定する必要があり、図１０中のボデ
ィ領域２や、ゲート電極６とドレインコンタクト領域４
との間の距離は大きめに設定されている。このことがト
ランジスタの電気的特性のばらつきを大きくする要因に
なっている。

【０００７】また、低耐圧で大電力用のトランジスタと
高耐圧用トランジスタとを同一チップ内に集積化する場
合、高耐圧用トランジスの特性を確保するために、半導
体層１の不純物濃度を低くすると共に、半導体層１の厚
みを厚くする必要がある。そして、同様の半導体層１を
利用して大電力用ＭＯＳトランジスタを構成しようとす
ると、大電力用ＭＯＳトランジスタのオン抵抗が大きく
なり、形状の小さなトランジスタでは電流能力を確保で
きないという問題点を有していた。

【０００８】本発明は、このような問題点を解消するも
ので、厚みの厚い低濃度の半導体層をドレイン領域とし
て活用しても、オン抵抗の小さい大電力用ＭＯＳトラン
ジスタを提供することを目的とする。

【０００９】また、本発明の第２の目的は、オン抵抗の
小さい大電力ＭＯＳトランジスタをばらつきを少なく製
造する方法を提供することにある。

【００１０】

【課題を解決するための手段】本発明の半導体装置は、
一主面に一導電型不純物の半導体層を有した半導体基板
と、前記半導体層内に深く拡散された逆導電型不純物の
ボディ領域と、前記ボディ領域内に浅く拡散された一導
電型不純物のソース領域と、前記ソース領域から離間し
且つ前記ボディ領域に近接して前記半導体層内に拡散さ
れた一導電型不純物のドレインオフセット領域と、前記
ソース領域と前記ドレインオフセット領域との間の領域
上を覆うように形成されたゲート電極とを具備し、前記
ソース領域と前記ボディ領域とを結線する構成である。

【００１１】この構成により、ドレインオフセット領域
とソース領域に挟まれたボディ領域の表面近傍にチャン
ネルが形成され、横方向のＭＯＳトランジスタとして動
作する。そして、ボディ領域に近接してドレインオフセ
ット領域が構成されるため、ＭＯＳトランジスタのオン
抵抗を小さくすることができる。

【００１２】また、本発明の半導体装置の製造方法は、
一主面に低濃度一導電型不純物の半導体層を有する半導
体基板上の絶縁膜の所定領域を開口し、その開口内の前
記半導体層上にゲート絶縁膜とゲート電極を選択的に積
層して、前記ゲート電極を挟んで第１の開口部と第２の
開口部を形成した後、前記半導体層にセルフアライン方
式で不純物を導入して半導体装置を製造する方法であっ
て、前記第１の開口部より逆導電型不純物を選択的に導
入してボディ領域を形成する工程と、前記第２の開口部
より一導電型不純物を選択的に導入してドレインオフセ
ット領域を形成する工程と、前記半導体基板上にパター
ニングしたレジスト層を形成し、前記レジスト層と前記
ゲート電極とをマスクに一導電型不純物を導入して、前
記ボディ領域内に高濃度一導電型不純物のソース領域を
形成すると共に、前記ドレインオフセット領域内に高濃
度一導電型不純物のドレインコンタクト領域を形成する
工程とを有し、それらの工程後に前記ソース領域と前記
ボディ領域とを結線する構成である。

【００１３】この構成により、ゲート電極をマスクとし
て活用し、ゲート電極の一方側にボディ領域とソース領
域を形成する一方、ゲート電極の他方側にドレイン領域
を形成するから、工程間のマスク合わせが位置ずれを起
こさず、ソース領域とボディ領域間の横方向の距離やボ
ディ領域とドレインオフセット領域間の距離をほぼ一定
に保って製造することができる。

【００１４】

【発明の実施の形態】まず、第１の実施形態の半導体装
置は、一主面に一導電型不純物の半導体層を有した半導
体基板と、前記半導体層内に深く拡散された逆導電型不
純物のボディ領域と、前記ボディ領域内に浅く拡散され
た一導電型不純物のソース領域と、前記ソース領域から
離間し且つ前記ボディ領域に近接して前記半導体層内に
拡散された一導電型不純物のドレインオフセット領域
と、前記ソース領域と前記ドレインオフセット領域との
間の領域上を覆うように形成されたゲート電極とを具備
し、前記ソース領域と前記ボディ領域とを結線する構成
である。

【００１５】この構成により、ドレインオフセット領域
とソース領域に挟まれたボディ領域の表面近傍にチャン
ネルが形成され、横方向のＭＯＳトランジスタとして動
作する。そして、ボディ領域に近接してドレインオフセ
ット領域が構成されるため、ＭＯＳトランジスタのオン
抵抗を小さくすることができる。

【００１６】また、第２の実施形態の半導体装置は、一
主面に低濃度一導電型不純物の半導体層を有した半導体
基板と、前記半導体層内に深く拡散された中濃度逆導電
型不純物のボディ領域と、前記ボディ領域内に浅く拡散
された高濃度一導電型不純物のソース領域と、前記ソー
ス領域から離間し且つ前記ボディ領域に接して前記半導
体層内に深く拡散された中濃度一導電型不純物のドレイ
ンオフセット領域と、前記ドレインオフセット領域内に
浅く拡散された高濃度一導電型不純物のドレインコンタ
クト領域と、前記ソース領域と前記ドレインオフセット
領域との間の領域上を覆うように形成されたゲート電極
とを具備し、前記ソース領域と前記ボディ領域とを結線
する構成である。

【００１７】この構成により、ドレインオフセット領域
とボディ領域とが深く拡散されることに伴って横方向に
も拡散が広がり、ゲート電極の中央近傍の直下で互いに
ぶつかり合い、チャンネルを形成するボディ領域に隣接
して高不純物濃度のドレインオフセット領域が構成され
るため、ＭＯＳトランジスタのオン抵抗を小さくするこ
とができる。

【００１８】また、第３の実施形態の半導体装置は、一
主面に低濃度一導電型不純物のエピタキシャル島を有し
た逆導電型の半導体基板と、前記エピタキシャル島の下
層部にあって前記半導体基板との界面の所定領域に形成
された高濃度一導電型不純物の埋め込み拡散領域と、前
記エピタキシャル島内に深く拡散された中濃度逆導電型
不純物のボディ領域と、前記ボディ領域内に浅く拡散さ
れた高濃度一導電型不純物のソース領域と、前記エピタ
キシャル島内に拡散された中濃度一導電型不純物のドレ
インオフセット領域と、前記ソース領域と前記ドレイン
オフセット領域との間の領域上を覆うように形成された
ゲート電極とを具備し、前記ソース領域と前記ボディ領
域とを結線する構成である。

【００１９】この構成により、高不純物濃度のドレイン
オフセット領域がドレイン電流を流す主な電流経路とな
るが、エピタキシャル島の下層部に形成された高不純物
濃度の埋め込み拡散領域も電流経路として機能し、電流
経路が並列になり、オン抵抗を十分に小さくすることが
できる。

【００２０】次に、第４の実施形態としての半導体装置
の製造方法は、一主面に低濃度一導電型不純物の半導体
層を有する半導体基板上の絶縁膜の所定領域を開口し、
その開口内の前記半導体層上にゲート絶縁膜とゲート電
極を選択的に積層して、前記ゲート電極を挟んで第１の
開口部と第２の開口部を形成した後、前記半導体層にセ
ルフアライン方式で不純物を導入して半導体装置を製造
する方法であって、前記第１の開口部より逆導電型不純
物を選択的に導入してボディ領域を形成する工程と、前
記第２の開口部より一導電型不純物を選択的に導入して
ドレインオフセット領域を形成する工程と、前記半導体
基板上にパターニングしたレジスト層を形成し、前記レ
ジスト層と前記ゲート電極とをマスクに一導電型不純物
を導入して、前記ボディ領域内に高濃度一導電型不純物
のソース領域を形成すると共に、前記ドレインオフセッ
ト領域内に高濃度一導電型不純物のドレインコンタクト
領域を形成する工程とを有し、それらの工程後に前記ソ
ース領域と前記ボディ領域とを結線する構成である。

【００２１】この構成により、ゲート電極をマスクとし
て活用し、ゲート電極の一方側にボディ領域とソース領
域を形成する一方、ゲート電極の他方側にドレイン領域
を形成するから、工程間のマスク合わせが位置ずれを起
こさず、ソース領域とボディ領域間の横方向の距離やボ
ディ領域とドレインオフセット領域間の距離をほぼ一定
に保って製造することができる。

【００２２】第５の実施形態の発明の製造方法は、第４
の実施形態の製造方法の構成に加えて、ドレインオフセ
ット領域の最終的な拡散長がゲート電極の幅とほぼ等し
くなるように、各工程の熱処理によって前記ドレインオ
フセット領域の拡散を進行させるものである。これによ
り、ゲート電極を挟んでソース領域とドレインオフセッ
ト領域の不純物導入をした後、下方向の拡散広がりに伴
う拡散の横広がりによって、ソース領域とドレインオフ
セット領域とがゲート電極の中央付近の直下で接合を形
成するように拡散され、オン抵抗の小さなＭＯＳトラン
ジスタを形成することができる。

【００２３】第６の実施形態の製造方法は、一主面に低
濃度一導電型不純物の半導体層を有する半導体基板上の
絶縁膜の所定領域を開口した後、その開口内の前記半導
体層上にゲート絶縁膜とゲート電極を選択的に積層し、
前記ゲート電極を挟んで第１の開口部と第２の開口部を
形成する第１の行程と、次に、少なくとも前記第１の開
口部を第１のレジスト層で覆って前記第２の開口部より
一導電型不純物をイオン注入した後、前記第１のレジス
ト層を除去して熱処理を行い前記半導体層にドレインオ
フセット領域を形成する第２の行程と、次に、少なくと
も前記第２の開口部を第２のレジスト層で覆って前記第
１の開口部より逆導電型不純物をイオン注入した後、前
記第２のレジスト層を除去して熱処理を行い前記半導体
層にボディ領域を形成する第３の行程と、次に、前記半
導体基板上にパターニングした第３のレジスト層を形成
し、前記第３のレジスト層と前記ゲート電極とのマスク
によって、第３の開口部を前記ボディ領域内に形成する
と共に、前記ドレインオフセット領域内に前記第３のレ
ジスト層による第４の開口部を形成する第４の工程と、
次に、前記第３の開口部および前記第４の開口部を介し
て一導電型不純物をイオン注入し、前記第３の開口部に
対応した箇所に高濃度一導電型不純物のソース領域を形
成すると共に、前記第４の開口部に対応した箇所に高濃
度一導電型不純物のドレインコンタクト領域を形成する
第５の工程とを有し、それらの工程後に前記ソース領域
と前記ボディ領域を結線する構成である。

【００２４】この構成により、第１のレジスト層とゲー
ト電極とをマスクとして、第２の開口部からイオン注入
を行ってドレインオフセット領域を形成し、第２のレジ
スト層とゲート電極とをマスクとして、第１の開口部か
らイオン注入を行ってボディ領域を形成し、その後、半
導体基板上に形成された第３のレジスト層とゲート電極
とのマスクによって、第３の開口部と第４の開口部とを
形成し、第３，第４の開口部から高濃度一導電型不純物
をイオン注入して、ソース領域とドレインコンタクト領
域を形成する。ゲート電極をマスクとして活用したセル
フアライン方式で各拡散領域を形成するので、各拡散領
域間の相対的な距離をほぼ一定に保ちつつ近接して形成
され、ＭＯＳトランジスタのオン抵抗を小さくすること
ができ、しかもその製造ばらつきを少なくすることがで
きる。

【００２５】以下、本発明の一実施形態について、図面
を参照しながら詳しく説明する。図１は、本発明の一実
施形態における半導体装置が完成した断面構造図を示す
ものである。図１において、１は半導体基板に形成され
た低濃度Ｎ型不純物の半導体層、２は中濃度Ｐ型不純物
によるボディ領域、３は高濃度Ｎ型不純物によるソース
領域、４は高濃度Ｎ型不純物によるドレインコンタクト
領域、６はゲート電極、７はドレイン用の金属電極、８
はソース用の金属電極、９は中濃度Ｎ型不純物によるド
レインオフセット領域、１０および１１は絶縁膜、１２
はゲート絶縁膜である。そして、低濃度としているの
は、例えば、１×１０¹⁴〜１×１０¹⁶ｃｍ^-3の範囲であ
り、中濃度としているのは１×１０¹⁶〜１×１０¹⁸ｃｍ
^-3の範囲で、高濃度としているのは１×１０¹⁸ｃｍ^-3以
上の不純物濃度である。

【００２６】なお、半導体層１は、低濃度の不純物で形
成されたものであって、その他の各拡散層との不純物関
係が一導電型と、それとは反対関係に当たる逆導電型と
で統一されていれば、Ｐ型不純物であってもＮ型不純物
であっても良い。この実施形態では低濃度Ｎ型不純物層
を使用した例で説明しており、Ｐ型の半導体基板上に形
成されたＮ型エピタキシャル層であっても良いし、Ｐ型
の半導体基板の主面に形成されたＮ型ウエル層であって
も良いし、基板全体にＮ型不純物を導入したＮ型半導体
基板であっても良い。

【００２７】図１に示された半導体装置は、ゲート電極
６をマスクにイオン注入を行い、ゲート電極６を挟んだ
一方に中濃度Ｐ型不純物のボディ領域２と高濃度Ｎ型不
純物のソース領域３を形成し、他方に中濃度Ｎ型不純物
によるドレインオフセット領域９を形成している。ま
た、イオン注入された不純物は熱処理によって縦方向に
も横方向にも拡散されることから、ボディ領域２とドレ
インオフセット領域９はゲート電極６の中央付近の直下
で接するように構成される。そして、ドレインオフセッ
ト領域９内には高濃度Ｎ型不純物によるドレインコンタ
クト領域４が形成されており、その上に形成された金属
電極７からドレイン用電極の取り出しを行い、ソース領
域３上に形成された金属電極８からソース用電極の取り
出しを行って、二重拡散型ＭＯＳトランジスタを構成し
ている。

【００２８】この構成で、ソース用の金属電極８を接地
し、ドレイン用の金属電極７に負荷抵抗（図示せず）を
接続して所定の正電位を与え、ゲート電極６に制御電圧
を与えると、ソース領域３とドレインオフセット領域９
との間に挟まれたボディ領域２の表面付近にチャンネル
領域が生じて、ドレイン−ソース間を導通する。そし
て、ドレイン電流（ドレイン−ソース間の電流）の大き
さは制御電圧（入力信号）に応じて可変され、ドレイン
用の金属電極７より増幅した信号を取り出すことがで
き、二重拡散型ＭＯＳトランジスタとして動作する。

【００２９】また、ドレイン電流が主に流れる電流経路
は、ドレインコンタクト領域４→ドレインオフセット領
域９→チャンネル領域（ボディ領域２の表面近傍）→ソ
ース領域３へとなるが、チャンネル領域（ボディ領域２
の表面近傍）にほぼ接して比較的濃度の高いＮ型不純物
のドレインオフセット領域９を設けた構成となっている
から、トランジスタ動作でオンした時のオン抵抗が小さ
く、大電流を駆動するデバイス構造として好適である。

【００３０】なお、図１に示された二重拡散型ＭＯＳト
ランジスタは、ソース領域３とボディ領域２を金属電極
８で短絡する形態を採用しているが、これはボディ領域
２に一定の直流電位を与えてトランジスタ動作を安定化
するために行われており、一般的な使用状態の構成であ
る。しかし、ソース領域３とボディ領域２を別々の金属
電極（図示せず）に分離して取り出しても良い。この場
合、ソース領域３とボディ領域２との間に数十（Ω）〜
数（ＫΩ）の外部抵抗（図示せず）を接続すると、次の
ような利点がある。ドレインに誘導性負荷を接続してス
イッチング動作する時、ドレイン電位がボディ領域２の
電位より下がることがあり、その時、ボディ領域２とド
レイン（半導体層１およびドレインオフセット領域９）
との間のＰＮ接合（寄生ダイオード）が順方向導通す
る。このような、寄生素子が導通する電流の大きさを、
ソース領域３とボディ領域２の間に接続された外部抵抗
で制限することができる。

【００３１】更に言えば、単一の半導体基板上に複数の
エピタキシャル島を形成して、それらの島内に同様の二
重拡散型ＭＯＳトランジスタを形成して半導体集積回路
装置を構成した状態で、前述の寄生ダイオードが順方向
導通すると、それがトリガとなってラッチアップ現象が
かなりの頻度で起きる。しかし、前述のようにソース領
域３とボディ領域２の間に外部抵抗を接続すると、寄生
ダイオードの導通を抑制し、ラッチアップ現象を解消す
ることができる。

【００３２】次に、図１〜図６を参照しながら、上述の
半導体装置を製造する方法について説明する。

【００３３】図１は半導体装置の完成時の断面構造図で
あり、図２〜図６はプロセスフローを説明するための工
程断面図であり、工程順を追いながら製造方法について
説明する。まず、第１の工程では、一主面に低濃度Ｎ型
不純物の半導体層１を有した半導体基板の表面上に第１
の絶縁膜１０を形成した後、その絶縁膜１０の所定箇所
を開口する。その後、ゲート絶縁膜１２用の絶縁皮膜、
その上にゲート電極６となる多結晶シリコン膜を順に堆
積して積層させる（図２を参照）。その後、絶縁皮膜と
多結晶シリコン膜との堆積層をパターニングして、第１
の絶縁膜１０の開口部を分断するように、その開口部の
中央にゲート絶縁膜１２とゲート電極６との堆積層を選
択的に残存させる。そして、半導体層１の主面が露出す
る第１の開口部Ａと第２の開口部Ｂをゲート電極６を挟
んで形成する。

【００３４】次に、第２の工程では、半導体基板上に第
１のレジスト層１３を塗布形成した後（図３を参照）、
第２の開口部Ｂが露出するように第１のレジスト層１３
を第２の開口部Ｂより少し大きめに開口して、第１の開
口部Ａを第１のレジスト層１３で覆った状態で、第２の
開口部Ｂから砒素イオンの注入を行う（図４を参照）。
その後、第１のレジスト層１３を除去し、熱処理によっ
て第２の開口部Ｂの下にドレインオフセット領域９を形
成する。

【００３５】次に、第３の工程では、半導体基板上に第
２のレジスト層１４を塗布形成した後に第２のレジスト
層１４のパターニングを行って、第１の開口部Ａが露出
するように第２のレジスト層１４を第１の開口部Ａより
大きめに開口し、第２の開口部Ｂを第２のレジスト層１
４で覆う。この状態で、第１の開口部Ａからボロンイオ
ンの注入を行った後、第２のレジスト層１４を除去す
る。そして、熱処理を行って第１の開口部Ａの下にボデ
ィ領域２を形成する。この時の熱処理によって、ドレイ
ンオフセット領域９の拡散も進行する（図５を参照）。

【００３６】次に、第４の工程では、半導体基板上に第
３のレジスト層１５を塗布形成した後に第３のレジスト
層１５のパターニングを行う。その結果、ゲート電極６
の端部が露出するようにボディ領域２内に第３の開口部
１６が形成されるように第３のレジスト層１５をパター
ニングする一方、ドレインオフセット領域９内に第４の
開口部１７が形成されるように第３のレジスト層１５を
パターニングする（図６を参照）。そして、第３の開口
部１６及び第４の開口部１７より砒素イオンの注入を行
った後、第３のレジスト層１５を全て除去して熱処理を
行い、高濃度Ｎ型不純物のソース領域３と、高濃度Ｎ型
不純物のドレインコンタクト領域４を形成する。

【００３７】その後の工程で、半導体基板上に第２の絶
縁膜１１を形成した後、ボディ領域２とソース領域３に
跨る箇所と、ドレインコンタクト領域４の箇所に第２の
絶縁膜１１の開口を設け、それらの開口に対応させてソ
ース用の電極８及びドレイン用の電極７を形成して、図
１に示す二重拡散型ＭＯＳトランジスタを完成する。

【００３８】ここで、本発明の半導体装置のチャンネル
長に関して、図７を用いて詳しく述べる。

【００３９】図７は、本発明の半導体装置の断面概略図
であり、要部のみを記載している。図７において、１は
半導体層、２はボディ領域、３はソース領域、４はドレ
インコンタクト領域、６はゲート電極、９はドレインオ
フセット領域であり、Ｗはゲート電極６のゲート幅、Ｘ
ｊはドレインオフセット領域の縦方向の拡散長、ＣＬは
二重拡散型ＭＯＳトランジスタのチャンネル長である。

【００４０】まず、図７中のゲート電極６の左端をマス
クに砒素イオンを半導体層１内に注入する。この時、砒
素イオンはゲート電極６の直下を除外したゲート電極６
に隣接する半導体層１の表面近傍に導入され、その後の
熱処理によってドレインオフセット領域９を拡散形成す
る。図７中のゲート電極６の右端をマスクにボロンイオ
ンを半導体層１内に注入して、ゲート電極６の直下を除
外したゲート電極６の隣接する半導体層１の表面近傍に
ボロンを導入し、その後の熱処理によってボディ領域２
を拡散形成する。ドレインオフセット領域９の拡散およ
びボディ領域２の拡散は縦方向にも横方向にもなされ、
横方向拡散は縦方向拡散の約７割程度進行する。従っ
て、ドレインオフセット領域９の横方向拡散はボディ領
域２に向かってゲート電極６直下の半導体層１に進行す
る一方、ボディ領域２の横方向拡散はドレインオフセッ
ト領域９に向かってゲート電極６直下の半導体層１に進
行する。ドレインオフセット領域９の最終的な拡散長Ｘ
ｊが、ゲート電極６のゲート幅Ｗ（実験例では４μｍ）
とほぼ等しくなる位に縦方向に深く拡散すると、ボディ
領域２とドレインオフセット領域９の横方向拡散がゲー
ト電極６の中央付近でぶつかり合い、不純物濃度の高い
もの同士でＰＮ接合を形成する。なお、砒素の拡散進行
が遅いため、ドレインオフセット領域９用のイオン注入
を先に行って、ボディ領域２用のボロンイオンの注入を
後に行っても、ボロンの拡散進行が砒素の拡散進行に追
いつき、ボディ領域２の拡散長とドレインオフセット領
域９の拡散長とが最終的にほぼ等しくなる。

【００４１】また、ソース領域３の拡散は、ボディ領域
２用のイオン注入および熱処理を施した後、図７中のゲ
ート電極６の右端をマスクに砒素イオンを注入および熱
処理を行って、ソース領域３を形成するから、ソース領
域３とボディ領域２の拡散領域同士が重なる心配は無
い。

【００４２】このようにして、ボディ領域２，ソース領
域３およびドレインオフセット領域９の拡散がなされ、
ゲート電極６，ソース領域３およびドレインオフセット
領域９に所定のバイアスを与えると、ゲート電極６直下
のボディ領域２の表面近傍にチャンネルを形成し、ＭＯ
Ｓトランジスタとして動作する。このＭＯＳトランジス
タのチャンネル長ＣＬは、ソース領域３とボディ領域２
とで形成されるＰＮ接合から、ボディ領域２とドレイン
オフセット領域９とで形成されるＰＮ接合までの距離に
対応し、ゲート電極６のゲート長Ｗに比べ半分以下の距
離となる。

【００４３】なお、上述の二重拡散型ＭＯＳトランジス
タの製造方法は、１つの半導体基板に１つの二重拡散型
ＭＯＳトランジスタを形成するディスクリートタイプの
ものを事例として説明した。しかし、複数のＭＯＳトラ
ンジスタもしくは、ＭＯＳトランジスタとバイポーラト
ランジスタを１つの半導体基板上に形成する半導体集積
回路装置にも応用可能である。即ち、低濃度Ｐ型不純物
の半導体基板にそれよりは濃度の高いＮ型不純物のウエ
ル領域（半導体層１に相当）を複数箇所に形成して、そ
のウエル領域内に上述の工程を施せば、複数のＭＯＳト
ランジスタを１の半導体基板上に集積化することができ
る。

【００４４】また、酸化膜分離技術もしくはＰＮ接合分
離技術を採用して、上述の低濃度Ｎ型の半導体層１（エ
ピタキシャル層）を電気的に分離して複数のエピタキシ
ャル島を低濃度Ｐ型の半導体基板上に形成し、それら複
数のエピタキシャル島内に上述の工程を施すことによっ
ても、複数のＭＯＳトランジスタを１の半導体基板上に
集積化することができる。

【００４５】次に、図８を用いて本発明の他の実施形態
を説明する。図８において、図１の実施形態と同様の箇
所は同一番号を付与しており、２は中濃度Ｐ型不純物の
ボディ領域、３は高濃度Ｎ型不純物のソース領域、４は
高濃度Ｎ型不純物のドレインコンタクト領域、６はゲー
ト電極、７はドレイン用の金属電極、８はソース用の金
属電極、９は中濃度Ｎ型不純物のドレインオフセット領
域、１９は低濃度Ｐ型不純物の半導体基板、２０は低濃
度Ｎ型不純物のエピタキシャル島、２１は分離層、２２
は絶縁膜であり、絶縁膜２２は数回に分けて形成される
ものを簡略化して図示している。また、分離層２１は、
エピタキシャル層を複数の島に区画し、互いに電気的に
分離するためのもので、エピタキシャル島２０とは逆導
電型であるＰ型不純物半導体で構成し、ＰＮ接合分離法
で分離しても良いし、酸化物質や誘電体物質等の絶縁物
で分離しても良い。

【００４６】図８の実施形態は、低濃度Ｐ型不純物の半
導体基板１９の主面上に低濃度Ｎ型不純物のエピタキシ
ャルを堆積し、そのエピタキシャルの所定箇所を分離層
２１で区画して、エピタキシャル島２０（図１の実施形
態の半導体層１に相当）を形成し、そのエピタキシャル
島２０内に上述の二重拡散型ＭＯＳトランジスタを形成
した事例である。但し、上述の実施形態では、砒素イオ
ンを注入してドレインオフセット領域９を形成したが、
この実施形態では燐イオンを注入した後に熱処理を行っ
てドレインオフセット領域９を形成する。この点で上述
の実施形態と異なり、その後の工程については上述の実
施形態と同様に、ボロンイオンを注入した後に熱処理を
行ってボディ領域２を形成し、ボディ領域２内の所定箇
所および、ドレインオフセット領域９内の所定箇所に砒
素イオンを注入して、ソース領域３およびドレインコン
タクト領域４を形成する。

【００４７】従って、燐の拡散速度は砒素に比べて速
く、ボロンの拡散速度と同程度であり、燐のイオン注入
をボディ領域２形成前に行うため、図８の実施形態では
ドレインオフセット領域９はボディ領域２より深く拡散
される。ドレインオフセット領域９がボディ領域２の端
部と広い範囲で接するため、小さいオン抵抗でＭＯＳト
ランジスタを動作させることができる。

【００４８】この実施形態は、エピタキシャル島２０の
膜厚が１０μｍ以上の厚さ時に有効であり、エピタキシ
ャルの膜厚を厚くして、分離層２１で絶縁分離したその
他のエピタキシャル島に高耐圧用デバイス（図示せず）
を形成する一方、このエピタキシャル島２０に二重拡散
型ＭＯＳトランジスタを形成して大電流を駆動する半導
体集積回路装置を構成することが可能であり、後述する
埋め込み拡散領域（図９中の２３）が無くとも、オン抵
抗を小さくすることができる。

【００４９】次に、図９を用いて本発明の他の実施形態
を説明する。図９において、図１の実施形態と同様の箇
所は同一番号を付与しており、２は中濃度Ｐ型不純物の
ボディ領域、３は高濃度Ｎ型不純物のソース領域、６は
ゲート電極、７はドレイン用の金属電極、８はソース用
の金属電極、１９は低濃度Ｐ型不純物の半導体基板、２
０は低濃度Ｎ型不純物のエピタキシャル島、２１は分離
層、２２は絶縁膜、２３は高濃度Ｎ型不純物の埋め込み
拡散領域、２４は中濃度Ｎ型不純物のドレインオフセッ
ト領域であり、絶縁膜２２は数回に分けて形成されるも
のを簡略化して図示している。また、分離層２１は、エ
ピタキシャル層を複数の島に区画し、互いに電気的に分
離するためのもので、エピタキシャル島２０とは逆導電
型であるＰ型不純物半導体で構成し、ＰＮ接合分離法で
分離しても良いし、酸化物質や誘電体物質等の絶縁物で
分離しても良い。

【００５０】次に、図９の実施形態は、まず、低濃度Ｐ
型不純物の半導体基板１９の主面の所定領域に高濃度Ｎ
型不純物を拡散した後に、低濃度Ｎ型不純物のエピタキ
シャルを堆積して、エピタキシャルの下層部に高濃度Ｎ
型不純物の埋め込み拡散領域２３を形成する。その後、
選択的に分離層２１を形成し、そのエピタキシャルの所
定箇所を区画して、エピタキシャル島２０（図１の実施
形態の半導体層１に相当）を形成し、そのエピタキシャ
ル島２０内に二重拡散型ＭＯＳトランジスタを形成した
事例である。この事例では、ゲート電極６をマスクとし
て活用したセルフアライン方式でエピタキシャル島２０
内にボロンをイオン注入して中濃度Ｐ型不純物のボディ
領域２を形成した後、ゲート電極６をマスクとして活用
したセルフアライン方式で砒素のイオン注入を行い、ボ
ディ領域２内に高濃度Ｎ型不純物のソース領域３を、エ
ピタキシャル島２０内に中濃度Ｎ型不純物のドレインオ
フセット領域２４をそれぞれ浅く形成する。この実施形
態は、図８の実施形態と比較すると、拡散長の深いドレ
インオフセット領域９を無くし、ドレインコンタクト領
域４をゲート電極６の端部の直下まで延在させて、拡散
長の浅いドレインオフセット領域２４としたものであ
り、エピタキシャル島２０の下層部、言い換えるとエピ
タキシャル島２０と半導体基板１９との界面の所定領域
に高濃度Ｎ型不純物の埋め込み拡散領域２３を設けた点
で図８の実施形態と異なる。

【００５１】この実施形態は、エピタキシャル厚が６μ
ｍ以下の厚さの薄いエピタキシャル島２０に二重拡散型
ＭＯＳトランジスタを形成する時に有効である。即ち、
ドレイン用の金属電極７から供給される電流は、中濃度
Ｎ型不純物のドレインオフセット領域２４を伝わってボ
ディ領域２の近傍まで電流を流すので、その電流経路の
抵抗成分を小さくする。その一方で、金属電極７直下部
分に置いて、金属電極７からドレインオフセット領域２
４→エピタキシャル島２０→埋め込み拡散領域２３の経
路で下方向に電流を伝え、高濃度Ｎ型不純物の埋め込み
拡散領域２３を横方向に電流を伝え、ボディ領域２のチ
ャンネルを形成する直下の埋め込み拡散領域２３の部分
→エピタキシャル島２０→ボディ領域２の経路で上方向
に伝える、迂回経路の抵抗成分も小さくして、オン抵抗
を小さくすることができる。従って、エピタキシャルの
膜厚を厚くすると、例えば、１０μｍ厚を越え２０μｍ
厚にすると、オン抵抗を小さくする効果はほとんど無く
なる。

【００５２】また、その他の実施形態について、図８と
図９を参照しながら説明する。図８の実施形態で、エピ
タキシャル厚を１０μｍとし、分離層２１で分離された
その他の島に高耐圧デバイスを形成する事例を上述し
た。この時、図８の絶縁膜２２及び金属電極７，８の上
に層間絶縁膜（図示せず）を形成して周辺回路の配線を
引き回す多層配線プロセスを活用した半導体集積回路装
置を構成する場合、ソース用金属電極８とドレイン用電
極７との間には大きな電圧を与えないが、エピタキシャ
ル島２０に高い電位が与えられるような回路を半導体集
積回路装置内に集積化することがある。この時、金属電
極７とその上層を走る配線との間に大きな電圧が加わっ
て、その層間絶縁膜が破損するという不都合が生じるこ
とがある。この場合、図８中のＮ型のエピタキシャル島
２０とＰ型の半導体基板１９との界面の所定領域に埋め
込み拡散領域（図９中の２３に相当）を形成して、半導
体基板１９と埋め込み拡散領域２３とのＰＮ接合をブレ
ークダウンさせ、そのブレークダウン現象でエピタキシ
ャル島２０の電位を制限して、層間絶縁膜の破損を防止
する一方で、拡散長の深い中濃度Ｎ型不純物のドレイン
オフセット領域９の働きによって、オン抵抗を小さくす
ることができる。

【００５３】

【発明の効果】以上のように、本発明の半導体装置は、
半導体層に比べて不純物濃度の高いドレインオフセット
領域をボディ領域に近接して形成した構成であるため、
ドレイン用の金属電極からチャンネル領域に至るまでの
抵抗成分を小さくすることができ、ＭＯＳトランジスタ
のオン抵抗を小さくし、大電流を駆動することができ
る。

【００５４】また、本発明の半導体装置の製造方法は、
ゲート電極をマスクとして活用したセルフアライン方式
で、ボディ領域，ソース領域ならびにドレインオフセッ
ト領域を形成するため、少ない製造ばらつきでオン抵抗
の小さいＭＯＳトランジスタを容易に製作できる。

【図面の簡単な説明】

【図１】本発明の一実施形態における半導体装置が完成
した時の断面構造図

【図２】本発明の実施形態における半導体装置の製造方
法を説明するための工程断面図

【図３】本発明の実施形態における半導体装置の製造方
法を説明するための工程断面図

【図４】本発明の実施形態における半導体装置の製造方
法を説明するための工程断面図

【図５】本発明の実施形態における半導体装置の製造方
法を説明するための工程断面図

【図６】本発明の実施形態における半導体装置の製造方
法を説明するための工程断面図

【図７】実施の形態における拡散長Ｘｊを説明するため
の要部断面構造図

【図８】本発明のその他の実施形態における半導体装置
の断面構造図

【図９】本発明のその他の実施形態における半導体装置
の断面構造図

【図１０】従来の半導体装置の断面構造図

【符号の説明】

１ 低濃度Ｎ型の半導体層 ２ Ｐ型のボディ領域 ３ 高濃度Ｎ型のソース領域 ４ 高濃度Ｎ型のドレインコンタクト領域 ６ ゲート電極 ７ ドレイン用の金属電極 ８ ソース用の金属電極 ９ ドレインオフセット領域 １０ 第１の絶縁膜 １１ 第２の絶縁膜 １２ ゲート絶縁膜

Claims (8)

【特許請求の範囲】
1. 【請求項１】 一主面に一導電型不純物の半導体層を有
   した半導体基板と、 前記半導体層内に深く拡散された逆導電型不純物のボデ
   ィ領域と、 前記ボディ領域内に浅く拡散された一導電型不純物のソ
   ース領域と、 前記ソース領域から離間し且つ前記ボディ領域に近接し
   て前記半導体層内に拡散された一導電型不純物のドレイ
   ンオフセット領域と、 前記ソース領域と前記ドレインオフセット領域との間の
   領域上を覆うように形成されたゲート電極とを具備し、 前記ソース領域と前記ボディ領域とを結線した半導体装
   置。
2. 【請求項２】 一主面に低濃度一導電型不純物の半導体
   層を有した半導体基板と、 前記半導体層内に深く拡散された中濃度逆導電型不純物
   のボディ領域と、 前記ボディ領域内に浅く拡散された高濃度一導電型不純
   物のソース領域と、 前記ソース領域から離間し且つ前記ボディ領域に接して
   前記半導体層内に深く拡散された中濃度一導電型不純物
   のドレインオフセット領域と、 前記ドレインオフセット領域内に浅く拡散された高濃度
   一導電型不純物のドレインコンタクト領域と、 前記ソース領域と前記ドレインオフセット領域との間の
   領域上を覆うように形成されたゲート電極とを具備し、 前記ソース領域と前記ボディ領域とを結線した半導体装
   置。
3. 【請求項３】 ドレインオフセット領域の拡散長がゲー
   ト電極のゲート幅とほぼ等しいことを特徴とする請求項
   ２記載の半導体装置。
4. 【請求項４】 一主面に低濃度一導電型不純物のエピタ
   キシャル島を有した逆導電型の半導体基板と、 前記エピタキシャル島内に深く拡散された中濃度逆導電
   型不純物のボディ領域と、 前記ボディ領域内に浅く拡散された高濃度一導電型不純
   物のソース領域と、 前記ソース領域から離間し且つ前記ボディ領域に接して
   前記エピタキシャル島内に深く拡散された中濃度一導電
   型不純物のドレインオフセット領域と、 前記ドレインオフセット領域内に浅く拡散された高濃度
   一導電型不純物のドレインコンタクト領域と、 前記ソース領域と前記ドレインオフセット領域との間の
   領域上を覆うように形成されたゲート電極とを具備し、 前記ソース領域と前記ボディ領域とを結線した半導体装
   置。
5. 【請求項５】 一主面に低濃度一導電型不純物のエピタ
   キシャル島を有した逆導電型の半導体基板と、 前記エピタキシャル島の下層部にあって前記半導体基板
   との界面の所定領域に形成された一導電型不純物の埋め
   込み拡散領域と、 前記エピタキシャル島内に深く拡散された中濃度逆導電
   型不純物のボディ領域と、 前記ボディ領域内に浅く拡散された高濃度一導電型不純
   物のソース領域と、 前記ソース領域から離間しかつ前記ボディ領域に近接し
   て前記エピタキシャル島内に浅く拡散された中濃度一導
   電型不純物のドレインオフセット領域と、 前記ソース領域と前記ドレインオフセット領域との間の
   領域上を覆うように形成されたゲート電極とを具備し、 前記ソース領域と前記ボディ領域とを結線した半導体装
   置。
6. 【請求項６】 一主面に低濃度一導電型不純物の半導体
   層を有する半導体基板上の絶縁膜の所定領域を開口し、
   その開口内の前記半導体層上にゲート絶縁膜とゲート電
   極を選択的に積層して、前記ゲート電極を挟んで第１の
   開口部と第２の開口部を形成した後、前記半導体層にセ
   ルフアライン方式で不純物を導入して半導体装置を製造
   する方法であって、 前記第１の開口部より逆導電型不純物を選択的に導入し
   てボディ領域を形成する工程と、 前記第２の開口部より一導電型不純物を選択的に導入し
   てドレインオフセット領域を形成する工程と、 前記半導体基板上にパターニングしたレジスト層を形成
   し、前記レジスト層と前記ゲート電極とをマスクに一導
   電型不純物を導入して、前記ボディ領域内に高濃度一導
   電型不純物のソース領域を形成すると共に、前記ドレイ
   ンオフセット領域内に高濃度一導電型不純物のドレイン
   コンタクト領域を形成する工程とを有し、 それらの工程後に前記ソース領域と前記ボディ領域とを
   結線することを特徴とする半導体装置の製造方法。
7. 【請求項７】 ドレインオフセット領域の最終的な拡散
   長がゲート電極の幅とほぼ等しくなるように、各工程の
   熱処理によって前記ドレインオフセット領域の拡散を進
   行させることを特徴とする請求項６記載の半導体装置の
   製造方法。
8. 【請求項８】 一主面に低濃度一導電型不純物の半導体
   層を有する半導体基板上の絶縁膜の所定領域を開口した
   後、その開口内の前記半導体層上にゲート絶縁膜とゲー
   ト電極を選択的に積層し、前記ゲート電極を挟んで第１
   の開口部と第２の開口部を形成する第１の行程と、 次に、少なくとも前記第１の開口部を第１のレジスト層
   で覆って前記第２の開口部より一導電型不純物をイオン
   注入した後、前記第１のレジスト層を除去して熱処理を
   行い前記半導体層にドレインオフセット領域を形成する
   第２の行程と、 次に、少なくとも前記第２の開口部を第２のレジスト層
   で覆って前記第１の開口部より逆導電型不純物をイオン
   注入した後、前記第２のレジスト層を除去して熱処理を
   行い前記半導体層にボディ領域を形成する第３の行程
   と、 次に、前記半導体基板上にパターニングした第３のレジ
   スト層を形成し、前記第３のレジスト層と前記ゲート電
   極とのマスクによって、第３の開口部を前記ボディ領域
   内に形成すると共に、前記ドレインオフセット領域内に
   前記第３のレジスト層による第４の開口部を形成する第
   ４の工程と、 次に、前記第３の開口部および前記第４の開口部を介し
   て一導電型不純物をイオン注入し、前記第３の開口部に
   対応した箇所に高濃度一導電型不純物のソース領域を形
   成すると共に、前記第４の開口部に対応した箇所に高濃
   度一導電型不純物のドレインコンタクト領域を形成する
   第５の工程とを有し、 それらの工程後に前記ソース領域と前記ボディ領域を結
   線することを特徴とする半導体装置の製造方法。