JPH11298380A - クロック生成回路 - Google Patents
クロック生成回路Info
- Publication number
- JPH11298380A JPH11298380A JP10095796A JP9579698A JPH11298380A JP H11298380 A JPH11298380 A JP H11298380A JP 10095796 A JP10095796 A JP 10095796A JP 9579698 A JP9579698 A JP 9579698A JP H11298380 A JPH11298380 A JP H11298380A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- reference signal
- signal
- unit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000010363 phase shift Effects 0.000 description 4
- 238000009434 installation Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Position Fixing By Use Of Radio Waves (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【課題】 クロック生成ユニットを冗長的に有するクロ
ック生成回路において、運用系ユニットから待機系ユニ
ットへの切替えを、自立的に且つ同期を取って行うこと
ができるクロック生成回路を提供することである。 【解決手段】 待機系ユニットがＧＰＳからの基準信号
を正常に受信することが可能であるとき、自走運転中の
運用系ユニットの出力クロックを監視し、待機系ユニッ
トのＧＰＳ受信機からの基準信号と所定値以上の位相差
が生じたときに、出力クロックに影響を与えないタイミ
ングで、運用系・待機系を切替えるようにした。
ック生成回路において、運用系ユニットから待機系ユニ
ットへの切替えを、自立的に且つ同期を取って行うこと
ができるクロック生成回路を提供することである。 【解決手段】 待機系ユニットがＧＰＳからの基準信号
を正常に受信することが可能であるとき、自走運転中の
運用系ユニットの出力クロックを監視し、待機系ユニッ
トのＧＰＳ受信機からの基準信号と所定値以上の位相差
が生じたときに、出力クロックに影響を与えないタイミ
ングで、運用系・待機系を切替えるようにした。
Description
【０００１】
【発明の属する技術分野】本発明はクロック生成回路に
関し、特に、移動体通信システムの基地局装置で用いら
れ、ＧＰＳからのパルス信号に基づいてクロックを生成
するクロック生成回路に関する。
関し、特に、移動体通信システムの基地局装置で用いら
れ、ＧＰＳからのパルス信号に基づいてクロックを生成
するクロック生成回路に関する。
【０００２】
【従来の技術】従来から、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏ
ｓｉｔｉｏｎｉｇ Ｓｙｓｔｅｍ；グローバル測位シス
テム）によって、自己の位置検出を行うシステムが提供
されている。このＧＰＳでは、たとえば１パルス／秒の
正確な周期のパルス信号を送信している。移動体通信シ
ステムの基地局装置には、このＧＰＳからのパルス信号
をＧＰＳ受信機によって受信し、ＧＰＳ受信機が出力す
る基準信号に基づいて正確なクロックを生成するクロッ
ク生成回路を採用しているものがある。
ｓｉｔｉｏｎｉｇ Ｓｙｓｔｅｍ；グローバル測位シス
テム）によって、自己の位置検出を行うシステムが提供
されている。このＧＰＳでは、たとえば１パルス／秒の
正確な周期のパルス信号を送信している。移動体通信シ
ステムの基地局装置には、このＧＰＳからのパルス信号
をＧＰＳ受信機によって受信し、ＧＰＳ受信機が出力す
る基準信号に基づいて正確なクロックを生成するクロッ
ク生成回路を採用しているものがある。
【０００３】このようなクロック生成回路においては、
内部のクロック生成ユニットを冗長的に設け、クロック
生成回路の信頼性を向上させる手段がよく用いられてい
る。すなわち、クロック生成回路は、現在使用中の運用
系ユニットと、運用系ユニットと同じ構成で予備の待機
系ユニットとを有する。
内部のクロック生成ユニットを冗長的に設け、クロック
生成回路の信頼性を向上させる手段がよく用いられてい
る。すなわち、クロック生成回路は、現在使用中の運用
系ユニットと、運用系ユニットと同じ構成で予備の待機
系ユニットとを有する。
【０００４】従来、このような冗長構成のクロック生成
回路では、運用系ユニットのＧＰＳ受信機からの基準信
号の停止を検出し、自走運転を行う機能を有している。
この自走運転とはＧＰＳからのパルス信号によらず、内
部でクロックを生成し出力する運転である。これは、Ｇ
ＰＳアンテナの設置条件等によりＧＰＳ受信機に入力さ
れるパルス信号のレベルが常に一定の強度ではなく微弱
なレベルとなる場合、ＧＰＳ受信機は基準信号の出力を
停止する可能性があるためである。
回路では、運用系ユニットのＧＰＳ受信機からの基準信
号の停止を検出し、自走運転を行う機能を有している。
この自走運転とはＧＰＳからのパルス信号によらず、内
部でクロックを生成し出力する運転である。これは、Ｇ
ＰＳアンテナの設置条件等によりＧＰＳ受信機に入力さ
れるパルス信号のレベルが常に一定の強度ではなく微弱
なレベルとなる場合、ＧＰＳ受信機は基準信号の出力を
停止する可能性があるためである。
【０００５】従来、このように自走運転になった場合で
あっても、待機系ユニットの基準信号の有無に関わらず
に、使用するクロック生成ユニットを運用系ユニットか
ら待機系ユニットへと自立的に切替える動作は行われ
ず、オペレータによって運用系ユニットから待機系ユニ
ットへの切替えが行われていた。
あっても、待機系ユニットの基準信号の有無に関わらず
に、使用するクロック生成ユニットを運用系ユニットか
ら待機系ユニットへと自立的に切替える動作は行われ
ず、オペレータによって運用系ユニットから待機系ユニ
ットへの切替えが行われていた。
【０００６】
【発明が解決しようとする課題】しかし、上述の従来技
術には以下のような問題点があった。
術には以下のような問題点があった。
【０００７】自走運転の場合に内部で生成するクロック
の精度には限界があり、自走運転の際に生成するクロッ
クと正確なクロックとの間には徐々に位相ずれが生じて
きてしまう。すなわち、第１の問題点は、自走運転によ
り生じた出力クロックの位相ずれによって、クロック生
成回路からのクロックを利用する他の回路たとえば送信
機や受信機等が許容する位相差を超えるクロックを、他
の回路に供給してしまうこと可能性があることである。
これは、待機系ユニットが正常な基準信号を有している
にも関わらず、待機系ユニットへの切替えを自立的に行
う手段を有していないからである。
の精度には限界があり、自走運転の際に生成するクロッ
クと正確なクロックとの間には徐々に位相ずれが生じて
きてしまう。すなわち、第１の問題点は、自走運転によ
り生じた出力クロックの位相ずれによって、クロック生
成回路からのクロックを利用する他の回路たとえば送信
機や受信機等が許容する位相差を超えるクロックを、他
の回路に供給してしまうこと可能性があることである。
これは、待機系ユニットが正常な基準信号を有している
にも関わらず、待機系ユニットへの切替えを自立的に行
う手段を有していないからである。
【０００８】また、第２の問題点は、オペレータによっ
て運用系ユニットから待機系ユニットへの切替動作にお
いて、出力クロックに影響を与える可能性があることで
ある。これは、運用系ユニットにオペレータが外部より
切替信号を入力した場合、切替タイミングを生成するた
めの基準信号が停止しているため、運用系・待機系を非
同期で切替えることになるからである。
て運用系ユニットから待機系ユニットへの切替動作にお
いて、出力クロックに影響を与える可能性があることで
ある。これは、運用系ユニットにオペレータが外部より
切替信号を入力した場合、切替タイミングを生成するた
めの基準信号が停止しているため、運用系・待機系を非
同期で切替えることになるからである。
【０００９】本発明は上記の点にかんがみてなされたも
ので、クロック生成ユニットを冗長的に有するクロック
生成回路において、運用系ユニットから待機系ユニット
への切替えを、自立的に且つ同期を取って行うことがで
きるクロック生成回路を提供することを目的とする。
ので、クロック生成ユニットを冗長的に有するクロック
生成回路において、運用系ユニットから待機系ユニット
への切替えを、自立的に且つ同期を取って行うことがで
きるクロック生成回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は上記の目的を達
成するために、ＧＰＳ受信機からの基準信号に基づきＶ
ＣＸＯを制御して高精度のクロックを生成するユニット
を運用系・待機系の冗長構成とし、運用系ユニットから
クロックを出力するシステムにおいて、運用系ユニット
がＧＰＳ受信機からの基準信号を何らかの原因で受信で
きなくなったとき、運用系ユニットの内部回路において
基準信号が停止したときのＶＣＸＯの制御状態で自走運
転して待機系ユニットへの切替が発生しない構成とし、
待機系ユニットがＧＰＳからの基準信号を正常に受信す
ることが可能であるとき、自走運転中の運用系ユニット
の出力クロックを監視し、待機系ユニットのＧＰＳ受信
機からの基準信号と所定値以上の位相差が生じたとき
に、出力クロックに影響を与えないタイミングで、運用
系・待機系を切替えることにより、システムに許容され
る位相差を超えるクロックを他の回路に供給することの
ないようにした。
成するために、ＧＰＳ受信機からの基準信号に基づきＶ
ＣＸＯを制御して高精度のクロックを生成するユニット
を運用系・待機系の冗長構成とし、運用系ユニットから
クロックを出力するシステムにおいて、運用系ユニット
がＧＰＳ受信機からの基準信号を何らかの原因で受信で
きなくなったとき、運用系ユニットの内部回路において
基準信号が停止したときのＶＣＸＯの制御状態で自走運
転して待機系ユニットへの切替が発生しない構成とし、
待機系ユニットがＧＰＳからの基準信号を正常に受信す
ることが可能であるとき、自走運転中の運用系ユニット
の出力クロックを監視し、待機系ユニットのＧＰＳ受信
機からの基準信号と所定値以上の位相差が生じたとき
に、出力クロックに影響を与えないタイミングで、運用
系・待機系を切替えることにより、システムに許容され
る位相差を超えるクロックを他の回路に供給することの
ないようにした。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１２】図１は、本発明によるクロック生成回路の
一実施の形態のブロック図である。
一実施の形態のブロック図である。
【００１３】図１に示すように、クロック生成回路１
は、運用系ユニット２と待機系ユニット３とＧＰＳアン
テナ４および５とから構成される。運用系ユニット２と
待機系ユニット３およびＧＰＳアンテナ４と５とは冗長
構成となっており、すなわちそれぞれ同じ構成となって
いる。通常は運用系ユニット２からクロックを出力し、
待機系ユニット３では運用系ユニット２と同様にクロッ
クを生成しているが、出力のみを停止している。
は、運用系ユニット２と待機系ユニット３とＧＰＳアン
テナ４および５とから構成される。運用系ユニット２と
待機系ユニット３およびＧＰＳアンテナ４と５とは冗長
構成となっており、すなわちそれぞれ同じ構成となって
いる。通常は運用系ユニット２からクロックを出力し、
待機系ユニット３では運用系ユニット２と同様にクロッ
クを生成しているが、出力のみを停止している。
【００１４】図２は、図１に示した運用系ユニット２の
内部構成を示すブロック図である。
内部構成を示すブロック図である。
【００１５】図１に示した待機系ユニット３の内部構成
については、運用系ユニット２と同様であるので、図２
においては図示を省略してある。
については、運用系ユニット２と同様であるので、図２
においては図示を省略してある。
【００１６】図２に示すように、運用系ユニット２は、
ＧＰＳアンテナ４を介してＧＰＳからのパルス信号を受
信するＧＰＳ受信機２１と、ＧＰＳ受信機２１からの基
準信号に基づいてＶＣＸＯ（ｖｏｌｔａｇｅ ｃｏｎｔ
ｒｏｌｌｅｄ ｃｒｙｓｔａｌ ｏｓｃｉｌｌａｔｏ
ｒ；電圧制御水晶発振器）２３を制御するＶＣＸＯ制御
部２２と、ＶＣＸＯ制御部２２に制御され所定周波数の
信号を出力するＶＣＸＯ２３と、ＶＣＸＯ２３からの信
号を所定の分周率で分周しクロックとして出力する分周
部２４と、切替制御部２６からの指示に基づいて分周部
２４からのクロックを出力するゲート２５と、ゲート２
５に対してクロックの出力可否を指示する切替制御部２
６とから構成される。
ＧＰＳアンテナ４を介してＧＰＳからのパルス信号を受
信するＧＰＳ受信機２１と、ＧＰＳ受信機２１からの基
準信号に基づいてＶＣＸＯ（ｖｏｌｔａｇｅ ｃｏｎｔ
ｒｏｌｌｅｄ ｃｒｙｓｔａｌ ｏｓｃｉｌｌａｔｏ
ｒ；電圧制御水晶発振器）２３を制御するＶＣＸＯ制御
部２２と、ＶＣＸＯ制御部２２に制御され所定周波数の
信号を出力するＶＣＸＯ２３と、ＶＣＸＯ２３からの信
号を所定の分周率で分周しクロックとして出力する分周
部２４と、切替制御部２６からの指示に基づいて分周部
２４からのクロックを出力するゲート２５と、ゲート２
５に対してクロックの出力可否を指示する切替制御部２
６とから構成される。
【００１７】本実施の形態においては、運用系ユニット
２のＧＰＳ受信機２１からの基準信号の停止により、Ｖ
ＣＸＯ制御部２２がＶＣＸＯ２３を制御し、クロックを
自走運転により生成する場合、待機系ユニット３のＧＰ
Ｓ受信機が基準信号を正常に出力することが可能であっ
て、且つ、待機系ユニット３の切替制御部が測定した運
用系ユニット２の出力クロックと基準信号との位相差が
所定値以上のときには、運用系と待機系の自立切替動作
を行う。
２のＧＰＳ受信機２１からの基準信号の停止により、Ｖ
ＣＸＯ制御部２２がＶＣＸＯ２３を制御し、クロックを
自走運転により生成する場合、待機系ユニット３のＧＰ
Ｓ受信機が基準信号を正常に出力することが可能であっ
て、且つ、待機系ユニット３の切替制御部が測定した運
用系ユニット２の出力クロックと基準信号との位相差が
所定値以上のときには、運用系と待機系の自立切替動作
を行う。
【００１８】また、外部切替信号を待機系ユニット３に
入力することにより運用系・待機系を強制的に切替える
機能を有している。
入力することにより運用系・待機系を強制的に切替える
機能を有している。
【００１９】以下、図２を参照し、本実施の形態につい
てさらに詳細に説明する。
てさらに詳細に説明する。
【００２０】運用系ユニット２は、ＧＰＳアンテナ４を
介してＧＰＳからのパルス信号を受信したＧＰＳ受信機
２１が基準信号を生成し、ＶＣＸＯ制御部２２および切
替制御部２６に出力している。
介してＧＰＳからのパルス信号を受信したＧＰＳ受信機
２１が基準信号を生成し、ＶＣＸＯ制御部２２および切
替制御部２６に出力している。
【００２１】ＶＣＸＯ制御部２２は、ＧＰＳ受信機２１
からの基準信号と、ＶＣＸＯ２３の出力を分周部２４に
て基準信号と同一周波数に分周されたループバック信号
との位相比較をし、位相がずれている場合、ＶＣＸＯ２
３の周波数制御電圧を位相が一致するように制御する機
能と、基準信号が停止したことを検出し、前記周波数制
御電圧を保持する機能とを有している。
からの基準信号と、ＶＣＸＯ２３の出力を分周部２４に
て基準信号と同一周波数に分周されたループバック信号
との位相比較をし、位相がずれている場合、ＶＣＸＯ２
３の周波数制御電圧を位相が一致するように制御する機
能と、基準信号が停止したことを検出し、前記周波数制
御電圧を保持する機能とを有している。
【００２２】ＶＣＸＯ２３は、ＶＣＸＯ制御部２２から
の周波数制御電圧により所定周波数の信号を出力する。
分周部２４は、前記ループバック信号と、クロック生成
回路１の外部の他ユニットが必要とするクロックをＶＣ
ＸＯ２３の出力信号から生成する。ゲート２５は生成さ
れたクロックを運用系ユニット２より外部へ出力する。
の周波数制御電圧により所定周波数の信号を出力する。
分周部２４は、前記ループバック信号と、クロック生成
回路１の外部の他ユニットが必要とするクロックをＶＣ
ＸＯ２３の出力信号から生成する。ゲート２５は生成さ
れたクロックを運用系ユニット２より外部へ出力する。
【００２３】切替制御部２６は、ゲート２５の出力制御
を行う機能と、ＧＰＳ受信機２１からの基準信号と生成
され出力されるクロックとの位相差を測定し、この位相
差が所定値以上である場合、切替信号によって他系（待
機系ユニット２）を運用停止とし、さらに自系（運用系
ユニット２）を運用状態とする自立切替機能を有してい
る。また、外部切替信号を待機系ユニット３に入力する
ことにより運用系・待機系を強制的に切替える機能を有
している。
を行う機能と、ＧＰＳ受信機２１からの基準信号と生成
され出力されるクロックとの位相差を測定し、この位相
差が所定値以上である場合、切替信号によって他系（待
機系ユニット２）を運用停止とし、さらに自系（運用系
ユニット２）を運用状態とする自立切替機能を有してい
る。また、外部切替信号を待機系ユニット３に入力する
ことにより運用系・待機系を強制的に切替える機能を有
している。
【００２４】待機系ユニット３は運用系ユニット２と同
一の構成を有しているため説明は省略する。
一の構成を有しているため説明は省略する。
【００２５】次に、本実施の形態の動作について詳細に
説明する。
説明する。
【００２６】図３は、図２に示した実施の形態の動作を
示すタイミングチャートである。
示すタイミングチャートである。
【００２７】図３を参照すると、通常、運用系ユニット
２および待機系ユニット３はユニット内部において位相
同期した基準信号を受けており、クロックを利用する他
の回路に運用系ユニット２からクロックを供給している
が、時刻Ｔ１において何らかの原因たとえばＧＰＳアン
テナ４またはＧＰＳ受信機２１の故障により基準信号が
停止した場合、基準信号が停止したことを検出したＶＣ
ＸＯ制御部２２は基準信号とループバック信号の位相比
較を中止し、基準信号が停止したときのＶＣＸＯ２３の
制御電圧を維持し、自走運転を行う。
２および待機系ユニット３はユニット内部において位相
同期した基準信号を受けており、クロックを利用する他
の回路に運用系ユニット２からクロックを供給している
が、時刻Ｔ１において何らかの原因たとえばＧＰＳアン
テナ４またはＧＰＳ受信機２１の故障により基準信号が
停止した場合、基準信号が停止したことを検出したＶＣ
ＸＯ制御部２２は基準信号とループバック信号の位相比
較を中止し、基準信号が停止したときのＶＣＸＯ２３の
制御電圧を維持し、自走運転を行う。
【００２８】自走運転とする理由は、ＧＰＳアンテナ４
の設置条件によりＧＰＳ受信機２１に入力される信号レ
ベルが常に一定の強度ではなく微弱なレベルとなった場
合、基準信号の出力を停止する可能性があるためであ
る。
の設置条件によりＧＰＳ受信機２１に入力される信号レ
ベルが常に一定の強度ではなく微弱なレベルとなった場
合、基準信号の出力を停止する可能性があるためであ
る。
【００２９】また、待機系ユニット３のＧＰＳアンテナ
５とＧＰＳ受信機は正常に動作し、基準信号も正常に出
力している場合、待機系ユニット３の切替制御部は、待
機系ユニット３のＧＰＳ受信機からの基準信号と運用系
ユニット２が出力しているクロックとの位相差を測定す
ることが可能である。図２を参照すると、運用系ユニッ
ト２の切替制御部２６には運用系ユニット２のゲート２
５からのクロックのみが入力されているように見える
が、図１に示すようにクロックの線路はつながっている
ため、運用系ユニット２のゲート２５が出力停止中には
この線路には待機系ユニット３からのクロックのみが存
在し、結果として運用系ユニット２の切替制御部２６で
は待機系ユニット３が出力しているクロックを得ること
ができる。同様に、待機系ユニット３の切替制御部では
運用系ユニット２が出力しているクロックを得ることが
できる。
５とＧＰＳ受信機は正常に動作し、基準信号も正常に出
力している場合、待機系ユニット３の切替制御部は、待
機系ユニット３のＧＰＳ受信機からの基準信号と運用系
ユニット２が出力しているクロックとの位相差を測定す
ることが可能である。図２を参照すると、運用系ユニッ
ト２の切替制御部２６には運用系ユニット２のゲート２
５からのクロックのみが入力されているように見える
が、図１に示すようにクロックの線路はつながっている
ため、運用系ユニット２のゲート２５が出力停止中には
この線路には待機系ユニット３からのクロックのみが存
在し、結果として運用系ユニット２の切替制御部２６で
は待機系ユニット３が出力しているクロックを得ること
ができる。同様に、待機系ユニット３の切替制御部では
運用系ユニット２が出力しているクロックを得ることが
できる。
【００３０】自走運転を行う運用系ユニット２のクロッ
クの位相は、ＶＣＸＯ２３の出力周波数の変動により徐
々に基準信号とずれが生じる。時刻Ｔ２において、位相
のずれが所定値を超えた場合、時刻Ｔ３において出力ク
ロックに影響を与えないタイミングで待機系ユニット３
の切替制御部は運用系ユニット２の切替制御部２６に対
して切替信号を出力する。
クの位相は、ＶＣＸＯ２３の出力周波数の変動により徐
々に基準信号とずれが生じる。時刻Ｔ２において、位相
のずれが所定値を超えた場合、時刻Ｔ３において出力ク
ロックに影響を与えないタイミングで待機系ユニット３
の切替制御部は運用系ユニット２の切替制御部２６に対
して切替信号を出力する。
【００３１】切替信号を受信した運用系ユニット２の切
替制御部２６は、ゲート２５に対して出力停止を指示
し、運用系ユニット２が待機系となるように制御する。
替制御部２６は、ゲート２５に対して出力停止を指示
し、運用系ユニット２が待機系となるように制御する。
【００３２】待機系ユニット３の切替制御部は、運用系
ユニット２の切替制御部２６に対して切替信号を送信し
た後、待機系ユニット３を運用系とするため、待機系ユ
ニット３のゲートに対して出力停止の解除を指示する。
ユニット２の切替制御部２６に対して切替信号を送信し
た後、待機系ユニット３を運用系とするため、待機系ユ
ニット３のゲートに対して出力停止の解除を指示する。
【００３３】図４は、図２に示した実施の形態において
オペレータによる切替えの動作について示すタイミング
チャートである。
オペレータによる切替えの動作について示すタイミング
チャートである。
【００３４】図２を参照すると、切替制御部２６には、
外部から切替制御が可能となるような手段（たとえば押
しボタンスイッチや遠隔システムからの切替パルス）と
して外部切替信号が入力されている。この外部切替信号
を待機系ユニットに入力することにより運用系・待機系
の切替が出力クロックに影響を与えないタイミングで可
能となる。
外部から切替制御が可能となるような手段（たとえば押
しボタンスイッチや遠隔システムからの切替パルス）と
して外部切替信号が入力されている。この外部切替信号
を待機系ユニットに入力することにより運用系・待機系
の切替が出力クロックに影響を与えないタイミングで可
能となる。
【００３５】図４を参照すると、時刻Ｔ１に運用系ユニ
ットの基準信号が停止したと判断したオペレータにより
時刻Ｔ４に外部切替信号が入力され、時刻Ｔ５に待機系
ユニットは出力クロックに影響を与えないタイミングで
切替動作を実施している。
ットの基準信号が停止したと判断したオペレータにより
時刻Ｔ４に外部切替信号が入力され、時刻Ｔ５に待機系
ユニットは出力クロックに影響を与えないタイミングで
切替動作を実施している。
【００３６】次に、本発明の別の実施の形態について図
面を参照して詳細に説明する。
面を参照して詳細に説明する。
【００３７】図５は、図２に示した実施の形態とは別の
実施の形態における運用系ユニット２の内部構成を示す
ブロック図である。
実施の形態における運用系ユニット２の内部構成を示す
ブロック図である。
【００３８】待機系ユニット３の内部構成については、
運用系ユニット２と同様であるので、図５においては図
示を省略してある。
運用系ユニット２と同様であるので、図５においては図
示を省略してある。
【００３９】図５を参照すると、運用系ユニット２のＧ
ＰＳ受信機２１からの基準信号は待機系ユニット３の切
替制御部に入力され、待機系ユニット３のＧＰＳ受信機
からの基準信号は運用系ユニット２の切替制御部２７に
入力されている。また、運用系ユニット２の切替制御部
２７は待機系ユニット３のゲートに対して出力停止の解
除を指示することができ、待機系ユニット３の切替制御
部は運用系ユニット２のゲート２５に対して出力停止の
解除を指示することができる。
ＰＳ受信機２１からの基準信号は待機系ユニット３の切
替制御部に入力され、待機系ユニット３のＧＰＳ受信機
からの基準信号は運用系ユニット２の切替制御部２７に
入力されている。また、運用系ユニット２の切替制御部
２７は待機系ユニット３のゲートに対して出力停止の解
除を指示することができ、待機系ユニット３の切替制御
部は運用系ユニット２のゲート２５に対して出力停止の
解除を指示することができる。
【００４０】このようにすることにより、運用系ユニッ
ト２において運用系・待機系の切替えが出力クロックに
影響を与えないタイミングで可能となる。
ト２において運用系・待機系の切替えが出力クロックに
影響を与えないタイミングで可能となる。
【００４１】この実施の形態では、待機系ユニット３の
切替制御部に障害が発生した場合でも運用系ユニット２
の切替制御部２７が運用系・待機系の切替えを行うこと
ができる。
切替制御部に障害が発生した場合でも運用系ユニット２
の切替制御部２７が運用系・待機系の切替えを行うこと
ができる。
【００４２】通常、運用系ユニット２および待機系ユニ
ット３はユニット内部において位相同期した基準信号を
受けており、クロックを利用する他の回路に運用系ユニ
ット２からクロックを供給しているが、何らかの原因た
とえばＧＰＳアンテナ４またはＧＰＳ受信機２１の故障
により基準信号が停止した場合、基準信号が停止したこ
とを検出したＶＣＸＯ制御部２２は基準信号とループバ
ック信号の位相比較を中止し、基準信号が停止したとき
のＶＣＸＯ２３の制御電圧を維持し、自走運転を行う。
ット３はユニット内部において位相同期した基準信号を
受けており、クロックを利用する他の回路に運用系ユニ
ット２からクロックを供給しているが、何らかの原因た
とえばＧＰＳアンテナ４またはＧＰＳ受信機２１の故障
により基準信号が停止した場合、基準信号が停止したこ
とを検出したＶＣＸＯ制御部２２は基準信号とループバ
ック信号の位相比較を中止し、基準信号が停止したとき
のＶＣＸＯ２３の制御電圧を維持し、自走運転を行う。
【００４３】また、待機系ユニット３のＧＰＳアンテナ
５とＧＰＳ受信機は正常に動作し、基準信号も正常に出
力している場合、運用系ユニット２の切替制御部２７
は、待機系ユニット３のＧＰＳ受信機からの基準信号と
運用系ユニット２が出力しているクロックとの位相差を
測定する。
５とＧＰＳ受信機は正常に動作し、基準信号も正常に出
力している場合、運用系ユニット２の切替制御部２７
は、待機系ユニット３のＧＰＳ受信機からの基準信号と
運用系ユニット２が出力しているクロックとの位相差を
測定する。
【００４４】自走運転を行う運用系ユニット２のクロッ
クの位相は、ＶＣＸＯ２３の出力周波数の変動により徐
々に基準信号とずれが生じる。位相のずれが所定値を超
えた場合、出力クロックに影響を与えないタイミングで
運用系ユニット２の切替制御部２７はゲート２５に対し
て出力停止を指示し、運用系ユニット２が待機系となる
ように制御する。さらに、運用系ユニット２の切替制御
部２７は待機系ユニット３のゲートに対して出力停止の
解除を指示し、待機系ユニット３が運用系となるように
制御する。
クの位相は、ＶＣＸＯ２３の出力周波数の変動により徐
々に基準信号とずれが生じる。位相のずれが所定値を超
えた場合、出力クロックに影響を与えないタイミングで
運用系ユニット２の切替制御部２７はゲート２５に対し
て出力停止を指示し、運用系ユニット２が待機系となる
ように制御する。さらに、運用系ユニット２の切替制御
部２７は待機系ユニット３のゲートに対して出力停止の
解除を指示し、待機系ユニット３が運用系となるように
制御する。
【００４５】なお、上述の実施の形態では、ＶＣＯＸを
用いる場合について説明したが、本発明はこれに限ら
ず、他のＶＣＯ（ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅ
ｄ ｏｓｃｉｌｌａｔｏｒ；電圧制御発振器）を用いる
場合にも適用できることは言うまでもない。
用いる場合について説明したが、本発明はこれに限ら
ず、他のＶＣＯ（ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅ
ｄ ｏｓｃｉｌｌａｔｏｒ；電圧制御発振器）を用いる
場合にも適用できることは言うまでもない。
【００４６】
【発明の効果】以上説明したように、本発明によれば、
クロック生成回路が生成するクロックを利用する他の回
路が許容する位相差を超えるクロックを供給することが
ない。これは、待機系ユニットのＧＰＳ受信機からの基
準信号と運用系ユニットから出力されたクロックとの位
相差を測定し、許容される位相差よりも低い値に設定さ
れた所定の位相差で、運用系・待機系の切替を出力クロ
ックに影響を与えないタイミングで自立的に行うからで
ある。
クロック生成回路が生成するクロックを利用する他の回
路が許容する位相差を超えるクロックを供給することが
ない。これは、待機系ユニットのＧＰＳ受信機からの基
準信号と運用系ユニットから出力されたクロックとの位
相差を測定し、許容される位相差よりも低い値に設定さ
れた所定の位相差で、運用系・待機系の切替を出力クロ
ックに影響を与えないタイミングで自立的に行うからで
ある。
【００４７】また、本発明によれば、運用系・待機系を
強制的に切替えることにって運用系ユニットあるいはＧ
ＰＳアンテナの保守のためにユニット交換を行うことも
できる。
強制的に切替えることにって運用系ユニットあるいはＧ
ＰＳアンテナの保守のためにユニット交換を行うことも
できる。
【図１】本発明によるクロック生成回路の一実施の形態
のブロック図である。
のブロック図である。
【図２】図１に示した運用系ユニットの内部構成を示す
ブロック図である。
ブロック図である。
【図３】図２に示した実施の形態の動作を示すタイミン
グチャートである。
グチャートである。
【図４】図２に示した実施の形態においてオペレータに
よる切替えの動作について示すタイミングチャートであ
る。
よる切替えの動作について示すタイミングチャートであ
る。
【図５】図２に示した実施の形態とは別の実施の形態に
おける運用系ユニットの内部構成を示すブロック図であ
る。
おける運用系ユニットの内部構成を示すブロック図であ
る。
１ クロック生成回路 ２ 運用系ユニット ３ 待機系ユニット ４、５ ＧＰＳアンテナ ２１ ＧＰＳ受信機 ２２ ＶＣＸＯ制御部 ２３ ＶＣＸＯ ２４ 分周部 ２５ ゲート ２６、２７ 切替制御部
Claims (11)
- 【請求項１】 外部から得た基準信号に基づいてクロッ
クを生成するクロック生成回路において、 前記基準信号を得る基準信号取得手段を冗長的に設け、
現在使用中の基準信号取得手段によって基準信号が得ら
れなくなったときに待機中の基準信号取得手段に切替え
て前記基準信号を得る切替手段を設けたことを特徴とす
るクロック生成回路。 - 【請求項２】 前記現在使用中の基準信号取得手段によ
って基準信号が得られなくなったときに、内部でクロッ
クを生成する自走運転手段を設けたことを特徴とする請
求項１に記載のクロック生成回路。 - 【請求項３】 前記現在使用中の基準信号取得手段によ
って基準信号が得られなくなったときに前記自走運転手
段によってクロックを生成し、前記基準信号に基づいて
生成したクロックと前記自走運転手段によって生成した
クロックとの位相差が所定値以上になったとき前記切替
手段によって使用する基準信号取得手段を待機中の基準
信号取得手段に切替える制御手段を設けたことを特徴と
する請求項２に記載のクロック生成回路。 - 【請求項４】 前記外部から得た基準信号がＧＰＳから
のパルス信号を受信して得た基準信号であることを特徴
とする請求項１ないし３のいずれか１項に記載のクロッ
ク生成回路。 - 【請求項５】 ＧＰＳからのパルス信号を受信し該パル
ス信号に基づいた基準信号を出力する第１のＧＰＳ受信
機と、該第１のＧＰＳ受信機からの基準信号に基づいて
クロックを生成する第１のクロック生成ユニットと、Ｇ
ＰＳからのパルス信号を受信し該パルス信号に基づいた
基準信号を出力する第２のＧＰＳ受信機と、該第２のＧ
ＰＳ受信機からの基準信号に基づいてクロックを生成す
る第２のクロック生成ユニットと、通常は前記第１のク
ロック生成ユニットを用いてクロックを生成し、前記第
１のＧＰＳ受信機からの基準信号が得られなくなったと
き第２のクロック生成ユニットを用いてクロックを生成
する切替制御手段とを設けたことを特徴とするクロック
生成回路。 - 【請求項６】 ＧＰＳからのパルス信号を受信し該パル
ス信号に基づいた基準信号を出力する第１のＧＰＳ受信
機と、 入力電圧に基づいて所定周波数の信号を出力する第１の
電圧制御発振器と、 該第１の電圧制御発振器の出力信号を所定周波数に分周
してクロックとして出力する第１の分周部と、 前記第１のＧＰＳ受信機からの基準信号と前記第１の分
周部からのクロックとに基づいて前記第１の電圧制御発
振器の入力電圧を制御する第１の電圧制御発振器制御部
と、 前記第１の分周部からのクロックを入力して出力する第
１のゲートと、 該第１のゲートに対して前記第１の分周部からのクロッ
クの出力可否を指示する第１の切替制御部と、 ＧＰＳからのパルス信号を受信し該パルス信号に基づい
た基準信号を出力する第２のＧＰＳ受信機と、 入力電圧に基づいて所定周波数の信号を出力する第２の
電圧制御発振器と、 該第２の電圧制御発振器の出力信号を所定周波数に分周
してクロックとして出力する第２の分周部と、 前記第２のＧＰＳ受信機からの基準信号と前記第２の分
周部からのクロックとに基づいて前記第２の電圧制御発
振器の入力電圧を制御する第２の電圧制御発振器制御部
と、 前記第２の分周部からのクロックを入力して出力する第
２のゲートと、 該第２のゲートに対して前記第２の分周部からのクロッ
クの出力可否を指示する第２の切替制御部と、 通常は、前記第１のゲートを出力状態にし、前記第２の
ゲートを出力停止状態にする制御手段とを備え、 前記電圧制御発振器制御部が、前記第１のＧＰＳ受信機
からの基準信号の停止を検出した場合には該基準信号の
停止以前に用いていた前記第１の電圧制御発振器の入力
電圧を維持して自走運転を可能とし、 前記第２の切替制御部が、前記第２のＧＰＳ受信機から
の基準信号と前記第１のゲートからのクロックとの位相
差が所定値以上になった場合には、前記第１の切替制御
部に対して切替信号を出力するとともに前記第２のゲー
トを出力状態にし、 前記切替信号を受けた前記第１の切替制御部は前記第１
のゲートを出力停止状態にすることを特徴とするクロッ
ク生成回路。 - 【請求項７】 ＧＰＳからのパルス信号を受信し該パル
ス信号に基づいた基準信号を出力する第１のＧＰＳ受信
機と、 入力電圧に基づいて所定周波数の信号を出力する第１の
電圧制御発振器と、 該第１の電圧制御発振器の出力信号を所定周波数に分周
してクロックとして出力する第１の分周部と、 前記第１のＧＰＳ受信機からの基準信号と前記第１の分
周部からのクロックとに基づいて前記第１の電圧制御発
振器の入力電圧を制御する第１の電圧制御発振器制御部
と、 前記第１の分周部からのクロックを入力して出力する第
１のゲートと、 該第１のゲートに対して前記第１の分周部からのクロッ
クの出力可否を指示する第１の切替制御部と、 ＧＰＳからのパルス信号を受信し該パルス信号に基づい
た基準信号を出力する第２のＧＰＳ受信機と、 入力電圧に基づいて所定周波数の信号を出力する第２の
電圧制御発振器と、 該第２の電圧制御発振器の出力信号を所定周波数に分周
してクロックとして出力する第２の分周部と、 前記第２のＧＰＳ受信機からの基準信号と前記第２の分
周部からのクロックとに基づいて前記第２の電圧制御発
振器の入力電圧を制御する第２の電圧制御発振器制御部
と、 前記第２の分周部からのクロックを入力して出力する第
２のゲートと、 該第２のゲートに対して前記第２の分周部からのクロッ
クの出力可否を指示する第２の切替制御部と、 通常は、前記第１のゲートを出力状態にし、前記第２の
ゲートを出力停止状態にする制御手段とを備え、 前記電圧制御発振器制御部が、前記第１のＧＰＳ受信機
からの基準信号の停止を検出した場合には該基準信号の
停止以前に用いていた前記第１の電圧制御発振器の入力
電圧を維持して自走運転を可能とし、 前記第１の切替制御部が、前記第２のＧＰＳ受信機から
の基準信号と前記第１のゲートからのクロックとの位相
差が所定値以上になった場合には、前記第１のゲートを
出力停止状態にするとともに前記第２のゲートを出力状
態にすることを特徴とするクロック生成回路。 - 【請求項８】 前記第１および第２の電圧制御発振器が
電圧制御水晶発振器であることを特徴とする請求項６ま
たは７に記載のクロック生成回路。 - 【請求項９】 外部から得た基準信号に基づいてクロッ
クを生成し、前記基準信号を得る基準信号取得手段を冗
長的に設けたクロック生成回路の基準信号取得手段切替
方法において、 現在使用中の基準信号取得手段によって基準信号が得ら
れなくなったときに、クロックの同期を取って待機中の
基準信号取得手段に切替えるようにしたことを特徴とす
るクロック生成回路の基準信号取得手段切替方法。 - 【請求項１０】 前記現在使用中の基準信号取得手段に
よって基準信号が得られなくなったときに、内部でクロ
ックを生成し自走運転を行うようにしたことを特徴とす
る請求項１に記載のクロック生成回路の基準信号取得手
段切替方法。 - 【請求項１１】 前記現在使用中の基準信号取得手段に
よって基準信号が得られなくなったときに前記自走運転
を行うことによってクロックを生成し、前記基準信号に
基づいて生成したクロックと前記自走運転によって生成
したクロックとの位相差が所定値以上になったとき、使
用する基準信号取得手段を待機中の基準信号取得手段に
切替えるようにしたことを特徴とする請求項２に記載の
クロック生成回路の基準信号取得手段切替方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10095796A JPH11298380A (ja) | 1998-04-08 | 1998-04-08 | クロック生成回路 |
| US09/288,296 US6339625B1 (en) | 1998-04-08 | 1999-04-08 | Clock generation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10095796A JPH11298380A (ja) | 1998-04-08 | 1998-04-08 | クロック生成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11298380A true JPH11298380A (ja) | 1999-10-29 |
Family
ID=14147415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10095796A Pending JPH11298380A (ja) | 1998-04-08 | 1998-04-08 | クロック生成回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6339625B1 (ja) |
| JP (1) | JPH11298380A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100331396B1 (ko) * | 2000-04-22 | 2002-04-03 | 박종섭 | 이동통신 기지국 시스템에서의 이중화된 ｇｐｓ 장치 |
| WO2003056661A1 (en) * | 2001-12-27 | 2003-07-10 | Harris Communications Austria Gmbh | Redundant gps antenna splitter |
| JP2008035111A (ja) * | 2006-07-27 | 2008-02-14 | Furuno Electric Co Ltd | 二重システム型基準周波数信号発生器 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6839391B2 (en) * | 2002-01-08 | 2005-01-04 | Motorola, Inc. | Method and apparatus for a redundant clock |
| JP4624796B2 (ja) * | 2002-11-21 | 2011-02-02 | ソニー エリクソン モバイル コミュニケーションズ， エービー | 発振周波数の制御 |
| WO2006064404A2 (en) * | 2004-12-17 | 2006-06-22 | Koninklijke Philips Electronics N.V. | Truncation compensation algorithm for iterative reconstruction |
| FR2882207B1 (fr) * | 2005-02-15 | 2007-04-27 | Alcatel Sa | Dispositif de synchronisation a redondance de signaux d'horloge, pour un equipement d'un reseau de transport synchrone |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4922489A (en) * | 1987-10-23 | 1990-05-01 | Siemens Aktiengesellschaft | Circuit configuration for routine testing of the clock supply of a large number of units operated with the same clock |
| DK0415111T3 (da) * | 1989-08-28 | 1996-07-08 | Siemens Ag | Drifts-reserve-taktforsyning til digitale systemer |
| JP2732541B2 (ja) | 1989-12-28 | 1998-03-30 | 日本電気株式会社 | 信号発振装置 |
| GB9109445D0 (en) * | 1991-05-01 | 1991-06-26 | Ncr Co | A circuit for glitch-free switching of asynchronous clock sources |
| US5440313A (en) * | 1993-05-27 | 1995-08-08 | Stellar Gps Corporation | GPS synchronized frequency/time source |
| US5642069A (en) * | 1994-04-26 | 1997-06-24 | Unisys Corporation | Clock signal loss detection and recovery apparatus in multiple clock signal system |
| JP3126610B2 (ja) | 1994-12-19 | 2001-01-22 | 沖電気工業株式会社 | クロック作成回路におけるカウンタの制御方法 |
| US5631933A (en) * | 1996-02-21 | 1997-05-20 | Hewlett-Packard Company | Phase-locked digital synthesizers |
| US5748569A (en) * | 1996-12-19 | 1998-05-05 | Dsc Telecom L.P. | Apparatus and method for clock alignment and switching |
| US6081163A (en) * | 1999-01-22 | 2000-06-27 | Advantest Corp. | Standard frequency and timing generator and generation method thereof |
-
1998
- 1998-04-08 JP JP10095796A patent/JPH11298380A/ja active Pending
-
1999
- 1999-04-08 US US09/288,296 patent/US6339625B1/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100331396B1 (ko) * | 2000-04-22 | 2002-04-03 | 박종섭 | 이동통신 기지국 시스템에서의 이중화된 ｇｐｓ 장치 |
| WO2003056661A1 (en) * | 2001-12-27 | 2003-07-10 | Harris Communications Austria Gmbh | Redundant gps antenna splitter |
| US7171173B2 (en) | 2001-12-27 | 2007-01-30 | Harris Communications Austria Gmbh | Redundant GPS antenna splitter |
| JP2008035111A (ja) * | 2006-07-27 | 2008-02-14 | Furuno Electric Co Ltd | 二重システム型基準周波数信号発生器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6339625B1 (en) | 2002-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4849993A (en) | Clock holdover circuit | |
| US8188782B1 (en) | Clock system and method for compensating timing information of clock system | |
| EP0484158B1 (en) | Radio transceiver having PLL synthesizer | |
| JP2011155367A (ja) | 基準周波数発生装置 | |
| JPH11298380A (ja) | クロック生成回路 | |
| JPH11308102A (ja) | 位相同期回路 | |
| US6161190A (en) | Clock signal loading device and method | |
| JP4719100B2 (ja) | 二重システム型基準周波数信号発生器 | |
| JPS6348928A (ja) | 網同期用クロツク制御方式 | |
| US5701602A (en) | Frequency control apparatus for base station in satellite communication system | |
| KR100232967B1 (ko) | Gps를 이용한 듀얼 액티브 크로스 이중화 방식의 시스템 타임 공급장치 및 그 제어방법 | |
| US6147562A (en) | Apparatus for synchronizing master and slave processors | |
| JPH10191473A (ja) | 監視制御システム | |
| JP5064322B2 (ja) | 基準信号発生装置 | |
| JP2021510203A (ja) | レーダセンサ装置および周波数を提供する方法 | |
| JPH0267820A (ja) | 標準周波数クロック発生装置 | |
| JP2732541B2 (ja) | 信号発振装置 | |
| CA1296073C (en) | Clock holdover circuit | |
| JPH11174170A (ja) | 周波数標準装置 | |
| KR100257344B1 (ko) | 디지탈 피엘엘 회로 | |
| JPH09116425A (ja) | クロック供給回路 | |
| JPH1065534A (ja) | Ｐｌｌ発振器 | |
| JPS6226605B2 (ja) | ||
| JPS61259357A (ja) | 共通バス制御方式 | |
| JP3160904B2 (ja) | 位相同期発振回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000208 |