JP2732541B2 - 信号発振装置 - Google Patents
信号発振装置Info
- Publication number
- JP2732541B2 JP2732541B2 JP1344201A JP34420189A JP2732541B2 JP 2732541 B2 JP2732541 B2 JP 2732541B2 JP 1344201 A JP1344201 A JP 1344201A JP 34420189 A JP34420189 A JP 34420189A JP 2732541 B2 JP2732541 B2 JP 2732541B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference frequency
- frequency signal
- oscillator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、信号発振装置に関し、特に、発振器から発
生される基準周波数信号に基づきその周波数およびその
位相に等しい周波数および位相を有する２つの信号を出
力する信号発振装置に関する。
生される基準周波数信号に基づきその周波数およびその
位相に等しい周波数および位相を有する２つの信号を出
力する信号発振装置に関する。
（従来の技術） 従来、信号発振装置として、第２図に示すように、基
準周波数信号を発生する発振器50および該発振器50から
前記基準信号が与えられ、該基準信号に基づきそれに同
期している第１の信号を出力する第１の位相同期ループ
回路52を有する第１の出力手段54と、前記発振器50から
前記基準信号がバッファアンプ56を介して与えられた前
記基準信号に基づきそれに同期している第２の信号を出
力する第２の位相同期ループ回路58を有する第２の出力
手段60とを備え、前記第１および第２の位相同期ループ
回路52,58は、位相比較回路62および電圧制御発振回路6
4からなるものがある。
準周波数信号を発生する発振器50および該発振器50から
前記基準信号が与えられ、該基準信号に基づきそれに同
期している第１の信号を出力する第１の位相同期ループ
回路52を有する第１の出力手段54と、前記発振器50から
前記基準信号がバッファアンプ56を介して与えられた前
記基準信号に基づきそれに同期している第２の信号を出
力する第２の位相同期ループ回路58を有する第２の出力
手段60とを備え、前記第１および第２の位相同期ループ
回路52,58は、位相比較回路62および電圧制御発振回路6
4からなるものがある。
動作時、発振器50から発生している基準周波数信号
は、第１および第２の位相同期ループ回路54,60にそれ
ぞれ与えられる。
は、第１および第２の位相同期ループ回路54,60にそれ
ぞれ与えられる。
第１の位相同期ループ回路54の位相比較回路62は前記
基準周波数信号を受け、制御信号を出力する。前記制御
信号は電圧制御発振回路64に与えられ、電圧制御発振回
路64は前記制御信号の電圧値に対応する周波数を有する
第１の信号を出力端66に出力する。前記第１の信号の周
波数は第１の基準信号の周波数に等しい。また、前記第
１の信号は位相比較回路62によって検知される。位相比
較回路62は前記第１の信号と前記基準周波数信号との位
相差が「０」となるように制御信号を制御し、出力す
る。その結果、前記第１の信号は前記基準周波数信号に
同期している。
基準周波数信号を受け、制御信号を出力する。前記制御
信号は電圧制御発振回路64に与えられ、電圧制御発振回
路64は前記制御信号の電圧値に対応する周波数を有する
第１の信号を出力端66に出力する。前記第１の信号の周
波数は第１の基準信号の周波数に等しい。また、前記第
１の信号は位相比較回路62によって検知される。位相比
較回路62は前記第１の信号と前記基準周波数信号との位
相差が「０」となるように制御信号を制御し、出力す
る。その結果、前記第１の信号は前記基準周波数信号に
同期している。
第２の位相同期ループ回路60は、第１の位相同期ルー
プ回路54と同様に、前記基準周波数信号に同期している
第２の信号を出力する。
プ回路54と同様に、前記基準周波数信号に同期している
第２の信号を出力する。
（発明が解決しようとする課題） しかし、発振器50に障害が発生すると、発振器50から
周波数が変動するなどの異常な基準周波数信号が発生す
るから、前記基準周波数信号は基準信号としての機能を
満足しなくなり、第１および第２の位相同期ループ回路
54,60からそれぞれ出力される第１および第２の信号の
周波数は所定の周波数からずれる。その結果、発振器50
に障害が発生すると、所定の第１および第２の信号のい
ずれも得ることができない。
周波数が変動するなどの異常な基準周波数信号が発生す
るから、前記基準周波数信号は基準信号としての機能を
満足しなくなり、第１および第２の位相同期ループ回路
54,60からそれぞれ出力される第１および第２の信号の
周波数は所定の周波数からずれる。その結果、発振器50
に障害が発生すると、所定の第１および第２の信号のい
ずれも得ることができない。
本発明の目的は、基準周波数信号に基づき出力される
２つの信号の内のいずれか一方が出力されないときに他
方の信号を出力し続けることができる発振装置を提供す
ることにある。
２つの信号の内のいずれか一方が出力されないときに他
方の信号を出力し続けることができる発振装置を提供す
ることにある。
（課題を解決するための手段） 本発明は、第１の基準周波数信号を発生する第１の発
振器及び該第１の発振器から前記第１の基準周波数が与
えられ、該第１の基準周波数信号に基づきそれに同期し
ている第１の信号を出力する第１の位相同期ループ回路
を有する第１の出力手段と、 前記第１の基準周波数信号に等しい第２の基準周波数
信号を発生する第２の発振器と、前記第１の発振器から
の前記第１の基準周波数信号をバッファアンプを介して
検知しかつ該第１の基準周波数信号が正常であるかいな
かを判定し、前記第１の基準周波数信号を正常であると
判定するときに前記第１の基準周波数信号を選択し、前
記第１の基準周波数信号を正常でないと判定するときに
前記第２の基準周波数信号を選択する選択制御部と、該
選択制御部で選択される第１および第２の基準周波数信
号の内のいずれか一方が与えられ、該一方の基準周波数
信号に基づきそれに同期している第２の信号を出力する
第２の位相同期ループ回路とを有し前記第１の出力手段
と独立に構成された第２の出力手段とを有し、 前記第１の発振器が正常の場合は前記第１、第２の信
号を共に出力し、異常の場合は前記第２の信号のみ出力
し、正常に復帰した場合は前記第１、第２の信号を共に
出力することを特徴とする。
振器及び該第１の発振器から前記第１の基準周波数が与
えられ、該第１の基準周波数信号に基づきそれに同期し
ている第１の信号を出力する第１の位相同期ループ回路
を有する第１の出力手段と、 前記第１の基準周波数信号に等しい第２の基準周波数
信号を発生する第２の発振器と、前記第１の発振器から
の前記第１の基準周波数信号をバッファアンプを介して
検知しかつ該第１の基準周波数信号が正常であるかいな
かを判定し、前記第１の基準周波数信号を正常であると
判定するときに前記第１の基準周波数信号を選択し、前
記第１の基準周波数信号を正常でないと判定するときに
前記第２の基準周波数信号を選択する選択制御部と、該
選択制御部で選択される第１および第２の基準周波数信
号の内のいずれか一方が与えられ、該一方の基準周波数
信号に基づきそれに同期している第２の信号を出力する
第２の位相同期ループ回路とを有し前記第１の出力手段
と独立に構成された第２の出力手段とを有し、 前記第１の発振器が正常の場合は前記第１、第２の信
号を共に出力し、異常の場合は前記第２の信号のみ出力
し、正常に復帰した場合は前記第１、第２の信号を共に
出力することを特徴とする。
（実施例） 第１図は本発明の信号発振装置の一実施例を示すブロ
ック図である。
ック図である。
信号発振装置は、第１図に示すように、第１の出力手
段10および第２の出力手段12を備える。第１の出力手段
10は、第１の基準周波数信号を発生する第１の発振器14
と、第１の位相同期ループ回路16とを有する。第１の位
相同期ループ回路16は位相比較回路18および電圧制御発
振回路20からなる。位相比較回路18には、前記第１の基
準周波数信号が与えられ、位相比較回路18から制御信号
が出力される。前記制御信号は電圧制御発振回路20に与
えられ、電圧制御発振回路20は前記制御信号の電圧値に
対応する周波数を有する第１の信号を出力端22に出力す
る。電圧制御発振回路20から出力される第１の信号の周
波数は第１の基準周波数信号の周波数に等しい。前記第
１の信号は位相比較回路18によって検知される。位相比
較回路18は前記第１の信号と前記第１の制御信号との位
相差を検出し、該位相差が「０」となるように前記制御
信号を制御し、出力するから、電圧制御発振回路20から
出力される第１の信号は前記第１の基準周波数信号に同
期している。
段10および第２の出力手段12を備える。第１の出力手段
10は、第１の基準周波数信号を発生する第１の発振器14
と、第１の位相同期ループ回路16とを有する。第１の位
相同期ループ回路16は位相比較回路18および電圧制御発
振回路20からなる。位相比較回路18には、前記第１の基
準周波数信号が与えられ、位相比較回路18から制御信号
が出力される。前記制御信号は電圧制御発振回路20に与
えられ、電圧制御発振回路20は前記制御信号の電圧値に
対応する周波数を有する第１の信号を出力端22に出力す
る。電圧制御発振回路20から出力される第１の信号の周
波数は第１の基準周波数信号の周波数に等しい。前記第
１の信号は位相比較回路18によって検知される。位相比
較回路18は前記第１の信号と前記第１の制御信号との位
相差を検出し、該位相差が「０」となるように前記制御
信号を制御し、出力するから、電圧制御発振回路20から
出力される第１の信号は前記第１の基準周波数信号に同
期している。
これに対し、第２の出力手段12は、前記第１の基準周
波数信号に等しい第２の基準周波数信号を発生する第２
の発振器24と、選択制御部26とを有する。
波数信号に等しい第２の基準周波数信号を発生する第２
の発振器24と、選択制御部26とを有する。
選択制御部26は、第１の発振器14からバッファアンプ
28を経て出力されている前記第１の基準周波数信号を検
知し、かつ該第１の基準周波数信号が正常であるか否か
を判定する検出回路30を含む。検出回路30が前記第１の
基準周波数信号を正常であると判定すると、検出回路30
から第１の判定信号が出力される。検出回路30が前記第
１の基準周波数信号を正常でないと判定すると、検出回
路30から第２の判定信号が出力される。
28を経て出力されている前記第１の基準周波数信号を検
知し、かつ該第１の基準周波数信号が正常であるか否か
を判定する検出回路30を含む。検出回路30が前記第１の
基準周波数信号を正常であると判定すると、検出回路30
から第１の判定信号が出力される。検出回路30が前記第
１の基準周波数信号を正常でないと判定すると、検出回
路30から第２の判定信号が出力される。
前記第１または第２の判定信号は、バッファアンプ32
を経て選択制御回路34に与えられる。選択制御回路34が
前記第１の判定信号を受けるとき、選択制御回路34はス
イッチ36で前記第１および第２の基準周波数信号の内の
前記第１の基準周波数信号を選択し、選択制御回路34が
前記第２の判定信号を受けるとき、選択制御回路34はス
イッチ36で前記第２の基準周波数信号を選択する。
を経て選択制御回路34に与えられる。選択制御回路34が
前記第１の判定信号を受けるとき、選択制御回路34はス
イッチ36で前記第１および第２の基準周波数信号の内の
前記第１の基準周波数信号を選択し、選択制御回路34が
前記第２の判定信号を受けるとき、選択制御回路34はス
イッチ36で前記第２の基準周波数信号を選択する。
選択制御回路34で選択される。前記第１および第２の
基準周波数信号の内のいずれか一方の基準周波数信号
は、それに同期している第２の信号を出力する第２の位
相同期ループ回路38に与えられる。第２の位相同期ルー
プ回路38は、前記一方の基準周波数信号を受け、それに
基づき制御信号を出力する位相比較回路18と、該位相比
較回路18からの制御信号を受け、その制御信号の電圧値
に対応する周波数を有する第２の信号を出力端40に出力
する電圧制御発振回路20とからなる。
基準周波数信号の内のいずれか一方の基準周波数信号
は、それに同期している第２の信号を出力する第２の位
相同期ループ回路38に与えられる。第２の位相同期ルー
プ回路38は、前記一方の基準周波数信号を受け、それに
基づき制御信号を出力する位相比較回路18と、該位相比
較回路18からの制御信号を受け、その制御信号の電圧値
に対応する周波数を有する第２の信号を出力端40に出力
する電圧制御発振回路20とからなる。
電圧制御発振回路20からの第２の出力信号の周波数は
前記一方の基準周波数信号の周波数に等しく、第２の出
力信号と前記一方の基準周波数信号との位相差は「０」
である。
前記一方の基準周波数信号の周波数に等しく、第２の出
力信号と前記一方の基準周波数信号との位相差は「０」
である。
動作時、第１の発振器14から発生している第１の基準
周波数信号は第１の位相同期ループ回路16および第２の
出力手段12の選択制御部26に与えられる。
周波数信号は第１の位相同期ループ回路16および第２の
出力手段12の選択制御部26に与えられる。
第１の位相同期ループ回路16の位相比較回路18は、前
記第１の基準周波数信号を受け、該第１の基準周波数信
号に対応する制御信号を出力する。前記制御信号は電圧
制御発振回路20に与えられ、電圧制御発振回路20は前記
制御信号の電圧値に基づき前記第１の基準周波数信号の
周波数に等しい周波数の第１の信号を出力端22に出力す
る。また、前記第１の信号は位相比較回路18によって検
知されているから、前記第１の信号は、それ前記第１の
基準信号の位相差が「０」である状態に保持されてい
る。
記第１の基準周波数信号を受け、該第１の基準周波数信
号に対応する制御信号を出力する。前記制御信号は電圧
制御発振回路20に与えられ、電圧制御発振回路20は前記
制御信号の電圧値に基づき前記第１の基準周波数信号の
周波数に等しい周波数の第１の信号を出力端22に出力す
る。また、前記第１の信号は位相比較回路18によって検
知されているから、前記第１の信号は、それ前記第１の
基準信号の位相差が「０」である状態に保持されてい
る。
選択制御部26の検出回路30は、前記第１の基準周波数
信号を検知し、それが正常であるか否かを判定する。
信号を検知し、それが正常であるか否かを判定する。
第１の発振器14から第１の基準周波数信号が正常であ
るとき、検出回路30は前記第１の基準周波数信号が正常
であると判定することにより、検出回路30から第１の判
定信号が出力されるから、選択制御回路34は前記第１の
判定信号に基づきスイッチ36で前記第１の基準周波数信
号を選択し、該第１の基準周波数信号は第２の位相同期
ループ回路38の位相比較回路18に与えられる。
るとき、検出回路30は前記第１の基準周波数信号が正常
であると判定することにより、検出回路30から第１の判
定信号が出力されるから、選択制御回路34は前記第１の
判定信号に基づきスイッチ36で前記第１の基準周波数信
号を選択し、該第１の基準周波数信号は第２の位相同期
ループ回路38の位相比較回路18に与えられる。
位相比較回路18は前記第１の基準周波数信号に対応す
る制御信号を出力し、該制御信号は電圧制御発振回路20
に与えられる。電圧制御発振回路20は前記制御信号の電
圧値に基づき前記第１の基準周波数信号の周波数に等し
い周波数の第２の信号を出力端24に出力する。前記第２
の信号は位相比較回路18によって検知され、位相比較回
路18は前記第２の信号と前記第１の基準周波数信号との
位相差が「０」となるように制御信号を制御し、出力す
る。その結果、前記第２の信号は前記第１の信号に同期
している。すなわち、前記第２の信号の周波数は前記第
１の信号の周波数に等しく、かつ前記第２の信号と前記
第１の信号との位相差は「０」となる。
る制御信号を出力し、該制御信号は電圧制御発振回路20
に与えられる。電圧制御発振回路20は前記制御信号の電
圧値に基づき前記第１の基準周波数信号の周波数に等し
い周波数の第２の信号を出力端24に出力する。前記第２
の信号は位相比較回路18によって検知され、位相比較回
路18は前記第２の信号と前記第１の基準周波数信号との
位相差が「０」となるように制御信号を制御し、出力す
る。その結果、前記第２の信号は前記第１の信号に同期
している。すなわち、前記第２の信号の周波数は前記第
１の信号の周波数に等しく、かつ前記第２の信号と前記
第１の信号との位相差は「０」となる。
第１の発振器14に障害などが発生し、前記第１の基準
周波数信号が例えばその周波数が所定値からずれるなど
の異常を示すとき、検出回路30は、前記第１の基準周波
数信号が正常でないと判定し、第２の判定信号を出力す
る。前記第２の判定信号はバッファアンプ32を介して選
択制御回路34に与えられる。選択制御回路34は前記第２
の判定信号に基づきスイッチ36で第２の発振器24からの
第２の基準周波数信号を選択する。選択された第２の基
準周波数信号は第２の位相同期ループ回路38の位相比較
回路18に与えられ、電圧制御発振回路30から第２の信号
が出力される。前記第２の基準周波数信号は前記第１の
基準周波数信号に等しいことにより、前記第２の信号は
前記第１の基準周波数信号に基づき出力される第２の信
号に等しくなるから、前記第１の基準周波信号が第１の
発振器14の障害などによって異常であるときに所定の周
波数を有する第２の信号を出力し続けることができる。
周波数信号が例えばその周波数が所定値からずれるなど
の異常を示すとき、検出回路30は、前記第１の基準周波
数信号が正常でないと判定し、第２の判定信号を出力す
る。前記第２の判定信号はバッファアンプ32を介して選
択制御回路34に与えられる。選択制御回路34は前記第２
の判定信号に基づきスイッチ36で第２の発振器24からの
第２の基準周波数信号を選択する。選択された第２の基
準周波数信号は第２の位相同期ループ回路38の位相比較
回路18に与えられ、電圧制御発振回路30から第２の信号
が出力される。前記第２の基準周波数信号は前記第１の
基準周波数信号に等しいことにより、前記第２の信号は
前記第１の基準周波数信号に基づき出力される第２の信
号に等しくなるから、前記第１の基準周波信号が第１の
発振器14の障害などによって異常であるときに所定の周
波数を有する第２の信号を出力し続けることができる。
（発明の効果） 本発明によれば、前記第１の発振器、ひいては前記第
１の出力手段に発生する障害が前記第２の出力手段に影
響を与えないから、前記第２の出力手段は所定の周波数
および位相を有する第２の信号を発生し続けることがで
きる。また、第１の発振器が正常若しくは正常に復帰し
たとしても２つの出力信号が得られるため、例えば、本
発明の信号発振装置を安定な位相同期出力信号を同時に
２出力必要な両偏波伝送装置に適用した場合に、第１の
発振器の障害時は片偏波伝送となりますが障害復帰後は
また両偏波伝送を維持して安定な通信をすることができ
る。
１の出力手段に発生する障害が前記第２の出力手段に影
響を与えないから、前記第２の出力手段は所定の周波数
および位相を有する第２の信号を発生し続けることがで
きる。また、第１の発振器が正常若しくは正常に復帰し
たとしても２つの出力信号が得られるため、例えば、本
発明の信号発振装置を安定な位相同期出力信号を同時に
２出力必要な両偏波伝送装置に適用した場合に、第１の
発振器の障害時は片偏波伝送となりますが障害復帰後は
また両偏波伝送を維持して安定な通信をすることができ
る。
第１図は本発明の信号発振装置の一実施例を示すブロッ
ク図、第２図は従来の信号発振装置のブロック図であ
る。 10……第１の出力手段、12……第２の出力手段、14……
第１の発振器、16……第１の位相同期ループ回路、24…
…第２の発振器、26……選択制御部、38……第２の位相
同期ループ回路。
ク図、第２図は従来の信号発振装置のブロック図であ
る。 10……第１の出力手段、12……第２の出力手段、14……
第１の発振器、16……第１の位相同期ループ回路、24…
…第２の発振器、26……選択制御部、38……第２の位相
同期ループ回路。
Claims (1)
- 【請求項１】第１の基準周波数信号を発生する第１の発
振器及び該第１の発振器から前記第１の基準周波数が与
えられ、該第１の基準周波数信号に基づきそれに同期し
ている第１の信号を出力する第１の位相同期ループ回路
を有する第１の出力手段と、 前記第１の基準周波数信号に等しい第２の基準周波数信
号を発生する第２の発振器と、前記第１の発振器からの
前記第１の基準周波数信号をバッファアンプを介して検
知しかつ該第１の基準周波数信号が正常であるかいなか
を判定し、前記第１の基準周波数信号を正常であると判
定するときに前記第１の基準周波数信号を選択し、前記
第１の基準周波数信号を正常でないと判定するときに前
記第２の基準周波数信号を選択する選択制御部と、該選
択制御部で選択される第１および第２の基準周波数信号
の内のいずれか一方が与えられ、該一方の基準周波数信
号に基づきそれに同期している第２の信号を出力する第
２の位相同期ループ回路とを有し前記第１の出力手段と
独立に構成された第２の出力手段とを有し、 前記第１の発振器が正常の場合は前記第１、第２の信号
を共に出力し、異常の場合は前記第２の信号のみ出力
し、正常に復帰した場合は前記第１、第２の信号を共に
出力することを特徴とする信号発振装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1344201A JP2732541B2 (ja) | 1989-12-28 | 1989-12-28 | 信号発振装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1344201A JP2732541B2 (ja) | 1989-12-28 | 1989-12-28 | 信号発振装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03201822A JPH03201822A (ja) | 1991-09-03 |
| JP2732541B2 true JP2732541B2 (ja) | 1998-03-30 |
Family
ID=18367417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1344201A Expired - Lifetime JP2732541B2 (ja) | 1989-12-28 | 1989-12-28 | 信号発振装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2732541B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11298380A (ja) | 1998-04-08 | 1999-10-29 | Nec Saitama Ltd | クロック生成回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5728431A (en) * | 1980-07-28 | 1982-02-16 | Nippon Telegr & Teleph Corp <Ntt> | Standard clock generator |
-
1989
- 1989-12-28 JP JP1344201A patent/JP2732541B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03201822A (ja) | 1991-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6731709B2 (en) | Phase locked loop and method that provide fail-over redundant clocking | |
| JPH07235873A (ja) | クロック発生用回路装置 | |
| JPH11308102A (ja) | 位相同期回路 | |
| JP2732541B2 (ja) | 信号発振装置 | |
| EP0557867A2 (en) | Double phase locked loop circuit | |
| EP0479237B1 (en) | Phase-locked oscillation circuit system with measure against shut-off of input clock | |
| KR0175252B1 (ko) | 영상처리 시스템의 버스트신호 발생회로 | |
| EP0361746B1 (en) | Automatic phase controlling circuit | |
| JPH11298380A (ja) | クロック生成回路 | |
| KR950012957B1 (ko) | 아날로그 위상 고정 루프(pll)를 이용한 고안정도 동기회로 | |
| JP2519887Y2 (ja) | 位相同期発振回路 | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| JPH1079666A (ja) | 位相同期発振回路 | |
| US20020126783A1 (en) | System and method for timing references for line interfaces | |
| KR100273965B1 (ko) | 주파수위상동기루프 | |
| JPH11308285A (ja) | Ｍｃａ用直接変調ｆｓｋ送信機 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JPS611120A (ja) | 自動位相制御回路 | |
| JPH01307316A (ja) | 位相同期発振器 | |
| KR100219528B1 (ko) | 방송상태 식별 신호 검출장치 및 방법 | |
| JPS621319A (ja) | 位相同期発振回路 | |
| JPS63116521A (ja) | 周波数−電圧変換器 | |
| JPH0661850A (ja) | 位相同期回路 | |
| JPH02174421A (ja) | Ｐｌｌ回路 | |
| JPS6035827A (ja) | 位相同期ル−プ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 13 |