JPH11297083A - 不揮発性メモリを利用したバックアップ記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】ユーザが必要とするバックアップデータをリア
ルタイムでバックアップし、停電時にバックアップする
データの量を軽減するとともにバッテリを使用すること
無くバックアップでき、かつ高価格となること無く実現
する。 【解決手段】主メモリバス１１上に主メモリ３へのライ
トアクセスが発生したら、バックアップ制御回路４はバ
ックアップ対象のライトアクセスかどうかを判定し、バ
ックアップ対象であれば、主メモリ３へのライトアクセ
スアドレスを不揮発性メモリ５に対するアクセスアドレ
スに変換する。変換したアクセスアドレスに従って、主
メモリ３へのライトアクセスデータを不揮発性メモリ５
に書き込む。つまり、不揮発性メモリ５に、主メモリ１
に記憶されるデータのうち、所定のアドレス領域に記憶
されるデータ（ユーザが必要とするバックアップデー
タ）を通常の動作中に自動的に格納するように構成し
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、停電時または稼動
時における重要なデータをバックアップし、電源が切れ
た後もそのデータを消去することなく、復電後に必要に
応じてバックアップデータを使用することができる高信
頼のバックアップ記憶装置に関する。

【０００２】

【従来の技術】高信頼システムにおいては、動作の状
態、例えばシステムが停電になった時や電源を切断した
時に、その状態が発生したという情報や、その状態が発
生した時のシステムの状態を、停電または電源切断後
に、復電してから解析またはチェックする。

【０００３】このため、システムの稼動状況や動作履歴
や障害発生情報等の情報も上記情報に含め、バックアッ
プして記憶することが必要である。

【０００４】また、プラントシステムにおいては、シス
テムの稼動状態と操作パラメータや経時的に変化するシ
ステムの状態のデータを記憶し、たとえ瞬停（瞬間停
止）が発生しても、記憶したデータから速やかに、問題
なくプラントの制御ができることが必要である。

【０００５】上記バックアップ記憶の方法として、従来
は、バックアップ記憶装置にバッテリを内蔵し、そのバ
ッテリにて動作するメモリ（ＳＲＡＭ等）にバックアッ
プ記憶を行っていた。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来の技術にあっては、停電時は、停電を検出してから必
要な情報をバックアップメモリに書き込むための時間は
短く限られており、上記方式のメモリでは大量の情報を
バックアップするには適していない。

【０００７】特に、プラントのシステムは比較的大量の
データをバックアップしなければならないので問題であ
る。また、バッテリを使用するため、そのバッテリの充
電回路や、バッテリと主電源の切り替え回路が必要とな
り、ハードウエアの量が大きなものとなっていた。さら
に、バッテリは有寿命品のため、長期間使用するシステ
ムには、保守交換等の必要が生じ、メンテナンス費用も
必要であった。

【０００８】また、バックアップの方法として、ハード
ディスク等のファイルに対しソフトウエアが必要な情報
をバックアップする方法がある。これはバックアップす
る頻度が高いとソフトウエアのオーバーヘッドがシステ
ムの性能に影響を与えることになりこれも問題がある。

【０００９】そこで、バッテリが不要なフラッシュメモ
リ等の不揮発性メモリをバックアップメモリとして使用
する主記憶ファイルシステムが、特開平７−３６７８８
号公報に記載されている。

【００１０】上記公報記載の主記憶ファイルシステムに
おいては、主記憶手段と、不揮発性メモリからなるバッ
クアップ記憶手段とを備えており、主記憶手段に記憶さ
れたデータと同一内容のデータをバックアップ記憶手段
に記憶させておく構成となっている。

【００１１】つまり、バックアップ処理時には、主記憶
手段は、通常のＲＥＡＤ／ＷＲＩＴＥ要求の処理が行わ
れ、そして、主記憶手段にＷＲＩＴＥ要求されたデータ
が、バクアップ記憶手段に記憶されていき、主記憶手段
の記憶データとバックアップ記憶手段の記憶データとの
同一性が維持される。

【００１２】このように、主記憶手段の記憶データとバ
ックアップ記憶手段の記憶データとを同一内容としてお
けば、長時間用のバッテリバックアップ無しで、電源断
等に対して、データの保存が可能となる。

【００１３】ところが、上記公報記載の主記憶ファイル
システムにあっては、主記憶手段にＷＲＩＴＥされるも
のを全て、バックアップ記憶手段に記憶する構成となっ
ているので、このバックアップ記憶手段の記憶容量は、
主記憶手段の記憶容量と同一でなければならず、高価格
となってしまう。

【００１４】また、上記公報記載の主記憶ファイルシス
テムを、プラントシステムに適用した場合には、主記憶
手段にＷＲＩＴＥされるものを全て、バックアップ記憶
手段に記憶されているため、瞬停が発生したときには、
速やかにプラントの制御を実行するためのデータがどれ
であるかの判断を即座に行うことができない。このた
め、上記公報記載の主記憶ファイルシステムは、プラン
トシステムの瞬停に対しては有効ではなかった。

【００１５】本発明の目的は、ユーザが必要とするバッ
クアップデータを、比較的大量にリアルタイムでバック
アップし、停電時にバックアップするデータの量を軽減
するとともに、バッテリそのものを使用すること無しに
バックアップすることが可能なバックアップ記憶装置を
高価格となること無く実現することである。

【００１６】

【課題を解決するための手段】本発明は、上記目的を達
成するため、次のように構成される。 （１）メインプロセッサと、主メモリとを有するデータ
処理装置のデータをバックアップする、不揮発性メモリ
を利用したバックアップ記憶装置において、上記主メモ
リに接続された主メモリバス上のアクセスアドレスを、
上記不揮発性メモリにバックアップする、予め定めた対
象かどうかを判定する判定手段と、上記判定手段により
予め定めた対象と判定された上記アクセスアドレスを不
揮発性メモリ上のアクセスアドレスに変換する変換手段
と、上記変換手段により変換されたアクセスアドレス
に、主メモリバス上のアクセスアドレスのデータを上記
不揮発性メモリに書き込むとともに、上記不揮発性メモ
リのアクセスを制御する制御回路と、上記不揮発性メモ
リに記憶されたデータを読み出す手段と、上記不揮発性
メモリのアクセス回数をカウントし、その結果を上記不
揮発性メモリに書き込み、更に読み出す手段と、を備
え、上記主メモリバス上のライトアクセス動作を上記判
定手段が監視し、上記メインプロセッサが上記主メモリ
に書き込む、上記予め定めた対象である特定のアドレス
領域のデータを、不揮発性メモリに書き込む。

【００１７】（２）また、メインプロセッサと、主メモ
リとを有するデータ処理装置のデータをバックアップす
る、不揮発性メモリを利用したバックアップ記憶装置に
おいて、上記メインプロセッサに接続されたメインプロ
セッサバス上のアクセスアドレスを、上記不揮発性メモ
リにバックアップする、予め定めた対象かどうかを判定
する判定手段と、上記判定手段により予め定めた対象と
判定された上記アクセスアドレスを不揮発性メモリ上の
アクセスアドレスに変換する変換手段と、上記変換手段
により変換されたアクセスアドレスに、主メモリバス上
のアクセスアドレスのデータを上記不揮発性メモリに書
き込むとともに、上記不揮発性メモリのアクセスを制御
する制御回路と、上記不揮発性メモリに記憶されたデー
タを読み出す手段と、上記不揮発性メモリのアクセス回
数をカウントし、その結果を上記不揮発性メモリに書き
込み、更に読み出す手段と、を備え、上記メインプロセ
ッサバス上のライトアクセス動作を上記判定手段が監視
し、上記メインプロセッサが上記主メモリに書き込む、
上記予め定めた対象である特定のアドレス領域のデータ
を、不揮発性メモリに書き込む。

【００１８】（３）また、メインプロセッサと、主メモ
リとを有するデータ処理装置のデータをバックアップす
る、不揮発性メモリを利用したバックアップ記憶装置に
おいて、上記メインプロセッサが上記主メモリにアクセ
スするアドレスを、予め定めた対象かどうかを、バスブ
リッジにて判定し、データ処理装置の入出力信号が伝送
されるシステムバス上に上記主メモリへのアクセスアド
レスを伝送する手段と、上記システムバス上のアクセス
アドレスを、予め定めたバックアップする対象かどうか
を判定する判定手段と、上記判定手段により予め定めた
対象と判定された上記アクセスアドレスを不揮発性メモ
リ上のアクセスアドレスに変換する変換手段と、上記変
換手段により変換されたアクセスアドレスに、主メモリ
バス上のアクセスアドレスのデータを上記不揮発性メモ
リに書き込むとともに、上記不揮発性メモリのアクセス
を制御する制御回路と、上記不揮発性メモリに記憶され
たデータを読み出す手段と、上記不揮発性メモリのアク
セス回数をカウントし、その結果を上記不揮発性メモリ
に書き込み、更に読み出す手段と、を備え、上記システ
ムバス上のライトアクセス動作を、上記判定手段が監視
し、上記メインプロセッサが上記主メモリに書き込む、
上記予め定めたバックアップする対象である特定のアド
レス領域のデータを、不揮発性メモリに書き込む。

【００１９】（４）好ましくは、上記（１）、（２）又
は（３）において、上記不揮発性メモリとしてフラッシ
ュメモリを使用する。

【００２０】（５）また、好ましくは、上記（１）、
（２）又は（３）において、上記不揮発性メモリとして
強誘電体メモリを使用する。

【００２１】本発明は、近年開発されてきた不揮発性メ
モリ素子を利用したデータ等のバックアップ記憶装置で
あり、不揮発性メモリ素子には大きく２種類あり、比較
的以前からあるフラッシュメモリは、書き換え回数に制
限があり、書き換えには一旦消去してから書き込む必要
がある等の、書き込み手順と制限が存在する。

【００２２】もう１つの不揮発性メモリ素子は、強誘電
体メモリであるが、これは書き換え回数と読み出し回数
との両方に回数制限がある。どちらの不揮発性メモリ素
子も特殊な制御回路と管理回路が必要となるが、バッテ
リを必要とせず、また、半導体素子のためファイル系よ
りはアクセス速度が早くできる。

【００２３】さらに、バックアップ処理はソフトウエア
にて行うと、上記のように、オーバーヘッドが生じ、シ
ステム性能に影響をあたえる可能性が高いので、主メモ
リのある領域にバックアップ対象のエリアを設け、その
エリアに対しての書き込みは全てバックアップする。

【００２４】上記内容をソフトウエアにて主メモリのバ
ックアップ対象領域のみの設定を行うことにだけで、あ
とのバックアップ処理は全てハードウエアにて行うこと
としている。

【００２５】よって、ソフトウエアのオーバーヘッドは
発生しない構成にできる。主メモリのバックアップ対象
領域を固定してハードウエア化することは容易で、こう
すれば、ソフトウエアのオーバーヘッドは全く発生しな
い。

【００２６】本発明は、メモリに書き込む動作をバス上
にて監視して、バックアップ機構が自発的にバックアッ
プを行う構成のため、本機構をバス上に接続するだけの
構成をとればよく、従来の回路構成を崩すことなく本構
成によるバックアップ機構を取り入れることが出来る。
また、その逆に一旦付けた本バックアップ機構をはずす
のも非常に容易である。

【００２７】

【発明の実施の形態】図１は、本発明の第１の実施形態
である、不揮発性メモリを利用したバックアップ記憶装
置を含むデータ処理システムの全体概略構成図である。
図１において、まず、データ処理システムは、メインプ
ロセッサ１をマスタデバイスとして、バスブリッジ２及
び主メモリバス１１を介して主メモリ３が接続されてい
る。さらに、メインプロセッサ１には、バスブリッジ２
を介してシステムバス１２が接続され、システムバス１
２上にデバイス６が複数個接続される構成となってい
る。

【００２８】本発明の第１の実施形態においては、バス
ブリッジ２と主メモリ３とを結ぶ主メモリバス１１に、
バックアップ制御回路４を接続し、主メモリバス１１の
動作を、バックアップ制御回路４が監視してバックアッ
プ対象の動作を捕らえ、不揮発性メモリ５に対して書き
込む構成とする。

【００２９】また、不揮発性メモリ５には、主メモリ３
のアドレス空間と別のアドレス空間を設け、不揮発性メ
モリ５の内容の読みだしは、主メモリ３のリードとは区
別して行える構成とする。

【００３０】図２は、図１に示したバックアップ制御回
路４の詳細な構成を示す図である。図２において、バッ
クアップ制御回路４は、主メモリバス１１との接続動作
を」するための主メモリバスＩ／Ｆ２０を有する。そし
て、主メモリバス１１のアクセスアドレスが、バックア
ップ対象のアドレスかを比較するためのバックアップア
ドレス判定回路２３を有し、初期設定にて設定が必要な
バックアップライトアドレス領域設定レジスタ２１のア
ドレス値と主メモリバス１１のアクセスアドレスとを比
較する。バックアップライトアドレス領域設定レジスタ
２１は、バックアップ対象のライトアクセスの領域の先
頭アドレス値と末尾アドレスとを設定する。

【００３１】このバックアップアドレス判定回路２３を
複数有することによって、主メモリ３上にて複数領域の
不連続な空間に対しても、バックアップの対象として設
定可能となり、バックアップシステムのフレキシビリテ
ィを、さらに向上することも可能である。

【００３２】不揮発性メモリライトデータラッチ回路２
４は、バックアップ対象の主メモリ３のアドレスにアク
セスが発生した時に、そのライトデータを保持して置く
ラッチ回路であり、メモリアクセスの速度と、不揮発性
メモリ５の書き込みの速度と、データ量とによってＦＩ
ＦＯ構成を取り、データを一時保持する構成とする。

【００３３】不揮発性メモリ制御回路２５は、上述のよ
うに、不揮発性メモリ素子のアクセスは通常のメモリと
は異なるアクセス手順等を持っているので、そのアクセ
ス制御を司る制御回路である。

【００３４】上記不揮発性メモリ制御回路２５は、主メ
モリバスＩ／Ｆ２０と連動しバックアップ処理における
不揮発性メモリアクセス制御を行うだけでなく、アクセ
ス回数管理回路２７からの管理情報を、不揮発性メモリ
５に書き込む動作も行う。

【００３５】このアクセス回数管理回路２７からの管理
情報の書き込みは、バックアップ処理を行っていない時
に、やはりバックアップ制御回路４内にて自発的に行う
ものである。アクセス回数管理回路２７は、アクセス回
数をカウントし、一定回数アクセスを行ったらそのカウ
ント結果を不揮発性メモリ５に書き込むことによって、
書き換え制限のある不揮発性メモリ５の回数を把握する
ものである。

【００３６】不揮発性メモリ５へのアドレスはバックア
ップアドレス変換回路２６により生成し、主メモリバス
１１上のアドレスを、不揮発性メモリ５に対するアドレ
スにマッピングしアドレス変換を行う。

【００３７】不揮発性メモリ５にバックアップされたデ
ータの不揮発性メモリ５からの読み出しは、主メモリバ
ス１１上のリードアクセスを監視して、主メモリバスＩ
／Ｆ２０を用い制御する。

【００３８】つまり、主メモリバスＩ／Ｆ２０上のリー
ドアドレスと、予め初期設定する必要のあるバックアッ
プリードアドレス領域設定レジスタ２２の値とをバック
アップアドレス判定回路２３にて比較し、読み出しアド
レス領域と判定したら、バックアップアドレス変換回路
２６にて読み出し用のアドレスを生成して、不揮発性メ
モリ５のデータを読み出す。

【００３９】読み出したデータは、主メモリバスＩ／Ｆ
２０を介して主メモリバス１１上に送出され、メインプ
ロセッサ１に伝えられる。以上がバックアップ制御回路
４の構成である。

【００４０】次に、バックアップ制御回路４の動作フロ
ーを、図３、図４、図５を用いて説明する。図３は初期
設定の動作フローチャートであり、データ処理システム
にてバックアップ領域が固定で変更が無い場合は、ハー
ドウエアにて固定することが可能である。本発明の第１
の実施形態をハードウエアにて実現したものを標準化
し、複数のシステムにて使用するのであれば、初期設定
の内容はプログラマブルにするのが望ましい。

【００４１】ステップＳ１において、初期設定が開始さ
れると、ステップＳ２において、バックアップライトア
ドレス領域設定レジスタ２１が設定される。次に、ステ
ップＳ３において、バックアップリードアドレス領域設
定レジスタ２２が設定され、ステップＳ４で初期設定が
終了する。

【００４２】バックアップライトアドレス領域設定レジ
スタ２１及びバックアップリードアドレス領域設定レジ
スタ２２の設定は、両方ともバックアップするアドレス
領域の先頭及び末尾アドレスを設定することである。設
定したアドレス値はシステム稼働中には変化する必要は
ないと考えられ、最初の初期設定をソフトウエアにて行
った後はソフトウエアが介在すること無く、自動的にバ
ックアップ処理ができる。

【００４３】図４はバックアップ処理の動作フローチャ
ートである。図４のステップＳ１０において、主メモリ
バス１１上に主メモリ３へのライトアクセスが発生した
ら、ステップＳ１１にて、上記ライトアクセスアドレス
と、バックアップ制御回路４内のバックアップライトア
ドレス領域設定レジスタ２１に設定されたアドレスとが
比較され、バックアップ対象のライトアクセスかどうか
を判定する。バックアップ対象のアクセスでない時は、
ステップＳ１０に戻り、次の主メモリ３へのライトアク
セスを待つアイドル状態となる。つまり、バックアップ
が生じるタイミングは、バックアップ対象のアクセスが
主メモリ３に対して生じたときである。

【００４４】ステップＳ１１において、バックアップ対
象のアクセスの時は、ステップＳ１２に進み、主メモリ
３へのライトアクセスデータを主メモリバスＩ／Ｆ２０
を介して、不揮発性メモリライトデータラッチ回路２４
に取り込む。

【００４５】次に、ステップＳ１３において、主メモリ
３へのライトアクセスアドレスと、バックアップライト
アドレス領域設定レジスタ２１の値から、バックアップ
アドレス変換回路２６にて不揮発性メモリ５に対するア
クセスアドレスに変換する。そして、ステップＳ１４に
おいて、不揮発性メモリ制御回路２５に従って、不揮発
性メモリライトデータラッチ回路２４に取り込んである
データを、上記ステップＳ１３にて変換されたアドレス
で、不揮発性メモリ５に書き込み、バックアップを行
う。続いて、処理はステップＳ１０に戻る。

【００４６】図５は、バックアップを行ってある不揮発
性メモリ５のデータを読み出す動作フローチャートであ
る。図５のステップＳ２０において、主メモリバス１１
上に主メモリ３へのリードアクセスが発生したら、ステ
ップＳ２１に進み、バックアップ制御回路４内のバック
アップリードアドレス領域設定レジスタ２２に設定され
たアドレスと、主メモリバス１１上の主メモリ３へのリ
ードアクセスアドレスと比較し、バックアップしたデー
タの内容をリードアクセスするものかどうかを判定す
る。

【００４７】ステップＳ２１において、主メモリ１１上
のリードアクセスアドレスが、バックアップしたデータ
の内容のリードアクセスではないときは、ステップＳ２
０に戻り、次の主メモリ３へのリードアクセスを待つア
イドル状態となる。

【００４８】ステップＳ２１において、主メモリ１１上
のリードアクセスアドレスが、バックアップしたデータ
の内容のリードアクセスのときは、ステップＳ２２に進
み、主メモリ３へのリードアクセスアドレスと、バック
アップリードアドレス領域設定レジスタ２２の値から、
バックアップアドレス変換回路２６にて不揮発性メモリ
５に対するリードアクセスアドレスに変換する。

【００４９】次に、ステップＳ２３において、不揮発性
メモリ制御回路２５に従って、ステップＳ２２で変換し
たアドレスにより、不揮発性メモリ５のバックアップデ
ータを読み出し、主メモリ３へのリードアクセスデータ
として主メモリバス１１上に伝送することで読み出しを
行う。そして、処理はステップＳ２０に戻る。

【００５０】なお、アクセス回数管理回路２７にて生成
された管理情報を読み出すときも、図５の動作フローチ
ャートと同様の動作にて、読み出しを行うことができ
る。

【００５１】また、不揮発性メモリ５読み出しのアドレ
スは主メモリ３と区別するために、主メモリ３とは別の
アドレス空間にマッピングする必要がある。さらに、バ
ックアップ制御回路４内のレジスタも同様に主メモリ３
とは別のアドレス空間にマッピングする必要がある。

【００５２】また、アクセス回数管理回路２７にて管理
するのは、フラッシュメモリの場合は、書き換え回数及
び消去回数である。消去単位はあるまとまったブロック
単位のため、ブロック毎の回数管理が好ましい。もう１
つの不揮発性メモリ素子としての、強誘電体メモリは書
き換え回数と読み出し回数との両方に回数制限があるの
でこの両方を管理する。このように使用する不揮発性メ
モリの種類により、アクセス回数管理回路２７の構成は
異なってくる。

【００５３】ただし、強誘電体メモリではバックアップ
機能の性質上、読み出しアクセスの頻度はかなり小さい
ので、実質的には書き換え回数のみの管理でも問題は無
いと考えられ、フラッシュメモリにてバックアップする
場合の、アクセス回数管理回路２７の構成と共通に使用
することが可能である。

【００５４】以上のように、本発明の第１の形態であ
る、不揮発性メモリを利用したバックアップ記憶装置に
よれば、バックアップ用の不揮発性メモリに、主メモリ
に記憶されるデータのうち、所定のアドレス領域に記憶
されるデータを、通常の動作中に自動的に格納するよう
に構成したので、ユーザが必要とするバックアップデー
タを、比較的大量にリアルタイムでバックアップし、停
電時にバックアップするデータの量を軽減するととも
に、バッテリそのものを使用すること無しにバックアッ
プすることが可能なバックアップ記憶装置を高価格とな
ること無く実現することができる。

【００５５】さらに、バックアップメモリである不揮発
性メモリ５へのアクセス回数をカウントし、一定回数ア
クセスを行ったらそのカウント結果を不揮発性メモリ５
に書き込むように構成されているので、書き換え制限の
ある不揮発性メモリ５の回数を把握することができる。

【００５６】図６は、本発明の第２の実施形態である、
不揮発性メモリを利用したバックアップ記憶装置を含む
データ処理システムの全体概略構成図である。図６にお
いて、まず、データ処理システムは、メインプロセッサ
１をマスタデバイスとして、バスブリッジ２及び主メモ
リバス１１を介して主メモリ３が接続されている。さら
に、メインプロセッサ１には、バスブリッジ２を介して
システムバス１２が接続され、システムバス１２上にデ
バイス６が複数個接続される構成となっている。

【００５７】この第２の実施形態においては、メインプ
ロセッサ１とバスブリッジ２とを結ぶメインプロセッサ
バス１０に、バックアップ制御回路４を接続し、メイン
プロセッサバス１０の動作を、バックアップ制御回路４
が監視してバックアップ対象の動作を把握して、不揮発
性メモリ５に対して書き込む構成である。

【００５８】また、不揮発性メモリ５には、主メモリ３
のアドレス空間と別のアドレス空間を設け、不揮発性メ
モリ５の内容の読みだしは、主メモリ３のリードとは区
別して読み出せる構成とする。

【００５９】この第２の実施形態の基本的な考え方は、
上述した第１の実施形態と同様であり、バックアップ制
御回路４が、主メモリバス１１に接続されているか、メ
インプロセッサバス１０に接続されているかの違いがあ
るだけである。

【００６０】従って、バックアップ制御回路４の内部構
成としては、図２に示したバックアップ制御回路４内の
主メモリバスＩ／Ｆ２０の代わりに、メインプロセッサ
バス１０とのインターフェイス回路を備え、他の構成は
図２の例と同様となる。

【００６１】また、バックアップ制御回路４の動作につ
いても、上述した図３、図４、図５の動作フローチャー
トと同様となる。

【００６２】本発明の第２の実施形態においても、本発
明の第１の実施形態と同様な効果を得ることができる。

【００６３】図７は、本発明の第３の実施形態である、
不揮発性メモリを利用したバックアップ記憶装置を含む
データ処理システムの全体概略構成図である。図７にお
いて、まず、データ処理システムは、メインプロセッサ
１をマスタデバイスとして、バスブリッジ２及び主メモ
リバス１１を介して主メモリ３が接続されている。さら
に、メインプロセッサ１には、バスブリッジ２を介して
システムバス１２が接続され、システムバス１２上にデ
バイス６が複数個接続される構成となっている。

【００６４】この第３の実施形態においては、バスブリ
ッジ２と接続しているシステムバス１２に、バックアッ
プ制御回路４を接続し、システムバス１２の動作を、バ
ックアップ制御回路４が監視し、バックアップ対象の動
作を把握して、不揮発性メモリ５に対して書き込む構成
である。

【００６５】また、不揮発性メモリ５には、主メモリ３
のアドレス空間と別のアドレス空間を設け、不揮発性メ
モリ５の内容の読みだしは、主メモリ３のリードとは区
別して読み出せる構成とする。

【００６６】この第３の実施形態の基本的な考え方は、
上述した第１の実施形態と同様であり、バックアップ制
御回路４が、主メモリバス１１に接続されているか、シ
ステムバス１２に接続されているかの違いがあるだけで
ある。

【００６７】従って、バックアップ制御回路４の内部構
成としては、図２に示したバックアップ制御回路４内の
主メモリバスＩ／Ｆ２０の代わりに、システムバス１２
とのインターフェイス回路を備え、他の構成は図２の例
と同様となる。

【００６８】また、バックアップ制御回路４の動作につ
いても、上述した図３、図４、図５の動作フローチャー
トと同様となる。

【００６９】なお、この第３の実施形態においては、バ
スブリッジ２の中に、主メモリバス１１上の主メモリ３
へのライトアクセスをシステムバス１２上に乗せる機能
を併せ持つ必要があり、この点が上記第１及び第２の実
施形態と異なるところである。

【００７０】本発明の第３の実施形態においても、本発
明の第１の実施形態と同様な効果を得ることができる。

【００７１】

【発明の効果】本発明は、以上説明したように構成され
ているため、次のような効果がある。ユーザが必要とす
るバックアップデータを、比較的大量にリアルタイムで
バックアップし、停電時にバックアップするデータの量
を軽減するとともに、バッテリそのものを使用すること
無しにバックアップすることが可能なバックアップ記憶
装置を高価格となること無く実現することができる。さ
らに、以下のような効果を得ることができる。

【００７２】（１）システムのバックアップに於いて近
年環境問題にて指摘され更に有寿命品である電池等によ
るバッテリを使用することなくバックアップが可能とな
る。

【００７３】（２）システムのバックアップに於いて初
期設定以外のソフトウエア処理は無くなり、ハードウエ
アにて自動的にバックアップが出来バックアップによる
性能の低下がなくなる。

【００７４】（３）システム稼働中のバックアップが可
能で、電源切断または停電時に、バックアップする情報
量を低減でき、その分電源切断または停電時のバックア
ップ以外の処理を行うことができる。瞬停対策の有力な
手段となる。

【００７５】（４）システム稼働中のバックアップが可
能であり、ハードウエアにて自動的にバックアップが出
来ることは、比較的大容量のバックアップが可能となる
ことと考えられる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態である不揮発性メモリ
を利用したバックアップ記憶装置を含むデータ処理シス
テムの全体概略構成図である。

【図２】図１に示したバックアップ制御回路の詳細な構
成を示す図である。

【図３】図２に示したバックアップ制御回路の初期設定
動作フローチャートである。

【図４】図２に示したバックアップ制御回路のバックア
ップ処理動作フローチャートである。

【図５】図２に示したバックアップ制御回路のバックア
ップ内容のリード動作フローチャートである。

【図６】本発明の第２の実施形態である不揮発性メモリ
を利用したバックアップ記憶装置を含むデータ処理シス
テムの全体概略構成図である。

【図７】本発明の第３の実施形態である不揮発性メモリ
を利用したバックアップ記憶装置を含むデータ処理シス
テムの全体概略構成図である。

【符号の説明】

１ メインプロセッサ ２ バスブリッジ ３ 主メモリ ４ バックアップ制御回路 ５ 不揮発性メモリ ６ システムバス上デバイス １０ メインプロセッサバス １１ 主メモリバス １２ システムバス ２０ 主メモリバスＩ／Ｆ ２１ バックアップライトアドレス領域設定レジスタ ２２ バックアップリードアドレス領域設定レジスタ ２３ バックアップアドレス判定回路 ２４ 不揮発性メモリライトデータラッチ回路 ２５ 不揮発性メモリ制御回路 ２６ バックアップアドレス変換回路 ２７ アクセス回数管理回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】メインプロセッサと、主メモリとを有する
   データ処理装置のデータをバックアップする、不揮発性
   メモリを利用したバックアップ記憶装置において、 上記主メモリに接続された主メモリバス上のアクセスア
   ドレスが、上記不揮発性メモリにバックアップする、予
   め定めた対象かどうかを判定する判定手段と、上記判定
   手段により予め定めた対象と判定された上記アクセスア
   ドレスを不揮発性メモリ上のアクセスアドレスに変換す
   る変換手段と、 上記変換手段により変換されたアクセスアドレスに、主
   メモリバス上のアクセスアドレスのデータを上記不揮発
   性メモリに書き込むとともに、上記不揮発性メモリのア
   クセスを制御する制御回路と、 上記不揮発性メモリに記憶されたデータを読み出す手段
   と、 上記不揮発性メモリのアクセス回数をカウントし、その
   結果を上記不揮発性メモリに書き込み、更に読み出す手
   段と、 を備え、上記主メモリバス上のライトアクセス動作を上
   記判定手段が監視し、上記メインプロセッサが上記主メ
   モリに書き込む、上記予め定めた対象である特定のアド
   レス領域のデータを、不揮発性メモリに書き込むことを
   特徴とする不揮発性メモリを利用したバックアップ記憶
   装置。
2. 【請求項２】メインプロセッサと、主メモリとを有する
   データ処理装置のデータをバックアップする、不揮発性
   メモリを利用したバックアップ記憶装置において、 上記メインプロセッサに接続されたメインプロセッサバ
   ス上のアクセスアドレスを、上記不揮発性メモリにバッ
   クアップする、予め定めた対象かどうかを判定する判定
   手段と、 上記判定手段により予め定めた対象と判定された上記ア
   クセスアドレスを不揮発性メモリ上のアクセスアドレス
   に変換する変換手段と、 上記変換手段により変換されたアクセスアドレスに、主
   メモリバス上のアクセスアドレスのデータを上記不揮発
   性メモリに書き込むとともに、上記不揮発性メモリのア
   クセスを制御する制御回路と、 上記不揮発性メモリに記憶されたデータを読み出す手段
   と、 上記不揮発性メモリのアクセス回数をカウントし、その
   結果を上記不揮発性メモリに書き込み、更に読み出す手
   段と、 を備え、上記メインプロセッサバス上のライトアクセス
   動作を上記判定手段が監視し、上記メインプロセッサが
   上記主メモリに書き込む、上記予め定めた対象である特
   定のアドレス領域のデータを、不揮発性メモリに書き込
   むことを特徴とする不揮発性メモリを利用したバックア
   ップ記憶装置。
3. 【請求項３】メインプロセッサと、主メモリとを有する
   データ処理装置のデータをバックアップする、不揮発性
   メモリを利用したバックアップ記憶装置において、 上記メインプロセッサが上記主メモリにアクセスするア
   ドレスを、予め定めた対象かどうかを、バスブリッジに
   て判定し、データ処理装置の入出力信号が伝送されるシ
   ステムバス上に上記主メモリへのアクセスアドレスを伝
   送する手段と、 上記システムバス上のアクセスアドレスを、予め定めた
   バックアップする対象かどうかを判定する判定手段と、 上記判定手段により予め定めた対象と判定された上記ア
   クセスアドレスを不揮発性メモリ上のアクセスアドレス
   に変換する変換手段と、 上記変換手段により変換されたアクセスアドレスに、主
   メモリバス上のアクセスアドレスのデータを上記不揮発
   性メモリに書き込むとともに、上記不揮発性メモリのア
   クセスを制御する制御回路と、 上記不揮発性メモリに記憶されたデータを読み出す手段
   と、 上記不揮発性メモリのアクセス回数をカウントし、その
   結果を上記不揮発性メモリに書き込み、更に読み出す手
   段と、 を備え、上記システムバス上のライトアクセス動作を、
   上記判定手段が監視し、上記メインプロセッサが上記主
   メモリに書き込む、上記予め定めたバックアップする対
   象である特定のアドレス領域のデータを、不揮発性メモ
   リに書き込むことを特徴とする不揮発性メモリを利用し
   たバックアップ記憶装置。
4. 【請求項４】請求項１、２又は３記載の不揮発性メモリ
   を利用したバックアップ記憶装置において、上記不揮発
   性メモリとしてフラッシュメモリを使用することを特徴
   とする不揮発性メモリを利用したバックアップ記憶装
   置。
5. 【請求項５】請求項１、２又は３記載の不揮発性メモリ
   を利用したバックアップ記憶装置において、上記不揮発
   性メモリとして強誘電体メモリを使用することを特徴と
   する不揮発性メモリを利用したバックアップ記憶装置。