JPH11272493A - エミュレ―ションのためのｃｐｕ初期化方法 - Google Patents
エミュレ―ションのためのｃｐｕ初期化方法Info
- Publication number
- JPH11272493A JPH11272493A JP11030494A JP3049499A JPH11272493A JP H11272493 A JPH11272493 A JP H11272493A JP 11030494 A JP11030494 A JP 11030494A JP 3049499 A JP3049499 A JP 3049499A JP H11272493 A JPH11272493 A JP H11272493A
- Authority
- JP
- Japan
- Prior art keywords
- emulation
- cpu
- debugger
- mode
- serviced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3656—Software debugging using additional hardware using a specific debug interface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 デバッガ（１１）からのエミュレーションコ
ードを実行するためにＣＰＵ（１４）を初期化する方法
を得る。 【解決手段】 ＣＰＵ（１４）に関連するエミュレーシ
ョンロジック（１３）は、３つのモード、すなわち、前
記デバッガまたは前記ＣＰＵから何も要求がサービスさ
れないリセットモード、前記デバッガからの要求が優先
順位を与えられるノーマルモード、前記デバッガからの
要求だけがサービスされる立上げモードがある有限ステ
ートマシンを有する。初期化のために、この有限ステー
トマシン（１３ｂ）をリセット状態に置き、立上げモー
ドが要求される間はリセットに保持する。リセットモー
ドが開放されると、すぐに立上げモードがサービスされ
る。これにより、初期化状態がＣＰＵ（１４）にクリー
ンに適用される。
ードを実行するためにＣＰＵ（１４）を初期化する方法
を得る。 【解決手段】 ＣＰＵ（１４）に関連するエミュレーシ
ョンロジック（１３）は、３つのモード、すなわち、前
記デバッガまたは前記ＣＰＵから何も要求がサービスさ
れないリセットモード、前記デバッガからの要求が優先
順位を与えられるノーマルモード、前記デバッガからの
要求だけがサービスされる立上げモードがある有限ステ
ートマシンを有する。初期化のために、この有限ステー
トマシン（１３ｂ）をリセット状態に置き、立上げモー
ドが要求される間はリセットに保持する。リセットモー
ドが開放されると、すぐに立上げモードがサービスされ
る。これにより、初期化状態がＣＰＵ（１４）にクリー
ンに適用される。
Description
【０００１】
【発明の属する技術分野】この発明はディジタルプロセ
ッサに関し、特に、ディジタルプロセッサの開発ツール
に関する。
ッサに関し、特に、ディジタルプロセッサの開発ツール
に関する。
【０００２】
【従来の技術】マイクロプロセッサは、非常に多様な諸
製品への道をたどって発展してきた。プロセッサとその
プログラミングは、しばしば装置の設計の中に完全に
「埋め込まれ」、従って「埋め込みプロセッサ」という
用語で、こうしたプロセッサを記述する。埋め込みプロ
セッサを有する装置のいくつかの例には、セルラ電話、
コンピュータのプリンタ、コンピュータのデータのため
の高性能ディスクドライブ、および自動車の制御システ
ムがある。
製品への道をたどって発展してきた。プロセッサとその
プログラミングは、しばしば装置の設計の中に完全に
「埋め込まれ」、従って「埋め込みプロセッサ」という
用語で、こうしたプロセッサを記述する。埋め込みプロ
セッサを有する装置のいくつかの例には、セルラ電話、
コンピュータのプリンタ、コンピュータのデータのため
の高性能ディスクドライブ、および自動車の制御システ
ムがある。
【０００３】汎用（非埋め込み）プロセッサのために有
用な開発ツールは、埋め込みプロセッサ開発のためには
不満足なものである。言い換えれば、プロセッサ自体の
生産のためのテスト手順は、プロセッサをその埋め込ま
れた環境においてテストするためには不満足なものであ
り得る。プロセッサ動作の中へ可視性を持ち込むことは
一層困難である。この問題を解決するために、ますます
使用されている１つの技法は、「エミュレーション」と
呼ばれる。
用な開発ツールは、埋め込みプロセッサ開発のためには
不満足なものである。言い換えれば、プロセッサ自体の
生産のためのテスト手順は、プロセッサをその埋め込ま
れた環境においてテストするためには不満足なものであ
り得る。プロセッサ動作の中へ可視性を持ち込むことは
一層困難である。この問題を解決するために、ますます
使用されている１つの技法は、「エミュレーション」と
呼ばれる。
【０００４】一般にエミュレータは、それがソフトウエ
アであってもハードウエアであっても、設計者がターゲ
ットのプロセッサを直接に制御することを可能にする。
設計されるのはプロセッサが使用されるアプリケーショ
ンであってプロセッサ自体ではないので、エミュレータ
はそれらの条件をエミュレートしなければならない。
アであってもハードウエアであっても、設計者がターゲ
ットのプロセッサを直接に制御することを可能にする。
設計されるのはプロセッサが使用されるアプリケーショ
ンであってプロセッサ自体ではないので、エミュレータ
はそれらの条件をエミュレートしなければならない。
【０００５】一般にＩＣＥと呼ばれるインサーキットエ
ミュレーションは、典型的にハードウエアとソフトウエ
アの組み合わせであるエミュレータを使用する。このエ
ミュレータは典型的に、埋め込まれたプロセッサとデバ
ギングソフトウエアを実行中のホストＣＰＵの間に、接
続されている。このエミュレーションは、それが埋め込
まれるべきシステムへ埋め込まれる間に、プロセッサが
エミュレータに接続され得るという意味において、「イ
ンサーキット」である。
ミュレーションは、典型的にハードウエアとソフトウエ
アの組み合わせであるエミュレータを使用する。このエ
ミュレータは典型的に、埋め込まれたプロセッサとデバ
ギングソフトウエアを実行中のホストＣＰＵの間に、接
続されている。このエミュレーションは、それが埋め込
まれるべきシステムへ埋め込まれる間に、プロセッサが
エミュレータに接続され得るという意味において、「イ
ンサーキット」である。
【０００６】リアルタイムインサーキットエミュレーシ
ョンは、ソフトウェア設計者が、プロセッサが埋め込ま
れるデバイスの作動に影響を与えずに、コードをモニタ
し、分析し、修正できるようにする。エミュレータの動
作は、ターゲットの動作と同一である。たとえば、ディ
スクドライブのための埋め込みプロセッサの場合、ディ
スクドライブが正常に実行を続けている間に設計者がコ
ードを修正することを、エミュレータが可能にする。
ョンは、ソフトウェア設計者が、プロセッサが埋め込ま
れるデバイスの作動に影響を与えずに、コードをモニタ
し、分析し、修正できるようにする。エミュレータの動
作は、ターゲットの動作と同一である。たとえば、ディ
スクドライブのための埋め込みプロセッサの場合、ディ
スクドライブが正常に実行を続けている間に設計者がコ
ードを修正することを、エミュレータが可能にする。
【０００７】
【発明が解決しようとする課題】この発明の１つの面
は、デバッガにより供給されるエミュレーションコード
を実行するために、プロセッサを初期化する方法であ
る。
は、デバッガにより供給されるエミュレーションコード
を実行するために、プロセッサを初期化する方法であ
る。
【０００８】
【課題を解決するための手段】ＣＰＵは初期化シーケン
スをコントロールするためのエミュレーションロジック
を与えられ、前記エミュレーションロジックはＣＰＵと
デバッガの両方と通信している。エミュレーションロジ
ックはリセットモードにおかれ、これにより前記ＣＰＵ
または前記デバッガから何の要求もサービスされないよ
うになっている。次に、エミュレーションロジックは立
上げモードに入るように要求され、このモードではデバ
ッガからの要求だけがサービスされる。それからエミュ
レーションロジックはリセットモードから開放されて、
これによりすぐに立上げモードに入る。この立上げモー
ドの間に、ＣＰＵは希望する初期化状態に置かれる。最
後に、エミュレーションロジックは立上げモードから開
放されて、エミュレーションが今や実行できるようにな
る。
スをコントロールするためのエミュレーションロジック
を与えられ、前記エミュレーションロジックはＣＰＵと
デバッガの両方と通信している。エミュレーションロジ
ックはリセットモードにおかれ、これにより前記ＣＰＵ
または前記デバッガから何の要求もサービスされないよ
うになっている。次に、エミュレーションロジックは立
上げモードに入るように要求され、このモードではデバ
ッガからの要求だけがサービスされる。それからエミュ
レーションロジックはリセットモードから開放されて、
これによりすぐに立上げモードに入る。この立上げモー
ドの間に、ＣＰＵは希望する初期化状態に置かれる。最
後に、エミュレーションロジックは立上げモードから開
放されて、エミュレーションが今や実行できるようにな
る。
【０００９】この発明の１つの長所は、立上げ状態で走
査する必要なしにエミュレーションの初期化を達成でき
ることである。この成果として、走査型の初期化よりも
速く、複雑さの少ない初期化が得られる。この方法は、
システムクロックが何も利用できない場合でも使用でき
る。
査する必要なしにエミュレーションの初期化を達成でき
ることである。この成果として、走査型の初期化よりも
速く、複雑さの少ない初期化が得られる。この方法は、
システムクロックが何も利用できない場合でも使用でき
る。
【００１０】
【発明の実施の形態】エミュレーションシステムの概観 図１は、埋め込みＣＰＵ１４のためのエミュレーション
システム１０のブロック図である。エミュレーションシ
ステム１０は、ホストコンピュータ（デバッガ１１）上
で実行できるデバッグソフトウェア、スキャンコントロ
ーラ１２、エミュレーションロジック（エミュレータ１
３）を含んでなる。
システム１０のブロック図である。エミュレーションシ
ステム１０は、ホストコンピュータ（デバッガ１１）上
で実行できるデバッグソフトウェア、スキャンコントロ
ーラ１２、エミュレーションロジック（エミュレータ１
３）を含んでなる。
【００１１】エミュレーションシステム１０は、インサ
ーキットエミュレーションシステムであり、すなわちそ
れは、ＣＰＵ１４を使用する特定アプリケーションの開
発のために使用される。たとえば、アプリケーション開
発者は、プロセッサ１４によりその機能が制御される新
しいセルラ電話のようなアプリケーションを開発してい
るかもしれない。この開発中のプログラミングは、本書
では「ターゲット」アプリケーションコードと呼ばれ
る。図１には示されていないが、ＣＰＵ１４は、それが
埋め込まれるべきアプリケーションシステムの他の部分
への種々な接続を有し得る。
ーキットエミュレーションシステムであり、すなわちそ
れは、ＣＰＵ１４を使用する特定アプリケーションの開
発のために使用される。たとえば、アプリケーション開
発者は、プロセッサ１４によりその機能が制御される新
しいセルラ電話のようなアプリケーションを開発してい
るかもしれない。この開発中のプログラミングは、本書
では「ターゲット」アプリケーションコードと呼ばれ
る。図１には示されていないが、ＣＰＵ１４は、それが
埋め込まれるべきアプリケーションシステムの他の部分
への種々な接続を有し得る。
【００１２】テストされるプログラミングの実行は、デ
バッガ１１の制御の下にある。一層具体的に言うと、デ
バッガ１１は、エミュレーション処理から出力を受信し
て、この出力をエミュレータ１３へ転送する。ＣＰＵ１
４がターゲットアプリケーションコードを実行するとき
に、ＣＰＵ１４の作動を制御しモニタするために、開発
者がエミュレータ１３とインターフェイスするのは、デ
バッガ１１のユーザインターフェイスを通じてである。
バッガ１１の制御の下にある。一層具体的に言うと、デ
バッガ１１は、エミュレーション処理から出力を受信し
て、この出力をエミュレータ１３へ転送する。ＣＰＵ１
４がターゲットアプリケーションコードを実行するとき
に、ＣＰＵ１４の作動を制御しモニタするために、開発
者がエミュレータ１３とインターフェイスするのは、デ
バッガ１１のユーザインターフェイスを通じてである。
【００１３】さまざまなデバッガソフトウェアが存在す
るが、一般にデバッガ１１は、少なくともコマンドを入
力するためのインターフェイスを、設計者に提供する。
典型的に、デバッガ１１はまた、プログラム実行の表示
を提供し、これには変数、配列、構造、ポインタ、レジ
スタの値が含まれる。メモリ内容は典型的に、表示され
て編集され得る。デバッガ１１を使用して、レジスタま
たは他のメモリの内容を変更でき、また新しいデータで
プログラムを再スタートできる。デバッガ１１は、複数
の命令を同時に実行でき、また特定の命令で停止でき
る。
るが、一般にデバッガ１１は、少なくともコマンドを入
力するためのインターフェイスを、設計者に提供する。
典型的に、デバッガ１１はまた、プログラム実行の表示
を提供し、これには変数、配列、構造、ポインタ、レジ
スタの値が含まれる。メモリ内容は典型的に、表示され
て編集され得る。デバッガ１１を使用して、レジスタま
たは他のメモリの内容を変更でき、また新しいデータで
プログラムを再スタートできる。デバッガ１１は、複数
の命令を同時に実行でき、また特定の命令で停止でき
る。
【００１４】デバッガ１１により発行されたコマンド
は、スキャンコントローラ１２により直列ビットパター
ンに翻訳される。それからスキャンコントローラ１２
は、エミュレータ１３に関連するＪＴＡＧインターフェ
イス１３ａを通じて、これらのビットパターンをエミュ
レータ１３に供給する。コマンドの結果とＣＰＵ１４か
らの他のメッセージは、同じＪＴＡＧインターフェイス
１３ａを通じ、またスキャンコントローラ１２を通じ
て、デバッガ１１へ送り返される。スキャンコントロー
ラ１２は、コンピュータでフォーマットされたデータを
直列のビットストリームに変換し、またその逆を行う多
数の市販の装置のいずれか１つであり得る。
は、スキャンコントローラ１２により直列ビットパター
ンに翻訳される。それからスキャンコントローラ１２
は、エミュレータ１３に関連するＪＴＡＧインターフェ
イス１３ａを通じて、これらのビットパターンをエミュ
レータ１３に供給する。コマンドの結果とＣＰＵ１４か
らの他のメッセージは、同じＪＴＡＧインターフェイス
１３ａを通じ、またスキャンコントローラ１２を通じ
て、デバッガ１１へ送り返される。スキャンコントロー
ラ１２は、コンピュータでフォーマットされたデータを
直列のビットストリームに変換し、またその逆を行う多
数の市販の装置のいずれか１つであり得る。
【００１５】ＪＡＴＧインターフェイス１３ａはまた、
ＩＥＥＥ１１４９．１インターフェイスとも呼ばれ、そ
れが実質的に条件を満たすＩＥＥＥ規格を同定する。規
格の通りに、ＪＴＡＧインターフェイスは少なくとも５
つのピン、すなわち、テストデータ入力（ＴＤＩ）、テ
ストデータ出力（ＴＤＯ）、テストモード選択（ＴＭ
Ｓ）、テストクロック（ＴＣＫ）、テストリセット（Ｔ
ＲＳＴ）を有する。
ＩＥＥＥ１１４９．１インターフェイスとも呼ばれ、そ
れが実質的に条件を満たすＩＥＥＥ規格を同定する。規
格の通りに、ＪＴＡＧインターフェイスは少なくとも５
つのピン、すなわち、テストデータ入力（ＴＤＩ）、テ
ストデータ出力（ＴＤＯ）、テストモード選択（ＴＭ
Ｓ）、テストクロック（ＴＣＫ）、テストリセット（Ｔ
ＲＳＴ）を有する。
【００１６】エミュレータ１３は、種々のエミュレーシ
ョン機能を供給する。この説明の例においては、それは
２つの作動モードを供給する。そのリアルタイムモード
においては、ブレーク事象が起これば、プログラムコー
ドの本文は実行を停止するが、タイムクリティカルな割
り込みは、なおサービスできる。その「停止」モードに
おいては、全ての割り込みが機能停止される。
ョン機能を供給する。この説明の例においては、それは
２つの作動モードを供給する。そのリアルタイムモード
においては、ブレーク事象が起これば、プログラムコー
ドの本文は実行を停止するが、タイムクリティカルな割
り込みは、なおサービスできる。その「停止」モードに
おいては、全ての割り込みが機能停止される。
【００１７】エミュレータ１３はＤＭＡ（ダイレクト・
メモリ・アクセス）エミュレータである。言い換えれ
ば、それは、ＣＰＵ１４のレジスタや他のメモリに直接
にＤＭＡアクセスを使用する。これにより、ホスト１１
上のデバッガが、メモリの内容に直接アクセスできるよ
うになる。この目的のために、エミュレータ１３は、命
令パイプラインの不使用サイクルの間じゅう、メモリイ
ンターフェイスを制御する。こうして、プロセッサの資
源を必要とせずに、ＣＰＵのメモリをモニタできる。こ
れは、「走査に基づく」エミュレータに対する１つの代
案、すなわち、ＣＰＵ内の記憶素子を走査するために、
ＪＴＡＧ境界走査（ｂｏｕｎｄａｒｙ ｓｃａｎ）規格
の拡張を使用するエミュレータに対する代案である。
メモリ・アクセス）エミュレータである。言い換えれ
ば、それは、ＣＰＵ１４のレジスタや他のメモリに直接
にＤＭＡアクセスを使用する。これにより、ホスト１１
上のデバッガが、メモリの内容に直接アクセスできるよ
うになる。この目的のために、エミュレータ１３は、命
令パイプラインの不使用サイクルの間じゅう、メモリイ
ンターフェイスを制御する。こうして、プロセッサの資
源を必要とせずに、ＣＰＵのメモリをモニタできる。こ
れは、「走査に基づく」エミュレータに対する１つの代
案、すなわち、ＣＰＵ内の記憶素子を走査するために、
ＪＴＡＧ境界走査（ｂｏｕｎｄａｒｙ ｓｃａｎ）規格
の拡張を使用するエミュレータに対する代案である。
【００１８】この説明の例において、エミュレータ１３
に関連するＤＭＡロジック１３は、メモリへのアクセス
を得るために、不使用のバスサイクルを検出する。こう
して、エミュレータ１３は、ターゲットアプリケーショ
ンコードの作動に影響せずに、ＣＰＵ１４のメモリへ読
み書きし、ＣＰＵ１４をモニタできる。
に関連するＤＭＡロジック１３は、メモリへのアクセス
を得るために、不使用のバスサイクルを検出する。こう
して、エミュレータ１３は、ターゲットアプリケーショ
ンコードの作動に影響せずに、ＣＰＵ１４のメモリへ読
み書きし、ＣＰＵ１４をモニタできる。
【００１９】エミュレータ１３のＤＭＡ機能は、他の諸
機能と同様に、論理回路によってインプリメントでき
る。エミュレータ１３の種々の機能をインプリメントす
るために、１つまたはそれ以上のステートマシンを使用
できる。図２に関して下に説明するように、エミュレー
タ１３は、有限ステートマシン（ＦＳＭ）１３ｂを有
し、この有限ステートマシン１３ｂはエミュレーション
コードの初期化を操作する。
機能と同様に、論理回路によってインプリメントでき
る。エミュレータ１３の種々の機能をインプリメントす
るために、１つまたはそれ以上のステートマシンを使用
できる。図２に関して下に説明するように、エミュレー
タ１３は、有限ステートマシン（ＦＳＭ）１３ｂを有
し、この有限ステートマシン１３ｂはエミュレーション
コードの初期化を操作する。
【００２０】ＣＰＵ１４は、通常の処理構成要素を有す
る。ＣＰＵ１４は、データを転送し、ＣＰＵ１４と関連
メモリの間で信号を制御するために、メモリインターフ
ェイスを有する。ＣＰＵ１４は、エミュレータ１３とや
り取りする信号のための接続と同様に、クロックおよび
制御信号、またリセットおよび割り込み信号のような他
の信号のための接続を有する。
る。ＣＰＵ１４は、データを転送し、ＣＰＵ１４と関連
メモリの間で信号を制御するために、メモリインターフ
ェイスを有する。ＣＰＵ１４は、エミュレータ１３とや
り取りする信号のための接続と同様に、クロックおよび
制御信号、またリセットおよび割り込み信号のような他
の信号のための接続を有する。
【００２１】図１に示すように、エミュレータ１３とＣ
ＰＵ１４は、同一集積回路デバイス上に集積され得る。
そうしたデバイスの一例は、テキサスインスツルメンツ
株式会社から得られるディジタルプロセッサコアＴ３２
０Ｃ２７００から作られるものである。しかしながら、
エミュレーションロジックをオンチップで集積してない
ＣＰＵへ同一コンセプトを拡張でき、この場合は、エミ
ュレータ１３を追加のソフトウェアまたはオフチップの
ソフトウェアと共にインプリメントできる。しかしなが
ら、典型的には、この発明による初期化のために、所要
処理速度は、少なくとも１つのオンチップ有限ステート
マシン１３ｂを必要とする。
ＰＵ１４は、同一集積回路デバイス上に集積され得る。
そうしたデバイスの一例は、テキサスインスツルメンツ
株式会社から得られるディジタルプロセッサコアＴ３２
０Ｃ２７００から作られるものである。しかしながら、
エミュレーションロジックをオンチップで集積してない
ＣＰＵへ同一コンセプトを拡張でき、この場合は、エミ
ュレータ１３を追加のソフトウェアまたはオフチップの
ソフトウェアと共にインプリメントできる。しかしなが
ら、典型的には、この発明による初期化のために、所要
処理速度は、少なくとも１つのオンチップ有限ステート
マシン１３ｂを必要とする。
【００２２】有限ステートマシン 図２はステートマシン１３ｂを図示し、ステートマシン
１３ｂは、デバッガ１１とＣＰＵ１４の間の制御メッセ
ージとデータの両方向フローをサービスする。ステート
マシン１３ｂはまた、エミュレーションコードのために
走査コントローラ１２とＣＰＵ１４の間にインターフェ
イスを供給するような追加の機能を操作し得るが、この
エミュレーションコードは、「モニタ」コードとも呼ば
れ、デバッグ機能を遂行するＣＰＵ上で実行する、特別
に特権のあるコードとして定義される。
１３ｂは、デバッガ１１とＣＰＵ１４の間の制御メッセ
ージとデータの両方向フローをサービスする。ステート
マシン１３ｂはまた、エミュレーションコードのために
走査コントローラ１２とＣＰＵ１４の間にインターフェ
イスを供給するような追加の機能を操作し得るが、この
エミュレーションコードは、「モニタ」コードとも呼ば
れ、デバッグ機能を遂行するＣＰＵ上で実行する、特別
に特権のあるコードとして定義される。
【００２３】図示のように、ステートマシン１３ｂは、
リセットモード、ノーマルモード、ハーミット（立上
げ）モードの、３つのモードを有する。リセットモード
においては、何の要求もサービスされない。ノーマルモ
ードにおいては、デバッガの要求とＣＰＵの要求がサー
ビスされるが、デバッガの要求が優先される。立上げモ
ードにおいては、デバッガの要求のみがサービスされ
て、ＣＰＵ１４による内部制御パスへのアクセスは全て
ディスエイブルされる。
リセットモード、ノーマルモード、ハーミット（立上
げ）モードの、３つのモードを有する。リセットモード
においては、何の要求もサービスされない。ノーマルモ
ードにおいては、デバッガの要求とＣＰＵの要求がサー
ビスされるが、デバッガの要求が優先される。立上げモ
ードにおいては、デバッガの要求のみがサービスされ
て、ＣＰＵ１４による内部制御パスへのアクセスは全て
ディスエイブルされる。
【００２４】ＦＳＭ１３ｂは、既知のプログラマブルロ
ジック回路によりインプリメントできる。たとえば、Ａ
ＳＩＣ規格セルアレイまたはＰＬＤ（プログラマブルロ
ジック装置）を使用できる。全てのステートマシンと同
様に、ＦＳＭ１３ｂは、（後述するが）一組の作動を指
示して、これらの作動が希望するシーケンスで、クロッ
ク信号により同期して起こるようにされる。
ジック回路によりインプリメントできる。たとえば、Ａ
ＳＩＣ規格セルアレイまたはＰＬＤ（プログラマブルロ
ジック装置）を使用できる。全てのステートマシンと同
様に、ＦＳＭ１３ｂは、（後述するが）一組の作動を指
示して、これらの作動が希望するシーケンスで、クロッ
ク信号により同期して起こるようにされる。
【００２５】エミュレータロジックによるＣＰＵ初期化 図３は、この発明によるエミュレーションコード実行す
るために、ＣＰＵ１４を初期化する方法を図示する。後
述するように、この方法は、ＣＰＵの状態にかかわりな
く、エミュレーションロジックの初期状態を提供する。
るために、ＣＰＵ１４を初期化する方法を図示する。後
述するように、この方法は、ＣＰＵの状態にかかわりな
く、エミュレーションロジックの初期状態を提供する。
【００２６】下記のサービスのための種々の要求は、デ
バッガ１１を通じてＪＴＡＧシーケンスで達成される。
走査コントローラ１２により、ＪＴＡＧ ＴＤＩ信号と
ＴＭＳ信号を使用して、各信号がスキャン・インされ
る。
バッガ１１を通じてＪＴＡＧシーケンスで達成される。
走査コントローラ１２により、ＪＴＡＧ ＴＤＩ信号と
ＴＭＳ信号を使用して、各信号がスキャン・インされ
る。
【００２７】ステップ３１はパワーオンのステップであ
り、この結果として、ＣＰＵ１４がランダム状態にな
る。このランダム状態は、エミュレーションロジックの
ための「クリーンな（ｃｌｅａｎ）」初期化を妨げ得
る。たとえば、クロックが未知であり得るし、ＦＳＭ１
３ｂがロックされ得る。
り、この結果として、ＣＰＵ１４がランダム状態にな
る。このランダム状態は、エミュレーションロジックの
ための「クリーンな（ｃｌｅａｎ）」初期化を妨げ得
る。たとえば、クロックが未知であり得るし、ＦＳＭ１
３ｂがロックされ得る。
【００２８】ステップ３２で、クロック選択回路が切り
替えられて、エミュレータ１３を実行し、またＣＰＵ１
４がＪＴＡＧテストクロック（ＴＣＫ）をオフにする。
これにより、全てのロジックがクロックされることが保
証される。エミュレータのクロックとＣＰＵのクロック
を実行中であれば、ステップ３２を省略できる。
替えられて、エミュレータ１３を実行し、またＣＰＵ１
４がＪＴＡＧテストクロック（ＴＣＫ）をオフにする。
これにより、全てのロジックがクロックされることが保
証される。エミュレータのクロックとＣＰＵのクロック
を実行中であれば、ステップ３２を省略できる。
【００２９】ステップ３３で、ＦＳＭ１３ｂがリセット
モードにされる。図２に関して上に説明したように、サ
ービスについての全ての要求が無視される。
モードにされる。図２に関して上に説明したように、サ
ービスについての全ての要求が無視される。
【００３０】ステップ３４で、デバッガ１１は、ＦＳＭ
１３ｂについて立上げモードを要求する。こうして、今
やデバッガ要求がアクティブであるが、ＦＳＭ１３ｂ
は、やはりリセットモードにある。この要求は直ちに実
行されないが、保持されている。たとえば、ＦＳＭ１３
ｂに関連するレジスタ内に、それは保持される。
１３ｂについて立上げモードを要求する。こうして、今
やデバッガ要求がアクティブであるが、ＦＳＭ１３ｂ
は、やはりリセットモードにある。この要求は直ちに実
行されないが、保持されている。たとえば、ＦＳＭ１３
ｂに関連するレジスタ内に、それは保持される。
【００３１】ステップ３５で、再びＪＴＡＧシーケンス
を使用して、ＦＳＭ１３ｂがリセットモードから開放さ
れる。今やＦＳＭ１３ｂがノーマルモードにあり、この
ノーマルモードは、デバッガの要求に優先順位を与える
ことを、ＦＳＭ１３ｂに要求する。こうして、今やＦＳ
Ｍ１３ｂは、この命令をサービスして、立上げモードに
入る。つまり、リセットから解放後の最初のサイクル内
で、ＦＳＭ１３ｂは、より高い優先順位の要求を読ん
で、立上げモードに入る。こうして、ＣＰＵ１４の状態
にかかわりなく、ＦＳＭ１３ｂの立上げモードに入る。
を使用して、ＦＳＭ１３ｂがリセットモードから開放さ
れる。今やＦＳＭ１３ｂがノーマルモードにあり、この
ノーマルモードは、デバッガの要求に優先順位を与える
ことを、ＦＳＭ１３ｂに要求する。こうして、今やＦＳ
Ｍ１３ｂは、この命令をサービスして、立上げモードに
入る。つまり、リセットから解放後の最初のサイクル内
で、ＦＳＭ１３ｂは、より高い優先順位の要求を読ん
で、立上げモードに入る。こうして、ＣＰＵ１４の状態
にかかわりなく、ＦＳＭ１３ｂの立上げモードに入る。
【００３２】ステップ３５の結果として、今や立上げモ
ードがオンになり、これによりＦＳＭ１３ｂはＣＰＵ１
４からの要求を無視して、ＣＰＵの干渉から自由にな
る。こうして、今やＣＰＵは既知の状態にセットされ
る。
ードがオンになり、これによりＦＳＭ１３ｂはＣＰＵ１
４からの要求を無視して、ＣＰＵの干渉から自由にな
る。こうして、今やＣＰＵは既知の状態にセットされ
る。
【００３３】こうしてステップ３７で、既知のＣＰＵ状
態が適用される。この説明の例では、リセット状態が予
めレジスタにロードされているが、一般には、ステップ
３９で遂行された開放により、あらゆる既知の状態が、
（予め要求されたものも、今要求されるものも）、適用
できるようになる。また、この説明の例においては、エ
ミュレータ１３とＣＰＵ１４の間に種々のデバッグユニ
ットがあり、これらはこのときにリセットに保持されて
いることにより、初期化される。
態が適用される。この説明の例では、リセット状態が予
めレジスタにロードされているが、一般には、ステップ
３９で遂行された開放により、あらゆる既知の状態が、
（予め要求されたものも、今要求されるものも）、適用
できるようになる。また、この説明の例においては、エ
ミュレータ１３とＣＰＵ１４の間に種々のデバッグユニ
ットがあり、これらはこのときにリセットに保持されて
いることにより、初期化される。
【００３４】ステップ３８で、立上げモードが終了し
て、これによりＦＳＭ１３ｂは再びノーマルモードに入
る。ＣＰＵは既にクリーンな初期化を受けていて、エミ
ュレーションコードの実行を開始できる。
て、これによりＦＳＭ１３ｂは再びノーマルモードに入
る。ＣＰＵは既にクリーンな初期化を受けていて、エミ
ュレーションコードの実行を開始できる。
【００３５】上記の説明はエミュレーションの初期化に
関しているが、同じ方法をエミュレーションの間のエラ
ー回復、たとえばＣＰＵがエミュレータ資源へ無用のア
クセスをしたときなどのエラー回復にも使用できる。こ
の両方向エミュレーションリンクをブレークして、ＣＰ
Ｕ１４がＣＰＵロジックにアクセスすることを防止でき
る。
関しているが、同じ方法をエミュレーションの間のエラ
ー回復、たとえばＣＰＵがエミュレータ資源へ無用のア
クセスをしたときなどのエラー回復にも使用できる。こ
の両方向エミュレーションリンクをブレークして、ＣＰ
Ｕ１４がＣＰＵロジックにアクセスすることを防止でき
る。
【００３６】他の実施例 この発明を詳細に説明してきたが、これに対して種々の
変更、置き換え、改変を、添付の特許請求の範囲に定義
されるこの発明の精神と範囲から離れることなく、行い
得ることを理解すべきである。
変更、置き換え、改変を、添付の特許請求の範囲に定義
されるこの発明の精神と範囲から離れることなく、行い
得ることを理解すべきである。
【００３７】以上の説明に関して更に以下の項を開示す
る。
る。
【００３８】（１） デバッガにより供給されるエミュ
レーションコードを実行するために、プロセッサを初期
化する方法であって、初期化シーケンスを制御するため
にエミュレーションロジックを供給し、前記エミュレー
ションロジックは前記ＣＰＵおよび前記デバッガと通信
しているステップと、前記エミュレーションロジックを
リセットモードに配置して、前記ＣＰＵまたは前記デバ
ッガから要求が何もサービスされないようにするステッ
プと、前記エミュレーションロジックに立上げモードに
入るよう要求して、この立上げモード内では前記デバッ
ガからの要求だけがサービスされるステップと、前記エ
ミュレーションロジックを前記リセットモードから開放
して、前記エミュレーションロジックが前記立上げモー
ドに入るようにするステップと、前記ＣＰＵを希望する
初期化状態にするステップと、前記エミュレーションロ
ジックを前記立上げモードから開放して、前記エミュレ
ーションコードが実行され得るようにするステップを含
んでなる、前記方法。
レーションコードを実行するために、プロセッサを初期
化する方法であって、初期化シーケンスを制御するため
にエミュレーションロジックを供給し、前記エミュレー
ションロジックは前記ＣＰＵおよび前記デバッガと通信
しているステップと、前記エミュレーションロジックを
リセットモードに配置して、前記ＣＰＵまたは前記デバ
ッガから要求が何もサービスされないようにするステッ
プと、前記エミュレーションロジックに立上げモードに
入るよう要求して、この立上げモード内では前記デバッ
ガからの要求だけがサービスされるステップと、前記エ
ミュレーションロジックを前記リセットモードから開放
して、前記エミュレーションロジックが前記立上げモー
ドに入るようにするステップと、前記ＣＰＵを希望する
初期化状態にするステップと、前記エミュレーションロ
ジックを前記立上げモードから開放して、前記エミュレ
ーションコードが実行され得るようにするステップを含
んでなる、前記方法。
【００３９】（２） 前記エミュレーションロジックは
有限ステートマシンとしてインプリメントされる第１項
記載の方法。
有限ステートマシンとしてインプリメントされる第１項
記載の方法。
【００４０】（３） 前記要求するステップと前記開放
するステップは、前記エミュレーションロジックへのＪ
ＴＡＧ入力を通じて遂行される第１項記載の方法。
するステップは、前記エミュレーションロジックへのＪ
ＴＡＧ入力を通じて遂行される第１項記載の方法。
【００４１】（４） 前記希望する初期化状態は、連続
リセット状態である第１項記載の方法。
リセット状態である第１項記載の方法。
【００４２】（５） 前記配置するステップは、前記開
放するステップにより正しいテンポで分離された要求す
るステップと適用するステップの結果である第１項記載
の方法。
放するステップにより正しいテンポで分離された要求す
るステップと適用するステップの結果である第１項記載
の方法。
【００４３】（６） 前記要求するステップは、前記ス
テートマシンによりアクセスされたレジスタ内で、前記
立上げモードに入ることの要求により遂行される第１項
記載の方法。
テートマシンによりアクセスされたレジスタ内で、前記
立上げモードに入ることの要求により遂行される第１項
記載の方法。
【００４４】（７） 前記開放するステップは、前記デ
バッガからの要求に優先順位を与えるノーマルモード
に、前記エミュレーションロジックが直ちに入るよう
に、また前記立上げモードに前記エミュレーションロジ
ックが入るように、遂行される第１項記載の方法。
バッガからの要求に優先順位を与えるノーマルモード
に、前記エミュレーションロジックが直ちに入るよう
に、また前記立上げモードに前記エミュレーションロジ
ックが入るように、遂行される第１項記載の方法。
【００４５】（８） 前記エミュレーションロジックと
前記ＣＰＵを共通のクロック上に設定するステップを更
に含んでなる第１項記載の方法。
前記ＣＰＵを共通のクロック上に設定するステップを更
に含んでなる第１項記載の方法。
【００４６】（９） 前記共通のクロックは、ＪＴＡＧ
クロックである第８項記載の方法。
クロックである第８項記載の方法。
【００４７】（１０） 前記エミュレーションロジック
を前記立上げモードから開放する前記ステップの結果と
して、前記エミュレーションロジックがノーマルモード
に入り、そこではＣＰＵとデバッガの両方からの要求が
サービスされる第１項記載の方法。
を前記立上げモードから開放する前記ステップの結果と
して、前記エミュレーションロジックがノーマルモード
に入り、そこではＣＰＵとデバッガの両方からの要求が
サービスされる第１項記載の方法。
【００４８】（１１） 埋め込みＣＰＵのためと、デバ
ッガにより供給されるエミュレーションコードのために
前記ＣＰＵを初期化するための、オンチップのエミュレ
ーションロジック回路であって、前記ＣＰＵと前記デバ
ッガの間の両方向通信のためのＪＴＡＧインターフェイ
スと、前記ＣＰＵを初期化してエミュレーションコード
を実行するための有限ステートマシンであって、下記の
３つのモード、すなわち、前記デバッガまたは前記ＣＰ
Ｕから何の要求もサービスされないリセットモードと、
前記デバッガからの要求が優先順位を与えられるノーマ
ルモードと、前記デバッガからの要求のみがサービスさ
れる立上げモードの、いずれかの１つに入るように作動
できる、前記有限ステートマシンと、前記有限ステート
マシンが前記リセットモードにある間ずっと、前記立上
げモードの要求を保持する手段と、前記エミュレーショ
ンコードの実行の間に、１つまたはそれ以上のエミュレ
ーション機能を遂行できるエミュレーションロジックを
含んでなる、前記オンチップのエミュレーションロジッ
ク回路。
ッガにより供給されるエミュレーションコードのために
前記ＣＰＵを初期化するための、オンチップのエミュレ
ーションロジック回路であって、前記ＣＰＵと前記デバ
ッガの間の両方向通信のためのＪＴＡＧインターフェイ
スと、前記ＣＰＵを初期化してエミュレーションコード
を実行するための有限ステートマシンであって、下記の
３つのモード、すなわち、前記デバッガまたは前記ＣＰ
Ｕから何の要求もサービスされないリセットモードと、
前記デバッガからの要求が優先順位を与えられるノーマ
ルモードと、前記デバッガからの要求のみがサービスさ
れる立上げモードの、いずれかの１つに入るように作動
できる、前記有限ステートマシンと、前記有限ステート
マシンが前記リセットモードにある間ずっと、前記立上
げモードの要求を保持する手段と、前記エミュレーショ
ンコードの実行の間に、１つまたはそれ以上のエミュレ
ーション機能を遂行できるエミュレーションロジックを
含んでなる、前記オンチップのエミュレーションロジッ
ク回路。
【００４９】（１２） 前記保持する手段はレジスタで
ある第１１項記載のエミュレーションロジック。
ある第１１項記載のエミュレーションロジック。
【００５０】（１３） デバッガと共に使用するプロセ
ッサデバイスであって、中央処理装置と、前記デバイス
上に集積されたエミュレーションロジックであって、前
記エミュレーションロジックは、エミュレーションコー
ドを実行するために前記中央処理装置を初期化する有限
ステートマシンを、少なくとも含んでなり、前記有限ス
テートマシンは、下記の３つの状態、すなわち、前記デ
バッガまたは前記ＣＰＵからの要求が何もサービスされ
ないリセット状態、前記デバッガからの要求が優先順位
を与えられるノーマル状態、前記デバッガからの要求の
みがサービスされる立上げ状態のうちのいずれか１つに
入るように作動できる、前記エミュレーションロジック
と、前記デバッガから前記デバイスへデータを供給する
ためのデータインターフェイスを含んでなる、前記プロ
セッサデバイス。
ッサデバイスであって、中央処理装置と、前記デバイス
上に集積されたエミュレーションロジックであって、前
記エミュレーションロジックは、エミュレーションコー
ドを実行するために前記中央処理装置を初期化する有限
ステートマシンを、少なくとも含んでなり、前記有限ス
テートマシンは、下記の３つの状態、すなわち、前記デ
バッガまたは前記ＣＰＵからの要求が何もサービスされ
ないリセット状態、前記デバッガからの要求が優先順位
を与えられるノーマル状態、前記デバッガからの要求の
みがサービスされる立上げ状態のうちのいずれか１つに
入るように作動できる、前記エミュレーションロジック
と、前記デバッガから前記デバイスへデータを供給する
ためのデータインターフェイスを含んでなる、前記プロ
セッサデバイス。
【００５１】（１４） 前記データインターフェイスは
シリアルデータインターフェイスである第１３項記載の
デバイス。
シリアルデータインターフェイスである第１３項記載の
デバイス。
【００５２】（１５） 前記データインターフェイスは
ＪＴＡＧインターフェイスである第１３項記載のデバイ
ス。
ＪＴＡＧインターフェイスである第１３項記載のデバイ
ス。
【００５３】（１６） デバッガ（１１）からのエミュ
レーションコードを実行するためにＣＰＵ（１４）を初
期化する方法。ＣＰＵ（１４）に関連するエミュレーシ
ョンロジック（１３）は、３つのモード、すなわち、前
記デバッガまたは前記ＣＰＵから何も要求がサービスさ
れないリセットモード、前記デバッガからの要求が優先
順位を与えられるノーマルモード、前記デバッガからの
要求だけがサービスされる立上げモードがある有限ステ
ートマシンを有する。初期化のために、この有限ステー
トマシン（１３ｂ）をリセット状態に置き、立上げモー
ドが要求される間はリセットに保持する。リセットモー
ドが開放されると、すぐに立上げモードがサービスされ
る。これにより、初期化状態がＣＰＵ（１４）にクリー
ンに適用される。
レーションコードを実行するためにＣＰＵ（１４）を初
期化する方法。ＣＰＵ（１４）に関連するエミュレーシ
ョンロジック（１３）は、３つのモード、すなわち、前
記デバッガまたは前記ＣＰＵから何も要求がサービスさ
れないリセットモード、前記デバッガからの要求が優先
順位を与えられるノーマルモード、前記デバッガからの
要求だけがサービスされる立上げモードがある有限ステ
ートマシンを有する。初期化のために、この有限ステー
トマシン（１３ｂ）をリセット状態に置き、立上げモー
ドが要求される間はリセットに保持する。リセットモー
ドが開放されると、すぐに立上げモードがサービスされ
る。これにより、初期化状態がＣＰＵ（１４）にクリー
ンに適用される。
【図１】この発明によるエミュレーションロジックを有
するエミュレーションシステムのブロック図である。
するエミュレーションシステムのブロック図である。
【図２】図１の有限ステートマシンを図示する。
【図３】この発明の初期化方法を図示する。
１０ エミュレーションシステム １１ デバッガ（ホストコンピュータ） １２ 走査コントローラ １３ エミュレータ １３ａ ＪＴＡＧインターフェイス １３ｂ 有限ステートマシン（ＦＳＭ） １４ ＣＰＵ
Claims (2)
- 【請求項１】 デバッガにより供給されるエミュレーシ
ョンコードを実行するために、プロセッサを初期化する
方法であって、 初期化シーケンスを制御するためにエミュレーションロ
ジックを供給し、前記エミュレーションロジックは前記
ＣＰＵおよび前記デバッガと通信しているステップと、 前記エミュレーションロジックをリセットモードにし
て、前記ＣＰＵまたは前記デバッガから要求が何もサー
ビスされないようにするステップと、 前記エミュレーションロジックに立上げモードに入るよ
う要求して、この立上げモード内では前記デバッガから
の要求だけがサービスされるステップと、 前記エミュレーションロジックを前記リセットモードか
ら開放して、前記エミュレーションロジックが前記立上
げモードに入るようにするステップと、 前記ＣＰＵを希望する初期化状態にするステップと、 前記エミュレーションロジックを前記立上げモードから
開放して、前記エミュレーションコードが実行され得る
ようにするステップを含んでなる、前記方法。 - 【請求項２】 埋め込みＣＰＵのためと、デバッガによ
り供給されるエミュレーションコードのために前記ＣＰ
Ｕを初期化するための、オンチップのエミュレーション
ロジック回路であって、 前記ＣＰＵと前記デバッガの間の両方向通信のためのＪ
ＴＡＧインターフェイスと、 前記ＣＰＵを初期化してエミュレーションコードを実行
するための有限ステートマシンであって、下記の３つの
モード、すなわち、前記デバッガまたは前記ＣＰＵから
何の要求もサービスされないリセットモードと、前記デ
バッガからの要求が優先順位を与えられるノーマルモー
ドと、前記デバッガからの要求のみがサービスされる立
上げモードの、いずれかの１つに入るように作動でき
る、前記有限ステートマシンと、 前記有限ステートマシンが前記リセットモードにある間
ずっと、前記立上げモードの要求を保持する手段と、 前記エミュレーションコードの実行の間に、１つまたは
それ以上のエミュレーション機能を遂行できるエミュレ
ーションロジックを含んでなる、前記オンチップのエミ
ュレーションロジック回路。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IN241MA1998 | 1998-02-06 | ||
| US7881398P | 1998-03-20 | 1998-03-20 | |
| US15438598P | 1998-09-16 | 1998-09-16 | |
| US154385 | 1998-09-16 | ||
| US241/MAS/98 | 1998-09-16 | ||
| US078813 | 1998-09-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11272493A true JPH11272493A (ja) | 1999-10-08 |
Family
ID=27272426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11030494A Pending JPH11272493A (ja) | 1998-02-06 | 1999-02-08 | エミュレ―ションのためのｃｐｕ初期化方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6167365A (ja) |
| JP (1) | JPH11272493A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014099167A (ja) * | 2012-10-19 | 2014-05-29 | Loarant Corp | リモート操作システム、無線通信ユニット、及びリモートデバッグシステム |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6415348B1 (en) * | 1999-08-23 | 2002-07-02 | Advanced Micro Devices, Inc. | Flexible microcontroller architecture |
| US8157654B2 (en) | 2000-11-28 | 2012-04-17 | Nintendo Co., Ltd. | Hand-held video game platform emulation |
| US6829727B1 (en) * | 2001-01-12 | 2004-12-07 | Metalink Corp. | In-circuit emulation of single chip microcontrollers |
| US20040098573A1 (en) * | 2002-11-18 | 2004-05-20 | Adc Telecommunication Israel Ltd. | Configurable initialization of hardware |
| US7216276B1 (en) * | 2003-02-27 | 2007-05-08 | Marvell International Ltd. | Apparatus and method for testing and debugging an integrated circuit |
| US7496818B1 (en) | 2003-02-27 | 2009-02-24 | Marvell International Ltd. | Apparatus and method for testing and debugging an integrated circuit |
| US7444571B1 (en) | 2003-02-27 | 2008-10-28 | Marvell International Ltd. | Apparatus and method for testing and debugging an integrated circuit |
| US8245201B2 (en) * | 2004-04-30 | 2012-08-14 | International Business Machines Corporation | Method and system for recording and replaying service interactions |
| US7519802B2 (en) * | 2004-05-05 | 2009-04-14 | Hewlett-Packard Development Company, L.P. | System and method for configuring a computer system |
| US20060161818A1 (en) * | 2005-01-14 | 2006-07-20 | Ivo Tousek | On-chip hardware debug support units utilizing multiple asynchronous clocks |
| JP4038220B2 (ja) * | 2005-09-27 | 2008-01-23 | ソフトバンクモバイル株式会社 | プログラム開発支援装置 |
| US7849315B2 (en) * | 2006-05-22 | 2010-12-07 | General Dynamics C4 Systems, Inc. | Method for managing operability of on-chip debug capability |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5687371A (en) * | 1993-09-27 | 1997-11-11 | Intel Corporation | Selection from a plurality of bus operating speeds for a processor bus interface during processor reset |
| EP0652516A1 (en) * | 1993-11-03 | 1995-05-10 | Advanced Micro Devices, Inc. | Integrated microprocessor |
| US5699554A (en) * | 1994-10-27 | 1997-12-16 | Texas Instruments Incorporated | Apparatus for selective operation without optional circuitry |
| JP3443694B2 (ja) * | 1994-11-01 | 2003-09-08 | 日本テキサス・インスツルメンツ株式会社 | エミュレーション時のレジスタモニタ方法 |
| US5630102A (en) * | 1994-12-19 | 1997-05-13 | Intel Corporation | In-circuit-emulation event management system |
| US5704034A (en) * | 1995-08-30 | 1997-12-30 | Motorola, Inc. | Method and circuit for initializing a data processing system |
| US5860125A (en) * | 1995-11-08 | 1999-01-12 | Advanced Micro Devices, Inc. | Integrated circuit including a real time clock, configuration RAM, and memory controller in a core section which receives an asynchronous partial reset and an asynchronous master reset |
| US5861248A (en) * | 1996-03-29 | 1999-01-19 | Urocor, Inc. | Biomarkers for detection of prostate cancer |
| US6009256A (en) * | 1997-05-02 | 1999-12-28 | Axis Systems, Inc. | Simulation/emulation system and method |
-
1998
- 1998-09-16 US US09/154,385 patent/US6167365A/en not_active Expired - Lifetime
-
1999
- 1999-02-08 JP JP11030494A patent/JPH11272493A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014099167A (ja) * | 2012-10-19 | 2014-05-29 | Loarant Corp | リモート操作システム、無線通信ユニット、及びリモートデバッグシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6167365A (en) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5978902A (en) | Debug interface including operating system access of a serial/parallel debug port | |
| US6148381A (en) | Single-port trace buffer architecture with overflow reduction | |
| US6142683A (en) | Debug interface including data steering between a processor, an input/output port, and a trace logic | |
| US6094729A (en) | Debug interface including a compact trace record storage | |
| US8180620B2 (en) | Apparatus and method for performing hardware and software co-verification testing | |
| US5838948A (en) | System and method for simulation of computer systems combining hardware and software interaction | |
| US6311292B1 (en) | Circuit, architecture and method for analyzing the operation of a digital processing system | |
| US6154856A (en) | Debug interface including state machines for timing synchronization and communication | |
| JP2022517513A (ja) | オンチップシステムテストコントローラを使用した自動テスト装置 | |
| EP0652516A1 (en) | Integrated microprocessor | |
| JP3998303B2 (ja) | Ｔａｐコントローラを有する集積回路 | |
| US6502209B1 (en) | Chip with debug capability | |
| US7584456B1 (en) | Method and apparatus for debugging embedded systems having read only memory | |
| JP2000330826A (ja) | デバッグ命令を実行するデータ処理装置及びそのデータ処理方法 | |
| JPH11272493A (ja) | エミュレ―ションのためのｃｐｕ初期化方法 | |
| JP2009193109A (ja) | デバッグ中にツールを使用可能な試験システム及び方法 | |
| US6820051B1 (en) | Software emulation monitor employed with hardware suspend mode | |
| US20030100133A1 (en) | System-on-chip breakpoint synchronization | |
| US6370660B1 (en) | Apparatus and method for providing a wait for status change capability for a host computer system | |
| US7016826B2 (en) | Apparatus and method of developing software for a multi-processor chip | |
| JP2001184226A (ja) | メモリブロックを有するデジタルシステムおよびメモリのブロックのエミュレーティング方法 | |
| Vermeulen et al. | Debugging multi-core systems-on-chip | |
| US6374399B1 (en) | Apparatus and method for providing list and read list capability for a host computer system | |
| US9805152B1 (en) | Compilation of system designs | |
| US8042002B2 (en) | Method and apparatus for handling shared hardware and software debug resource events in a data processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080227 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080303 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080327 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080401 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080428 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080502 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080902 |