JP3998303B2 - Tapコントローラを有する集積回路 - Google Patents
Tapコントローラを有する集積回路 Download PDFInfo
- Publication number
- JP3998303B2 JP3998303B2 JP30095997A JP30095997A JP3998303B2 JP 3998303 B2 JP3998303 B2 JP 3998303B2 JP 30095997 A JP30095997 A JP 30095997A JP 30095997 A JP30095997 A JP 30095997A JP 3998303 B2 JP3998303 B2 JP 3998303B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- chip
- serial
- bits
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318572—Input/Output interfaces
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は集積回路に関し、特に、チップ境界を越えての直列データ通信を実行する、テストアクセスポートコントローラ(TAPコントローラ)を有する集積回路に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
テストアクセスポートコントローラは従来公知である。TAPコントローラは、JTAGポートとして知られるポートを介して、オン−チップ及びオフ−チップでテストデータ通信を実行するのに使用される。公知のTAPコントローラの機能は、IEEE基準1149.1−1990で定義されている。この基準は、テストロジックを定義し、そのテストロジックは、集積回路内に含まれることができて、集積回路間の相互の接続をテストし、集積回路自体をテストし、また、集積回路が「通常」または「ユーザーモード」で作動する間の回路動作を監視するかまたは修正するための基準化された方法を提供する。
【0003】
IEEE基準によれば、TAPコントローラは種々の異なるテストモードを実行できる。これらのテストモードのそれぞれにおいて、テストデータはTAPコントローラの入力ピンを介してチップに供給され、テスト後の結果として生じるデータがTAPコントローラの出力ピンを介してオフ−チップに供給される。結果として生じるデータは、テストデータに依存し、予測データと比較されてテストの有効性を検査する。入力ピン及び出力ピンは、それぞれTDI及びTDOとして参照される。現存する多くの集積回路は、既に入力ピンTDI及び出力ピンTDOを有するこのタイプのTAPコントローラを備えている。
【0004】
本発明は、これらのピンとTAPコントローラを使用して、ピンの数を増やすことなく、また、基準を超えることなく集積回路の通信機能を増大させることを目的とする。
このことは、診断目的のために特に有用である。即ち、集積回路がプロセッサ等の埋め込まれた機能回路を有する場合、従来の診断技術を使用して機能回路のリアルタイム非割り込み監視を提供することは非常に困難である。機能回路はプロセッサである必要はなく、DMA(Direct Memory Access;直接メモリアクセス)エンジンを含む他の機能回路またはオン−チップキャッシュでもよい。
【0005】
従来、プロセッサ(CPU)は単一チップとして製造されており、メモリ等の全ての補助回路へのオフ−チップアクセスを必要とする。結果として、これらは複数のアクセスピンを有して、CPUに関する情報、特に、メモリアドレス情報がこれらのアクセスピンからいずれにしても外部的に入手できる。
メモリアドレス情報に加えて、プロセッサの内部状態に関する状態情報を入手して、例えば、割り込み、命令ストリームにおける変化、CPUの種々の状態レジスタにおけるフラグの設定等の事象を確認するのに使用できる。
【0006】
現今では、チップは複雑であり、オン−チップのプロセッサだけではなくその関連メモリや他の補助回路も含む。チップ上に複数のプロセッサを備えたり、或いは、少なくとも1つのプロセッサとDMA(直接メモリアクセス)エンジン、またはオン−チッププロセッサに関連するメモリにアクセスするためのEMI(External Memory Interface ;外部メモリインタフェース)を備える場合がある。このように、通常はオフ−チップ入手が可能な信号がもはやCPUの内部作動に関する直接表示を提供しないので、プロセッサ作動を監視するのはもはや単純なことではない。
【0007】
集積回路CPU上で実行するように設計されたソフトウエアの複雑さが増大するにつれて、ソフトウエアを適切にテストすることの重要性も増大する。これには、CPUがソフトウエアを実行するのと同時にCPUの作動を監視する技術を必要とする。ソフトウエアがリアルタイムで作動しながら非割り込みでモニタされることは特に煩わしい要件である。
【0008】
いわゆる診断又はデバッギング技術がこれを達成するために開発された。従来の1つの技術(ICE;回路内エミュレータ)は、オン−チップハードウエアにマッチし、このハードウエアに接続されるエミュレータボードの製造を必要とする。このように、オン−チップ接続がエミュレータにマップされるので、エミュレータ上でアクセスできる。しかしながら、エミュレータは構成が複雑かつ高価であり、いずれにしてもオン−チップ通信の速度または状態に十分にマッチできない。このため、優先するオン−チップ状態を正確にエミュレートすることは非常に困難である。
【0009】
他の従来技術では、論理状態アナライザ(LSA)を使用している。これは、全てのオフ−チップ通信状態を継続的に監視する集積回路のピンに接続される装置である。連続して発生する状態の各セットは記憶された後に分析できる。エミュレータよりは安いが、LSAは高価であるばかりではなく、記憶される莫大な数の連続して発生する状態セットから何らかの有用な情報を引き出すための多大な演繹と分析が必要である。オフ−チップで通信される状態信号を分析できるだけなので、オン−チップ状態に関する何らかの演繹または仮定を行うことが当然必要となる。
【0010】
更に近年では、埋め込まれたCPUの作動を監視する試みにおいて更なる開発がすすめられた。ある集積回路では、スキャンラッチチェインがオン−チップで提供されて、オン−チップTAPコントローラを使用してCPUのレジスタからデータを転送する。プロセスは破壊的なので、CPUが作動を継続する前にデータをCPUレジスタ内に戻して読み込ませる必要がある。このように、これを実行するには、CPUを停止させてそのレジスタから状態情報を抽出する必要がある。このため、これはソフトウエアがリアルタイムで監視されなければならないという要求を満足させるものではない。いくつかのケースでは、CPUの停止がソフトウエアの作動する方法を変化させるので、リアルタイムで目に見えるバグが、CPUがそのポイントで停止すると表れない。
【0011】
更に、テストスキャンが完了するのを待ってCPUレジスタからのすべてのスキャンデータをオフ−チップに送信する必要があるので、監視プロセスがゆっくりである。
また、本発明の別の目的は、オフ−チップ外部通信性を増大させることによって改良された診断手順を実行できるようにすることを目的とする。
【0012】
【課題を解決するための手段】
本発明の1態様によれば、
a) 直列データ入力ピン及び直列データ出力ピンと、
b) オン−チップ機能回路及びテストロジックと、
c) 前記入力ピン及び出力ピンを介してチップ境界を越えた直列データ通信を実行するために接続され、第1の作動モードでテストロジックに接続されて、
入力されるクロック信号の制御下で直列テストデータ通信を実行できるテストアクセスポートコントローラと、
d) 第2の作動モードで前記テストアクセスポートコントローラを介して前記入力ピン及び出力ピンに接続できるデータアダプタと、を含んで構成され、 前記データアダプタは、前記第2の作動モードにおいて、前記オン−チップ機能回路から並列データ及び制御信号を供給され、前記並列データ及び制御信号を、前記入力されるクロック信号の制御下で前記テストアクセスポートコントローラを介してオフ−チップ通信するためのフロー制御ビットとデータビットとを有する一連の直列ビットに変換する第1の変換回路を有し、前記フロー制御ビットは前記オン−チップ機能回路から前記並列データ及び制御信号を受信したことに応答して生成され、フロー制御ビットとデータビットとを有する一連の直列ビットを、オフ−チップから前記直列データ入力ピンを介して受信して、前記オン−チップ機能回路用の並列データ及び制御信号に変換する第2の変換回路をさらに有し、前記制御信号は前記フロー制御ビットを受信したことに応答して生成されることを特徴とする集積回路が提供される。
【0013】
好ましい実施例における前記データアダプタは、該データアダプタと機能回路との間で、それぞれ並列データと制御信号を受信及び送信するための第1及び第2のポートを有する。
前記データアダプタは、前記機能回路とデータアダプタとの間を転送されるフロー制御ビット及びデータからフロー制御情報を発生する回路を有するのが好ましい。前記フロー制御情報は、以下のタイプの1つとすることができる。
【0014】
1)入力する一連の直列ビット内のフロー制御ビットから生成され、前記第1のポートの少なくとも1つのピンによって出力される順方向のフロー制御情報2)前記第1のポートに供給される並列データ信号に関連して、前記オン−チップ機能回路によって生成される順方向のデータ制御情報
3)前記データアダプタによって受信される一連の直列ビット内のデータビットから生成される逆方向のデータ制御情報
4)前記オン−チップ機能回路によって受信される並列データに応答して、前記オン−チップ機能回路によって生成される逆方向のフロー制御情報
また、前記順方向のフロー制御情報は、データ及び制御信号を直列ビットに変換する間それらデータ及び制御信号を一時的に保持する、データアダプタ内の記憶回路の状態に応じて生成されてもよい。
【0015】
本実施例においては、前記データアダプタによって受信及び送信される並列データ信号は、8ビット幅である。
前記集積回路は、オン−チップの種々のソース/宛先ロジックを有する。1つの実施例において、前記集積回路は、前記バスシステムから受信した要求を前記データアダプタに供給するための並列データに変換し、前記データアダプタから受信した並列データを前記バスシステムを介して供給するための要求に変換するメッセージコンバータが接続されたオン−チップバスシステムを有する。前記オン−チップ機能回路は、前記バスシステムに接続される少なくとも1つのプロセッサを含んで構成される。前記バスシステムは、少なくとも1つのメモリバスを有し、このメモリバスは、該メモリバスと接続する或いは接続可能なオン−チップまたはオフ−チップメモリとの通信を実行する。
【0016】
また、本発明は、
a)オン−チップバスシステムに接続されるターゲットプロセッサと、前記オン−チップバスシステムに接続される付加機能回路と、直列データ入力ピンと直列データ出力ピンに接続されるテストアクセスポートコントローラと、前記テストアクセスポートコントローラ並びにその直列データ入力ピン及び直列データ出力ピンを介して、チップ境界を越えた通信を実行するオン−チップデータアダプタと、を含み、該オン−チップデータアダプタは、前記オン−チップバスシステムから並列データ及び制御信号を供給され、前記並列データ及び制御信号を、前記直列データ出力ピンを介してオフ−チップ通信するためのフロー制御ビット及びデータビットを有する一連の直列ビットに変換する第1の変換回路を有し、前記フロー制御ビットは前記オン−チップ機能回路から前記並列データ及び制御信号を受信したことに応答して生成され、オフ−チップから前記直列データ入力ピンを介して、フロー制御ビット及びデータビットを有する一連の直列ビットを受信し、該直列ビットを前記オン−チップバスシステム用の並列データ及び制御信号に変換する第2の変換回路をさらに有し、前記制御信号は前記フロー制御ビットを受信したことに応答して生成される構成とした単一チップ集積回路と、
b)並列データ及び制御信号を発生するとともに受信するように作動可能なオフ−チップホストプロセッサと、
c)前記ホストプロセッサに接続されて、該ホストプロセッサからの前記並列データ及び制御信号を受信し、これらを前記直列データ入力ピンを介してチップ上に送信するためのフロー制御ビット及びデータビットを有する一連の直列ビットに変換し、前記直列データ出力ピンから一連の直列ビットを受信し、前記一連の直列ビットを前記オフ−チップホストプロセッサ用の並列データ及び制御信号に変換するオフ−チップデータアダプタと、
を含んで構成され、
前記ホストプロセッサは、前記ターゲットプロセッサを必要とせずに、前記オン−チップバスシステムを介して前記付加機能回路と通信できることを特徴とするコンピュータシステムを提供する。
【0017】
このように、集積回路の境界を越えた通信は、好ましくはオン−チップのターゲットプロセッサを必要とせずに、オフ−チップホストプロセッサとオン−チップの機能回路との間で選択的に実行できる。
このことは、診断環境において特に有用である。
ホストプロセッサとのオン−チップ及びオフ−チップ通信は、ターゲットプロセッサのリアルタイム作動に割り込まずに実行できるので、特に、ターゲットプロセッサ上で実行するソフトウエアをリアルタイムで監視できる。また、TAPコントローラ並びにその直列データ入力ピン及び直列データ出力ピンの使用により、オン−チップ通信を実行する際のチップ領域及びオーバーヘッドを節約できる。データアダプタは、オン−チップのデータ及び制御信号の並列フォーマットを、TAPコントローラの入力ピン及び出力ピンを介して通信可能な直列フォーマットに修正するのに役立つ。
【0018】
【発明の実施の形態】
本発明を更に理解し、どのように実施するかを添付の図面を参照して説明する。
図1は、テストアクセスポート(TAP)コントローラ4とチップ境界スキャンチェイン10とを有する集積回路2を概略的に示す。TAPコントローラ4は、ライン14上のテストクロック信号TCKと、ライン16上のテストモード選択信号TMSと、ライン18上のテストデータ入力信号TDIと、ライン22上のテストリセット入力信号TRST*と、をオフ−チップから受信する。TAPコントローラ4は、ライン20上のテストデータ出力信号TDOをオフ−チップに出力する。TAPコントローラ4はまた、ライン12上の装置識別子信号DEVICEIDを受信する。図1において、装置識別子信号DEVICEIDは、集積回路内でアースに接続された信号ライン12として示される。信号ライン12はマルチビットワイヤでよく、また、装置識別子信号DEVICEIDは集積回路上またはオフ−チップ上のいずれかから発生できる。信号ライン12がマルチビットワイヤの場合には、各ビットがチップ上の低レベルロジックまたは高レベルロジックのいずれかに接続される。TAPコントローラ4は、ライン28上のスキャンデータ入力信号SCANINと、ライン38上のテストクロック信号TESTCLKと、ライン24上のスキャンテストモードSCANMODEの選択を示す信号と、をライン26上の診断モードDIAGMODEの選択を示す信号と、をオン−チップ回路に出力する。チップ境界スキャンチェイン10は、ライン28上のスキャンデータ入力信号SCANINと、ライン24上のスキャンテストモード信号SCANMODEと、を入力として受信し、ライン34上のスキャンデータ出力信号SCANOUTをTAPコントローラ4に出力する。本発明では、ライン28上のスキャンデータ入力信号SCANINはまた、後述するように、診断のためにオン−チップソース/宛先ロジックに接続される。本発明では、ソース/宛先ロジックは、入力信号DIAGSCANOUTをライン36上でTAPコントローラ4に供給する。
【0019】
以下に詳細に説明する図5は、ソース/宛先ロジックを構成する構成要素を示す。ソース/宛先ロジックは、少なくともオン−チップバスシステムに接続されるプロセッサであり、オン−チップバスシステムはこれに接続されたオン−チップメモリを有する。オフ−チップメモリもまたこのようなバスシステムに直接接続できる。オン−チップソース/宛先ロジックはまた、DMAエンジン又はEMIインタフェースを備えた他の機能回路を持つ。
【0020】
TAPコントローラ4は、標準演算に必要であり且つ本発明で要求される回路ブロックを備えて図2に概略的に示される。図2を参照すると、TAPコントローラ4はその基本形式において、ステートマシン50と、IDレジスタ42と、命令レジスタ44と、命令デコーダ46と、バイパスラッチ48と、データマルチプレクサ52と、命令/データマルチプレクサ54と、ラッチ56と、インバータ60と、を含んで構成される。命令レジスタ44は、ライン18上のテストデータ入力信号TDIを受信し、バス62への並列命令とライン76上への直列出力とを発生し、また、ライン82上の命令制御入力信号を受信する。命令デコーダ46は、バス62上の並列命令とライン84上のデコーダ制御入力信号とを受信して、信号SCANMODE及び信号DIAGMODEをライン24及び26それぞれに、また、ライン70上に並列データマルチプレクサ選択信号を発生する。バイパスラッチ48は、ライン18上のテストデータ入力信号TDIを受信し、ライン72上に出力信号を発生する。IDレジスタ42は、ライン12上の並列の信号DEVICEIDを受信し、ライン68上に直列の装置識別子出力信号を発生する。データマルチプレクサ52は、ライン68上のIDレジスタ42の出力信号と、ライン72上のバイパスラッチ48の出力信号と、ライン34上の信号SCANOUTと、ライン36上の信号DIAGSCANOUTと、ライン70上のデータマルチプレクサ選択信号と、を受信する。データマルチプレクサ52は、ライン74上に出力を発生する。命令/データマルチプレクサ54は、ライン76上の直列出力と、ライン74上のデータマルチプレクサの出力と、ライン78上の命令/データマルチプレクサ選択信号と、を受信する。命令/データマルチプレクサ54は、ライン80上に出力を発生する。ラッチ56は、ライン80上の命令/データマルチプレクサ54の出力を受信し、ライン20上にテストデータ出力信号TDOを発生する。ステートマシン50は、ライン16上の信号TMSと、ライン22上の信号TRST*と、を受信する。ステートマシン50は、ライン78への命令/データマルチプレクサ選択信号と、ライン82への命令制御入力信号と、ライン84へのデコーダ制御入力信号と、を発生する。IDレジスタ42、命令レジスタ44、命令デコーダ46、バイパスラッチ48、ステートマシン50、及びデータコンバータ57は、それぞれライン14上のテストクロック信号TCKを受信する。ラッチ56は、ライン64上のインバータ60を介して反転されたテストクロック信号TCKを受信する。テストクロック信号TCKとテストデータ入力信号TDIは、ライン38の出力TESTCLK及びライン28の出力SCANINとしてそれぞれ直接接続される。
【0021】
集積回路2のテストを実行する際のTAPコントローラ4の作動は、IEEE1149.1−1990に詳細に説明されている。本質的に、有限長さのスキャンチェインは、チップ境界スキャンチェイン10によって形成されるチェインのように集積回路上で形成される。
TAPコントローラ4は、IEEE基準1149.1−1990によって定義される同期有限ステートマシンである。IEEE基準1149.1−1990は、集積回路に含むことのできるテストロジックを定義して、集積回路間の相互接続のテスト、集積回路自体のテスト、集積回路の通常作動中における回路動作の監視又は修正の標準的な方法を提供する。
【0022】
集積回路2の通常作動中、TAPコントローラ4は、リセット状態にあり、その入力と出力は全て非作動である。IEEE基準1149.1−1990によるテストアクセスポートを使用したテストを実行する場合、TAPコントローラは前記基準の定義に従って作動する。このようなテストモードでは、TAPコントローラ4は少なくとも1つの作動のテストモードを選択できる。1つの可能なテストモードはスキャンテストモードであり、これはライン24上の信号SCANMODEを設定することにより選択される。スキャンテストモードでは、集積回路2上のスキャンチェインがテストのために選択される。本実施形態において、チップ境界スキャンチェイン10が信号SCANMODEによって選択される。このようなスキャンテストは、単にスキャンチェインの一端にデータを入力し、同一データがスキャンチェインの他端で出力されることを確認するためにチェックをすることを含む。或いは、オン−チップの機能ロジックに入力されるデータをスキャンし、1以上のクロックサイクルでチップを機能的にクロックして、機能ロジックの出力をスキャンするような、より複雑なスキャン操作を実行できる。オン−チップの任意の接続点または回路をテスト用に接続してスキャンチェインを形成できる。チップ境界スキャンチェイン10は、テストモードで制御されて集積回路2の全ての入力/出力ポートを接続する一連のフリップフロップである。このようなスキャンテスティングの完全な理解はIEEE基準1149.1−1990を参照することから求められる。スキャンテスティングをどのように実行するかの特定の例として、ヨーロッパ特許出願公開第0698890号、第0702239号、第0702240号、第0702241号、第0702242号、第0702243号、第0709688号が挙げられる。
【0023】
IEEE基準1149.1−1990のテストアクセスポートを使用する公知のテストモードの特徴は、スキャンチェインが有限の長さか又は閉ループであること、また、テストデータ出力信号TDOがテストデータ入力信号TDIに依存するとともに、テストデータ入力信号との時間関係を持つことである。
本実施形態では、作動の診断モードは、IEEE基準1149.1−1990と一致するオン−チップのソース/宛先ロジックの診断手順を実行するために提供される。このような診断テストモードでは、テストデータ出力信号TDOはテストデータ入力信号TDIに依存しないので、このテストデータ入力信号との時間関係を持たない。テストデータ入力信号TDIとテストデータ出力信号TDOとの間のチェインは、無限の長さまたは開ループであると考えられる。診断モードでは、TAPコントローラ4は、全ての正常な機能を提供しながら、付加的に全二重の、フロー制御された、束縛されない直列データを、これがデータの形式であるとは気づかずに伝える転送エージェントとして作動する。逆に、TAPコントローラ4は、通常はどんなフロー制御もせずに選択されたテストチェインを通過する単一のデータストリームを処理する。
【0024】
テストモードにおけるTAPコントローラ4の作動の大要を、図1及び図2を参照して説明する。図2においては、信号SCANINはテストデータ入力信号TDIに直接接続しているが、一定の状況では、信号SCANINは信号TDIの修正バージョンであってもよい。同様に、テストクロック信号TESTCLKはテストクロック信号TCKに直接接続しているが、一定の状況では、信号TCKの修正バージョンであることが要求される。
【0025】
作動のテストモードでは、テストデータ入力信号TDIとテストモード選択信号TMSは、テストクロック信号TCKの制御下でTAPコントローラ4に直列形式で供給される。ステートマシン50は、テストクロック信号TCKの各動作エッジでテストモード選択信号TMSの値に作用して、IEEE基準1149.1−1990によって定義されるようにその状態を反復させる。テストリセット信号TRST*は、IEEE基準1149.1−1990に応じた低ロジック状態にある時、TAPコントローラ4の非同期初期化を提供する。
【0026】
命令レジスタ44は、テストクロック信号TCKによってクロックされて、ステートマシン50からのライン82上の命令制御入力信号の制御下でテストデータ入力信号TDIから直列形式で命令をロードする。命令が、命令レジスタ44内に直列にロードされると、この命令は、ステートマシン50からのライン84上のデコーダ制御入力信号の制御下で、命令バス62を経由して命令デコーダ46に並列に転送される。ここで記憶された命令に従って、命令デコーダ46は、実行されるのがスキャンテストか或いは診断テストかに応じて信号SCANMODEまたは信号DIAGMODEのいずれか一方を設定する。命令レジスタ44及び命令デコーダ46のローディングは、IEEE基準1149.1−1990に従ってステートマシン50により制御される。命令デコーダ46によってデコードされた命令に応じて、また、以下に更に説明するように、命令デコーダ46のライン70上の並列出力は、データマルチプレクサ52を制御して、その入力の1つを出力ライン74に接続する。同様に、ステートマシン50のライン78上の出力は、命令/データマルチプレクサ52を制御して、その入力の1つをライン80上の出力に接続する。
【0027】
IDレジスタ42は、ライン12上の並列の信号DEVICEIDを受信する。IDレジスタ42は、チップ識別子を記憶し、そのチップ識別子は、IDレジスタ42からライン68を介してテストデータ出力信号TDOにスキャンされる。チップ識別子は集積回路2を識別する。
一つの作動モードにおいて、命令デコーダ46によってデコードされた命令は、マルチプレクサ52が制御されてライン68上のその入力をライン74上のその出力に接続し、また、命令/データマルチプレクサ54が制御されてライン74上のその入力をライン80上のその出力に接続する場合に、装置の一致を単に出力するものでよい。そして、装置の一致は信号TDOとして直列に出力される。
【0028】
作動の別のモードでは、ライン76上の直列出力が命令/データマルチプレクサ54によりライン80に接続される場合に、テストデータ出力信号TDOに現行命令を出力することが要求される。
テスト作動の一つのモードでは、特定の集積回路2のTAPコントローラ4がテストデータ入力信号TDIをテストデータ出力信号TDOに接続することだけが要求される。この作動モードでは、データマルチプレクサ52が制御されてライン72上のバイパスラッチ48の出力をライン74上の出力に接続し、命令/データマルチプレクサ54が制御されてライン74をライン80上の出力に接続する。このように、テストデータ入力信号TDIは、ラッチ56を介してテストデータ出力信号TDOに接続される。
【0029】
ラッチ56は単に、テストデータ出力信号TDOの時間制御をして、この信号がテストクロック信号TCKの立ち下がりエッジに同期できるようにするためにだけ設けられたフリップフロップである。
実行されるテストモードがスキャンテストモードの場合、命令デコーダ46が信号SCANMODEを設定する。データマルチプレクサ52が命令デコーダ46により制御されて、信号SCANOUTを出力ライン74に接続する。命令/データマルチプレクサ54もまた制御されてライン74をライン80に接続して、信号SCANOUTをテストデータ出力信号TDOとして出力する。このようなスキャンテストモード中では、テストデータは、テストデータ入力信号TDIと直接接続する信号SCANIN上の選択されたスキャンチェイン内にスキャンされる。スキャンテスティング、特に境界スキャンテスティングは、IEEE基準1149.1−1990に十分に説明されている。実行されるテストに応じた付加制御信号が選択スキャンチェインに供給されて必要なテスト作動を実行する必要がある。
【0030】
本実施形態では、命令デコーダ46がライン26上の信号DIAGMODEを設定する場合に診断モードに入る。更に、データマルチプレクサ52が制御されてライン36上の信号DIAGSCANOUTをライン74上の出力に接続する。これは、命令/データマルチプレクサ54を介してライン80に、またラッチ56を介してテストデータ出力信号TDOに順次接続される。
【0031】
診断モードにおいて、テストデータ入力信号TDIとテストデータ出力信号TDOとの間の直列データフローは、スキャンテストモードに対抗するものとしての無限の長さのシフトレジスタを通ると考えられる。このモードにおいて直列データフローは有限の長さのシフトレジスタ(シフトレジスタチェイン)を通る。診断モードでは、テストデータ入力信号TDIとしてテストアクセスポート内にシフトされた一連のビットパターンは、テストデータ出力信号としてテストアクセスポートの外にシフトされた一連のビットパターンに反映されない。診断データの通信は、ホストからターゲットへ及びターゲットからホストへ(読み出し及び書き込み)のメモリアクセス要求、CPUレジスタの状態情報、メモリアクセス要求に応答してホストメモリまたはターゲットメモリから読み出されたデータ、CPUレジスタ内にロードするための状態データ、及びターゲットCPUによってアクセスされるメモリアドレスに関する情報を含む。このように、診断モードは、データの非割り込みモニタリングまたはデータの割り込みローディングを含む。
【0032】
診断モードにおいて、テストアクセスポート内にシフトされた直列データは、任意の所望の手段、例えば、データチャンクを表す開始ビット及び停止ビットでエンコードできる単一方向直列データストリームである。同様に、テストアクセスポートを介してシフトアウトされたデータは、任意の所望の手段、例えば、データチャンクを表す開始ビット及び停止ビットでエンコードできる1方向直列データストリームである。通常、シフトインされたデータ及びシフトアウトされたデータは、同様の方法でエンコードされる。1方向入力及び出力データストリームは、全二重の2方向直列通信を可能にするために同時に使用される。一連の直列データビットは情報バイトを構成できる。
【0033】
本実施形態において、通常テストモードに加えて作動の診断モードが提供されると、集積回路2には、図3に示すように、TAPコントローラ4とオン−チップソース/宛先ロジックとの間をインタフェースするデータアダプタ90が備えられる。データアダプタ90は、TAPコントローラ4からの入力として、ライン28上のスキャンデータ入力信号SCANINと、ライン38上のテストクロック信号TESTCLKと、ライン26上の診断モードDIAGMODEの選択を示す信号と、を受信する。データアダプタ90は、TAPコントローラ4にライン36上の信号DIAGSCANOUTを出力する。データアダプタ90は、ライン92上の送信データバスTXDATAのオン−チップソース/宛先ロジックからデータを受信し、ライン94上の受信データバスRXDATAのオン−チップソース/宛先ロジックにデータを出力する。データアダプタ90は、ライン96上の送信有効信号TXVALIDを入力し、ライン98上の送信肯定応答信号TXACKを出力する。両信号は、送信データバスTXDATAに関連する制御信号である。データアダプタ90は、ライン100上の受信有効信号RXVALIDを出力し、ライン102上の受信肯定応答信号RXACKを入力する。両信号は、受信データバスRXDATAに関連する制御信号である。
データアダプタ90は、受信シフトレジスタ114と、受信バッファ116と、受信制御ロジック110と、受信フロー制御状態フリップフロップ120と、送信フロー制御状態フリップフロップ124と、送信シフトレジスタ118と、送信制御ロジック112と、を含んで構成される。受信シフトレジスタ114は、ライン28上の信号SCANINと受信制御ロジック110からのライン126上の制御信号とを受信し、バス130上に並列データを出力して受信バッファ116への入力を形成する。受信バッファ116は、更に受信制御ロジック110からのライン128上の制御信号を受信し、ライン94上に受信データバス信号RXDATAを発生する。受信制御ロジック110は、更にライン100上に信号RXVALIDを発生し、ライン102上の信号RXACKを受信し、ライン26上の信号DIAGMODEを受信し、ライン134及び132上に信号STARTDATA及びACKRXをそれぞれ発生する。受信フロー制御状態フリップフロップ120は、信号STARTDATAとライン136上の信号TXSENDACKとを受信し、送信制御ロジック112への信号RXSENDACKをライン142上に出力する。送信フロー制御状態フリップフロップ124は、信号ACKRXとライン138上の信号TXSENDBYTEとを受信し、送信制御ロジック112への信号TXWAITACKをライン140上に出力する。送信制御ロジック112は、更にライン26上の信号DIAGMODEとライン96上の信号TXVALIDとを受信し、信号TXACKをライン98上に、送信シフトレジスタ118への制御信号をライン144上に、並列信号SERCONTを送信シフトレジスタ118に出力する。送信シフトレジスタ118は、更にライン92上の並列データバスTXDATAを受信し、ライン36上に信号DIAGSCANOUTを出力する。
【0034】
図にはその接続は示されてはいないが、データアダプタ90には任意にオン−チップシステムクロックからの入力が供給される。データアダプタとオン−チップソース/宛先ロジックとの間のデータ及び制御信号が、オン−チップソース/宛先ロジックのクロックと同期する必要がある場合には、システムクロックは同期実行のために使用できる。データアダプタ90は、信号TESTCLK(信号TCKから引き出された)によってクロックされたTAPコントローラからソース/宛先ロジックの内部機能のクロック環境まで、また、ソース/宛先ロジックのクロック環境から信号TESTCLKによってクロックされたTAPコントローラまでの直列データの同期を実行する。図には示されていないが、TAPコントローラ4は任意にスキャンイネーブル信号をデータアダプタ90に供給してもよい。このようなスキャンイネーブル信号は、TAPコントローラがテストデータ出力信号TDOへのデータ出力用スキャンパスを選択したことを示す。
【0035】
データアダプタ90は、TAPコントローラ4を介したオフ−チップからの1方向直列データをオン−チップソース/宛先ロジックで使用するのにより適したフォーマットに変換する。逆に、データアダプタ90は、オン−チップソース/宛先ロジックにより供給されるデータフォーマットを1方向直列データに変換する。好ましい実施形態においては、並列8ビット又はバイトの形式でデータをオン−チップソース/宛先ロジックに供給するのが望ましい。しかしながら、特に受信データバスRXDATA及び送信データバスTXBUSは、1バイト幅よりも1ビット幅のみでもよい。また、受信及び送信データバスRXBUSとTXBUSは、複数バイト幅のバスであってもよい。
【0036】
データアダプタ90は、受信及び送信の両データの「フロー制御」の機能を実行する。直列データは、受信端部がこのデータを受信できる容量を有してデータ損失または低下を防止する時は、TAPコントローラ4を(どちらの方向でも)単に通過するだけである。受信端部がより多くのデータを受信する用意があることの通信は、そのような情報を反対方向に送信することにより実行される。これはフロー制御プロトコルを構成する。本実施形態におけるデータアダプタ90は、オン−チップソース/宛先ロジックとの通信のために1方向直列データの並列フォーマットへの変換を提供する。このように、フロー制御プロトコルはまた、データアダプタ90とオン−チップソース/宛先ロジックとの間で必要である。
【0037】
このように、このフロー制御は2つの境界、TAPコントローラ4とデータアダプタ90との間の境界、及びデータアダプタ90とこのデータアダプタ90がインタフェースするオン−チップソース/宛先ロジックとの間の境界、を越えて実行される。
TAPコントローラ4とデータアダプタ90との間のフロー制御を提供するには、テストデータ入力信号TDIライン及びテストデータ出力信号ライン上の1方向データが、図4(a) に示されるような開始及び停止ビットでエンコードされる。ビットフロー制御プロトコルは、2つの開始ビットS1及びS2、1つの停止ビットE1で信号を送るゼロ復帰方式(RTZ)である。開始ビットと停止ビットとの間にはデータのバイトが含まれる。このフォーマットの直列データは、TAPコントローラ4のテストデータ入力信号TDIからライン28上の信号SCANINまで通過してデータアダプタ90に入力される。データアダプタ90の受信制御ロジック110は、直列データ信号SCANINを受信する。受信制御信号が2つの連続した直列ビットを開始ビットS1及びS2として認識すると、受信シフトレジスタ114がライン126上で制御されて、データバイトを内部で形成する次の連続した8ビットを直列にロードする。
【0038】
2つの連続した開始ビットS1及びS2に応答して、受信制御ロジック110はまた、受信フロー制御状態フリップフロップ120を設定するライン134上の信号STARTDATAを設定する。設定されると、受信フロー制御状態フリップフロップ120は、順次、ライン142上の信号RXSENDACKを設定し、この信号により、送信制御ロジック112は、図4(b) に示される形式でテストデータ出力信号TDOに肯定応答信号を送る。この肯定応答信号は、開始肯定応答ビットACKと停止ビットE1のみを含んで構成される。これらのビットは、ライン144上の信号の制御下でライン150上の信号SERCONTとして送信シフトレジスタ118に並列に直接ロードされ、信号DIAGSCANOUTとして、図4(b) の直列形式で送信シフトレジスタ118から出力される。肯定応答信号が送られると、送信制御ロジック112は、ライン136上に信号TXSENDACKを設定して、受信フロー制御状態フリップフロップをリセットし、信号RXSENDACKをリセットする。
【0039】
本実施形態で使用されるフロー制御プロトコルによれば、信号SERCONTは、開始ビットS1とS2及び停止ビットE1とを送信シフトレジスタ118内に直接ロードするのを許可する3ビット信号である。TAPコントローラ4を介して出力され、オン−チップソース/宛先ロジックによって示されるデータバイトが送信データバスTXDATA上に現れると、このデータバイトは送信制御ロジック112の制御下で送信シフトレジスタ118内に並列にロードされ、送信制御ロジック112は、図4(a) に示されるフォーマットの信号を直列にシフトする前に、信号SERCONTを形成する開始ビットS1、S2及び停止ビットE1を送信シフトレジスタ内の適宜なビット位置に直接ロードする。肯定応答信号を送ると、送信制御ロジック112は単一の開始ビットと停止ビットを送信シフトレジスタ118内に直接ロードしてから、それらを全て直列にシフトする。
【0040】
受信制御ロジック110が信号SCANINの停止ビットE1を受信すると、データバイトは受信シフトレジスタ114内にロードされ、受信制御ロジック110の制御下でデータバイトはバス130上を受信シフトレジスタ114から受信バッファ116まで転送される。データバイトが受信バッファ116内にロードされると、このデータバイトは、ライン100上の信号RXVALIDも設定する受信制御ロジック110の制御下でバスRXDATA上に出力される。信号RXVALIDに応答して、オン−チップソース/宛先ロジックはRXBUS上のデータバイトを受け入れ、この受信をライン102上の信号RXACKを設定することによって示す。信号RXACKに応答して、受信制御ロジック110は、信号RXVALIDをリセットし、受信シフトレジスタ114内に別のデータバイトがある場合は、信号RAVALIDを再度設定する前にこれを受信バッファ116に転送する。
【0041】
受信バッファ116が好ましい実施形態において提供される。これは、データの受信をオーバーラップする公知のトークンを2つの開始ビットが受信されるとすぐに送信させ、また、連続したバイトを、各バイトの間にどんな隙間もなしに転送させることによって、効果的なデータ転送速度を維持する。データバッファリングもまた送信側に設けることができる。
【0042】
オン−チップソース/宛先ロジックは、データバイトをTXDATAバス92上のデータアダプタ90に並列に転送する。オン−チップソース/宛先ロジックが、転送されるデータバイトを有している時は、ライン96上の信号TXVALIDが設定される。信号TXVALIDが設定されるのに応答して、送信制御ロジック112が、ライン144を介して送信シフトレジスタ118を制御してTXDATAバス上のデータバイトを並列にロードする。更に、ライン150を使用して、送信制御ロジック112は、適宜な開始ビットS1とS2及び停止ビットE1を送信シフトレジスタ118内にロードする。そして、再びライン144を介した送信制御ロジック112の制御下で、2つの開始ビットと1つの停止ビットを含むデータバイトが信号DIAGSCANOUTとして送信シフトレジスタ118から外に直列にシフトされ、これはTAPコントローラ4を介して信号TDOに接続される。バスTXDATA上のデータバイトがシフトレジスタ内にロードされると、送信制御ロジック112は、ライン98上に信号TXACKを設定してオン−チップソース/宛先ロジックへのデータバイトの受信の肯定応答をする。そして、オン−チップソース/宛先ロジックは別のデータバイトを送信できる。データバッファリングが、必要に応じて送信シフトレジスタ118と関連して提供される。
【0043】
送信シフトレジスタ118が送信制御ロジック112に制御されて、図4(a) に示される形式の直列データを出力すると、送信制御ロジック112はまた、ライン138上に信号TXSENDBYTEを設定し、この信号は送信フロー制御状態フリップフロップ124を設定する。この信号に応答して、送信フロー制御状態フリップフロップ124はライン140上に信号TXWAITACKを設定する。信号TXWAITACKが設定されると、データバイトが受信されたことをオン−チップソース/宛先ロジックが肯定応答するのを送信制御ロジック112は待つ。オン−チップソース/宛先ロジックは送信データバイトをうまく受信すると、図4(b) に示されるタイプの肯定応答信号をテストデータ入力信号TDIに送る。ライン28上の信号SCANINのような肯定応答信号を受信すると、受信制御ロジック110は、ライン132上に信号ACKRXを設定して、送信フロー制御状態フリップフロップ124をリセットさせ、結果として信号TXWAITACKをリセットさせる。そして、送信制御ロジック112は、オン−チップソース/宛先ロジックからの次の並列データバイトの受信及び送信のための準備をする。
【0044】
図5は、ホストメモリとターゲットメモリとの間の接続を確立するのにどのようにデータアダプタ90を使用するかを系統図形式で示す。集積回路2は、相互の間をオフ−チップで通信し、また、上記信号を使用してオン−チップで回路と通信する、TAPコントローラ4とデータアダプタ90とを含んで構成される。図5において、上述の信号に相当する信号には同様の参照符号を使用する。図5から明らかなように、集積回路2はまた、メモリバスアダプタ160と、ターゲットCPU162と、オン−チップメモリ164と、を含んで構成される。集積回路2には、ターゲットCPU162及びオン−チップメモリ164とインタフェースするメモリバス166が備えられる。メモリバス166はまた、オフ−チップメモリ174に接続する。オフ−チップのテストアクセスポート信号TCK、TMS、TDI、TDO及びTRST*が、TAPコントローライニシャライザ176に接続しており、このTAPコントローライニシャライザ176は、それ自体別のデータアダプタ180からライン178上の直列データ入力信号SERINを受信し、データアダプタ180へライン179上の直列データ出力信号SEROUTを出力する。この別のデータアダプタ180は、ライン190、188及び186上の信号EXTRXDATA、EXTRXVALID及びEXTTXACKを、別のメモリバスアダプタ194に出力し、ライン184、182及び192上の信号EXTTXDATA、EXTTXVALID及びEXTRXACKをメモリバスアダプタ194から受信する。メモリバスアダプタ194は外部メモリバス198に接続される。ホストCPU200は、外部メモリバス198に接続され、別のオフ−チップメモリ202も外部メモリバス198に接続される。
【0045】
TAPコントローライニシャライザ176は、テストモードか診断モードのいずれかの作動用のTAPコントローラ4を構成する。メモリバスアダプタ160,194は、バスRXDATA上の並列データをオン−チップソース/宛先ロジックと通信するのにより適宜なメッセージフォーマットに調整する。このため、メモリバスアダプタはメッセージコンバータであって、英国特許出願第9622685.7号に開示されるタイプのメッセージコンバータである。メモリバスアダプタはまた、オン−チップソース/宛先ソースのメッセージフォーマットをバスTXDATAの送信用の並列データバイトに変換する。
【0046】
図5の構成は種々の診断手順に使用できる。オン−チップ及びオフ−チップ直列リンクが集積回路2とホストCPU200との間の種々の異なるタイプの診断データの通信を可能にする。
ホストCPU200は、オン−チップバスシステム166を使用してオン−チップメモリ164またはオフ−チップメモリ174にアクセスできるが、これにはターゲットCPU162を必要としない。このためには、ホストCPUによりなされたメモリアクセス要求が、オフ−チップメモリバスアダプタ194と、データアダプタ180と、TAPコントローライニシャライザ176と、オン−チップTAPコントローラ4と、データアダプタ90と、メモリバスアダプタ160と、を含んで構成されるインタフェース回路を介して、ここに述べられる種々の変換を行って送信できる。同様に、オン−チップメモリ164またはオフ−チップメモリ174から読み出されたデータは、オン−チップバスシステム166とインタフェース回路とを介してホストCPUに戻ることができる。逆に、ターゲットCPUが、ホストCPUに関連したオフ−チップメモリ202とアクセスできる。ホストCPU200に関連したオフ−チップメモリ202から読み出されたデータも、同様にインタフェース回路を介して戻ることができる。
【0047】
また、ターゲットCPUが診断目的のために監視される。例えば、それ自体のメモリへのそのアクセスがオン−チップ回路によって監視され、アクセスされたメモリアドレスに関する情報がインタフェース回路を使用してホストCPUに送信される。更に、ターゲットCPUは、その状態を示す構成レジスタを含むか又はアクセスできる。これらのレジスタの内容に関する情報はオフ−チップでインタフェース回路を使用してホストCPUに送信される。逆に、特定状態情報がこれらのレジスタ内にロードされてホストCPUの命令下でターゲットCPUの状況に影響を与える。
【0048】
このように、ここで述べられるインタフェース回路は、ホストからターゲットへのまたターゲットからホストへの(読み出し及び書き込み)メモリアクセス要求、CPUレジスタの状態情報、メモリアクセス要求に応答したホストメモリまたはターゲットメモリからの読み出しデータ、CPUレジスタ内へロードするための状況データ及びターゲットCPUによりアクセスされるメモリアドレスに関する情報を含む診断データの通信を可能にする。
【0049】
このように、インタフェース回路は、以下の診断上の機能を回路内に提供できる。
リアルタイムの診断手順の実行機能、即ち、ターゲットCPUがリアルタイムで作動すると同時に、その作動に割り込まずに診断手順を行う。特に、メモリバスの監視とターゲットメモリへのアクセスが、ターゲットCPUを必要とせずにホストCPUにより行える。
【0050】
ホストCPUからターゲットメモリ及び構成レジスタへのアクセス。
ターゲットCPUからホストメモリへのアクセス。
ホストプロセッサからCPUのブーティング操作を実行する機能を含む、ターゲットCPU及びサブシステムの制御。
【図面の簡単な説明】
【図1】本実施形態による接続点を有するテストアクセスポートコントローラを備えた集積回路を示す。
【図2】図1のテストアクセスポートコントローラを示す。
【図3】図2のテストアクセスポートコントローラに接続するための本実施形態によるデータアダプタを示す。
【図4】診断モードにおける図2のテストアクセスポートコントローラを介してオフ−チップ通信されたデータのデータフォーマットを示す。
【図5】図3のデータアダプタの実行を階層形状ブロック図で示す。
Claims (15)
- a) 直列データ入力ピン及び直列データ出力ピンと、
b) オン−チップ機能回路及びテストロジックと、
c) 前記入力ピン及び出力ピンを介してチップ境界を越えた直列データ通信を実行するために接続され、第1の作動モードで前記テストロジックに接続されて、入力されるクロック信号の制御下で直列テストデータ通信を実行できるテストアクセスポートコントローラと、
d) 第2の作動モードで前記テストアクセスポートコントローラを介して前記入力ピン及び出力ピンに接続できるデータアダプタと、を含んで構成され、
前記データアダプタは、前記第2の作動モードにおいて、前記オン−チップ機能回路から並列データ及び制御信号を供給され、前記並列データ及び制御信号を、前記入力されるクロック信号の制御下で前記テストアクセスポートコントローラを介してオフ−チップ通信するためのフロー制御ビットとデータビットとを有する一連の直列ビットに変換する第1の変換回路を有し、前記フロー制御ビットは前記オン−チップ機能回路から前記並列データ及び制御信号を受信したことに応答して生成され、
前記データアダプタは、フロー制御ビットとデータビットとを有する一連の直列ビットを、オフ−チップから前記直列データ入力ピンを介して受信して、前記オン−チップ機能回路用の並列データ及び制御信号に変換する第2の変換回路をさらに有し、前記制御信号は前記フロー制御ビットを受信したことに応答して生成されることを特徴とする集積回路。 - 前記データアダプタは、前記オン−チップ機能回路からの並列データ及び制御信号を受信する第1のポートと、前記オン−チップ機能回路に並列データ及び制御信号を送信する第2のポートと、を有することを特徴とする請求項1記載の集積回路。
- 前記データアダプタは、入力される一連の直列ビット内のフロー制御ビットから順方向のフロー制御情報を生成する回路を有し、
前記第1のポートは、前記順方向のフロー制御情報を前記オン−チップ機能回路に送信する少なくとも1つのピンを有することを特徴とする請求項2記載の集積回路。 - 前記第の1のポートが、前記オン−チップ機能回路からの順方向のデータ制御情報を受信する少なくとも1つのピンを有し、前記順方向のデータ制御情報が、前記第1のポートに供給される前記並列データ信号に関連して、オン−チップ機能回路によって生成されることを特徴とする請求項2又は3記載の集積回路。
- 前記データアダプタが、該データアダプタによって受信される一連の直列ビット内のデータビットから、及び前記オン−チップ機能回路に供給されるために生成された並列データ信号に関連して、逆方向のデータ制御情報を発生する回路を含んで構成され、
前記第2のポートが、前記逆方向のデータ制御情報を前記オン−チップ機能回路に送信する少なくとも1つのピンを有することを特徴とする請求項2〜4のいずれか1つに記載の集積回路。 - 前記第2のポートが、前記オン−チップ機能回路によって受信される並列データに応答して、前記オン−チップ機能回路によって生成される逆方向のフロー制御情報を受信する少なくとも1つのピンを有することを特徴とする請求項2〜5のいずれか1つに記載の集積回路。
- 前記データアダプタは、前記オン−チップ機能回路からのデータ及び制御信号をオフ−チップ送信用の直列ビットに変換する間、これらデータ及び制御信号を一時的に保持する記憶回路を含んで構成されることを特徴とする請求項1記載の集積回路。
- 前記順方向のフロー制御情報が、前記データアダプタ内の記憶回路の内容の状態から付加的に得られることを特徴とする請求項7記載の集積回路。
- 前記データアダプタによって受信及び送信される前記並列データが、8ビット幅であることを特徴とする請求項1〜8のいずれか1つに記載の集積回路。
- オン−チップバスシステムを含んで構成されることを特徴とする請求項1〜9のいずれか1つに記載の集積回路。
- 前記オン−チップ機能回路は、前記オン−チップバスシステムに接続され、該バスシステムから受信した要求を前記データアダプタに供給するための並列データに変換するとともに、前記データアダプタから受信した並列データを前記バスシステムを介して供給するための要求に変換するメッセージコンバータを有することを特徴とする請求項10記載の集積回路。
- 前記オン−チップ機能回路は、前記バスシステムに接続されるプロセッサを含んで構成されることを特徴とする請求項10又は11記載の集積回路。
- 前記バスシステムは、オン−チップ又はオフ−チップのメモリとの通信を実行する少なくとも1つのメモリバスを有することを特徴とする請求項10〜12のいずれか1つに記載の集積回路。
- 請求項10〜13のいずれか1つに記載の集積回路と、
オフ−チップホストプロセッサと、
前記ホストプロセッサに接続され、前記オフ−チップホストプロセッサと前記オン−チップバスシステムに接続する機能回路との間で選択的に集積回路の境界を越えた通信を行なうオフ−チップデータアダプタと、
を含んで構成されるコンピュータシステム。 - a)オン−チップバスシステムに接続されるターゲットプロセッサと、前記オン−チップバスシステムに接続される付加機能回路と、直列データ入力ピンと直列データ出力ピンに接続されるテストアクセスポートコントローラと、前記テストアクセスポートコントローラ並びにその直列データ入力ピン及び直列データ出力ピンを介して、チップ境界を越えた通信を実行するオン−チップデータアダプタと、を含み、該オン−チップデータアダプタは、前記オン−チップバスシステムから並列データ及び制御信号を供給され、前記並列データ及び制御信号を、前記直列データ出力ピンを介してオフ−チップ通信するためのフロー制御ビット及びデータビットを有する一連の直列ビットに変換する第1の変換回路を有し、前記フロー制御ビットは前記オン−チップ機能回路から前記並列データ及び制御信号を受信したことに応答して生成され、オフ−チップから前記直列データ入力ピンを介して、フロー制御ビット及びデータビットを有する一連の直列ビットを受信し、該直列ビットを前記オン−チップバスシステム用の並列データ及び制御信号に変換する第2の変換回路をさらに有し、前記制御信号は前記フロー制御ビットを受信したことに応答して生成される構成とした単一チップ集積回路と、
b)並列データ及び制御信号を生成するとともに受信するように作動可能なオフ−チップホストプロセッサと、
c)前記ホストプロセッサに接続されて、該ホストプロセッサからの前記並列データ及び制御信号を受信し、これらを前記直列データ入力ピンを介してチップ上に送信するためのフロー制御ビット及びデータビットを有する一連の直列ビットに変換し、前記直列データ出力ピンから一連の直列ビットを受信し、前記一連の直列ビットを前記オフ−チップホストプロセッサ用の並列データ及び制御信号に変換するオフ−チップデータアダプタと、
を含んで構成され、
前記ホストプロセッサは、前記ターゲットプロセッサを必要とせずに、前記オン−チップバスシステムを介して前記付加機能回路と通信できることを特徴とするコンピュータシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB9622687.3A GB9622687D0 (en) | 1996-10-31 | 1996-10-31 | An integrated circuit with tap controller |
GB9622687-3 | 1996-10-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10253719A JPH10253719A (ja) | 1998-09-25 |
JP3998303B2 true JP3998303B2 (ja) | 2007-10-24 |
Family
ID=10802230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30095997A Expired - Lifetime JP3998303B2 (ja) | 1996-10-31 | 1997-10-31 | Tapコントローラを有する集積回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6088822A (ja) |
EP (1) | EP0840217B1 (ja) |
JP (1) | JP3998303B2 (ja) |
DE (1) | DE69715345T2 (ja) |
GB (1) | GB9622687D0 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9622686D0 (en) * | 1996-10-31 | 1997-01-08 | Sgs Thomson Microelectronics | A test port controller and a method of effecting communication using the same |
KR100269299B1 (ko) * | 1997-07-14 | 2000-10-16 | 윤종용 | 데이터패쓰(dq)수감소회로및감소방법과이를이용한반도체장치 |
US6606122B1 (en) * | 1997-09-29 | 2003-08-12 | California Institute Of Technology | Single chip camera active pixel sensor |
GB9810512D0 (en) | 1998-05-15 | 1998-07-15 | Sgs Thomson Microelectronics | Detecting communication errors across a chip boundary |
US6243842B1 (en) * | 1998-06-08 | 2001-06-05 | Stmicroelectronics, Inc. | Method and apparatus for operating on a memory unit via a JTAG port |
GB9818377D0 (en) * | 1998-08-21 | 1998-10-21 | Sgs Thomson Microelectronics | An integrated circuit with multiple processing cores |
KR100307626B1 (ko) | 1998-08-31 | 2001-11-30 | 윤종용 | 디램과버퍼메모리를갖는메모리로직복합집적회로장치 |
GB9907254D0 (en) * | 1999-03-29 | 1999-05-26 | Sgs Thomson Microelectronics | Synchronous data adaptor |
US6560663B1 (en) * | 1999-09-02 | 2003-05-06 | Koninklijke Philips Electronics N.V. | Method and system for controlling internal busses to prevent bus contention during internal scan testing |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US6823282B1 (en) * | 2000-10-26 | 2004-11-23 | Cypress Semiconductor Corporation | Test architecture for microcontroller providing for a serial communication interface |
US7168032B2 (en) * | 2000-12-15 | 2007-01-23 | Intel Corporation | Data synchronization for a test access port |
US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
EP1992955B1 (en) | 2003-12-17 | 2012-07-25 | STMicroelectronics (Research & Development) Limited | TAP multiplexer |
US7284172B2 (en) * | 2004-04-30 | 2007-10-16 | International Business Machines Corporation | Access method for embedded JTAG TAP controller instruction registers |
DE102004028632B4 (de) * | 2004-06-15 | 2016-08-04 | Infineon Technologies Ag | Halbleiter-Chip |
US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
US7519754B2 (en) * | 2005-12-28 | 2009-04-14 | Silicon Storage Technology, Inc. | Hard disk drive cache memory and playback device |
US20070147115A1 (en) * | 2005-12-28 | 2007-06-28 | Fong-Long Lin | Unified memory and controller |
DE102006016303B4 (de) * | 2006-04-06 | 2015-06-18 | Infineon Technologies Ag | Untergeordnete Testschnittstelle |
US7962885B2 (en) * | 2007-12-04 | 2011-06-14 | Alcatel-Lucent Usa Inc. | Method and apparatus for describing components adapted for dynamically modifying a scan path for system-on-chip testing |
US7958479B2 (en) * | 2007-12-04 | 2011-06-07 | Alcatel-Lucent Usa Inc. | Method and apparatus for describing and testing a system-on-chip |
US7949915B2 (en) * | 2007-12-04 | 2011-05-24 | Alcatel-Lucent Usa Inc. | Method and apparatus for describing parallel access to a system-on-chip |
US7917671B2 (en) * | 2007-12-18 | 2011-03-29 | Nvidia Corporation | Scalable port controller architecture supporting data streams of different speeds |
US7958417B2 (en) * | 2008-01-30 | 2011-06-07 | Alcatel-Lucent Usa Inc. | Apparatus and method for isolating portions of a scan path of a system-on-chip |
US7954022B2 (en) * | 2008-01-30 | 2011-05-31 | Alcatel-Lucent Usa Inc. | Apparatus and method for controlling dynamic modification of a scan path |
US9003369B2 (en) | 2011-08-31 | 2015-04-07 | Nvidia Corporation | HDMI-muxed debug port methods and apparatuses |
CN111665432B (zh) * | 2020-05-22 | 2022-10-25 | 中国人民解放军国防科技大学 | 芯片引脚复用模块的验证方法、装置、设备及存储介质 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5228039A (en) * | 1990-05-09 | 1993-07-13 | Applied Microsystems Corporation | Source-level in-circuit software code debugging instrument |
DE69415600T2 (de) * | 1993-07-28 | 1999-07-15 | Koninklijke Philips Electronics N.V., Eindhoven | Mikrokontroller mit hardwaremässiger Fehlerbeseitigungsunterstützung nach dem Boundary-Scanverfahren |
US5428624A (en) * | 1993-10-12 | 1995-06-27 | Storage Technology Corporation | Fault injection using boundary scan |
EP0652516A1 (en) * | 1993-11-03 | 1995-05-10 | Advanced Micro Devices, Inc. | Integrated microprocessor |
JP2752592B2 (ja) * | 1994-12-28 | 1998-05-18 | 日本ヒューレット・パッカード株式会社 | マイクロプロセッサ、マイクロプロセッサ−デバッグツール間信号伝送方法及びトレース方法 |
GB9617033D0 (en) * | 1996-08-14 | 1996-09-25 | Int Computers Ltd | Diagnostic memory access |
-
1996
- 1996-10-31 GB GBGB9622687.3A patent/GB9622687D0/en active Pending
-
1997
- 1997-10-20 DE DE69715345T patent/DE69715345T2/de not_active Expired - Fee Related
- 1997-10-20 EP EP97308299A patent/EP0840217B1/en not_active Expired - Lifetime
- 1997-10-29 US US08/959,890 patent/US6088822A/en not_active Expired - Lifetime
- 1997-10-31 JP JP30095997A patent/JP3998303B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0840217B1 (en) | 2002-09-11 |
EP0840217A1 (en) | 1998-05-06 |
JPH10253719A (ja) | 1998-09-25 |
US6088822A (en) | 2000-07-11 |
DE69715345D1 (de) | 2002-10-17 |
GB9622687D0 (en) | 1997-01-08 |
DE69715345T2 (de) | 2003-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4037494B2 (ja) | テストアクセスポート制御器及びそれを用いた有効な通信方法 | |
JP3998303B2 (ja) | Tapコントローラを有する集積回路 | |
JP3929574B2 (ja) | 集積回路装置及びその通信方法 | |
JP3929573B2 (ja) | 集積回路装置及びその通信方法 | |
EP0849669B1 (en) | Diagnostic system and procedure in an integrated circuit device | |
EP0849668B1 (en) | Diagnostics system and procedure in an integrated circuit device | |
US6279103B1 (en) | Method and device for providing an instruction trace from an on-chip CPU using control signals from the CPU | |
US6145100A (en) | Debug interface including timing synchronization logic | |
JP4426655B2 (ja) | トリガシーケンシングコントローラ | |
JP3929572B2 (ja) | 集積回路装置及びその通信方法 | |
JP4504466B2 (ja) | コンピュータシステム内の通信を実行する方法 | |
US8225155B2 (en) | JTAG mailbox |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041029 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061129 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070802 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070807 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |