JP2009193109A - デバッグ中にツールを使用可能な試験システム及び方法 - Google Patents
デバッグ中にツールを使用可能な試験システム及び方法 Download PDFInfo
- Publication number
- JP2009193109A JP2009193109A JP2008030180A JP2008030180A JP2009193109A JP 2009193109 A JP2009193109 A JP 2009193109A JP 2008030180 A JP2008030180 A JP 2008030180A JP 2008030180 A JP2008030180 A JP 2008030180A JP 2009193109 A JP2009193109 A JP 2009193109A
- Authority
- JP
- Japan
- Prior art keywords
- test
- tool
- thread
- state
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3664—Environments for testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【解決手段】試験システム100で実行される試験プロセス20は、デバイスの試験方法を記述したテストクラス30を実行するためのテストクラス・スレッド31と、デバイスの試験に利用可能な関数を含むツール10を実行するためのツール・スレッド11と、を含む。そして、この試験システム100は、テストクラス30のデバッグ中に、テストクラス・スレッド31を停止状態に制御するとともに、ツール・スレッド11を動作状態に制御する。
【選択図】図5
Description
「Semiconductor Test Consortium」、[online]、[平成20年2月12日検索]、インターネット<URL:http://www.semitest.org/jp/home>
11 ツール・スレッド
20 試験プロセス
30 テストクラス
31 テストクラス・スレッド
40 デバッガ
41 通常実行状態
42 デバッギング状態
43 ツール使用可能状態
51 デバッガ・ウィンドウ
52 ツール・ウィンドウ
100 試験システム
102 システムコントローラ
104 サイトコントローラ
106 モジュール接続イネーブラ
107 バス
108 モジュール
110 試験サイト
112 被試験デバイス(DUT)
114 ロードボード
118 ソケットファイル
120 ソケット
122 ピン
124 コネクタピン
126 テスタ・インタフェース・ユニット(TIU)
128 ピン
130 モジュール設定ファイル(MCF)
132 テストヘッド
Claims (8)
- デバイスの試験を行うための試験プロセスを実行可能な試験システムであって、
前記試験プロセスは、
二以上のスレッドを含んで構成され、
前記二以上のスレッドのうち一つは、前記デバイスの試験方法を記述したプログラムを実行するための第一のスレッドであり、
前記プログラムのデバッグ中に、前記第一のスレッドのみを停止状態に制御することのできる試験システム。 - デバイスの試験を行うための試験プロセスを実行可能な試験システムであって、
前記試験プロセスは、
前記デバイスの試験方法を記述したテストクラスを実行するためのテストクラス・スレッドと、
前記デバイスの試験に利用可能な関数を含むツールを実行するためのツール・スレッドと、を含み、
前記テストクラスのデバッグ中に、前記テストクラス・スレッドを停止状態に制御するとともに、前記ツール・スレッドを動作状態に制御することのできる試験システム。 - デバイスの試験を行うための試験プロセスを実行可能な試験システムであって、
前記試験プロセスは、
前記デバイスの試験方法を記述したテストクラスを実行するためのテストクラス・スレッドと、
前記デバイスの試験に利用可能な関数を含むツールを実行するためのツール・スレッドと、を含み、
前記テストクラスのデバッグ中の状態として、前記テストクラス・スレッドと前記ツール・スレッドとを共に動作させる通常実行状態と、前記テストクラス・スレッドと前記ツール・スレッドを共に停止させるデバッギング状態と、前記テストクラス・スレッドを停止させて且つ前記ツール・スレッドを動作させるツール使用可能状態と備える試験システム。 - ユーザの操作に連動して、前記デバッギング状態と前記ツール使用可能状態とを切り替えることを特徴とする請求項3記載の試験システム。
- デバッガ用のウィンドウがアクティブの場合には、前記デバッギング状態に切り替え、ツールを操作するためのウィンドウがアクティブの場合には、前記ツール使用可能状態に切り替えることを特徴とする請求項3記載の試験システム。
- デバイスの試験を行うための試験プロセスを実行可能な試験システムにおいて、前記デバイスの試験方法を記述したテストクラスのデバッグ中にツールを使用可能にする方法であって、
前記試験プロセスに含まれる全てのスレッドを停止させるステップと、
前記テストクラスを実行するためのスレッドを停止させた状態で凍結するとともに、前記デバイスの試験に利用可能な関数を含むツールを実行するためのスレッドを動作させるステップと、
を含む方法。 - 請求項6に記載のツールを使用可能にする方法をコンピュータに実行させるためのプログラム。
- 請求項7に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008030180A JP5022262B2 (ja) | 2008-02-12 | 2008-02-12 | デバッグ中にツールを使用可能な試験システム及び方法 |
US12/370,275 US8010839B2 (en) | 2008-02-12 | 2009-02-12 | Test system and method which can use tool during debugging |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008030180A JP5022262B2 (ja) | 2008-02-12 | 2008-02-12 | デバッグ中にツールを使用可能な試験システム及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009193109A true JP2009193109A (ja) | 2009-08-27 |
JP5022262B2 JP5022262B2 (ja) | 2012-09-12 |
Family
ID=40939919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008030180A Expired - Fee Related JP5022262B2 (ja) | 2008-02-12 | 2008-02-12 | デバッグ中にツールを使用可能な試験システム及び方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8010839B2 (ja) |
JP (1) | JP5022262B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012022661A (ja) * | 2010-07-16 | 2012-02-02 | Manabu Watanabe | 試験仕様書作成からマニュアルの作成を支援し自動試験を支援する装置 |
WO2012124162A1 (ja) * | 2011-03-15 | 2012-09-20 | オムロン株式会社 | デバッグ装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8881106B2 (en) * | 2009-12-26 | 2014-11-04 | Intel Corporation | Debugging parallel software using speculatively executed code sequences in a multiple core environment |
US8826239B2 (en) | 2010-10-06 | 2014-09-02 | International Business Machines Corporation | Asynchronous code testing in integrated development environment (IDE) |
KR101623564B1 (ko) * | 2010-10-19 | 2016-05-24 | 삼성전자주식회사 | 멀티쓰레드 환경을 테스트하는 커버리지 장치 및 방법 |
EP2557501B1 (en) * | 2011-08-11 | 2016-03-16 | Intel Deutschland GmbH | Circuit arrangement and method for testing same |
CN103064783A (zh) * | 2011-10-19 | 2013-04-24 | 通用电气公司 | 使用重复利用动态链接库进行功能测试的***和方法 |
US9959186B2 (en) * | 2012-11-19 | 2018-05-01 | Teradyne, Inc. | Debugging in a semiconductor device test environment |
US8938718B2 (en) | 2012-12-18 | 2015-01-20 | International Business Machines Corporation | Managing window focus while debugging a graphical user interface program |
US8943477B2 (en) | 2012-12-18 | 2015-01-27 | International Business Machines Corporation | Debugging a graphical user interface code script with non-intrusive overlays |
US9274911B2 (en) | 2013-02-21 | 2016-03-01 | Advantest Corporation | Using shared pins in a concurrent test execution environment |
US9785542B2 (en) * | 2013-04-16 | 2017-10-10 | Advantest Corporation | Implementing edit and update functionality within a development environment used to compile test plans for automated semiconductor device testing |
US9785526B2 (en) | 2013-04-30 | 2017-10-10 | Advantest Corporation | Automated generation of a test class pre-header from an interactive graphical user interface |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004318658A (ja) * | 2003-04-18 | 2004-11-11 | Matsushita Electric Ind Co Ltd | デバッグ制御装置及びその制御方法 |
JP2006520947A (ja) * | 2003-02-14 | 2006-09-14 | 株式会社アドバンテスト | 半導体集積回路用のテストプログラムを開発する方法および構造 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6895578B1 (en) * | 1999-01-06 | 2005-05-17 | Parasoft Corporation | Modularizing a computer program for testing and debugging |
JP3571976B2 (ja) * | 1999-11-08 | 2004-09-29 | 富士通株式会社 | デバッグ装置及び方法並びにプログラム記録媒体 |
US7350060B2 (en) * | 2003-04-24 | 2008-03-25 | International Business Machines Corporation | Method and apparatus for sending thread-execution-state-sensitive supervisory commands to a simultaneous multi-threaded (SMT) processor |
US7559060B2 (en) * | 2003-06-10 | 2009-07-07 | National Instruments Corporation | Time-bounded program execution |
JP4476193B2 (ja) * | 2005-07-29 | 2010-06-09 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理方法および情報処理装置 |
US7770155B2 (en) * | 2005-11-03 | 2010-08-03 | International Business Machines Corporation | Debugger apparatus and method for indicating time-correlated position of threads in a multi-threaded computer program |
US20070226740A1 (en) * | 2006-02-28 | 2007-09-27 | Xiao-Feng Li | Method and apparatus for global breakpoint for parallel debugging on multiprocessor systems |
US20070288907A1 (en) * | 2006-05-16 | 2007-12-13 | Olivier Jeffrey V | Method and apparatus for debugging applications executed on a software relaxed consistency architecture |
-
2008
- 2008-02-12 JP JP2008030180A patent/JP5022262B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-12 US US12/370,275 patent/US8010839B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006520947A (ja) * | 2003-02-14 | 2006-09-14 | 株式会社アドバンテスト | 半導体集積回路用のテストプログラムを開発する方法および構造 |
JP2004318658A (ja) * | 2003-04-18 | 2004-11-11 | Matsushita Electric Ind Co Ltd | デバッグ制御装置及びその制御方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012022661A (ja) * | 2010-07-16 | 2012-02-02 | Manabu Watanabe | 試験仕様書作成からマニュアルの作成を支援し自動試験を支援する装置 |
WO2012124162A1 (ja) * | 2011-03-15 | 2012-09-20 | オムロン株式会社 | デバッグ装置 |
JP2012194632A (ja) * | 2011-03-15 | 2012-10-11 | Omron Corp | デバッグ装置 |
Also Published As
Publication number | Publication date |
---|---|
US8010839B2 (en) | 2011-08-30 |
US20090204849A1 (en) | 2009-08-13 |
JP5022262B2 (ja) | 2012-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5022262B2 (ja) | デバッグ中にツールを使用可能な試験システム及び方法 | |
US10198333B2 (en) | Test, validation, and debug architecture | |
TW202132793A (zh) | 使用晶片上系統測試控制器之自動測試設備 | |
US10776233B2 (en) | Programmable test instrument | |
US20050165597A1 (en) | Apparatus and method for performing hardware and software co-verification testing | |
JP3735636B2 (ja) | 試験エミュレート装置、試験モジュールエミュレート装置、及びこれらのプログラムを記録した記録媒体 | |
CN105209925A (zh) | 在用于编译自动化半导体器件测试的测试计划的开发环境内实施编辑并更新功能性 | |
CN105446933B (zh) | 多核心处理器的调试***与调试方法 | |
JP6326705B2 (ja) | テスト、検証及びデバッグアーキテクチャのプログラム及び方法 | |
KR100462177B1 (ko) | 주변 장치의 동작 상태를 실시간으로 백업할 수 있는엠베디드 컨트롤러 | |
TW201616356A (zh) | 偵錯韌體/軟體以產生追蹤資料之系統與方法、記錄媒體及電腦程式產品 | |
JP2007057541A (ja) | 試験エミュレート装置 | |
JP2009229304A (ja) | 試験システム及びモジュール制御方法 | |
US7873498B2 (en) | Remote hardware inspection system and method | |
US7884641B2 (en) | Setting operating mode of an interface using multiple protocols | |
JP5269450B2 (ja) | 試験システム及びバックアノテーション方法 | |
US20030225566A1 (en) | JTAG server | |
US8914274B1 (en) | Method and system for instruction set simulation with concurrent attachment of multiple debuggers | |
JP2005285092A (ja) | 試験エミュレート装置 | |
JP2009229305A (ja) | 試験システム及びモジュール間通信方法 | |
JP2009276985A (ja) | 半導体集積回路装置 | |
US20080126895A1 (en) | Middlesoft commander | |
JP2007206074A (ja) | テスト結果ストリーム中の混合モードコンテンツの処理 | |
TW202418062A (zh) | 利用直接存取裝置記憶體管理用以測試運算快速鏈路協定致能裝置之系統及方法 | |
TW202417863A (zh) | 用於測試環境系統及方法之運算快速鏈路協定致能技術 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120615 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |