JPH1126654A - 樹脂封止型半導体装置及びその製造方法 - Google Patents
樹脂封止型半導体装置及びその製造方法Info
- Publication number
- JPH1126654A JPH1126654A JP17416797A JP17416797A JPH1126654A JP H1126654 A JPH1126654 A JP H1126654A JP 17416797 A JP17416797 A JP 17416797A JP 17416797 A JP17416797 A JP 17416797A JP H1126654 A JPH1126654 A JP H1126654A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- circuit board
- semiconductor device
- potting material
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】新規な構成にて容易に熱応力による不具合を解
消することができる樹脂封止型半導体装置及びその製造
方法を提供する。 【解決手段】回路基板２の上にＩＣチップ５やクォドフ
ラットパッケージ（ＱＦＰ）が表面実装され、ＩＣチッ
プ５やクォドフラットパッケージ（ＱＦＰ）の全体がポ
ッティング材１１にて覆われている。ポッティング材１
１は母材としてシリコーンゲル１２が用いられ、このシ
リコーンゲル１２の中に微小な気泡１３が散在されてい
る。製造の際には、回路基板２の上にＩＣチップ５やク
ォドフラットパッケージ（ＱＦＰ）を実装した後、硬化
前の液状シリコーンゲルに中空球フィラーを混入させた
溶液を注入し、その後に、硬化処理を施す。
消することができる樹脂封止型半導体装置及びその製造
方法を提供する。 【解決手段】回路基板２の上にＩＣチップ５やクォドフ
ラットパッケージ（ＱＦＰ）が表面実装され、ＩＣチッ
プ５やクォドフラットパッケージ（ＱＦＰ）の全体がポ
ッティング材１１にて覆われている。ポッティング材１
１は母材としてシリコーンゲル１２が用いられ、このシ
リコーンゲル１２の中に微小な気泡１３が散在されてい
る。製造の際には、回路基板２の上にＩＣチップ５やク
ォドフラットパッケージ（ＱＦＰ）を実装した後、硬化
前の液状シリコーンゲルに中空球フィラーを混入させた
溶液を注入し、その後に、硬化処理を施す。
Description
【０００１】
【発明の属する技術分野】この発明は樹脂封止型半導体
装置及びその製造方法に関するものである。
装置及びその製造方法に関するものである。
【０００２】
【従来の技術】従来、回路基板上に配置された表面実装
部品（ＳＭＤ）は外部雰囲気や振動等から保護するため
にポッティング樹脂にて覆うようにしている。この場
合、回路基板と表面実装部品との間に隙間が形成される
ようなフリップチップ（ＦＣ）やクォドフラットパッケ
ージ（ＱＦＰ）やスモールアウトライン型パッケージ
（ＳＯＰ）に代表される表面実装部品は、その隙間にポ
ッティング樹脂が入り込み、その回路基板との接続部位
（通常、半田付け部）にポッティング樹脂の熱応力（熱
が加わった時の作用力）が加わり、寿命の低下を招いた
り破壊にいたらしめる場合がある。このために、ポッテ
ィング樹脂の化学的組成の変更（例えば、網目構造にお
ける網目を大きくする）にてポッティング樹脂自身の低
応力化を図ることにより対処してきた。
部品（ＳＭＤ）は外部雰囲気や振動等から保護するため
にポッティング樹脂にて覆うようにしている。この場
合、回路基板と表面実装部品との間に隙間が形成される
ようなフリップチップ（ＦＣ）やクォドフラットパッケ
ージ（ＱＦＰ）やスモールアウトライン型パッケージ
（ＳＯＰ）に代表される表面実装部品は、その隙間にポ
ッティング樹脂が入り込み、その回路基板との接続部位
（通常、半田付け部）にポッティング樹脂の熱応力（熱
が加わった時の作用力）が加わり、寿命の低下を招いた
り破壊にいたらしめる場合がある。このために、ポッテ
ィング樹脂の化学的組成の変更（例えば、網目構造にお
ける網目を大きくする）にてポッティング樹脂自身の低
応力化を図ることにより対処してきた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
方法では、化学組成の変更が必要であるとともに、その
組成変更に伴い加工方法の変更も必要となり、コストア
ップを招いたり防湿性の低下を招く等の不具合があっ
た。
方法では、化学組成の変更が必要であるとともに、その
組成変更に伴い加工方法の変更も必要となり、コストア
ップを招いたり防湿性の低下を招く等の不具合があっ
た。
【０００４】そこで、この発明の目的は、新規な構成に
て容易に熱応力による不具合を解消することができる樹
脂封止型半導体装置及びその製造方法を提供することに
ある。
て容易に熱応力による不具合を解消することができる樹
脂封止型半導体装置及びその製造方法を提供することに
ある。
【０００５】
【課題を解決するための手段】請求項１に記載の樹脂封
止型半導体装置は、表面実装部品の全体を覆うポッティ
ング材の中に微小な気泡を散在したことを特徴としてい
る。
止型半導体装置は、表面実装部品の全体を覆うポッティ
ング材の中に微小な気泡を散在したことを特徴としてい
る。
【０００６】このような構成をとると、回路基板の上と
表面実装部品との間にポッティング材が存在し、このポ
ッティング材に温度が加わった場合には、ポッティング
材が熱伸縮して回路基板と表面実装部品との電気接続部
位に応力が加わろうとする。しかし、このとき、ポッテ
ィング材中の気泡が変形代（潰し代）になって応力緩和
が図られる。
表面実装部品との間にポッティング材が存在し、このポ
ッティング材に温度が加わった場合には、ポッティング
材が熱伸縮して回路基板と表面実装部品との電気接続部
位に応力が加わろうとする。しかし、このとき、ポッテ
ィング材中の気泡が変形代（潰し代）になって応力緩和
が図られる。
【０００７】また、一般的なポッティング樹脂（例え
ば、一般的なシリコーンゲル等）を用いることによりコ
ストアップを招くこともない。請求項２に記載の発明に
よれば、第１工程により、回路基板の上に表面実装部品
が配置され、第２工程により、樹脂に中空球フィラーを
混入させたポッティング材にて表面実装部品の全体が覆
われる。
ば、一般的なシリコーンゲル等）を用いることによりコ
ストアップを招くこともない。請求項２に記載の発明に
よれば、第１工程により、回路基板の上に表面実装部品
が配置され、第２工程により、樹脂に中空球フィラーを
混入させたポッティング材にて表面実装部品の全体が覆
われる。
【０００８】その結果、請求項１に記載の樹脂封止型半
導体装置が製造される。ここで、請求項３に記載のよう
に、前記第２工程において、硬化前の液状樹脂に中空球
フィラーを混入させた溶液を、前記部品の表面に配置
し、その後に、硬化処理を施すと、実用上好ましいもの
となる。
導体装置が製造される。ここで、請求項３に記載のよう
に、前記第２工程において、硬化前の液状樹脂に中空球
フィラーを混入させた溶液を、前記部品の表面に配置
し、その後に、硬化処理を施すと、実用上好ましいもの
となる。
【０００９】
【発明の実施の形態】以下、この発明を具体化した実施
の形態を図面に従って説明する。図１には、本実施形態
における樹脂封止型半導体装置の斜視図を示す。また、
図２には、樹脂封止型半導体装置の縦断面を示す。図２
のＡ部を拡大したものを図３に示す。本例の樹脂封止型
半導体装置は内燃機関における点火装置に用いられるも
のである。つまり、点火コイルにより高電圧を発生させ
て点火プラグに供給するための装置である。
の形態を図面に従って説明する。図１には、本実施形態
における樹脂封止型半導体装置の斜視図を示す。また、
図２には、樹脂封止型半導体装置の縦断面を示す。図２
のＡ部を拡大したものを図３に示す。本例の樹脂封止型
半導体装置は内燃機関における点火装置に用いられるも
のである。つまり、点火コイルにより高電圧を発生させ
て点火プラグに供給するための装置である。
【００１０】図１，２において、ケース１の内部には混
成集積回路基板２が配置され、回路基板２の上面には導
体パターン（例えば、図中、符号３ａ，３ｂにて示す）
が形成されるとともに、導体パターン３ａ，３ｂの間に
は厚膜抵抗４が配置されている。回路基板２の上面には
フリップチップタイプのＩＣ（以下、ＩＣチップとい
う）５やクォドフラットパッケージ（ＱＦＰ）６等の部
品が表面実装されるとともに、抵抗７等の部品が実装さ
れている。この厚膜抵抗４や実装部品５〜７等により点
火制御回路が形成されている。
成集積回路基板２が配置され、回路基板２の上面には導
体パターン（例えば、図中、符号３ａ，３ｂにて示す）
が形成されるとともに、導体パターン３ａ，３ｂの間に
は厚膜抵抗４が配置されている。回路基板２の上面には
フリップチップタイプのＩＣ（以下、ＩＣチップとい
う）５やクォドフラットパッケージ（ＱＦＰ）６等の部
品が表面実装されるとともに、抵抗７等の部品が実装さ
れている。この厚膜抵抗４や実装部品５〜７等により点
火制御回路が形成されている。
【００１１】ＩＣチップ５は、図３に示すように、底面
に複数の半田バンプ８が設けられている。このＩＣチッ
プ５の各半田バンプ８が、回路基板２の上面の導体パタ
ーン９の上に搭載され半田付けされている。この半田バ
ンプ８の半田接合によりＩＣチップ５と導体パターン９
とが電気的に接続されている。ここで、回路基板２の上
面とＩＣチップ５の下面との間には隙間ＡＧが形成され
ている。
に複数の半田バンプ８が設けられている。このＩＣチッ
プ５の各半田バンプ８が、回路基板２の上面の導体パタ
ーン９の上に搭載され半田付けされている。この半田バ
ンプ８の半田接合によりＩＣチップ５と導体パターン９
とが電気的に接続されている。ここで、回路基板２の上
面とＩＣチップ５の下面との間には隙間ＡＧが形成され
ている。
【００１２】また、図１，２に示すように、外部接続端
子（リードピン）１０ａ，１０ｂが回路基板２に立設さ
れており、この外部接続端子１０ａ，１０ｂも回路基板
２の上面の導体パターンと電気的に接続されている。外
部接続端子１０ａ，１０ｂに点火コイルやバッテリが接
続される。
子（リードピン）１０ａ，１０ｂが回路基板２に立設さ
れており、この外部接続端子１０ａ，１０ｂも回路基板
２の上面の導体パターンと電気的に接続されている。外
部接続端子１０ａ，１０ｂに点火コイルやバッテリが接
続される。
【００１３】さらに、ケース１の内部にはポッティング
材１１が充填されており、このポッティング材１１が、
図３に示すように、回路基板２の上面とＩＣチップ５の
下面との隙間ＡＧにも充填されている。図３において、
ポッティング材１１は母材としてシリコーンゲル１２が
用いられ、このシリコーンゲル１２の中に微小な気泡
（中空球）１３が多数散在している。気泡１３の径は、
８０μｍ程度である。ポッティング材１１はポアソン比
が０．４程度である。つまり、シリコーンゲル１２単体
のポアソン比は０．５程度であるが、微小な気泡１３を
散在することによりポアソン比が０．４程度になってい
る。このポッティング材１１により、回路基板２側の導
体パターンと実装部品との電気接続部位（半田付け部）
が保護されている。
材１１が充填されており、このポッティング材１１が、
図３に示すように、回路基板２の上面とＩＣチップ５の
下面との隙間ＡＧにも充填されている。図３において、
ポッティング材１１は母材としてシリコーンゲル１２が
用いられ、このシリコーンゲル１２の中に微小な気泡
（中空球）１３が多数散在している。気泡１３の径は、
８０μｍ程度である。ポッティング材１１はポアソン比
が０．４程度である。つまり、シリコーンゲル１２単体
のポアソン比は０．５程度であるが、微小な気泡１３を
散在することによりポアソン比が０．４程度になってい
る。このポッティング材１１により、回路基板２側の導
体パターンと実装部品との電気接続部位（半田付け部）
が保護されている。
【００１４】このように、表面実装部品としてのＩＣチ
ップ５やクォドフラットパッケージ（ＱＦＰ）６はポッ
ティング材１１にて全体が覆われ、衝撃や振動に耐え、
外気から保護されている（湿気や腐食から保護されてい
る）。
ップ５やクォドフラットパッケージ（ＱＦＰ）６はポッ
ティング材１１にて全体が覆われ、衝撃や振動に耐え、
外気から保護されている（湿気や腐食から保護されてい
る）。
【００１５】このポッティング材１１は熱が加わった際
に体積が変化するが、散在した気泡１３が変形代（潰し
代）になって熱応力が吸収される。そのため、熱が加わ
った際に、ＩＣチップ５での半田接合部に対して熱応力
が加わりにくい。
に体積が変化するが、散在した気泡１３が変形代（潰し
代）になって熱応力が吸収される。そのため、熱が加わ
った際に、ＩＣチップ５での半田接合部に対して熱応力
が加わりにくい。
【００１６】即ち、図４に示すように、気泡１３が混入
していない場合には特性線Ｐ１にて示すようにＩＣチッ
プ５には歪み量δに比例した大きな力Ｆが加わるが、気
泡１３を混入することにより気泡１３が潰れ代となり、
特性線Ｐ２にて示すように所定の歪み量δ１までは殆ど
力ＦがＩＣチップ５に加わらない。
していない場合には特性線Ｐ１にて示すようにＩＣチッ
プ５には歪み量δに比例した大きな力Ｆが加わるが、気
泡１３を混入することにより気泡１３が潰れ代となり、
特性線Ｐ２にて示すように所定の歪み量δ１までは殆ど
力ＦがＩＣチップ５に加わらない。
【００１７】同様のことがクォドフラットパッケージ
（ＱＦＰ）６についても言える。つまり、回路基板２の
上面とクォドフラットパッケージ（ＱＦＰ）６の下面と
の間にも隙間が形成され、この隙間に微小な気泡１３を
散在したポッティング材１１が充填され、温度が加わっ
た際に電気接続部位に応力が加わろうとするが、気泡１
３が変形代（潰し代）になって応力緩和が図られる。
（ＱＦＰ）６についても言える。つまり、回路基板２の
上面とクォドフラットパッケージ（ＱＦＰ）６の下面と
の間にも隙間が形成され、この隙間に微小な気泡１３を
散在したポッティング材１１が充填され、温度が加わっ
た際に電気接続部位に応力が加わろうとするが、気泡１
３が変形代（潰し代）になって応力緩和が図られる。
【００１８】次に、このように構成した樹脂封止型半導
体装置の製造方法を説明する。まず、回路基板２の上に
ＩＣチップ５およびクォドフラットパッケージ（ＱＦ
Ｐ）６を表面実装するとともに、抵抗７等の部品を実装
する。同時に、回路基板２の上に外部接続端子１０ａ，
１０ｂを実装する。そして、この回路基板２をケース１
の内部に配置し、固定する。このとき、回路基板２の上
面とＩＣチップ５の下面との間に隙間ＡＧが形成される
とともに、回路基板２の上面とクォドフラットパッケー
ジ（ＱＦＰ）６の下面との間に隙間が形成される。
体装置の製造方法を説明する。まず、回路基板２の上に
ＩＣチップ５およびクォドフラットパッケージ（ＱＦ
Ｐ）６を表面実装するとともに、抵抗７等の部品を実装
する。同時に、回路基板２の上に外部接続端子１０ａ，
１０ｂを実装する。そして、この回路基板２をケース１
の内部に配置し、固定する。このとき、回路基板２の上
面とＩＣチップ５の下面との間に隙間ＡＧが形成される
とともに、回路基板２の上面とクォドフラットパッケー
ジ（ＱＦＰ）６の下面との間に隙間が形成される。
【００１９】一方、図５に示すように、硬化前の液状樹
脂としてのポッティング材（１１）を用意する。つま
り、まず、液状シリコーンゲルを用意するとともに、図
６に示す中空球フィラー（マイクロカプセル）２０を用
意する。中空球フィラー２０は、その径Ｄが８０μｍ程
度の微粒体である。中空球フィラー２０としては、例え
ば、日本フィライト社製ＤＵ−８０を用いる。そして、
液状シリコーンゲルゲルと適量の中空球フィラー２０と
を混合させる（図５に示す混合工程）。
脂としてのポッティング材（１１）を用意する。つま
り、まず、液状シリコーンゲルを用意するとともに、図
６に示す中空球フィラー（マイクロカプセル）２０を用
意する。中空球フィラー２０は、その径Ｄが８０μｍ程
度の微粒体である。中空球フィラー２０としては、例え
ば、日本フィライト社製ＤＵ−８０を用いる。そして、
液状シリコーンゲルゲルと適量の中空球フィラー２０と
を混合させる（図５に示す混合工程）。
【００２０】引き続き、液状シリコーンゲルに中空球フ
ィラー２０を混入させた溶液を、前述のケース１内に注
入する（図５に示す注入工程）。このとき、ＩＣチップ
５の下の隙間ＡＧやクォドフラットパッケージ（ＱＦ
Ｐ）６の下の隙間に、硬化前シリコーンゲル溶液が入り
込む。
ィラー２０を混入させた溶液を、前述のケース１内に注
入する（図５に示す注入工程）。このとき、ＩＣチップ
５の下の隙間ＡＧやクォドフラットパッケージ（ＱＦ
Ｐ）６の下の隙間に、硬化前シリコーンゲル溶液が入り
込む。
【００２１】さらに、加熱にて硬化前シリコーンゲル溶
液を硬化させる（図５に示す熱硬化工程）。その結果、
液状シリコーンゲルに中空球フィラー２０が分散した状
態のまま固化される。
液を硬化させる（図５に示す熱硬化工程）。その結果、
液状シリコーンゲルに中空球フィラー２０が分散した状
態のまま固化される。
【００２２】このようにして、図１〜３に示す樹脂封止
型半導体装置が製造される。このように本実施形態は、
下記の特徴を有する。 （イ）回路基板２の上に表面実装部品５，６を表面実装
し、ポッティング材で封止した樹脂封止型半導体装置に
おいて、ポッティング材１１の中に微小な気泡１３を散
在した。
型半導体装置が製造される。このように本実施形態は、
下記の特徴を有する。 （イ）回路基板２の上に表面実装部品５，６を表面実装
し、ポッティング材で封止した樹脂封止型半導体装置に
おいて、ポッティング材１１の中に微小な気泡１３を散
在した。
【００２３】よって、回路基板２の上と表面実装部品
５，６との間にポッティング材１１が存在し、このポッ
ティング材１１に温度が加わった場合には、ポッティン
グ材１１が熱伸縮して回路基板２と表面実装部品５，６
との電気接続部位に応力が加わろうとする。しかし、こ
のとき、ポッティング材１１中の気泡１３が変形代（潰
し代）になって応力緩和が図られる。
５，６との間にポッティング材１１が存在し、このポッ
ティング材１１に温度が加わった場合には、ポッティン
グ材１１が熱伸縮して回路基板２と表面実装部品５，６
との電気接続部位に応力が加わろうとする。しかし、こ
のとき、ポッティング材１１中の気泡１３が変形代（潰
し代）になって応力緩和が図られる。
【００２４】また、一般的なシリコーンゲルを用いてい
るのでコストアップを招くこともない。つまり、ポッテ
ィング樹脂の化学的組成の変更（例えば、網目構造にお
ける網目を大きくする）にてポッティング樹脂自身の低
応力化を図ると、化学組成の変更および組成変更に伴う
加工方法の変更にてコストアップを招いてしまうが、本
実施形態においては、一般的なシリコーンゲルを用いて
加工方法の変更も不要である。
るのでコストアップを招くこともない。つまり、ポッテ
ィング樹脂の化学的組成の変更（例えば、網目構造にお
ける網目を大きくする）にてポッティング樹脂自身の低
応力化を図ると、化学組成の変更および組成変更に伴う
加工方法の変更にてコストアップを招いてしまうが、本
実施形態においては、一般的なシリコーンゲルを用いて
加工方法の変更も不要である。
【００２５】また、ポッティング樹脂の化学的組成の変
更は行っておらずシリコーンゲルの有する防湿性を利用
して確実に表面実装部品５，６を外気から保護できる。 （ロ）回路基板２の上に表面実装部品５，６を配置し
（第１工程）、樹脂に中空球フィラー２０を混入させた
ポッティング材にて表面実装部品５，６の全体を覆う
（第２工程）ことにより、上記（イ）に記載の樹脂封止
型半導体装置が製造される。 （ハ）特に、前記第２工程において、硬化前の液状樹脂
に中空球フィラー２０を混入させた溶液を、表面実装部
品５，６の表面に配置し、その後に、硬化処理を施す
と、実用上好ましいものとなる。
更は行っておらずシリコーンゲルの有する防湿性を利用
して確実に表面実装部品５，６を外気から保護できる。 （ロ）回路基板２の上に表面実装部品５，６を配置し
（第１工程）、樹脂に中空球フィラー２０を混入させた
ポッティング材にて表面実装部品５，６の全体を覆う
（第２工程）ことにより、上記（イ）に記載の樹脂封止
型半導体装置が製造される。 （ハ）特に、前記第２工程において、硬化前の液状樹脂
に中空球フィラー２０を混入させた溶液を、表面実装部
品５，６の表面に配置し、その後に、硬化処理を施す
と、実用上好ましいものとなる。
【００２６】これまで説明してきた実施の形態以外にも
下記のように実施してもよい。図７に示すように、表面
実装部品（半導体モールドパッケージ）３０は側面から
延びるリード３１，３２を有している。そして、回路基
板２の上において表面実装部品３０のリード３１，３２
が回路基板２上面の導体３３，３４の上に搭載され、半
田付けにて接合されている。また、回路基板２の上面と
表面実装部品３０の下面との間には隙間ＡＧが形成され
ている。この隙間ＡＧを含めた表面実装部品３０の周囲
にはポッティング材（防湿膜；ヒューミシール）３５が
塗布されている。ポッティング材３５はポリイミド（ま
たはポリアミド）３６を母材とし、ポリイミド３６に微
小な気泡３７を散在したものである。つまり、硬化前の
ポリイミド３６に中空フィラー（マイクロバルーン）を
混入し、表面実装部品３０に塗布した後に硬化したもの
である。このポッティング材３５により熱サイクルが加
わったときにも、回路基板２の上面と表面実装部品３０
の下面との隙間ＡＧにおいてポッティング材３５が伸縮
しようとするが、気泡３７によりその応力が吸収され、
回路基板２と表面実装部品３０との間に応力が加わった
際において、ポッティング材３５中の気泡３７が変形代
（潰し代）になって応力緩和が図られる。
下記のように実施してもよい。図７に示すように、表面
実装部品（半導体モールドパッケージ）３０は側面から
延びるリード３１，３２を有している。そして、回路基
板２の上において表面実装部品３０のリード３１，３２
が回路基板２上面の導体３３，３４の上に搭載され、半
田付けにて接合されている。また、回路基板２の上面と
表面実装部品３０の下面との間には隙間ＡＧが形成され
ている。この隙間ＡＧを含めた表面実装部品３０の周囲
にはポッティング材（防湿膜；ヒューミシール）３５が
塗布されている。ポッティング材３５はポリイミド（ま
たはポリアミド）３６を母材とし、ポリイミド３６に微
小な気泡３７を散在したものである。つまり、硬化前の
ポリイミド３６に中空フィラー（マイクロバルーン）を
混入し、表面実装部品３０に塗布した後に硬化したもの
である。このポッティング材３５により熱サイクルが加
わったときにも、回路基板２の上面と表面実装部品３０
の下面との隙間ＡＧにおいてポッティング材３５が伸縮
しようとするが、気泡３７によりその応力が吸収され、
回路基板２と表面実装部品３０との間に応力が加わった
際において、ポッティング材３５中の気泡３７が変形代
（潰し代）になって応力緩和が図られる。
【００２７】また、封止樹脂の硬化は加熱を用いたが、
紫外線照射等の手法により行ってもよい。また、表面実
装部品の基板側への接合は、半田付け以外にも導電性接
着剤にて行い、部品側電極と基板側導体とを接合しても
よい。
紫外線照射等の手法により行ってもよい。また、表面実
装部品の基板側への接合は、半田付け以外にも導電性接
着剤にて行い、部品側電極と基板側導体とを接合しても
よい。
【図１】 実施形態における樹脂封止型半導体装置の斜
視図。
視図。
【図２】 樹脂封止型半導体装置の縦断面図。
【図３】 図２のＡ部の拡大図。
【図４】 歪み量と力との関係を示す特性図。
【図５】 樹脂封止型半導体装置の製造工程を説明する
ための工程図。
ための工程図。
【図６】 中空球フィラーの断面図。
【図７】 別例の樹脂封止型半導体装置の断面図。
２…回路基板、５…ＩＣチップ、６…クォドフラットパ
ッケージ、１１…ポッティング材、１３…気泡、２０…
中空球フィラー、３０…表面実装部品、３５…ポッティ
ング材、３７…気泡。
ッケージ、１１…ポッティング材、１３…気泡、２０…
中空球フィラー、３０…表面実装部品、３５…ポッティ
ング材、３７…気泡。
Claims (3)
- 【請求項１】 回路基板と、 前記回路基板の上に配置された表面実装部品と、 前記表面実装部品の全体を覆うポッティング材とを備え
た樹脂封止型半導体装置において、 前記ポッティング材の中に微小な気泡を散在したことを
特徴とする樹脂封止型半導体装置。 - 【請求項２】 回路基板の上に表面実装部品を配置する
第１工程と、 樹脂に中空球フィラーを混入させたポッティング材にて
前記表面実装部品の全体を覆う第２工程と、を備えたこ
とを特徴とする樹脂封止型半導体装置の製造方法。 - 【請求項３】 前記第２工程は、硬化前の液状樹脂に中
空球フィラーを混入させた溶液を、前記部品の表面に配
置し、その後に、硬化処理を施すものである請求項２に
記載の樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17416797A JPH1126654A (ja) | 1997-06-30 | 1997-06-30 | 樹脂封止型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17416797A JPH1126654A (ja) | 1997-06-30 | 1997-06-30 | 樹脂封止型半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1126654A true JPH1126654A (ja) | 1999-01-29 |
Family
ID=15973885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17416797A Pending JPH1126654A (ja) | 1997-06-30 | 1997-06-30 | 樹脂封止型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1126654A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11138585A (ja) * | 1997-11-14 | 1999-05-25 | Denso Corp | ゴム組成物による封止方法 |
| WO2007015344A1 (ja) * | 2005-08-04 | 2007-02-08 | Murata Manufacturing Co., Ltd. | コイルアンテナ |
| EP1729554A3 (en) * | 2005-05-31 | 2007-08-01 | Fujitsu Limited | Soldering method, electronic part, and part-exchanging method |
| WO2008050635A1 (fr) * | 2006-10-19 | 2008-05-02 | Panasonic Corporation | Structure de montage d'élément semiconducteur et procédé de montage d'élément semiconducteur |
| CN100435027C (zh) * | 2001-08-10 | 2008-11-19 | 三星电子株式会社 | 电荷转移化合物、有机光受体、电子照相成像设备及电子照相成像方法 |
| WO2017051919A1 (ja) * | 2015-09-26 | 2017-03-30 | 京セラ株式会社 | サーマルヘッドおよびサーマルプリンタ |
-
1997
- 1997-06-30 JP JP17416797A patent/JPH1126654A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11138585A (ja) * | 1997-11-14 | 1999-05-25 | Denso Corp | ゴム組成物による封止方法 |
| CN100435027C (zh) * | 2001-08-10 | 2008-11-19 | 三星电子株式会社 | 电荷转移化合物、有机光受体、电子照相成像设备及电子照相成像方法 |
| EP1729554A3 (en) * | 2005-05-31 | 2007-08-01 | Fujitsu Limited | Soldering method, electronic part, and part-exchanging method |
| WO2007015344A1 (ja) * | 2005-08-04 | 2007-02-08 | Murata Manufacturing Co., Ltd. | コイルアンテナ |
| US7425929B2 (en) | 2005-08-04 | 2008-09-16 | Murata Manufacturing Co., Ltd. | Coil antenna |
| JPWO2008050635A1 (ja) * | 2006-10-19 | 2010-02-25 | パナソニック株式会社 | 半導体素子の実装構造体及び半導体素子の実装方法 |
| WO2008050635A1 (fr) * | 2006-10-19 | 2008-05-02 | Panasonic Corporation | Structure de montage d'élément semiconducteur et procédé de montage d'élément semiconducteur |
| US8106521B2 (en) | 2006-10-19 | 2012-01-31 | Panasonic Corporation | Semiconductor device mounted structure with an underfill sealing-bonding resin with voids |
| JP5066529B2 (ja) * | 2006-10-19 | 2012-11-07 | パナソニック株式会社 | 半導体素子の実装構造体及び半導体素子の実装方法 |
| WO2017051919A1 (ja) * | 2015-09-26 | 2017-03-30 | 京セラ株式会社 | サーマルヘッドおよびサーマルプリンタ |
| CN108025559A (zh) * | 2015-09-26 | 2018-05-11 | 京瓷株式会社 | 热敏头以及热敏式打印机 |
| JPWO2017051919A1 (ja) * | 2015-09-26 | 2018-06-28 | 京セラ株式会社 | サーマルヘッドおよびサーマルプリンタ |
| US10279596B2 (en) | 2015-09-26 | 2019-05-07 | Kyocera Corporation | Thermal head and thermal printer |
| CN108025559B (zh) * | 2015-09-26 | 2019-09-27 | 京瓷株式会社 | 热敏头以及热敏式打印机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6321734B1 (en) | Resin sealed electronic device and method of fabricating the same and ignition coil for internal combustion engine using the same | |
| KR0156065B1 (ko) | 플립 칩 캐리어 모듈의 표면 실장 공정 | |
| US6313521B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3604248B2 (ja) | 半導体装置の製造方法 | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| JPH11312712A (ja) | 半導体装置及びその製造方法 | |
| CN103915405B (zh) | 半导体器件和制造半导体器件的方法 | |
| JPH02342A (ja) | 集積回路チツプ取付けおよびパツケ−ジ組立体 | |
| JP4218434B2 (ja) | 電子装置 | |
| JP2004158753A (ja) | リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 | |
| JP4569605B2 (ja) | 半導体装置のアンダーフィルの充填方法 | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| US20030002271A1 (en) | Integrated EMC shield for integrated circuits and multiple chip modules | |
| JPH1126654A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3514101B2 (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| US6890796B1 (en) | Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected | |
| JP3520208B2 (ja) | 回路基板への半導体素子の装着方法、及び半導体装置 | |
| JP3688801B2 (ja) | 半導体装置及びその製造方法並びにその実装方法 | |
| TW591727B (en) | Method for producing a protection for chip edges and arrangement for the protection of chip edges | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP2004165525A (ja) | 半導体装置及びその製造方法 | |
| JP2004014870A (ja) | 回路モジュール及びその製造方法 | |
| JP2914569B1 (ja) | 半導体素子の実装方法とその実装体 | |
| JP4416618B2 (ja) | 半導体装置実装体及びその製造方法 | |
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040408 |
|
| A977 | Report on retrieval |
Effective date: 20040909 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060228 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060428 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060530 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20060728 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070417 |