JP2004158753A - リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 - Google Patents
リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004158753A JP2004158753A JP2002324888A JP2002324888A JP2004158753A JP 2004158753 A JP2004158753 A JP 2004158753A JP 2002324888 A JP2002324888 A JP 2002324888A JP 2002324888 A JP2002324888 A JP 2002324888A JP 2004158753 A JP2004158753 A JP 2004158753A
- Authority
- JP
- Japan
- Prior art keywords
- component
- lead frame
- manufacturing
- semiconductor device
- insulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】リードフレーム上にＩＣ等の半導体素子と、この半導体素子の周辺回路部品とを搭載することができ、良好な電気的接続が実現可能なリードフレーム材及びその製造方法、並びに半導体装置及びその製造方法を提供すること。
【解決手段】ダイパッド２以外の領域に、絶縁物質３からなる部品搭載領域を有する、リードフレーム材１及びその製造方法。また、ダイパッド２以外の領域に絶縁物質３からなる部品搭載領域を有し、半導体素子１２及び受動素子１１がリードフレーム６上に実装され、これらを覆うように樹脂封止されている、半導体装置１６。リードフレーム６本体を作製する工程と、リードフレーム６本体のダイパッド２以外の領域に、絶縁物質３を被着する工程と、ダイパッド２に半導体素子１２を実装する工程と、部品搭載領域に所定の受動素子１１を実装する工程と、リードフレーム６本体を覆うように樹脂封止する工程とを有する、半導体装置の製造方法。
【選択図】 図１
【解決手段】ダイパッド２以外の領域に、絶縁物質３からなる部品搭載領域を有する、リードフレーム材１及びその製造方法。また、ダイパッド２以外の領域に絶縁物質３からなる部品搭載領域を有し、半導体素子１２及び受動素子１１がリードフレーム６上に実装され、これらを覆うように樹脂封止されている、半導体装置１６。リードフレーム６本体を作製する工程と、リードフレーム６本体のダイパッド２以外の領域に、絶縁物質３を被着する工程と、ダイパッド２に半導体素子１２を実装する工程と、部品搭載領域に所定の受動素子１１を実装する工程と、リードフレーム６本体を覆うように樹脂封止する工程とを有する、半導体装置の製造方法。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
電子機器等の電子回路は、ＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等の半導体素子と、抵抗やコンデンサ等の受動部品が、プリント基板上に実装されて形成される。
【０００３】
近年の電子機器への要求は、小型、軽量、高性能、高機能、低コストなどであるが、これらに付け加えて、開発設計期間の短縮も重要な課題となっている。そして、これらを満足させるために様々な工夫がなされているが、電子回路の機能ブロックを形成するＩＣとその周辺回路部品を一体化した電子回路モジュール、いわゆるハイブリッドＩＣやＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）等は、まさにこれらの要求から生み出されたものである。
【０００４】
この電子回路モジュールを採用することにより、電子機器の電子回路を短期間で開発設計できるという利点がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記ハイブリッドＩＣやＳＩＰ等は、ＩＣや周辺回路部品を実装するためのインターポーザーと呼ばれる配線回路基板が必要であり、これには有機プリント基板やセラミックス基板等が用いられるが、最近の低コスト要求は、このインターポーザーの部品コストが無視できないものとなっている。
【０００６】
そこで、図６に示すような半導体パッケージに多用されている安価なリードフレーム材２０から作製される図７に示すリードフレーム２８を用い、図８に示すように、リードフレーム２８のダイパッド２１上に半導体素子２２を実装し、金属ワイヤー２３を用いて半導体素子２２の電極２４とインナーリード部２５をそれぞれ接続すると共に、インナーリード部２５に抵抗やコンデンサ等の受動部品（周辺回路部品）２６を実装することが望まれる。
【０００７】
上記のように、リードフレーム２８上に半導体素子２２を実装すると共に、受動部品２６もまた実装する場合、半導体素子２２に接続された金属ワイヤー２３は極細のため非常に弱く、ワイヤリング後に触れると変形や断線、短絡を発生させてしまうので、リードフレーム２８のインナーリード部２５への受動部品２６の実装は、半導体素子２２の実装前にすることとなる。
【０００８】
しかしながら、リードフレーム２８への受動部品２６接続において、例えば接続材２７としてはんだを用いる場合、はんだに含有されているフラックス成分がリード上を濡れ広がり、これがワイヤーボンドエリアにまで及び、良好なワイヤーボンド接続が得られない。
【０００９】
また、リードフレーム２８への受動部品２６接続において、例えば接続材２７として導電ペーストを用いると、導電ペースト自体が濡れ広がり、これがワイヤーボンドエリアにまで及び、良好なワイヤーボンド接続が得られない。
【００１０】
また、はんだ又は導電ペーストの濡れ広がりにより、リード間を短絡させてしまう。
【００１１】
さらに、受動部品２６実装後に半導体素子２２を実装するが、この半導体素子２２実装時のワイヤーボンドの加熱によってはんだが再溶融し、受動部品２６が位置ずれを起こす。
【００１２】
本発明は、上述したような問題点を解決するためになされたものであって、その目的は、有機プリント基板やセラミックス基板等の高価なインターポーザーを使用せず、安価なリードフレーム上にＩＣ等の半導体素子と、この半導体素子の周辺回路部品とを搭載することができ、電気回路モジュールとして良好な電気的接続が実現可能なリードフレーム材及びその製造方法、並びに半導体装置及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
即ち、本発明は、半導体素子実装領域以外の領域に、絶縁物質からなる部品搭載領域を有する、リードフレーム材に係り、また、リードフレーム本体を作製する工程と、前記リードフレーム本体の半導体素子実装領域以外の領域に、部品搭載領域となる絶縁物質を被着する工程とを有する、リードフレーム材の製造方法に係るものである。
【００１４】
また、半導体素子実装領域以外の領域に、絶縁物質からなる部品搭載領域を有し、前記半導体素子及び前記部品がリードフレーム上に実装され、これらを覆うように樹脂封止されている、半導体装置に係り、さらに、リードフレーム本体を作製する工程と、前記リードフレーム本体の半導体素子実装領域以外の領域に、部品搭載領域となる絶縁物質を被着する工程と、前記半導体素子実装領域に半導体素子を実装する工程と、前記部品搭載領域に所定の部品を実装する工程と、前記リードフレーム本体を覆うように樹脂封止する工程とを有する、半導体装置の製造方法に係るものである。
【００１５】
ここで、前記部品とは、主として、前記半導体素子の周辺回路部品、即ち、抵抗、コンデンサ、インダクタ等の受動素子を意味するものである。
【００１６】
本発明によれば、前記半導体素子実装領域以外の領域に、前記絶縁物質からなる前記部品搭載領域を有し、前記半導体素子が前記半導体素子実装領域に実装され、前記部品が前記絶縁物質からなる前記部品搭載領域に実装されるので、例えば前記部品の接続にはんだを用いても、従来のように、はんだに含有されているフラックス成分がリード上を濡れ広がることなく、良好なワイヤーボンド等の前記半導体素子の接続を得ることができる。
【００１７】
また、例えば前記部品の接続に導電ペーストを用いた場合も、上記と同様の理由で、従来のように導電ペースト自体が濡れ広がることがなく、良好なワイヤーボンド等の前記半導体素子の接続を得ることができる。
【００１８】
また、はんだ又は導電ペーストの濡れ広がりがないので、リード間の短絡を防止することができる。
【００１９】
さらに、上記したように、従来はワイヤーボンドの加熱によってはんだが再溶融し、実装部品が位置ずれを起こす問題があったが、これに対し本発明は、前記部品が前記絶縁物質からなる前記部品搭載領域に実装されるので、はんだが再溶融した場合でも前記部品が位置ずれを起こすことはない。
【００２０】
従って、本発明は、有機プリント基板やセラミックス基板等の高価なインターポーザーを使用せず、安価なリードフレーム上にＩＣ等の前記半導体素子と、この半導体素子の周辺回路部品としての前記部品とを搭載することができ、電気回路モジュールとして良好な電気的接続が実現可能である。
【００２１】
【発明の実施の形態】
本発明において、前記半導体素子実装領域以外の領域に、前記絶縁物質からなる前記部品搭載領域を有することが特徴的であるが、特に、前記半導体素子実装領域以外の周辺部において、前記絶縁物質に部品装入用の凹部が形成されていることが望ましい。
【００２２】
具体的には、図１に本発明に基づくリードフレーム材１の概略平面図を示すように、前記半導体素子実装領域としてのダイパッド２以外の領域に、絶縁物質３からなる前記部品搭載領域を有しており、さらにダイパッド２以外の周辺部、例えばインナーリード部４において、絶縁物質３に前記部品装入用の凹部５が形成されている。ここで、凹部５の底面にインナーリード部４の一部分が露出していることが望ましく、例えば凹部５は、インナーリード部４の一部分が露出している部分５ａと、前記部品の電極間の面が接する浅い部分５ｂとからなる。
【００２３】
また、インナーリード部４を両面から挟持するように、絶縁物質３を被着することが好ましい。
【００２４】
凹部５としては、前記部品としての受動素子の最大外形寸法より大きい寸法と、前記部品としての受動素子の厚み以下の深さに形成することが好ましい。これにより、前記部品としての受動素子を実装する際の位置決め精度がより向上し、従来のようなはんだ等の接続材の流れ出しをより一層防ぐことができる。
【００２５】
図２は、本発明に基づくリードフレーム材及び半導体装置の製造方法の一例を工程順に示す図１のＡ−Ａ’線の概略断面図である。
【００２６】
まず、図示省略したが、リードフレーム６本体を作製する。リードフレーム６本体の作製方法としては、従来公知の方法がいずれも適用可能であり、アウターリード部のピッチは例えば０．４ｍｍである。そして、図２（ａ）に示すように、インナーリード部４を両面から挟持するように、上型７及び下型８を配し、成形空間（キャビティ）９を形成する。このとき、上記の凹部５を形成するための凸部を上型７に予め形成しておく。
【００２７】
そして、成形空間９に絶縁物質３を注入し、これを硬化して上型７及び下型８を外すことによって、図２（ｂ）に示すように、リードフレーム６本体のダイパッド（図示省略）以外の領域に、インナーリード部４を両面から挟持するように、前記部品搭載領域となる絶縁物質３を被着して成形することができる。また、この成形と同時に、前記半導体素子実装領域以外の周辺部において、絶縁物質３に部品装入用の凹部５を形成し、凹部５の底面にインナーリード部４の一部分を露出させる。また、絶縁物質３としては、後の工程に使用するモールド樹脂と馴染みの良い材質、例えばエポキシ樹脂等を用いることができる。
【００２８】
なお、凹部５は、前記部品としての受動素子の最大外形寸法より大きい寸法と、前記部品としての受動素子の厚み以下の深さに形成することが好ましい。
【００２９】
次に、図２（ｃ）に示すように、凹部５に接続材１０を付着させる。接続材１０としては、後の工程において、前記部品としての受動素子をインナーリード部４に接続固定する時に流動性のある、例えばはんだ等のペースト状の導電性材料を用いることが好ましい。そして、図２（ｄ）に示すように、導電性接続材１０を介して、凹部５の底面のインナーリード部４露出域において、前記部品としての受動素子１１をインナーリード部４に接続固定する。
【００３０】
上記のようにして絶縁物質３の凹部５に受動素子１１を接続固定後、図３に本発明に基づく半導体装置の概略平面図を示すように、ダイパッド２上に半導体素子１２を圧着して貼り付け（マウント）、金属ワイヤー１３を用いてインナーリード部４と半導体素子１２の電極１４をそれぞれ接続（ボンディング）する。ここで、半導体素子１２のマウントの方法としては、ダイパッド２上に半球状の銀ペーストをポッティングする樹脂マウント法等の従来公知の方法がいずれも適用可能である。また、インナーリード部４と、半導体素子１２の電極１４との金属ワイヤー１３による接続（ボンディング）方法についても、従来公知の方法がいずれも適用可能である。
【００３１】
そして、半導体素子１２及び受動素子１１が実装されたリードフレーム６を覆うよう、モールド樹脂１５を用いて樹脂封止することによって、図４に示すような本発明に基づく半導体装置１６を製造することができる。
【００３２】
本発明に基づく半導体装置１６は、上記のようにして、前記半導体素子実装領域としてのダイパッド２以外の領域、例えばインナーリード部４に、絶縁物質３からなる前記部品搭載領域を有し、また絶縁物質３に受動素子１１装入用の凹部５が形成され、半導体素子１２が前記半導体素子実装領域としてのダイパッド２に実装されると共に、前記部品としての受動素子１１が、絶縁物質３からなる前記部品搭載領域に形成されかつ底面にインナーリード部４の一部分が露出している凹部５に接続固定されるので、受動素子１１を接続固定する際の位置決め精度がより向上する。
【００３３】
また、例えば受動素子１１の接続材１０としてはんだを用いても、従来のように、はんだに含有されているフラックス成分がリード上を濡れ広がることなく、より良好なワイヤーボンド等の半導体素子１２の接続を得ることができる。
【００３４】
また、例えば受動素子１１の接続材１０として導電ペーストを用いた場合も、上記と同様の理由で、従来のように導電ペースト自体が濡れ広がることがなく、より良好なワイヤーボンド等の半導体素子１２の接続を得ることができる。
【００３５】
また、接続材１０としてのはんだ又は導電ペースト等の導電性材料の濡れ広がりがないので、リード間の短絡を防止することができる。
【００３６】
さらに、半導体素子１２実装時において、例えばワイヤーボンドの加熱によってはんだが再溶融しても、本発明に基づく半導体装置１６は、前記部品としての受動素子１１が絶縁物質３からなる前記部品搭載領域の凹部５に接続固定されるので、受動素子１１が位置ずれを起こすことはない。
【００３７】
従って、本発明に基づくリードフレーム材１及び半導体装置１６は、有機プリント基板やセラミックス基板等の高価なインターポーザーを使用せず、安価なリードフレーム６上にＩＣ等の半導体素子１２と、この半導体素子１２の周辺回路部品としての受動素子１１とを搭載することができ、電気回路モジュールとしてより一層良好な電気的接続が実現可能である。
【００３８】
ここで、上記に金属ワイヤー１３を用いて半導体素子１２の電極１４と、インナーリード部４とをそれぞれ接続する例を示したが、本発明に基づく半導体装置１６の製造方法によれば、上述した以外にも、例えば図５に示すように、フェイスダウン方式によるビームリード接続も可能である。
【００３９】
この場合、例えば図５（ａ）に示すように、ポリイミドからなる基板１７上にリードフレーム６を固定し、前記部品としての受動素子１１を実装する箇所に凹部５を有する絶縁物質３を被着して、凹部５に導電性接続材１０を付着させる。
【００４０】
そして、図５（ｂ）に示すように、導電性接続材１０を介して絶縁物質３の凹部５に受動素子１１をはんだ１０で接続固定し、また半導体素子１２の電極１４とリードフレーム６とを圧着接続することができる。
【００４１】
また、上記にインナーリード部４を両面から挟持するように上型７及び下型８を配して凹部５と共に絶縁物質３を成形したが、成形空間９に絶縁物質３を注入して成形した後、凹部５を後加工で形成してもよい。
【００４２】
さらに、本発明に基づく半導体装置１６は、アウターリード部１９を介して実装基板（マザーボード）などに電気的に接続することができるが、例えばアウターリード部１９は設けず、モールド樹脂１５に凹部を形成して、この凹部の底面にインナーリード部４の一部分を露出させ、はんだ等を用いてリードレスで実装基板上に、本発明に基づく半導体装置１６を実装することも可能である。
【００４３】
【発明の作用効果】
本発明によれば、前記半導体素子実装領域以外の領域に、前記絶縁物質からなる前記部品搭載領域を有し、前記半導体素子が前記半導体素子実装領域に実装され、前記部品が前記絶縁物質からなる前記部品搭載領域に実装されるので、例えば前記部品の接続にはんだを用いても、従来のように、はんだに含有されているフラックス成分がリード上を濡れ広がることなく、良好なワイヤーボンド等の前記半導体素子の接続を得ることができる。
【００４４】
また、例えば前記部品の接続に導電ペーストを用いた場合も、上記と同様の理由で、従来のように導電ペースト自体が濡れ広がることがなく、良好なワイヤーボンド等の前記半導体素子の接続を得ることができる。
【００４５】
また、はんだ又は導電ペーストの濡れ広がりがないので、リード間の短絡を防止することができる。
【００４６】
さらに、前記半導体素子実装時の例えばワイヤーボンドの加熱によってはんだが再溶融しても、前記部品が前記絶縁物質からなる前記部品搭載領域に実装されるので、前記部品が位置ずれを起こすことはない。
【００４７】
従って、本発明は、有機プリント基板やセラミックス基板等の高価なインターポーザーを使用せず、安価なリードフレーム上にＩＣ等の前記半導体素子と、この半導体素子の周辺回路部品としての前記部品とを搭載することができ、電気回路モジュールとして良好な電気的接続が実現可能である。また、保護としての前記樹脂封止は、従来の半導体パッケージで一般的に用いられるトランスファーモールドが可能であるので、ハイブリッドＩＣやＳＩＰと同様の機能モジュールを、低コストの樹脂封止半導体パッケージで実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による、リードフレーム材の概略平面図である。
【図２】同、リードフレーム材及び半導体装置の製造方法の一例を工程順に示す概略断面図である。
【図３】同、半導体装置の概略平面図である。
【図４】同、半導体装置の概略断面図である。
【図５】本発明の他の実施の形態による、半導体装置の製造方法の概略断面図である。
【図６】従来例による、リードフレーム材の概略平面図である。
【図７】同、リードフレームの一部分拡大概略平面図である。
【図８】同、半導体装置の概略平面図である。
【符号の説明】
１…リードフレーム材、２…ダイパッド、３…絶縁物質、
４…インナーリード部、５…凹部、６…リードフレーム、７…上型、８…下型、
９…成形空間、１０…接続材、１１…受動素子、１２…半導体素子、
１３…金属ワイヤー、１４…電極、１５…モールド樹脂、１６…半導体装置、
１７…ポリイミド基板、１８…はんだ、１９…アウターリード部
【発明の属する技術分野】
本発明は、リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
電子機器等の電子回路は、ＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等の半導体素子と、抵抗やコンデンサ等の受動部品が、プリント基板上に実装されて形成される。
【０００３】
近年の電子機器への要求は、小型、軽量、高性能、高機能、低コストなどであるが、これらに付け加えて、開発設計期間の短縮も重要な課題となっている。そして、これらを満足させるために様々な工夫がなされているが、電子回路の機能ブロックを形成するＩＣとその周辺回路部品を一体化した電子回路モジュール、いわゆるハイブリッドＩＣやＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）等は、まさにこれらの要求から生み出されたものである。
【０００４】
この電子回路モジュールを採用することにより、電子機器の電子回路を短期間で開発設計できるという利点がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記ハイブリッドＩＣやＳＩＰ等は、ＩＣや周辺回路部品を実装するためのインターポーザーと呼ばれる配線回路基板が必要であり、これには有機プリント基板やセラミックス基板等が用いられるが、最近の低コスト要求は、このインターポーザーの部品コストが無視できないものとなっている。
【０００６】
そこで、図６に示すような半導体パッケージに多用されている安価なリードフレーム材２０から作製される図７に示すリードフレーム２８を用い、図８に示すように、リードフレーム２８のダイパッド２１上に半導体素子２２を実装し、金属ワイヤー２３を用いて半導体素子２２の電極２４とインナーリード部２５をそれぞれ接続すると共に、インナーリード部２５に抵抗やコンデンサ等の受動部品（周辺回路部品）２６を実装することが望まれる。
【０００７】
上記のように、リードフレーム２８上に半導体素子２２を実装すると共に、受動部品２６もまた実装する場合、半導体素子２２に接続された金属ワイヤー２３は極細のため非常に弱く、ワイヤリング後に触れると変形や断線、短絡を発生させてしまうので、リードフレーム２８のインナーリード部２５への受動部品２６の実装は、半導体素子２２の実装前にすることとなる。
【０００８】
しかしながら、リードフレーム２８への受動部品２６接続において、例えば接続材２７としてはんだを用いる場合、はんだに含有されているフラックス成分がリード上を濡れ広がり、これがワイヤーボンドエリアにまで及び、良好なワイヤーボンド接続が得られない。
【０００９】
また、リードフレーム２８への受動部品２６接続において、例えば接続材２７として導電ペーストを用いると、導電ペースト自体が濡れ広がり、これがワイヤーボンドエリアにまで及び、良好なワイヤーボンド接続が得られない。
【００１０】
また、はんだ又は導電ペーストの濡れ広がりにより、リード間を短絡させてしまう。
【００１１】
さらに、受動部品２６実装後に半導体素子２２を実装するが、この半導体素子２２実装時のワイヤーボンドの加熱によってはんだが再溶融し、受動部品２６が位置ずれを起こす。
【００１２】
本発明は、上述したような問題点を解決するためになされたものであって、その目的は、有機プリント基板やセラミックス基板等の高価なインターポーザーを使用せず、安価なリードフレーム上にＩＣ等の半導体素子と、この半導体素子の周辺回路部品とを搭載することができ、電気回路モジュールとして良好な電気的接続が実現可能なリードフレーム材及びその製造方法、並びに半導体装置及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
即ち、本発明は、半導体素子実装領域以外の領域に、絶縁物質からなる部品搭載領域を有する、リードフレーム材に係り、また、リードフレーム本体を作製する工程と、前記リードフレーム本体の半導体素子実装領域以外の領域に、部品搭載領域となる絶縁物質を被着する工程とを有する、リードフレーム材の製造方法に係るものである。
【００１４】
また、半導体素子実装領域以外の領域に、絶縁物質からなる部品搭載領域を有し、前記半導体素子及び前記部品がリードフレーム上に実装され、これらを覆うように樹脂封止されている、半導体装置に係り、さらに、リードフレーム本体を作製する工程と、前記リードフレーム本体の半導体素子実装領域以外の領域に、部品搭載領域となる絶縁物質を被着する工程と、前記半導体素子実装領域に半導体素子を実装する工程と、前記部品搭載領域に所定の部品を実装する工程と、前記リードフレーム本体を覆うように樹脂封止する工程とを有する、半導体装置の製造方法に係るものである。
【００１５】
ここで、前記部品とは、主として、前記半導体素子の周辺回路部品、即ち、抵抗、コンデンサ、インダクタ等の受動素子を意味するものである。
【００１６】
本発明によれば、前記半導体素子実装領域以外の領域に、前記絶縁物質からなる前記部品搭載領域を有し、前記半導体素子が前記半導体素子実装領域に実装され、前記部品が前記絶縁物質からなる前記部品搭載領域に実装されるので、例えば前記部品の接続にはんだを用いても、従来のように、はんだに含有されているフラックス成分がリード上を濡れ広がることなく、良好なワイヤーボンド等の前記半導体素子の接続を得ることができる。
【００１７】
また、例えば前記部品の接続に導電ペーストを用いた場合も、上記と同様の理由で、従来のように導電ペースト自体が濡れ広がることがなく、良好なワイヤーボンド等の前記半導体素子の接続を得ることができる。
【００１８】
また、はんだ又は導電ペーストの濡れ広がりがないので、リード間の短絡を防止することができる。
【００１９】
さらに、上記したように、従来はワイヤーボンドの加熱によってはんだが再溶融し、実装部品が位置ずれを起こす問題があったが、これに対し本発明は、前記部品が前記絶縁物質からなる前記部品搭載領域に実装されるので、はんだが再溶融した場合でも前記部品が位置ずれを起こすことはない。
【００２０】
従って、本発明は、有機プリント基板やセラミックス基板等の高価なインターポーザーを使用せず、安価なリードフレーム上にＩＣ等の前記半導体素子と、この半導体素子の周辺回路部品としての前記部品とを搭載することができ、電気回路モジュールとして良好な電気的接続が実現可能である。
【００２１】
【発明の実施の形態】
本発明において、前記半導体素子実装領域以外の領域に、前記絶縁物質からなる前記部品搭載領域を有することが特徴的であるが、特に、前記半導体素子実装領域以外の周辺部において、前記絶縁物質に部品装入用の凹部が形成されていることが望ましい。
【００２２】
具体的には、図１に本発明に基づくリードフレーム材１の概略平面図を示すように、前記半導体素子実装領域としてのダイパッド２以外の領域に、絶縁物質３からなる前記部品搭載領域を有しており、さらにダイパッド２以外の周辺部、例えばインナーリード部４において、絶縁物質３に前記部品装入用の凹部５が形成されている。ここで、凹部５の底面にインナーリード部４の一部分が露出していることが望ましく、例えば凹部５は、インナーリード部４の一部分が露出している部分５ａと、前記部品の電極間の面が接する浅い部分５ｂとからなる。
【００２３】
また、インナーリード部４を両面から挟持するように、絶縁物質３を被着することが好ましい。
【００２４】
凹部５としては、前記部品としての受動素子の最大外形寸法より大きい寸法と、前記部品としての受動素子の厚み以下の深さに形成することが好ましい。これにより、前記部品としての受動素子を実装する際の位置決め精度がより向上し、従来のようなはんだ等の接続材の流れ出しをより一層防ぐことができる。
【００２５】
図２は、本発明に基づくリードフレーム材及び半導体装置の製造方法の一例を工程順に示す図１のＡ−Ａ’線の概略断面図である。
【００２６】
まず、図示省略したが、リードフレーム６本体を作製する。リードフレーム６本体の作製方法としては、従来公知の方法がいずれも適用可能であり、アウターリード部のピッチは例えば０．４ｍｍである。そして、図２（ａ）に示すように、インナーリード部４を両面から挟持するように、上型７及び下型８を配し、成形空間（キャビティ）９を形成する。このとき、上記の凹部５を形成するための凸部を上型７に予め形成しておく。
【００２７】
そして、成形空間９に絶縁物質３を注入し、これを硬化して上型７及び下型８を外すことによって、図２（ｂ）に示すように、リードフレーム６本体のダイパッド（図示省略）以外の領域に、インナーリード部４を両面から挟持するように、前記部品搭載領域となる絶縁物質３を被着して成形することができる。また、この成形と同時に、前記半導体素子実装領域以外の周辺部において、絶縁物質３に部品装入用の凹部５を形成し、凹部５の底面にインナーリード部４の一部分を露出させる。また、絶縁物質３としては、後の工程に使用するモールド樹脂と馴染みの良い材質、例えばエポキシ樹脂等を用いることができる。
【００２８】
なお、凹部５は、前記部品としての受動素子の最大外形寸法より大きい寸法と、前記部品としての受動素子の厚み以下の深さに形成することが好ましい。
【００２９】
次に、図２（ｃ）に示すように、凹部５に接続材１０を付着させる。接続材１０としては、後の工程において、前記部品としての受動素子をインナーリード部４に接続固定する時に流動性のある、例えばはんだ等のペースト状の導電性材料を用いることが好ましい。そして、図２（ｄ）に示すように、導電性接続材１０を介して、凹部５の底面のインナーリード部４露出域において、前記部品としての受動素子１１をインナーリード部４に接続固定する。
【００３０】
上記のようにして絶縁物質３の凹部５に受動素子１１を接続固定後、図３に本発明に基づく半導体装置の概略平面図を示すように、ダイパッド２上に半導体素子１２を圧着して貼り付け（マウント）、金属ワイヤー１３を用いてインナーリード部４と半導体素子１２の電極１４をそれぞれ接続（ボンディング）する。ここで、半導体素子１２のマウントの方法としては、ダイパッド２上に半球状の銀ペーストをポッティングする樹脂マウント法等の従来公知の方法がいずれも適用可能である。また、インナーリード部４と、半導体素子１２の電極１４との金属ワイヤー１３による接続（ボンディング）方法についても、従来公知の方法がいずれも適用可能である。
【００３１】
そして、半導体素子１２及び受動素子１１が実装されたリードフレーム６を覆うよう、モールド樹脂１５を用いて樹脂封止することによって、図４に示すような本発明に基づく半導体装置１６を製造することができる。
【００３２】
本発明に基づく半導体装置１６は、上記のようにして、前記半導体素子実装領域としてのダイパッド２以外の領域、例えばインナーリード部４に、絶縁物質３からなる前記部品搭載領域を有し、また絶縁物質３に受動素子１１装入用の凹部５が形成され、半導体素子１２が前記半導体素子実装領域としてのダイパッド２に実装されると共に、前記部品としての受動素子１１が、絶縁物質３からなる前記部品搭載領域に形成されかつ底面にインナーリード部４の一部分が露出している凹部５に接続固定されるので、受動素子１１を接続固定する際の位置決め精度がより向上する。
【００３３】
また、例えば受動素子１１の接続材１０としてはんだを用いても、従来のように、はんだに含有されているフラックス成分がリード上を濡れ広がることなく、より良好なワイヤーボンド等の半導体素子１２の接続を得ることができる。
【００３４】
また、例えば受動素子１１の接続材１０として導電ペーストを用いた場合も、上記と同様の理由で、従来のように導電ペースト自体が濡れ広がることがなく、より良好なワイヤーボンド等の半導体素子１２の接続を得ることができる。
【００３５】
また、接続材１０としてのはんだ又は導電ペースト等の導電性材料の濡れ広がりがないので、リード間の短絡を防止することができる。
【００３６】
さらに、半導体素子１２実装時において、例えばワイヤーボンドの加熱によってはんだが再溶融しても、本発明に基づく半導体装置１６は、前記部品としての受動素子１１が絶縁物質３からなる前記部品搭載領域の凹部５に接続固定されるので、受動素子１１が位置ずれを起こすことはない。
【００３７】
従って、本発明に基づくリードフレーム材１及び半導体装置１６は、有機プリント基板やセラミックス基板等の高価なインターポーザーを使用せず、安価なリードフレーム６上にＩＣ等の半導体素子１２と、この半導体素子１２の周辺回路部品としての受動素子１１とを搭載することができ、電気回路モジュールとしてより一層良好な電気的接続が実現可能である。
【００３８】
ここで、上記に金属ワイヤー１３を用いて半導体素子１２の電極１４と、インナーリード部４とをそれぞれ接続する例を示したが、本発明に基づく半導体装置１６の製造方法によれば、上述した以外にも、例えば図５に示すように、フェイスダウン方式によるビームリード接続も可能である。
【００３９】
この場合、例えば図５（ａ）に示すように、ポリイミドからなる基板１７上にリードフレーム６を固定し、前記部品としての受動素子１１を実装する箇所に凹部５を有する絶縁物質３を被着して、凹部５に導電性接続材１０を付着させる。
【００４０】
そして、図５（ｂ）に示すように、導電性接続材１０を介して絶縁物質３の凹部５に受動素子１１をはんだ１０で接続固定し、また半導体素子１２の電極１４とリードフレーム６とを圧着接続することができる。
【００４１】
また、上記にインナーリード部４を両面から挟持するように上型７及び下型８を配して凹部５と共に絶縁物質３を成形したが、成形空間９に絶縁物質３を注入して成形した後、凹部５を後加工で形成してもよい。
【００４２】
さらに、本発明に基づく半導体装置１６は、アウターリード部１９を介して実装基板（マザーボード）などに電気的に接続することができるが、例えばアウターリード部１９は設けず、モールド樹脂１５に凹部を形成して、この凹部の底面にインナーリード部４の一部分を露出させ、はんだ等を用いてリードレスで実装基板上に、本発明に基づく半導体装置１６を実装することも可能である。
【００４３】
【発明の作用効果】
本発明によれば、前記半導体素子実装領域以外の領域に、前記絶縁物質からなる前記部品搭載領域を有し、前記半導体素子が前記半導体素子実装領域に実装され、前記部品が前記絶縁物質からなる前記部品搭載領域に実装されるので、例えば前記部品の接続にはんだを用いても、従来のように、はんだに含有されているフラックス成分がリード上を濡れ広がることなく、良好なワイヤーボンド等の前記半導体素子の接続を得ることができる。
【００４４】
また、例えば前記部品の接続に導電ペーストを用いた場合も、上記と同様の理由で、従来のように導電ペースト自体が濡れ広がることがなく、良好なワイヤーボンド等の前記半導体素子の接続を得ることができる。
【００４５】
また、はんだ又は導電ペーストの濡れ広がりがないので、リード間の短絡を防止することができる。
【００４６】
さらに、前記半導体素子実装時の例えばワイヤーボンドの加熱によってはんだが再溶融しても、前記部品が前記絶縁物質からなる前記部品搭載領域に実装されるので、前記部品が位置ずれを起こすことはない。
【００４７】
従って、本発明は、有機プリント基板やセラミックス基板等の高価なインターポーザーを使用せず、安価なリードフレーム上にＩＣ等の前記半導体素子と、この半導体素子の周辺回路部品としての前記部品とを搭載することができ、電気回路モジュールとして良好な電気的接続が実現可能である。また、保護としての前記樹脂封止は、従来の半導体パッケージで一般的に用いられるトランスファーモールドが可能であるので、ハイブリッドＩＣやＳＩＰと同様の機能モジュールを、低コストの樹脂封止半導体パッケージで実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による、リードフレーム材の概略平面図である。
【図２】同、リードフレーム材及び半導体装置の製造方法の一例を工程順に示す概略断面図である。
【図３】同、半導体装置の概略平面図である。
【図４】同、半導体装置の概略断面図である。
【図５】本発明の他の実施の形態による、半導体装置の製造方法の概略断面図である。
【図６】従来例による、リードフレーム材の概略平面図である。
【図７】同、リードフレームの一部分拡大概略平面図である。
【図８】同、半導体装置の概略平面図である。
【符号の説明】
１…リードフレーム材、２…ダイパッド、３…絶縁物質、
４…インナーリード部、５…凹部、６…リードフレーム、７…上型、８…下型、
９…成形空間、１０…接続材、１１…受動素子、１２…半導体素子、
１３…金属ワイヤー、１４…電極、１５…モールド樹脂、１６…半導体装置、
１７…ポリイミド基板、１８…はんだ、１９…アウターリード部
Claims (27)
- 半導体素子実装領域以外の領域に、絶縁物質からなる部品搭載領域を有する、リードフレーム材。
- 前記半導体素子実装領域以外の周辺部において、前記絶縁物質に部品装入用の凹部が形成されている、請求項１に記載したリードフレーム材。
- 前記凹部が、前記部品の最大外形寸法より大きい寸法と、前記部品の厚み以下の深さに形成されている、請求項２に記載したリードフレーム材。
- インナーリード部に前記絶縁物質が被着され、この絶縁物質に前記凹部が形成され、前記凹部の底面に前記インナーリード部の一部分が露出しており、この露出域において前記部品が前記インナーリード部に接続固定される、請求項２に記載したリードフレーム材。
- 前記絶縁物質が、前記インナーリード部を両面から挟持している、請求項４に記載したリードフレーム材。
- 前記半導体素子及び前記部品がリードフレーム上に実装され、これらを覆うよう樹脂封止される、請求項１に記載したリードフレーム材。
- 前記部品が受動素子である、請求項１に記載したリードフレーム材。
- 半導体素子実装領域以外の領域に、絶縁物質からなる部品搭載領域を有し、前記半導体素子及び前記部品がリードフレーム上に実装され、これらを覆うように樹脂封止されている、半導体装置。
- 前記半導体素子実装領域以外の周辺部において、前記絶縁物質に部品装入用の凹部が形成されている、請求項８に記載した半導体装置。
- 前記凹部が、前記部品の最大外形寸法より大きい寸法と、前記部品の厚み以下の深さに形成されている、請求項９に記載した半導体装置。
- インナーリード部に前記絶縁物質が被着され、この絶縁物質に前記凹部が形成され、前記凹部の底面に前記インナーリード部の一部分が露出しており、この露出域において前記部品が前記インナーリード部に接続固定されている、請求項９に記載した半導体装置。
- 前記接続固定が、接続時に流動性のある導電性材料によって行われている、請求項１１に記載した半導体装置。
- 前記絶縁物質が、前記インナーリード部を両面から挟持している、請求項１１に記載した半導体装置。
- 前記部品が受動素子である、請求項８に記載した半導体装置。
- リードフレーム本体を作製する工程と、前記リードフレーム本体の半導体素子実装領域以外の領域に、部品搭載領域となる絶縁物質を被着する工程とを有する、リードフレーム材の製造方法。
- 前記半導体素子実装領域以外の周辺部において、前記絶縁物質に部品装入用の凹部を形成する、請求項１５に記載したリードフレーム材の製造方法。
- 前記凹部を、前記部品の最大外形寸法より大きい寸法と、前記部品の厚み以下の深さに形成する、請求項１６に記載したリードフレーム材の製造方法。
- 前記凹部の底面にインナーリード部の一部分が露出するように、成形によって前記インナーリード部に前記凹部を有する前記絶縁物質を被着する、請求項１６に記載したリードフレーム材の製造方法。
- 前記インナーリード部を両面から挟持するように、前記絶縁物質を被着する、請求項１８に記載したリードフレーム材の製造方法。
- 前記部品を受動素子とする、請求項１５に記載したリードフレーム材の製造方法。
- リードフレーム本体を作製する工程と、前記リードフレーム本体の半導体素子実装領域以外の領域に、部品搭載領域となる絶縁物質を被着する工程と、前記半導体素子実装領域に半導体素子を実装する工程と、前記部品搭載領域に所定の部品を実装する工程と、前記リードフレーム本体を覆うように樹脂封止する工程とを有する、半導体装置の製造方法。
- 前記半導体素子実装領域以外の周辺部において、前記絶縁物質に部品装入用の凹部を形成する、請求項２１に記載した半導体装置の製造方法。
- 前記凹部を、前記部品の最大外形寸法より大きい寸法と、前記部品の厚み以下の深さに形成する、請求項２２に記載した半導体装置の製造方法。
- 前記凹部の底面にインナーリード部の一部分が露出するように、成形によって前記インナーリード部に前記凹部を有する前記絶縁物質を被着し、この露出域において前記部品を前記インナーリード部に接続固定する、請求項２２に記載した半導体装置の製造方法。
- 前記接続固定を、接続時に流動性のある導電性材料によって行う、請求項２４に記載した半導体装置の製造方法。
- 前記インナーリード部を両面から挟持するように、前記絶縁物質を被着する、請求項２４に記載した半導体装置の製造方法。
- 前記部品を受動素子とする、請求項２１に記載した半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002324888A JP2004158753A (ja) | 2002-11-08 | 2002-11-08 | リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002324888A JP2004158753A (ja) | 2002-11-08 | 2002-11-08 | リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004158753A true JP2004158753A (ja) | 2004-06-03 |
Family
ID=32804290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002324888A Pending JP2004158753A (ja) | 2002-11-08 | 2002-11-08 | リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004158753A (ja) |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010114401A (ja) * | 2008-11-04 | 2010-05-20 | Powertech Technology Inc | リードフレームの内部接続構造、及び、その接続方法 |
| US7732899B1 (en) | 2005-12-02 | 2010-06-08 | Amkor Technology, Inc. | Etch singulated semiconductor package |
| US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
| US7928542B2 (en) | 2001-03-27 | 2011-04-19 | Amkor Technology, Inc. | Lead frame for semiconductor package |
| US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
| US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
| US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
| US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
| US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
| US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
| US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
| US8304866B1 (en) | 2007-07-10 | 2012-11-06 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
| US8318287B1 (en) | 1998-06-24 | 2012-11-27 | Amkor Technology, Inc. | Integrated circuit package and method of making the same |
| US8432023B1 (en) | 2008-10-06 | 2013-04-30 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
| US8441110B1 (en) | 2006-06-21 | 2013-05-14 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
| US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
| US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
| US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
| US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
| US8729710B1 (en) | 2008-01-16 | 2014-05-20 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
| JP2015502035A (ja) * | 2011-11-22 | 2015-01-19 | ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド | クワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 |
| JP2015502661A (ja) * | 2011-11-28 | 2015-01-22 | ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド | 非露出パッドクワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 |
| US9631481B1 (en) | 2011-01-27 | 2017-04-25 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands and method |
| US10811341B2 (en) | 2009-01-05 | 2020-10-20 | Amkor Technology Singapore Holding Pte Ltd. | Semiconductor device with through-mold via |
-
2002
- 2002-11-08 JP JP2002324888A patent/JP2004158753A/ja active Pending
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9224676B1 (en) | 1998-06-24 | 2015-12-29 | Amkor Technology, Inc. | Integrated circuit package and method of making the same |
| US8853836B1 (en) | 1998-06-24 | 2014-10-07 | Amkor Technology, Inc. | Integrated circuit package and method of making the same |
| US8963301B1 (en) | 1998-06-24 | 2015-02-24 | Amkor Technology, Inc. | Integrated circuit package and method of making the same |
| US8318287B1 (en) | 1998-06-24 | 2012-11-27 | Amkor Technology, Inc. | Integrated circuit package and method of making the same |
| US8102037B2 (en) | 2001-03-27 | 2012-01-24 | Amkor Technology, Inc. | Leadframe for semiconductor package |
| US7928542B2 (en) | 2001-03-27 | 2011-04-19 | Amkor Technology, Inc. | Lead frame for semiconductor package |
| US7732899B1 (en) | 2005-12-02 | 2010-06-08 | Amkor Technology, Inc. | Etch singulated semiconductor package |
| US8441110B1 (en) | 2006-06-21 | 2013-05-14 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
| US8304866B1 (en) | 2007-07-10 | 2012-11-06 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
| US8729710B1 (en) | 2008-01-16 | 2014-05-20 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
| US8432023B1 (en) | 2008-10-06 | 2013-04-30 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
| US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
| US8823152B1 (en) | 2008-10-27 | 2014-09-02 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
| JP2010114401A (ja) * | 2008-11-04 | 2010-05-20 | Powertech Technology Inc | リードフレームの内部接続構造、及び、その接続方法 |
| US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
| US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
| US8188579B1 (en) | 2008-11-21 | 2012-05-29 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
| US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
| US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
| US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
| US10811341B2 (en) | 2009-01-05 | 2020-10-20 | Amkor Technology Singapore Holding Pte Ltd. | Semiconductor device with through-mold via |
| US11869829B2 (en) | 2009-01-05 | 2024-01-09 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device with through-mold via |
| US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
| US8558365B1 (en) | 2009-01-09 | 2013-10-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
| US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
| US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
| US8729682B1 (en) | 2009-03-04 | 2014-05-20 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
| US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
| US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
| US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
| US9275939B1 (en) | 2011-01-27 | 2016-03-01 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands and method |
| US9508631B1 (en) | 2011-01-27 | 2016-11-29 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands and method |
| US9631481B1 (en) | 2011-01-27 | 2017-04-25 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands and method |
| US9978695B1 (en) | 2011-01-27 | 2018-05-22 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands and method |
| JP2015502035A (ja) * | 2011-11-22 | 2015-01-19 | ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド | クワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 |
| JP2015502661A (ja) * | 2011-11-28 | 2015-01-22 | ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド | 非露出パッドクワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004158753A (ja) | リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 | |
| US9986631B2 (en) | Electronic power module with enhanced thermal dissipation and manufacturing method thereof | |
| US8569082B2 (en) | Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame | |
| JP6444707B2 (ja) | 電子部品、その製造方法及び製造装置 | |
| JP2011040602A (ja) | 電子装置およびその製造方法 | |
| KR19990083550A (ko) | 수지밀봉형반도체장치및그제조방법,리드프레임 | |
| US7807510B2 (en) | Method of manufacturing chip integrated substrate | |
| JP2012129464A (ja) | 半導体装置およびその製造方法 | |
| KR20160045477A (ko) | 전력 모듈 및 그 제조 방법 | |
| US8994157B1 (en) | Circuit system in a package | |
| US10283441B2 (en) | Method of integrating capacitors on lead frame in semiconductor devices | |
| JPH11214596A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
| JPH10284873A (ja) | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム | |
| US10192842B2 (en) | Package for environmental parameter sensors and method for manufacturing a package for environmental parameter sensors | |
| US9117807B2 (en) | Integrated passives package, semiconductor module and method of manufacturing | |
| JP2004165525A (ja) | 半導体装置及びその製造方法 | |
| KR20150039402A (ko) | 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법 | |
| US20220037280A1 (en) | Multi-layer semiconductor package with stacked passive components | |
| KR20080074468A (ko) | 초음파를 이용한 반도체 칩의 표면실장방법 | |
| CN108987352B (zh) | 具有连接在载体层级处的部件的封装 | |
| US8941194B1 (en) | Pressure sensor device having bump chip carrier (BCC) | |
| CN115443531A (zh) | 功率模组及其制造方法、转换器和电子设备 | |
| KR20150021250A (ko) | 반도체 패키지, 반도체 패키지 제조 방법 및 적층형 반도체 패키지 | |
| JP2004335970A (ja) | 複合電子部品 | |
| JP2975782B2 (ja) | 混成集積回路装置およびこれに用いるケース材 |