JPH112664A - バウンダリスキャンレジスタ - Google Patents

Abstract

(57)【要約】 【課題】回路規模を増大させることなく、内部回路から
独立して故障検出を容易に行うことができるバウンダリ
スキャンレジスタを提供すること。 【解決手段】バウンダリスキャンレジスタの出力信号を
入出力Ｉ／Ｏセルの本来未使用である出力バッファに入
力し、バウンダリスキャンレジスタの出力信号をスキャ
ンチェーンを構成するフリップフロップに保持してシリ
アル出力する、または、半導体装置の入出力端子から直
接出力されるバウンダリスキャンレジスタの出力信号を
ＬＳＩテスター上でモニターすることにより、上記課題
を解決する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリント配線基板
等のように、複数の半導体装置が実装されるＬＳＩボー
ドにおいて、個々の半導体装置間を接続するＬＳＩボー
ドの配線のテストや、このＬＳＩボード上に実装された
半導体装置の機能テスト等のために、半導体装置の内部
回路の一部として、個々の半導体装置に内蔵されるバウ
ンダリスキャンレジスタに関するものである。

【０００２】

【従来の技術】バウンダリスキャンレジスタは、ＩＥＥ
Ｅ（Institute of Electrical and Electronics Engine
ers ：電気電子技術者協会）１１４９．１（ＪＴＡＧ）
において規格化されたテスト回路であって、半導体装置
の各々の入力端子、出力端子、入出力端子等の信号端子
に対応して設けられ、例えばテスト用の制御信号によっ
て、全てのバウンダリスキャンレジスタを電気的にシリ
アル接続し、１本の大規模なスキャンチェーン（シフト
レジスタ）を構成するものである。

【０００３】以下に、従来のバウンダリスキャンレジス
タの一例を示し、その問題点について説明する。

【０００４】図３は、従来のバウンダリスキャンレジス
タの一例の構成回路図である。同図は、半導体装置の各
々の信号端子に対応して設けられるバウンダリスキャン
レジスタの内、半導体装置の入力端子に対応して設けら
れたバウンダリスキャンレジスタ群の一部を示したもの
で、各々のバウンダリスキャンレジスタ２４は、マルチ
プレクサ（ＭＵＸ１，ＭＵＸ２）１２，１８、フリップ
フロップ（Ｆ．Ｆ１，Ｆ．Ｆ２）１４，１６、および、
インバータ２０を有する。

【０００５】ここで、半導体装置の入力端子から入力さ
れる入力信号は入力Ｉ／Ｏセル２６に入力される。マル
チプレクサ１２の一方の入力端子には入力Ｉ／Ｏセル２
６の出力信号ＰＩが入力され、その他方の入力端子に
は、半導体装置のスキャンイン入力端子から入力される
スキャンイン信号ＳＩ、または、他のバウンダリスキャ
ンレジスタ２４のフリップフロップ１４の出力信号が入
力され、その選択入力端子には制御信号ＳＤが入力され
る。

【０００６】マルチプレクサ１２の出力信号はフリップ
フロップ１４のデータ入力端子に入力される。フリップ
フロップ１４のクロック入力端子にはクロック信号ＣＣ
が入力され、その出力信号は、フリップフロップ１６の
データ入力端子に入力されるとともに、他のバウンダリ
スキャンレジスタ２４のマルチプレクサ１２の他方の入
力端子に入力される、または、スキャンアウト信号ＳＯ
として半導体装置のスキャンアウト出力端子から出力さ
れる。

【０００７】フリップフロップ１６のクロック入力端子
にはクロック信号ＵＣが入力される。また、マルチプレ
クサ１８の一方の入力端子には入力Ｉ／Ｏセル２６の出
力信号ＰＩが入力され、その他方の入力端子にはフリッ
プフロップ１６の出力信号が入力され、その選択入力端
子には制御信号ＭＤが入力される。マルチプレクサ１８
から出力される反転信号はインバータ２０に入力され、
インバータ２０の出力信号ＰＯは内部回路２８に入力さ
れる。

【０００８】なお、既に述べたように、バウンダリスキ
ャンレジスタは、半導体装置の各々の信号端子に対応し
て設けられる。従って、半導体装置の各々の出力端子に
も同一構成のバウンダリスキャンレジスタ２４が設けら
れるが、出力端子の場合は入力端子の場合と反対に、入
力Ｉ／Ｏセル２６の出力信号ＰＩの代わりに内部回路２
８からの出力信号が入力され、インバータ２０の出力信
号ＰＯが、図示していない出力Ｉ／Ｏセルを介して半導
体装置の出力端子から出力される。

【０００９】ＬＳＩボードの配線テストを行う場合、ま
ず、制御信号ＳＤによって、スキャンイン入力端子から
入力されるスキャンイン信号ＳＩ、または、他のバウン
ダリスキャンレジスタ２４のフリップフロップ１４の出
力信号がマルチプレクサ１２から出力されるように設定
する。これにより、各々のマルチプレクサ１２およびフ
リップフロップ１４によって、スキャンイン入力端子と
スキャンアウト出力端子との間をシリアル接続する１本
のスキャンチェーンが構成される。

【００１０】また、制御信号ＭＤによって、マルチプレ
クサ１８からフリップフロップ１６の出力信号が出力さ
れるように設定する。これにより、内部回路２８には、
マルチプレクサ１８およびインバータ２０を介して、半
導体装置の入力端子に対応して設けられたバウンダリス
キャンレジスタ２４のフリップフロップ１６の出力信号
が入力され、半導体装置の出力端子からは、半導体装置
の各々の出力端子に対応して設けられたバウンダリスキ
ャンレジスタのフリップフロップ１６の出力信号が出力
される。

【００１１】続いて、スキャンイン入力端子を介してス
キャンイン信号ＳＩを順次入力しつつ、フリップフロッ
プ１４にクロック信号ＣＣを与え、スキャンチェーンの
前段のフリップフロップ１４から、マルチプレクサ１２
を介して、次段のフリップフロップ１４へスキャンイン
信号ＳＩを順次シフトし、半導体装置の各々の出力端子
に対応して設けられたバウンダリスキャンレジスタのフ
リップフロップ１４に所定値を設定する。

【００１２】続いて、フリップフロップ１６にクロック
信号ＵＣを与え、各々のフリップフロップ１４の出力信
号を、これに対応する各々のフリップフロップ１６に保
持することにより、半導体装置の出力端子に対応して設
けられたバウンダリスキャンレジスタのフリップフロッ
プ１６の出力信号を各々の出力端子から出力する。これ
らの各々の出力端子から出力された出力信号は、ＬＳＩ
ボードの配線を経由して、例えば他の半導体装置の各々
の入力端子へ入力信号として入力される。

【００１３】各々の入力端子に入力信号が入力された半
導体装置において、制御信号ＳＤにより、入力Ｉ／Ｏセ
ル２６の出力信号ＰＩがマルチプレクサ１２から出力さ
れるように設定し、フリップフロップ１４にクロック信
号ＣＣを与えて、半導体装置の入力端子に対応して設け
られたバウンダリスキャンレジスタ２４の各々のフリッ
プフロップ１４に、これに対応する半導体装置の各々の
入力端子から入力された入力信号である入力Ｉ／Ｏセル
２６の出力信号ＰＩを保持する。

【００１４】続いて、制御信号ＳＤによって、スキャン
イン入力端子から入力されるスキャンイン信号ＳＩ、ま
たは、他のバウンダリスキャンレジスタ２４のフリップ
フロップ１４の出力信号がマルチプレクサ１２から出力
されるように設定し、フリップフロップ１４にクロック
信号ＣＣを与えて、スキャンチェーンの前段のフリップ
フロップ１４から次段のフリップフロップ１４へフリッ
プフロップ１４の出力信号を順次シフトし、フリップフ
ロップ１４の出力信号をスキャンアウト信号ＳＯとして
スキャンアウト出力端子から順次出力する。

【００１５】このように、バウンダリスキャンレジスタ
２４を内蔵した半導体装置が実装されたＬＳＩボードで
は、スキャンイン入力端子からシリアル入力したスキャ
ンイン信号ＳＩを半導体装置の各々の出力端子からパラ
レルに出力し、他の半導体装置の各々の入力端子へパラ
レルに入力される入力信号をスキャンアウト出力端子か
らスキャンアウト信号ＳＯとしてシリアル出力すること
により、ＬＳＩボードの配線の良否を簡単にテストする
ことができる。

【００１６】また、ＬＳＩボード上に実装された個々の
半導体装置の単体機能テストを行う場合も、まず、制御
信号ＳＤによってスキャンチェーンが構成されるように
設定し、制御信号ＭＤによって、マルチプレクサ１８か
らフリップフロップ１６の出力信号が出力されるように
設定した後、スキャンイン入力端子からスキャンイン信
号ＳＩを順次入力して、半導体装置の各々の入力端子に
対応して設けられたバウンダリスキャンレジスタ２４の
フリップフロップ１４に所定値を設定する。

【００１７】続いて、フリップフロップ１４の出力信号
をこれに対応するフリップフロップ１６に保持すること
により、半導体装置の各々の入力端子に対応して設けら
れたバウンダリスキャンレジスタ２４のフリップフロッ
プ１６の出力信号が内部回路２８への入力信号として供
給される。従って、内部回路２８は、半導体装置の各々
の入力端子に対応して設けられたバウンダリスキャンレ
ジスタ２４のフリップフロップ１６の出力信号の値に応
じて動作する。

【００１８】続いて、制御信号ＳＤによって、出力端子
に対応して設けられたバウンダリスキャンレジスタのマ
ルチプレクサ１２から内部回路２８の出力信号が出力さ
れるように設定し、各々のフリップフロップ１４に内部
回路２８から出力される出力信号を保持した後、再度、
制御信号ＳＤによってスキャンチェーンが構成されるよ
うに設定し、フリップフロップ１４に保持された信号を
スキャンアウト信号ＳＯとしてスキャンアウト出力端子
から順次出力する。

【００１９】このように、バウンダリスキャンレジスタ
２４を内蔵した半導体装置が実装されたＬＳＩボードで
は、スキャンイン入力端子からシリアル入力したスキャ
ンイン信号ＳＩを内部回路２８へパラレルに供給し、内
部回路２８からパラレルに出力される出力信号をスキャ
ンアウト出力端子からスキャンアウト信号ＳＯとしてシ
リアル出力することにより、ＬＳＩボード上に実装され
た半導体装置の機能テストを簡単に行うことができる。

【００２０】ところで、上記バウンダリスキャンレジス
タ２４は、既に述べたように、内部回路２８の一部とし
て半導体装置に内蔵されるものである。従って、バウン
ダリスキャンレジスタ２４を内蔵する半導体装置は、例
えばテスターによる半導体装置の最終的な出荷テストの
際に、内部回路２８はもちろん、各々の信号端子に対応
して設けられたバウンダリスキャンレジスタ２４の故障
検出も行う必要があることはいうまでもない。

【００２１】例えば、マルチプレクサ１２およびフリッ
プフロップ１４の故障検出は、制御信号ＳＤによって、
半導体装置の各々の入力端子からパラレルに入力される
入力信号をフリップフロップ１４に保持し、または、ス
キャンイン入力端子からスキャンイン信号ＳＩをシリア
ル入力してフリップフロップ１４に所定値を設定し、こ
れをスキャンアウト出力端子からスキャンアウト信号Ｓ
Ｏとしてシリアル出力することにより簡単に行うことが
できる。

【００２２】これに対し、フリップフロップ１６および
マルチプレクサ１８の故障検出は、例えば上述するＬＳ
Ｉボード上に実装された半導体装置の機能テストを行う
場合と同じようにして、フリップフロップ１６の出力信
号を内部回路に供給し、内部回路２８からの出力信号を
半導体装置の出力端子から出力する、あるいは、この出
力端子に対応して設けられたバウンダリスキャンレジス
タ２４によってシリアル出力すれば、困難ではあるが行
うことができる。

【００２３】しかし、フリップフロップ１６およびマル
チプレクサ１８の故障検出を行うためには、半導体装置
の入力端子から入力信号を入力して入力Ｉ／Ｏセル２６
の故障検出を行う場合に等しいテストパターンを作成す
る必要があるが、内部回路２８からの出力信号によって
入力信号のトグル状態を判断しなければならないため、
内部回路２８の論理に詳しい設計者等でなければテスト
パターンの作成が困難であるし、回路規模に応じてテス
トパターンも増大するという問題点があった。

【００２４】また、フリップフロップ１６およびマルチ
プレクサ１８の故障検出を行うためには、上記入力Ｉ／
Ｏセル２６の故障検出を行う場合のテストパターンで、
半導体装置の入力端子からパラレル入力される入力信号
をスキャンイン入力端子からシリアル入力して、スキャ
ンチェーンを構成する各々のフリップフロップ１６に設
定する必要があるために、入力Ｉ／Ｏセル２６の故障検
出を行う場合のテストパターンをスキャンテスト用のテ
ストパターンに変換する必要がある。

【００２５】このため、フリップフロップ１６およびマ
ルチプレクサ１８の故障検出を行うためのスキャンテス
ト用のテストパターンは、内部回路２８の論理の複雑さ
や半導体装置の入力端子数の増加に依存して、入力Ｉ／
Ｏセル２６の故障検出を行う場合のテストパターンより
もさらに膨大なものとなり、限られたテスターのパター
ンメモリに納まりきらないか、あるいは、納まったとし
てもテスト時間が非常に長くなり、テストコストも増大
するという問題点があった。

【００２６】これに対し、本発明者は、例えば特開平６
−１４８２９０号公報において、フリップフロップ１６
およびマルチプレクサ１８の故障検出を容易に行うこと
ができるバウンダリスキャンレジスタを提案している。

【００２７】ここで、図４に、上記公報において開示さ
れたバウンダリスキャンレジスタの一例の構成回路図を
示す。図示例のバウンダリスキャンレジスタ３０は、図
３に示されるバウンダリスキャンレジスタ２４におい
て、さらにマルチプレクサ３２を有するものである。な
お、これ以外の構成要素はバウンダリスキャンレジスタ
２４と同じであるため、同一の構成要素に同一の符号を
付し、その詳細な説明は省略する。

【００２８】すなわち、追加されたマルチプレクサ３２
の一方の入力端子には、図示していない入力Ｉ／Ｏセル
の出力信号ＰＩが入力され、その他方の入力端子にはマ
ルチプレクサ１８から出力される反転信号ＰＯ￣が入力
され、その選択入力端子には制御信号ＢＴが入力され
る。なお、マルチプレクサ１２の一方の入力端子には、
図示していない入力Ｉ／Ｏセルの出力信号ＰＩの代わり
に、マルチプレクサ３２の出力信号が入力される。

【００２９】図示例のバウンダリスキャンレジスタ３０
では、例えば制御信号ＢＴによって、図示していない入
力Ｉ／Ｏセルの出力信号ＰＩがマルチプレクサ３２から
出力されるように設定した場合の動作は、図３に示され
るバウンダリスキャンレジスタ２４の動作と全く同じで
ある。また、マルチプレクサ１２およびフリップフロッ
プ１４の故障検出も、バウンダリスキャンレジスタ２４
の場合と全く同じようにして行うことができる。

【００３０】また、バウンダリスキャンレジスタ３０に
おいて、フリップフロップ１６およびマルチプレクサ１
８の故障検出は、以下のようにして行われる。

【００３１】まず、制御信号ＢＴによって、入力Ｉ／Ｏ
セルの出力信号ＰＩがマルチプレクサ３２から出力され
るように設定し、制御信号ＳＤによって、マルチプレク
サ３２の出力信号がマルチプレクサ１２から出力される
ように設定し、かつ、制御信号ＭＤによって、フリップ
フロップ１６の出力信号がマルチプレクサ１８から出力
されるように設定した後、半導体装置の各々の入力端子
から入力信号を入力し、各々対応するフリップフロップ
１４にパラレルに保持する。

【００３２】または、制御信号ＳＤによって、他のバウ
ンダリスキャンレジスタ３０のフリップフロップ１４の
出力信号がマルチプレクサ１２から出力されるように設
定し、かつ、制御信号ＭＤによって、フリップフロップ
１６の出力信号がマルチプレクサ１８から出力されるよ
うに設定した後、スキャンイン入力端子からスキャンイ
ン信号ＳＩをシリアル入力して、各々のバウンダリスキ
ャンレジスタ３０のフリップフロップ１４に所定値を設
定する。

【００３３】続いて、制御信号ＢＴによって、マルチプ
レクサ１８から出力される反転信号ＰＯ￣がマルチプレ
クサ３２から出力されるように設定し、かつ、制御信号
ＳＤによって、マルチプレクサ３２の出力信号がマルチ
プレクサ１２から出力されるように設定した後、フリッ
プフロップ１４の出力信号をフリップフロップ１６に保
持し、マルチプレクサ３２，１２を介して、マルチプレ
クサ１８により反転されたフリップフロップ１６の出力
信号をフリップフロップ１４に保持する。

【００３４】すなわち、この段階で、フリップフロップ
１４には、半導体装置の各々の入力端子からパラレル入
力された入力信号の反転信号、または、スキャンイン入
力端子からシリアル入力されたスキャンイン信号ＳＩの
反転信号が保持される。従って、フリップフロップ１４
に保持された反転信号をスキャンアウト出力端子からシ
リアル出力し、これが反転信号であることを確認するこ
とにより、フリップフロップ１６およびマルチプレクサ
１８の故障検出を行うことができる。

【００３５】このように、バウンダリスキャンレジスタ
３０においては、マルチプレクサ３２を設けたことによ
って、マルチプレクサ１８から出力される反転信号ＰＯ
￣をフリップフロップ１４に保持し、これをシリアル出
力することができる。従って、内部回路とバウンダリス
キャンレジスタ３０とを論理的に分離して故障検出を行
うことができ、内部回路の故障検出とは独立にバウンダ
リスキャンレジスタ３０単体の故障検出を容易に行うこ
とができるという利点がある。

【００３６】しかしながら、バウンダリスキャンレジス
タ３０においては、図３に示されるバウンダリスキャン
レジスタ２４と比べ、半導体装置の入力端子に対応して
設けられるバウンダリスキャンレジスタ３０毎にマルチ
プレクサ３２が必要になる。また、バウンダリスキャン
レジスタは、基本的に、各々の信号端子に応じて設けら
れるものであるため、半導体装置の入力端子数が増加す
るにつれて、バウンダリスキャンレジスタ３０の回路規
模が増大するという問題点があった。

【００３７】

【発明が解決しようとする課題】本発明の目的は、前記
従来技術に基づく問題点をかえりみて、回路規模を増大
させることなく、内部回路から独立して故障検出を容易
に行うことができるバウンダリスキャンレジスタを提供
することにある。

【００３８】

【課題を解決するための手段】本発明者は、上記課題を
解決すべく鋭意検討を行った結果、バウンダリスキャン
レジスタが、基本的に、半導体装置の信号端子に対応し
て設けられるものであり、なおかつ、半導体装置の入力
端子に対応して設けられる入力Ｉ／Ｏセルが、一般的
に、入出力Ｉ／Ｏセルの出力バッファを未使用とし、入
力バッファだけを使用しているということに着目し、こ
の入出力Ｉ／Ｏセルの未使用の出力バッファを利用する
ことにより、上記目的を達成することができることを見
い出し、これに基づいて本発明を完成させるに至った。

【００３９】すなわち、上記目的を達成するために、本
発明は、入力バッファおよび出力バッファを有する入出
力Ｉ／Ｏセルが、各々の入力端子に対応して設けられた
半導体装置において、この半導体装置の各々の入力端子
に対応して設けられるバウンダリスキャンレジスタであ
って、前記半導体装置の入力端子から入出力Ｉ／Ｏセル
の入力バッファを介して入力される入力信号、または、
スキャンイン信号のいずれかを選択的に出力する第１の
マルチプレクサと、この第１のマルチプレクサの出力信
号を保持し、スキャンアウト信号を出力する第１のフリ
ップフロップと、この第１のフリップフロップの出力信
号を保持する第２のフリップフロップと、前記半導体装
置の入力端子から入出力Ｉ／Ｏセルの入力バッファを介
して入力される入力信号、または、前記第２のフリップ
フロップの出力信号のいずれかを選択的に出力する第２
のマルチプレクサと、この第２のマルチプレクサの出力
信号を反転出力するインバータとを有し、前記バウンダ
リスキャンレジスタの出力（ＰＯまたはＰＯ￣）は、前
記入出力Ｉ／Ｏセルの出力バッファに入力されているこ
とを特徴とするバウンダリスキャンレジスタを提供する
ものである。

【００４０】

【発明の実施の形態】以下に、添付の図面に示す好適実
施例に基づいて、本発明のバウンダリスキャンレジスタ
を詳細に説明する。

【００４１】図１は、本発明のバウンダリスキャンレジ
スタの一実施例の構成回路図である。図示例のバウンダ
リスキャンレジスタ１０は、図３に示されるバウンダリ
スキャンレジスタ２４と比較して、入力Ｉ／Ｏセル２６
の代わりに入出力Ｉ／Ｏセル２２を用い、マルチプレク
サ１８から出力される反転信号ＰＯ￣を入出力Ｉ／Ｏセ
ル２２の出力バッファに入力した点を除いて全く同じで
あるから、同一の構成要素には同一の符号を付し、その
詳細な説明は省略する。

【００４２】すなわち、バウンダリスキャンレジスタ１
０は、基本的に、図３に示されるバウンダリスキャンレ
ジスタ２４と全く同じ、マルチプレクサ（ＭＵＸ１）１
２、フリップフロップ（Ｆ．Ｆ１）１４、フリップフロ
ップ（Ｆ．Ｆ２）１６、マルチプレクサ（ＭＵＸ２）１
８、および、インバータ２０を有する。

【００４３】なお、本実施例では、フリップフロップ１
６を用いているが、フリップフロップ１６の代わりにラ
ッチを用いてもよい。また、マルチプレクサ１８は、出
力信号が反転されるものを用いているが、これに限定さ
れず、出力信号が反転されないものを用いてもよい。こ
の場合、マルチプレクサ１８から出力される信号を出力
信号ＰＯとして内部回路に供給し、マルチプレクサ１８
の出力信号ＰＯをインバータ２０で反転した信号を反転
信号ＰＯ￣とすればよい。

【００４４】また、入出力Ｉ／Ｏセル２２は、入力バッ
ファ２２ａと、出力バッファ２２ｂとを有する。半導体
装置の入出力端子ＰＡＤから入力される入力信号は、入
力バッファ２２ａに入力される。上述するように、出力
バッファ２２ｂには、バウンダリスキャンレジスタ１０
のマルチプレクサ１８から出力される反転信号ＰＯ￣が
入力され、その出力制御端子には制御信号ＢＴが入力さ
れ、その出力信号は入力バッファ２２ａに入力される。

【００４５】ここで、例えばゲートアレイ方式等のセミ
カスタムＬＳＩでは、一般的に、入出力Ｉ／Ｏセル２２
の出力バッファ２２ｂの入力端子を‘１’または‘０’
に固定し、かつ、図示例の入出力Ｉ／Ｏセル２２の場合
には、出力制御端子を非アクティブ状態である‘１’に
固定して出力バッファ２２ｂを常に未使用状態としてお
くことにより、入出力Ｉ／Ｏセル２２の入力バッファ２
２ａを入力Ｉ／Ｏセルとして使用する。

【００４６】また、上述するセミカスタムＬＳＩでは、
一般的に、入出力Ｉ／Ｏセル２２の入力バッファ２２ａ
の出力信号ＰＩをどこにも入力せずに開放し、未使用状
態としておくことにより、入出力Ｉ／Ｏセル２２の出力
バッファ２２ｂを出力Ｉ／Ｏセルとして使用する。すな
わち、入出力Ｉ／Ｏセル２２を使用することにより、こ
れを入力Ｉ／Ｏセル、出力Ｉ／Ｏセル、または、入出力
Ｉ／Ｏセルのいずれにも使用することができるという利
点がある。

【００４７】従って、半導体装置の入力端子に対応して
設けられる入力Ｉ／Ｏセルとしては、一般的に、図１に
示される入出力Ｉ／Ｏセル２２が用いられており、この
入出力Ｉ／Ｏセル２２の出力バッファ２２ｂは、通常、
上述するように未使用状態とされている。本発明のバウ
ンダリスキャンレジスタ１０では、この未使用状態の出
力バッファ２２ｂを利用するため、図３に示されるバウ
ンダリスキャンレジスタ２４と比べて、内部回路として
の回路規模は全く増加されない。

【００４８】なお、例えばスタンダードセル方式等のセ
ミカスタムＬＳＩやフルカスタムＬＳＩ等では、一般的
に、入力専用の入力Ｉ／Ｏセルを使用するが、これに本
発明のバウンダリスキャンレジスタ１０を適用するため
には、単純に入力Ｉ／Ｏセルの代わりに入出力Ｉ／Ｏセ
ル２２を使用すればよい。この場合もＩ／Ｏセルは、内
部回路が配置されるコア領域ではなく、Ｉ／Ｏセル領域
に配置されるため、内部回路は全く増加されない。

【００４９】このように、本発明のバウンダリスキャン
レジスタ１０によれば、バウンダリスキャンレジスタ１
０に対して過不足なく存在する入出力Ｉ／Ｏセル２２の
本来未使用である出力バッファ２２ｂをバウンダリスキ
ャンレジスタ１０の構成要素の一部として利用するた
め、バウンダリスキャンレジスタ１０の回路規模は増加
しないし、たとえ半導体装置の入力端子数が増加した場
合であっても、内部回路は全く増加しないという利点が
ある。

【００５０】本発明のバウンダリスキャンレジスタ１０
において、例えば制御信号ＢＴを‘１’として、入出力
Ｉ／Ｏセル２２の出力バッファ２２ｂの出力制御端子を
非アクティブ状態に設定した場合の動作は、図３に示さ
れるバウンダリスキャンレジスタ２４の動作と全く同じ
であり、バウンダリスキャンレジスタ２４の場合と全く
同じようにして、ＬＳＩボードの配線テストや、ＬＳＩ
ボード上に実装された半導体装置の機能テストを行うこ
とができる。

【００５１】すなわち、バウンダリスキャンレジスタ１
０を内蔵した半導体装置が実装されたＬＳＩボードで
は、スキャンイン入力端子からシリアル入力したスキャ
ンイン信号ＳＩを半導体装置の各々の出力端子からパラ
レルに出力し、他の半導体装置の各々の入力端子へパラ
レルに入力される入力信号をスキャンアウト出力端子か
らスキャンアウト信号ＳＯとしてシリアル出力すること
により、ＬＳＩボードの配線の良否を簡単にテストする
ことができる。

【００５２】また、バウンダリスキャンレジスタ１０を
内蔵した半導体装置が実装されたＬＳＩボードでは、ス
キャンイン入力端子からシリアル入力したスキャンイン
信号ＳＩを内部回路へパラレルに供給し、内部回路から
パラレルに出力される出力信号をスキャンアウト出力端
子からスキャンアウト信号ＳＯとしてシリアル出力する
ことにより、ＬＳＩボード上に実装された半導体装置の
機能テストを簡単に行うことができる。

【００５３】一方、半導体装置の最終出荷テスト時にお
けるバウンダリスキャンレジスタ１０自身の故障検出に
ついても容易に行うことができる。まず、マルチプレク
サ１２およびフリップフロップ１４の故障検出は、制御
信号ＢＴによって、入出力Ｉ／Ｏセル２２の出力バッフ
ァ２２ｂの出力制御端子を非アクティブ状態に設定する
ことにより、バウンダリスキャンレジスタ２４の場合と
全く同じようにして行うことができる。

【００５４】すなわち、マルチプレクサ１２およびフリ
ップフロップ１４の故障検出は、例えば制御信号ＳＤに
よって、半導体装置の各々の入出力端子ＰＡＤからパラ
レルに入力される入力信号を各々のフリップフロップ１
４に保持し、または、スキャンイン入力端子からスキャ
ンイン信号ＳＩをシリアル入力してフリップフロップ１
４に所定値を設定し、これをスキャンアウト出力端子か
らスキャンアウト信号ＳＯとしてシリアル出力すること
により簡単に行うことができる。

【００５５】また、バウンダリスキャンレジスタ１０に
おいて、フリップフロップ１６およびマルチプレクサ１
８の故障検出は、以下のようにして行われる。ここで、
図２に、本発明のバウンダリスキャンレジスタの動作を
表す一実施例のタイミングチャートを示す。以下、この
図２に示されるタイミングチャートを参照しながら、フ
リップフロップ１６およびマルチプレクサ１８の故障検
出時の動作について説明する。

【００５６】まず、第１のフェーズＰＨ１において、制
御信号ＢＴを‘０’として、入出力Ｉ／Ｏセル２２の出
力バッファ２２ｂの出力制御端子をアクティブ状態と
し、制御信号ＳＤを‘１’として、他のバウンダリスキ
ャンレジスタ１０のフリップフロップ１４の出力信号が
マルチプレクサ１２から出力されるように設定し、か
つ、制御信号ＭＤを‘１’として、フリップフロップ１
６の出力信号がマルチプレクサ１８から出力されるよう
に設定する。

【００５７】これにより、各々のバウンダリスキャンレ
ジスタ１０のマルチプレクサ１２およびフリップフロッ
プ１４によって、スキャンイン入力端子とスキャンアウ
ト出力端子との間をシリアルに接続する１本のスキャン
チェーンが構成される。また、マルチプレクサ１８から
は、フリップフロップ１６の出力信号の反転信号ＰＯ￣
が出力され、入出力Ｉ／Ｏセル２２の出力バッファ２２
ｂからは、マルチプレクサ１８から出力される反転信号
ＰＯ￣が出力される。

【００５８】その後、スキャンイン信号ＳＩとしてスキ
ャンイン入力端子を介して信号列ＤＩを順次入力しつ
つ、これに同期してフリップフロップ１４にクロック信
号ＣＣを与え、スキャンチェーンの前段のフリップフロ
ップ１４から、マルチプレクサ１２を介して、次段のフ
リップフロップ１４へスキャンイン信号ＳＩを順次シフ
トし、信号端子に対応して設けられたバウンダリスキャ
ンレジスタ１０の各々のフリップフロップ１４に信号列
ＤＩを設定する。

【００５９】第２のフェーズＰＨ２において、まず、制
御信号ＳＤを‘０’として、入出力Ｉ／Ｏセル２２の入
力バッファ２２ａの出力信号ＰＩがマルチプレクサ１２
から出力されるように設定しておく。続いて、フリップ
フロップ１６にクロック信号ＵＣを与え、各々のフリッ
プフロップ１４に保持された信号列ＤＩを、これに対応
する各々のフリップフロップ１６にパラレルに保持す
る。

【００６０】これにより、各々のフリップフロップ１６
に保持された信号列ＤＩは、マルチプレクサ１８により
反転される。マルチプレクサ１８から出力される反転信
号ＰＯ￣すなわち信号列ＤＩ￣は、入出力Ｉ／Ｏセル２
２の出力バッファ２２ｂを介して半導体装置の入出力端
子ＰＡＤから出力され、同時に、入出力Ｉ／Ｏセル２２
の入力バッファ２２ａ、および、マルチプレクサ１２を
介してフリップフロップ１４のデータ入力端子に入力さ
れる。

【００６１】第３のフェーズにおいて、フリップフロッ
プ１４にクロック信号ＣＣを与え、各々のフリップフロ
ップ１４に、マルチプレクサ１２を介して入力された入
力バッファ２２ａの出力信号ＰＩを保持する。すなわ
ち、この段階で、各々のフリップフロップ１４には、ス
キャンイン入力端子からシリアル入力されたスキャンイ
ン信号ＳＩである信号列ＤＩを反転した信号列ＤＩ￣が
保持される。

【００６２】第４のフェーズにおいて、まず、制御信号
ＳＤを‘１’として、マルチプレクサ１２およびフリッ
プフロップ１４によりスキャンチェーンが構成されるよ
うに設定した後、フリップフロップ１４にクロック信号
ＣＣを与え、スキャンチェーンの前段のフリップフロッ
プ１４から、マルチプレクサ１２を介して、次段のフリ
ップフロップ１４へ信号列ＤＩ￣を順次シフトし、スキ
ャンアウト信号ＳＯとしてスキャンアウト出力端子から
順次出力する。

【００６３】このように、バウンダリスキャンレジスタ
１０においては、入出力Ｉ／Ｏセル２２の出力バッファ
２２ｂおよび入力バッファ２２ａを介して、マルチプレ
クサ１８から出力される反転信号ＰＯ￣をフリップフロ
ップ１４に保持し、これをシリアル出力することができ
る。従って、バウンダリスキャンレジスタ１０の故障検
出を内部回路から論理的に分離して容易に行うことがで
きるし、テストパターンの自動生成（ＡＴＰＧ：Auto T
est Pattern Generation）化も容易である。

【００６４】なお、本発明のバウンダリスキャンレジス
タ１０では、半導体装置の最終出荷テストの時には、テ
スター上で各々の入出力端子ＰＡＤからパラレルに出力
される信号列ＤＩ￣をモニターすることができる。従っ
て、図２に示されるタイミングチャートの第１〜第４の
フェーズの内、第１および第２のフェーズを実行した
後、入出力端子ＰＡＤから出力される信号列ＤＩ￣をモ
ニターすることにより、上記第３および第４のフェーズ
の動作を省略することもできる。

【００６５】このように、入出力端子ＰＡＤから出力さ
れる信号列をモニターすることにより、テストパターン
やテスト時間を短縮することができ、テストコストを削
減することができる。なお、入出力端子ＰＡＤから出力
される信号列をモニターする場合には、入出力端子ＰＡ
Ｄから、マルチプレクサ１８によって反転出力された反
転信号ＰＯ￣が出力されるようにしてもよいし、インバ
ータ２０によってさらに反転出力された出力信号ＰＯが
出力されるようにしてもよい。

【００６６】以上、本発明のバウンダリスキャンレジス
タについて詳細に説明したが、本発明は上記実施例に限
定されず、本発明の主旨を逸脱しない範囲において、種
々の改良や変更をしてもよいのはもちろんである。

【００６７】

【発明の効果】以上詳細に説明した様に、本発明のバウ
ンダリスキャンレジスタは、バウンダリスキャンレジス
タの出力信号を、入出力Ｉ／Ｏセルの本来未使用である
出力バッファに入力したものである。これにより、本発
明のバウンダリスキャンレジスタによれば、半導体装置
の入力端子数が増加した場合であっても、バウンダリス
キャンレジスタのためのテスト回路の回路規模が増加す
ることはないし、内部回路から論理的に分離して、バウ
ンダリスキャンレジスタの故障検出を容易に行うことが
でき、テストパターンのＡＴＰＧ化も容易である。ま
た、本発明のバウンダリスキャンレジスタによれば、半
導体装置の最終出荷テストの時に、バウンダリスキャン
レジスタの出力信号を入出力端子において直接モニター
することもできるため、テストパターンやテスト時間を
短縮することができ、結果的にテストコストを削減する
ことができる。

【図面の簡単な説明】

【図１】 本発明のバウンダリスキャンレジスタの一実
施例の構成回路図である。

【図２】 本発明のバウンダリスキャンレジスタの動作
を表す一実施例のタイミングチャートである。

【図３】 従来のバウンダリスキャンレジスタの一例の
構成回路図である。

【図４】 従来のバウンダリスキャンレジスタの別の例
の構成回路図である。

【符号の説明】

１０，２４，３０ バウンダリスキャンレジスタ １２，１８，３２ マルチプレクサ １４，１６ フリップフロップ ２０ インバータ ２２ 入出力Ｉ／Ｏセル ２２ａ 入力バッファ ２２ｂ 出力バッファ ２６ 入力Ｉ／Ｏセル ２８ 内部回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力バッファおよび出力バッファを有する
   入出力Ｉ／Ｏセルが、各々の入力端子に対応して設けら
   れた半導体装置において、この半導体装置の各々の入力
   端子に対応して設けられるバウンダリスキャンレジスタ
   であって、 前記半導体装置の入力端子から入出力Ｉ／Ｏセルの入力
   バッファを介して入力される入力信号、または、スキャ
   ンイン信号のいずれかを選択的に出力する第１のマルチ
   プレクサと、この第１のマルチプレクサの出力信号を保
   持し、スキャンアウト信号を出力する第１のフリップフ
   ロップと、この第１のフリップフロップの出力信号を保
   持する第２のフリップフロップと、前記半導体装置の入
   力端子から入出力Ｉ／Ｏセルの入力バッファを介して入
   力される入力信号、または、前記第２のフリップフロッ
   プの出力信号のいずれかを選択的に出力する第２のマル
   チプレクサと、この第２のマルチプレクサの出力信号を
   反転出力するインバータとを有し、 前記バウンダリスキャンレジスタの出力（ＰＯまたはＰ
   Ｏ￣）は、前記入出力Ｉ／Ｏセルの出力バッファに入力
   されていることを特徴とするバウンダリスキャンレジス
   タ。