JP4296055B2 - 半導体集積回路、半導体回路装置及びメモリマクロセル - Google Patents
半導体集積回路、半導体回路装置及びメモリマクロセル Download PDFInfo
- Publication number
- JP4296055B2 JP4296055B2 JP2003290790A JP2003290790A JP4296055B2 JP 4296055 B2 JP4296055 B2 JP 4296055B2 JP 2003290790 A JP2003290790 A JP 2003290790A JP 2003290790 A JP2003290790 A JP 2003290790A JP 4296055 B2 JP4296055 B2 JP 4296055B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- output
- flip
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
スキャンパステスト法では、まず、例えば組み合わせ回路(内部にフリップフロップを備えていない回路)と、順序回路(内部にフリップフロップを備えた回路)とから構成された集積回路において、集積回路中のフリップフロップをシフトレジスタのように連結して、スキャンパスを作成する。次に、スキャンパスの外部端子からテスト信号を入力し、集積回路の動作結果をシフトレジスタ化したフリップフロップを介して読み出すことにより、集積回路が正常に機能するか検査を行う。
図4では、各回路に接続された8個のフリップフロップが、スキャンイン信号(SCAN IN)の入力とスキャンアウト信号(SCAN OUT)の出力との間でシリアルに連結されている。
各フリップフロップは、スキャンクロック信号(SCAN CLK)が入力されると、1個スキャンイン信号入力側(以下、前段)のフリップフロップからのデータを1個スキャンアウト信号出力側(以下、後段)のフリップフロップへシフトさせる。ただし、最もスキャンイン信号入力側(以下、最前段)のフリップフロップは、入力されたスキャンイン信号を後段のフリップフロップへ出力し、最もスキャンアウト信号の出力側(以下、最後段)のフリップフロップは、前段からのデータをスキャンアウト信号として出力する。
図示しない比較回路は、このテスト装置からスキャンアウト信号を取り出して、その取り出したスキャンアウト信号とスキャンイン信号とを比較して、集積回路に故障が生じているか否かを判定する。
特許文献1では、スキャンパステスト方法を用いることによって、ROM/RAM周辺の故障検出率を向上させていた。
図5は、スキャンパステスト方法により故障検出が困難である集積回路の例を示す図である。
このように、スキャンFF回路とスキャンFF回路との間にデータの伝搬を阻止する回路(スキャン対応では無いFF、メモリ・CPUなどのマクロセル、信号線の浮き等)がある場合、その回路周辺はスキャンパステストでの故障検出が困難になってしまうといった問題があった。
EDAベンダーから一般に提供されるメモリBIST(Built in Self Test)回路は、単体ではメモリBIST回路自体の故障を検出する能力は無く、スキャンパステストによって故障を検出することとなる。
図6は、スキャンパステスト方法により故障検出が困難である集積回路の他の例を示す図である。
図6の集積回路では、メモリBIST入力制御回路とメモリとがセレクタを介して接続されている。また、メモリのデータ出力の分岐とメモリBIST入力制御回路の出力とが、メモリBIST出力比較回路に接続されている。
BISTイネーブル信号(bist_en)がイネーブルである時には、メモリBIST入力制御回路は、入力されるBISTクロック信号(bist_clk)に同期し、内蔵された検査アルゴリズムに応じて、メモリへの読み書きを実行する。
メモリBIST出力比較回路は、メモリから読み出したデータと、メモリBIST入力制御回路によりメモリに書き込まれたデータとを比較し、一致するか否かを判定し、その判定結果を出力する。
図6のように、メモリセルの前段および後段の領域、並びにメモリBIST入力制御回路とメモリBIST出力比較回路の接続部分では、スキャンパステスト方法を用いて集積回路の故障を検出することが困難であった。また、マルチプレクサ、デコーダ等のスキャンパステストでは故障検出できない回路が配置されている場合があった。
この場合、ATPG(Automatic Test Pattern Generator:自動テストパターン作成ツール)によるスキャンパステストでメモリBIST回路の故障検出が十分に行えないという問題が生じていた。
この結果、故障検出が十分でないと出荷テストで不良を検出できないため、不良品を市場に流出することになり問題となる。メモリBIST回路の故障検出を十分に行うためにはユーザ側で何らかの対策を行わなければならないため、ユーザの負担となっていた。
本実施形態における回路検査装置は、OA機器、AV機器、通信機器、またはPC関連機器などに実装することができる。
半導体集積回路は、回路検査装置10と、メモリマクロセル20(例えばRAMを含む回路)とを有して構成される。
また、回路検査装置10は、スキャンフリップフロップ(以下、スキャンFF)11〜15と、セレクタ16と、各部位を接続する信号線とを有して構成される。
スキャンFF11〜15は、メモリマクロセル20に並列に配置される。
また、信号線L1、L2、L3、L4、L5は、それぞれ分岐してスキャンFF11、12、13、14、15のD端子に接続されており、クロック信号CLK、ライトイネーブル信号WEN、チップセレクト信号CEN、入力データ信号DI、およびアドレス信号Aは、それぞれ信号線L1、L2、L3、L4、L5を介してスキャンFF11、12、13、14、15に入力される。
各スキャンFFは、入力されるスキャンクロック信号SCAN CLKに同期して、次段のスキャンFFへ信号をシフトし、スキャンFF15は、最終的にスキャンアウト信号SCAN OUTを出力する。
スキャンアウト信号SCAN OUTにより、各スキャンFF11〜15の値は、信号線を介して図示されないメモリマクロセル制御回路に入力される。メモリマクロセル制御回路は、その入力された各スキャンFF11〜15の値に基づいて、メモリマクロセル20に入力される各信号のスキャンパステストを実行する。
メモリマクロセル20のデータ出力(出力データ信号DOの信号線)は、データ入力(入力データ信号DIの信号線)と同じ幅である。
セレクタ16は、スキャン動作切り替え信号SCAN EN入力に応じて、データ入力DIが入力されたスキャンFF14の出力と、メモリマクロセルの出力(出力データ信号DO)とを選択式に出力するように制御する。セレクタ16は、通常時は、メモリマクロセル20の出力を選択し、スキャンモード時(SCAN EN入力時)にはスキャンFF14の出力を選択する。このことにより、スキャンパステスト時にはメモリマクロセル20を介さずに例えば次段のスキャンFF(図示せず)へ入力データ信号DIを出力することができる。
この場合、ASIC内に作成されるスキャンチェーン(図1と同様にフリップフロップを縦続接続したもの)の中に回路検査装置10のスキャンイン信号SCAN INの入力端子およびスキャンアウト信号SCAN OUTの出力端子を接続する。すなわち、ASIC内のスキャンチェーンのフリップフロップのスキャン信号出力端子SOに、回路検査装置10のスキャンイン信号SCAN INの入力端子を接続し、そのフリップフロップの次段のフリップフロップのスキャン信号入力端子SIに、回路検査装置10のスキャンアウト信号SCAN OUTの出力端子を接続する。
その結果、不良品の集積回路の市場流出を低減するとともに、スキャンパステストで故障検出しにくい箇所に対して手動にてテストパターンを作成する手間が省ける。また、前記箇所について手動にて作成したパターンを追加する必要がないので、テストコストを軽減させることが可能となる。
図2に示されているように、半導体集積回路は、回路検査装置10と、メモリマクロセル20と、メモリBIST入力制御回路30と、セレクタ40と、メモリBIST出力比較回路50とを有して構成される。
BISTイネーブル信号(bist_en)がイネーブルである時には、メモリBIST入力制御回路30は、入力されるBISTクロック信号(bist_clk)に同期し、内蔵された検査アルゴリズムに応じて、メモリマクロセル20への読み書きを実行する。
セレクタ40は、クロック信号CLK、ライトイネーブル信号WEN、チップセレクト信号CEN、入力データ信号DI、およびアドレス信号Aを、通常制御信号によるものおよびメモリBIST入力制御回路30からのもののうちのいずれかを選択的にメモリマクロセル20へそれぞれ信号線L1〜L5を介して出力する。
また、スキャンFF13〜15には、信号線を介してそれぞれスキャンクロック信号SCAN CLKが入力される。
メモリデータ入力(DI)とデータ出力(DO)は一般に同じデータ幅で構成されているので、図2に示すように同じスキャンFF(スキャンFF14)に接続するようにする。
セレクタ16は、スキャン動作切り替え信号SCAN EN入力に応じて、データ入力DIが入力されたスキャンFF14の出力と、メモリマクロセルの出力(出力データ信号DO)とを選択式に出力するように制御する。
通常時、セレクタ16は、メモリマクロセル20の出力を選択する。このとき、セレクタ16は、メモリマクロセル20からの出力データDOを、メモリBIST出力比較回路50へ出力する。
スキャンモード時(SCAN EN入力時)、セレクタ16はスキャンFF14の出力を選択する。このことにより、セレクタ16はスキャンパステスト時にはメモリマクロセル20を介さずに例えば次段のスキャンFF(図示せず)へ入力データ信号DIを出力することができる。
結果比較部51には、セレクタ16からの出力データ信号DOの信号線の分岐とメモリBIST入力制御回路30の出力とが接続されている。
結果比較部51は、セレクタ16を介してメモリマクロセル20から読み出した出力データDOと、メモリBIST入力制御回路30により出力され、メモリマクロセル20に書き込まれたデータとを比較し、一致するか否かを判定する。
判定結果出力部52は、結果比較部51による判定結果を出力する。
図3に示されるように、メモリマクロセル20は、回路検査装置10と、メモリ21(例えばRAM)と、各部位を接続する信号線とを有して構成される。
また、回路検査装置10は、スキャンFF12〜15と、セレクタ16と、各部位を接続する信号線とを有して構成される。
スキャンFF12〜15は、メモリ21に並列に配置される。
また、信号線L2、L3、L4、L5は、それぞれ分岐してスキャンFF12、13、14、15のD端子に接続されており、ライトイネーブル信号WEN、チップセレクト信号CEN、入力データ信号DI、およびアドレス信号Aは、それぞれ信号線L2、L3、L4、L5を介してスキャンFF12、13、14、15に入力される。
各スキャンFFは、入力されるスキャンクロック信号SCAN CLKに同期して、次段のスキャンFFへ信号をシフトし、スキャンFF15は、最終的にスキャンアウト信号SCAN OUTを出力する。
スキャンアウト信号SCAN OUTにより、各スキャンFF12〜15の値は、信号線を介して図示されないメモリマクロセル制御回路に入力される。メモリマクロセル制御回路は、その入力された各スキャンFF12〜15の値に基づいて、メモリ21に入力される各信号のスキャンパステストを実行する。
メモリ21のデータ出力(出力データ信号DOの信号線)は、データ入力(入力データ信号DIの信号線)と同じ幅である。セレクタ16は、スキャン動作切り替え信号SCAN EN入力に応じて、データ入力DIが入力されたスキャンFF14の出力と、メモリマクロセルの出力(出力データ信号DO)とを選択式に出力するように制御する。セレクタ16は、通常時は、メモリ21の出力を選択し、スキャンモードの時にはスキャンFF14の出力を選択する。
その他のスキャンFF(スキャンFF12、13)の出力は、どこにも接続しなくてもよいし、図示しない他のメモリマクロセルへ接続してもよい。
11〜15 スキャンFF
16、40 セレクタ
20 メモリマクロセル
21 メモリ
30 メモリBIST入力制御回路
50 メモリBIST出力比較回路
51 結果比較部
52 判定結果出力部
L1〜L5 信号線
Claims (3)
- 接続される1以上の入力信号線を介して各入力信号が入力されるメモリ部と、前記入力信号線を介して前記メモリ部へ前記各入力信号を出力するメモリBIST入力制御回路部と、を有する半導体集積回路であって、
2以上のフリップフロップが縦続接続されて構成されるスキャンパスを備え、
前記1以上の入力信号線を介して前記メモリ部にそれぞれ入力される入力信号を、前記2以上のフリップフロップに、前記入力信号線から分岐した信号線を介してそれぞれ入力し、前記縦続接続された2以上のフリップフロップのうち、一方の端のフリップフロップにテストパターンの信号を入力し、該入力された信号をシフトし、他端のフリップフロップから該テストパターンの信号を出力し、前記2以上のフリップフロップのうちの1つは、前記メモリ部への入力信号のうち、前記メモリ部に書き込まれる入力データ信号の入力信号線から分岐した信号線に接続され、前記分岐した信号線を介して入力された入力データ信号を出力し、前記2以上のフリップフロップのうちの1つからのデータ信号の出力と、前記メモリ部からのデータ信号の出力とが接続されたセレクタをさらに備え、前記セレクタは、前記2以上のフリップフロップのうちの1つからのデータ信号および前記メモリ部からのデータ信号のうちの一方を選択的に出力し、前記メモリ部からのデータ信号の出力を選択して入力とし、前記メモリ部からのデータ出力を検査するメモリBIST出力比較回路に信号を出力する回路検査装置に、接続されることを特徴とする半導体集積回路。 - 接続される1以上の入力信号線を介して各入力信号が入力されるメモリ部と、半導体集積回路の故障を検査する回路検査部と、前記入力信号線を介して前記メモリ部へ前記各入力信号を出力するメモリBIST入力制御回路部と、前記メモリ部からのデータ出力を検査するメモリBIST出力比較回路部とを有する半導体回路装置であって、
前記回路検査部は、
2以上のフリップフロップが縦続接続されて構成されるスキャンパスを備え、
前記1以上の入力信号線から分岐した信号線を介して、前記各入力信号を、前記2以上のフリップフロップにそれぞれ入力し、
前記縦続接続された2以上のフリップフロップのうち、一方の端のフリップフロップにテストパターンの信号を入力し、他端のフリップフロップから該テストパターンの信号を出力し、前記2以上のフリップフロップのうちの1つは、前記メモリ部への入力信号のうち、前記メモリ部に書き込まれる入力データ信号の入力信号線から分岐した信号線に接続され、前記分岐した信号線を介して入力された入力データ信号を出力し、前記2以上のフリップフロップのうちの1つからのデータ信号の出力と、前記メモリ部からのデータ信号の出力とが接続されたセレクタをさらに備え、
前記セレクタは、
前記2以上のフリップフロップのうちの1つからのデータ信号および前記メモリ部からのデータ信号のうちの一方を選択的に出力し、前記メモリ部からのデータ信号の出力を選択して入力とし、前記メモリBIST出力比較回路へ出力することを特徴とする半導体回路装置。 - 接続される1以上の入力信号線を介して各入力信号が入力されるメモリ部と、半導体集積回路の故障を検査する回路検査部とを有するメモリマクロセルであって、
前記回路検査部は、
前記入力信号線を介して前記メモリ部へ前記各入力信号を出力するメモリBIST入力制御回路と接続され、2以上のフリップフロップが縦続接続されて構成されるスキャンパスを備え、
前記1以上の入力信号線から分岐した信号線を介して、前記各入力信号を、前記2以上のフリップフロップにそれぞれ入力し、
前記縦続接続された2以上のフリップフロップのうち、一方の端のフリップフロップにテストパターンの信号を入力し、他端のフリップフロップから該テストパターンの信号を出力し、前記2以上のフリップフロップのうちの1つは、前記メモリ部への入力信号のうち、前記メモリ部に書き込まれる入力データ信号の入力信号線から分岐した信号線に接続され、前記分岐した信号線を介して入力された入力データ信号を出力し、前記2以上のフリップフロップのうちの1つからのデータ信号の出力と、前記メモリ部からのデータ信号の出力とが接続されたセレクタをさらに備え、
前記セレクタは、
前記2以上のフリップフロップのうちの1つからのデータ信号および前記メモリ部からのデータ信号のうちの一方を選択的に出力し、前記メモリ部からのデータ信号の出力を選択して入力とし、前記メモリ部からのデータ出力を検査するメモリBIST出力比較回路に信号を出力することを特徴とするメモリマクロセル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003290790A JP4296055B2 (ja) | 2003-08-08 | 2003-08-08 | 半導体集積回路、半導体回路装置及びメモリマクロセル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003290790A JP4296055B2 (ja) | 2003-08-08 | 2003-08-08 | 半導体集積回路、半導体回路装置及びメモリマクロセル |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005061927A JP2005061927A (ja) | 2005-03-10 |
JP4296055B2 true JP4296055B2 (ja) | 2009-07-15 |
Family
ID=34368706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003290790A Expired - Fee Related JP4296055B2 (ja) | 2003-08-08 | 2003-08-08 | 半導体集積回路、半導体回路装置及びメモリマクロセル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4296055B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9384108B2 (en) | 2012-12-04 | 2016-07-05 | International Business Machines Corporation | Functional built-in self test for a chip |
JP5911816B2 (ja) * | 2013-02-26 | 2016-04-27 | 株式会社東芝 | 半導体集積回路装置 |
-
2003
- 2003-08-08 JP JP2003290790A patent/JP4296055B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005061927A (ja) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7313739B2 (en) | Method and apparatus for testing embedded cores | |
EP0834081B1 (en) | Method and apparatus for testing a megacell in an asic using jtag | |
US7577885B2 (en) | Semiconductor integrated circuit, design support software system and automatic test pattern generation system | |
JP3486107B2 (ja) | 半導体装置 | |
US7484154B2 (en) | Semiconductor integrated circuit, method for testing semiconductor integrated circuit, and computer readable medium for the same | |
US7152194B2 (en) | Method and circuit for scan testing latch based random access memory | |
JP3785388B2 (ja) | 故障検出方法 | |
US20050166109A1 (en) | Enhanced JTAG interface | |
JP2007500356A (ja) | シグナルインテグリティ自己テストアーキテクチャ | |
JP4296055B2 (ja) | 半導体集積回路、半導体回路装置及びメモリマクロセル | |
JP2007272982A (ja) | 半導体記憶装置およびその検査方法 | |
EP0933644B1 (en) | Device scan testing | |
US5513189A (en) | Boundary scan system with improved error reporting using sentinel bit patterns | |
JP2005257366A (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
JP5158087B2 (ja) | 半導体集積回路装置および半導体集積回路装置の試験方法 | |
JP4610919B2 (ja) | 半導体集積回路装置 | |
US20060069974A1 (en) | One-hot encoded instruction register for boundary scan test compliant devices | |
KR100769041B1 (ko) | 테스트를 위한 집적회로 장치 | |
KR20050041706A (ko) | 반도체 테스트 장치 | |
JPH112664A (ja) | バウンダリスキャンレジスタ | |
KR101384540B1 (ko) | 클록 분배 회로 및 이를 포함하는 반도체 칩 | |
JP2005017067A (ja) | 自己テスト回路内蔵の半導体集積回路およびその故障診断方法 | |
JP3588052B2 (ja) | バウンダリスキャンテスト回路 | |
KR100669073B1 (ko) | 패키지 옵션을 고려한 경계 스캔 방법 | |
JP3904737B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090413 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |