JPH11251604A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11251604A JPH11251604A JP6441398A JP6441398A JPH11251604A JP H11251604 A JPH11251604 A JP H11251604A JP 6441398 A JP6441398 A JP 6441398A JP 6441398 A JP6441398 A JP 6441398A JP H11251604 A JPH11251604 A JP H11251604A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- layer
- semiconductor device
- electrode layer
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】 半導体の厚さを変えないでも高耐圧が得られ
る、コストの安い、pn接合型半導体装置の構造を提供
する。 【解決手段】 pn接合を有する半導体装置であって、
低不純物濃度のn型半導体よりなるカソード層2の厚み
よりも浅い環状の第1の溝Aを有し、前記第1の溝Aの
底部にはp型半導体が選択的に不純物拡散されるととも
に、前記第1の溝Aを取り囲むように、環状の第2の溝
Bを有し、前記第2の溝Bは高不純物濃度のn+型半導
体よりなるカソード電極層1に達する深さを有し、更
に、前記第1の溝Aと第2の溝Bとの間の主表面はカソ
ード電極層(n+)1と同じ導電型(n+)の高不純物濃
度の拡散層(n+)5よりなる半導体装置。
る、コストの安い、pn接合型半導体装置の構造を提供
する。 【解決手段】 pn接合を有する半導体装置であって、
低不純物濃度のn型半導体よりなるカソード層2の厚み
よりも浅い環状の第1の溝Aを有し、前記第1の溝Aの
底部にはp型半導体が選択的に不純物拡散されるととも
に、前記第1の溝Aを取り囲むように、環状の第2の溝
Bを有し、前記第2の溝Bは高不純物濃度のn+型半導
体よりなるカソード電極層1に達する深さを有し、更
に、前記第1の溝Aと第2の溝Bとの間の主表面はカソ
ード電極層(n+)1と同じ導電型(n+)の高不純物濃
度の拡散層(n+)5よりなる半導体装置。
Description
【0001】
【発明の属する技術分野】本発明は、pn接合を有する
半導体装置に関わり、主として高耐圧ダイオード、ある
いは、高耐圧パワートランジスタ等の半導体装置に関す
る。
半導体装置に関わり、主として高耐圧ダイオード、ある
いは、高耐圧パワートランジスタ等の半導体装置に関す
る。
【0002】
【従来の技術】図3に、従来のpn接合を有する半導体
装置の部分断面を示す。
装置の部分断面を示す。
【0003】図3に示すように、従来のpn接合を有す
る半導体装置は、カソード電極層(n+)1の上にn型
カソード層2を気相成長法等で堆積し、エッチングによ
って、環状の溝Bを設け、溝Bに囲まれる主表面にp型
半導体を不純物拡散して、アノード電極層3としたもの
である。
る半導体装置は、カソード電極層(n+)1の上にn型
カソード層2を気相成長法等で堆積し、エッチングによ
って、環状の溝Bを設け、溝Bに囲まれる主表面にp型
半導体を不純物拡散して、アノード電極層3としたもの
である。
【0004】従来、これら高耐圧用のpn接合を有する
半導体装置の逆耐圧(耐圧)は、低不純物濃度のn型カ
ソード層2の厚みに依存していた。
半導体装置の逆耐圧(耐圧)は、低不純物濃度のn型カ
ソード層2の厚みに依存していた。
【0005】
【発明が解決しようとする課題】すなわち、従来のpn
接合型半導体装置では、高耐圧を望めば、低不純物濃度
のカソード層(半導体層)の厚みを厚くしなければなら
ず、その結果、受動素子として用いれば、応答速度が低
下し、能動素子として用いれば、内部抵抗が増大する、
という不利益を生じていた。また、製造上では、低不純
物濃度層の単結晶を厚く成長させねばならず、また、深
くエッチングしなければならない等のコストに係る不利
益があった。
接合型半導体装置では、高耐圧を望めば、低不純物濃度
のカソード層(半導体層)の厚みを厚くしなければなら
ず、その結果、受動素子として用いれば、応答速度が低
下し、能動素子として用いれば、内部抵抗が増大する、
という不利益を生じていた。また、製造上では、低不純
物濃度層の単結晶を厚く成長させねばならず、また、深
くエッチングしなければならない等のコストに係る不利
益があった。
【0006】そこで、本発明の課題は、半導体の厚さを
厚くしないでも高耐圧が得られる、応答速度が早く、内
部抵抗が小さく、コストの安い、pn接合型半導体装置
を提供することである。
厚くしないでも高耐圧が得られる、応答速度が早く、内
部抵抗が小さく、コストの安い、pn接合型半導体装置
を提供することである。
【0007】
【課題を解決するための手段】本発明は、pn接合を有
する半導体装置であって、低不純物濃度のn型半導体よ
りなるカソード層の厚みよりも浅い環状の第1の溝を有
し、前記第1の溝の底部にはp型半導体が選択的に不純
物拡散されるとともに、前記第1の溝を取り囲むよう
に、環状の第2の溝を有し、前記第2の溝は高不純物濃
度のn型半導体(n+)よりなるカソード電極層に達す
る深さを有し、更に、前記第1の溝と第2の溝との間の
主表面は、カソード電極層(n+)と同じ導電型(n+)
の高不純物濃度の拡散層(n+)よりなることを特徴と
する半導体装置である。
する半導体装置であって、低不純物濃度のn型半導体よ
りなるカソード層の厚みよりも浅い環状の第1の溝を有
し、前記第1の溝の底部にはp型半導体が選択的に不純
物拡散されるとともに、前記第1の溝を取り囲むよう
に、環状の第2の溝を有し、前記第2の溝は高不純物濃
度のn型半導体(n+)よりなるカソード電極層に達す
る深さを有し、更に、前記第1の溝と第2の溝との間の
主表面は、カソード電極層(n+)と同じ導電型(n+)
の高不純物濃度の拡散層(n+)よりなることを特徴と
する半導体装置である。
【0008】また、本発明は、前記第1の溝と第2の溝
の間の主表面の高不純物濃度の拡散層(n+)と、カソ
ード電極層(n+)とは、外部的に接続され、同じ電位
にあることを特徴とする上記の半導体装置である。
の間の主表面の高不純物濃度の拡散層(n+)と、カソ
ード電極層(n+)とは、外部的に接続され、同じ電位
にあることを特徴とする上記の半導体装置である。
【0009】また、本発明は、前記第2の溝の内壁には
カソード電極層(n+)と同じ導電型の拡散が施され、
前記第1の溝と第2の溝の間の主表面の高不純物濃度の
拡散層(n+)とカソード電極層(n+)とが、内部的に
接続され、同電位にあることを特徴とする上記の半導体
装置である。
カソード電極層(n+)と同じ導電型の拡散が施され、
前記第1の溝と第2の溝の間の主表面の高不純物濃度の
拡散層(n+)とカソード電極層(n+)とが、内部的に
接続され、同電位にあることを特徴とする上記の半導体
装置である。
【0010】また、本発明は、pn接合を有する半導体
装置であって、低不純物濃度のn型半導体よりなるカソ
ード層の厚みよりも浅い環状の第1の溝を有し、前記第
1の溝の底部にはp型半導体が選択的に不純物拡散され
るとともに、前記第1の溝を取り囲む環状の第2の溝を
有し、前記第2の溝は高不純物濃度のn型半導体
(n+)よりなるカソード電極層に達する深さを有し、
前記第1の溝と第2の溝の間の主表面は、アノード電極
(p+)と同じ導電型の高不純物濃度の層(p+)よりな
り、更に、低不純物濃度のカソード層(n)の一部に高
不純物濃度の同じ導電型の層(n+)が、前記第1の溝
と第2の溝の間の主表面に形成された高不純物濃度の拡
散層(p+)には達しない高さで、前記主表面に向かっ
て凸状に形成されていることを特徴とする半導体装置で
ある。
装置であって、低不純物濃度のn型半導体よりなるカソ
ード層の厚みよりも浅い環状の第1の溝を有し、前記第
1の溝の底部にはp型半導体が選択的に不純物拡散され
るとともに、前記第1の溝を取り囲む環状の第2の溝を
有し、前記第2の溝は高不純物濃度のn型半導体
(n+)よりなるカソード電極層に達する深さを有し、
前記第1の溝と第2の溝の間の主表面は、アノード電極
(p+)と同じ導電型の高不純物濃度の層(p+)よりな
り、更に、低不純物濃度のカソード層(n)の一部に高
不純物濃度の同じ導電型の層(n+)が、前記第1の溝
と第2の溝の間の主表面に形成された高不純物濃度の拡
散層(p+)には達しない高さで、前記主表面に向かっ
て凸状に形成されていることを特徴とする半導体装置で
ある。
【0011】すなわち、本発明は、複数の環状の溝を半
導体装置の主表面に形成し、外側の溝をカソード電極層
に達する深さにすることにより、pn接合から発する空
乏層の拡がりを、最初、第1の溝[図1(a)中のA]
にそって下方へ伸ばし、第1の溝の底部を越えてから、
第1及び第2の溝にそって上方へ伸ばす事により、最も
電位の高いpn接合面の電位が、半導体材料の降服電界
に到達しにくくすることで、半導体層(カソード層)の
厚みを厚くしないで高耐圧を得ようとするものである。
導体装置の主表面に形成し、外側の溝をカソード電極層
に達する深さにすることにより、pn接合から発する空
乏層の拡がりを、最初、第1の溝[図1(a)中のA]
にそって下方へ伸ばし、第1の溝の底部を越えてから、
第1及び第2の溝にそって上方へ伸ばす事により、最も
電位の高いpn接合面の電位が、半導体材料の降服電界
に到達しにくくすることで、半導体層(カソード層)の
厚みを厚くしないで高耐圧を得ようとするものである。
【0012】すなわち、従来、カソード電極層の方向の
みへ拡がっていた空乏層を、第1の溝の底部を越えた所
から、逆方向へUターンできるようにすることで、大幅
に耐圧を向上させるものである。
みへ拡がっていた空乏層を、第1の溝の底部を越えた所
から、逆方向へUターンできるようにすることで、大幅
に耐圧を向上させるものである。
【0013】
【発明の実施の形態】以下に、本発明の実施の形態を、
図を用いて、説明する。
図を用いて、説明する。
【0014】図1は、本発明の半導体装置の構造を示す
部分断面図であり、図1(a)は、第1の実施の形態の
半導体装置、図1(b)は、第2の実施の形態の半導体
装置、図1(c)は、第3の実施の形態の半導体装置を
示す。また、図2は、第1の実施の形態の手順を示す半
導体装置の部分断面図で、図2(a)〜図2(c)は、
各段階での半導体装置を示す。
部分断面図であり、図1(a)は、第1の実施の形態の
半導体装置、図1(b)は、第2の実施の形態の半導体
装置、図1(c)は、第3の実施の形態の半導体装置を
示す。また、図2は、第1の実施の形態の手順を示す半
導体装置の部分断面図で、図2(a)〜図2(c)は、
各段階での半導体装置を示す。
【0015】まず、本発明の第1の実施の形態の半導体
装置(ダイオード)を、図1(a)および図2を用いて
説明する。
装置(ダイオード)を、図1(a)および図2を用いて
説明する。
【0016】図2(a)に示すように、比抵抗(以下、
ρ)が0.01Ωcm下の燐が高濃度にドープされたシ
リコン基板を用いてカソード電極層1とし、カソード電
極層1の上に、ρが40Ωcmで厚みが50μmのn型
カソード層2をSiCl4(四塩化珪素)を成長原料と
し、PCl3(三塩化燐)をドープ材として1150℃
の温度で気相成長させた。
ρ)が0.01Ωcm下の燐が高濃度にドープされたシ
リコン基板を用いてカソード電極層1とし、カソード電
極層1の上に、ρが40Ωcmで厚みが50μmのn型
カソード層2をSiCl4(四塩化珪素)を成長原料と
し、PCl3(三塩化燐)をドープ材として1150℃
の温度で気相成長させた。
【0017】そして、図2(b)に示すように、カソー
ド層2の主表面にSiO2膜11を熱酸化により形成し
た後、通常のフォトリソグラフィ法により選択開孔し、
三臭化硼素(BBr3)を液体拡散源として開管拡散を
施し、次いで、押し込み酸化を施し、アノード電極層
(p+)3を形成した。そして、オキシ三塩化燐(PO
Cl3)を液体拡散源として、同様の手法により、拡散
層(n+)5を形成した。
ド層2の主表面にSiO2膜11を熱酸化により形成し
た後、通常のフォトリソグラフィ法により選択開孔し、
三臭化硼素(BBr3)を液体拡散源として開管拡散を
施し、次いで、押し込み酸化を施し、アノード電極層
(p+)3を形成した。そして、オキシ三塩化燐(PO
Cl3)を液体拡散源として、同様の手法により、拡散
層(n+)5を形成した。
【0018】そして、アノード電極層(p+)3と拡散
層(n+)5との境界面の位置に、上記p型、n型の拡
散時に、押込み酸化を実施した際に形成されたSiO2
膜11の開孔部を、通常のフォトリソグラフィ法により
形成した。10は半導体装置を、工程途中、保護する保
護皮膜である。
層(n+)5との境界面の位置に、上記p型、n型の拡
散時に、押込み酸化を実施した際に形成されたSiO2
膜11の開孔部を、通常のフォトリソグラフィ法により
形成した。10は半導体装置を、工程途中、保護する保
護皮膜である。
【0019】さらに、図2(c)に示すように、SiO
2膜11の開孔部を沸酸と硝酸の混合比2:4のシリコ
ン用エッチング液を用いて深さ35μmの環状の第一の
溝Aを形成し、次いで、中電流イオン注入装置を用いて
溝Aの底部のみに硼素を注入した後、1100℃の熱酸
化によりイオン注入層(p+)4を形成した。
2膜11の開孔部を沸酸と硝酸の混合比2:4のシリコ
ン用エッチング液を用いて深さ35μmの環状の第一の
溝Aを形成し、次いで、中電流イオン注入装置を用いて
溝Aの底部のみに硼素を注入した後、1100℃の熱酸
化によりイオン注入層(p+)4を形成した。
【0020】そして、図1(a)に示すように、溝Aの
外側に、カソード電極層(n+)1に到達する深さで、
ダイアモンド刃を用いて溝切り加工を施し、次いで、上
記と同様のシリコン用エッチング液を用いて歪除去エッ
チングを施し、深さ55μmの環状の第2の溝Bを形成
して、本発明のダイオードの素子を得た(図中、保護皮
膜、SiO2膜、省略)。
外側に、カソード電極層(n+)1に到達する深さで、
ダイアモンド刃を用いて溝切り加工を施し、次いで、上
記と同様のシリコン用エッチング液を用いて歪除去エッ
チングを施し、深さ55μmの環状の第2の溝Bを形成
して、本発明のダイオードの素子を得た(図中、保護皮
膜、SiO2膜、省略)。
【0021】得られた素子に、溝A、Bの内壁に電気泳
動法(または、ドクターブレード法のいずれでもよい)
により、半導体パッシベーション用ガラスパウダを堆積
した後、850℃の温度で酸素ガス雰囲気中でガラスパ
ウダを融かしてガラスパッシベーションを完了し、保護
皮膜、SiO2膜を除去してから、アルミニウム等の蒸
着とフォトリソグラフィ法によりメタライズを行い、金
属電極層を設けて、本発明の半導体装置を得た。
動法(または、ドクターブレード法のいずれでもよい)
により、半導体パッシベーション用ガラスパウダを堆積
した後、850℃の温度で酸素ガス雰囲気中でガラスパ
ウダを融かしてガラスパッシベーションを完了し、保護
皮膜、SiO2膜を除去してから、アルミニウム等の蒸
着とフォトリソグラフィ法によりメタライズを行い、金
属電極層を設けて、本発明の半導体装置を得た。
【0022】第1の実施の形態で得られた半導体装置
(ダイオード)では、n型カソード層2の厚みが50μ
mであるにもかかわらず、溝Aの底部から拡散層
(n+)5に向かって空乏層が上方へ拡がり、従来の半
導体装置では約80μmの厚みに相当する耐圧1600
Vが得られた。
(ダイオード)では、n型カソード層2の厚みが50μ
mであるにもかかわらず、溝Aの底部から拡散層
(n+)5に向かって空乏層が上方へ拡がり、従来の半
導体装置では約80μmの厚みに相当する耐圧1600
Vが得られた。
【0023】尚、拡散層(n+)5は、カソード電極層
(n+)1と外部的に、アルミワイヤーボンドにより接
続した(図示せず)。
(n+)1と外部的に、アルミワイヤーボンドにより接
続した(図示せず)。
【0024】本実施の形態では、アルミワイヤーボンド
を用いたが、アルミワイヤーボンドでなくても、金の熱
圧着ボンドでも、銅ワイヤボンドでも、また、局所金属
鍍金でも、拡散層(n+)をカソード電極層(n+)に接
続できればよい。
を用いたが、アルミワイヤーボンドでなくても、金の熱
圧着ボンドでも、銅ワイヤボンドでも、また、局所金属
鍍金でも、拡散層(n+)をカソード電極層(n+)に接
続できればよい。
【0025】また、図1(b)に示すように、溝Bの内
壁に拡散層(n+)5′を形成して内部的に拡散層
(n+)5とカソード電極層(n+)1とを接続して、本
発明の第2の実施の形態の半導体装置を得た。
壁に拡散層(n+)5′を形成して内部的に拡散層
(n+)5とカソード電極層(n+)1とを接続して、本
発明の第2の実施の形態の半導体装置を得た。
【0026】第2の実施の形態の半導体装置において
も、第1の実施の形態と同様の効果が得られた。
も、第1の実施の形態と同様の効果が得られた。
【0027】また、図1(c)に示すように、第1の実
施の形態で用いたと同様のシリコン基板をカソード電極
層(n+)1とし、その表面に、選択的にさらに高濃度
に不純物を拡散したn++層9を設け、次いで、第1の実
施の形態と同様にして、n型カソード層2を形成した。
n型カソード層2の形成過程で、n++層9から不純物が
拡散し、n++層9を起点として、凸状にn+層6を形成
し、同時にn++層9は、不純物濃度が薄まって、カソー
ド電極層に同化した。
施の形態で用いたと同様のシリコン基板をカソード電極
層(n+)1とし、その表面に、選択的にさらに高濃度
に不純物を拡散したn++層9を設け、次いで、第1の実
施の形態と同様にして、n型カソード層2を形成した。
n型カソード層2の形成過程で、n++層9から不純物が
拡散し、n++層9を起点として、凸状にn+層6を形成
し、同時にn++層9は、不純物濃度が薄まって、カソー
ド電極層に同化した。
【0028】そして、第1の実施の形態と同様にして、
アノード層、溝A、および溝Bを形成し、本発明の第3
の実施の形態の半導体装置を得た。なお、拡散層
(p+)7は、アノード電極層3の形成と同時に形成し
た。
アノード層、溝A、および溝Bを形成し、本発明の第3
の実施の形態の半導体装置を得た。なお、拡散層
(p+)7は、アノード電極層3の形成と同時に形成し
た。
【0029】本発明の第3の実施の形態の半導体装置で
は、空乏層の拡がる領域が溝Aの底部から上方へ拡散層
(p+)7からカソード電極層(n+)1にまで拡がり、
更に、高耐圧化が実現できた。
は、空乏層の拡がる領域が溝Aの底部から上方へ拡散層
(p+)7からカソード電極層(n+)1にまで拡がり、
更に、高耐圧化が実現できた。
【0030】比較例としたn型カソード層2(図3)の
厚みが、本発明の実施の形態と同じ50μm(ρ=40
Ωcm)の従来の半導体装置(ダイオード)では、95
0Vの耐圧しか得られなかった。
厚みが、本発明の実施の形態と同じ50μm(ρ=40
Ωcm)の従来の半導体装置(ダイオード)では、95
0Vの耐圧しか得られなかった。
【0031】尚、溝Aの底部に形成したイオン注入層
(p+)4、及び拡散層(p+)7[図1(c)]は、接
触電位差(半導体材料がシリコンの場合、約0.7V)
により形成される空乏層によって、シリコン表面の影響
を無くし、ダイオードの耐圧に関与する内部の空乏層を
閉じ込めているので、高耐圧化に寄与している。
(p+)4、及び拡散層(p+)7[図1(c)]は、接
触電位差(半導体材料がシリコンの場合、約0.7V)
により形成される空乏層によって、シリコン表面の影響
を無くし、ダイオードの耐圧に関与する内部の空乏層を
閉じ込めているので、高耐圧化に寄与している。
【0032】本実施の形態においては、p+n接合型高
耐圧ダイオードを用いて説明したが、本発明は、n+p
接合型ダイオードでも、また、サイリスタ、バイポーラ
トランジスタ等のいかなるpn接合型デバイスに対して
も、原理的に適用可能である。
耐圧ダイオードを用いて説明したが、本発明は、n+p
接合型ダイオードでも、また、サイリスタ、バイポーラ
トランジスタ等のいかなるpn接合型デバイスに対して
も、原理的に適用可能である。
【0033】また、第3の実施の形態で説明した溝Aの
数を増やし、同時に凸状のn+層6[図1(c)]を増
やすことにより、空乏層が拡がる領域を拡大し、厚みは
一定のままで、耐圧を増大させることができる。
数を増やし、同時に凸状のn+層6[図1(c)]を増
やすことにより、空乏層が拡がる領域を拡大し、厚みは
一定のままで、耐圧を増大させることができる。
【0034】また、耐圧値を一定にすれば、本発明によ
り、n型カソード層の(気相成長による)厚みは、約4
0%薄くしても良くなり、コストメリットは大きい。
り、n型カソード層の(気相成長による)厚みは、約4
0%薄くしても良くなり、コストメリットは大きい。
【0035】また、溝AおよびBの環状とは、必ずしも
円環状を意図するものではなく、角環状であっても、楕
円環状であっても、本発明の効果は、原理的に変わらな
い。
円環状を意図するものではなく、角環状であっても、楕
円環状であっても、本発明の効果は、原理的に変わらな
い。
【0036】
【発明の効果】本発明によれば、半導体の厚さを変えな
いでも高耐圧が得られ、応答速度が早く、内部抵抗が小
さい、コストの安い、pn接合型半導体装置の構造が得
られる。
いでも高耐圧が得られ、応答速度が早く、内部抵抗が小
さい、コストの安い、pn接合型半導体装置の構造が得
られる。
【図1】本発明の半導体装置の素子を示す部分断面図
で、図1(a)は、第1の実施の形態の半導体装置、図
1(b)は、第2の実施の形態の半導体装置、図1
(c)は、第3の実施の形態の半導体装置を示す部分断
面図。
で、図1(a)は、第1の実施の形態の半導体装置、図
1(b)は、第2の実施の形態の半導体装置、図1
(c)は、第3の実施の形態の半導体装置を示す部分断
面図。
【図2】第1の実施の形態の手順を示す半導体装置の部
分断面図で、図2(a)〜図2(c)は、各段階での半
導体装置を示す部分断面図。
分断面図で、図2(a)〜図2(c)は、各段階での半
導体装置を示す部分断面図。
【図3】従来のpn接合を有する半導体装置の部分断面
図。
図。
1 カソード電極層(n+) 2 (n型)カソード層 3 アノード電極層(p+) 4 イオン注入層(p+) 5,5′ 拡散層(n+) 6 (凸状に形成した)n+層 7 拡散層(p+) 9 n++層 10 保護皮膜 11 SiO2膜 A (第1の)溝 B (第2の)溝
Claims (4)
- 【請求項1】 pn接合を有する半導体装置であって、
低不純物濃度のn型半導体よりなるカソード層の厚みよ
りも浅い環状の第1の溝を有し、前記第1の溝の底部に
はp型半導体が選択的に不純物拡散されるとともに、前
記第1の溝を取り囲むように、環状の第2の溝を有し、
前記第2の溝は高不純物濃度のn型半導体よりなるカソ
ード電極層に達する深さを有し、更に、前記第1の溝と
第2の溝との間の主表面は、カソード電極層と同じ導電
型の高不純物濃度の拡散層よりなることを特徴とする半
導体装置。 - 【請求項2】 前記第1の溝と第2の溝の間の主表面の
高不純物濃度の拡散層と、カソード電極層とは、外部的
に接続され、同じ電位にあることを特徴とする請求項1
記載の半導体装置。 - 【請求項3】 前記第2の溝の内壁には、カソード電極
層と同じ導電型の拡散が施され、前記第1の溝と第2の
溝の間の主表面の高不純物濃度の拡散層とカソード電極
層とは内部的に接続され、同電位にあることを特徴とす
る請求項1記載の半導体装置。 - 【請求項4】 pn接合を有する半導体装置であって、
低不純物濃度のn型半導体よりなるカソード層の厚みよ
りも浅い環状の第1の溝を有し、前記第1の溝の底部に
はp型半導体が選択的に不純物拡散されるとともに、前
記第1の溝を取り囲む環状の第2の溝を有し、前記第2
の溝は、高不純物濃度のn型半導体よりなるカソード電
極層に達する深さを有し、前記第1の溝と第2の溝の間
の主表面は、アノード電極層と同じ導電型の高不純物濃
度の拡散層よりなり、更に、低不純物濃度のカソード層
の一部に高不純物濃度の同じ導電型の層が、前記第1の
溝と第2の溝の間の主表面に形成された高不純物濃度の
拡散層には達しない高さで、前記主表面に向かって凸状
に形成されたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6441398A JPH11251604A (ja) | 1998-02-27 | 1998-02-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6441398A JPH11251604A (ja) | 1998-02-27 | 1998-02-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11251604A true JPH11251604A (ja) | 1999-09-17 |
Family
ID=13257594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6441398A Pending JPH11251604A (ja) | 1998-02-27 | 1998-02-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11251604A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003282892A (ja) * | 2002-03-08 | 2003-10-03 | Internatl Business Mach Corp <Ibm> | 低容量esd耐性ダイオードの方法および構造 |
KR100532732B1 (ko) * | 2000-12-12 | 2005-11-30 | 산켄덴키 가부시키가이샤 | 정전압 다이오드 및 그 제조방법 |
-
1998
- 1998-02-27 JP JP6441398A patent/JPH11251604A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100532732B1 (ko) * | 2000-12-12 | 2005-11-30 | 산켄덴키 가부시키가이샤 | 정전압 다이오드 및 그 제조방법 |
JP2003282892A (ja) * | 2002-03-08 | 2003-10-03 | Internatl Business Mach Corp <Ibm> | 低容量esd耐性ダイオードの方法および構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3954523A (en) | Process for fabricating devices having dielectric isolation utilizing anodic treatment and selective oxidation | |
US8822316B2 (en) | Method for manufacturing semiconductor device including an inverted region formed by doping second conductive type impurities into diffusion region of a first conductive type | |
JP2002185019A (ja) | 半導体装置及びその製造方法 | |
JP2009141062A (ja) | 半導体装置及びその製造方法 | |
US3772577A (en) | Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same | |
JP2644515B2 (ja) | 半導体装置 | |
KR100503936B1 (ko) | 반도체장치 | |
JPH0145224B2 (ja) | ||
JP2016035989A (ja) | 半導体装置 | |
JP2017531317A (ja) | 薄い半導体ウェハを備える半導体デバイスの製造方法 | |
JP2021002548A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005051111A (ja) | メサ型半導体装置 | |
JPH11251604A (ja) | 半導体装置 | |
JPH10294475A (ja) | 半導体装置とその製造方法 | |
KR19990024988A (ko) | 반절연 폴리실리콘막을 이용한 전력 반도체장치의 제조방법 | |
JP2005294772A (ja) | 半導体装置 | |
JPH1012897A (ja) | ガラス被覆半導体装置及びその製造方法 | |
JP4247674B2 (ja) | 半導体素子 | |
JPH06216373A (ja) | 半導体素子 | |
JP6301561B1 (ja) | 半導体装置およびその製造方法 | |
JP3257225B2 (ja) | プレーナ型半導体素子およびその製造方法 | |
JP2022047361A (ja) | 半導体装置及びその製造方法 | |
JP2002270812A (ja) | 垂直素子周辺構造 | |
JP2020170859A (ja) | 半導体装置 | |
JP2006156936A (ja) | 定電圧ダイオードおよびその製造方法 |