JPH11243080A - 半導体基板のエッチング方法 - Google Patents
半導体基板のエッチング方法Info
- Publication number
- JPH11243080A JPH11243080A JP4335198A JP4335198A JPH11243080A JP H11243080 A JPH11243080 A JP H11243080A JP 4335198 A JP4335198 A JP 4335198A JP 4335198 A JP4335198 A JP 4335198A JP H11243080 A JPH11243080 A JP H11243080A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- etching
- mask
- groove
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】半導体基板表面に形成する溝の底面の表面荒れ
を簡便な方法で防止しその形状を向上させる。 【解決手段】半導体基板の表面に溝を形成する工程にお
いて、半導体基板の表面に所定のパターンを有するドラ
イエッチング用マスクを形成する工程と、上記ドライエ
ッチング用マスクを有する半導体基板の表面にクリーニ
ング処理を施す工程と、このクリーニング処理後であっ
て上記マスクを使用したドライエッチングで上記の溝を
形成する。ここで、上記のクリーニング処理は、ヘリウ
ム、ネオンまたはアルゴンガス等の不活性ガスのプラズ
マ中で行われる。
を簡便な方法で防止しその形状を向上させる。 【解決手段】半導体基板の表面に溝を形成する工程にお
いて、半導体基板の表面に所定のパターンを有するドラ
イエッチング用マスクを形成する工程と、上記ドライエ
ッチング用マスクを有する半導体基板の表面にクリーニ
ング処理を施す工程と、このクリーニング処理後であっ
て上記マスクを使用したドライエッチングで上記の溝を
形成する。ここで、上記のクリーニング処理は、ヘリウ
ム、ネオンまたはアルゴンガス等の不活性ガスのプラズ
マ中で行われる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板のエチ
ング方法に関し、特に半導体基板に溝（トレンチ）を形
成するためのエッチング方法に関する。
ング方法に関し、特に半導体基板に溝（トレンチ）を形
成するためのエッチング方法に関する。
【０００２】
【従来の技術】半導体素子の構造の微細化及び高密度化
は依然として精力的に推し進められている。微細化につ
いては、現在では０．１８μｍ寸法で形成された半導体
素子が用いられ、この寸法を設計基準にした１ギガビッ
トＤＲＡＭ等の半導体装置が開発されている。
は依然として精力的に推し進められている。微細化につ
いては、現在では０．１８μｍ寸法で形成された半導体
素子が用いられ、この寸法を設計基準にした１ギガビッ
トＤＲＡＭ等の半導体装置が開発されている。
【０００３】このような微細化の中で、半導体基板の表
面に溝を形成することが必須になってきている。そし
て、このような溝は半導体素子の分離領域に用いられる
ようになってきた。すなわち、トレンチ素子分離の半導
体装置への適用が必須になってきている。あるいは、こ
のような溝はキャパシタの形成領域に用いられるように
もなってきている。
面に溝を形成することが必須になってきている。そし
て、このような溝は半導体素子の分離領域に用いられる
ようになってきた。すなわち、トレンチ素子分離の半導
体装置への適用が必須になってきている。あるいは、こ
のような溝はキャパシタの形成領域に用いられるように
もなってきている。
【０００４】このために、半導体基板の表面に微細で高
精度の溝を形成するための半導体基板のドライエッチン
グ方法が必要になっている。このようなエッチング方法
として特開平８−１７８０４号公報に記載されているよ
うな技術がある。以下、上記の公開公報に記載されてい
る技術を従来の技術として説明する。
精度の溝を形成するための半導体基板のドライエッチン
グ方法が必要になっている。このようなエッチング方法
として特開平８−１７８０４号公報に記載されているよ
うな技術がある。以下、上記の公開公報に記載されてい
る技術を従来の技術として説明する。
【０００５】以下、この従来の技術を図４に基づいて説
明する。図４は、シリコン基板の表面に溝を形成するた
めの製造工程順の断面図である。
明する。図４は、シリコン基板の表面に溝を形成するた
めの製造工程順の断面図である。
【０００６】図４（ａ）に示すように、シリコン基板１
１の表面には、自然酸化膜１２が形成されている。そし
て、溝パターンの転写されたレジストマスク１３がこの
自然酸化膜１２上に形成されている。
１の表面には、自然酸化膜１２が形成されている。そし
て、溝パターンの転写されたレジストマスク１３がこの
自然酸化膜１２上に形成されている。
【０００７】通常、半導体基板をエッチングするための
量産用のドライエッチング装置の内壁には反応生成物が
付着している。この状態で半導体基板をエッチングする
と、装置内壁から半導体基板へと飛来する反応生成物が
エッチングマスクとなり不良の発生につながってしま
う。そこで、シリコン基板１１の表面をドライエッチン
グする前に、このような反応生成物を除去するとともに
上記の自然酸化膜１２を除去することを目的にして、Ｓ
Ｆ6 等のＦ系ガスによるプラズマ放電が施される。この
工程で、上記の反応生成物が効果的に除去される。ま
た、図４（ｂ）に示すように、レジストマスク１３をエ
ッチングマスクにしてシリコン基板１１上の自然酸化膜
１２がエッチング除去される。そして、開口１４が形成
されることになる。
量産用のドライエッチング装置の内壁には反応生成物が
付着している。この状態で半導体基板をエッチングする
と、装置内壁から半導体基板へと飛来する反応生成物が
エッチングマスクとなり不良の発生につながってしま
う。そこで、シリコン基板１１の表面をドライエッチン
グする前に、このような反応生成物を除去するとともに
上記の自然酸化膜１２を除去することを目的にして、Ｓ
Ｆ6 等のＦ系ガスによるプラズマ放電が施される。この
工程で、上記の反応生成物が効果的に除去される。ま
た、図４（ｂ）に示すように、レジストマスク１３をエ
ッチングマスクにしてシリコン基板１１上の自然酸化膜
１２がエッチング除去される。そして、開口１４が形成
されることになる。
【０００８】次に、シリコン基板１１をエッチングする
ための反応ガスとしてＨＢｒガスがドライエッチング装
置内に導入され、プラズマ放電がなされる。そして、レ
ジストマスク１３をエッチングマスクにしてシリコン基
板１１の表面に溝１５が形成されるようになる。しか
し、このようなエッチング方法では、後で詳述するよう
に溝１５の底面にエッチング荒れ部１６が形成される。
ための反応ガスとしてＨＢｒガスがドライエッチング装
置内に導入され、プラズマ放電がなされる。そして、レ
ジストマスク１３をエッチングマスクにしてシリコン基
板１１の表面に溝１５が形成されるようになる。しか
し、このようなエッチング方法では、後で詳述するよう
に溝１５の底面にエッチング荒れ部１６が形成される。
【０００９】
【発明が解決しようとする課題】以上に説明したような
半導体基板のエッチング方法では、先述したように、溝
の底面にエッチング荒れ部１６が形成される。これは、
従来の技術で説明したようなＦ系のプラズマ放電では、
自然酸化膜あるいは反応生成物のエッチング速度より半
導体基板のエッチング速度の方が大きくなり、反応生成
物等のパターン転写が半導体基板に形成されるようにな
る。そして、このために半導体基板の溝底部に凹凸が形
成され、上述したようなエッチング荒れ部が多数形成さ
れてしまうからである。このように溝の深さの均一性が
悪くなるために、特に浅いトレンチ素子分離を形成しよ
うとする場合に、充分な素子分離能力を有するようにす
ることが難しくなる。
半導体基板のエッチング方法では、先述したように、溝
の底面にエッチング荒れ部１６が形成される。これは、
従来の技術で説明したようなＦ系のプラズマ放電では、
自然酸化膜あるいは反応生成物のエッチング速度より半
導体基板のエッチング速度の方が大きくなり、反応生成
物等のパターン転写が半導体基板に形成されるようにな
る。そして、このために半導体基板の溝底部に凹凸が形
成され、上述したようなエッチング荒れ部が多数形成さ
れてしまうからである。このように溝の深さの均一性が
悪くなるために、特に浅いトレンチ素子分離を形成しよ
うとする場合に、充分な素子分離能力を有するようにす
ることが難しくなる。
【００１０】また、溝形成のドライエッチングで、活性
なＦラジカルによる半導体基板のサイドエッチングが生
じやすくなり、溝の開口寸法の精度が悪くなる。そし
て、微細な素子分離が困難になる。
なＦラジカルによる半導体基板のサイドエッチングが生
じやすくなり、溝の開口寸法の精度が悪くなる。そし
て、微細な素子分離が困難になる。
【００１１】本発明の目的は、溝の底面の形状を簡便な
方法で向上させると共に高精度で微細な溝を形成するた
めの半導体基板のエッチング方法を提供することにあ
る。
方法で向上させると共に高精度で微細な溝を形成するた
めの半導体基板のエッチング方法を提供することにあ
る。
【００１２】
【課題を解決するための手段】このために本発明の半導
体基板のエッチング方法は、半導体基板の表面に溝を形
成する方法であって、前記半導体基板の表面に所定のパ
ターンを有するドライエッチング用マスクを形成する工
程と、前記マスクを有する半導体基板の表面にクリーニ
ング処理を施す工程と、前記クリーニング処理後であっ
て前記マスクを使用したドライエッチングで前記溝を形
成する工程とを含む。
体基板のエッチング方法は、半導体基板の表面に溝を形
成する方法であって、前記半導体基板の表面に所定のパ
ターンを有するドライエッチング用マスクを形成する工
程と、前記マスクを有する半導体基板の表面にクリーニ
ング処理を施す工程と、前記クリーニング処理後であっ
て前記マスクを使用したドライエッチングで前記溝を形
成する工程とを含む。
【００１３】ここで、前記クリーニング処理は、不活性
ガスのプラズマ中で行われる。例えば、前記ドライエッ
チング用マスクがフォトレジスト膜で構成され、前記不
活性ガスにはヘリウムガスが使用される。あるいは、前
記ドライエッチング用マスクが無機絶縁膜で構成され、
前記不活性ガスにはネオンガスまたはアルゴンガスが使
用される。
ガスのプラズマ中で行われる。例えば、前記ドライエッ
チング用マスクがフォトレジスト膜で構成され、前記不
活性ガスにはヘリウムガスが使用される。あるいは、前
記ドライエッチング用マスクが無機絶縁膜で構成され、
前記不活性ガスにはネオンガスまたはアルゴンガスが使
用される。
【００１４】ここで、前記半導体基板の表面に無機絶縁
膜とフォトレジスト膜とが積層され前記フォトレジスト
膜に前記所定のパターンが転写され、さらに前記無機絶
縁膜が前記フォトレジスト膜をマスクにドライエッチン
グされて、前記ドライエッチング用マスクは形成され
る。
膜とフォトレジスト膜とが積層され前記フォトレジスト
膜に前記所定のパターンが転写され、さらに前記無機絶
縁膜が前記フォトレジスト膜をマスクにドライエッチン
グされて、前記ドライエッチング用マスクは形成され
る。
【００１５】そして、エッチング装置の反応室（チャン
バー）内壁から飛来し付着する反応生成物あるいは前記
無機絶縁膜のドライエッチングで半導体基板の表面に形
成される反応生成物が、前記クリーニング処理の工程で
除去される。具体的には、上記の半導体基板としてはシ
リコン基板が、また、前記無機絶縁膜としてはシリコン
酸化膜が用いられる。
バー）内壁から飛来し付着する反応生成物あるいは前記
無機絶縁膜のドライエッチングで半導体基板の表面に形
成される反応生成物が、前記クリーニング処理の工程で
除去される。具体的には、上記の半導体基板としてはシ
リコン基板が、また、前記無機絶縁膜としてはシリコン
酸化膜が用いられる。
【００１６】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図１に基づいて説明する。図１は本発明の半導体基板
のエッチングでの工程順の断面図である。
を図１に基づいて説明する。図１は本発明の半導体基板
のエッチングでの工程順の断面図である。
【００１７】図１（ａ）に示すように、シリコン基板１
の表面に下地絶縁膜２が形成される。ここで、下地絶縁
膜２はシリコン基板１の表面が熱酸化されて形成される
シリコン酸化膜で構成される。なお、この下地絶縁膜２
の膜厚は１０ｎｍ程度に設定される。
の表面に下地絶縁膜２が形成される。ここで、下地絶縁
膜２はシリコン基板１の表面が熱酸化されて形成される
シリコン酸化膜で構成される。なお、この下地絶縁膜２
の膜厚は１０ｎｍ程度に設定される。
【００１８】次に、この下地絶縁膜２に積層して保護絶
縁膜３が形成される。ここで、保護絶縁膜３は化学気相
成長（ＣＶＤ）法で堆積される膜厚１００ｎｍ程度のシ
リコン窒化膜である。そして、この保護絶縁膜３上に公
知のフォトリソグラフィ技術でレジストマスク４が形成
される。このレジストマスク４には溝パターンが転写さ
れている。
縁膜３が形成される。ここで、保護絶縁膜３は化学気相
成長（ＣＶＤ）法で堆積される膜厚１００ｎｍ程度のシ
リコン窒化膜である。そして、この保護絶縁膜３上に公
知のフォトリソグラフィ技術でレジストマスク４が形成
される。このレジストマスク４には溝パターンが転写さ
れている。
【００１９】次に、図１（ｂ）に示すように、レジスト
マスク４をエッチングマスクにして保護絶縁膜３および
下地絶縁膜２が順次にドライエッチングされ、シリコン
基板１表面に開口５が形成される。ここで、保護絶縁膜
３のドライエッチングでは反応ガスとしてＮＦ3 のよう
なＦ系ガスが使用される。また、下地絶縁膜２のドライ
エッチングでは反応ガスとしてＣＨＦ3 とＣＯの混合ガ
スが使用される。しかし、このドライエッチングでは開
口５のシリコン基板１表面に反応生成物６が形成され
る。
マスク４をエッチングマスクにして保護絶縁膜３および
下地絶縁膜２が順次にドライエッチングされ、シリコン
基板１表面に開口５が形成される。ここで、保護絶縁膜
３のドライエッチングでは反応ガスとしてＮＦ3 のよう
なＦ系ガスが使用される。また、下地絶縁膜２のドライ
エッチングでは反応ガスとしてＣＨＦ3 とＣＯの混合ガ
スが使用される。しかし、このドライエッチングでは開
口５のシリコン基板１表面に反応生成物６が形成され
る。
【００２０】ドライエッチングによる開口５の形成で
は、シリコン基板１の表面がエッチングされないように
することが必要になる。これは、溝の深さを均一にする
ことが、特に浅い溝形成で必須になるからである。しか
し、このために下地絶縁膜２のドライエッチング工程で
シリコン基板１とのエッチング選択比を増大させると、
上記のような反応生成物６が形成されやすくなる。ま
た、このような反応生成物６の形成においては、シリコ
ン基板１表面のエッチング領域が増加すると、その形成
頻度が増大する。特に、トレンチ素子分離のようにシリ
コン基板１表面での占有面積が高くなる場合には、その
ための溝の形成面積も増加し反応生成物６の形成頻度が
増大する。
は、シリコン基板１の表面がエッチングされないように
することが必要になる。これは、溝の深さを均一にする
ことが、特に浅い溝形成で必須になるからである。しか
し、このために下地絶縁膜２のドライエッチング工程で
シリコン基板１とのエッチング選択比を増大させると、
上記のような反応生成物６が形成されやすくなる。ま
た、このような反応生成物６の形成においては、シリコ
ン基板１表面のエッチング領域が増加すると、その形成
頻度が増大する。特に、トレンチ素子分離のようにシリ
コン基板１表面での占有面積が高くなる場合には、その
ための溝の形成面積も増加し反応生成物６の形成頻度が
増大する。
【００２１】次に、本発明の特徴となるクリーニング処
理が施される。このクリーニング処理は、シリコン基板
１をエッチングするドライエッチング装置内にＨｅ等の
不活性ガスが導入され、プラズマ放電されて行われる。
この不活性ガスのプラズマ放電で、反応生成物６あるい
は自然酸化膜の物理的なエッチングがなされる。ここ
で、反応生成物６はチャンバー内壁から飛来した反応生
成物である場合もある。このように、本発明のクリーニ
ング処理では、不活性ガスのイオンによるイオンエッチ
ングがなされることになる。このようにして、図１
（ｃ）に示すように、開口５のシリコン基板１表面は清
浄化される。なお、この場合に、不活性ガスの質量が大
きくなるとレジストマスク４も物理的なエッチングがな
されるために、Ｈｅのような質量の小さな不活性ガスが
使用される。
理が施される。このクリーニング処理は、シリコン基板
１をエッチングするドライエッチング装置内にＨｅ等の
不活性ガスが導入され、プラズマ放電されて行われる。
この不活性ガスのプラズマ放電で、反応生成物６あるい
は自然酸化膜の物理的なエッチングがなされる。ここ
で、反応生成物６はチャンバー内壁から飛来した反応生
成物である場合もある。このように、本発明のクリーニ
ング処理では、不活性ガスのイオンによるイオンエッチ
ングがなされることになる。このようにして、図１
（ｃ）に示すように、開口５のシリコン基板１表面は清
浄化される。なお、この場合に、不活性ガスの質量が大
きくなるとレジストマスク４も物理的なエッチングがな
されるために、Ｈｅのような質量の小さな不活性ガスが
使用される。
【００２２】このようなクリーニング処理では、不活性
ガスのイオンの運動エネルギーがなるべく小さくなり、
イオン密度が高くなるように設定されるとよい。そこ
で、例えば異方的な運動をするイオンシャワーの照射で
クリーニング処理されると効果的となる。
ガスのイオンの運動エネルギーがなるべく小さくなり、
イオン密度が高くなるように設定されるとよい。そこ
で、例えば異方的な運動をするイオンシャワーの照射で
クリーニング処理されると効果的となる。
【００２３】次に、反応ガスとしてＣｌ2 とＨＢｒの混
合ガスが使用される。この反応ガスがプラズマ放電さ
れ、レジストマスク４、保護絶縁膜３および下地絶縁膜
２をエッチングマスクにシリコン基板１表面がドライエ
ッチングされる。このようにして、シリコン基板１表面
に溝７が形成される。
合ガスが使用される。この反応ガスがプラズマ放電さ
れ、レジストマスク４、保護絶縁膜３および下地絶縁膜
２をエッチングマスクにシリコン基板１表面がドライエ
ッチングされる。このようにして、シリコン基板１表面
に溝７が形成される。
【００２４】図１（ｂ）で説明した反応生成物６は、シ
リコン、炭素、酸素およびフッ素等で構成されたポリマ
ーである。このポリマーは、反応ガスがハロゲン化合物
でのドライエッチングではエッチングされにくい。この
ために、本発明の特徴となっている上記のクリーニング
処理がなされないと、溝形成後の溝の底面にエッチング
荒れと同様な表面荒れが生じる。
リコン、炭素、酸素およびフッ素等で構成されたポリマ
ーである。このポリマーは、反応ガスがハロゲン化合物
でのドライエッチングではエッチングされにくい。この
ために、本発明の特徴となっている上記のクリーニング
処理がなされないと、溝形成後の溝の底面にエッチング
荒れと同様な表面荒れが生じる。
【００２５】これに対して、本発明の実施の形態では、
このような表面荒れは全く無く、深さの均一な溝が容易
に形成されるようになる。また、上記のクリーニング処
理でシリコン基板１のサイドエッチングは無く、高精度
で微細な溝が形成されるようになる。
このような表面荒れは全く無く、深さの均一な溝が容易
に形成されるようになる。また、上記のクリーニング処
理でシリコン基板１のサイドエッチングは無く、高精度
で微細な溝が形成されるようになる。
【００２６】次に、本発明の第２の実施の形態を図２と
図３に基づいて説明する。図２と図３は本発明の半導体
基板のエッチング方法を説明するための工程順の断面図
である。この場合は半導体基板のエッチング工程後に、
トレンチ素子分離領域が形成される。
図３に基づいて説明する。図２と図３は本発明の半導体
基板のエッチング方法を説明するための工程順の断面図
である。この場合は半導体基板のエッチング工程後に、
トレンチ素子分離領域が形成される。
【００２７】図２（ａ）に示すように、シリコン基板１
の表面にマスク絶縁膜８が形成される。ここで、マスク
絶縁膜８はＣＶＤ法で堆積される膜厚２００ｎｍ程度の
シリコン酸化膜である。そして、このマスク絶縁膜８上
にレジストマスク４が形成される。このレジストマスク
４には溝パターンが転写されている。
の表面にマスク絶縁膜８が形成される。ここで、マスク
絶縁膜８はＣＶＤ法で堆積される膜厚２００ｎｍ程度の
シリコン酸化膜である。そして、このマスク絶縁膜８上
にレジストマスク４が形成される。このレジストマスク
４には溝パターンが転写されている。
【００２８】次に、図２（ｂ）に示すように、レジスト
マスク４をエッチングマスクにしてマスク絶縁膜８がド
ライエッチングされ、シリコン基板１表面に開口５が形
成される。ここで、ドライエッチングの反応ガスとして
ＣＨ2 Ｆ2 とＣＯの混合ガスが使用される。この場合
も、このドライエッチングで開口５のシリコン基板１表
面に反応生成物６が形成される。
マスク４をエッチングマスクにしてマスク絶縁膜８がド
ライエッチングされ、シリコン基板１表面に開口５が形
成される。ここで、ドライエッチングの反応ガスとして
ＣＨ2 Ｆ2 とＣＯの混合ガスが使用される。この場合
も、このドライエッチングで開口５のシリコン基板１表
面に反応生成物６が形成される。
【００２９】次に、この第２の実施の形態では、図２
（ｃ）に示すように、レジストマスク４が公知の方法、
例えば、酸素プラズマでのアッシング方法で除去され
る。
（ｃ）に示すように、レジストマスク４が公知の方法、
例えば、酸素プラズマでのアッシング方法で除去され
る。
【００３０】先述したように、反応生成物６がシリコ
ン、炭素等で構成されたポリマーである場合には、この
反応生成物６ポリマーはそのまま残存するようになる。
ン、炭素等で構成されたポリマーである場合には、この
反応生成物６ポリマーはそのまま残存するようになる。
【００３１】次に、シリコン基板１をエッチングするド
ライエッチング装置で、本発明の特徴となるクリーニン
グ処理が施される。このクリーニング処理では、Ｈｅに
代わってＮｅ、Ａｒ等の質量の比較的に大きな不活性ガ
スが導入され、プラズマ放電されて行われる。このよう
にして、図２（ｄ）に示すように、開口５のシリコン基
板１表面は清浄化される。
ライエッチング装置で、本発明の特徴となるクリーニン
グ処理が施される。このクリーニング処理では、Ｈｅに
代わってＮｅ、Ａｒ等の質量の比較的に大きな不活性ガ
スが導入され、プラズマ放電されて行われる。このよう
にして、図２（ｄ）に示すように、開口５のシリコン基
板１表面は清浄化される。
【００３２】この場合には、第１の実施の形態とは異な
りレジストマスク４が除去されてからクリーニング処理
がなされる。このために比較的に質量の大きな不活性ガ
スが使用できる。そして、Ｈｅのプラズマで除去できな
いような反応生成物も容易に除去できるようになる。
りレジストマスク４が除去されてからクリーニング処理
がなされる。このために比較的に質量の大きな不活性ガ
スが使用できる。そして、Ｈｅのプラズマで除去できな
いような反応生成物も容易に除去できるようになる。
【００３３】次に、図３（ａ）に示すように、第１の実
施の形態で説明したのと同様に、反応ガスとしてＣｌ2
とＨＢｒの混合ガスが使用され、マスク絶縁膜８をエッ
チングマスクにシリコン基板１表面がドライエッチング
される。このようにして、シリコン基板１表面に溝７が
形成される。
施の形態で説明したのと同様に、反応ガスとしてＣｌ2
とＨＢｒの混合ガスが使用され、マスク絶縁膜８をエッ
チングマスクにシリコン基板１表面がドライエッチング
される。このようにして、シリコン基板１表面に溝７が
形成される。
【００３４】次に、マスク絶縁膜８が除去され、シリコ
ン基板１の全面が熱酸化されて、図３（ｂ）に示すよう
に表面絶縁膜９が形成される。ここで、表面絶縁膜９は
膜厚２０ｎｍ程度のシリコン酸化膜である。
ン基板１の全面が熱酸化されて、図３（ｂ）に示すよう
に表面絶縁膜９が形成される。ここで、表面絶縁膜９は
膜厚２０ｎｍ程度のシリコン酸化膜である。
【００３５】次に、全面にシリコン酸化膜がＣＶＤ法で
形成され、化学機械研磨（ＣＭＰ）法で不要な部分が研
削除去される。このようにして、図３（ｃ）に示すよう
に、シリコン基板１表面の溝７内に表面絶縁膜９を介在
して埋込み絶縁膜１０が充填される。このようにして、
シリコン基板１表面の所定の領域にトレンチ素子分離領
域が形成される。
形成され、化学機械研磨（ＣＭＰ）法で不要な部分が研
削除去される。このようにして、図３（ｃ）に示すよう
に、シリコン基板１表面の溝７内に表面絶縁膜９を介在
して埋込み絶縁膜１０が充填される。このようにして、
シリコン基板１表面の所定の領域にトレンチ素子分離領
域が形成される。
【００３６】本発明の第２の実施の形態でも、第１の実
施の形態で説明したように、溝７の底部の表面荒れは全
く無く、深さの均一な溝が容易にしかも高精度に形成さ
れるようになる。また、この場合には、除去の難しい反
応生成物でも容易にあるいは短時間で除去できるように
なる。
施の形態で説明したように、溝７の底部の表面荒れは全
く無く、深さの均一な溝が容易にしかも高精度に形成さ
れるようになる。また、この場合には、除去の難しい反
応生成物でも容易にあるいは短時間で除去できるように
なる。
【００３７】以上のような本発明の実施の形態では、反
応生成物の除去と溝の形成とが、同一のチャンバー内で
２ステップでもって行われている。本発明はこれに限る
ものでない。マルチチャンバーを備えたドライエッチン
グ装置で、反応生成物の除去と溝の形成とが別のチャン
バー内で行われてもよい。この場合には、プラズマ放電
の方法がチャンバー別に変えて適用できるために、クリ
ーニング処理と溝形成のエッチング処理とが全く異なる
方法で行えるようになる。そして、全体が効果的に行わ
れ、全工程が更に短縮されるようになる。
応生成物の除去と溝の形成とが、同一のチャンバー内で
２ステップでもって行われている。本発明はこれに限る
ものでない。マルチチャンバーを備えたドライエッチン
グ装置で、反応生成物の除去と溝の形成とが別のチャン
バー内で行われてもよい。この場合には、プラズマ放電
の方法がチャンバー別に変えて適用できるために、クリ
ーニング処理と溝形成のエッチング処理とが全く異なる
方法で行えるようになる。そして、全体が効果的に行わ
れ、全工程が更に短縮されるようになる。
【００３８】
【発明の効果】以上に説明したように、本発明の半導体
基板のエッチング方法は、半導体基板の表面に溝を形成
する方法であって、半導体基板の表面に所定のパターン
を有するドライエッチング用マスクを形成する工程と、
このマスクを有する半導体基板の表面にクリーニング処
理を施す工程とを有し、このクリーニング処理後に上記
のマスクを使用したドライエッチングで上記の溝を形成
するようになる。
基板のエッチング方法は、半導体基板の表面に溝を形成
する方法であって、半導体基板の表面に所定のパターン
を有するドライエッチング用マスクを形成する工程と、
このマスクを有する半導体基板の表面にクリーニング処
理を施す工程とを有し、このクリーニング処理後に上記
のマスクを使用したドライエッチングで上記の溝を形成
するようになる。
【００３９】ここで、このクリーニング処理は、ヘリウ
ムガス、ネオンガスあるいはアルゴンガス等のプラズマ
中で行われる。
ムガス、ネオンガスあるいはアルゴンガス等のプラズマ
中で行われる。
【００４０】このために、上述した溝の底面にエッチン
グ荒れが生じその形状が悪くなるというようなことは皆
無になる。また、このように溝の深さの均一性は非常に
向上し、特に浅いトレンチ素子分離を上記の溝に形成し
ようとする場合に、その信頼性が高く充分な素子分離能
力を有するようなる。
グ荒れが生じその形状が悪くなるというようなことは皆
無になる。また、このように溝の深さの均一性は非常に
向上し、特に浅いトレンチ素子分離を上記の溝に形成し
ようとする場合に、その信頼性が高く充分な素子分離能
力を有するようなる。
【００４１】さらに、高精度で微細な溝が容易に形成で
きるようになり高精度な素子分離形成が可能になる。
きるようになり高精度な素子分離形成が可能になる。
【００４２】このようにして本発明は、簡便な方法でも
って、微細化あるいは高密度化される半導体装置の実現
を容易にする。
って、微細化あるいは高密度化される半導体装置の実現
を容易にする。
【図１】本発明の第１の実施の形態を説明するための製
造工程順の断面図である。
造工程順の断面図である。
【図２】本発明の第２の実施の形態を説明するための製
造工程順の断面図である。
造工程順の断面図である。
【図３】本発明の第２の実施の形態を説明するための製
造工程順の断面図である。
造工程順の断面図である。
【図４】従来の技術を説明するための製造工程順の断面
図である。
図である。
１，１１ シリコン基板 ２ 下地絶縁膜 ３ 保護絶縁膜 ４，１３ レジストマスク ５，１４ 開口 ６ 反応生成物 ７，１５ 溝 ８ マスク絶縁膜 ９ 表面絶縁膜 １０ 埋込み絶縁膜 １２ 自然酸化膜 １６ エッチング荒れ部
Claims (7)
- 【請求項１】 半導体基板の表面に溝を形成する方法で
あって、前記半導体基板の表面に所定のパターンを有す
るドライエッチング用マスクを形成する工程と、前記マ
スクを有する半導体基板の表面にクリーニング処理を施
す工程と、前記クリーニング処理後であって前記マスク
を使用したドライエッチングで前記溝を形成する工程
と、を含むことを特徴とする半導体基板のエッチング方
法。 - 【請求項２】 前記クリーニング処理が、不活性ガスの
プラズマ中で行われることを特徴とする請求項１記載の
半導体基板のエッチング方法。 - 【請求項３】 前記ドライエッチング用マスクがフォト
レジスト膜で構成され、前記不活性ガスがヘリウムガス
であることを特徴とする請求項２記載の半導体基板のエ
ッチング方法。 - 【請求項４】 前記ドライエッチング用マスクが無機絶
縁膜で構成され、前記不活性ガスがネオンガスあるいは
アルゴンガスであることを特徴とする請求項２記載の半
導体基板のエッチング方法。 - 【請求項５】 前記半導体基板の表面に無機絶縁膜とフ
ォトレジスト膜とが積層され前記フォトレジスト膜に前
記所定のパターンが転写され、さらに前記無機絶縁膜が
前記フォトレジスト膜をマスクにドライエッチングされ
て、前記ドライエッチング用マスクが形成されているこ
とを特徴とする請求項３または請求項４記載の半導体基
板のエッチング方法。 - 【請求項６】 前記無機絶縁膜のドライエッチングで半
導体基板の表面に形成される反応生成物が、前記クリー
ニング処理の工程で除去されることを特徴とする請求項
５記載の半導体基板のエッチング方法。 - 【請求項７】 前記半導体基板がシリコン基板であり、
前記無機絶縁膜がシリコン酸化膜であることを特徴とす
る請求項５または請求項６記載の半導体基板のエッチン
グ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4335198A JPH11243080A (ja) | 1998-02-25 | 1998-02-25 | 半導体基板のエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4335198A JPH11243080A (ja) | 1998-02-25 | 1998-02-25 | 半導体基板のエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11243080A true JPH11243080A (ja) | 1999-09-07 |
Family
ID=12661440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4335198A Pending JPH11243080A (ja) | 1998-02-25 | 1998-02-25 | 半導体基板のエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11243080A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003001577A1 (en) * | 2001-06-22 | 2003-01-03 | Tokyo Electron Limited | Dry-etching method |
| JP2003007679A (ja) * | 2001-06-22 | 2003-01-10 | Tokyo Electron Ltd | ドライエッチング方法 |
| WO2004024619A1 (ja) * | 2002-09-11 | 2004-03-25 | Tokyo Electron Limited | 基板処理方法 |
| JP2007220939A (ja) * | 2006-02-17 | 2007-08-30 | Tokyo Electron Ltd | 処理方法およびプラズマエッチング方法 |
| EP1902456A1 (de) * | 2005-07-06 | 2008-03-26 | Robert Bosch Gmbh | Reaktor zur durchführung eines ätzverfahrens für einen stapel von maskierten wafern und ätzverfahren |
| US7902078B2 (en) | 2006-02-17 | 2011-03-08 | Tokyo Electron Limited | Processing method and plasma etching method |
-
1998
- 1998-02-25 JP JP4335198A patent/JPH11243080A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003001577A1 (en) * | 2001-06-22 | 2003-01-03 | Tokyo Electron Limited | Dry-etching method |
| JP2003007679A (ja) * | 2001-06-22 | 2003-01-10 | Tokyo Electron Ltd | ドライエッチング方法 |
| US7183217B2 (en) | 2001-06-22 | 2007-02-27 | Tokyo Electron Limited | Dry-etching method |
| CN100403494C (zh) * | 2001-06-22 | 2008-07-16 | 东京毅力科创株式会社 | 干蚀刻方法 |
| US7531460B2 (en) | 2001-06-22 | 2009-05-12 | Tokyo Electron Limited | Dry-etching method |
| WO2004024619A1 (ja) * | 2002-09-11 | 2004-03-25 | Tokyo Electron Limited | 基板処理方法 |
| EP1902456A1 (de) * | 2005-07-06 | 2008-03-26 | Robert Bosch Gmbh | Reaktor zur durchführung eines ätzverfahrens für einen stapel von maskierten wafern und ätzverfahren |
| JP2009500836A (ja) * | 2005-07-06 | 2009-01-08 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | ウエハのスタックのエッチングを行うための反応装置 |
| JP2007220939A (ja) * | 2006-02-17 | 2007-08-30 | Tokyo Electron Ltd | 処理方法およびプラズマエッチング方法 |
| US7902078B2 (en) | 2006-02-17 | 2011-03-08 | Tokyo Electron Limited | Processing method and plasma etching method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6372655B2 (en) | Two etchant etch method | |
| US5942446A (en) | Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer | |
| US6284666B1 (en) | Method of reducing RIE lag for deep trench silicon etching | |
| JP2009076661A (ja) | 半導体装置の製造方法 | |
| US20070029284A1 (en) | Dry etching method, fabrication method for semiconductor device, and dry etching apparatus | |
| US20030096506A1 (en) | Method of controlling striations and CD loss in contact oxide etch | |
| JP2007134668A (ja) | 半導体素子のトレンチ形成方法及びそれを利用した半導体素子の素子分離方法 | |
| JPH1092798A (ja) | 単結晶シリコンのエッチング方法 | |
| US6872633B2 (en) | Deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to ≦0.10 microns | |
| KR20050060837A (ko) | 고밀도 플라즈마 화학기상증착 공정에 의한 갭 충전방법및 그 충전방법을 포함하는 집적 회로 소자의 제조방법 | |
| TWI251876B (en) | Method of pull back for forming shallow trench isolation | |
| JPH11243080A (ja) | 半導体基板のエッチング方法 | |
| US6673695B1 (en) | STI scheme to prevent fox recess during pre-CMP HF dip | |
| KR100842508B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| JP2004207286A (ja) | ドライエッチング方法および半導体装置の製造方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JP2003298049A (ja) | 半導体装置の製造方法 | |
| JP2002026020A (ja) | 半導体装置の製造方法 | |
| JP2602285B2 (ja) | 半導体装置の製造方法 | |
| TW415013B (en) | Method for fabricating shallow trench isolation capable of reducing the residues | |
| JP2006032801A (ja) | 半導体装置の製造方法 | |
| KR100617073B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0661190A (ja) | ドライエッチング方法 | |
| KR100364814B1 (ko) | 반도체소자의 트랜치 형성방법 | |
| JPH0353521A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000816 |