JP2602285B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2602285B2 JP2602285B2 JP63154466A JP15446688A JP2602285B2 JP 2602285 B2 JP2602285 B2 JP 2602285B2 JP 63154466 A JP63154466 A JP 63154466A JP 15446688 A JP15446688 A JP 15446688A JP 2602285 B2 JP2602285 B2 JP 2602285B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- etching
- plasma
- gate electrode
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造技術に関し、特に半導体
集積回路を形成する薄膜のドライエッチングに適用して
有効な技術に関するものである。
集積回路を形成する薄膜のドライエッチングに適用して
有効な技術に関するものである。
近年の高集積、高密度半導体装置の製造工程では、半
導体基板（以下、基板という）上に１μｍ以下の微細な
集積回路パターンを形成できる高精度なリソグラフィ技
術が要求されており、ホトレジストマスクを介して薄膜
をエッチングする工程では、マスク寸法からのずれの少
ない垂直形状のエッチングが可能となる反応性イオンエ
ッチング（Reactive Ion Etching 以下、RIEという）
方式が主流となっている。
導体基板（以下、基板という）上に１μｍ以下の微細な
集積回路パターンを形成できる高精度なリソグラフィ技
術が要求されており、ホトレジストマスクを介して薄膜
をエッチングする工程では、マスク寸法からのずれの少
ない垂直形状のエッチングが可能となる反応性イオンエ
ッチング（Reactive Ion Etching 以下、RIEという）
方式が主流となっている。
上記RIEは、プラズマを発生させた処理空間内で基板
にバイアスを印加し、これによって加速されたイオンを
基板に垂直に衝突させて薄膜をエッチングする方式であ
り、イオン衝撃を受けたレジストの分解生成物や気相雰
囲気中のポリマーが薄膜の側壁に付着する、いわゆる側
壁保護膜反応によって側壁が中性ラジカルによりエッチ
ングされるのを防ぐため、マスク寸法からのずれの少な
い異方性エッチングを実現することができる。
にバイアスを印加し、これによって加速されたイオンを
基板に垂直に衝突させて薄膜をエッチングする方式であ
り、イオン衝撃を受けたレジストの分解生成物や気相雰
囲気中のポリマーが薄膜の側壁に付着する、いわゆる側
壁保護膜反応によって側壁が中性ラジカルによりエッチ
ングされるのを防ぐため、マスク寸法からのずれの少な
い異方性エッチングを実現することができる。
また、上記RIEに用いるドライエッチング装置として
は、従来より平行平板形ドライエッチング装置が知られ
ており、近年は、例えば、特開昭62−14429号公報に記
載されているようなマイクロ波プラズマエッチング装置
なども用いられるようになっている。
は、従来より平行平板形ドライエッチング装置が知られ
ており、近年は、例えば、特開昭62−14429号公報に記
載されているようなマイクロ波プラズマエッチング装置
なども用いられるようになっている。
本発明者は、下地に急峻な段差部を有する基板上の薄
膜を上記RIE方式でエッチング加工する際、下記のよう
な問題が生ずることを見出した。
膜を上記RIE方式でエッチング加工する際、下記のよう
な問題が生ずることを見出した。
例えば、MOS形DRAM（Dynamic random access memor
y）の製造工程では、まず、第５図（ａ）に示すよう
に、基板50のSiO2膜51の表面にポリシリコンなどからな
る第一ゲート電極（プレート電極）52を形成し、第二ゲ
ートSiO2膜53と層間SiO2膜54とを形成した後、基板50の
表面にポリシリコンなどからなる第二ゲート電極用薄膜
55を被着する。
y）の製造工程では、まず、第５図（ａ）に示すよう
に、基板50のSiO2膜51の表面にポリシリコンなどからな
る第一ゲート電極（プレート電極）52を形成し、第二ゲ
ートSiO2膜53と層間SiO2膜54とを形成した後、基板50の
表面にポリシリコンなどからなる第二ゲート電極用薄膜
55を被着する。
ここで、第一ゲート電極52の端部には、第二ゲート電
極用薄膜55のステップカバレージを向上させるため、あ
らかじめ所定の角度（θ）の傾斜を設けておくのが通常
である。
極用薄膜55のステップカバレージを向上させるため、あ
らかじめ所定の角度（θ）の傾斜を設けておくのが通常
である。
次に、第５図（ｂ）に示すように、第二ゲート電極用
薄膜55の所定箇所にホトレジストパターン56を形成し、
側壁保護膜反応を利用したRIEによって、第二ゲート電
極57を形成する。
薄膜55の所定箇所にホトレジストパターン56を形成し、
側壁保護膜反応を利用したRIEによって、第二ゲート電
極57を形成する。
このとき、第一ゲート電極52の段差部では、第５図
（ａ）に示すように、第二ゲート電極用薄膜55の垂直方
向の膜厚（t1）が平坦部での膜厚（t2）よりも厚い（t2
＝t1/cosθ）ため、段差部の傾斜面に第二ゲート電極用
薄膜55の一部が残ってしまう（エッチ残り）。
（ａ）に示すように、第二ゲート電極用薄膜55の垂直方
向の膜厚（t1）が平坦部での膜厚（t2）よりも厚い（t2
＝t1/cosθ）ため、段差部の傾斜面に第二ゲート電極用
薄膜55の一部が残ってしまう（エッチ残り）。
このエッチ残りは、従来、オーバーエッチングによっ
て除去していたが、RIEでは、SiO2に対するポリシリコ
ンのエッチング速度比（選択比）が10程度と小さいた
め、このオーバーエッチングによって、平坦部に露出し
た薄い第二ゲートSiO2膜53、さらにはその下層の基板50
までもが削られてしまい（第５図（ｃ））、その結果、
基板50が損傷を受けてしまうという問題が生じている。
て除去していたが、RIEでは、SiO2に対するポリシリコ
ンのエッチング速度比（選択比）が10程度と小さいた
め、このオーバーエッチングによって、平坦部に露出し
た薄い第二ゲートSiO2膜53、さらにはその下層の基板50
までもが削られてしまい（第５図（ｃ））、その結果、
基板50が損傷を受けてしまうという問題が生じている。
このオーバーエッチングによる下地の損傷は、半導体
装置の微細化に伴って第二ゲートSiO2膜が薄膜化するに
つれ、一層深刻な問題となる。
装置の微細化に伴って第二ゲートSiO2膜が薄膜化するに
つれ、一層深刻な問題となる。
本発明は、上記した問題点に着目してなされたもので
あり、その目的は、平坦部と段差部とを有する下地の表
面に被着された薄膜をエッチングして段差部の近傍に薄
膜パターンを形成する際、平坦部の下地をオーバーエッ
チングすることなく、段差部の薄膜を除去することがで
きるエッチング技術を提供することにある。
あり、その目的は、平坦部と段差部とを有する下地の表
面に被着された薄膜をエッチングして段差部の近傍に薄
膜パターンを形成する際、平坦部の下地をオーバーエッ
チングすることなく、段差部の薄膜を除去することがで
きるエッチング技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろ
う。
明細書の記述および添付図面から明らかになるであろ
う。
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、次の通りである。
要を簡単に説明すれば、次の通りである。
すなわち、下地の段差部に傾斜を設けた後、基板の表
面に薄膜を堆積し、次いで、上記薄膜の表面にホトレジ
ストパターンを形成した後、前記薄膜の側壁にはポリマ
ーが被着するが、前記段差部にはポリマーが被着しない
条件で、前記薄膜を前記下地の平坦部が露出するまでエ
ッチングし、次いで、上記下地に対する選択比の高いラ
ジカル種を用いたプラズマモードの等方性エッチングで
上記段差部の傾斜面に残った薄膜を除去するエッチング
方法である。
面に薄膜を堆積し、次いで、上記薄膜の表面にホトレジ
ストパターンを形成した後、前記薄膜の側壁にはポリマ
ーが被着するが、前記段差部にはポリマーが被着しない
条件で、前記薄膜を前記下地の平坦部が露出するまでエ
ッチングし、次いで、上記下地に対する選択比の高いラ
ジカル種を用いたプラズマモードの等方性エッチングで
上記段差部の傾斜面に残った薄膜を除去するエッチング
方法である。
上記した手段によれば、平坦部の下地をオーバーエッ
チングすることなく、段差部表面の薄膜を除去すること
ができる。
チングすることなく、段差部表面の薄膜を除去すること
ができる。
その際、プラズマ形成手段とイオンエネルギーとを独
立に制御できるマイクロ波プラズマエッチング装置を用
いて反応性イオンモードの異方性エッチングとプラズマ
モードの等方性エッチングとを同一処理空間で連続して
行うことにより、エッチングのスループット向上と基板
の汚染防止とが達成される。
立に制御できるマイクロ波プラズマエッチング装置を用
いて反応性イオンモードの異方性エッチングとプラズマ
モードの等方性エッチングとを同一処理空間で連続して
行うことにより、エッチングのスループット向上と基板
の汚染防止とが達成される。
第１図（ａ）〜（ｅ）は、本発明の一実施例である半
導体装置の製造方法を示す半導体基板の断面図、第２図
は、本実施例で用いるマイクロ波プラズマエッチング装
置の略正面図、第３図は、下地段差部の傾斜角度とその
表面に堆積されたポリマーの膜厚との関係を示すグラフ
図、第４図は、マイクロ波プラズマエッチング装置の高
周波電力とポリシリコン/SiO2のエッチング速度比との
関係を示すグラフ図である。
導体装置の製造方法を示す半導体基板の断面図、第２図
は、本実施例で用いるマイクロ波プラズマエッチング装
置の略正面図、第３図は、下地段差部の傾斜角度とその
表面に堆積されたポリマーの膜厚との関係を示すグラフ
図、第４図は、マイクロ波プラズマエッチング装置の高
周波電力とポリシリコン/SiO2のエッチング速度比との
関係を示すグラフ図である。
以下、MOS形DRAMの製造方法に適用された本実施例を
説明する。
説明する。
まず、p-形シリコン単結晶基板１の表面にSiO2絶縁膜
２を形成し、CVD法を用いてその表面にSi3N4膜３を被着
した後、ホトレジストマスクを用いたドライエッチング
を行って、後にトランジスタが形成される領域にSi3N4
膜３を残す。次いで、基板１の表面からホウ素（Ｂ）イ
オンを打ち込んでチャネルストッパ領域４を形成した
後、基板１の表面を湿式酸化して素子分離用のフィール
ド絶縁膜５を形成する（第１図（ａ））。
２を形成し、CVD法を用いてその表面にSi3N4膜３を被着
した後、ホトレジストマスクを用いたドライエッチング
を行って、後にトランジスタが形成される領域にSi3N4
膜３を残す。次いで、基板１の表面からホウ素（Ｂ）イ
オンを打ち込んでチャネルストッパ領域４を形成した
後、基板１の表面を湿式酸化して素子分離用のフィール
ド絶縁膜５を形成する（第１図（ａ））。
次に、Si3N4膜３を除去した後、CVD法を用いて基板１
の表面にポリシリコンからなる薄膜を被着し、リン
（Ｐ）処理によってこのポリシリコン膜を低抵抗化した
後、ホトレジストマスクを用いたドライエッチングを行
い、キャパシタの第一ゲート電極（プレート電極）６を
形成する。
の表面にポリシリコンからなる薄膜を被着し、リン
（Ｐ）処理によってこのポリシリコン膜を低抵抗化した
後、ホトレジストマスクを用いたドライエッチングを行
い、キャパシタの第一ゲート電極（プレート電極）６を
形成する。
次に、第一ゲート電極６が被着していない領域のSiO2
絶縁膜２をフッ酸−フッ化アンモニウム混合液などで除
去した後、湿式熱酸化法を用いて新たに第二ゲートSiO2
膜７を形成し、同時に第一ゲート電極６の表面に層間Si
O2膜８を形成する（第１図（ｂ））。
絶縁膜２をフッ酸−フッ化アンモニウム混合液などで除
去した後、湿式熱酸化法を用いて新たに第二ゲートSiO2
膜７を形成し、同時に第一ゲート電極６の表面に層間Si
O2膜８を形成する（第１図（ｂ））。
その際、層間SiO2膜８で被覆された第一ゲート電極６
の段差部Ｓの傾斜角（θ）が75度以下となるよう、あら
かじめ第一ゲート電極６を形成する際、その端部に傾斜
を設けておく。
の段差部Ｓの傾斜角（θ）が75度以下となるよう、あら
かじめ第一ゲート電極６を形成する際、その端部に傾斜
を設けておく。
次に、CVD法を用いて基板１の表面にポリシリコンか
らなる第二ゲート電極用薄膜９を被着し、リン（Ｐ）処
理によってこの第二ゲート電極用薄膜９を低抵抗化した
後、その表面の所定箇所にホトレジストパターン10を形
成する（第１図（ｃ））。
らなる第二ゲート電極用薄膜９を被着し、リン（Ｐ）処
理によってこの第二ゲート電極用薄膜９を低抵抗化した
後、その表面の所定箇所にホトレジストパターン10を形
成する（第１図（ｃ））。
次に、上記第二ゲート電極用薄膜９をエッチングする
ためのマイクロ波プラズマエッチング装置30の構成を第
２図を用いて説明する。
ためのマイクロ波プラズマエッチング装置30の構成を第
２図を用いて説明する。
石英からなる透明な放電管31と、エッチングガスを導
入するためのガス導入管32と、排気管33とを備えた真空
処理容器34の内部中央には、電極を兼ねた試料台35が設
置され、この試料台35と上記放電管31との間に処理空間
Ｔが形成されている。
入するためのガス導入管32と、排気管33とを備えた真空
処理容器34の内部中央には、電極を兼ねた試料台35が設
置され、この試料台35と上記放電管31との間に処理空間
Ｔが形成されている。
放電管31の上方に設置された導波管36の奥端部には、
プラズマ形成手段の一部を構成するマイクロ波発生器37
が取り付けられ、このマイクロ波発生器37で発生した、
例えば、周波数2.45G Hzのマイクロ波が導波管36を経て
処理空間Ｔに導入されるようになっている。また、導波
管36の外周部において放電管31の近傍には、プラズマ形
成手段の一部を構成する電磁コイル38が設置されてい
る。
プラズマ形成手段の一部を構成するマイクロ波発生器37
が取り付けられ、このマイクロ波発生器37で発生した、
例えば、周波数2.45G Hzのマイクロ波が導波管36を経て
処理空間Ｔに導入されるようになっている。また、導波
管36の外周部において放電管31の近傍には、プラズマ形
成手段の一部を構成する電磁コイル38が設置されてい
る。
試料台35の外周には、一端が試料台35の周辺近傍に位
置し、他端が接地された固定電位付与電極39が取り付け
られている。また、試料台35の下端には、イオンエネル
ギー制御手段である高周波電源40がマッチング回路41を
介して接続されている。さらに、導波管36の下端部外側
には、発光モニタ42が設置され、エッチングの進行状況
が外部から観測できるようになっている。
置し、他端が接地された固定電位付与電極39が取り付け
られている。また、試料台35の下端には、イオンエネル
ギー制御手段である高周波電源40がマッチング回路41を
介して接続されている。さらに、導波管36の下端部外側
には、発光モニタ42が設置され、エッチングの進行状況
が外部から観測できるようになっている。
上記構成からなるマイクロ波プラズマエッチング装置
30を用いてエッチングを行うには、真空処理容器34の内
部を排気した後、ガス導入管32から所定のエッチングガ
スを導入する一方、マイクロ波発生器37で発生したマイ
クロ波を処理空間Ｔに導入し、必要に応じて電磁コイル
38で磁界を発生させる。
30を用いてエッチングを行うには、真空処理容器34の内
部を排気した後、ガス導入管32から所定のエッチングガ
スを導入する一方、マイクロ波発生器37で発生したマイ
クロ波を処理空間Ｔに導入し、必要に応じて電磁コイル
38で磁界を発生させる。
すると、処理空間Ｔにプラズマが発生し、エッチング
ガスから解離生成した電気的に中性なフリーラジカルに
よるプラズマモードの等方性エッチングが開始される。
また、試料台35に所定の高周波電力を印加してイオンエ
ネルギーを加速することにより、反応性イオンモードの
異方性エッチングを行うこともできる。
ガスから解離生成した電気的に中性なフリーラジカルに
よるプラズマモードの等方性エッチングが開始される。
また、試料台35に所定の高周波電力を印加してイオンエ
ネルギーを加速することにより、反応性イオンモードの
異方性エッチングを行うこともできる。
このように、上記マイクロ波プラズマエッチング装置
30は、プラズマ形成手段とイオンエネルギー制御手段と
を互いに独立に制御することができるため、プラズマモ
ードのエッチングと反応性イオンモードのエッチングと
を同一の真空処理容器34の内部で連続して行うことがで
きる、という従来の平行平板形ドライエッチング装置に
ない利点を備えているのが特徴である。
30は、プラズマ形成手段とイオンエネルギー制御手段と
を互いに独立に制御することができるため、プラズマモ
ードのエッチングと反応性イオンモードのエッチングと
を同一の真空処理容器34の内部で連続して行うことがで
きる、という従来の平行平板形ドライエッチング装置に
ない利点を備えているのが特徴である。
次に、上記マイクロ波プラズマエッチング装置30を用
いた第二ゲート電極用薄膜９のエッチング工程を説明す
る。
いた第二ゲート電極用薄膜９のエッチング工程を説明す
る。
まず、前述した工程（ホトレジストパターン10の形
成）が完了した基板１を試料台35に載置し、真空処理容
器34の内部を排気した後、例えば、六フッ化イオウ（SF
6）とトリクロロトリフルオロエタン（C2Cl3F3）との混
合ガスからなるエッチングガスを真空処理容器34の内部
に導入する。
成）が完了した基板１を試料台35に載置し、真空処理容
器34の内部を排気した後、例えば、六フッ化イオウ（SF
6）とトリクロロトリフルオロエタン（C2Cl3F3）との混
合ガスからなるエッチングガスを真空処理容器34の内部
に導入する。
次いで、前記した手順に従い、処理空間Ｔにプラズマ
を発生させるとともに、試料台35に高周波電力を印加
し、第二ゲート電極用薄膜９を反応性イオンモードでエ
ッチングする。
を発生させるとともに、試料台35に高周波電力を印加
し、第二ゲート電極用薄膜９を反応性イオンモードでエ
ッチングする。
このときのエッチング条件は、例えば、SF6/（SF6＋C
2Cl3F3）＝0.1〜0.2,高周波電力＝0.6〜1.3W/cm2,ガス
圧＝約1Paである。
2Cl3F3）＝0.1〜0.2,高周波電力＝0.6〜1.3W/cm2,ガス
圧＝約1Paである。
このエッチング工程では、エッチングガス中のC2Cl3F
3から解離生成した炭素（Ｃ）やフッ素（Ｆ）、あるい
はホトレジストの分解生成物である炭素（Ｃ）などが重
合してポリマーが形成され、これが基板１の表面に堆積
する。
3から解離生成した炭素（Ｃ）やフッ素（Ｆ）、あるい
はホトレジストの分解生成物である炭素（Ｃ）などが重
合してポリマーが形成され、これが基板１の表面に堆積
する。
その際、基板１の表面の平坦部では、エッチングガス
から解離生成したイオンが基板１に対して垂直方向に加
速されるため、堆積したポリマーは、イオンの衝撃によ
って速やかに除去される。
から解離生成したイオンが基板１に対して垂直方向に加
速されるため、堆積したポリマーは、イオンの衝撃によ
って速やかに除去される。
また、第３図は、第一ゲート電極６の段差部Ｓの傾斜
角（θ）とこの段差部Ｓの表面に堆積されたポリマーの
膜厚との関係を示すグラフ図であるが、この図から明ら
かなように、段差部Ｓの傾斜角（θ）が本実施例のよう
に75度以下の場合には、堆積したポリマーは、平坦部同
様、イオンの衝撃によって速やかに除去される。
角（θ）とこの段差部Ｓの表面に堆積されたポリマーの
膜厚との関係を示すグラフ図であるが、この図から明ら
かなように、段差部Ｓの傾斜角（θ）が本実施例のよう
に75度以下の場合には、堆積したポリマーは、平坦部同
様、イオンの衝撃によって速やかに除去される。
一方、ホトレジストパターン10の側壁およびその下方
の第二ゲート電極用薄膜９の側壁にはイオンの入射が殆
どないため、堆積したポリマーは側壁保護膜11として残
る。
の第二ゲート電極用薄膜９の側壁にはイオンの入射が殆
どないため、堆積したポリマーは側壁保護膜11として残
る。
その結果、第１図（ｄ）に示すように、平坦部の第二
ゲートSiO2膜７が露出した時点でエッチングを停止する
と、ホトレジストパターン10の下方には、その寸法通り
の第二ゲート電極12が形成されるが、第一ゲート電極６
の段差部Ｓでは、第二ゲート電極用薄膜９の垂直方向の
膜厚が平坦部での膜厚よりも厚いため、その傾斜面に第
二ゲート電極用薄膜９の一部が残る。なお、第二ゲート
SiO2膜７が露出したことは、例えば、エッチングガスか
ら解離生成したSiFラジカルの発光強度を発光モニタ42
で監視することによって確認することができる。
ゲートSiO2膜７が露出した時点でエッチングを停止する
と、ホトレジストパターン10の下方には、その寸法通り
の第二ゲート電極12が形成されるが、第一ゲート電極６
の段差部Ｓでは、第二ゲート電極用薄膜９の垂直方向の
膜厚が平坦部での膜厚よりも厚いため、その傾斜面に第
二ゲート電極用薄膜９の一部が残る。なお、第二ゲート
SiO2膜７が露出したことは、例えば、エッチングガスか
ら解離生成したSiFラジカルの発光強度を発光モニタ42
で監視することによって確認することができる。
次に、試料台35への高周波電力の印加を停止し、SF6
ガス単独で等方性モードのエッチングを行う。
ガス単独で等方性モードのエッチングを行う。
このエッチング工程では、主としてエッチングガス中
のSF6から解離生成したフッ素ラジカルによって等方性
エッチングが進行し、段差部Ｓの傾斜面に残った第二ゲ
ート電極用薄膜９がエッチングされる（第１図
（ｅ））。
のSF6から解離生成したフッ素ラジカルによって等方性
エッチングが進行し、段差部Ｓの傾斜面に残った第二ゲ
ート電極用薄膜９がエッチングされる（第１図
（ｅ））。
その際、第二ゲート電極12は、側壁が壁側保護膜11に
よって保護されているため、サイドエッチングが防止さ
れ、その形状が保たれる。
よって保護されているため、サイドエッチングが防止さ
れ、その形状が保たれる。
また、第４図は、SiO2に対するポリシリコンのエッチ
ング速度比（選択比）と試料台に印加した高周波電力と
の関係を示すものであるが、この図から明らかなよう
に、フッ素ラジカルを主体とするプラズマモード（高周
波電力＝０）のエッチングでは、約200と非常に高い選
択比が得られるため、段差部Ｓの傾斜面に残った第二ゲ
ート電極用薄膜９を除去する際、平坦部の第二ゲートSi
O2膜７は殆どエッチングされず、従って、基板１に損傷
を与える虞れはない。
ング速度比（選択比）と試料台に印加した高周波電力と
の関係を示すものであるが、この図から明らかなよう
に、フッ素ラジカルを主体とするプラズマモード（高周
波電力＝０）のエッチングでは、約200と非常に高い選
択比が得られるため、段差部Ｓの傾斜面に残った第二ゲ
ート電極用薄膜９を除去する際、平坦部の第二ゲートSi
O2膜７は殆どエッチングされず、従って、基板１に損傷
を与える虞れはない。
以上詳述したように、第一ゲート電極６の段差部Ｓの
近傍に第二ゲート電極12を形成する際、あらかじめ段差
部Ｓに75度以下の傾斜角を設け、第二ゲート電極用薄膜
９を反応性イオンモードでエッチングして平坦部の第二
ゲートSiO2膜７を露出させた後、段差部Ｓの傾斜面に残
った第二ゲート電極用薄膜９をフッ素ラジカルを主体と
するプラズマモードでエッチングすることにより、基板
１に損傷を与えることなく、レジスト寸法通りの第二ゲ
ート電極12を形成することができる。
近傍に第二ゲート電極12を形成する際、あらかじめ段差
部Ｓに75度以下の傾斜角を設け、第二ゲート電極用薄膜
９を反応性イオンモードでエッチングして平坦部の第二
ゲートSiO2膜７を露出させた後、段差部Ｓの傾斜面に残
った第二ゲート電極用薄膜９をフッ素ラジカルを主体と
するプラズマモードでエッチングすることにより、基板
１に損傷を与えることなく、レジスト寸法通りの第二ゲ
ート電極12を形成することができる。
また、本実施例では、プラズマ形成手段とイオンエネ
ルギーとを独立に制御できるマイクロ波プラズマエッチ
ング装置30を用いたので、反応性イオンモードのエッチ
ングとプラズマモードのエッチングとを同一の真空処理
容器34の内部で連続して行うことができ、これにより、
エッチングのスループットが向上するとともに、基板１
の汚染を防止することができる。
ルギーとを独立に制御できるマイクロ波プラズマエッチ
ング装置30を用いたので、反応性イオンモードのエッチ
ングとプラズマモードのエッチングとを同一の真空処理
容器34の内部で連続して行うことができ、これにより、
エッチングのスループットが向上するとともに、基板１
の汚染を防止することができる。
以上、本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は、前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。
き具体的に説明したが、本発明は、前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。
例えば、反応性イオンモードのエッチングを行う際に
用いるエッチングガスは、前記実施例で用いた混合ガス
に限定されるものではなく、SF6＋C2Cl4F2,SF6CCl4,NF3
＋C2Cl4F2,NF3＋CCl4など、第二ゲート電極の側壁に保
護膜を形成することができるガス種であれば、いずれを
使用してもよい。
用いるエッチングガスは、前記実施例で用いた混合ガス
に限定されるものではなく、SF6＋C2Cl4F2,SF6CCl4,NF3
＋C2Cl4F2,NF3＋CCl4など、第二ゲート電極の側壁に保
護膜を形成することができるガス種であれば、いずれを
使用してもよい。
プラズマイオンモードのエッチングを行う際に用いる
エッチングガスも、前記実施例で用いたSF6に限定され
るものではなく、NF3など、フッ素ガスを効率良く解離
生成することができるガス種であれば、いずれも使用し
てもよい。また、これらのガスとC2Cl3F等の混合ガスで
も良い。
エッチングガスも、前記実施例で用いたSF6に限定され
るものではなく、NF3など、フッ素ガスを効率良く解離
生成することができるガス種であれば、いずれも使用し
てもよい。また、これらのガスとC2Cl3F等の混合ガスで
も良い。
その際、第二ゲート電極用薄膜がポリシリコン以外の
材料で構成されている場合は、それに適したエッチング
ガスを選定できることはいうまでもない。
材料で構成されている場合は、それに適したエッチング
ガスを選定できることはいうまでもない。
また、プラズマイオンモードのエッチングを行う際、
高周波電力の印加を必ずしも停止する必要はなく、下地
の薄膜材料やその膜厚に応じて最適の電力を印加すれば
よい。
高周波電力の印加を必ずしも停止する必要はなく、下地
の薄膜材料やその膜厚に応じて最適の電力を印加すれば
よい。
さらに、エッチング装置も前記実施例で用いたマイク
ロ波プラズマエッチング装置に限定されるものではな
く、プラズマ中に挿入したグリッドでイオンエネルギー
を制御する方式のエッチング装置など、プラズマ形成手
段とイオンエネルギーとを独立に制御することができる
他のエッチング装置を用いてもよい。
ロ波プラズマエッチング装置に限定されるものではな
く、プラズマ中に挿入したグリッドでイオンエネルギー
を制御する方式のエッチング装置など、プラズマ形成手
段とイオンエネルギーとを独立に制御することができる
他のエッチング装置を用いてもよい。
以上の説明では、主として本発明者によってなされた
発明を、その利用分野となったMOS形DRAMのゲート電極
形成工程に適用した場合について説明したが、本発明
は、これに限定されるものではなく、下地に平坦部と段
差部とを有する基板上に堆積された薄膜をエッチングし
て段差部の近傍に所定の薄膜パターンを形成する工程を
含むすべての半導体製造プロセスに適用することができ
る。
発明を、その利用分野となったMOS形DRAMのゲート電極
形成工程に適用した場合について説明したが、本発明
は、これに限定されるものではなく、下地に平坦部と段
差部とを有する基板上に堆積された薄膜をエッチングし
て段差部の近傍に所定の薄膜パターンを形成する工程を
含むすべての半導体製造プロセスに適用することができ
る。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
って得られる効果を簡単に説明すれば、下記の通りであ
る。
すなわち、下地に平坦部と段差部とを有する基板上に
堆積された薄膜をエッチングして所定の薄膜パターンを
形成する際、あらかじめ段差部に75度以下の傾斜を設け
た後、基板の表面に薄膜を堆積し、次いで、上記薄膜の
表面にホトレジストパターンを形成した後、薄膜の側壁
にポリマーを形成しながら下地の平坦部が露出するまで
異方性エッチングを行い、次いで、下地に対する選択比
の高いラジカル種を用いたプラズマモードの等方性エッ
チングで段差部の傾斜面に残った薄膜を除去することに
より、平坦部の下地をオーバーエッチングすることな
く、かつ、形成された薄膜パターンにサイドエッチング
を生ずることなく、段差部表面の薄膜を除去することが
できる。
堆積された薄膜をエッチングして所定の薄膜パターンを
形成する際、あらかじめ段差部に75度以下の傾斜を設け
た後、基板の表面に薄膜を堆積し、次いで、上記薄膜の
表面にホトレジストパターンを形成した後、薄膜の側壁
にポリマーを形成しながら下地の平坦部が露出するまで
異方性エッチングを行い、次いで、下地に対する選択比
の高いラジカル種を用いたプラズマモードの等方性エッ
チングで段差部の傾斜面に残った薄膜を除去することに
より、平坦部の下地をオーバーエッチングすることな
く、かつ、形成された薄膜パターンにサイドエッチング
を生ずることなく、段差部表面の薄膜を除去することが
できる。
【図面の簡単な説明】 第１図（ａ）〜（ｅ）は本発明の一実施例である半導体
装置の製造方法を示す半導体基板の断面図、 第２図は本実施例で用いるマイクロ波プラズマエッチン
グ装置の略正面図、 第３図は下地段差部の傾斜角度とその表面に堆積された
ポリマーの膜厚との関係を示すグラフ図、 第４図はマイクロ波プラズマエッチング装置の高周波電
力とポリシリコン/SiO2のエッチング速度比との関係を
示すグラフ図、 第５図（ａ）〜（ｃ）は従来のMOS形DRAMの製造工程を
示す半導体基板の断面図である。 １……半導体基板、2,51……SiO2絶縁膜、３……Si3N4
膜、４……チャネルストッパ領域、５……フィールド絶
縁膜、6,52……第一ゲート電極、7,53……第二ゲートSi
O2膜、8,54……層間SiO2膜、9,55……第二ゲート電極用
薄膜、10,56……ホトレジストパターン、11……側壁保
護膜、12,57……第二ゲート電極、30……マイクロ波プ
ラズマエッチング装置、31……放電管、32……ガス導入
管、33……排気管、34……真空処理室、35……試料台
（電極）、36……導波管、37……マイクロ波発生装置、
38……電磁コイル、39……固定電位付与電極、40……高
周波電源、41……マッチング回路、42……発光モニタ、
Ｓ……段差部、Ｔ……処理空間。
装置の製造方法を示す半導体基板の断面図、 第２図は本実施例で用いるマイクロ波プラズマエッチン
グ装置の略正面図、 第３図は下地段差部の傾斜角度とその表面に堆積された
ポリマーの膜厚との関係を示すグラフ図、 第４図はマイクロ波プラズマエッチング装置の高周波電
力とポリシリコン/SiO2のエッチング速度比との関係を
示すグラフ図、 第５図（ａ）〜（ｃ）は従来のMOS形DRAMの製造工程を
示す半導体基板の断面図である。 １……半導体基板、2,51……SiO2絶縁膜、３……Si3N4
膜、４……チャネルストッパ領域、５……フィールド絶
縁膜、6,52……第一ゲート電極、7,53……第二ゲートSi
O2膜、8,54……層間SiO2膜、9,55……第二ゲート電極用
薄膜、10,56……ホトレジストパターン、11……側壁保
護膜、12,57……第二ゲート電極、30……マイクロ波プ
ラズマエッチング装置、31……放電管、32……ガス導入
管、33……排気管、34……真空処理室、35……試料台
（電極）、36……導波管、37……マイクロ波発生装置、
38……電磁コイル、39……固定電位付与電極、40……高
周波電源、41……マッチング回路、42……発光モニタ、
Ｓ……段差部、Ｔ……処理空間。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 広部 嘉道 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (56)参考文献 特開 昭63−79346（ＪＰ，Ａ) 特開 昭61−61423（ＪＰ，Ａ)
Claims (3)
- 【請求項１】下地に平坦部と段差部とを有する半導体基
板上に堆積された薄膜をエッチングして所定の薄膜パタ
ーンを形成する際、あらかじめ前記段差部に傾斜を設け
た後、前記半導体基板の表面に薄膜を堆積し、次いで、
前記薄膜の表面にホトレジストパターンを形成した後、
前記薄膜の側壁にはポリマーが被着するが、前記段差部
にはポリマーが被着しない条件で、前記薄膜を前記下地
の平坦部が露出するまでエッチングし、次いで、前記下
地に対する選択比の高いラジカル種を用いたプラズマモ
ードの等方性エッチングで前記段差部の傾斜面に残った
薄膜を除去することを特徴とする半導体装置の製造方
法。 - 【請求項２】段差部に75度以下の傾斜を設けることを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】マイクロ波発生器と処理空間の周囲に配置
された磁場発生コイルとからなるプラズマ形成手段と、
高周波電源からなるイオンエネルギー制御手段とを備
え、前記プラズマ形成手段とイオンエネルギー制御手段
とが独立に制御できるマイクロ波プラズマエッチング装
置を用いることを特徴とする請求項１記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154466A JP2602285B2 (ja) | 1988-06-21 | 1988-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154466A JP2602285B2 (ja) | 1988-06-21 | 1988-06-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH023924A JPH023924A (ja) | 1990-01-09 |
| JP2602285B2 true JP2602285B2 (ja) | 1997-04-23 |
Family
ID=15584861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63154466A Expired - Lifetime JP2602285B2 (ja) | 1988-06-21 | 1988-06-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2602285B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2679424B2 (ja) * | 1991-03-06 | 1997-11-19 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2509412B2 (ja) * | 1991-05-09 | 1996-06-19 | サムスン エレクトロニクス カンパニー リミテッド | 半導体装置の製造方法 |
-
1988
- 1988-06-21 JP JP63154466A patent/JP2602285B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH023924A (ja) | 1990-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5302236A (en) | Method of etching object to be processed including oxide or nitride portion | |
| US5404079A (en) | Plasma generating apparatus | |
| US5472564A (en) | Method of dry etching with hydrogen bromide or bromide | |
| JP2915807B2 (ja) | 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング | |
| US4473435A (en) | Plasma etchant mixture | |
| US5811357A (en) | Process of etching an oxide layer | |
| US4734157A (en) | Selective and anisotropic dry etching | |
| US6143649A (en) | Method for making semiconductor devices having gradual slope contacts | |
| KR20010049274A (ko) | 종횡비가 높은 개구에 대한 반응성 플라즈마 에칭 세정 | |
| JPS5941841A (ja) | デバイスの製造方法 | |
| JPH0982687A (ja) | 半導体装置の製造方法 | |
| US5759921A (en) | Integrated circuit device fabrication by plasma etching | |
| US5880033A (en) | Method for etching metal silicide with high selectivity to polysilicon | |
| US6136722A (en) | Plasma etching method for forming hole in masked silicon dioxide | |
| US6784111B2 (en) | Etching methods and apparatus and substrate assemblies produced therewith | |
| US6020111A (en) | Method of manufacturing semiconductor device with patterned lamination of Si film and metal film | |
| KR100595090B1 (ko) | 포토레지스트 마스크를 사용한 개선된 엣칭방법 | |
| JP2602285B2 (ja) | 半導体装置の製造方法 | |
| JP3323190B2 (ja) | ドライエッチング方法、半導体装置の製造方法及びドライエッチング装置 | |
| JPH0458176B2 (ja) | ||
| JPS6248759B2 (ja) | ||
| JPH11243080A (ja) | 半導体基板のエッチング方法 | |
| JP3124599B2 (ja) | エッチング方法 | |
| JP3002033B2 (ja) | ドライエッチング方法 | |
| JPS6230323A (ja) | 微細加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |