JPH11233849A - 磁電変換素子およびその製造方法 - Google Patents
磁電変換素子およびその製造方法Info
- Publication number
- JPH11233849A JPH11233849A JP10031823A JP3182398A JPH11233849A JP H11233849 A JPH11233849 A JP H11233849A JP 10031823 A JP10031823 A JP 10031823A JP 3182398 A JP3182398 A JP 3182398A JP H11233849 A JPH11233849 A JP H11233849A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- conversion element
- magnetoelectric conversion
- conductive object
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 樹脂で覆われ、かつ極めて小さな投影面積や
薄型化を可能とし、さらに実装の良否の判定が破壊せず
に各種光学的手段によって観察することが可能となる磁
電変換素子と、一括して製造しうる該磁電変換素子の製
造方法を提供すること。 【解決手段】 磁電変換素子は、基板上に磁気を感ずる
半導体薄膜３と内部電極２を備え、該内部電極の上に該
内部電極と同質または異質の導電性物体として金属性ボ
ール４が形成され、かつ樹脂５により覆われ、該導電性
物体の少なくとも一部が該樹脂の表面および横側面に露
出しており、その露出した部分７，１０が外部電極とな
る。
薄型化を可能とし、さらに実装の良否の判定が破壊せず
に各種光学的手段によって観察することが可能となる磁
電変換素子と、一括して製造しうる該磁電変換素子の製
造方法を提供すること。 【解決手段】 磁電変換素子は、基板上に磁気を感ずる
半導体薄膜３と内部電極２を備え、該内部電極の上に該
内部電極と同質または異質の導電性物体として金属性ボ
ール４が形成され、かつ樹脂５により覆われ、該導電性
物体の少なくとも一部が該樹脂の表面および横側面に露
出しており、その露出した部分７，１０が外部電極とな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、樹脂で覆われ、実
装の際の良否の判定が破壊せずに出来、かつ極めて小型
の、実装のための部分も含めた投影寸法が２ｍｍ×２ｍ
ｍより小さい、新規な構造をもつ磁電変換素子とその製
造方法に関する。
装の際の良否の判定が破壊せずに出来、かつ極めて小型
の、実装のための部分も含めた投影寸法が２ｍｍ×２ｍ
ｍより小さい、新規な構造をもつ磁電変換素子とその製
造方法に関する。
【０００２】
【従来の技術】磁電変換素子は、ＶＴＲ、フロッピーデ
ィスクやＣＤ−ＲＯＭ等のドライブモーター用の回転位
置検出センサあるいはポテンシオメーター、歯車センサ
として広く用いられている。これら電子部品の小型化に
伴って、磁電変換素子もより小型化の要求が益々強まっ
ている。
ィスクやＣＤ−ＲＯＭ等のドライブモーター用の回転位
置検出センサあるいはポテンシオメーター、歯車センサ
として広く用いられている。これら電子部品の小型化に
伴って、磁電変換素子もより小型化の要求が益々強まっ
ている。
【０００３】磁電変換素子の中、最も多く使用されてい
るホール素子を例にして小型化の状況を説明する。最も
小型のホール素子としては、旭化成電子株式会社のＨＷ
１０６Ｃとして知られる素子があるが、その外形寸法は
実装用の外部電極であるリードフレームを含めて、２．
５×１．５ｍｍの投影寸法で高さが０．６ｍｍである。
この素子は高さの低いことが特徴となっているが、感度
である定電圧駆動時の出力電圧は、０．０５Ｔの磁界
下、１Ｖの入力電圧の際にホール出力電圧が最大７４ｍ
Ｖの比較的小出力となっている。同じ条件でほぼ同じ出
力のでる素子で小型のものとしては、ＨＷ１０５Ｃとし
て知られる素子があるが、その外形寸法はリードフレー
ムを含めて、２．１×２．１ｍｍの投影寸法で高さが
０．５５ｍｍである。
るホール素子を例にして小型化の状況を説明する。最も
小型のホール素子としては、旭化成電子株式会社のＨＷ
１０６Ｃとして知られる素子があるが、その外形寸法は
実装用の外部電極であるリードフレームを含めて、２．
５×１．５ｍｍの投影寸法で高さが０．６ｍｍである。
この素子は高さの低いことが特徴となっているが、感度
である定電圧駆動時の出力電圧は、０．０５Ｔの磁界
下、１Ｖの入力電圧の際にホール出力電圧が最大７４ｍ
Ｖの比較的小出力となっている。同じ条件でほぼ同じ出
力のでる素子で小型のものとしては、ＨＷ１０５Ｃとし
て知られる素子があるが、その外形寸法はリードフレー
ムを含めて、２．１×２．１ｍｍの投影寸法で高さが
０．５５ｍｍである。
【０００４】最大ホール出力電圧が２００ｍＶを超え、
かつ比較的小型の素子としてはＨＷｌ０８Ａとして知ら
れる素子がある。この素子の外形寸法は２．１×２．１
ｍｍの投影寸法で高さが０．８ｍｍとなっている。ＨＷ
ｌ０５Ｃの感度アップ素子として位置づけられるが、感
度アップのために高さは大きくならざるを得ない。高感
度ホール素子のペレットは、一般に高透磁率基板上に移
動度の高い半導体薄膜が配置され、さらにその上に、ほ
ぼ直方体の磁気収束用磁性体チップが載せられている構
造をなしているが、該基板と該チップの高さによって感
度アップ率が決まるからである。現状で高さが０．６ｍ
ｍ以下でかつホール出力が１００ｍＶ以上のホール素子
は作製されていない。
かつ比較的小型の素子としてはＨＷｌ０８Ａとして知ら
れる素子がある。この素子の外形寸法は２．１×２．１
ｍｍの投影寸法で高さが０．８ｍｍとなっている。ＨＷ
ｌ０５Ｃの感度アップ素子として位置づけられるが、感
度アップのために高さは大きくならざるを得ない。高感
度ホール素子のペレットは、一般に高透磁率基板上に移
動度の高い半導体薄膜が配置され、さらにその上に、ほ
ぼ直方体の磁気収束用磁性体チップが載せられている構
造をなしているが、該基板と該チップの高さによって感
度アップ率が決まるからである。現状で高さが０．６ｍ
ｍ以下でかつホール出力が１００ｍＶ以上のホール素子
は作製されていない。
【０００５】リードフレームを介在させない方式として
テープキヤリア方式が提案されている。この方式では、
半導体装置の電極部をテープにバンプで接続して、実装
基板等に実装するやり方である。これもテープの厚みの
介在分だけ厚さが制限される。また、素子自体が樹脂で
覆われにくい。
テープキヤリア方式が提案されている。この方式では、
半導体装置の電極部をテープにバンプで接続して、実装
基板等に実装するやり方である。これもテープの厚みの
介在分だけ厚さが制限される。また、素子自体が樹脂で
覆われにくい。
【０００６】コンデンサー等はいわゆるチップ素子にな
り、チップ・オン・ボード方式で実装基板に実装するや
り方がとられ、まさに小型化の要請に答えてきている。
このような概念を磁電変換素子に適用することができれ
ば良いが、素子を樹脂で覆わないとどうしても信頼性上
に問題が生じるので、適用することはできない。
り、チップ・オン・ボード方式で実装基板に実装するや
り方がとられ、まさに小型化の要請に答えてきている。
このような概念を磁電変換素子に適用することができれ
ば良いが、素子を樹脂で覆わないとどうしても信頼性上
に問題が生じるので、適用することはできない。
【０００７】特開平８−６４７２５号公報には、上記不
都合を解消し薄型化を達成する半導体装置とその製造方
法が開示されている。すなわち、半導体チップの電極上
にバンプまたはＡｕボールを形成し、該バンプまたはＡ
ｕボールをモールド樹脂の表面に露出させたことを特徴
とする樹脂封止型半導体装置とその製造方法である。Ｉ
Ｃカードやメモリカード用等の薄型化がこの方法で可能
となる。しかし、この方法では、平坦な表面のみに外部
電極が形成されているので、その素子を実装する際に
は、素子を破壊しない限り実装の良否の判定が不可能で
ある。
都合を解消し薄型化を達成する半導体装置とその製造方
法が開示されている。すなわち、半導体チップの電極上
にバンプまたはＡｕボールを形成し、該バンプまたはＡ
ｕボールをモールド樹脂の表面に露出させたことを特徴
とする樹脂封止型半導体装置とその製造方法である。Ｉ
Ｃカードやメモリカード用等の薄型化がこの方法で可能
となる。しかし、この方法では、平坦な表面のみに外部
電極が形成されているので、その素子を実装する際に
は、素子を破壊しない限り実装の良否の判定が不可能で
ある。
【０００８】
【発明が解決しようとする課題】現状の磁電変換素子
は、リードフレームのアイランドと呼ぶ部分に、内部電
極を有する磁気に感ずる半導体薄膜から本質的になる、
半導体装置を樹脂により固着し、リードフレームとその
内部電極を金属細線で結線し、次いで樹脂により半導体
装置を覆うリードフレームの一部を含めた部分をモール
ドし、バリ取り、フオーミング、電磁気的検査等の工程
を経て製造されている。図７は、このようにして製造さ
れている、感度も高く、かつ小型の旭化成電子株式会社
製のＨＷｌ０８Ａの外形を示す断面図である。
は、リードフレームのアイランドと呼ぶ部分に、内部電
極を有する磁気に感ずる半導体薄膜から本質的になる、
半導体装置を樹脂により固着し、リードフレームとその
内部電極を金属細線で結線し、次いで樹脂により半導体
装置を覆うリードフレームの一部を含めた部分をモール
ドし、バリ取り、フオーミング、電磁気的検査等の工程
を経て製造されている。図７は、このようにして製造さ
れている、感度も高く、かつ小型の旭化成電子株式会社
製のＨＷｌ０８Ａの外形を示す断面図である。
【０００９】本発明者らは、鋭意検討を重ねた結果、現
状のようなリードフレームを用いている限り小型化には
自ずと限界があるという結論に達した。その理由は次の
通りである。すなわち、素子はモールドにより作製され
るが、モールド寸法自体は１．５ｍｍ×１．５ｍｍ程度
にはできてもそこからはみでたリードフレームを実装の
ためにフォーミングする必要があり、そのはみだし分が
小型化の足かせになっているからである。また、リード
フレームの厚みに限界があること、リードフレーム表裏
をモールド樹脂で覆う必要があること等で高さにも限界
があるからである。
状のようなリードフレームを用いている限り小型化には
自ずと限界があるという結論に達した。その理由は次の
通りである。すなわち、素子はモールドにより作製され
るが、モールド寸法自体は１．５ｍｍ×１．５ｍｍ程度
にはできてもそこからはみでたリードフレームを実装の
ためにフォーミングする必要があり、そのはみだし分が
小型化の足かせになっているからである。また、リード
フレームの厚みに限界があること、リードフレーム表裏
をモールド樹脂で覆う必要があること等で高さにも限界
があるからである。
【００１０】本発明は、樹脂で覆われ、かつ極めて小さ
な投影面積や薄型化を可能とし、さらに実装の良否の判
定が破壊せずに各種光学的手段によって観察することが
可能となる、新しい構造の磁電変換素子と、一括して製
造しうる該磁電変換素子の製造方法を提供することを目
的とするものである。
な投影面積や薄型化を可能とし、さらに実装の良否の判
定が破壊せずに各種光学的手段によって観察することが
可能となる、新しい構造の磁電変換素子と、一括して製
造しうる該磁電変換素子の製造方法を提供することを目
的とするものである。
【００１１】
【課題を解決するための手段】請求項１記載の磁電変換
素子は、基板上に磁気を感ずる半導体薄膜と内部電極を
備え、該内部電極の上に該内部電極と同質または異質の
導電性物体が形成され、かつ樹脂により覆われた磁電変
換素子であって、該導電性物体の少なくとも一部が該樹
脂の表面および横側面に露出しており、その露出部分が
外部電極となることを特徴とする。
素子は、基板上に磁気を感ずる半導体薄膜と内部電極を
備え、該内部電極の上に該内部電極と同質または異質の
導電性物体が形成され、かつ樹脂により覆われた磁電変
換素子であって、該導電性物体の少なくとも一部が該樹
脂の表面および横側面に露出しており、その露出部分が
外部電極となることを特徴とする。
【００１２】請求項２記載の磁電変換素子は、請求項１
に記載の磁電変換素子において、前記導電性物体の厚み
が少なくとも０．０２ｍｍであることを特徴とする。
に記載の磁電変換素子において、前記導電性物体の厚み
が少なくとも０．０２ｍｍであることを特徴とする。
【００１３】請求項３記載の磁電変換素子は、請求項１
または２に記載の磁電変換素子において、導電性物体が
金属であることを特徴とする。
または２に記載の磁電変換素子において、導電性物体が
金属であることを特徴とする。
【００１４】請求項４記載の磁電変換素子は、請求項１
または２に記載の磁電変換素子において、導電性物体が
導電性樹脂あるいは導電性樹脂と金属との積層構造体で
あることを特徴とする。
または２に記載の磁電変換素子において、導電性物体が
導電性樹脂あるいは導電性樹脂と金属との積層構造体で
あることを特徴とする。
【００１５】請求項５記載の磁電変換素子は、請求項１
〜４のいずれかに記載の磁電変換素子において、基板が
高透磁率磁性体であり、磁気に感ずる半導体薄膜の感磁
部が高透磁率磁性体によってサンドイッチされているこ
とを特徴とする。
〜４のいずれかに記載の磁電変換素子において、基板が
高透磁率磁性体であり、磁気に感ずる半導体薄膜の感磁
部が高透磁率磁性体によってサンドイッチされているこ
とを特徴とする。
【００１６】請求項６記載の磁電変換素子は、請求項５
記載の磁電変換素子において、高透磁率磁性体がフェラ
イトであることを特徴とする。
記載の磁電変換素子において、高透磁率磁性体がフェラ
イトであることを特徴とする。
【００１７】請求項７記載の磁電変換素子は、請求項１
〜６のいずれかに記載の磁電変換素子において、該導電
性物体の露出している部分にさらに金属層を有すること
を特徴とする。
〜６のいずれかに記載の磁電変換素子において、該導電
性物体の露出している部分にさらに金属層を有すること
を特徴とする。
【００１８】請求項８記載の磁電変換素子の製造方法
は、基板に形成された磁気に感ずる半導体薄膜と内部電
極を備えた多数個の半導体装置を準備する工程、該内部
電極部分に導電性物体を各半導体装置の切断面からはみ
出るように載せる工程、該半導体装置および該導電性物
体をカバーするように樹脂で覆う工程、該樹脂の表面を
該導電性物体が露出するまで研磨する工程、および半導
体装置を個別に切断する工程を備えることを特徴とす
る。
は、基板に形成された磁気に感ずる半導体薄膜と内部電
極を備えた多数個の半導体装置を準備する工程、該内部
電極部分に導電性物体を各半導体装置の切断面からはみ
出るように載せる工程、該半導体装置および該導電性物
体をカバーするように樹脂で覆う工程、該樹脂の表面を
該導電性物体が露出するまで研磨する工程、および半導
体装置を個別に切断する工程を備えることを特徴とす
る。
【００１９】請求項９記載の磁電変換素子の製造方法
は、基板に形成された磁気に感ずる半導体薄膜と内部電
極を備えた多数個の半導体装置を準備する工程、該基板
上の半導体装置を個別に引き離すように切れ目を入れる
工程、該内部電極部分に導電性物体を各半導体装置の切
断面からはみ出るように載せる工程、該半導体装置およ
び該導電性物体をカバーするように樹脂で覆う工程、該
樹脂の表面を該導電性物体が露出するまで研磨する工
程、および半導体装置を個別に切断する工程を備えるこ
とを特徴とする。
は、基板に形成された磁気に感ずる半導体薄膜と内部電
極を備えた多数個の半導体装置を準備する工程、該基板
上の半導体装置を個別に引き離すように切れ目を入れる
工程、該内部電極部分に導電性物体を各半導体装置の切
断面からはみ出るように載せる工程、該半導体装置およ
び該導電性物体をカバーするように樹脂で覆う工程、該
樹脂の表面を該導電性物体が露出するまで研磨する工
程、および半導体装置を個別に切断する工程を備えるこ
とを特徴とする。
【００２０】請求項１０記載の磁電変換素子の製造方法
は、請求項９記載の磁電変換素子の製造方法において、
該半導体装置と反対側の基板を該切れ目まで研磨する工
程をさらに備えることを特徴とする。
は、請求項９記載の磁電変換素子の製造方法において、
該半導体装置と反対側の基板を該切れ目まで研磨する工
程をさらに備えることを特徴とする。
【００２１】請求項１１記載の磁電変換素子の製造方法
は、請求項１０記載の磁電変換素子の製造方法におい
て、該切れ目まで研磨する工程後、該基板の研磨面に樹
脂を覆う工程をさらに備えることを特徴とする。
は、請求項１０記載の磁電変換素子の製造方法におい
て、該切れ目まで研磨する工程後、該基板の研磨面に樹
脂を覆う工程をさらに備えることを特徴とする。
【００２２】請求項１２記載の磁電変換素子の製造方法
は、請求項８〜１１のいずれかに記載の磁電変換素子の
製造方法において、該導電性物体の研磨後表面に現れた
部分にさらに金属層を付与することを特徴とする。
は、請求項８〜１１のいずれかに記載の磁電変換素子の
製造方法において、該導電性物体の研磨後表面に現れた
部分にさらに金属層を付与することを特徴とする。
【００２３】
【発明の実施の形態】本発明は、上述の課題に関する考
察の結論から出発し、磁電変換素子全体の寸法を、実装
用電極も含めてモールド寸法程度にする工夫からなされ
た。
察の結論から出発し、磁電変換素子全体の寸法を、実装
用電極も含めてモールド寸法程度にする工夫からなされ
た。
【００２４】すなわち、本発明は、基板上に形成された
磁気を感ずる半導体薄膜と内部電極を備えた半導体装置
を有する磁電変換素子において、前記内部電極の上にこ
れと同質または異質の導電性物体が形成されていて、か
つ樹脂により覆われた磁電変換素子であって、該導電性
物体の少なくとも一部が該樹脂の表面および横側面に露
出していて、その露出部分が外部電極となっていること
を特徴とする、新規な構造をもった磁電変換素子を提供
する。
磁気を感ずる半導体薄膜と内部電極を備えた半導体装置
を有する磁電変換素子において、前記内部電極の上にこ
れと同質または異質の導電性物体が形成されていて、か
つ樹脂により覆われた磁電変換素子であって、該導電性
物体の少なくとも一部が該樹脂の表面および横側面に露
出していて、その露出部分が外部電極となっていること
を特徴とする、新規な構造をもった磁電変換素子を提供
する。
【００２５】また、本発明は、基板に形成された磁気に
感ずる半導体薄膜と内部電極を備えた多数個の半導体装
置を準備する工程、該内部電極部分に導電性物体を各半
導体装置の切断面からはみ出るように載せる工程、該半
導体装置および該導電性物体をカバーするように樹脂で
覆う工程、該樹脂の表面を該導電性物体が見えるまで研
磨する工程、半導体装置を個別に切断する工程からなる
ことを特徴とする磁電変換素子の製造方法を提供する。
感ずる半導体薄膜と内部電極を備えた多数個の半導体装
置を準備する工程、該内部電極部分に導電性物体を各半
導体装置の切断面からはみ出るように載せる工程、該半
導体装置および該導電性物体をカバーするように樹脂で
覆う工程、該樹脂の表面を該導電性物体が見えるまで研
磨する工程、半導体装置を個別に切断する工程からなる
ことを特徴とする磁電変換素子の製造方法を提供する。
【００２６】このような構造にすることで、例えば、前
述のような比較的感度の低い素子で０．９×０．９ｍｍ
の投影寸法で高さが０．１７ｍｍ、感度の高い素子でも
同程度の投影寸法で、高さが０．３ｍｍといった極めて
小型の磁電変換素子が可能になった。
述のような比較的感度の低い素子で０．９×０．９ｍｍ
の投影寸法で高さが０．１７ｍｍ、感度の高い素子でも
同程度の投影寸法で、高さが０．３ｍｍといった極めて
小型の磁電変換素子が可能になった。
【００２７】本発明の半導体装置を構成する、磁気に感
ずる半導体薄膜（受感部層）としては、インジウムアン
チモン、ガリウム砒素、インジウム砒素等の化合物半導
体あるいは（インジウム、ガリウム）−（アンチモン、
砒素）の３元系または４元系化合物半導体薄膜から選択
できる。いわゆる量子効果素子も使用できる。これらの
化合物半導体薄膜は種々の基板上に形成されるが、該基
板としてはシリコン、ガリウム砒素等の化合物半導体の
基板、石英等のガラス基板、サファイア等の無機基板等
を使用することができる。
ずる半導体薄膜（受感部層）としては、インジウムアン
チモン、ガリウム砒素、インジウム砒素等の化合物半導
体あるいは（インジウム、ガリウム）−（アンチモン、
砒素）の３元系または４元系化合物半導体薄膜から選択
できる。いわゆる量子効果素子も使用できる。これらの
化合物半導体薄膜は種々の基板上に形成されるが、該基
板としてはシリコン、ガリウム砒素等の化合物半導体の
基板、石英等のガラス基板、サファイア等の無機基板等
を使用することができる。
【００２８】より高い感度の半導体装置は、高透磁率磁
性体、その上に形成されパターニングされた受感部層と
電極部を有する半導体薄膜、さらにその上に載せられた
ほぼ直方体の磁気収束用磁性体チップが載せられたサン
ドイッチ構造をなしている。例えば、特公昭５１−４５
２３４号公報には、移動度の高い半導体薄膜をこの構造
体の装置にするための方法が示されている。すなわち、
雲母等の結晶性基板上に化合物半導体薄膜を形成し、所
望のパターニングを施した後、この半導体薄膜をエポキ
シ等の接着剤を用いて高透磁率磁性体に接着し、その後
結晶性基板を除去する。次いで、半導体薄膜の受感部層
の上に磁気収束用磁性体を載せることによって上記の積
層構造の半導体装置を形成する方法である。このような
半導体装置は、本発明の小型で高感度の磁電変換素子を
作るのに好適である。この際、高透磁率強磁性体、磁気
収束用チップの材料としては、パーマロイ、鉄珪素合
金、ＭｎＺｎフェライト等の高透磁率フェライト、ある
いはその他の高透磁率材料を用いることができる。その
うち、切断のし易さや、価格の安いことなどの理由から
高透磁率フェライトが好適なものとして利用できる。
性体、その上に形成されパターニングされた受感部層と
電極部を有する半導体薄膜、さらにその上に載せられた
ほぼ直方体の磁気収束用磁性体チップが載せられたサン
ドイッチ構造をなしている。例えば、特公昭５１−４５
２３４号公報には、移動度の高い半導体薄膜をこの構造
体の装置にするための方法が示されている。すなわち、
雲母等の結晶性基板上に化合物半導体薄膜を形成し、所
望のパターニングを施した後、この半導体薄膜をエポキ
シ等の接着剤を用いて高透磁率磁性体に接着し、その後
結晶性基板を除去する。次いで、半導体薄膜の受感部層
の上に磁気収束用磁性体を載せることによって上記の積
層構造の半導体装置を形成する方法である。このような
半導体装置は、本発明の小型で高感度の磁電変換素子を
作るのに好適である。この際、高透磁率強磁性体、磁気
収束用チップの材料としては、パーマロイ、鉄珪素合
金、ＭｎＺｎフェライト等の高透磁率フェライト、ある
いはその他の高透磁率材料を用いることができる。その
うち、切断のし易さや、価格の安いことなどの理由から
高透磁率フェライトが好適なものとして利用できる。
【００２９】半導体装置は、一般に多段プロセスを経て
ウェハー上に多数個形成される。その際磁電変換素子と
して使用するために、１個の素子について２つ以上一般
に４つの内部電極が一括して形成される。内部電極の材
質としては、半導体薄膜の種類によって種々変える必要
があるが、銀、金、パラジウム、アルミニウムの１種が
少なくとも表層にあることが好ましい。例えば、銅の上
にニッケルをつけ、さらにその上に金を形成する形態を
取ることが出来る。その上に金属性パッドを積層する本
発明の形態上、積層しやすい材質の内部電極を形成して
おくことが必要である。それを満たすものならどのよう
な金属層でできていてもよい。
ウェハー上に多数個形成される。その際磁電変換素子と
して使用するために、１個の素子について２つ以上一般
に４つの内部電極が一括して形成される。内部電極の材
質としては、半導体薄膜の種類によって種々変える必要
があるが、銀、金、パラジウム、アルミニウムの１種が
少なくとも表層にあることが好ましい。例えば、銅の上
にニッケルをつけ、さらにその上に金を形成する形態を
取ることが出来る。その上に金属性パッドを積層する本
発明の形態上、積層しやすい材質の内部電極を形成して
おくことが必要である。それを満たすものならどのよう
な金属層でできていてもよい。
【００３０】その内部電極に金等の金属細線を介在しな
いで、直接外部電極に結線できるようにするのが本発明
の特長である。そのようなウェハーを用意し、そのウェ
ハー上の多数個の半導体装置の多数個の内部電極の上に
導電性物体を０．０２ｍｍ以上の厚みに形成する。導電
性物体の厚みが０．０２ｍｍ未満であると下記のような
問題が生じる。すなわち、素子の完成後、チップ素子を
基板に実装する際に、ハンダにより電極部を接続する
が、ハンダの溶融時に導電性物体がハンダに食われ断線
につながる場合がある。また、後述する表面受感部層側
に形成される樹脂が薄くなることにより、温度湿度スト
レスに対する信頼性が低下する。従って、導電性物体の
厚みは０．０２ｍｍ以上が実用上好ましい厚みである。
また、前述した様に受感部層の上に磁気収束用磁性体を
のせる場合、導電性物体の厚さはこの磁性体の厚さ以上
になるのはもちろんである。さらに、この厚さは後述す
る工程で表面を研磨した後の導電性物体の厚さをいうの
であって実際には研磨後表面に表れる導電性物体の形状
が均一になるように所望の厚み以上の厚さで形成する。
この際の導電性物体を内部電極上に形成する方法として
は種々取りうる。まず、導電性物体が金属性バンプの場
合では、一個毎の内部電極の上に金、銀、ハンダ等の金
属のボールをワイヤバンピング法やスタツドバンプボン
デイング法といったワイヤバンプ形成法として知られる
方法によって載せていく方法である。一般のワイヤボン
ダあるいはそれを改良した専用のバンプボンダが好適に
使用できる。これらの方法により、一個毎の内部電極の
上に金等の金属性のボールを内部電極より大きくはみ出
た形態で形成していく方法である。金属性ボールとして
は、金、パラジウム、銀、アルミニウム、アルミニウム
と他の合金、金と他の金属との合金あるいはハンダ等の
金属が使用できる。この際、不良の半導体装置の部分は
マークを付与しておき、ボンディング時にその不良半導
体装置を認識してその内部電極には金属性ボールをボー
ルボンディングしないようにすることも可能である。内
部電極より大きくはみ出す方法として金属性ボールを斜
めに積層することも可能である。所望の厚みが０．１ｍ
ｍの場合、３つ金属性ボールの積層体を斜めに形成する
ような形態である。
いで、直接外部電極に結線できるようにするのが本発明
の特長である。そのようなウェハーを用意し、そのウェ
ハー上の多数個の半導体装置の多数個の内部電極の上に
導電性物体を０．０２ｍｍ以上の厚みに形成する。導電
性物体の厚みが０．０２ｍｍ未満であると下記のような
問題が生じる。すなわち、素子の完成後、チップ素子を
基板に実装する際に、ハンダにより電極部を接続する
が、ハンダの溶融時に導電性物体がハンダに食われ断線
につながる場合がある。また、後述する表面受感部層側
に形成される樹脂が薄くなることにより、温度湿度スト
レスに対する信頼性が低下する。従って、導電性物体の
厚みは０．０２ｍｍ以上が実用上好ましい厚みである。
また、前述した様に受感部層の上に磁気収束用磁性体を
のせる場合、導電性物体の厚さはこの磁性体の厚さ以上
になるのはもちろんである。さらに、この厚さは後述す
る工程で表面を研磨した後の導電性物体の厚さをいうの
であって実際には研磨後表面に表れる導電性物体の形状
が均一になるように所望の厚み以上の厚さで形成する。
この際の導電性物体を内部電極上に形成する方法として
は種々取りうる。まず、導電性物体が金属性バンプの場
合では、一個毎の内部電極の上に金、銀、ハンダ等の金
属のボールをワイヤバンピング法やスタツドバンプボン
デイング法といったワイヤバンプ形成法として知られる
方法によって載せていく方法である。一般のワイヤボン
ダあるいはそれを改良した専用のバンプボンダが好適に
使用できる。これらの方法により、一個毎の内部電極の
上に金等の金属性のボールを内部電極より大きくはみ出
た形態で形成していく方法である。金属性ボールとして
は、金、パラジウム、銀、アルミニウム、アルミニウム
と他の合金、金と他の金属との合金あるいはハンダ等の
金属が使用できる。この際、不良の半導体装置の部分は
マークを付与しておき、ボンディング時にその不良半導
体装置を認識してその内部電極には金属性ボールをボー
ルボンディングしないようにすることも可能である。内
部電極より大きくはみ出す方法として金属性ボールを斜
めに積層することも可能である。所望の厚みが０．１ｍ
ｍの場合、３つ金属性ボールの積層体を斜めに形成する
ような形態である。
【００３１】あるいは、内部電極上に導電性樹脂を印刷
法等で形成する方法も取りうる。あるいは、このような
導電性樹脂をその上に形成する別の導電性物体を固定す
るための接着剤層を兼ねるような形態も取りうる。その
場合、まず導電性樹脂を付着後、例えば金、銀、銅、真
鍮、リン青銅等の内部電極より大きな小片をダイボンダ
ーにより一個毎に載せていく方法を取りうる。この小片
を載せる方法としては、また特公平７−１３９８７号公
報に記載の方法、すなわち上述の金属性小片を振動によ
りトレーに振り込んでおき、その金属性小片を保持した
トレーとウェハーとを重ね合わせることによって行う方
法も取りうる。この方法においては、隣同士の半導体装
置の内部電極が近接している場合には、それらの電極上
に一括してそれらの電極に見合う大きさの金属性小片を
載せることができる。その場合には、後の切断工程でそ
れぞれの半導体装置を分割することが出来る。
法等で形成する方法も取りうる。あるいは、このような
導電性樹脂をその上に形成する別の導電性物体を固定す
るための接着剤層を兼ねるような形態も取りうる。その
場合、まず導電性樹脂を付着後、例えば金、銀、銅、真
鍮、リン青銅等の内部電極より大きな小片をダイボンダ
ーにより一個毎に載せていく方法を取りうる。この小片
を載せる方法としては、また特公平７−１３９８７号公
報に記載の方法、すなわち上述の金属性小片を振動によ
りトレーに振り込んでおき、その金属性小片を保持した
トレーとウェハーとを重ね合わせることによって行う方
法も取りうる。この方法においては、隣同士の半導体装
置の内部電極が近接している場合には、それらの電極上
に一括してそれらの電極に見合う大きさの金属性小片を
載せることができる。その場合には、後の切断工程でそ
れぞれの半導体装置を分割することが出来る。
【００３２】本発明の磁電変換素子では、最終素子の横
側面にも上記導電性物質が露出するように、載せるのが
ポイントであるから、該導電性物質の大きさは少なくと
も内部電極の外側にはみ出るような大きさであることが
必要である。
側面にも上記導電性物質が露出するように、載せるのが
ポイントであるから、該導電性物質の大きさは少なくと
も内部電極の外側にはみ出るような大きさであることが
必要である。
【００３３】次いで、半導体装置および該導電性物体を
カバーするように樹脂で覆う工程が続く。この際使用で
きる樹脂としては、エポキシ樹脂、ポリイミド樹脂、イ
ミド変性エポキシ樹脂等の熱硬化性樹脂や、フェノキシ
樹脂、ポリアミド樹脂、ポリベンズイミダゾール樹脂、
ポリスチレン、ポリサルホン樹脂、ポリウレタン樹脂、
ポリビニールアセタール、ポリ酢酸ビニルアルコールと
そのアロイ樹脂等の熱可塑性樹脂をあげることができ
る。この際、ウェハー全体を一括成型することが好まし
い。スピンコーター等のコーターによる塗布やトランス
ファーモールド等のモールディングによって本工程を行
うことができる。
カバーするように樹脂で覆う工程が続く。この際使用で
きる樹脂としては、エポキシ樹脂、ポリイミド樹脂、イ
ミド変性エポキシ樹脂等の熱硬化性樹脂や、フェノキシ
樹脂、ポリアミド樹脂、ポリベンズイミダゾール樹脂、
ポリスチレン、ポリサルホン樹脂、ポリウレタン樹脂、
ポリビニールアセタール、ポリ酢酸ビニルアルコールと
そのアロイ樹脂等の熱可塑性樹脂をあげることができ
る。この際、ウェハー全体を一括成型することが好まし
い。スピンコーター等のコーターによる塗布やトランス
ファーモールド等のモールディングによって本工程を行
うことができる。
【００３４】次いで、樹脂層を研磨する工程を行う。本
工程において、先述の導電性物体が表面に露出するよう
にする。露出した部分が外部電極となる。次のダイシン
グ等による切断により、個別の磁電変換素子になる。こ
の際、本発明の内部電極よりも大きい導電性物体を用い
ることによって、該素子の横側面も導電性物体が露出す
るようになる。このようにして、本発明の磁電変換素子
の場合には、それを別の基板等に実装する際の実装の良
否の判定が上面から何らかの光学的手段によって該横側
面へのハンダ等の濡れを見て、非破壊的に観察すること
が可能になる。
工程において、先述の導電性物体が表面に露出するよう
にする。露出した部分が外部電極となる。次のダイシン
グ等による切断により、個別の磁電変換素子になる。こ
の際、本発明の内部電極よりも大きい導電性物体を用い
ることによって、該素子の横側面も導電性物体が露出す
るようになる。このようにして、本発明の磁電変換素子
の場合には、それを別の基板等に実装する際の実装の良
否の判定が上面から何らかの光学的手段によって該横側
面へのハンダ等の濡れを見て、非破壊的に観察すること
が可能になる。
【００３５】導電性物体の種類によっては、外部基板等
への実装がよりうまくいくように、金やハンダ等の他の
金属層を付与することが可能である。その際無電解メッ
キあるいはハンダ槽へのディッピングによるのが好まし
い。本発明ではこのようにしてウェハー全体を一括して
素子化することを特徴とするものである。
への実装がよりうまくいくように、金やハンダ等の他の
金属層を付与することが可能である。その際無電解メッ
キあるいはハンダ槽へのディッピングによるのが好まし
い。本発明ではこのようにしてウェハー全体を一括して
素子化することを特徴とするものである。
【００３６】本発明は、種々の変形が可能である。上述
したような工程の場合にはウェハーの裏面が露出するよ
うになる。それが問題の場合には、最終工程あるいは途
中工程で、裏面に樹脂を付与すれば良い。この際の樹脂
としては、上記した半導体装置の上面に用いた樹脂を用
いることができる。
したような工程の場合にはウェハーの裏面が露出するよ
うになる。それが問題の場合には、最終工程あるいは途
中工程で、裏面に樹脂を付与すれば良い。この際の樹脂
としては、上記した半導体装置の上面に用いた樹脂を用
いることができる。
【００３７】また、上述の工程の場合には、基板の側面
がむき出しのままになる。このような形態が不都合な場
合には、次のようにすればよい。すなわち、多数個の半
導体装置を準備する工程以後、導電性物体を内部電極部
分に載せる工程の以前に基板上の半導体装置を個別に切
り離す部分に切れ目を入れる工程を付加し、その後所望
の厚さに導電性物体を各半導体装置の切断面からはみ出
るように載せた後、樹脂で覆ってから表面を研磨し、さ
らに該半導体装置と反対側の基板を該切れ目まで研磨す
る工程を付加する。次いで、基板裏面に樹脂をコートす
ることにより、完全に半導体装置を覆った磁電変換素子
を作ることができる。さらに、この際の樹脂として透明
なものを用いると個別素子が格子状に目視できるので、
半導体装置を個別に切断する際に切断操作が容易にな
る。このような基板を研磨する工程を加えると、例えば
より高さの低い磁電変換素子が可能となる。
がむき出しのままになる。このような形態が不都合な場
合には、次のようにすればよい。すなわち、多数個の半
導体装置を準備する工程以後、導電性物体を内部電極部
分に載せる工程の以前に基板上の半導体装置を個別に切
り離す部分に切れ目を入れる工程を付加し、その後所望
の厚さに導電性物体を各半導体装置の切断面からはみ出
るように載せた後、樹脂で覆ってから表面を研磨し、さ
らに該半導体装置と反対側の基板を該切れ目まで研磨す
る工程を付加する。次いで、基板裏面に樹脂をコートす
ることにより、完全に半導体装置を覆った磁電変換素子
を作ることができる。さらに、この際の樹脂として透明
なものを用いると個別素子が格子状に目視できるので、
半導体装置を個別に切断する際に切断操作が容易にな
る。このような基板を研磨する工程を加えると、例えば
より高さの低い磁電変換素子が可能となる。
【００３８】以上の工程で行われる研磨には、一般の適
当な粉末を用いる研磨機あるいはグラインダーのような
装置が好適に使用できる。
当な粉末を用いる研磨機あるいはグラインダーのような
装置が好適に使用できる。
【００３９】
【実施例】次に、本発明による実施例を図面に基づいて
説明するが、本発明はこれらの実施例に限定されない。
説明するが、本発明はこれらの実施例に限定されない。
【００４０】（実施例１）本発明の小型の磁電変換素子
の構造を、断面透視図として図１に示す。１はシリコン
基板、２は半導体装置の内部電極、３は半導体装置の受
感部層、４は金属性ボール、５は樹脂、６は外部接続用
ハンダである。
の構造を、断面透視図として図１に示す。１はシリコン
基板、２は半導体装置の内部電極、３は半導体装置の受
感部層、４は金属性ボール、５は樹脂、６は外部接続用
ハンダである。
【００４１】図１のような半導体素子を作成するための
本発明の工程の例を図２〜図３を用いて説明する。図２
（Ａ）は磁電変換装置がシリコン基板１上に内部電極２
と受感層３が多数個形成されている状態を示す。このよ
うなウェハーは次のような工程を経て作った。径４イン
チ（１０．２ｃｍ）で厚さが０．３５ｍｍのシリコン基
板上にコーニング社製７０５９ガラスを形成し、その上
に移動度２０，０００ｃｍ2 ／Ｖ／ｓｅｃのＩｎＳｂ薄
膜を形成した。フォトリソグラフィーの手法でホール素
子パターンを形成した。受感部層の長さは３５０μｍ、
幅は１７０μｍであった。一つのペレットの大きさは、
０．８ｍｍ角であった。電極部は銅で形成し、ボールボ
ンディングのための電極部２はニッケルおよび金を積層
した構造とした。次に、このシリコン基板上の半導体装
置を個別に引き離すように、０．１５ｍｍ幅のブレード
を使用してダイシングソーで基板１に０．１ｍｍ＋α
（ここに、αは０．０２ｍｍ程度）の切れ目１ａを入れ
た状態を図２（Ｂ）に示している。そのウエハーをボー
ルボンダーに載せ、内部電極部に金属性ボール４として
金のボールを２段重ねで斜めに外側にせり出すように載
せた状態を図２（Ｃ）に示している。溶融状態でボール
状の金は内部電極上でつぶれて金全体の厚みが０．０８
ｍｍになった。次いで金属性ボール４を覆うだけの厚み
に熱硬化性エポキシ樹脂５をポッティングして硬化した
状態を図２（Ｄ）に示している。次いで樹脂の上面を上
記金属性ボール４が露出し、金の全体の厚みがほぼ０．
０５ｍｍとなるまで研磨した状態を示したのが図２
（Ｅ）である。金が露出した部分を７で示す。次いで、
該半導体装置と反対側の基板を該切れ目まで研磨し、基
板の連絡が断たれて個別の素子の基板８に分離した状態
を図３（Ａ）に示す。次いで基板を裏返してシリコンウ
ェハー裏面に樹脂９をスピンコートし、さらに樹脂を硬
化させ、ほぼ０．０２ｍｍの厚さに樹脂層を形成させた
状態を図３（Ｂ）に示してある。次いで表面に露出した
金電極の部分にハンダ層６を形成した状態を図３（Ｃ）
に示す。図３（Ｃ）の状態のものを０．０５ｍｍ幅のブ
レードを使用しダイシングソーにより個別素子に分離し
た様子を図３（Ｄ）に示す。この際、積層した金の一部
も同時にカットすることになるので、側面にも金が露出
した部分１０が現れる。このようにして図１のような半
導体素子が出来上がった。本実施例では０．９×０．９
ｍｍ角で厚さが０．１７ｍｍの大きさのホール素子にし
た。
本発明の工程の例を図２〜図３を用いて説明する。図２
（Ａ）は磁電変換装置がシリコン基板１上に内部電極２
と受感層３が多数個形成されている状態を示す。このよ
うなウェハーは次のような工程を経て作った。径４イン
チ（１０．２ｃｍ）で厚さが０．３５ｍｍのシリコン基
板上にコーニング社製７０５９ガラスを形成し、その上
に移動度２０，０００ｃｍ2 ／Ｖ／ｓｅｃのＩｎＳｂ薄
膜を形成した。フォトリソグラフィーの手法でホール素
子パターンを形成した。受感部層の長さは３５０μｍ、
幅は１７０μｍであった。一つのペレットの大きさは、
０．８ｍｍ角であった。電極部は銅で形成し、ボールボ
ンディングのための電極部２はニッケルおよび金を積層
した構造とした。次に、このシリコン基板上の半導体装
置を個別に引き離すように、０．１５ｍｍ幅のブレード
を使用してダイシングソーで基板１に０．１ｍｍ＋α
（ここに、αは０．０２ｍｍ程度）の切れ目１ａを入れ
た状態を図２（Ｂ）に示している。そのウエハーをボー
ルボンダーに載せ、内部電極部に金属性ボール４として
金のボールを２段重ねで斜めに外側にせり出すように載
せた状態を図２（Ｃ）に示している。溶融状態でボール
状の金は内部電極上でつぶれて金全体の厚みが０．０８
ｍｍになった。次いで金属性ボール４を覆うだけの厚み
に熱硬化性エポキシ樹脂５をポッティングして硬化した
状態を図２（Ｄ）に示している。次いで樹脂の上面を上
記金属性ボール４が露出し、金の全体の厚みがほぼ０．
０５ｍｍとなるまで研磨した状態を示したのが図２
（Ｅ）である。金が露出した部分を７で示す。次いで、
該半導体装置と反対側の基板を該切れ目まで研磨し、基
板の連絡が断たれて個別の素子の基板８に分離した状態
を図３（Ａ）に示す。次いで基板を裏返してシリコンウ
ェハー裏面に樹脂９をスピンコートし、さらに樹脂を硬
化させ、ほぼ０．０２ｍｍの厚さに樹脂層を形成させた
状態を図３（Ｂ）に示してある。次いで表面に露出した
金電極の部分にハンダ層６を形成した状態を図３（Ｃ）
に示す。図３（Ｃ）の状態のものを０．０５ｍｍ幅のブ
レードを使用しダイシングソーにより個別素子に分離し
た様子を図３（Ｄ）に示す。この際、積層した金の一部
も同時にカットすることになるので、側面にも金が露出
した部分１０が現れる。このようにして図１のような半
導体素子が出来上がった。本実施例では０．９×０．９
ｍｍ角で厚さが０．１７ｍｍの大きさのホール素子にし
た。
【００４２】（実施例２）本実施例の小型の、完全に樹
脂で覆われた高感度磁電変換素子の構造を、断面透視図
として図４に示す。１１はフェライト基板、１２は半導
体装置の内部電極、１３は半導体装置の受感部層、１４
は金属性ボール、１５は磁気収束用チップ、１６は外部
接続用ハンダ、１９は樹脂である。
脂で覆われた高感度磁電変換素子の構造を、断面透視図
として図４に示す。１１はフェライト基板、１２は半導
体装置の内部電極、１３は半導体装置の受感部層、１４
は金属性ボール、１５は磁気収束用チップ、１６は外部
接続用ハンダ、１９は樹脂である。
【００４３】図４のような半導体素子を作成するための
本発明の工程の例を図５〜図６を用いて説明する。図５
（Ａ）は磁電変換装置が高透磁率フェライト基板１１上
に内部電極１２と受感部層１３が多数個形成されている
状態を示す。このようなウェハーは次のような工程を経
て作った。まず高透磁率フェライト上に半導体薄膜によ
るホール素子パターンを形成するには以下のような方法
で行った。まず、壁開した雲母を蒸着基板にして、初め
にＩｎ過剰のＩｎＳｂ薄膜を蒸着により形成し、次いで
過剰のＩｎと化合物を形成するＳｂを過剰に蒸着する方
法によって移動度４５，０００ｃｍ2 ／Ｖ／ｓｅｃのＩ
ｎＳｂ薄膜を形成した。次に、５０ｍｍ角で、厚み０．
３ｍｍのＭｎＺｎフェライトからなる高透磁率フェライ
トを準備し、上記のＩｎＳｂ薄膜上にポリイミド樹脂を
滴下し、高透磁率フェライトをその上に重ね、重石を置
いて２００℃で１２時間放置した。次に室温に戻し、雲
母を剥ぎ取って高透磁率フェライト上にＩｎＳｂ薄膜が
担持された構造体を作製した。次いで、このＩｎＳｂ薄
膜上にフォトリソグラフィーの手法で多数のホール素子
パターンを同時に形成した。それぞれの受感部層の長さ
は３５０μｍ、幅は１７０μｍであった。受感部層への
配線部として鋼を半導体薄膜上に形成し、ボールボンデ
ィングのための内部電極部はその上にニッケルおよび金
を積層した構造とした。一つのペレットの大きさ（一つ
のホール素子パターンおよび４つの内部電極部が担持さ
れている高透磁率フェライトの寸法）は０．８ｍｍ角で
あった。
本発明の工程の例を図５〜図６を用いて説明する。図５
（Ａ）は磁電変換装置が高透磁率フェライト基板１１上
に内部電極１２と受感部層１３が多数個形成されている
状態を示す。このようなウェハーは次のような工程を経
て作った。まず高透磁率フェライト上に半導体薄膜によ
るホール素子パターンを形成するには以下のような方法
で行った。まず、壁開した雲母を蒸着基板にして、初め
にＩｎ過剰のＩｎＳｂ薄膜を蒸着により形成し、次いで
過剰のＩｎと化合物を形成するＳｂを過剰に蒸着する方
法によって移動度４５，０００ｃｍ2 ／Ｖ／ｓｅｃのＩ
ｎＳｂ薄膜を形成した。次に、５０ｍｍ角で、厚み０．
３ｍｍのＭｎＺｎフェライトからなる高透磁率フェライ
トを準備し、上記のＩｎＳｂ薄膜上にポリイミド樹脂を
滴下し、高透磁率フェライトをその上に重ね、重石を置
いて２００℃で１２時間放置した。次に室温に戻し、雲
母を剥ぎ取って高透磁率フェライト上にＩｎＳｂ薄膜が
担持された構造体を作製した。次いで、このＩｎＳｂ薄
膜上にフォトリソグラフィーの手法で多数のホール素子
パターンを同時に形成した。それぞれの受感部層の長さ
は３５０μｍ、幅は１７０μｍであった。受感部層への
配線部として鋼を半導体薄膜上に形成し、ボールボンデ
ィングのための内部電極部はその上にニッケルおよび金
を積層した構造とした。一つのペレットの大きさ（一つ
のホール素子パターンおよび４つの内部電極部が担持さ
れている高透磁率フェライトの寸法）は０．８ｍｍ角で
あった。
【００４４】次に、特公平７−１３９８７号公報に記載
の方法によって、厚みが０．１ｍｍで、一辺の長さが３
５０μｍの直方体の高透磁率フェライトチップ１５を半
導体薄膜の受感部層１３の上に、シリコーン樹脂を接着
剤として載せた。
の方法によって、厚みが０．１ｍｍで、一辺の長さが３
５０μｍの直方体の高透磁率フェライトチップ１５を半
導体薄膜の受感部層１３の上に、シリコーン樹脂を接着
剤として載せた。
【００４５】上記のようにして作製したウエハー上の半
導体装置を個別に引き離すように、０．１５ｍｍ幅のブ
レードを使用してダイシングソーで基板１１に０．１５
ｍｍ＋α（αは０．０２ｍｍ程度）の切れ目１１ａを入
れた状態を図５（Ｂ）に示している。この切れ目をつけ
るのはダイシングが好適に使用できるからである。その
ウエハーをボールボンダーに載せ、内部電極部に金属性
ボール１４として金ボール１を４段重ねで斜めに載せた
状態を図５（Ｃ）に示している。溶融状態でボール状の
金は内部電極上でつぶれて金全体の厚みが０．１５ｍｍ
になった。金属性ボール１４を覆うだけの厚みに熱硬化
性エポキシ樹脂１９をポッティングして硬化した状態を
図５（Ｄ）に示している。次いで樹脂の上面を上記金属
性ボール１４が露出し、金の全体の厚みがほぼ０．１３
ｍｍとなるまで研磨した状態を示したのが図５（Ｅ）で
ある。次いで基板を裏返してフェライト基板１１の裏面
を研磨し切れ目１１ａまで研磨した状態を図６（Ａ）に
示してある。次いで研磨したフェライト基板１１の裏面
に熱硬化性エポキシ樹脂１９をスピンコーティングで塗
布し、さらに樹脂を硬化させ、ほぼ０．０２ｍｍの厚さ
に樹脂層を形成させた状態を図６（Ｂ）に示す。次いで
表面に露出した金属性バンプの部分に外部接続用ハンダ
層１６を形成した状態を図６（Ｃ）に示す。
導体装置を個別に引き離すように、０．１５ｍｍ幅のブ
レードを使用してダイシングソーで基板１１に０．１５
ｍｍ＋α（αは０．０２ｍｍ程度）の切れ目１１ａを入
れた状態を図５（Ｂ）に示している。この切れ目をつけ
るのはダイシングが好適に使用できるからである。その
ウエハーをボールボンダーに載せ、内部電極部に金属性
ボール１４として金ボール１を４段重ねで斜めに載せた
状態を図５（Ｃ）に示している。溶融状態でボール状の
金は内部電極上でつぶれて金全体の厚みが０．１５ｍｍ
になった。金属性ボール１４を覆うだけの厚みに熱硬化
性エポキシ樹脂１９をポッティングして硬化した状態を
図５（Ｄ）に示している。次いで樹脂の上面を上記金属
性ボール１４が露出し、金の全体の厚みがほぼ０．１３
ｍｍとなるまで研磨した状態を示したのが図５（Ｅ）で
ある。次いで基板を裏返してフェライト基板１１の裏面
を研磨し切れ目１１ａまで研磨した状態を図６（Ａ）に
示してある。次いで研磨したフェライト基板１１の裏面
に熱硬化性エポキシ樹脂１９をスピンコーティングで塗
布し、さらに樹脂を硬化させ、ほぼ０．０２ｍｍの厚さ
に樹脂層を形成させた状態を図６（Ｂ）に示す。次いで
表面に露出した金属性バンプの部分に外部接続用ハンダ
層１６を形成した状態を図６（Ｃ）に示す。
【００４６】図６（Ｃ）の状態のものを０．０５ｍｍ幅
のブレードを使用してダイシングソーにより個別素子に
分離した状態を図６（Ｄ）に示す。この際、積層した金
の一部も同時にカットすることになるので、側面にも金
が露出した。このようにして図４のような磁電変換素子
が出来上がった。本実施例では、ハンダ層は含めない寸
法で０．９×０．９ｍｍ角で厚さが０．３ｍｍの大きさ
のホール素子にした。感度も１Ｖ、０．０５Ｔで２００
ｍＶと極めて高いものであった。
のブレードを使用してダイシングソーにより個別素子に
分離した状態を図６（Ｄ）に示す。この際、積層した金
の一部も同時にカットすることになるので、側面にも金
が露出した。このようにして図４のような磁電変換素子
が出来上がった。本実施例では、ハンダ層は含めない寸
法で０．９×０．９ｍｍ角で厚さが０．３ｍｍの大きさ
のホール素子にした。感度も１Ｖ、０．０５Ｔで２００
ｍＶと極めて高いものであった。
【００４７】（実施例３）実施例１において金属性ボー
ルとして金ボールに代えてリン青銅ボールを用いた場合
について説明する。図２（Ａ）の状態のウェハーの内部
電極部分にスクリーン印刷によりテクノα社製ＳＴＡＹ
ＨＯＬＤの熱可塑性樹脂を塗布し、溶剤を蒸発させて乾
燥した。１５０度に加熱したダイボンダー上にウェハー
を担持し、０．４ｍｍ角で厚さが０．２ｍｍのリン青銅
をダイボンダーにより熱可塑性樹脂部分に熱圧着して載
せた。このリン青銅ボールは隣接する半導体素子の内部
電極にまたがる大きさであった。その後、リン青銅ボー
ルを覆うだけの厚みに熱硬化性エポキシ樹脂をポッティ
ングして硬化させ、リン青銅層の厚みが０．１５ｍｍに
なるまで研磨した。以後の工程は実施例１と同様な工程
を経て、０．９×０．９ｍｍ角で厚さが０．２７ｍｍの
大きさのホール素子にした。
ルとして金ボールに代えてリン青銅ボールを用いた場合
について説明する。図２（Ａ）の状態のウェハーの内部
電極部分にスクリーン印刷によりテクノα社製ＳＴＡＹ
ＨＯＬＤの熱可塑性樹脂を塗布し、溶剤を蒸発させて乾
燥した。１５０度に加熱したダイボンダー上にウェハー
を担持し、０．４ｍｍ角で厚さが０．２ｍｍのリン青銅
をダイボンダーにより熱可塑性樹脂部分に熱圧着して載
せた。このリン青銅ボールは隣接する半導体素子の内部
電極にまたがる大きさであった。その後、リン青銅ボー
ルを覆うだけの厚みに熱硬化性エポキシ樹脂をポッティ
ングして硬化させ、リン青銅層の厚みが０．１５ｍｍに
なるまで研磨した。以後の工程は実施例１と同様な工程
を経て、０．９×０．９ｍｍ角で厚さが０．２７ｍｍの
大きさのホール素子にした。
【００４８】（実施例４）実施例１において、シリコン
基板上の半導体装置を個別に引き離すように切れ目を入
れる工程および、半導体装置を反対側の基板を該切れ目
まで研磨する工程を省略して、ホール素子を作った。特
性は実施例１と同じであったが、素子断面はむき出しの
素子であった。
基板上の半導体装置を個別に引き離すように切れ目を入
れる工程および、半導体装置を反対側の基板を該切れ目
まで研磨する工程を省略して、ホール素子を作った。特
性は実施例１と同じであったが、素子断面はむき出しの
素子であった。
【００４９】これまでホール素子を例にして説明してき
たが、本発明の概念および製造方法は他の磁電変換素子
である半導体ＭＲや強磁性体ＭＲ，ＧＭＲにも適用でき
るのはもちろんである。
たが、本発明の概念および製造方法は他の磁電変換素子
である半導体ＭＲや強磁性体ＭＲ，ＧＭＲにも適用でき
るのはもちろんである。
【００５０】
【発明の効果】本発明により、基板上に磁気を感ずる半
導体薄膜と内部電極を備え、該内部電極の上に該内部電
極と同質または異質の導電性物体が形成され、かつ樹脂
により覆われた磁電変換素子であって、該導電性物体の
少なくとも一部が該樹脂の表面および横側面に露出して
おり、その露出部分が外部電極となるようにしたことに
より、半導体装置が樹脂で覆われ、実装時における実装
の良否判定が破壊せずにでき、かつ極めて小さい半導体
素子を得ることができる。
導体薄膜と内部電極を備え、該内部電極の上に該内部電
極と同質または異質の導電性物体が形成され、かつ樹脂
により覆われた磁電変換素子であって、該導電性物体の
少なくとも一部が該樹脂の表面および横側面に露出して
おり、その露出部分が外部電極となるようにしたことに
より、半導体装置が樹脂で覆われ、実装時における実装
の良否判定が破壊せずにでき、かつ極めて小さい半導体
素子を得ることができる。
【００５１】さらに、本発明により、基板に形成された
磁気に感ずる半導体薄膜と内部電極を備えた多数個の半
導体装置を準備し、該内部電極部分に導電性物体を各半
導体装置の切断面からはみ出るように載せ、該半導体装
置および該導電性物体をカバーするように樹脂で覆い、
該樹脂の表面を該導電性物体が露出するまで研磨し、半
導体装置を個別に切断するようにしたことにより、新規
な構造の磁電変換素子を一括して製造することができ
る。
磁気に感ずる半導体薄膜と内部電極を備えた多数個の半
導体装置を準備し、該内部電極部分に導電性物体を各半
導体装置の切断面からはみ出るように載せ、該半導体装
置および該導電性物体をカバーするように樹脂で覆い、
該樹脂の表面を該導電性物体が露出するまで研磨し、半
導体装置を個別に切断するようにしたことにより、新規
な構造の磁電変換素子を一括して製造することができ
る。
【図１】本発明の磁電変換素子の一実施例の断面透視図
である。
である。
【図２】図１の磁電変換素子を作るための製造方法の工
程図であり、（Ａ）はシリコン基板上に内部電極と受感
部層が多数個形成された状態、（Ｂ）は基板に切れ目を
入れた状態、（Ｃ）は内部電極部に金属性ボールを斜め
に載せた状態、（Ｄ）は熱硬化性樹脂をポッティングし
た状態、および（Ｅ）は研磨した状態を示す。
程図であり、（Ａ）はシリコン基板上に内部電極と受感
部層が多数個形成された状態、（Ｂ）は基板に切れ目を
入れた状態、（Ｃ）は内部電極部に金属性ボールを斜め
に載せた状態、（Ｄ）は熱硬化性樹脂をポッティングし
た状態、および（Ｅ）は研磨した状態を示す。
【図３】図１の磁電変換素子を作るための製造方法の図
２に続く工程図であり、（Ａ）は基板の裏面を研磨した
状態、（Ｂ）は裏面に熱硬化性エポキシ樹脂をスピンコ
ートし硬化させた状態、（Ｃ）は表面に露出した金電極
の部分にハンダ層を形成した状態、および（Ｄ）は個別
素子に分離した状態を示す。
２に続く工程図であり、（Ａ）は基板の裏面を研磨した
状態、（Ｂ）は裏面に熱硬化性エポキシ樹脂をスピンコ
ートし硬化させた状態、（Ｃ）は表面に露出した金電極
の部分にハンダ層を形成した状態、および（Ｄ）は個別
素子に分離した状態を示す。
【図４】本発明の磁電変換素子の他の実施例の断面図で
ある。
ある。
【図５】図４の磁電変換素子を作るための製造方法の工
程図であり、（Ａ）は高透磁率フェライト基板上に内部
電極と能動層が多数個形成されている状態、（Ｂ）は基
板に切れ目を入れた状態、（Ｃ）は内部電極部に金属性
ボールを斜めに載せた状態、（Ｄ）は熱硬化性エポキシ
樹脂をポッティングした状態、および（Ｅ）は研磨した
状態を示す。
程図であり、（Ａ）は高透磁率フェライト基板上に内部
電極と能動層が多数個形成されている状態、（Ｂ）は基
板に切れ目を入れた状態、（Ｃ）は内部電極部に金属性
ボールを斜めに載せた状態、（Ｄ）は熱硬化性エポキシ
樹脂をポッティングした状態、および（Ｅ）は研磨した
状態を示す。
【図６】図４の磁電変換素子を作るための製造方法の図
５に続く工程図であり、（Ａ）は基板の裏面を研磨した
状態、（Ｂ）は裏面に熱硬化性エポキシ樹脂をスピンコ
ートし硬化させた状態、（Ｃ）は表面に露出した金属性
バンプの部分にハンダ層を形成した状態、および（Ｄ）
は個別素子に分離した状態を示す。
５に続く工程図であり、（Ａ）は基板の裏面を研磨した
状態、（Ｂ）は裏面に熱硬化性エポキシ樹脂をスピンコ
ートし硬化させた状態、（Ｃ）は表面に露出した金属性
バンプの部分にハンダ層を形成した状態、および（Ｄ）
は個別素子に分離した状態を示す。
【図７】比較例としてのこれまでの磁電変換素子の断面
図である。
図である。
１ シリコン基板 １ａ 切れ目 ２ 内部電極 ３ 受感部層（半導体薄膜） ４ 金属性ボール ５ 樹脂 ６ 外部接続用ハンダ ７ 金属の露出した部分 ８ 個別の基板 ９ 樹脂 １０ 金属の露出した部分（側面） １１ フェライト基板 １１ａ 切れ目 １２ 内部電極 １３ 受感部層（半導体薄膜） １４ 金属性ボール １５ 磁気収束用チップ １６ 外部接続用ハンダ １７ 金属の露出した部分 １８ 個別の基板 １９ 樹脂 ２０ 金属の露出した部分（側面） ２１ フェライト基板 ２２ 内部電極 ２３ 受感部層（半導体薄膜） ２４ 金線 ２５ 磁気収束用チップ ２６ リードフレーム ２７ モールド樹脂
フロントページの続き (72)発明者 久良木 薫 宮崎県延岡市旭町６丁目4100番地 旭化成 電子株式会社内 (72)発明者 青木 堅治 宮崎県延岡市旭町６丁目4100番地 旭化成 電子株式会社内 (72)発明者 松居 雄毅 東京都千代田区有楽町１丁目１番２号 旭 化成電子株式会社内
Claims (12)
- 【請求項１】 基板上に磁気を感ずる半導体薄膜と内部
電極を備え、該内部電極の上に該内部電極と同質または
異質の導電性物体が形成され、かつ樹脂により覆われた
磁電変換素子であって、該導電性物体の少なくとも一部
が該樹脂の表面および横側面に露出しており、その露出
部分が外部電極となることを特徴とする磁電変換素子。 - 【請求項２】 前記導電性物体の厚みが少なくとも０．
０２ｍｍであることを特徴とする請求項１に記載の磁電
変換素子。 - 【請求項３】 導電性物体が金属であることを特徴とす
る請求項１または２に記載の磁電変換素子。 - 【請求項４】 導電性物体が導電性樹脂あるいは導電性
樹脂と金属との積層構造体であることを特徴とする請求
項１または２に記載の磁電変換素子。 - 【請求項５】 基板が高透磁率磁性体であり、磁気に感
ずる半導体薄膜の感磁部が高透磁率磁性体によってサン
ドイッチされていることを特徴とする請求項１〜４のい
ずれかに記載の磁電変換素子。 - 【請求項６】 高透磁率磁性体がフェライトであること
を特徴とする請求項５記載の磁電変換素子。 - 【請求項７】 該導電性物体の露出している部分にさら
に金属層を有することを特徴とする請求項１〜６のいず
れかに記載の磁電変換素子。 - 【請求項８】 基板に形成された磁気に感ずる半導体薄
膜と内部電極を備えた多数個の半導体装置を準備する工
程、 該内部電極部分に導電性物体を各半導体装置の切断面か
らはみ出るように載せる工程、 該半導体装置および該導電性物体をカバーするように樹
脂で覆う工程、 該樹脂の表面を該導電性物体が露出するまで研磨する工
程、および半導体装置を個別に切断する工程を備えるこ
とを特徴とする磁電変換素子の製造方法。 - 【請求項９】 基板に形成された磁気に感ずる半導体薄
膜と内部電極を備えた多数個の半導体装置を準備する工
程、 該基板上の半導体装置を個別に引き離すように切れ目を
入れる工程、 該内部電極部分に導電性物体を各半導体装置の切断面か
らはみ出るように載せる工程、 該半導体装置および該導電性物体をカバーするように樹
脂で覆う工程、 該樹脂の表面を該導電性物体が露出するまで研磨する工
程、および半導体装置を個別に切断する工程を備えるこ
とを特徴とする磁電変換素子の製造方法。 - 【請求項１０】 該半導体装置と反対側の基板を該切れ
目まで研磨する工程をさらに備えることを特徴とする請
求項９記載の磁電変換素子の製造方法。 - 【請求項１１】 該切れ目まで研磨する工程後、該基板
の研磨面に樹脂を覆う工程をさらに備えることを特徴と
する請求項１０記載の磁電変換素子の製造方法。 - 【請求項１２】 該導電性物体の研磨後表面に現れた部
分にさらに金属層を付与することを特徴とする請求項８
〜１１のいずれかに記載の磁電変換素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03182398A JP4410320B2 (ja) | 1998-02-13 | 1998-02-13 | 磁電変換素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03182398A JP4410320B2 (ja) | 1998-02-13 | 1998-02-13 | 磁電変換素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233849A true JPH11233849A (ja) | 1999-08-27 |
| JP4410320B2 JP4410320B2 (ja) | 2010-02-03 |
Family
ID=12341817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03182398A Expired - Lifetime JP4410320B2 (ja) | 1998-02-13 | 1998-02-13 | 磁電変換素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4410320B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003090289A1 (fr) * | 2002-04-19 | 2003-10-30 | Asahi Kasei Electronics Co., Ltd. | Transducteur magnetoelectrique et son procede de fabrication |
| US7567078B2 (en) | 2004-12-28 | 2009-07-28 | Asahi Kasei Emd Corporation | Magnetic rotation-angle sensor and angle-information processing device |
| JP2010101648A (ja) * | 2008-10-21 | 2010-05-06 | Asahi Kasei Electronics Co Ltd | 磁気センサ |
| CN108155108A (zh) * | 2017-12-27 | 2018-06-12 | 中国科学院长春光学精密机械与物理研究所 | 一种氧化锌紫外探测器的封装方法及封装结构 |
| CN108172663A (zh) * | 2017-12-27 | 2018-06-15 | 中国科学院长春光学精密机械与物理研究所 | 一种ZnMgO日盲紫外探测器的封装方法及封装结构 |
-
1998
- 1998-02-13 JP JP03182398A patent/JP4410320B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003090289A1 (fr) * | 2002-04-19 | 2003-10-30 | Asahi Kasei Electronics Co., Ltd. | Transducteur magnetoelectrique et son procede de fabrication |
| US7193288B2 (en) | 2002-04-19 | 2007-03-20 | Asahi Kasei Electronics Co., Ltd. | Magnetoelectric transducer and its manufacturing method |
| CN100403572C (zh) * | 2002-04-19 | 2008-07-16 | 旭化成电子材料元件株式会社 | 磁电变换元件及其制造方法 |
| US7567078B2 (en) | 2004-12-28 | 2009-07-28 | Asahi Kasei Emd Corporation | Magnetic rotation-angle sensor and angle-information processing device |
| JP2010101648A (ja) * | 2008-10-21 | 2010-05-06 | Asahi Kasei Electronics Co Ltd | 磁気センサ |
| CN108155108A (zh) * | 2017-12-27 | 2018-06-12 | 中国科学院长春光学精密机械与物理研究所 | 一种氧化锌紫外探测器的封装方法及封装结构 |
| CN108172663A (zh) * | 2017-12-27 | 2018-06-15 | 中国科学院长春光学精密机械与物理研究所 | 一种ZnMgO日盲紫外探测器的封装方法及封装结构 |
| CN108172663B (zh) * | 2017-12-27 | 2019-12-24 | 中国科学院长春光学精密机械与物理研究所 | 一种ZnMgO日盲紫外探测器的封装方法及封装结构 |
| CN108155108B (zh) * | 2017-12-27 | 2020-01-14 | 中国科学院长春光学精密机械与物理研究所 | 一种氧化锌紫外探测器的封装方法及封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4410320B2 (ja) | 2010-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7193288B2 (en) | Magnetoelectric transducer and its manufacturing method | |
| TWI264810B (en) | Structure and method of forming a multiple leadframe semiconductor device | |
| US4021767A (en) | Hall element and method of manufacturing same | |
| JPH053183A (ja) | 半導体装置及びその製造方法 | |
| JP4410320B2 (ja) | 磁電変換素子およびその製造方法 | |
| JP3683696B2 (ja) | 半導体素子の製造方法 | |
| JP2005123383A (ja) | 磁電変換素子 | |
| JP3464369B2 (ja) | 薄型高感度ホール素子の製造方法 | |
| JP4573368B2 (ja) | フェースダウン接続用小型磁電変換素子の製造方法 | |
| JP4723804B2 (ja) | 磁電変換装置 | |
| JP3968384B2 (ja) | 小型磁電変換素子の製造方法 | |
| JP4846955B2 (ja) | 磁電変換素子 | |
| JP4467090B2 (ja) | 小型磁電変換素子とその製造方法 | |
| JP2000012919A (ja) | 磁電変換素子とその製造方法 | |
| JP4542215B2 (ja) | ホール素子の製造方法 | |
| JPH1051046A (ja) | 小型ホール素子 | |
| JP4807928B2 (ja) | 表面実装縦型磁電変換素子 | |
| JP2610083B2 (ja) | 強磁性体磁気抵抗素子 | |
| JP2019102651A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH09331088A (ja) | ホール素子 | |
| JPH11330584A (ja) | 磁電変換素子およびそれを用いた磁気センサ、磁電変換素子の製造方法 | |
| JPH09214017A (ja) | ホール素子 | |
| JPH09214019A (ja) | 磁電変換素子 | |
| JPH11330586A (ja) | 磁電変換素子およびそれを用いた磁気センサ、磁電変換素子の製造方法 | |
| JPH10190091A (ja) | 小型ホール素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |