JP2895663B2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JP2895663B2 JP2895663B2 JP3171337A JP17133791A JP2895663B2 JP 2895663 B2 JP2895663 B2 JP 2895663B2 JP 3171337 A JP3171337 A JP 3171337A JP 17133791 A JP17133791 A JP 17133791A JP 2895663 B2 JP2895663 B2 JP 2895663B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- input
- circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数の入力信号が選択
的に入力される差動増幅回路に関するものである。
的に入力される差動増幅回路に関するものである。
【０００２】
【従来の技術】従来のこの種の差動増幅回路からなるボ
ルテージフォロワ回路の一例を図３に示す。この回路
は、ＰチャネルＭＯＳトランジスタＰ１〜Ｐ３、Ｐａ１
〜Ｐａｎ、Ｐｂ１〜Ｐｂｎ、ＮチャネルＭＯＳトランジ
スタＮ１〜Ｎ６、及び発振防止用容量Ｃｓにより構成さ
れている。トランジスタＰ１は定電流回路を構成し、ト
ランジスタＮ１，Ｎ２はカレントミラー回路を構成して
いる。トランジスタＰ１のゲートにはカレントミラー回
路に流れる電流を設定するためのバイアス電圧Ｖｂ１が
印加されている。トランジスタＮ５，Ｎ６は容量性駆動
負荷ＣＦに充電された電荷を放電させるためのものであ
る。
ルテージフォロワ回路の一例を図３に示す。この回路
は、ＰチャネルＭＯＳトランジスタＰ１〜Ｐ３、Ｐａ１
〜Ｐａｎ、Ｐｂ１〜Ｐｂｎ、ＮチャネルＭＯＳトランジ
スタＮ１〜Ｎ６、及び発振防止用容量Ｃｓにより構成さ
れている。トランジスタＰ１は定電流回路を構成し、ト
ランジスタＮ１，Ｎ２はカレントミラー回路を構成して
いる。トランジスタＰ１のゲートにはカレントミラー回
路に流れる電流を設定するためのバイアス電圧Ｖｂ１が
印加されている。トランジスタＮ５，Ｎ６は容量性駆動
負荷ＣＦに充電された電荷を放電させるためのものであ
る。
【０００３】トランジスタＰｂ１〜Ｐｂｎはゲートに夫
々入力信号が印加される非反転入力側の入力トランジス
タであり、トランジスタＰａ１〜Ｐａｎは入力信号を選
択するためのスイッチングトランジスタである。トラン
ジスタＰ３は反転入力側の入力トランジスタであり、ゲ
ートがボルテージフォロワ回路の出力に接続されてい
る。トランジスタＮ３，Ｎ４はバッファとして機能す
る。トランジスタＮ４のゲートにはバッファのバイアス
電流を設定するためのバイアス電圧Ｖｂ２が印加されて
いる。
々入力信号が印加される非反転入力側の入力トランジス
タであり、トランジスタＰａ１〜Ｐａｎは入力信号を選
択するためのスイッチングトランジスタである。トラン
ジスタＰ３は反転入力側の入力トランジスタであり、ゲ
ートがボルテージフォロワ回路の出力に接続されてい
る。トランジスタＮ３，Ｎ４はバッファとして機能す
る。トランジスタＮ４のゲートにはバッファのバイアス
電流を設定するためのバイアス電圧Ｖｂ２が印加されて
いる。
【０００４】トランジスタＮ３のゲートはトランジスタ
Ｐ３，Ｎ２の接続点に接続されており、トランジスタＮ
３，Ｎ４の接続点はトランジスタＰ３のゲートに接続さ
れている。
Ｐ３，Ｎ２の接続点に接続されており、トランジスタＮ
３，Ｎ４の接続点はトランジスタＰ３のゲートに接続さ
れている。
【０００５】また、負荷ＣＦを放電させるためのトラン
ジスタＮ６はボルテージフォロワ回路の出力とグランド
との間に接続され、一方、トランジスタＮ５はトランジ
スタＰ３，Ｎ２の接続点とグランドとの間に接続されて
いる。トランジスタＮ５，Ｎ６のゲートにはディスチャ
ージ信号ＤＩＳが印加される。
ジスタＮ６はボルテージフォロワ回路の出力とグランド
との間に接続され、一方、トランジスタＮ５はトランジ
スタＰ３，Ｎ２の接続点とグランドとの間に接続されて
いる。トランジスタＮ５，Ｎ６のゲートにはディスチャ
ージ信号ＤＩＳが印加される。
【０００６】各入力トランジスタＰｂ１〜Ｐｂｎは、直
列に接続されているスイッチングトランジスタｐａ１〜
ｐａｎがオンしたとき、トランジスタＰ１とトランジス
タＮ１との間に接続される。図４に示すように、スイッ
チングトランジスタＰａ１〜Ｐａｎのゲートにローレベ
ルの入力選択信号Ｃ１〜Ｃｎが順次入力されると、各ス
イッチングトランジスタはその都度オンし、入力トラン
ジスタＰｂ１〜ＰｂｎがトランジスタＰ１とトランジス
タＮ１との間に順次接続される。その結果、各入力トラ
ンジスタＰｂ１〜Ｐｂｎのゲートに入力されている入力
信号Ｖ１〜Ｖｎが出力信号ＯＵＴとして出力される。
列に接続されているスイッチングトランジスタｐａ１〜
ｐａｎがオンしたとき、トランジスタＰ１とトランジス
タＮ１との間に接続される。図４に示すように、スイッ
チングトランジスタＰａ１〜Ｐａｎのゲートにローレベ
ルの入力選択信号Ｃ１〜Ｃｎが順次入力されると、各ス
イッチングトランジスタはその都度オンし、入力トラン
ジスタＰｂ１〜ＰｂｎがトランジスタＰ１とトランジス
タＮ１との間に順次接続される。その結果、各入力トラ
ンジスタＰｂ１〜Ｐｂｎのゲートに入力されている入力
信号Ｖ１〜Ｖｎが出力信号ＯＵＴとして出力される。
【０００７】ディスチャージ信号ＤＩＳは、負荷ＣＦを
放電させるためのものであり、この信号がハイレベル
（ＶＤＤレベル）になると、トランジスタＮ５，Ｎ６は
オンとなり、負荷ＣＦの電荷が放電される。
放電させるためのものであり、この信号がハイレベル
（ＶＤＤレベル）になると、トランジスタＮ５，Ｎ６は
オンとなり、負荷ＣＦの電荷が放電される。
【０００８】
【発明が解決しようとする課題】しかし、このような従
来の差動増幅回路を用いたボルテージフォロワ回路には
次のような問題がある。すなわち、いずれの入力信号Ｖ
１〜Ｖｎも選択されず、すべてのスイッチングトランジ
スタＰａ１〜Ｐａｎがオフの状態になると、非反転入力
側の入力トランジスタＰｂ１〜Ｐｂｎには一切電流が流
れなくなる。トランジスタＰ１〜Ｐ３はトランジスタＮ
２と比較してインピーダンスが低いため、入力トランジ
スタＰｂ１〜Ｐｂｎに電流が流れない状態では、トラン
ジスタＮ２のドレインの電位がＶＤＤ側に引っ張られて
しまい、その結果、負荷ＣＦがＶＤＤレベルで充電され
てしまう。例えば、図４に示す場合には期間Ｔ１におい
て、すべての入力選択信号Ｃ１〜Ｃｎがハイレベルとな
るため、スイッチングトランジスタはすべてオフとな
り、ボルテージフォロワ回路の出力信号ＯＵＴはＶＤＤ
レベルに上昇する。期間Ｔ１の後はスイッチングトラン
ジスタＰｂ１がオンするので、回路は正常な状態に戻る
が、負荷ＣＦの電荷はすぐには放電されないので、出力
信号ＯＵＴの電圧は徐々に低下する。このように、期間
Ｔ２の間、出力が安定しない状態が続く。
来の差動増幅回路を用いたボルテージフォロワ回路には
次のような問題がある。すなわち、いずれの入力信号Ｖ
１〜Ｖｎも選択されず、すべてのスイッチングトランジ
スタＰａ１〜Ｐａｎがオフの状態になると、非反転入力
側の入力トランジスタＰｂ１〜Ｐｂｎには一切電流が流
れなくなる。トランジスタＰ１〜Ｐ３はトランジスタＮ
２と比較してインピーダンスが低いため、入力トランジ
スタＰｂ１〜Ｐｂｎに電流が流れない状態では、トラン
ジスタＮ２のドレインの電位がＶＤＤ側に引っ張られて
しまい、その結果、負荷ＣＦがＶＤＤレベルで充電され
てしまう。例えば、図４に示す場合には期間Ｔ１におい
て、すべての入力選択信号Ｃ１〜Ｃｎがハイレベルとな
るため、スイッチングトランジスタはすべてオフとな
り、ボルテージフォロワ回路の出力信号ＯＵＴはＶＤＤ
レベルに上昇する。期間Ｔ１の後はスイッチングトラン
ジスタＰｂ１がオンするので、回路は正常な状態に戻る
が、負荷ＣＦの電荷はすぐには放電されないので、出力
信号ＯＵＴの電圧は徐々に低下する。このように、期間
Ｔ２の間、出力が安定しない状態が続く。
【０００９】本発明の目的は、このような問題を解決
し、複数の入力信号が選択的に入力されるボルテージフ
ォロワ回路を構成する差動増幅回路であって、複数の入
力信号のいずれもが選択されない状態においてその駆動
負荷がハイレベルの電圧で不必要に充電されることを防
止し得る差動増幅回路を提供することにある。
し、複数の入力信号が選択的に入力されるボルテージフ
ォロワ回路を構成する差動増幅回路であって、複数の入
力信号のいずれもが選択されない状態においてその駆動
負荷がハイレベルの電圧で不必要に充電されることを防
止し得る差動増幅回路を提供することにある。
【００１０】
【課題を解決するための手段】本発明の目的は、複数の
入力信号が選択的に印加される非反転入力と、出力に接
続された反転入力と、前記非反転入力に接続されたトラ
ンジスタ及び前記反転入力に接続されたトランジスタに
一定の電流を供給するための定電流回路と、前記出力に
接続された容量性駆動負荷と、前記非反転入力に前記複
数の入力信号のいずれもが入力されない間、前記容量性
駆動負荷への充電を防止すべく前記定電流回路による電
流の供給を停止させる手段とを備えたことを特徴とする
差動増幅回路によって達成される。
入力信号が選択的に印加される非反転入力と、出力に接
続された反転入力と、前記非反転入力に接続されたトラ
ンジスタ及び前記反転入力に接続されたトランジスタに
一定の電流を供給するための定電流回路と、前記出力に
接続された容量性駆動負荷と、前記非反転入力に前記複
数の入力信号のいずれもが入力されない間、前記容量性
駆動負荷への充電を防止すべく前記定電流回路による電
流の供給を停止させる手段とを備えたことを特徴とする
差動増幅回路によって達成される。
【００１１】
【作用】非反転入力には複数の入力信号が順次印加さ
れ、出力には印加された信号の電圧に等しい電圧が現れ
る。非反転入力に複数の入力電圧のいずれもが印加され
ない間は、非反転入力に接続されたトランジスタ及び反
転入力に接続されたトランジスタに一定の電流を供給す
るための定電流回路による電流の供給が停止され、、こ
の間、出力に接続された容量性負荷への不必要な充電が
防止され、出力が上昇して不安定になることが防止され
る。
れ、出力には印加された信号の電圧に等しい電圧が現れ
る。非反転入力に複数の入力電圧のいずれもが印加され
ない間は、非反転入力に接続されたトランジスタ及び反
転入力に接続されたトランジスタに一定の電流を供給す
るための定電流回路による電流の供給が停止され、、こ
の間、出力に接続された容量性負荷への不必要な充電が
防止され、出力が上昇して不安定になることが防止され
る。
【００１２】
【実施例】次に本発明の実施例について説明する。図１
に本発明による差動増幅回路を用いて構成したボルテー
ジフォロワ回路の一例を示す。この回路は、トランジス
タＰ１のゲート電圧を制御する回路として、アナログス
イッチＳ１、Ｓ２及びインバータ１１からなるバイアス
電圧切替回路１０が設けられている点で図３の回路と異
なっている。
に本発明による差動増幅回路を用いて構成したボルテー
ジフォロワ回路の一例を示す。この回路は、トランジス
タＰ１のゲート電圧を制御する回路として、アナログス
イッチＳ１、Ｓ２及びインバータ１１からなるバイアス
電圧切替回路１０が設けられている点で図３の回路と異
なっている。
【００１３】アナログスイッチＳ１、Ｓ２の一方の制御
端子にはバイアス電圧切替信号ＳＴＢが印加される。ま
た、バイアス電圧切替信号ＳＴＢはインバータ１１を介
してアナログスイッチＳ１、Ｓ２の他方の制御端子にも
印加される。電源電圧ＶＤＤはアナログスイッチＳ１を
介してトランジスタＰ１のゲートに印加され、一方バイ
アス電圧Ｖｂ１はアナログスイッチＳ２を介してトラン
ジスタＰ１のゲートに印加される。
端子にはバイアス電圧切替信号ＳＴＢが印加される。ま
た、バイアス電圧切替信号ＳＴＢはインバータ１１を介
してアナログスイッチＳ１、Ｓ２の他方の制御端子にも
印加される。電源電圧ＶＤＤはアナログスイッチＳ１を
介してトランジスタＰ１のゲートに印加され、一方バイ
アス電圧Ｖｂ１はアナログスイッチＳ２を介してトラン
ジスタＰ１のゲートに印加される。
【００１４】その他の部分については図３の回路と同じ
構成を有している。
構成を有している。
【００１５】即ち、トランジスタＰ１は定電流回路を構
成し、トランジスタＮ１，Ｎ２はカレントミラー回路を
構成している。トランジスタＰｂ１〜Ｐｂｎはゲートに
夫々入力信号が印加される非反転入力側の入力トランジ
スタであり、トランジスタＰａ１〜Ｐａｎは入力信号を
選択するためのスイッチングトランジスタである。トラ
ンジスタＰ３は反転入力側の入力トランジスタであり、
ゲートがボルテージフォロワ回路の出力に接続されてい
る。トランジスタＮ３，Ｎ４はバッファとして機能す
る。トランジスタＮ４のゲートにはバッファのバイアス
電流を設定するためのバイアス電圧Ｖｂ２が印加されて
いる。
成し、トランジスタＮ１，Ｎ２はカレントミラー回路を
構成している。トランジスタＰｂ１〜Ｐｂｎはゲートに
夫々入力信号が印加される非反転入力側の入力トランジ
スタであり、トランジスタＰａ１〜Ｐａｎは入力信号を
選択するためのスイッチングトランジスタである。トラ
ンジスタＰ３は反転入力側の入力トランジスタであり、
ゲートがボルテージフォロワ回路の出力に接続されてい
る。トランジスタＮ３，Ｎ４はバッファとして機能す
る。トランジスタＮ４のゲートにはバッファのバイアス
電流を設定するためのバイアス電圧Ｖｂ２が印加されて
いる。
【００１６】トランジスタＮ３のゲートはトランジスタ
Ｐ３，Ｎ２の接続点に接続されており、トランジスタＮ
３，Ｎ４の接続点はトランジスタＰ３のゲートに接続さ
れている。
Ｐ３，Ｎ２の接続点に接続されており、トランジスタＮ
３，Ｎ４の接続点はトランジスタＰ３のゲートに接続さ
れている。
【００１７】また、負荷ＣＦを放電させるためのトラン
ジスタＮ６はボルテージフォロワ回路の出力とグランド
との間に接続され、一方、トランジスタＮ５はトランジ
スタＰ３，Ｎ２１の接続点とグランドとの間に接続され
ている。トランジスタＮ５，Ｎ６のゲートにはディスチ
ャージ信号ＤＩＳが印加される。
ジスタＮ６はボルテージフォロワ回路の出力とグランド
との間に接続され、一方、トランジスタＮ５はトランジ
スタＰ３，Ｎ２１の接続点とグランドとの間に接続され
ている。トランジスタＮ５，Ｎ６のゲートにはディスチ
ャージ信号ＤＩＳが印加される。
【００１８】次にこのボルテージフォロワ回路の動作を
説明する。図２に示すように期間Ｔ１において入力選択
信号Ｃ１〜Ｃｎがすべてハイレベルとなり、入力信号Ｖ
１〜Ｖｎのいずれも選択されず、従ってすべてのスイッ
チングトランジスタＰａ１〜Ｐａｎがオフとなる。この
ときバイアス電圧切替信号ＳＴＢがハイレベルに設定さ
れるのでアナログスイッチＳ１がオンとなり、アナログ
スイッチＳ２がオフとなる。この結果、電圧ＶＤＤがト
ランジスタＰ１のゲートに印加され、トランジスタＰ１
はオフとなる。従ってトランジスタＰ３及びＮ２の接続
点の電位がグランドレベルとなるのでボルテージフォロ
ワ回路の出力もグランドレベルとなり、従って負荷ＣＦ
が不必要に充電されることはない。
説明する。図２に示すように期間Ｔ１において入力選択
信号Ｃ１〜Ｃｎがすべてハイレベルとなり、入力信号Ｖ
１〜Ｖｎのいずれも選択されず、従ってすべてのスイッ
チングトランジスタＰａ１〜Ｐａｎがオフとなる。この
ときバイアス電圧切替信号ＳＴＢがハイレベルに設定さ
れるのでアナログスイッチＳ１がオンとなり、アナログ
スイッチＳ２がオフとなる。この結果、電圧ＶＤＤがト
ランジスタＰ１のゲートに印加され、トランジスタＰ１
はオフとなる。従ってトランジスタＰ３及びＮ２の接続
点の電位がグランドレベルとなるのでボルテージフォロ
ワ回路の出力もグランドレベルとなり、従って負荷ＣＦ
が不必要に充電されることはない。
【００１９】期間Ｔ１の後、バイアス電圧切替信号ＳＴ
Ｂがローレベルに設定される。これにより、トランジス
タＰ１のゲートにはバイアス電圧Ｖｂ１が印加され、カ
レントミラー回路には一定の電流が供給される。この状
態で、各スイッチングトランジスタＰａ１〜Ｐａｎのゲ
ートに順次、ローレベルの入力選択信号Ｃ１〜Ｃｎが入
力されると、各スイッチングトランジスタはその都度オ
ンし、入力トランジスタＰｂ１〜Ｐｂｎがトランジスタ
Ｐ１とトランジスタＮ１との間に順次接続される。その
結果、各入力トランジスタＰｂ１〜Ｐｂｎのゲートに入
力されている入力信号Ｖ１〜Ｖｎが出力信号ＯＵＴとし
て出力される。
Ｂがローレベルに設定される。これにより、トランジス
タＰ１のゲートにはバイアス電圧Ｖｂ１が印加され、カ
レントミラー回路には一定の電流が供給される。この状
態で、各スイッチングトランジスタＰａ１〜Ｐａｎのゲ
ートに順次、ローレベルの入力選択信号Ｃ１〜Ｃｎが入
力されると、各スイッチングトランジスタはその都度オ
ンし、入力トランジスタＰｂ１〜Ｐｂｎがトランジスタ
Ｐ１とトランジスタＮ１との間に順次接続される。その
結果、各入力トランジスタＰｂ１〜Ｐｂｎのゲートに入
力されている入力信号Ｖ１〜Ｖｎが出力信号ＯＵＴとし
て出力される。
【００２０】なお、この実施例では差動増幅回路の入力
部分にＰチャネルのトランジスタを用いているが、入力
トランジスタＰｂ１〜Ｐｂｎ、スイッチングトランジス
タＰａ１〜Ｐａｎ、ならびにトランジスタＰ１〜Ｐ３を
Ｎチャネルのトランジスタに置き換え、トランジスタＮ
１，Ｎ２をＰチャネルのトランジスタに置き換えて構成
した差動増幅回路に対しても本発明は適用可能であり、
この場合にも上記同様に出力電圧が安定化される。
部分にＰチャネルのトランジスタを用いているが、入力
トランジスタＰｂ１〜Ｐｂｎ、スイッチングトランジス
タＰａ１〜Ｐａｎ、ならびにトランジスタＰ１〜Ｐ３を
Ｎチャネルのトランジスタに置き換え、トランジスタＮ
１，Ｎ２をＰチャネルのトランジスタに置き換えて構成
した差動増幅回路に対しても本発明は適用可能であり、
この場合にも上記同様に出力電圧が安定化される。
【００２１】
【発明の効果】本発明の差動増幅回路は、その非反転入
力に複数の入力信号のいずれもが印加されない間、非反
転入力に接続されたトランジスタ及び反転入力に接続さ
れたトランジスタに一定の電流を供給するための定電流
回路による電流の供給を停止する手段とを備えているの
で、負荷がハイレベルの電圧で不必要に充電されること
を防止でき、従って、出力レベルを安定させることがで
きるという効果を有する。また、本発明の差動増幅回路
を複数用いる場合にも上記手段を増設する必要がないの
で占有面積の増加を最小限に押えることができる。
力に複数の入力信号のいずれもが印加されない間、非反
転入力に接続されたトランジスタ及び反転入力に接続さ
れたトランジスタに一定の電流を供給するための定電流
回路による電流の供給を停止する手段とを備えているの
で、負荷がハイレベルの電圧で不必要に充電されること
を防止でき、従って、出力レベルを安定させることがで
きるという効果を有する。また、本発明の差動増幅回路
を複数用いる場合にも上記手段を増設する必要がないの
で占有面積の増加を最小限に押えることができる。
【図１】本発明による差動増幅回路を用いて構成したボ
ルテージフォロワ回路の回路図である。
ルテージフォロワ回路の回路図である。
【図２】図１のボルテージフォロワ回路の動作を説明す
るためのタイミングチャートである。
るためのタイミングチャートである。
【図３】従来の差動増幅回路を用いて構成したボルテー
ジフォロワ回路の回路図である。
ジフォロワ回路の回路図である。
【図４】図３のボルテージフォロワ回路の動作を説明す
るためのタイミングチャートである。
るためのタイミングチャートである。
１０ バイアス電圧切替回路 Ｓ１、Ｓ２ アナログスイッチ １１ インバータ Ｎ１〜Ｎ６ ＮチャネルＭＯＳトランジスタ Ｐ１〜Ｐ３、Ｐａ１〜Ｐａｎ、Ｐｂ１〜Ｐｂｎ Ｐチャ
ネルＭＯＳトランジスタ
ネルＭＯＳトランジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−67005（ＪＰ，Ａ) 特開 昭57−50131（ＪＰ，Ａ) 特開 昭62−107516（ＪＰ，Ａ) 実開 昭55−74115（ＪＰ，Ｕ) 実開 昭55−74116（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03F 3/45 H03F 1/52 H03K 17/62 H03K 19/0175
Claims (1)
- 【請求項１】 複数の入力信号が選択的に印加される非
反転入力と、出力に接続された反転入力と、前記非反転
入力に接続されたトランジスタ及び前記反転入力に接続
されたトランジスタに一定の電流を供給するための定電
流回路と、前記出力に接続された容量性駆動負荷と、前
記非反転入力に前記複数の入力信号のいずれもが印加さ
れない間、前記容量性駆動負荷への充電を防止すべく前
記定電流回路による電流の供給を停止させる手段とを備
えたことを特徴とする差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3171337A JP2895663B2 (ja) | 1991-07-11 | 1991-07-11 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3171337A JP2895663B2 (ja) | 1991-07-11 | 1991-07-11 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0522052A JPH0522052A (ja) | 1993-01-29 |
| JP2895663B2 true JP2895663B2 (ja) | 1999-05-24 |
Family
ID=15921356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3171337A Expired - Fee Related JP2895663B2 (ja) | 1991-07-11 | 1991-07-11 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2895663B2 (ja) |
-
1991
- 1991-07-11 JP JP3171337A patent/JP2895663B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0522052A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6496175B1 (en) | Output circuit | |
| US5818295A (en) | Operational amplifier with stabilized DC operations | |
| US5907259A (en) | Operational amplification circuit capable of driving a high load | |
| US6946905B2 (en) | Offset cancel circuit of voltage follower equipped with operational amplifier | |
| KR100783445B1 (ko) | 오프셋 캔슬 기능을 갖는 연산 증폭기 | |
| EP0086090B1 (en) | Drive circuit for capacitive loads | |
| US4447745A (en) | Buffer circuit including a current leak circuit for maintaining the charged voltages | |
| JPH06311732A (ja) | 昇圧回路 | |
| JPH01288010A (ja) | ドライバ回路 | |
| JP3398573B2 (ja) | 差動増幅装置 | |
| US6236195B1 (en) | Voltage variation correction circuit | |
| US6850100B2 (en) | Output buffer circuit | |
| US7242222B2 (en) | Output circuit with reduced gate voltage swings | |
| JPH0541651A (ja) | 容量負荷駆動用半導体集積回路装置 | |
| US6191624B1 (en) | Voltage comparator | |
| JP2895663B2 (ja) | 差動増幅回路 | |
| JP2895662B2 (ja) | 差動増幅回路 | |
| JPH0677804A (ja) | 出力回路 | |
| EP0537970B1 (en) | Output circuit with buffer | |
| US5751167A (en) | CMOS output buffer circuit which converts CMOS logic signals to ECL logic signals and which discharges parasitic load capacitances | |
| US5216710A (en) | Liquid crystal display driver and power supply | |
| JPH05102830A (ja) | バツフア回路 | |
| JP3057706B2 (ja) | 演算増幅器 | |
| JPH0589265A (ja) | 積分回路 | |
| JPH0846495A (ja) | チョッパ型コンパレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |