JPH11203133A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 少ないハードウェアで、複数語のデータの組
に対して繰り返し演算を行なうことができる情報処理装
置を提供する。 【解決手段】 情報処理装置は、命令フェッチ部１に接
続される第１の記憶部から命令をフェッチし、命令実行
部２に接続される第２の記憶部４に対してデータを読み
書きする構成をとり、複数語の即値を持つ命令を実行す
る際に、複数の即値は、通常の命令フェッチ機構を用い
て第１の記憶部３からフェッチし、他方のデータは、命
令によって指定されるアドレスに対して第２の記憶部４
からデータを読み出し、命令によって指定される演算を
それぞれのデータの組に対して実行することにより、複
数のデータに対する繰り返し演算を効率良く実行でき
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のメモリ上の
複数のデータを並列にアクセスし、それらのデータをオ
ペランドとして演算をすることによって、演算を高速に
行なう情報処理装置に関する。

【０００２】

【従来の技術】複数のメモリ上のデータをそれぞれのメ
モリに接続された複数のバス（内部データバスと内部プ
ログラムバス）を用いてアクセスし、アクセスされたデ
ータをオペランドとして、主に積和演算等を行う情報処
理装置が、特開平７−４９８５４号公報に開示されてい
る。

【０００３】この情報処理装置においては、プログラム
バスに接続される第２のメモリは、命令メモリまたはデ
ータメモリとして動作し、ＭＯＶＥ命令の実行により、
外部メモリから、第２のメモリへ命令語のブロックをロ
ードすることや、内部データバスと内部プログラムバス
の両方を用いてオペランドを乗算器へ移送し、その間に
積和演算を行なうＭＡＣＤ命令を持つので高速に積和演
算を実行することができる。さらに、単一命令の繰り返
し命令とＭＡＣＤ命令を組合せて使用することにより、
積和演算とオペランドの読み出しを重ねて実行すること
ができるので、高速にフィルタ処理などを行うことがで
きるという特徴を持つ。

【０００４】

【発明が解決しようとする課題】しかし、上述の情報処
理装置においては、プログラムバスへのデータアクセス
時には、プログラムカウンタに保持される命令フェッチ
に用いるプログラムアドレスをスタックに退避し、プロ
グラムバスへのデータアクセスに用いるデータアドレス
をプログラムカウンタにロードして、データアクセスを
行なう。データアクセス終了後に、スタックから、命令
フェッチに用いるプログラムアドレスを復帰するという
動作が必要である。したがって、情報処理装置内にプロ
グラムカウンタのスタックを持つ必要があり、ハードウ
ェア規模を増大させるばかりか、制御を複雑にするとい
う問題がある。

【０００５】したがって、本発明は、上記課題に鑑みて
なされ、その目的は、少ないハードウェアで、複数語の
データの組に対して繰り返し演算を行なうことができる
情報処理装置を提供することにある。

【０００６】

【課題を解決するための手段】この課題を解決するため
請求項１記載の本発明の情報処理装置は、命令フェッチ
部によって第１のバスを使用して、第１の記憶部から命
令を読み出し、命令実行部は、実行する命令によって、
データを第２のバスを使用して、第２の記憶部から読み
出し、命令実行部内の演算器を使用して演算するように
構成された情報処理装置であって、命令の種類を示すオ
ペコード以外に、少くとも複数語の即値を持ち、その複
数語の即値を第１のバスを使用して読み出し、オペコー
ドによって指定された複数語のデータを第２のバスを使
用して読み出し、複数語の即値と第２のバスを使用して
読み出した複数語のデータとの間で演算を行う命令を実
行するように構成したものである。これにより、２つの
複数語のデータを繰り返し演算の入力データとすること
ができる。

【０００７】請求項２記載の本発明の情報処理装置は、
請求項１記載の命令フェッチ部は、後続の命令を先行的
に第１のバスから読み出す命令プリフェッチ手段と、命
令プリフェッチ手段によって先行的に読み出された命令
を保持する命令バッファを備え、命令の種類を示すオペ
コード以外に、少くとも複数語の即値を持ち、その複数
語の即値とオペコードによって指定されたデータとの間
で演算を行う命令の実行において、複数語の即値は、先
行的に命令プリフェッチ手段によって読み出され、命令
バッファに保持され、命令バッファから命令実行部に供
給され演算を行うように構成したものである。これによ
り、効率良く複数語の即値を命令実行部に供給すること
ができる。

【０００８】請求項３記載の本発明の情報処理装置は、
請求項２記載の情報処理装置であって、命令を読み出す
第１のバスのバス幅は、データをアクセスする第２のバ
スのバス幅より大きく、かつ、第１のバスのアクセス時
間は、第２のバスのアクセス時間より長いように構成し
たものである。これにより、アクセス時間の長い記憶部
から、効率良く複数語の即値を命令実行部に供給するこ
とができる。

【０００９】

【発明の実施の形態】以下、本発明の第１の実施の形態
について、図１、図２、図３を用いて、説明する。図１
は、本発明の第１の実施の形態における情報処理装置を
構成する主要部分のブロック図を示している。図１にお
いて、１は命令フェッチ部、２は命令実行部、３、４は
それぞれ記憶部、５、６はそれぞれバスである。

【００１０】命令フェッチ部１は、バス５と接続し、バ
ス５には、記憶部３が接続されている。命令フェッチ部
１は、命令実行部２からの要求に対してバス５に命令ア
ドレスを出力して命令フェッチを開始する。記憶部３は
バス５の命令アドレスに対応する位置にある命令をバス
５に出力する。命令フェッチ部１は、バス５に出力され
た命令を受け取り、命令実行部２に命令を供給する。

【００１１】命令実行部２は、命令フェッチ部１から供
給された命令を解釈し、命令によって示される演算等を
行なう。演算は、例えば、命令実行部２内のレジスタか
らデータを読み出し、命令実行部２内の加算器によって
加算を行ない、加算結果をレジスタに書き込むものであ
る。また、命令実行部２は、命令実行部２外の記憶部４
とのデータのやりとりをする命令を実行する。この命令
により、命令実行部２は、例えば、レジスタを読み出
し、読み出したデータをデータアドレスとしてバス６に
出力してデータアクセスを開始し、バス６を介して接続
される記憶部４は、バス６に出力されたデータアドレス
が示す位置のデータをバス６に出力し、命令実行部２
は、バス６に出力されたデータを命令実行部２内のレジ
スタに書き込むように動作するか、レジスタを読み出
し、読み出したデータをデータアドレスとしてバス６に
出力してデータアクセスを開始し、更に、レジスタを読
み出し、読み出したデータを書き込みデータとしてバス
６に出力して、記憶部４は、バス６に出力されたデータ
アドレスが示す位置に、バス６に出力された書き込みデ
ータを書き込むように動作する。

【００１２】図２は、本発明の第１の実施の形態におい
て、複数語の即値を持ち、その複数語の即値をバス５を
使用して読み出し、オペコードによって指定された複数
語のデータをバス６を使用して読み出し、複数語の即値
とバス６を使用して読み出した複数語のデータとの間で
演算を行う命令の構成を示すものである。図２におい
て、２００は命令、２０１はオペコード、２０２はオペ
ランド、２１０〜２１３は即値をそれぞれ示す。

【００１３】オペコード２０１は、この命令２００が持
つ複数語の即値２１０〜２１３の数、つまり繰り返し演
算回数、データの語長、演算の種類、オペランド２０２
の種類などの情報を示す。オペランド２０２は、複数語
の即値２１０〜２１３に対して演算に用いられるデータ
を示す。例えば、バス６を介してアクセスされる記憶部
４に格納されている複数語のデータの先頭アドレスを保
持するレジスタ番号か、命令実行部２内の複数のレジス
タ番号などである。ここでは、説明のために、記憶部４
に格納されている複数語のデータの先頭アドレスを保持
するレジスタ番号をオペランド２０２として指定するも
のとし、即値の数は４とする。

【００１４】図３は、本発明の第１の実施の形態におい
て、図２に示した４語の即値２１０〜２１３を持ち、そ
の４語の即値２１０〜２１３をバス５を使用して読み出
し、オペランド２０２によって指定された４語のデータ
をバス６を使用して読み出し、４語の即値２１０〜２１
３とバス６を使用して読み出した４語のデータとの間で
演算を行う命令２００の実行を示すタイミングチャート
である。

【００１５】図３において、図１と同一物には同一符号
を付してあり、３００はクロックサイクル番号を示すサ
イクル、３０１は命令実行部２が実行中の命令のアドレ
スを示すＰＣ、３０２、３０３、３０４は演算器入力、
３０５は演算器出力である。説明のために、演算器は積
和演算器とし、演算器入力３０４は、積和レジスタの出
力とする。

【００１６】以下、図１〜図３を用いて、本発明の第１
の実施の形態における情報処理装置が４語の即値２１０
〜２１３を持ち、その４語の即値２１０〜２１３をバス
５を使用して読み出し、オペランド２０２によって指定
された４語のデータをバス６を使用して読み出し、４語
の即値２１０〜２１３と、バス６を使用して読み出した
４語のデータとの間で演算を行う命令２００を実行する
動作を説明する。

【００１７】図３において、サイクル１では、バス５に
命令Ａのアクセスが行われ、記憶部３から命令Ａの先頭
語が読み出されている。ここで命令Ａは、４個の即値を
持ち、オペランド２０２で指定されたアドレスから４個
のデータを読み出し、それぞれの４個のデータと即値２
１０〜２１３の対に対して乗算を行ない、積和レジスタ
の値に累算を行なう命令である。

【００１８】サイクル２においては、命令Ａの先頭語
は、命令フェッチ部１によって、命令実行部２に供給さ
れるとともに、命令Ａの２番目の語のフェッチを行う。
ここでは、説明のために、命令Ａの先頭語には、図２に
示した命令２００のオペコード２０１とオペランド２０
２が含まれている。ここで、命令実行部２は、命令Ａの
オペコードをデコードし、命令Ａが、オペランド２０２
で示されるアドレスＰを先頭とする４語のデータと、命
令Ａの４個の即値２１０〜２１３に対して、積和演算を
実行する命令であることを認識し、命令フェッチ部１に
命令Ａの第１の即値２１０を要求し、かつ、バス６にア
ドレスがＰであるデータ語の読み出しを要求する。命令
フェッチ部１は、バス５にアドレスＡ＋１の第１の即値
２１０の読み出しを要求する。

【００１９】サイクル３においては、命令実行部２は、
サイクル２において、バス５に読み出された命令Ａの第
１の即値２１０を演算器入力３０２に入力し、バス６に
読み出されたアドレスＰのデータ語を演算器入力３０３
に入力し、積和レジスタの値Ｑを演算器入力３０４に入
力し、積和演算を実行する。積和演算結果は、演算器出
力３０５に次のサイクルで出力される。積和演算結果Ｒ
は、サイクル４の積和レジスタの値Ｑ＋１に出力され
る。

【００２０】サイクル４、５においては、バス５、バス
６のそれぞれに対する読み出し要求のアドレスがインク
リメントされることを除いて、サイクル３と同様の動作
を行なう。

【００２１】サイクル６においては、命令実行部２は、
命令Ａの終了を検出して、命令フェッチ部１に命令Ａの
次の命令Ｂのアクセス要求を行い。サイクル５におい
て、バス５に読み出された命令Ａの第４の即値２１３を
演算器入力３０２に入力し、バス６に読み出されたアド
レスＰ＋３のデータ語を演算器入力３０３に入力し、積
和レジスタの値を演算器入力３０４に入力し、積和演算
を実行する。

【００２２】命令Ａの演算結果は、サイクル７の演算器
出力３０５にＲ＋３として出力され、積和レジスタにそ
の値が書き込まれて命令Ａの実行が完了する。

【００２３】以上、説明したように、本発明の第１の実
施の形態の情報処理装置は、４語の即値２１０〜２１３
を持ち、その４語の即値２１０〜２１３をバス５を使用
して読み出し、オペランド２０２によって指定された４
語のデータをバス６を使用して読み出し、４語の即値２
１０〜２１３とバス６を使用して読み出した４語のデー
タと積和レジスタを用いて積和演算を行う命令２００を
高速に実行することができる。

【００２４】なお、当然ではあるが、上述の命令２００
の実行において、４語の即値２１０〜２１３の読み出し
は、４語の即値２１０〜２１３が命令２００の一部を構
成するので、命令フェッチ部１内の後続の命令フェッチ
アドレスをカウントアップする命令フェッチカウンタ
を、そのまま使用して行なうことが可能であるので、命
令フェッチカウンタを退避するスタックを必要としな
い。

【００２５】以下、本発明の第２の実施の形態の情報処
理装置について、図２、図４、図５を用いて説明する。

【００２６】図４は、本発明の第２の実施の形態の情報
処理装置を構成する主要部分のブロック図を示してい
る。図４において、図１と同一物には同一符号を付して
ある。図４において、１０は命令プリフェッチ手段、１
１は命令バッファ、１２は命令バッファ出力である。

【００２７】図５は、本発明の第２の実施の形態におい
て、図２に示した４語の即値２１０〜２１３を持ち、そ
の４語の即値２１０〜２１３をバス５を使用して読み出
し、オペランド２０２によって指定された４語のデータ
をバス６を使用して読み出し、４語の即値２１０〜２１
３とバス６を使用して読み出した４語のデータとの間で
演算を行う命令２００の実行を示すタイミングチャート
である。図５において、図３および図４と同一物には同
一符号を付してある。図５において、命令バッファ１１
Ａ、及び命令バッファ１１Ｂは、命令バッファ１１の内
部の２語のそれぞれの命令バッファの内容を示す。

【００２８】以下、本発明の第２の実施の形態の情報処
理装置が、図２に示した４語の即値２１０〜２１３を持
ち、その４語の即値２１０〜２１３をバス５を使用して
読み出し、オペランド２０２によって指定された４語の
データをバス６を使用して読み出し、４語の即値２１０
〜２１３とバス６を使用して読み出した４語のデータと
の間で演算を行う命令２００の形式の命令Ａを実行する
動作について説明する。

【００２９】第２の実施の形態の情報処理装置におい
て、バス５に接続される記憶部３は、２バスサイクルで
１つのアクセスを行うものである。ただし、１アクセス
で２語を読み出すことができるように構成されている。
つまり、バス５のバス幅は、バス６のバス幅より大き
く、バス５のアクセス時間は、バス６のバスアクセス時
間より長いように構成されている。

【００３０】これは、特に機器制御用汎用プロセッサな
どで、内蔵ＲＯＭを命令メモリと使用する場合には、デ
ータＲＡＭに比べてアクセス速度を向上させることが難
しい場合に良く用いられる構成であるが、これが本発明
を限定するものではない。また、バス５を用いて読み出
された２語は、命令バッファ１１に保持され、必要に応
じて命令バッファ出力１２から命令実行部２へ選択的に
出力される。

【００３１】図５において、サイクル１及び２において
は、バス５を用いて命令Ｓとその後続命令のＳ＋１が読
み出される。

【００３２】サイクル３においては、命令Ｓと後続の命
令Ｓ＋１が命令バッファ１１Ａ及び命令バッファ１１Ｂ
に格納され、命令Ｓが命令実行部２に出力され、命令Ｓ
の解読及び実行が開始される。また、命令Ｓ＋１の後続
命令である命令Ａの先頭の２語の読み出しが開始され
る。

【００３３】サイクル４においては、命令Ｓ＋１が命令
実行部２に出力され、命令Ｓ＋１の解読及び実行が開始
される。また、サイクル３で開始されたバス５の読み出
しアクセスが完了する。

【００３４】サイクル５においては、命令Ａと後続の即
値Ａ＋１が命令バッファ１１Ａ及び命令バッファ１１Ｂ
に格納され、命令Ａが命令実行部２に出力され、命令Ａ
の実行が開始される。命令実行部は、命令Ａのオペラン
ドで示されるアドレスＰに対する読み出しをバス６に要
求する。また、命令フェッチ部１は、命令Ａの後続部分
であるＡ＋２以降の語の読み出しを開始する。

【００３５】サイクル６においては、命令実行部２は、
命令バッファ出力１２の第１の即値を演算器入力３０２
に入力し、バス６に読み出されたアドレスＰのデータ語
を演算器入力３０３に入力し、積和レジスタの値Ｑを演
算器入力３０４に入力し、積和演算を実行する。積和演
算結果は、演算器出力３０５に次のサイクルで出力され
る。積和演算結果Ｒは、サイクル７の積和レジスタの値
Ｑ＋１に出力される。

【００３６】以下、同様に命令Ａの実行を行なうことが
できる。ここで、命令Ａが４語の即値を持つ命令である
ので、サイクル３からバス５に対して行なわれた命令フ
ェッチによって、命令バッファ１１にフェッチされた第
１の即値をサイクル６で演算に使用することができる。

【００３７】しかし、もし、即値でなく、第２のオペラ
ンドによって指定される複数語をバス５からフェッチす
る構成の命令であると、少くとも命令Ａのオペコードの
デコード後、つまり、サイクル５から、その第２のオペ
ランドによって指定されるアドレスに対するアクセスを
開始することになるので、オペランドが揃って演算可能
になるのがサイクル７になってしまい、無駄なサイクル
が必要となってしまう。また、先行的にフェッチした命
令Ａ＋１を破棄する場合は、余分な命令フェッチアクセ
スを必要とするので消費電力を増加させることにもな
る。

【００３８】したがって、命令Ａが４語の即値を持つ命
令であることが、高速化及び低消費電力の効果をもたら
す。

【００３９】以上、説明したように、本発明の第２の実
施の形態の情報処理装置は、２サイクルアクセスの記憶
部から命令２語を読み出すように構成されていても、４
語の即値２１０〜２１３を持ち、その４語の即値２１０
〜２１３をバス５を使用して読み出し、オペコードによ
って指定された４語のデータをバス６を使用して読み出
し、４語の即値２１０〜２１３とバス６を使用して読み
出した４語のデータと積和レジスタを用いて積和演算演
算を行う命令を、高速に実行することができる。

【００４０】なお、本発明の実施の形態では、記憶部
３、４は、ＲＡＭまたはＲＯＭであるように説明されて
いるが、キャッシュメモリを用いた構成でも良く、本発
明は、これを限定するものではない。

【００４１】

【発明の効果】以上説明したように本発明によれば、複
数の即値語を持つ命令を用いて、複数のデータに対する
繰り返し演算を高速に行なうことが可能になる。

【００４２】また、命令を先行的に読み出す構成の場合
にも、本来の命令フェッチ部を即値語の読み出しに利用
可能であるので、少いハードウェア量及び低消費電力で
実現することが可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における情報処理装
置を構成する主要部分のブロック図

【図２】本発明の第１及び第２の実施の形態における複
数語の即値を持つ命令の構成図

【図３】同実施の形態における情報処理装置の動作を示
すタイミングチャート

【図４】本発明の第２の実施の形態における情報処理装
置を構成する主要部分のブロック図

【図５】同実施の形態における情報処理装置の動作を示
すタイミングチャート

【符号の説明】

１ 命令フェッチ部 ２ 命令実行部 ３，４ 記憶部 ５，６ バス １０ 命令プリフェッチ手段 １１ 命令バッファ １２ 命令バッファ出力 ３００ サイクル ３０１ プログラムカウンタ（ＰＣ） ３０２，３０３，３０４ 演算器入力 ３０５ 演算器出力

Claims (3)

【特許請求の範囲】
1. 【請求項１】 命令フェッチ部と、 前記命令フェッチ部に接続される第１のバスと、 前記第１のバスに接続される第１の記憶部と、 前記命令フェッチ部によってフェッチされた命令を実行
   する命令実行部と、 前記命令実行部に接続される第２のバスと、 前記第２のバスに接続される第２の記憶部とを備え、 前記命令実行部は、前記第１のバスから複数語のデータ
   を読み出し、かつ、前記第２のバスから複数語のデータ
   を読み出し、それぞれの前記複数語のデータを用いて演
   算を行う命令を実行し、前記第１のバスから読み出す複
   数語が、前記命令の一部を構成する即値であることを特
   徴とする情報処理装置。
2. 【請求項２】 前記命令フェッチ部は、後続の命令を前
   記第１のバスから先行的に読み出す命令プリフェッチ手
   段と、前記先行的に読み出した命令を保持する命令バッ
   ファを備え、前記第１のバスから、自命令の一部を構成
   する複数語のデータを読み出して、前記複数語のデータ
   を用いて演算を行なう命令の実行において、前記第１の
   バスから読み出す複数語のデータを先行的に前記命令バ
   ッファに読み出し、前記命令実行部に前記命令バッファ
   から前記複数語のデータを供給することを特徴とする請
   求項１記載の情報処理装置。
3. 【請求項３】 前記第１のバスのバス幅は、前記第２の
   バスのバス幅より大きく、前記第１のバスのアクセス時
   間は、前記第２のバスのバスアクセス時間より長いこと
   を特徴とする請求項２記載の情報処理装置。