JPH11202294A - 電気光学装置及び電子機器 - Google Patents
電気光学装置及び電子機器Info
- Publication number
- JPH11202294A JPH11202294A JP1514698A JP1514698A JPH11202294A JP H11202294 A JPH11202294 A JP H11202294A JP 1514698 A JP1514698 A JP 1514698A JP 1514698 A JP1514698 A JP 1514698A JP H11202294 A JPH11202294 A JP H11202294A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- liquid crystal
- tft
- precharge
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
像表示領域に対して同じ側の基板上に配置した構成の液
晶表示装置において、画像信号を波形変形させることな
く正確に画素電極に印加することが可能な液晶駆動装置
等を提供する。 【解決手段】 画素電極11を含んで構成される画像表
示領域から見て、近い順に、サンプリング回路301、
画像信号入力線VID1乃至VID6、プリチャージ回
路201及びデータ線駆動回路101の並び方で各回路
を配置する。画像信号入力線VID1乃至VID6から
サンプリング回路301を介して画素電極11に至るま
での画像信号の経路を短縮化すると共に低抵抗化して画
像信号の波形変形を防止することができる。
Description
(以下、TFTと称す。)駆動等によるアクティブマト
リクス駆動方式の液晶パネル等の電気光学装置、または
当該電気光学装置を用いた電子機器の技術分野に属し、
特に、プリチャージ回路及びサンプリング回路を備えた
駆動回路、電気光学装置、及び電子機器の技術分野に属
する。
リクス駆動方式の液晶パネルにおいては、縦横に夫々配
列された多数の走査線及びデータ線と、走査線及びデー
タ線の各交点に対応する多数の画素電極がTFTアレイ
基板上に設けられている。そして、これらに加えて、走
査線駆動回路、データ線駆動回路、サンプリング回路、
プリチャージ回路などのTFTを構成要素とする各種の
周辺回路が、このようなTFTアレイ基板上に設けられ
る場合がある。
路は、高周波数の画像信号を各データ線に所定のタイミ
ングで安定的に走査信号と同期して供給するために、画
像信号をサンプリングする回路である。その外にも、液
晶表示における画質の向上、消費電力の低減、コストの
低減等の観点から、TFT等を用いた各種の周辺回路を
TFTアレイ基板上に設けることも可能である。
比の向上、データ線の電位レベルの安定、表示画面上の
ラインむらの低減等を目的として、データ線に対し、前
記サンプリング回路により画像信号がサンプリングされ
るタイミングに先行するタイミングで、プリチャージ信
号(画像補助信号)を供給することにより、画像信号を
データ線に書き込む際の負荷を軽減する回路である。特
に液晶を交流駆動するために通常行われるデータ線の電
圧極性を1水平走査期間毎に反転して駆動する所謂1H
反転駆動方式においては、1水平有効表示期間前の1水
平帰線期間において、画像信号の極性が切り換わってか
ら後に、所定電位のプリチャージ信号をデータ線に予め
書き込んでおけば、画像信号をデータ線に書き込む際に
必要な電荷量を顕著に少なくできる。
状に配置された複数の画素により規定される画面表示領
域、即ち液晶パネル上で実際に液晶の配向状態の変化に
より画像が表示される領域において、前記複数の画素に
夫々設けられる画素スイッチング用TFTを制御するた
めに、該画面表示領域の周囲に設けられる周辺回路を形
成するための領域は基本的要請として大きい程よいとさ
れている。
ために液晶パネルの高精細化や、或いは、マザー基板か
らの取れ個数を増加することで歩留まりを向上したり、
持ち運び自由なモバイル用途に使用するために液晶パネ
ル自体の小型化を望む声が多くなっている。このよう
に、液晶パネルの高精細化、或いは小型化が進むと、画
素サイズの微細化が必然となり、それに伴い同一基板上
に形成された周辺回路の集積化を図る必要がある。
に、前記プリチャージ回路及び前記サンプリング回路を
液晶パネルの画面表示領域に対して同じ側に設けること
がある。データ線に対してデータ線駆動回路及びサンプ
リング回路により画像信号が供給される側に、前記プリ
チャージ回路及び前記サンプリング回路を該データ線に
対して並列に設けるようにする。このような構成を採れ
ば、従来のようにデータ線の他端、すなわち画像信号が
供給される側と反対側にプリチャージ回路を設ける必要
がないので、プリチャージ信号を供給するためのプリチ
ャージ信号線やプリチャージ回路を制御するためのプリ
チャージ回路駆動信号線を画面表示領域周辺に引き回さ
なくてもよい。
た従来のプリチャージ回路及びサンプリング回路の構成
によると、プリチャージ回路とサンプリング回路を同じ
側に連続的に形成する必要があり、基板上の所定の範囲
の領域を占有することとなるため、プリチャージ回路及
びサンプリング回路の集積化、及び当該プリチャージ回
路及びサンプリング回路を含む液晶パネルの小型化が困
難であるという問題点があった。
るスイッチング手段はデータ線毎に構成する必要があ
り、プリチャージ回路駆動信号線及びプリチャージ信号
線からの延設配線を設けなければならない。同様に、前
記サンプリング回路を構成するスイッチング手段はデー
タ線毎に構成する必要があり、サンプリング回路駆動信
号線及び画像信号線からの延設配線を設けなければなら
ない。結果として液晶パネルが小型化するとプリチャー
ジ回路及びサンプリング回路を並列に形成することが難
しくなり、結果としてプリチャージ回路及びサンプリン
グ回路の集積化が図れない。
なされたもので、その課題は、前記プリチャージ回路及
びサンプリング回路を基板上に効率的に配置して、電気
光学装置を小型化することが可能な電気光学装置並びに
当該電気光学装置を備えた電子機器を提供することにあ
る。
めに、請求項1に記載の電気光学装置は、画像信号が供
給される複数のデータ線と、走査信号が供給される複数
の走査線と、前記各データ線及び前記各走査線に接続さ
れた第1スイッチング手段と、各第1スイッチング手段
に接続された画素電極とを備えた電気光学装置の駆動回
路であって、前記画像信号をサンプリングして前記デー
タ線に供給するための第2スイッチング手段を有するサ
ンプリング回路と、前記データ線に前記画像信号を供給
するためのサンプリング期間に先だってプリチャージ信
号を前記データ線に供給するための第3スイッチング手
段を有するプリチャージ回路とを具備し、 前記画素電
極が形成されている画像表示領域と、前記プリチャージ
回路との間に前記サンプリング回路が配置されてなるこ
とを特徴とする。
複数の第3スイッチング手段は、画像表示領域と異なる
基板上の領域に各データ線毎に形成され、画像信号の供
給に先立って、各データ線に対して予め設定されたプリ
チャージ信号を夫々供給する。一方、複数の第2スイッ
チング手段は、第3スイッチング手段が形成されている
領域と画像表示領域との間の基板上の領域に各データ線
毎に形成され、画像信号を当該各データ線に夫々供給す
る。従って、第3スイッチング手段と第2スイッチング
手段との位置関係において、画像信号を供給する第2ス
イッチング手段の方が画像表示領域に近いので、画像表
示領域と第2スイッチング手段との間の画像信号の経路
を低抵抗化することができ、画素電極に供給すべき画像
信号が波形変形すること等を防止できる。
題を解決するために、請求項1記載の電気光学装置にお
いて、前記第3スイッチング手段は、薄膜トランジスタ
であると共に、前記プリチャージ信号線から延設された
供給線が該薄膜トランジスタのソース電極に電気的に接
続され、前記データ線が該薄膜トランジスタのドレイン
電極に電気的に接続されていることを特徴とする。
第3スイッチ手段が形成されている領域と第2スイッチ
手段が形成されている領域との間の基板上に配置された
複数の画像信号供給線は、画像信号を第2スイッチング
手段に夫々供給する。従って、画像信号を供給する複数
の画像信号供給線が第3スイッチ手段が形成されている
領域と第2スイッチ手段が形成されている領域との間の
基板上に配置されているので、画像信号供給線から第2
スイッチング手段を介して画素電極に至るまでの画像信
号の経路を短縮化すると共に低抵抗化することができ
る。
題を解決するために、請求項1又は2に記載の電気光学
装置において、前記第2スイッチング手段は、薄膜トラ
ンジスタであると共に、前記画像信号線から延設された
中継線が該薄膜トランジスタのソース電極に電気的に接
続され、前記データ線が該薄膜トランジスタのドレイン
電極に電気的に接続されていることを特徴とする。
第2スイッチング手段及び第3スイッチング手段が、夫
々薄膜トランジスタであるので、液晶駆動装置を小型薄
膜化することができる。
題を解決するために、請求項1及至請求項3のいずれか
一項に記載の液晶パネルの駆動装置において、前記第3
スイッチング手段は、少なくともPチャネル型トランジ
スタまたはNチャネル型トランジスタで構成されている
ことを特徴とする。
プリチャージ回路を構成する第3スイッチング手段をP
チャネル型TFT、或いはNチャネル型TFTといった
片チャネル型TFTで構成することにより、占有面積の
少ない領域に効率的に配置することができる。これによ
り、前記プリチャージ回路の集積化が図れ、電気光学装
置の小型化を実現することができる。
題を解決するために、請求項1及至請求項3のいずれか
一項に記載の電気光学装置において、前記第2スイッチ
ング手段は、少なくともPチャネル型トランジスタまた
はNチャネル型トランジスタで構成されていることを特
徴とする。
サンプリング回路を構成する第2スイッチング手段をP
チャネル型TFT、或いはNチャネル型TFTといった
片チャネル型TFTで構成することにより、占有面積の
少ない領域に効率的に配置することができる。これによ
り、前記サンプリング回路の集積化が図れ、液晶パネル
の小型化を実現することができる。
解決するために、請求項1乃至請求項6のいずれか一項
に記載の電気光学装置を備えたことを特徴とする。
機器は上述した本願発明の電気光学装置を備えており、
該電気光学装置の小型化が可能なので、電子機器の小型
化を実現することができる。
次に説明する実施の形態から明らかにする。
について、図面に基づいて説明する。
からの光を透過して画像を表示する投射型の液晶装置に
対して本発明を適用した場合の実施の形態である。
至図8を用いて説明する。
である液晶装置の全体構成について、図1から図3を用
いて説明する。ここで、図1は第1実施形態の液晶装置
におけるTFTアレイ基板上に設けられた各種配線、周
辺回路等の構成を示すブロック図であり、図2はTFT
アレイ基板をその上に形成された各構成要素と共に対向
基板の側から見た平面図であり、図3は対向基板を含め
て示す図2のH−H’断面図である。
えば石英基板、ハードガラス等からなるTFTアレイ基
板1を備えている。このTFTアレイ基板1上には、マ
トリクス状に設けられた複数の画素電極11と、X方向
に複数配列されており夫々がY方向に沿って伸びるデー
タ線35と、Y方向に複数配列されており夫々がX方向
に沿って伸びる走査線31と、各データ線35と画素電
極1lとの間に夫々介在すると共に当該データ線35と
画素電極1lの間における導通状態及び非導通状態を、
走査線31を介して夫々供給される走査信号を用いて夫
々制御する複数のTFT30とが形成されている。
データ線35に対して、画像信号に先行して所定電圧レ
ベルのプリチャージ信号を夫々供給する本発明に係るプ
リチャージ回路201と、上記画像信号をサンプリング
して複数のデータ線35に夫々供給する本発明に係るサ
ンプリング回路301と、データ線駆動回路101と、
走査線駆動回路104とが形成されている。ここで、デ
ータ線駆動回路101は、後述の画像信号用シフトレジ
スタ回路とプリチャージ専用シフトレジスタ回路とを含
んでいる。また、サンプリング回路301は、夫々独立
して駆動される複数の第2スイッチング手段としてのT
FT302を含んでおり、他方、プリチャージ回路20
1は、夫々独立して駆動される複数の第1スイッチング
手段としてのTFT302を含んでいる。
制御回路から供給される電源電圧及び基準クロック等に
基づいて、所定タイミングで走査線31に走査信号をパ
ルス的に線順次で印加する。
号用シフトレジスタ回路は、外部制御回路から供給され
る電源電圧、基準クロック等に基づき、走査線駆動回路
104が走査信号を印加するタイミングに合わせて、6
つの画像信号供給線としての画像信号入力線VID1乃
至VID6夫々について、データ線35毎にサンプリン
グ回路駆動信号をササンプリング回路301内のTFT
302にンプリング回路駆動信号線306を介して供給
する。
リチャージ専用シフトレジスタ回路は、サンプリング回
路駆動信号が出力されるタイミングに先立って、プリチ
ャージ回路201を構成するTFT202の夫々につい
て、外部制御回路からプリチャージ回路駆動信号線20
6を介して供給されるプリチャージ回路駆動信号を当該
TFT202毎にプリチャージ回路駆動信号線206a
を介して供給する。
202を各データ線35毎に備えている。そして、プリ
チャージ信号線204がTFT202のソース電極に接
続されて、上記プリャージ回路駆動信号線206aがT
FT202のゲート電極に接続され、上記データ線35
がTFT202のドレイン電極に接続されている。そし
て、プリチャージ信号線204を介して外部電源からプ
リチャージ信号を書き込むために必要な所定電圧の電源
が供給されると共に、各データ線35について、画像信
号に先行するタイミングでプリチャージ信号を書き込む
ように、データ線駆動回路101内のプリチャージ専用
シフトレジスタ回路からプリチャージ回路駆動信号線2
06aを介してプリチャージ回路駆動信号が供給され
る。このとき、プリチャージ回路20lは、好ましくは
中間階調レベルの画素データに相当する上記プリチャー
ジ信号をデータ線35に対して供給する。
TFT302を各データ線35毎に備え、画像信号入力
線VID1乃至VID6がTFT302のソース電極に
夫々接読され、サンプリング回路駆動信号線306がT
FT302のゲート電極に夫々接続されている。そし
て、画像信号入力線VID1乃至VID6を介して、6
相展開された6つのパラレルな画像信号が入力される
と、これらの画像信号をサンプリングする。そして、デ
ータ線駆動回路101内の画像信号用シフトレジスタか
らサンプリング回路駆動信号線306を介してサンプリ
ング回路駆動信号が入力されると、6つの画像信号入力
線VID1乃至VID6夫々についてサンプリングされ
た画像信号を、6つの隣接するデータ線35からなるグ
ループ毎に順次当該データ線35に印加する。
ンプリング回路301のTFTアレイ基板1上の位置関
係については、図1又は図2に示すように、データ線駆
動回路101に相隣接してプリチャージ回路201が形
成されており、更に当該プリチャージ回路201に相隣
接して画像信号入力線VID1乃至VID6が配設され
ており、当該画像信号入力線VID1乃至VID6に相
隣接してサンプリング回路301が形成されている。
ID6を挟む形でサンプリング回路301とプリチャー
ジ回路201とが形成されており、更にプリチャージ回
路201に対してサンプリング回路301がより画像表
示領域に近い位置に形成されている(図2参照)。
びプリチャージ回路201は、液晶パネルの完成時には
遮光性のケース内に収められる。従って、当該サンプリ
ング回路301及びプリチャージ回路201を構成する
上記TFT202及びTFT301内の後述する半導体
層に外部からの入射光等が照射されることがなく、当該
半導体層において入射光等に起因する光電流が発生して
TFT202又はTFT302が誤動作することはな
い。
駆動回路104は、図2及び図3に示すように、液晶層
50に面しないTFTアレイ基板1の周辺部分上に設け
られている。
イ基板1の上には、複数の画素電極11を含みその大き
さにより規定される広さの上記画像表示領域(即ち、実
際に液晶層50の配向状態変化により画像が表示される
領域)の周囲において両基板を貼り合わせて液晶層50
を包囲する光硬化性樹脂からなるシール材52が、当該
画像表示領域に沿って設けられている。このシール材5
2は、TFTアレイ基板1及び対向基板2をそれらの周
辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化
性樹脂からなる接着剤であり、両基板間の距離を所定植
とするためのスペ−サが混入されている。
2に示すように画像表示領域の下辺に沿ってデータ線駆
動回路101及び実装端子102が設けられており、画
像表示領域の左右の二辺に沿って走査線駆動回路104
が当該画像表示領域の両側に設けられている。更に、画
像表示領域の上辺には、複数の配線105が設けられて
いる。
も1箇所において、TFTアレイ基板1と対向基枚2と
の間で電気的導通をとるための導通材からなる銀点10
6が設けられている。そして、シール材52とほば同じ
輪郭を持つ対向基板2が当該シール材52によりTFT
アレイ基枝1に固着されている。
プリング回路301は、基本的に交流駆動の回路であ
る。このため、シール材52により包囲され両基板間に
挟持された液晶層50に面するTFTアレイ基板1の部
分にこれらのプリチャージ回路201及びサンプリング
回路301を設けても、直流電圧印加による液晶層50
の劣化という間題は生じない。
基板1部分にプリチャージ回路201やサンプリング回
路301を形成するのではないので、これらの回路を構
成するTFT202及び302をシール材52に混入さ
れたスペーサにより破壊する恐れがない。
回路の構成 次に、第1実施形態の液晶装置200のうち、本発明に
係る上記プリチャージ回路201及びサンプリング回路
の具体的構成について、図6乃至図8を用いて説明す
る。なお、図6はプリチャージ回路201の対向電極2
側から見た平面拡大図であり、図7は液晶装置200の
図6におけるB−B’断面図であり、図8は液晶装置2
00の図6におけるA−A’断面図である。
01におけるTFT202は、より具体的には、図4
(1)に示すようにNチャネル型のTFT202aから
構成されてもよいし、図4(2)に示すようにPチャネ
ル型のTFT202bから構成されてもよい。ここで、
図4(1)又は図4(2)において、図1に示したプリ
チャージ回路駆動信号線206aを介して入力されるプ
リチャージ回路駆動信号は、ゲート電極を介して各TF
T202a又はTFT202bに入力され、同じく図1
に示したプリチャージ信号線204を介して入力される
プリチャージ信号は、ソース電極を介して各TFT20
2a又はTFT202bに入力される。
サンプリング回路301におけるTFT302は、図5
(1)に示すようにNチャネル型のTFT302aから
構成されてもよいし、図5(2)に示すようにPチャネ
ル型のTFT302bから構成されてもよい。ここで、
図5(1)又は図5(2)において、図1に示した画像
信号入力線VIDn(VID1乃至VID6)を介して
入力される6つの画像信号は、ソース電圧として各TF
T302a又はTFT302bに入力され、同じく図1
に示したデータ線駆動回路101からサンプリング回路
駆動信号線306を介して入力されるサンプリング回路
駆動信号は、ゲート電圧としてTFT302a又はTF
T302bに入力される。
201及びサンプリング回路301の構成について図6
を用いて説明する。なお、図6は、TFT202がNチ
ャネル型のTFT又はPチャネル型のTFTのいずれか
一方により形成されている場合を示しており、また、図
6においては、説明の簡略化のために画像信号入力線を
3本としている。
ャージ回路201及びサンプリング回路301は、画像
信号入力線VID1乃至VID3を挟んでその両側に配
置されており、更に、サンプリング回路301が画像信
号入力線VID1乃至VID3から見て画像表示領域側
に配置されている。
FT202がプリチャージ信号線204をソース電極線
とし、プリチャージ回路駆動信号線206aをゲート電
極線とし、データ線35をドレイン電極線として構成さ
れている。
の電極領域とはコンタクトホール38により層間接続さ
れている。
302が画像信号入力線VID1乃至VID3のうちい
ずれか一つに接続されている信号線303をソース電極
線とし、サンプリング回路駆動信号線306をゲート電
極線とし、データ線35をドレイン電極線として構成さ
れている。
の電極領域とはコンタクトホール38により層間接続さ
れている。
T302のドレイン電極を共通的にゲート線35により
接続するために、画像信号入力線VID1乃至VID3
とは別の層に中継配線304が形成されている。
1部分の液晶パネルの断面構成について更に説明する。
なお、図7においては、各層や各部材を図面上で認織可
能な程度の大きさとするため、各層や各部材毎に縮尺を
異ならしめてある。また、図7においては、サンプリン
グ回路301に液晶層50を挟んで対向して形成されて
いる配向膜22等も併せて示してある。
202部分の液晶パネルの断面構造については、基本的
に図7に示す断面構造と同様であるので細部の説明は省
略する。
1におけるTFT302は、TFTアレイ基板1並びに
その上に積層された第1層間絶縁層41、p−Si(ポ
リシリコン)等の半導体層32、ゲート絶縁層33、サ
ンプリング回路駆動信号線306(ゲート電極)、プリ
チャージ信号線204(ソース電極)、第2層間絶縁層
42、データ線35(ドレイン電極)、第3層間絶縁層
43、遮光膜44及び配向膜12を備えている。
例えばガラス基板等から成る対向基板2並びにその上に
積層された配向膜22を備えている。そして、夫々の配
向膜12及び22間に液晶50が封入されている。
除く各層の構成について順に説明する。
遮光膜44は、図7中下方からの光がTFT302に照
射され、これにより当該TFT302を構成する半導体
層32に光電流が誘起されることを防止する。なお、当
該遮光膜44については、反射型の液晶パネルでは不要
となる。
絶縁層41は、10000Å程度の厚さのNSG、PS
G(P2O5を含むSiO2)、BSG(B2O3を含むS
iO2)、BPSG(P2O5とB2O3を含むSiO2)な
どのシリケートガラス膜、窒化シリコン膜又は酸化シリ
コン膜等からなる。ここで、第1層間絶縁層41の製造
時に約900℃のアニ−ル処理を施すことにより、汚染
を防ぐと共に平坦化することができる。
縁層43は、夫々5000乃至15000Å程度の厚さ
のNSG、PSG、BSG、BPSGなどのシリケート
ガラス膜、窒化シリコン膜や酸化シリコン膜等からな
る。
イミド薄膜などの有機薄膜により構成される。この配向
膜12及び22は、例えばポリイミド系の塗布液を塗布
した後、所定のプレティルト角を持つように且つ所定方
向でラビング処理を施すこと等により形成される。
と対向基板2との間において、シール材52(図2及び
図3参照)により囲まれた空間に液晶が真空吸引等によ
り封入されることにより形成される。この液晶層50
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。
いて順に説明する。
プリング回路駆動信号線306(ゲート電極)と、半導
体層32内に含まれ、サンプリング回路駆動信号線30
6からの電界によりチャネルが形成されるチャネル形成
領域37と、サンプリング回路駆動信号線306と半導
体層32とを絶縁するゲート絶縁層33と、半導体層3
2に形成されたソース領域34と、データ線35(ドレ
イン電極)と、信号線303と、半導体層32に形成さ
れたドレイン領域36と、データ線35とドレイン領域
36並びに信号線303とソース領域34とを夫々層間
接続するコンタクトホール38とを備えている。
域36は後述のように、半導体層32内にP型のチャネ
ル形成領域37を形成するか又はp型のチャネル形成領
域37を形成するかに応じて所定濃度のP型用又はp型
用のドーパントをドープすることにより形成されてい
る。
動作速度が速いという利点があり、上記サンプリング回
路301として適している。
としての第1層間絶縁層41上にa−Si(アモルファ
スシリコン)膜を形成後、アニール処理を施して約50
0乃至2000Åの厚さに固相成長させることにより形
成する。この際、nチャネル型のTFT302の場合に
は、Sb(アンチモン)、As(砒素)、P(リン)な
どのV族元素のドーパントをイオン注入法等によりドー
プする。また、pチャネル型のTFT302の場合に
は、Al(アルミニウム)、B(ボロン)、Ga(ガリ
ウム)、In(インジウム)などの亜族元素のドーパン
トをイオン注入法等によりドープする。
ghtly Doped Drain)構造を持つnチャネル型のTF
Tとする場合には、p型の半導体層32に、ソース領域
34及びドレイン領域36のうちチャネル形成領域37
側に夫々隣接する一部にPなどのV族元素をドープする
ことにより低濃度ドープ領域を形成し、他の部分に同じ
くP等のV族元素をドープして高濃度ドープ領域を形成
する。更に、pチャネル型のTFTとする場合、P型の
半導体層32に、BなどのIII族元素のドーパントを用
いてソ−ス領域34及びドレイン領域36を形成する。
このようにしてLDD構造とした場合、ショートチャネ
ル効果を低減できる利点が得られる。
域を形成することなくオフセット構造のTFTとしても
よいし、ゲート電極をマスクとしてセルフアライン型の
TFTとしてもよい。
を約900乃至1300℃の温度により熱酸化させて、
300乃至1500Å程度の比較的薄い厚さの熱酸化膜
を形成して得る。
減圧CVD法等によりp−Siを堆積した後、フォトリ
ソグラフィ工程、エッチング工程等により形成される。
このとき、Al等の金属膜又は金属シリサイド膜から形
成してもよい。
画素電極11と同様にITO膜等の透明導電性薄膜から
形成してもよい。
000乃至5000Åの厚さに堆積されたAl等の低抵
抗金属や金属シリサイド等から形成してもよい。
反応性エッチング、反応性イオンビームエッチング等の
ドライエッチングにより形成される。
る半導体層32は、光が入射するとp−Siが有する光
電変換効果により光電流が発生してしまいTFT302
のトランジスタ特性が劣化するが、第1実施形態では、
当該TFT302及びTFT202は遮光性のケース内
に収められることとなるので、外部からの入射光が少な
くとも半導体層32のチャネル領域に入射することを防
止できる。
ネル形成領域37を上側から覆うようにデータ線35
(ドレイン電極)をAl等の不透明な金属薄膜から形成
し、半導体層32への入射光(即ち、図7で上側からの
光)の入射を防ぐように構成してもよい。
び202はp−SiタイプのTFTであるので、TFT
302及び202の形成時に同一薄膜形成工程でサンプ
リング回路201、プリチャ−ジ回路301、データ線
駆動回路101、走査線駆動回路104等の同じp−S
i TFTタイプのTFT等から構成された周辺回路を
形成できるので製造上有利である。
駆動回路104は、例えば、nチャネル型p−Si T
FT及びpチャネル型p−Si TFTから構成される
相補構造の複数のTFTによりTFTアレイ基板1上の
周辺部分に形成される。
向基板2の投射光が入射する側及びTFTアレイ基板1
の投射光が出射する側には夫々、例えば、TN(ツイス
テッドネマティック)モード、STN(スーパーTN)
モード、D−STN(ダブルーSTN)モード等の動作
モ−ドや、ノーマリーホワイトモード/ノーマリーブラ
ックモードの別に応じて、偏光フィルム、位相差フィル
ム、偏光板などが所定の方向で配置される。
成されている部分のA−A’断面構造について、図8を
用いて説明する。
間で絶縁を保ちつつTFT302のドレイン電極として
のデータ線35とTFT202のドレイン電極としての
データ線35とを接続するために形成される中継配線3
04は、例えば、図8(1)に示すように第1層間絶縁
膜41と第2層間絶縁膜42との間の走査線31が形成
される層と同一の層に形成することができる。このと
き、各データ線35との層間接続は、コンタクトホール
38により形成される。
TFTアレイ基板1と第1層間絶縁層41との間の遮光
膜44が形成される層と同一の層に形成し、これと各デ
ータ線35とを夫々コンタクトホール38を用いて層間
接続するようにすることもできる。
に示すようにTFTアレイ基板1と第1層間絶縁層41
との間の遮光膜44が形成される層と同一の層に中継配
線304を形成すると共に、第1層間絶縁膜41と第2
層間絶縁膜42との間の走査線31が形成される層と同
一の層に中継配線304’を形成し、当該中継配線30
4’と各データ線35とを夫々コンタクトホール38で
層間接続すると共に、中継配線304と中継配線30
4’とをコンタクトホール38’で層間接続してもよ
い。
図8(4)に示すように第1層間絶縁膜41と第2層間
絶縁層42との間の走査線31が形成される層と同一の
層に中継配線304を形成すると共に、第3層間絶縁膜
43の図8(4)中上部表面に中継配線304’を形成
し、当該中継配線304’と各データ線35とを夫々コ
ンタクトホール38’で層間接続すると共に、各データ
線35と中継配線304とをコンタクトホール38で層
間接続してもよい。なお、この場合には、中継配線30
4’と第3層間絶縁膜43の図8(4)中上部表面に、
更に第4層間絶縁膜45を形成することが必要となる。
ついて図1を参照して説明する。
ミングで走査線31に走査信号をパルス的に線順次で印
加する。
ID1乃至VID6から6相展開された6つのパラレル
な画像信号を受けると、サンプリング回路301は、こ
れらの画像信号をサンプリングする。
駆動回路104がゲート電圧を印加するタイミングに合
わせて、6つの画像信号入力線VID1乃至VID6夫
々について、一つのデータ線毎にサンプリング回路駆動
信号を供給してサンプリング回路301のTFT302
をオン状態とする。これにより、隣接する6つのデータ
線35に対して、サンプリング回路301でサンプリン
グされた画像信号を順次印加する。即ち、データ線駆動
回路101とサンプリング回路301により、画像信号
入力線VID1乃至VID6から入力された6相展開さ
れた6つのパラレルな画像信号は6相展開されて、デー
タ線35に供給される。
で、プリチャージ回路201は、プリチャージ信号を各
データ線35に供給する。より具体的には、プリチャー
ジ回路201は、プリチャージ信号をデータ線35に書
き込むための電源をプリチャージ信号線204から受け
つつ、プリチャージ回路駆動信号縁206を介して入力
されるプリチャ−ジ回路駆動信号に応じてTFT202
をオン状態とし、プリチャージ信号をデータ線35に書
き込む。
加されたTFT30においては、そのソース領域及びチ
ャネル形成領域並びにドレイン領域を介して画素電極1
1に電圧が印加される。その後、この画素電極11の電
圧は、ソース電圧が印加された時間よりも例えば3桁長
い時間だけ図示しない蓄積容量により維持される。
流駆動するために、1フィールド又は1フレームといっ
た所定周期毎にデータ線35におけるソース電圧の電圧
極性が反転されるが、上述のように各画像信号がTFT
30に供給される前に、各データ線35に、好ましくは
中間階調レベルの画素信号に相当するプリチャージ信号
が供給されているので、画像信号を書き込む際の負荷は
軽減されており、データ線35の電位レベルは、前回に
印加された電圧レベルによらずに安定している。このた
め、今回の画像信号を各データ線35に安定した電位に
より供給することができる。
されると、液晶層50における画素電極11と共通電極
21とに挟まれた部分における液晶の配向状態が変化
し、ノーマリーホワイトモードであれば、印加された電
圧に応じて入射光がこの液晶部分を通過不可能とされ、
ノーマリーブラックモードであれば、印加された電圧に
応じて入射光がこの液晶部分を通過可能とされ、全体と
して液晶装置200からは画像信号に応じたコントラス
トを持つ光が出射する。
装置200によれば、プリチャージ回路201とサンプ
リング回路301との位置関係において、サンプリング
回路301の方が画像表示領域に近いので、画像表示領
域とサンプリング回路との間を低抵抗化することがで
き、画素電極11に供給すべき画像信号が波形変形する
こと等を防止できる。
数の画像信号入力線VID1乃至VID6がプリチャー
ジ回路201が形成されている領域とサンプリング回路
301が形成されている領域との間のTFTアレイ基板
1上に配置されているので、画像信号入力線VID1乃
至VID6からサンプリング回路301を介して画素電
極11に至るまでの画像信号の経路を短縮化すると共に
低抵抗化することができる。
Pチャネル型TFT又はNチャネル型TFTのうちいず
れか一方であるので、高速に画像信号又はプリチャージ
信号をデータ線に対して供給できる。
より多相展開された画像信号をサンプリングし、多相展
開してからデータ線35に画像信号として供給するの
で、高周波数の画像信号を各データ線35に所定のタイ
ミングで安定的に走査信号と同期して供給できる。
路201からプリチャ−ジ信号が供給されているので、
コントラスト比の向上、データ線35の電位レベルの安
定、表示画面上のラインむらの低滅等が図られ、液晶装
置200の画像表示領域に高晶位の画像を表示すること
ができる。
含む液晶装置200は、カラー液晶プロジェクタに適用
されるため、3つの液晶装置200がRGB用のライト
バルブとして夫々用いられ、各パネルには夫々RGB色
分解用のダイクロイックミラーを介して分解された各色
の光が入射光として夫々入射されることになる。従っ
て、各実施形態では、対向基板2にカラーフィルタは設
けられていない。
画素電極11に対向する所定領域にRGBのカラーフィ
ルタをその保護膜と共に対向基板2上に形成してもよ
い。このようにすれば、液晶プロジェクタ以外の直視型
や反射型のカラー液晶テレビなどのカラー液晶装置に第
1実施形態の液晶装置200を適用できる。
ージ回路201のTFT202又はサンプリング回路3
01のTFT302が正スタガ型又はコプラナー型のp
−Si TFTであるとして説明したが、逆スタガ型の
TFTやa−Si TFT等の他の形式のTFTに対し
ても、第1実施形態は有効である。
して液晶層50をネマティック液晶から構成したが、液
晶を高分子中に微小粒として分散させた高分子分散型液
晶を用いれば、配向膜12及び22、並びに前述の偏光
フィルム、偏光板等が不要となり、光利用効率が高まる
ことによる液晶装置の高輝度化や低消費電力化の利点が
得られる。
の高い金属膜により構成すれば、液晶装置200を反射
型液晶装置に適用する場合に、電圧無印加状態で液晶分
子がほぼ垂直配向されたSH(スーパーホメオトロピッ
ク)型液晶などを用いることができる。
て一つ対応するようにマイクロレンズを形成してもよ
い。このようにすれば、入射光の集光効率が向上し、よ
り明るい液晶パネルが実現できる。
晶層50に対し垂直な電界(縦電界)を印加するように
対向基板2の側に共通電極21を設けているが、液晶層
50に並行な電界(横電界)を印加するように一対の横
電界発生用の電極から画素電極11を夫々構成する(即
ち、対向基板2の側には縦電界発生用の電極を設けるこ
となく、TFTアレイ基板1の側に横電界発生用の電極
を設ける)ことも可能である。このように横電界を用い
ると、縦電界を用いた場合よりも視野角を広げる上で有
利である。
ついて、図9及び図10を用いて説明する。なお、図9
又は図10において、夫々図1又は図6と同様の部材に
ついては、同一の部材番号を付して細部説明は省略す
る。また、第2実施形態においては、液晶装置200全
体の構成は第1実施形態と同様であり、異なるのは、以
下に説明するプリチャージ回路及びサンプリング回路の
構成のみである。
ング回路301内の各TFT302について、データ線
駆動回路101から夫々に一のサンプリング回路駆動信
号線306を接続する構成とし、更にプリチャージ回路
201内のTFT202についても、データ線駆動回路
101から夫々に一のプリチャージ回路駆動信号線20
6aと一のプリチャージ信号線204を接続する構成と
した。
回路及びサンプリング回路においては、夫々に含まれる
TFTに対して信号を供給する複数の信号線を集中配置
することにより、TFTアレイ基板1上におけるサンプ
リング回路及びプリチャージ回路の占有面積を小面積化
している。
態の液晶装置200’においては、第1実施形態と同様
に、画像信号入力線VID1乃至VID6を挟む形でサ
ンプリング回路301とプリチャージ回路201’とが
形成されており、更にプリチャージ回路201’に対し
てサンプリング回路301がより画像表示領域に近い位
置に形成されている。
シフトレジスタ回路とプリチャージ専用シフトレジスタ
回路とを含むデータ線駆動回路101を含み、6個の隣
接するTFT302について、当該画像信号用シフトレ
ジスタ回路からの一のサンプリング回路駆動信号線30
6を分岐して夫々のTFT302のゲート電極に接続す
る構成としている。そして、この構成によると、6個の
TFT302が同時開け駆動されることとなる。
チャージ専用シフトレジスタからの一のプリチャージ回
路駆動信号線206aを分岐して夫々のTFT202の
ゲート電極に接続する構成となっている。そして、この
構成によっても、6個のTFT202が同時開け駆動さ
れることとなる。
信号線303を介して対応する画像信号入力線VID1
乃至VID6が夫々接続され、夫々相展開された画像信
号を供給する構成となっている。
隣接する二つのTFT202のソース電極を重複させ、
相互に後述する一のプリチャージ信号線204aを共有
する構成となっている。
対応するTFT202のドレイン電極は、一のデータ線
35に接続されている。このとき、画像信号入力線VI
D1乃至VID6と平面的に重なるデータ線35の部分
は、図8で例示したような中継配線304又は304’
とされている。
びサンプリング回路の具体的なパターンレイアウトにつ
いて、図10を用いて説明する。
チャージ回路201’では、相隣接する二つのTFT2
02で一のソース電極を共有しており、当該一のソース
電極に一のプリチャージ信号線204aが接続されてい
る。
ート電極には、データ線駆動回路101’からの一のプ
リチャージ回路駆動信号線206aが分岐されて夫々接
続されている。
T302には、6個のTFT302のゲート電極につい
て、データ線駆動回路101’からの一のサンプリング
回路駆動信号線306が分岐されて夫々接続されてい
る。
TFT202の夫々の電極領域とはコンタクトホール3
8により層間接続されている。
0’におけるサンプリング回路301とプリチャージ回
路201’の構成によれば、第1実施形態の液晶装置2
00の構成による効果に加えて、サンプリング回路30
1及びプリチャージ回路201’により占有されるTF
Tアレイ基板1上の領域を小面積化することができる。
晶装置200を備えた電子機器の実施の形態について図
17から図20を参照して説明する。
を備えた電子機器の概略構成を示す。
力源1000、上述した外部表示情報処理回路100
2、前述の走査線駆動回路104及びデータ線駆動回路
101を含む表示駆動回路1004、液晶パネル10、
クロック発生回路1008並びに電源回路1010を備
えて構成されている。表示情報出力源1000は、RO
M(Read Only Memory)、RAM(Random Access
Memory)、光ディスク装置などのメモリ、テレビ信号を
同調して出力する同調回路等を含んで構成され、クロッ
ク発生回路1008からのクロック信号に基づいて、所
定フォーマットの画像信号などの表示情報を表示情報処
理回路1002に出力する。表示情報処理回路1002
は、増幅・極性反転回路、相展開回路、ローテーション
回路、ガンマ補正回路、クランプ回路等の周知の各種処
理回路を含んで構成されており、クロック発生回路10
08からのクロック信号に基づいて入力された表示情報
からデジタル信号を順次生成し、クロック信号CLKと共
に表示駆動回路1004に出力する。表示駆動回路10
04は、走査線駆動回路104及びデータ線駆動回路1
01によって前述の駆動方法により液晶パネル10を駆
動する。電源回路1010は、上述の各回路に所定電源
を供給する。尚、液晶パネル10を構成するTFTアレ
イ基板の上に、表示駆動回路1004を搭載してもよ
く、これに加えて表示情報処理回路1002を搭載して
もよい。
に示す液晶プロジェクタ、図19に示すマルチメディア
対応のパーソナルコンピユータ(PC)及びエンジニア
リング・ワークステーション(EWS)、あるいは携帯
電話、ワードプロセッサ、テレビ、ビューファインダ型
又はモニタ直視型のビデオテーブレコーダ、電子手帳、
電子卓上計算機、カーナビゲーション装置、POS端
末、タッチパネルを備えた装置などを挙げることができ
る。
された電子機器の具体例を夫々示す。図18において、
電子機器の一例たる液晶プロジェクタ1100は、投射
型の液晶プロジェクタであり、光源1110と、ダイク
ロイックミラー1113,1114と、反射ミラー11
15,1116,1117と、入射レンズ1118,リ
レーレンズ1119,出射レンズ1120と、液晶ライ
トバルブ1122,1123,1124と、クロスダイ
クロイックプリズム1125と、投射レンズ1126と
を備えて構成されている。液晶ライトバルブ1122,
1123,1124は、上述した駆動回路1004がT
FTアレイ基板上に搭載された液晶パネル10を含む液
晶モジュールを3個用意し、夫々液晶ライトバルブとし
て用いたものである。また、光源1110はメタルハラ
イド等のランプ1111とランプ1111の光を反射す
るリフレクタ1112とからなる。
1100においては、青色光・緑色光反射のダイクロイ
ックミラー1113は、光源1110からの白色光束の
うちの赤色光を透過させるとともに、青色光と緑色光と
を反射する。透過した赤色光は反射ミラー1117で反
射されて、赤色光用液晶ライトバルブ1122に入射さ
れる。一方、ダイクロイックミラー1113で反射され
た色光のうち緑色光は緑色光反射のダイクロイックミラ
ー1114によって反射され、緑色光用液晶ライトバル
ブ1123に入射される。また、青色光は第2のダイク
ロイックミラー1114も透過する。青色光に対して
は、長い光路による光損失を防ぐため、入射レンズ11
18、リレーレンズ1119、出射レンズ1120を含
むリレーレンズ系からなる導光手段1121が設けら
れ、これを介して青色光が青色光用液晶ライトバルブ1
124に入射される。各ライトバルブにより変調された
3つの色光はクロスダイクロイックプリズム1125に
入射する。このプリズムは4つの直角プリズムが貼り合
わされ、その内面に赤光を反射する誘電体多層膜と青光
を反射する誘電体多層膜とが十字状に形成されている。
これらの誘電体多層膜によって3つの色光が合成され
て、カラー画像を表す光が形成される。合成された光
は、投射光学系である投射レンズ1126によってスク
リーン1127上に投射され、画像が拡大されて表示さ
れる。
ップトップ型のパーソナルコンピュータ1200は、上
述した液晶パネル10がトップカバーケース内に備えら
れた液晶ディスプレイ1206と、CPU、メモリ、モ
デム等を収容すると共にキーボード1202が組み込ま
れた本体部1204とを有する。
透明基板1304a,1304bの間に封入し、上述し
た駆動回路1004をTFTアレイ基板上に搭載した液
晶装置用基板1304を備え、当該液晶装置用基板13
04を構成する2枚の透明基板1304a,1304b
の一方に、金属の導電膜が形成されたポリイミドテーブ
1322にICチップ1324を実装したTCP(Tape
Carrier Package)1320を接続して、電子機器用の
一部品である液晶装置として生産、販売、使用すること
もできる。
た電子機器の他にも、液晶テレビ、ビューファインダー
型またはモニタ直視型のビデオテープレコーダ、カーナ
ビゲーション装置、電子手帳、電卓、ワードプロセッ
サ、ワークステーション、携帯電話、テレビ電話、PO
S端末、タッチパネルを備えた装置等が図21に示した
電子機器の例として挙げられる。
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。例えば、本発明は上述の各種の液晶パネル
の駆動に適用されるものに限らず、エレクトロルミネッ
センス、プラズマディスプレ一装置にも適用可能であ
る。
つ、十分なプリチャージ機能により画像信号の信号源の
負荷を著しく軽減し、安定した画像表示の可能な液晶装
置200を備えた各種の電子機器を実現できる。
第2スイッチング手段と第3スイッチング手段との位置
関係において、画像信号を供給する第2スイッチング手
段の方が画像表示領域に近いので、画像表示領域と第2
スイッチング手段との間を低抵抗化することができ、画
素電極に供給すべき画像信号が波形変形すること等を防
止して鮮明な画像を得ることが出来る。
手段が形成されている領域と第3スイッチング手段が形
成されている領域の間の基板上に配置されているので、
画像信号印加線から第2スイッチング手段を介して画素
電極に至るまでの画像信号の経路を短縮化すると共に低
抵抗化して鮮明な画像を得ることができる。
成された各種配線、周辺回路等のブロック図である。
するTFTの回路図であり、(1)はnチャネル型TF
Tの回路図であり、(2)pチャネル型TFTの回路図
である。
するTFTの回路図であり、(1)はnチャネル型TF
Tの回路図であり、(2)pチャネル型TFTの回路図
である。
平面図である。
断面図である。
あり、(1)は中継配線の配置の第1例を示す断面図で
あり、(2)は中継配線の配置の第2例を示す断面図で
あり、(3)は中継配線の配置の第3例を示す断面図で
あり、(4)は中継配線の配置の第4例を示す断面図で
ある。
成された各種配線、周辺回路等のブロック図である。
す平面図である。
る。
構成を示す断面図である。
ータの外観を示す正面図である。
す分解斜視図である。
装置の外観を示す斜視図である。
a、302b…TFT31…走査線(ゲート電極) 32…半導体層 33…ゲート絶縁層 34…ソース領域 35…データ線(ソース電極) 36…ドレイン領域 38、38’…コンタクトホール 41…第1層間絶縁層 42…第2層間絶縁層 43…第3層間絶縁層 45…第4層間絶縁層 50…液晶層 52…シール材 101、101’…データ線駆動回路 102…実装端子 104…走査線駆動回路 200、200’…液晶装置 201、201’…プリチャージ回路 204、204a…プリチャージ信号線 206、206a…プリチャージ回路駆動信号線 301…サンプリング回路 304、304’…中継配線 306…サンプリング回路駆動信号線
Claims (6)
- 【請求項1】 画像信号が供給される複数のデータ線
と、走査信号が供給される複数の走査線と、前記各デー
タ線及び前記各走査線に接続された第1スイッチング手
段と、各第1スイッチング手段に接続された画素電極と
を備えた電気光学装置であって、 前記画像信号をサンプリングして前記データ線に供給す
るための第2スイッチング手段を有するサンプリング回
路と、 前記データ線に前記画像信号を供給するためのサンプリ
ング期間に先だってプリチャージ信号を前記データ線に
供給するための第3スイッチング手段を有するプリチャ
ージ回路とを具備し、 前記画素電極が形成されている画像表示領域と、前記プ
リチャージ回路との間に前記サンプリング回路が配置さ
れてなることを特徴とする電気光学装置。 - 【請求項2】 前記第3スイッチング手段は、薄膜トラ
ンジスタであると共に、前記プリチャージ信号線から延
設された供給線が該薄膜トランジスタのソース電極に電
気的に接続され、前記データ線が該薄膜トランジスタの
ドレイン電極に電気的に接続されていることを特徴とす
る請求項1に記載の電気光学装置。 - 【請求項3】 前記第2スイッチング手段は、薄膜トラ
ンジスタであると共に、前記画像信号線から延設された
中継線が該薄膜トランジスタのソース電極に電気的に接
続され、前記データ線が該薄膜トランジスタのドレイン
電極に電気的に接続されていることを特徴とする請求項
1または2に記載の電気光学装置。 - 【請求項4】 前記第3スイッチング手段は、少なくと
もPチャネル型トランジスタまたはNチャネル型トラン
ジスタで構成されていることを特徴とする請求項1及至
請求項3のいずれか一項に記載の電気光学装置。 - 【請求項5】 前記第2スイッチング手段は、少なくと
もPチャネル型トランジスタまたはNチャネル型トラン
ジスタで構成されていることを特徴とする請求項1及至
請求項4のいずれか一項に記載の電気光学装置。 - 【請求項6】 請求項1乃至請求項6のいずれか一項に
記載の電気光学装置を備えることを特徴とする電子機
器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01514698A JP3564990B2 (ja) | 1998-01-09 | 1998-01-09 | 電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01514698A JP3564990B2 (ja) | 1998-01-09 | 1998-01-09 | 電気光学装置及び電子機器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004069342A Division JP3988734B2 (ja) | 2004-03-11 | 2004-03-11 | 電気光学装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11202294A true JPH11202294A (ja) | 1999-07-30 |
JP3564990B2 JP3564990B2 (ja) | 2004-09-15 |
Family
ID=11880675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01514698A Expired - Fee Related JP3564990B2 (ja) | 1998-01-09 | 1998-01-09 | 電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3564990B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002039420A1 (fr) * | 2000-11-07 | 2002-05-16 | Sony Corporation | Affichage a matrice active et affichage electroluminescent organique a matrice active |
US7015882B2 (en) | 2000-11-07 | 2006-03-21 | Sony Corporation | Active matrix display and active matrix organic electroluminescence display |
US11333910B2 (en) | 2018-11-20 | 2022-05-17 | Seiko Epson Corporation | Electro-optical device with a pre-charge circuit between pre-charge control signal lines |
-
1998
- 1998-01-09 JP JP01514698A patent/JP3564990B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002039420A1 (fr) * | 2000-11-07 | 2002-05-16 | Sony Corporation | Affichage a matrice active et affichage electroluminescent organique a matrice active |
US7015882B2 (en) | 2000-11-07 | 2006-03-21 | Sony Corporation | Active matrix display and active matrix organic electroluminescence display |
US8120551B2 (en) | 2000-11-07 | 2012-02-21 | Sony Corporation | Active-matrix display device, and active-matrix organic electroluminescent display device |
US8810486B2 (en) | 2000-11-07 | 2014-08-19 | Sony Corporation | Active-matrix display device, and active-matrix organic electroluminescent display device |
US9245481B2 (en) | 2000-11-07 | 2016-01-26 | Sony Corporation | Active-matrix display device, and active-matrix organic electroluminescent display device |
US9741289B2 (en) | 2000-11-07 | 2017-08-22 | Sony Corporation | Active-matrix display device, and active-matrix organic electroluminescent display device |
US10269296B2 (en) | 2000-11-07 | 2019-04-23 | Sony Corporation | Active-matrix display device, and active-matrix organic electroluminescent display device |
US11333910B2 (en) | 2018-11-20 | 2022-05-17 | Seiko Epson Corporation | Electro-optical device with a pre-charge circuit between pre-charge control signal lines |
Also Published As
Publication number | Publication date |
---|---|
JP3564990B2 (ja) | 2004-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100518923B1 (ko) | 전기 광학장치 및 전자 기기 | |
JP3900714B2 (ja) | 電気光学装置及び電子機器 | |
US6979839B2 (en) | Electro-optical device, method for making the same, and electronic apparatus | |
JP3786515B2 (ja) | 液晶装置及びその製造方法並びに電子機器 | |
JP4396599B2 (ja) | 液晶装置及び電子機器並びに投射型表示装置 | |
JP3589005B2 (ja) | 電気光学装置及び電子機器 | |
JP4050377B2 (ja) | 液晶装置及び電子機器並びに投射型表示装置 | |
US20020101398A1 (en) | Electro-optical panel and electronic device | |
JPH11265162A (ja) | 電気光学装置及び電子機器 | |
JP2011186285A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP3564990B2 (ja) | 電気光学装置及び電子機器 | |
JP3674273B2 (ja) | 液晶装置及び電子機器、液晶装置用tftアレイ基板 | |
JP3988734B2 (ja) | 電気光学装置及び電子機器 | |
JP4544239B2 (ja) | 電気光学装置及び電子機器 | |
JP5168254B2 (ja) | 液晶装置及び電子機器 | |
JP3792375B2 (ja) | 液晶装置及び電子機器 | |
JP3633255B2 (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
JP2003195356A (ja) | 液晶装置及び電子機器並びに投射型表示装置 | |
JP3642326B2 (ja) | 液晶パネル、電子機器、及びtftアレイ基板 | |
JP3671971B2 (ja) | 液晶装置及び電子機器 | |
JP3674618B2 (ja) | 液晶装置及び電子機器、液晶装置用tftアレイ基板 | |
JP2000214483A (ja) | 電気光学装置 | |
JP3750360B2 (ja) | 電気光学装置及び電子機器 | |
JP4522666B2 (ja) | Tftアレイ基板、液晶パネル及び液晶プロジェクタ | |
JP3575481B2 (ja) | 液晶装置及びその製造方法並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |