JPH11202294A - Electro-optical device and electronic equipment - Google Patents
Electro-optical device and electronic equipmentInfo
- Publication number
- JPH11202294A JPH11202294A JP1514698A JP1514698A JPH11202294A JP H11202294 A JPH11202294 A JP H11202294A JP 1514698 A JP1514698 A JP 1514698A JP 1514698 A JP1514698 A JP 1514698A JP H11202294 A JPH11202294 A JP H11202294A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- liquid crystal
- tft
- precharge
- image signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下、ＴＦＴと称す。）駆動等によるアクティブマト
リクス駆動方式の液晶パネル等の電気光学装置、または
当該電気光学装置を用いた電子機器の技術分野に属し、
特に、プリチャージ回路及びサンプリング回路を備えた
駆動回路、電気光学装置、及び電子機器の技術分野に属
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technical field of an electro-optical device such as a liquid crystal panel of an active matrix driving system by driving a thin film transistor (hereinafter, referred to as a TFT), or an electronic apparatus using the electro-optical device. Belong to
In particular, it belongs to the technical field of a drive circuit including a precharge circuit and a sampling circuit, an electro-optical device, and an electronic apparatus.
【０００２】[0002]
【従来の技術】従来、ＴＦＴ駆動によるアクティブマト
リクス駆動方式の液晶パネルにおいては、縦横に夫々配
列された多数の走査線及びデータ線と、走査線及びデー
タ線の各交点に対応する多数の画素電極がＴＦＴアレイ
基板上に設けられている。そして、これらに加えて、走
査線駆動回路、データ線駆動回路、サンプリング回路、
プリチャージ回路などのＴＦＴを構成要素とする各種の
周辺回路が、このようなＴＦＴアレイ基板上に設けられ
る場合がある。2. Description of the Related Art Conventionally, in a liquid crystal panel of an active matrix driving system by TFT driving, a large number of scanning lines and data lines arranged vertically and horizontally, and a large number of pixel electrodes corresponding to respective intersections of the scanning lines and data lines. Are provided on the TFT array substrate. And, in addition to these, a scanning line driving circuit, a data line driving circuit, a sampling circuit,
Various peripheral circuits, such as a precharge circuit, each including a TFT as a component may be provided on such a TFT array substrate.
【０００３】これらの周辺回路のうち、サンプリング回
路は、高周波数の画像信号を各データ線に所定のタイミ
ングで安定的に走査信号と同期して供給するために、画
像信号をサンプリングする回路である。その外にも、液
晶表示における画質の向上、消費電力の低減、コストの
低減等の観点から、ＴＦＴ等を用いた各種の周辺回路を
ＴＦＴアレイ基板上に設けることも可能である。Among these peripheral circuits, a sampling circuit is a circuit that samples an image signal in order to stably supply a high-frequency image signal to each data line at a predetermined timing in synchronization with a scanning signal. . In addition, various peripheral circuits using TFTs or the like can be provided on the TFT array substrate from the viewpoints of improving image quality in liquid crystal displays, reducing power consumption, reducing costs, and the like.
【０００４】また、プリチャージ回路は、コントラスト
比の向上、データ線の電位レベルの安定、表示画面上の
ラインむらの低減等を目的として、データ線に対し、前
記サンプリング回路により画像信号がサンプリングされ
るタイミングに先行するタイミングで、プリチャージ信
号（画像補助信号）を供給することにより、画像信号を
データ線に書き込む際の負荷を軽減する回路である。特
に液晶を交流駆動するために通常行われるデータ線の電
圧極性を１水平走査期間毎に反転して駆動する所謂１Ｈ
反転駆動方式においては、１水平有効表示期間前の１水
平帰線期間において、画像信号の極性が切り換わってか
ら後に、所定電位のプリチャージ信号をデータ線に予め
書き込んでおけば、画像信号をデータ線に書き込む際に
必要な電荷量を顕著に少なくできる。Further, the precharge circuit samples the image signal from the data line by the sampling circuit for the purpose of improving the contrast ratio, stabilizing the potential level of the data line, and reducing the line unevenness on the display screen. This circuit reduces the load when writing an image signal to a data line by supplying a precharge signal (image auxiliary signal) at a timing preceding the timing. In particular, a so-called 1H driving method in which the voltage polarity of the data line, which is usually performed for AC driving the liquid crystal, is inverted every horizontal scanning period.
In the inversion driving method, a precharge signal of a predetermined potential is previously written to the data line after the polarity of the image signal is switched in one horizontal retrace period before one horizontal effective display period, so that the image signal can be obtained. The amount of charge required for writing to the data line can be significantly reduced.
【０００５】ここで、ＴＦＴアレイ基板上にマトリクス
状に配置された複数の画素により規定される画面表示領
域、即ち液晶パネル上で実際に液晶の配向状態の変化に
より画像が表示される領域において、前記複数の画素に
夫々設けられる画素スイッチング用ＴＦＴを制御するた
めに、該画面表示領域の周囲に設けられる周辺回路を形
成するための領域は基本的要請として大きい程よいとさ
れている。Here, in a screen display area defined by a plurality of pixels arranged in a matrix on a TFT array substrate, that is, in an area where an image is actually displayed on a liquid crystal panel due to a change in the orientation of liquid crystal, In order to control the pixel switching TFTs provided in each of the plurality of pixels, it is generally considered that a larger area for forming a peripheral circuit provided around the screen display area is better.
【０００６】しかしながら、更なる解像度の向上を図る
ために液晶パネルの高精細化や、或いは、マザー基板か
らの取れ個数を増加することで歩留まりを向上したり、
持ち運び自由なモバイル用途に使用するために液晶パネ
ル自体の小型化を望む声が多くなっている。このよう
に、液晶パネルの高精細化、或いは小型化が進むと、画
素サイズの微細化が必然となり、それに伴い同一基板上
に形成された周辺回路の集積化を図る必要がある。However, in order to further improve the resolution, the resolution is improved by increasing the resolution of the liquid crystal panel, or by increasing the number of pieces taken from the mother substrate,
There has been an increasing demand for miniaturization of the liquid crystal panel itself for use in portable mobile applications. As described above, as the definition of the liquid crystal panel becomes higher or the size thereof becomes smaller, the pixel size becomes inevitably smaller, and accordingly, it is necessary to integrate peripheral circuits formed on the same substrate.
【０００７】そこで、前記周辺回路の集積化を図るため
に、前記プリチャージ回路及び前記サンプリング回路を
液晶パネルの画面表示領域に対して同じ側に設けること
がある。データ線に対してデータ線駆動回路及びサンプ
リング回路により画像信号が供給される側に、前記プリ
チャージ回路及び前記サンプリング回路を該データ線に
対して並列に設けるようにする。このような構成を採れ
ば、従来のようにデータ線の他端、すなわち画像信号が
供給される側と反対側にプリチャージ回路を設ける必要
がないので、プリチャージ信号を供給するためのプリチ
ャージ信号線やプリチャージ回路を制御するためのプリ
チャージ回路駆動信号線を画面表示領域周辺に引き回さ
なくてもよい。Therefore, in order to integrate the peripheral circuit, the precharge circuit and the sampling circuit may be provided on the same side of a screen display area of a liquid crystal panel. The precharge circuit and the sampling circuit are provided in parallel with the data line on the side where the image signal is supplied to the data line by the data line drive circuit and the sampling circuit. With such a configuration, there is no need to provide a precharge circuit on the other end of the data line, that is, on the side opposite to the side to which the image signal is supplied, as in the prior art. A signal line and a precharge circuit drive signal line for controlling the precharge circuit do not have to be routed around the screen display area.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、上述し
た従来のプリチャージ回路及びサンプリング回路の構成
によると、プリチャージ回路とサンプリング回路を同じ
側に連続的に形成する必要があり、基板上の所定の範囲
の領域を占有することとなるため、プリチャージ回路及
びサンプリング回路の集積化、及び当該プリチャージ回
路及びサンプリング回路を含む液晶パネルの小型化が困
難であるという問題点があった。However, according to the above-described configuration of the conventional precharge circuit and sampling circuit, it is necessary to form the precharge circuit and the sampling circuit continuously on the same side, so that the predetermined Since it occupies the area of the range, there is a problem that it is difficult to integrate the precharge circuit and the sampling circuit and to downsize a liquid crystal panel including the precharge circuit and the sampling circuit.
【０００９】すなわち、前記プリチャージ回路を構成す
るスイッチング手段はデータ線毎に構成する必要があ
り、プリチャージ回路駆動信号線及びプリチャージ信号
線からの延設配線を設けなければならない。同様に、前
記サンプリング回路を構成するスイッチング手段はデー
タ線毎に構成する必要があり、サンプリング回路駆動信
号線及び画像信号線からの延設配線を設けなければなら
ない。結果として液晶パネルが小型化するとプリチャー
ジ回路及びサンプリング回路を並列に形成することが難
しくなり、結果としてプリチャージ回路及びサンプリン
グ回路の集積化が図れない。That is, the switching means constituting the precharge circuit must be provided for each data line, and a wiring extending from the precharge circuit drive signal line and the precharge signal line must be provided. Similarly, the switching means constituting the sampling circuit must be provided for each data line, and a wiring extending from the sampling circuit drive signal line and the image signal line must be provided. As a result, when the size of the liquid crystal panel is reduced, it is difficult to form the precharge circuit and the sampling circuit in parallel, and as a result, the precharge circuit and the sampling circuit cannot be integrated.
【００１０】そこで、本発明は、前記の問題点に鑑みて
なされたもので、その課題は、前記プリチャージ回路及
びサンプリング回路を基板上に効率的に配置して、電気
光学装置を小型化することが可能な電気光学装置並びに
当該電気光学装置を備えた電子機器を提供することにあ
る。Therefore, the present invention has been made in view of the above-mentioned problems, and an object of the present invention is to reduce the size of the electro-optical device by efficiently arranging the precharge circuit and the sampling circuit on a substrate. An object of the present invention is to provide an electro-optical device capable of performing the above-described operations and an electronic apparatus including the electro-optical device.
【００１１】[0011]
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１に記載の電気光学装置は、画像信号が供
給される複数のデータ線と、走査信号が供給される複数
の走査線と、前記各データ線及び前記各走査線に接続さ
れた第１スイッチング手段と、各第１スイッチング手段
に接続された画素電極とを備えた電気光学装置の駆動回
路であって、前記画像信号をサンプリングして前記デー
タ線に供給するための第２スイッチング手段を有するサ
ンプリング回路と、前記データ線に前記画像信号を供給
するためのサンプリング期間に先だってプリチャージ信
号を前記データ線に供給するための第３スイッチング手
段を有するプリチャージ回路とを具備し、 前記画素電
極が形成されている画像表示領域と、前記プリチャージ
回路との間に前記サンプリング回路が配置されてなるこ
とを特徴とする。According to an aspect of the present invention, there is provided an electro-optical device comprising: a plurality of data lines to which an image signal is supplied; and a plurality of scanning lines to which a scanning signal is supplied. A driving circuit for an electro-optical device, comprising: a first switching unit connected to each data line and each scanning line; and a pixel electrode connected to each first switching unit. And a sampling circuit having a second switching means for sampling and supplying a precharge signal to the data line prior to a sampling period for supplying the image signal to the data line. A precharge circuit having third switching means, wherein the subcharge circuit is provided between the image display region in which the pixel electrode is formed and the precharge circuit. It is characterized in that a sampling circuit is arranged.
【００１２】請求項１に記載の電気光学装置によれば、
複数の第３スイッチング手段は、画像表示領域と異なる
基板上の領域に各データ線毎に形成され、画像信号の供
給に先立って、各データ線に対して予め設定されたプリ
チャージ信号を夫々供給する。一方、複数の第２スイッ
チング手段は、第３スイッチング手段が形成されている
領域と画像表示領域との間の基板上の領域に各データ線
毎に形成され、画像信号を当該各データ線に夫々供給す
る。従って、第３スイッチング手段と第２スイッチング
手段との位置関係において、画像信号を供給する第２ス
イッチング手段の方が画像表示領域に近いので、画像表
示領域と第２スイッチング手段との間の画像信号の経路
を低抵抗化することができ、画素電極に供給すべき画像
信号が波形変形すること等を防止できる。According to the electro-optical device of the first aspect,
The plurality of third switching means are formed for each data line in a region on the substrate different from the image display region, and supply a preset precharge signal to each data line prior to supply of an image signal. I do. On the other hand, the plurality of second switching means are formed for each data line in an area on the substrate between the area where the third switching means is formed and the image display area, and apply an image signal to each data line. Supply. Therefore, in the positional relationship between the third switching means and the second switching means, the second switching means for supplying the image signal is closer to the image display area, so that the image signal between the image display area and the second switching means is provided. Of the image signal to be supplied to the pixel electrode can be prevented from being deformed in waveform.
【００１３】請求項２に記載の電気光学装置は、前記課
題を解決するために、請求項１記載の電気光学装置にお
いて、前記第３スイッチング手段は、薄膜トランジスタ
であると共に、前記プリチャージ信号線から延設された
供給線が該薄膜トランジスタのソース電極に電気的に接
続され、前記データ線が該薄膜トランジスタのドレイン
電極に電気的に接続されていることを特徴とする。According to a second aspect of the present invention, there is provided an electro-optical device according to the first aspect, wherein the third switching means is a thin film transistor and is connected to the pre-charge signal line. The extended supply line is electrically connected to a source electrode of the thin film transistor, and the data line is electrically connected to a drain electrode of the thin film transistor.
【００１４】請求項２に記載の電気光学装置によれば、
第３スイッチ手段が形成されている領域と第２スイッチ
手段が形成されている領域との間の基板上に配置された
複数の画像信号供給線は、画像信号を第２スイッチング
手段に夫々供給する。従って、画像信号を供給する複数
の画像信号供給線が第３スイッチ手段が形成されている
領域と第２スイッチ手段が形成されている領域との間の
基板上に配置されているので、画像信号供給線から第２
スイッチング手段を介して画素電極に至るまでの画像信
号の経路を短縮化すると共に低抵抗化することができ
る。According to the electro-optical device of the second aspect,
A plurality of image signal supply lines arranged on the substrate between an area where the third switch is formed and an area where the second switch is formed respectively supply image signals to the second switch. . Therefore, since the plurality of image signal supply lines for supplying the image signals are arranged on the substrate between the region where the third switch is formed and the region where the second switch is formed, the image signal supply lines are provided. Second from supply line
The path of the image signal to the pixel electrode via the switching means can be shortened and the resistance can be reduced.
【００１５】請求項３に記載の電気光学装置は、前記課
題を解決するために、請求項１又は２に記載の電気光学
装置において、前記第２スイッチング手段は、薄膜トラ
ンジスタであると共に、前記画像信号線から延設された
中継線が該薄膜トランジスタのソース電極に電気的に接
続され、前記データ線が該薄膜トランジスタのドレイン
電極に電気的に接続されていることを特徴とする。According to a third aspect of the present invention, in order to solve the above problem, in the electro-optical device according to the first or second aspect, the second switching means is a thin film transistor and the image signal has A relay line extending from the line is electrically connected to a source electrode of the thin film transistor, and the data line is electrically connected to a drain electrode of the thin film transistor.
【００１６】請求項３に記載の電気光学装置によれば、
第２スイッチング手段及び第３スイッチング手段が、夫
々薄膜トランジスタであるので、液晶駆動装置を小型薄
膜化することができる。According to the electro-optical device of the third aspect,
Since each of the second switching means and the third switching means is a thin film transistor, the size of the liquid crystal driving device can be reduced.
【００１７】請求項４に記載の電気光学装置は、前記課
題を解決するために、請求項１及至請求項３のいずれか
一項に記載の液晶パネルの駆動装置において、前記第３
スイッチング手段は、少なくともＰチャネル型トランジ
スタまたはＮチャネル型トランジスタで構成されている
ことを特徴とする。According to a fourth aspect of the present invention, in the electro-optical device according to any one of the first to third aspects, the third aspect of the present invention is directed to the liquid crystal panel driving device according to the first aspect.
The switching means is characterized by comprising at least a P-channel transistor or an N-channel transistor.
【００１８】請求項４に記載の電気光学装置によれば、
プリチャージ回路を構成する第３スイッチング手段をＰ
チャネル型ＴＦＴ、或いはＮチャネル型ＴＦＴといった
片チャネル型ＴＦＴで構成することにより、占有面積の
少ない領域に効率的に配置することができる。これによ
り、前記プリチャージ回路の集積化が図れ、電気光学装
置の小型化を実現することができる。According to the electro-optical device of the fourth aspect,
The third switching means constituting the precharge circuit is P
With a single-channel TFT such as a channel TFT or an N-channel TFT, the TFT can be efficiently arranged in a region with a small occupied area. As a result, the precharge circuit can be integrated, and the size of the electro-optical device can be reduced.
【００１９】請求項５に記載の電気光学装置は、前記課
題を解決するために、請求項１及至請求項３のいずれか
一項に記載の電気光学装置において、前記第２スイッチ
ング手段は、少なくともＰチャネル型トランジスタまた
はＮチャネル型トランジスタで構成されていることを特
徴とする。According to a fifth aspect of the present invention, in order to solve the above-mentioned problem, in the electro-optical device according to any one of the first to third aspects, the second switching means includes at least It is characterized by being constituted by a P-channel transistor or an N-channel transistor.
【００２０】請求項５に記載の電気光学装置によれば、
サンプリング回路を構成する第２スイッチング手段をＰ
チャネル型ＴＦＴ、或いはＮチャネル型ＴＦＴといった
片チャネル型ＴＦＴで構成することにより、占有面積の
少ない領域に効率的に配置することができる。これによ
り、前記サンプリング回路の集積化が図れ、液晶パネル
の小型化を実現することができる。According to the electro-optical device of the fifth aspect,
The second switching means constituting the sampling circuit is P
With a single-channel TFT such as a channel TFT or an N-channel TFT, the TFT can be efficiently arranged in a region with a small occupied area. As a result, the sampling circuit can be integrated, and the size of the liquid crystal panel can be reduced.
【００２１】請求項６に記載の電子機器は、前記課題を
解決するために、請求項１乃至請求項６のいずれか一項
に記載の電気光学装置を備えたことを特徴とする。According to a sixth aspect of the invention, an electronic apparatus includes the electro-optical device according to any one of the first to sixth aspects, in order to solve the above problem.
【００２２】請求項７に記載の電子機器によれば、電子
機器は上述した本願発明の電気光学装置を備えており、
該電気光学装置の小型化が可能なので、電子機器の小型
化を実現することができる。According to the electronic apparatus of the present invention, the electronic apparatus includes the above-described electro-optical device according to the present invention.
Since the size of the electro-optical device can be reduced, the size of the electronic apparatus can be reduced.
【００２３】本発明のこのような作用及び他の利得は、
次に説明する実施の形態から明らかにする。[0023] These effects and other advantages of the present invention are:
This will be clarified from the embodiment described below.
【００２４】[0024]
【発明の実施の形態】次に、本発明に好適な実施の形態
について、図面に基づいて説明する。Next, a preferred embodiment of the present invention will be described with reference to the drawings.
【００２５】なお、以下に説明する各実施形態は、光源
からの光を透過して画像を表示する投射型の液晶装置に
対して本発明を適用した場合の実施の形態である。Each of the embodiments described below is an embodiment in which the present invention is applied to a projection type liquid crystal device that displays an image by transmitting light from a light source.
【００２６】（I）第１実施形態 （Ａ）液晶装置の構成 最初に、第１実施形態の液晶装置の構成について図１乃
至図８を用いて説明する。(I) First Embodiment (A) Configuration of Liquid Crystal Device First, the configuration of the liquid crystal device of the first embodiment will be described with reference to FIGS.
【００２７】先ず、第１実施形態の電気光学装置の一例
である液晶装置の全体構成について、図1から図３を用
いて説明する。ここで、図１は第１実施形態の液晶装置
におけるＴＦＴアレイ基板上に設けられた各種配線、周
辺回路等の構成を示すブロック図であり、図２はＴＦＴ
アレイ基板をその上に形成された各構成要素と共に対向
基板の側から見た平面図であり、図３は対向基板を含め
て示す図２のＨ−Ｈ’断面図である。First, the overall configuration of a liquid crystal device, which is an example of the electro-optical device according to the first embodiment, will be described with reference to FIGS. Here, FIG. 1 is a block diagram showing the configuration of various wirings, peripheral circuits and the like provided on a TFT array substrate in the liquid crystal device of the first embodiment, and FIG.
FIG. 3 is a plan view of the array substrate together with components formed thereon viewed from the counter substrate side, and FIG. 3 is a cross-sectional view taken along the line HH ′ of FIG. 2 including the counter substrate.
【００２８】図１に示すように、液晶装置２００は、例
えば石英基板、ハードガラス等からなるＴＦＴアレイ基
板１を備えている。このＴＦＴアレイ基板１上には、マ
トリクス状に設けられた複数の画素電極１１と、Ｘ方向
に複数配列されており夫々がＹ方向に沿って伸びるデー
タ線３５と、Ｙ方向に複数配列されており夫々がＸ方向
に沿って伸びる走査線３１と、各データ線３５と画素電
極１ｌとの間に夫々介在すると共に当該データ線３５と
画素電極１ｌの間における導通状態及び非導通状態を、
走査線３１を介して夫々供給される走査信号を用いて夫
々制御する複数のＴＦＴ３０とが形成されている。As shown in FIG. 1, the liquid crystal device 200 includes a TFT array substrate 1 made of, for example, a quartz substrate, hard glass, or the like. On the TFT array substrate 1, a plurality of pixel electrodes 11 arranged in a matrix, a plurality of data lines 35 arranged in the X direction, each extending in the Y direction, and a plurality of data electrodes 35 arranged in the Y direction. Each of the scan lines 31 extends along the X direction, and the conductive state and the non-conductive state between the data line 35 and the pixel electrode 11 are interposed between the data line 35 and the pixel electrode 11.
A plurality of TFTs 30 each of which is controlled using a scanning signal supplied via a scanning line 31 are formed.
【００２９】また、ＴＦＴアレイ基板１上には、複数の
データ線３５に対して、画像信号に先行して所定電圧レ
ベルのプリチャージ信号を夫々供給する本発明に係るプ
リチャージ回路２０１と、上記画像信号をサンプリング
して複数のデータ線３５に夫々供給する本発明に係るサ
ンプリング回路３０１と、データ線駆動回路１０１と、
走査線駆動回路１０４とが形成されている。ここで、デ
ータ線駆動回路１０１は、後述の画像信号用シフトレジ
スタ回路とプリチャージ専用シフトレジスタ回路とを含
んでいる。また、サンプリング回路３０１は、夫々独立
して駆動される複数の第２スイッチング手段としてのＴ
ＦＴ３０２を含んでおり、他方、プリチャージ回路２０
１は、夫々独立して駆動される複数の第１スイッチング
手段としてのＴＦＴ３０２を含んでいる。Further, on the TFT array substrate 1, a precharge circuit 201 according to the present invention for supplying a precharge signal of a predetermined voltage level to the plurality of data lines 35 prior to the image signal, respectively, A sampling circuit 301 according to the present invention which samples an image signal and supplies the data signal to a plurality of data lines 35, a data line driving circuit 101,
A scanning line driving circuit 104 is formed. Here, the data line driving circuit 101 includes a shift register circuit for image signals and a shift register circuit exclusively for precharge, which will be described later. Further, the sampling circuit 301 includes a plurality of T 2 as a plurality of second switching units which are independently driven.
FT302, while the precharge circuit 20
Reference numeral 1 includes a plurality of TFTs 302 as first switching means that are independently driven.
【００３０】このうち、走査線駆動回路１０４は、外部
制御回路から供給される電源電圧及び基準クロック等に
基づいて、所定タイミングで走査線３１に走査信号をパ
ルス的に線順次で印加する。The scanning line driving circuit 104 applies a scanning signal to the scanning lines 31 in a pulse-wise manner at predetermined timing based on a power supply voltage and a reference clock supplied from an external control circuit.
【００３１】一方、データ線駆動回路１０１内の画像信
号用シフトレジスタ回路は、外部制御回路から供給され
る電源電圧、基準クロック等に基づき、走査線駆動回路
１０４が走査信号を印加するタイミングに合わせて、６
つの画像信号供給線としての画像信号入力線ＶＩＤ１乃
至ＶＩＤ６夫々について、データ線３５毎にサンプリン
グ回路駆動信号をササンプリング回路３０１内のＴＦＴ
３０２にンプリング回路駆動信号線３０６を介して供給
する。On the other hand, the image signal shift register circuit in the data line driving circuit 101 is synchronized with the timing at which the scanning line driving circuit 104 applies a scanning signal based on a power supply voltage, a reference clock and the like supplied from an external control circuit. And 6
For each of the image signal input lines VID1 to VID6 as one image signal supply line, a sampling circuit driving signal is supplied to the TFT in the sampling circuit 301 for each data line 35.
The signal is supplied to an input terminal 302 via a sampling circuit drive signal line 306.
【００３２】これと並行して、データ線駆動回路内のプ
リチャージ専用シフトレジスタ回路は、サンプリング回
路駆動信号が出力されるタイミングに先立って、プリチ
ャージ回路２０１を構成するＴＦＴ２０２の夫々につい
て、外部制御回路からプリチャージ回路駆動信号線２０
６を介して供給されるプリチャージ回路駆動信号を当該
ＴＦＴ２０２毎にプリチャージ回路駆動信号線２０６ａ
を介して供給する。In parallel with this, prior to the timing at which the sampling circuit drive signal is output, the precharge dedicated shift register circuit in the data line drive circuit externally controls each of the TFTs 202 constituting the precharge circuit 201. Circuit to precharge circuit drive signal line 20
The precharge circuit driving signal supplied through the precharge circuit driving signal line 206a
Feed through.
【００３３】次に、プリチャージ回路２０１は、ＴＦＴ
２０２を各データ線３５毎に備えている。そして、プリ
チャージ信号線２０４がＴＦＴ２０２のソース電極に接
続されて、上記プリャージ回路駆動信号線２０６ａがＴ
ＦＴ２０２のゲート電極に接続され、上記データ線３５
がＴＦＴ２０２のドレイン電極に接続されている。そし
て、プリチャージ信号線２０４を介して外部電源からプ
リチャージ信号を書き込むために必要な所定電圧の電源
が供給されると共に、各データ線３５について、画像信
号に先行するタイミングでプリチャージ信号を書き込む
ように、データ線駆動回路１０１内のプリチャージ専用
シフトレジスタ回路からプリチャージ回路駆動信号線２
０６ａを介してプリチャージ回路駆動信号が供給され
る。このとき、プリチャージ回路２０ｌは、好ましくは
中間階調レベルの画素データに相当する上記プリチャー
ジ信号をデータ線３５に対して供給する。Next, the precharge circuit 201 includes a TFT
202 is provided for each data line 35. Then, the precharge signal line 204 is connected to the source electrode of the TFT 202, and the precharge circuit drive signal line 206a is connected to the T
The data line 35 is connected to the gate electrode of the FT 202.
Is connected to the drain electrode of the TFT 202. Then, power of a predetermined voltage required for writing the precharge signal is supplied from an external power supply via the precharge signal line 204, and the precharge signal is written to each data line 35 at a timing preceding the image signal. As described above, the precharge circuit drive signal line 2 is switched from the precharge shift register circuit in the data line drive circuit 101 to the precharge circuit drive signal line 2.
A precharge circuit drive signal is supplied via 06a. At this time, the precharge circuit 201 preferably supplies the data line 35 with the precharge signal corresponding to pixel data of an intermediate gradation level.
【００３４】一方、サンプリング回路３０１では、上記
ＴＦＴ３０２を各データ線３５毎に備え、画像信号入力
線ＶＩＤ１乃至ＶＩＤ６がＴＦＴ３０２のソース電極に
夫々接読され、サンプリング回路駆動信号線３０６がＴ
ＦＴ３０２のゲート電極に夫々接続されている。そし
て、画像信号入力線ＶＩＤ１乃至ＶＩＤ６を介して、６
相展開された６つのパラレルな画像信号が入力される
と、これらの画像信号をサンプリングする。そして、デ
ータ線駆動回路１０１内の画像信号用シフトレジスタか
らサンプリング回路駆動信号線３０６を介してサンプリ
ング回路駆動信号が入力されると、６つの画像信号入力
線ＶＩＤ１乃至ＶＩＤ６夫々についてサンプリングされ
た画像信号を、６つの隣接するデータ線３５からなるグ
ループ毎に順次当該データ線３５に印加する。On the other hand, in the sampling circuit 301, the TFT 302 is provided for each data line 35, the image signal input lines VID1 to VID6 are read in contact with the source electrodes of the TFT 302, and the sampling circuit drive signal line 306
Each is connected to the gate electrode of FT302. Then, through the image signal input lines VID1 to VID6, 6
When the phase-expanded six parallel image signals are input, these image signals are sampled. When the sampling circuit drive signal is input from the image signal shift register in the data line drive circuit 101 via the sampling circuit drive signal line 306, the image signals sampled for each of the six image signal input lines VID1 to VID6 Is sequentially applied to the data lines 35 in groups of six adjacent data lines 35.
【００３５】このとき、プリチャージ回路２０１及びサ
ンプリング回路３０１のＴＦＴアレイ基板１上の位置関
係については、図１又は図２に示すように、データ線駆
動回路１０１に相隣接してプリチャージ回路２０１が形
成されており、更に当該プリチャージ回路２０１に相隣
接して画像信号入力線ＶＩＤ１乃至ＶＩＤ６が配設され
ており、当該画像信号入力線ＶＩＤ１乃至ＶＩＤ６に相
隣接してサンプリング回路３０１が形成されている。At this time, as for the positional relationship between the precharge circuit 201 and the sampling circuit 301 on the TFT array substrate 1, the precharge circuit 201 is adjacent to the data line drive circuit 101 as shown in FIG. Are formed, and image signal input lines VID1 to VID6 are disposed adjacent to the precharge circuit 201. A sampling circuit 301 is formed adjacent to the image signal input lines VID1 to VID6. ing.
【００３６】すなわち、画像信号入力線ＶＩＤ１乃至Ｖ
ＩＤ６を挟む形でサンプリング回路３０１とプリチャー
ジ回路２０１とが形成されており、更にプリチャージ回
路２０１に対してサンプリング回路３０１がより画像表
示領域に近い位置に形成されている（図２参照）。That is, the image signal input lines VID1 to VID1
The sampling circuit 301 and the precharge circuit 201 are formed so as to sandwich the ID6, and the sampling circuit 301 is formed at a position closer to the image display area with respect to the precharge circuit 201 (see FIG. 2).
【００３７】ここで、これらサンプリング回路３０１及
びプリチャージ回路２０１は、液晶パネルの完成時には
遮光性のケース内に収められる。従って、当該サンプリ
ング回路３０１及びプリチャージ回路２０１を構成する
上記ＴＦＴ２０２及びＴＦＴ３０１内の後述する半導体
層に外部からの入射光等が照射されることがなく、当該
半導体層において入射光等に起因する光電流が発生して
ＴＦＴ２０２又はＴＦＴ３０２が誤動作することはな
い。Here, the sampling circuit 301 and the precharge circuit 201 are housed in a light-shielding case when the liquid crystal panel is completed. Therefore, the TFT 202 and the semiconductor layer in the TFT 301 constituting the sampling circuit 301 and the precharge circuit 201 are not irradiated with external incident light or the like, and light generated by the incident light or the like in the semiconductor layer is not irradiated. No current is generated and the TFT 202 or the TFT 302 does not malfunction.
【００３８】一方、データ線駆動回路１０１及び走査線
駆動回路１０４は、図２及び図３に示すように、液晶層
５０に面しないＴＦＴアレイ基板１の周辺部分上に設け
られている。On the other hand, the data line driving circuit 101 and the scanning line driving circuit 104 are provided on the peripheral portion of the TFT array substrate 1 not facing the liquid crystal layer 50, as shown in FIGS.
【００３９】更に、図２及び図３において、ＴＦＴアレ
イ基板１の上には、複数の画素電極１１を含みその大き
さにより規定される広さの上記画像表示領域（即ち、実
際に液晶層５０の配向状態変化により画像が表示される
領域）の周囲において両基板を貼り合わせて液晶層５０
を包囲する光硬化性樹脂からなるシール材５２が、当該
画像表示領域に沿って設けられている。このシール材５
２は、ＴＦＴアレイ基板１及び対向基板２をそれらの周
辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化
性樹脂からなる接着剤であり、両基板間の距離を所定植
とするためのスペ−サが混入されている。Further, in FIGS. 2 and 3, on the TFT array substrate 1, the above-mentioned image display area including a plurality of pixel electrodes 11 and having a size defined by the size thereof (that is, the liquid crystal layer 50) is actually provided. Around the area where an image is displayed due to a change in the alignment state of the liquid crystal layer 50).
Is provided along the image display area. This sealing material 5
Reference numeral 2 denotes an adhesive made of, for example, a photo-curable resin or a thermo-curable resin for bonding the TFT array substrate 1 and the counter substrate 2 around the periphery thereof, and for setting a distance between the two substrates to a predetermined value. Spacers are mixed.
【００４０】次に、シール材５２の外側の領域には、図
２に示すように画像表示領域の下辺に沿ってデータ線駆
動回路１０１及び実装端子１０２が設けられており、画
像表示領域の左右の二辺に沿って走査線駆動回路１０４
が当該画像表示領域の両側に設けられている。更に、画
像表示領域の上辺には、複数の配線１０５が設けられて
いる。Next, in a region outside the sealing material 52, a data line driving circuit 101 and mounting terminals 102 are provided along the lower side of the image display region as shown in FIG. Scan line driving circuit 104 along the two sides of
Are provided on both sides of the image display area. Further, a plurality of wirings 105 are provided on the upper side of the image display area.
【００４１】また、対向基板２のコーナー部の少なくと
も１箇所において、ＴＦＴアレイ基板１と対向基枚２と
の間で電気的導通をとるための導通材からなる銀点１０
６が設けられている。そして、シール材５２とほば同じ
輪郭を持つ対向基板２が当該シール材５２によりＴＦＴ
アレイ基枝１に固着されている。In at least one of the corners of the opposing substrate 2, a silver dot 10 made of a conductive material for establishing electric conduction between the TFT array substrate 1 and the opposing substrate 2.
6 are provided. Then, the counter substrate 2 having substantially the same contour as the sealing material 52 is
It is fixed to the array base 1.
【００４２】ここで、プリチャージ回路２０１及びサン
プリング回路３０１は、基本的に交流駆動の回路であ
る。このため、シール材５２により包囲され両基板間に
挟持された液晶層５０に面するＴＦＴアレイ基板１の部
分にこれらのプリチャージ回路２０１及びサンプリング
回路３０１を設けても、直流電圧印加による液晶層５０
の劣化という間題は生じない。Here, the precharge circuit 201 and the sampling circuit 301 are basically AC driven circuits. Therefore, even when the precharge circuit 201 and the sampling circuit 301 are provided in the portion of the TFT array substrate 1 facing the liquid crystal layer 50 surrounded by the sealing material 52 and sandwiched between the two substrates, the liquid crystal layer is not affected by the application of the DC voltage. 50
There is no problem of deterioration.
【００４３】また、シール材５２に面するＴＦＴアレイ
基板１部分にプリチャージ回路２０１やサンプリング回
路３０１を形成するのではないので、これらの回路を構
成するＴＦＴ２０２及び３０２をシール材５２に混入さ
れたスペーサにより破壊する恐れがない。Since the precharge circuit 201 and the sampling circuit 301 are not formed on the portion of the TFT array substrate 1 facing the sealing material 52, the TFTs 202 and 302 constituting these circuits are mixed in the sealing material 52. There is no risk of destruction by the spacer.
【００４４】（Ｂ）プリチャージ回路及びサンプリング
回路の構成 次に、第１実施形態の液晶装置２００のうち、本発明に
係る上記プリチャージ回路２０１及びサンプリング回路
の具体的構成について、図６乃至図８を用いて説明す
る。なお、図６はプリチャージ回路２０１の対向電極２
側から見た平面拡大図であり、図７は液晶装置２００の
図６におけるＢ−Ｂ’断面図であり、図８は液晶装置２
００の図６におけるＡ−Ａ’断面図である。(B) Precharge circuit and sampling
Next, specific configurations of the precharge circuit 201 and the sampling circuit according to the present invention in the liquid crystal device 200 according to the first embodiment will be described with reference to FIGS. FIG. 6 shows the counter electrode 2 of the precharge circuit 201.
7 is a cross-sectional view of the liquid crystal device 200 taken along the line BB ′ in FIG. 6, and FIG.
FIG. 7 is a cross-sectional view taken along the line AA ′ of FIG. 6.
【００４５】なお、第１実施形態のプリチャージ回路２
０１におけるＴＦＴ２０２は、より具体的には、図４
（１）に示すようにＮチャネル型のＴＦＴ２０２ａから
構成されてもよいし、図４（２）に示すようにＰチャネ
ル型のＴＦＴ２０２ｂから構成されてもよい。ここで、
図４（１）又は図４（２）において、図１に示したプリ
チャージ回路駆動信号線２０６ａを介して入力されるプ
リチャージ回路駆動信号は、ゲート電極を介して各ＴＦ
Ｔ２０２ａ又はＴＦＴ２０２ｂに入力され、同じく図１
に示したプリチャージ信号線２０４を介して入力される
プリチャージ信号は、ソース電極を介して各ＴＦＴ２０
２ａ又はＴＦＴ２０２ｂに入力される。The precharge circuit 2 of the first embodiment
01 is more specifically shown in FIG.
It may be composed of an N-channel TFT 202a as shown in (1), or may be composed of a P-channel TFT 202b as shown in FIG. here,
In FIG. 4A or FIG. 4B, the precharge circuit drive signal input via the precharge circuit drive signal line 206a shown in FIG.
T202a or TFT 202b is input to
The precharge signal input through the precharge signal line 204 shown in FIG.
2a or the TFT 202b.
【００４６】また、これらに対応して、第１実施形態の
サンプリング回路３０１におけるＴＦＴ３０２は、図５
（１）に示すようにＮチャネル型のＴＦＴ３０２ａから
構成されてもよいし、図５（２）に示すようにＰチャネ
ル型のＴＦＴ３０２ｂから構成されてもよい。ここで、
図５（１）又は図５（２）において、図１に示した画像
信号入力線ＶＩＤｎ（ＶＩＤ１乃至ＶＩＤ６）を介して
入力される６つの画像信号は、ソース電圧として各ＴＦ
Ｔ３０２ａ又はＴＦＴ３０２ｂに入力され、同じく図１
に示したデータ線駆動回路１０１からサンプリング回路
駆動信号線３０６を介して入力されるサンプリング回路
駆動信号は、ゲート電圧としてＴＦＴ３０２a又はＴＦ
Ｔ３０２ｂに入力される。In response, the TFT 302 in the sampling circuit 301 of the first embodiment is
It may be composed of an N-channel TFT 302a as shown in (1), or may be composed of a P-channel TFT 302b as shown in FIG. 5 (2). here,
In FIG. 5 (1) or FIG. 5 (2), six image signals input via the image signal input lines VIDn (VID1 to VID6) shown in FIG.
T302a or TFT 302b is input to
The sampling circuit drive signal input from the data line drive circuit 101 shown in FIG. 3 via the sampling circuit drive signal line 306 is a TFT 302a or TF
It is input to T302b.
【００４７】始めに、第１実施形態のプリチャージ回路
２０１及びサンプリング回路３０１の構成について図６
を用いて説明する。なお、図６は、ＴＦＴ２０２がＮチ
ャネル型のＴＦＴ又はＰチャネル型のＴＦＴのいずれか
一方により形成されている場合を示しており、また、図
６においては、説明の簡略化のために画像信号入力線を
３本としている。First, the configuration of the precharge circuit 201 and the sampling circuit 301 of the first embodiment is shown in FIG.
This will be described with reference to FIG. FIG. 6 shows a case where the TFT 202 is formed of one of an N-channel TFT and a P-channel TFT. In FIG. 6, an image signal is shown for simplification of description. There are three input lines.
【００４８】図６に示すように、第１実施形態のプリチ
ャージ回路２０１及びサンプリング回路３０１は、画像
信号入力線ＶＩＤ１乃至ＶＩＤ３を挟んでその両側に配
置されており、更に、サンプリング回路３０１が画像信
号入力線ＶＩＤ１乃至ＶＩＤ３から見て画像表示領域側
に配置されている。As shown in FIG. 6, the precharge circuit 201 and the sampling circuit 301 of the first embodiment are arranged on both sides of the image signal input lines VID1 to VID3, and the sampling circuit 301 It is arranged on the image display area side when viewed from the signal input lines VID1 to VID3.
【００４９】このとき、プリチャージ回路２０１内のＴ
ＦＴ２０２がプリチャージ信号線２０４をソース電極線
とし、プリチャージ回路駆動信号線２０６ａをゲート電
極線とし、データ線３５をドレイン電極線として構成さ
れている。At this time, T in the precharge circuit 201
The FT 202 includes the precharge signal line 204 as a source electrode line, the precharge circuit drive signal line 206a as a gate electrode line, and the data line 35 as a drain electrode line.
【００５０】そして、各電極線と各ＴＦＴ２０２の夫々
の電極領域とはコンタクトホール３８により層間接続さ
れている。Each electrode line and each electrode region of each TFT 202 are interlayer-connected by a contact hole 38.
【００５１】一方、サンプリング回路３０１内のＴＦＴ
３０２が画像信号入力線ＶＩＤ１乃至ＶＩＤ３のうちい
ずれか一つに接続されている信号線３０３をソース電極
線とし、サンプリング回路駆動信号線３０６をゲート電
極線とし、データ線３５をドレイン電極線として構成さ
れている。On the other hand, the TFT in the sampling circuit 301
Reference numeral 302 denotes a signal line connected to any one of the image signal input lines VID1 to VID3 as a source electrode line, a sampling circuit drive signal line 306 as a gate electrode line, and a data line 35 as a drain electrode line. Have been.
【００５２】そして、各電極線と各ＴＦＴ３０２の夫々
の電極領域とはコンタクトホール３８により層間接続さ
れている。Each electrode line and each electrode region of each TFT 302 are connected to each other by a contact hole 38.
【００５３】更に、ＴＦＴ２０２のドレイン電極とＴＦ
Ｔ３０２のドレイン電極を共通的にゲート線３５により
接続するために、画像信号入力線ＶＩＤ１乃至ＶＩＤ３
とは別の層に中継配線３０４が形成されている。Further, the drain electrode of the TFT 202 and the TF
In order to commonly connect the drain electrodes of T302 by the gate line 35, the image signal input lines VID1 to VID3
A relay wiring 304 is formed in a different layer from that of FIG.
【００５４】次に、図７を用いてサンプリング回路３０
１部分の液晶パネルの断面構成について更に説明する。
なお、図７においては、各層や各部材を図面上で認織可
能な程度の大きさとするため、各層や各部材毎に縮尺を
異ならしめてある。また、図７においては、サンプリン
グ回路３０１に液晶層５０を挟んで対向して形成されて
いる配向膜２２等も併せて示してある。Next, the sampling circuit 30 will be described with reference to FIG.
The cross-sectional configuration of one part of the liquid crystal panel will be further described.
In FIG. 7, the scale of each layer and each member is different in order to make each layer and each member have a size that can be recognized on the drawing. FIG. 7 also shows the alignment film 22 and the like formed to face the sampling circuit 301 with the liquid crystal layer 50 interposed therebetween.
【００５５】なお、プリチャージ回路２０１内のＴＦＴ
２０２部分の液晶パネルの断面構造については、基本的
に図７に示す断面構造と同様であるので細部の説明は省
略する。The TFT in the precharge circuit 201
The cross-sectional structure of the liquid crystal panel in the portion 202 is basically the same as the cross-sectional structure shown in FIG.
【００５６】図７に示すように、サンプリング回路３０
１におけるＴＦＴ３０２は、ＴＦＴアレイ基板１並びに
その上に積層された第１層間絶縁層４１、ｐ−Ｓｉ（ポ
リシリコン）等の半導体層３２、ゲート絶縁層３３、サ
ンプリング回路駆動信号線３０６（ゲート電極）、プリ
チャージ信号線２０４（ソース電極）、第２層間絶縁層
４２、データ線３５（ドレイン電極）、第３層間絶縁層
４３、遮光膜４４及び配向膜１２を備えている。As shown in FIG. 7, the sampling circuit 30
1 includes a TFT array substrate 1 and a first interlayer insulating layer 41 laminated thereon, a semiconductor layer 32 such as p-Si (polysilicon), a gate insulating layer 33, a sampling circuit drive signal line 306 (gate electrode). ), A precharge signal line 204 (source electrode), a second interlayer insulating layer 42, a data line 35 (drain electrode), a third interlayer insulating layer 43, a light shielding film 44, and an alignment film 12.
【００５７】また、ＴＦＴ３０２に対向する位置には、
例えばガラス基板等から成る対向基板２並びにその上に
積層された配向膜２２を備えている。そして、夫々の配
向膜１２及び２２間に液晶５０が封入されている。At a position facing the TFT 302,
For example, a counter substrate 2 composed of a glass substrate or the like and an alignment film 22 laminated thereon are provided. Then, a liquid crystal 50 is sealed between the respective alignment films 12 and 22.
【００５８】次に、これらの層のうち、ＴＦＴ３０２を
除く各層の構成について順に説明する。Next, among these layers, the structure of each layer except for the TFT 302 will be described in order.
【００５９】先ず、ＴＦＴアレイ基板１上に形成された
遮光膜４４は、図７中下方からの光がＴＦＴ３０２に照
射され、これにより当該ＴＦＴ３０２を構成する半導体
層３２に光電流が誘起されることを防止する。なお、当
該遮光膜４４については、反射型の液晶パネルでは不要
となる。First, light from below in FIG. 7 is applied to the TFT 302 on the light-shielding film 44 formed on the TFT array substrate 1, whereby photocurrent is induced in the semiconductor layer 32 constituting the TFT 302. To prevent The light-shielding film 44 is not required in a reflective liquid crystal panel.
【００６０】次に、ＴＦＴ３０２の基礎となる第１層間
絶縁層４１は、１００００Å程度の厚さのＮＳＧ、ＰＳ
Ｇ（Ｐ2Ｏ5を含むＳｉＯ2）、ＢＳＧ（Ｂ2Ｏ3を含むＳ
ｉＯ2）、ＢＰＳＧ（Ｐ2Ｏ5とＢ2Ｏ3を含むＳｉＯ2）な
どのシリケートガラス膜、窒化シリコン膜又は酸化シリ
コン膜等からなる。ここで、第１層間絶縁層４１の製造
時に約９００℃のアニ−ル処理を施すことにより、汚染
を防ぐと共に平坦化することができる。Next, the first interlayer insulating layer 41 serving as the basis of the TFT 302 is made of NSG, PS having a thickness of about 10000 °.
G (SiO 2 containing P 2 O 5 ), BSG (S containing B 2 O 3
It is made of a silicate glass film such as iO 2 ) or BPSG (SiO 2 containing P 2 O 5 and B 2 O 3 ), a silicon nitride film or a silicon oxide film. Here, by performing an annealing treatment at about 900 ° C. at the time of manufacturing the first interlayer insulating layer 41, it is possible to prevent contamination and planarize.
【００６１】また、第２層間絶縁層４２及び第３層間絶
縁層４３は、夫々５０００乃至１５０００Å程度の厚さ
のＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケート
ガラス膜、窒化シリコン膜や酸化シリコン膜等からな
る。The second interlayer insulating layer 42 and the third interlayer insulating layer 43 are made of a silicate glass film such as NSG, PSG, BSG, BPSG, etc., a silicon nitride film, a silicon oxide film, etc. each having a thickness of about 5000 to 15000 °. Consists of
【００６２】次に、配向膜１２及び２２は、例えばポリ
イミド薄膜などの有機薄膜により構成される。この配向
膜１２及び２２は、例えばポリイミド系の塗布液を塗布
した後、所定のプレティルト角を持つように且つ所定方
向でラビング処理を施すこと等により形成される。Next, the alignment films 12 and 22 are made of an organic thin film such as a polyimide thin film. The alignment films 12 and 22 are formed, for example, by applying a polyimide-based coating solution and then performing a rubbing process in a predetermined direction so as to have a predetermined pretilt angle.
【００６３】また、液晶層５０は、ＴＦＴアレイ基板１
と対向基板２との間において、シール材５２（図２及び
図３参照）により囲まれた空間に液晶が真空吸引等によ
り封入されることにより形成される。この液晶層５０
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。The liquid crystal layer 50 is formed on the TFT array substrate 1.
The liquid crystal is sealed between the substrate and the opposite substrate 2 by vacuum suction or the like in a space surrounded by a sealing material 52 (see FIGS. 2 and 3). This liquid crystal layer 50
Is composed of, for example, a liquid crystal in which one or several kinds of nematic liquid crystals are mixed.
【００６４】次に、ＴＦＴ３０２に係る各層の構成につ
いて順に説明する。Next, the structure of each layer of the TFT 302 will be described in order.
【００６５】図７に示すように、ＴＦＴ３０２は、サン
プリング回路駆動信号線３０６（ゲート電極）と、半導
体層３２内に含まれ、サンプリング回路駆動信号線３０
６からの電界によりチャネルが形成されるチャネル形成
領域３７と、サンプリング回路駆動信号線３０６と半導
体層３２とを絶縁するゲート絶縁層３３と、半導体層３
２に形成されたソース領域３４と、データ線３５（ドレ
イン電極）と、信号線３０３と、半導体層３２に形成さ
れたドレイン領域３６と、データ線３５とドレイン領域
３６並びに信号線３０３とソース領域３４とを夫々層間
接続するコンタクトホール３８とを備えている。As shown in FIG. 7, the TFT 302 includes a sampling circuit drive signal line 306 (gate electrode) and a TFT 302 included in the semiconductor layer 32.
6, a channel formation region 37 in which a channel is formed by an electric field from the semiconductor layer 32, a gate insulating layer 33 insulating the sampling circuit drive signal line 306 from the semiconductor layer 32, and a semiconductor layer 3
2, a source line 34, a data line 35 (drain electrode), a signal line 303, a drain region 36 formed in the semiconductor layer 32, a data line 35 and a drain region 36, and a signal line 303 and a source region. And a contact hole 38 for connecting the layers 34 to each other.
【００６６】このうち、ソース領域３４及びドレイン領
域３６は後述のように、半導体層３２内にＰ型のチャネ
ル形成領域３７を形成するか又はｐ型のチャネル形成領
域３７を形成するかに応じて所定濃度のＰ型用又はｐ型
用のドーパントをドープすることにより形成されてい
る。The source region 34 and the drain region 36 are formed depending on whether a P-type channel formation region 37 or a p-type channel formation region 37 is formed in the semiconductor layer 32 as described later. It is formed by doping a P-type or p-type dopant at a predetermined concentration.
【００６７】ここで、Ｐ型チャネルのＴＦＴ３０２は、
動作速度が速いという利点があり、上記サンプリング回
路３０１として適している。Here, the P-type channel TFT 302
There is an advantage that the operation speed is high, and thus the sampling circuit 301 is suitable.
【００６８】一方、上記半導体層３２は、例えば、基礎
としての第１層間絶縁層４１上にａ−Ｓｉ（アモルファ
スシリコン）膜を形成後、アニール処理を施して約５０
０乃至２０００Åの厚さに固相成長させることにより形
成する。この際、ｎチャネル型のＴＦＴ３０２の場合に
は、Ｓｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）な
どのＶ族元素のドーパントをイオン注入法等によりドー
プする。また、ｐチャネル型のＴＦＴ３０２の場合に
は、Ａｌ（アルミニウム）、Ｂ（ボロン）、Ｇａ（ガリ
ウム）、Ｉｎ（インジウム）などの亜族元素のドーパン
トをイオン注入法等によりドープする。On the other hand, for example, after forming an a-Si (amorphous silicon) film on the first interlayer insulating layer 41 as a base, the semiconductor layer 32 is annealed by about 50 μm.
It is formed by solid phase growth to a thickness of 0 to 2000 °. At this time, in the case of the n-channel type TFT 302, a dopant of a group V element such as Sb (antimony), As (arsenic), or P (phosphorus) is doped by an ion implantation method or the like. In the case of a p-channel TFT 302, a dopant of a subgroup element such as Al (aluminum), B (boron), Ga (gallium), or In (indium) is doped by an ion implantation method or the like.
【００６９】このとき、特にＴＦＴ３０２をＬＤＤ（Li
ghtly Doped Drain）構造を持つｎチャネル型のＴＦ
Ｔとする場合には、ｐ型の半導体層３２に、ソース領域
３４及びドレイン領域３６のうちチャネル形成領域３７
側に夫々隣接する一部にＰなどのＶ族元素をドープする
ことにより低濃度ドープ領域を形成し、他の部分に同じ
くＰ等のＶ族元素をドープして高濃度ドープ領域を形成
する。更に、ｐチャネル型のＴＦＴとする場合、Ｐ型の
半導体層３２に、ＢなどのIII族元素のドーパントを用
いてソ−ス領域３４及びドレイン領域３６を形成する。
このようにしてＬＤＤ構造とした場合、ショートチャネ
ル効果を低減できる利点が得られる。At this time, in particular, the TFT 302 is set to the LDD (Li
n-channel TF with ghtly doped drain) structure
In the case of T, the channel formation region 37 of the source region 34 and the drain region 36 is formed in the p-type semiconductor layer 32.
A low-concentration doped region is formed by doping a V-group element such as P on a part adjacent to each side, and a high-concentration doping region is formed by doping a V-group element such as P on the other part. Further, when a p-channel TFT is used, a source region 34 and a drain region 36 are formed in the P-type semiconductor layer 32 by using a dopant of a group III element such as B.
When the LDD structure is used in this manner, an advantage that the short channel effect can be reduced can be obtained.
【００７０】なお、ＴＦＴ３０２は、低濃度ドレイン領
域を形成することなくオフセット構造のＴＦＴとしても
よいし、ゲート電極をマスクとしてセルフアライン型の
ＴＦＴとしてもよい。The TFT 302 may be an offset type TFT without forming a low concentration drain region, or may be a self-aligned type TFT using a gate electrode as a mask.
【００７１】一方、ゲ−ト絶縁層３３は、半導体層３２
を約９００乃至１３００℃の温度により熱酸化させて、
３００乃至１５００Å程度の比較的薄い厚さの熱酸化膜
を形成して得る。On the other hand, the gate insulating layer 33 is
Is thermally oxidized at a temperature of about 900 to 1300 ° C.,
It is obtained by forming a relatively thin thermal oxide film having a thickness of about 300 to 1500 °.
【００７２】更に、データ線３５（ドレイン電極）は、
減圧ＣＶＤ法等によりｐ−Ｓｉを堆積した後、フォトリ
ソグラフィ工程、エッチング工程等により形成される。
このとき、Ａｌ等の金属膜又は金属シリサイド膜から形
成してもよい。Further, the data line 35 (drain electrode)
After p-Si is deposited by a low pressure CVD method or the like, it is formed by a photolithography step, an etching step, or the like.
At this time, it may be formed from a metal film such as Al or a metal silicide film.
【００７３】また、データ線３５（ドレイン電極）は、
画素電極１１と同様にＩＴＯ膜等の透明導電性薄膜から
形成してもよい。The data line 35 (drain electrode)
Like the pixel electrode 11, it may be formed from a transparent conductive thin film such as an ITO film.
【００７４】更に、スパッタリング処理等により、約１
０００乃至５０００Åの厚さに堆積されたＡｌ等の低抵
抗金属や金属シリサイド等から形成してもよい。Further, about 1
It may be formed of a low-resistance metal such as Al or a metal silicide deposited to a thickness of 000 to 5000 °.
【００７５】一方、コンタクトホール３８は、例えば、
反応性エッチング、反応性イオンビームエッチング等の
ドライエッチングにより形成される。On the other hand, the contact hole 38
It is formed by dry etching such as reactive etching and reactive ion beam etching.
【００７６】なお、一般にはチャネル形成領域３７とな
る半導体層３２は、光が入射するとｐ−Ｓｉが有する光
電変換効果により光電流が発生してしまいＴＦＴ３０２
のトランジスタ特性が劣化するが、第１実施形態では、
当該ＴＦＴ３０２及びＴＦＴ２０２は遮光性のケース内
に収められることとなるので、外部からの入射光が少な
くとも半導体層３２のチャネル領域に入射することを防
止できる。In general, when light enters, the semiconductor layer 32 serving as the channel formation region 37 generates a photocurrent due to the photoelectric conversion effect of p-Si, and the TFT 302
Although the transistor characteristics of the above are deteriorated, in the first embodiment,
Since the TFT 302 and the TFT 202 are housed in a light-shielding case, external light can be prevented from entering at least the channel region of the semiconductor layer 32.
【００７７】更にこれに加えて又はこれに代えて、チャ
ネル形成領域３７を上側から覆うようにデータ線３５
（ドレイン電極）をＡｌ等の不透明な金属薄膜から形成
し、半導体層３２への入射光（即ち、図７で上側からの
光）の入射を防ぐように構成してもよい。In addition to or instead of this, the data line 35 is formed so as to cover the channel formation region 37 from above.
The (drain electrode) may be formed from an opaque metal thin film such as Al, so as to prevent incident light (that is, light from the upper side in FIG. 7) from being incident on the semiconductor layer 32.
【００７８】また、第１実施形態では、ＴＦＴ３０２及
び２０２はｐ−ＳｉタイプのＴＦＴであるので、ＴＦＴ
３０２及び２０２の形成時に同一薄膜形成工程でサンプ
リング回路２０１、プリチャ−ジ回路３０１、データ線
駆動回路１０１、走査線駆動回路１０４等の同じｐ−Ｓ
ｉ ＴＦＴタイプのＴＦＴ等から構成された周辺回路を
形成できるので製造上有利である。In the first embodiment, the TFTs 302 and 202 are p-Si type TFTs.
The same p-S of the sampling circuit 201, the precharge circuit 301, the data line driving circuit 101, the scanning line driving circuit 104, etc. in the same thin film forming step when forming 302 and 202.
i It is advantageous in manufacturing since a peripheral circuit composed of a TFT type TFT or the like can be formed.
【００７９】更に、データ線駆動回路１０１及び走査線
駆動回路１０４は、例えば、ｎチャネル型ｐ−Ｓｉ Ｔ
ＦＴ及びｐチャネル型ｐ−Ｓｉ ＴＦＴから構成される
相補構造の複数のＴＦＴによりＴＦＴアレイ基板１上の
周辺部分に形成される。Further, the data line driving circuit 101 and the scanning line driving circuit 104 are, for example, n-channel p-Si T
A plurality of TFTs having a complementary structure composed of an FT and a p-channel p-Si TFT are formed in a peripheral portion on the TFT array substrate 1.
【００８０】更にまた、図７には示されていないが、対
向基板２の投射光が入射する側及びＴＦＴアレイ基板１
の投射光が出射する側には夫々、例えば、ＴＮ（ツイス
テッドネマティック）モード、ＳＴＮ（スーパーＴＮ）
モード、Ｄ−ＳＴＮ（ダブルーＳＴＮ）モード等の動作
モ−ドや、ノーマリーホワイトモード／ノーマリーブラ
ックモードの別に応じて、偏光フィルム、位相差フィル
ム、偏光板などが所定の方向で配置される。Further, although not shown in FIG. 7, the side of the opposite substrate 2 on which the projected light is incident and the TFT array substrate 1
For example, a TN (twisted nematic) mode, an STN (super TN)
A polarizing film, a retardation film, a polarizing plate, and the like are disposed in a predetermined direction according to an operation mode such as a D-STN (double-STN) mode and a normally white mode / normally black mode. .
【００８１】次に、図６に示す上記中継配線３０４が形
成されている部分のＡ−Ａ’断面構造について、図８を
用いて説明する。Next, a cross-sectional structure taken along the line AA ′ of the portion where the relay wiring 304 shown in FIG. 6 is formed will be described with reference to FIG.
【００８２】画像信号入力線ＶＩＤ１乃至ＶＩＤ３との
間で絶縁を保ちつつＴＦＴ３０２のドレイン電極として
のデータ線３５とＴＦＴ２０２のドレイン電極としての
データ線３５とを接続するために形成される中継配線３
０４は、例えば、図８（１）に示すように第１層間絶縁
膜４１と第２層間絶縁膜４２との間の走査線３１が形成
される層と同一の層に形成することができる。このと
き、各データ線３５との層間接続は、コンタクトホール
３８により形成される。The relay wiring 3 formed to connect the data line 35 as the drain electrode of the TFT 302 and the data line 35 as the drain electrode of the TFT 202 while maintaining insulation between the image signal input lines VID1 to VID3.
For example, the layer 04 can be formed in the same layer as the layer where the scanning lines 31 are formed between the first interlayer insulating film 41 and the second interlayer insulating film 42 as shown in FIG. At this time, the interlayer connection with each data line 35 is formed by the contact hole 38.
【００８３】また、この他に、図８（２）に示すように
ＴＦＴアレイ基板１と第１層間絶縁層４１との間の遮光
膜４４が形成される層と同一の層に形成し、これと各デ
ータ線３５とを夫々コンタクトホール３８を用いて層間
接続するようにすることもできる。In addition, as shown in FIG. 8B, the light-shielding film 44 between the TFT array substrate 1 and the first interlayer insulating layer 41 is formed in the same layer as this. And each data line 35 can be connected between layers using the respective contact holes 38.
【００８４】更に、低抵抗化を図るために、図８（３）
に示すようにＴＦＴアレイ基板１と第１層間絶縁層４１
との間の遮光膜４４が形成される層と同一の層に中継配
線３０４を形成すると共に、第１層間絶縁膜４１と第２
層間絶縁膜４２との間の走査線３１が形成される層と同
一の層に中継配線３０４’を形成し、当該中継配線３０
４’と各データ線３５とを夫々コンタクトホール３８で
層間接続すると共に、中継配線３０４と中継配線３０
４’とをコンタクトホール３８’で層間接続してもよ
い。Further, in order to reduce the resistance, FIG.
As shown in the figure, the TFT array substrate 1 and the first interlayer insulating layer 41
The relay wiring 304 is formed on the same layer as the layer on which the light-shielding film 44 is formed.
A relay wiring 304 'is formed on the same layer as the layer on which the scanning line 31 is formed between the relay wiring 304 and the interlayer insulating film 42.
4 ′ and each data line 35 are interlayer-connected by a contact hole 38, respectively, and a relay wiring 304 and a relay wiring 30 are connected.
4 ′ may be connected to each other by a contact hole 38 ′.
【００８５】更にまた、同様に低抵抗化を図るために、
図８（４）に示すように第１層間絶縁膜４１と第２層間
絶縁層４２との間の走査線３１が形成される層と同一の
層に中継配線３０４を形成すると共に、第３層間絶縁膜
４３の図８（４）中上部表面に中継配線３０４’を形成
し、当該中継配線３０４’と各データ線３５とを夫々コ
ンタクトホール３８’で層間接続すると共に、各データ
線３５と中継配線３０４とをコンタクトホール３８で層
間接続してもよい。なお、この場合には、中継配線３０
４’と第３層間絶縁膜４３の図８（４）中上部表面に、
更に第４層間絶縁膜４５を形成することが必要となる。Further, in order to similarly lower the resistance,
As shown in FIG. 8D, the relay wiring 304 is formed in the same layer as the layer where the scanning line 31 is formed between the first interlayer insulating film 41 and the second interlayer insulating layer 42, and the third interlayer insulating film 41 is formed. A relay wiring 304 'is formed on the upper surface of the insulating film 43 in FIG. 8 (4), and the relay wiring 304' and each data line 35 are interlayer-connected by a contact hole 38 ', respectively. The wiring 304 may be connected to the interlayer through the contact hole 38. In this case, the relay wiring 30
4 ′ and the upper surface of the third interlayer insulating film 43 in FIG.
Further, it is necessary to form the fourth interlayer insulating film 45.
【００８６】（Ｃ）液晶装置の動作 次に、以上のように構成された液晶装置２００の動作に
ついて図１を参照して説明する。(C) Operation of Liquid Crystal Device Next, the operation of the liquid crystal device 200 configured as described above will be described with reference to FIG.
【００８７】先ず、走査線駆動回路１０４は、所定タイ
ミングで走査線３１に走査信号をパルス的に線順次で印
加する。First, the scanning line drive circuit 104 applies a scanning signal to the scanning line 31 in a pulsed line-sequential manner at a predetermined timing.
【００８８】これと並行して、６つの画像信号入力線Ｖ
ＩＤ１乃至ＶＩＤ６から６相展開された６つのパラレル
な画像信号を受けると、サンプリング回路３０１は、こ
れらの画像信号をサンプリングする。In parallel with this, six image signal input lines V
Upon receiving six parallel image signals expanded from six phases from ID1 to VID6, the sampling circuit 301 samples these image signals.
【００８９】一方、データ線駆動回路１０１は、走査線
駆動回路１０４がゲート電圧を印加するタイミングに合
わせて、６つの画像信号入力線ＶＩＤ１乃至ＶＩＤ６夫
々について、一つのデータ線毎にサンプリング回路駆動
信号を供給してサンプリング回路３０１のＴＦＴ３０２
をオン状態とする。これにより、隣接する６つのデータ
線３５に対して、サンプリング回路３０１でサンプリン
グされた画像信号を順次印加する。即ち、データ線駆動
回路１０１とサンプリング回路３０１により、画像信号
入力線ＶＩＤ１乃至ＶＩＤ６から入力された６相展開さ
れた６つのパラレルな画像信号は６相展開されて、デー
タ線３５に供給される。On the other hand, in accordance with the timing at which the scanning line driving circuit 104 applies the gate voltage, the data line driving circuit 101 supplies a sampling circuit driving signal to each of the six image signal input lines VID1 to VID6 for each data line. Is supplied to the TFT 302 of the sampling circuit 301.
Is turned on. Thus, the image signals sampled by the sampling circuit 301 are sequentially applied to the six adjacent data lines 35. That is, the data line driving circuit 101 and the sampling circuit 301 expand the six parallel image signals, which are input from the image signal input lines VID1 to VID6 and are expanded into six phases, to be supplied to the data lines 35.
【００９０】他方で、各画像信号に先行するタイミング
で、プリチャージ回路２０１は、プリチャージ信号を各
データ線３５に供給する。より具体的には、プリチャー
ジ回路２０１は、プリチャージ信号をデータ線３５に書
き込むための電源をプリチャージ信号線２０４から受け
つつ、プリチャージ回路駆動信号縁２０６を介して入力
されるプリチャ−ジ回路駆動信号に応じてＴＦＴ２０２
をオン状態とし、プリチャージ信号をデータ線３５に書
き込む。On the other hand, the precharge circuit 201 supplies a precharge signal to each data line 35 at a timing preceding each image signal. More specifically, the precharge circuit 201 receives a power supply for writing a precharge signal to the data line 35 from the precharge signal line 204 and a precharge circuit input via the precharge circuit drive signal edge 206. TFT 202 according to a circuit drive signal
Is turned on, and a precharge signal is written to the data line 35.
【００９１】そして、走査信号及び画像信号の両方が印
加されたＴＦＴ３０においては、そのソース領域及びチ
ャネル形成領域並びにドレイン領域を介して画素電極１
１に電圧が印加される。その後、この画素電極１１の電
圧は、ソース電圧が印加された時間よりも例えば３桁長
い時間だけ図示しない蓄積容量により維持される。In the TFT 30 to which both the scanning signal and the image signal are applied, the pixel electrode 1 is connected via the source region, the channel forming region and the drain region.
1 is applied with a voltage. Thereafter, the voltage of the pixel electrode 11 is maintained by a storage capacitor (not shown) for a time that is, for example, three orders of magnitude longer than the time when the source voltage is applied.
【００９２】なお、第１実施形態においては、液晶を交
流駆動するために、１フィールド又は１フレームといっ
た所定周期毎にデータ線３５におけるソース電圧の電圧
極性が反転されるが、上述のように各画像信号がＴＦＴ
３０に供給される前に、各データ線３５に、好ましくは
中間階調レベルの画素信号に相当するプリチャージ信号
が供給されているので、画像信号を書き込む際の負荷は
軽減されており、データ線３５の電位レベルは、前回に
印加された電圧レベルによらずに安定している。このた
め、今回の画像信号を各データ線３５に安定した電位に
より供給することができる。In the first embodiment, the voltage polarity of the source voltage on the data line 35 is inverted every predetermined period such as one field or one frame in order to drive the liquid crystal by AC. Image signal is TFT
Before being supplied to the data line 30, a precharge signal preferably corresponding to a pixel signal of an intermediate gray level is supplied to each data line 35, so that the load at the time of writing an image signal is reduced. The potential level of line 35 is stable regardless of the previously applied voltage level. Therefore, the current image signal can be supplied to each data line 35 at a stable potential.
【００９３】以上のように、画素電極１１に電圧が印加
されると、液晶層５０における画素電極１１と共通電極
２１とに挟まれた部分における液晶の配向状態が変化
し、ノーマリーホワイトモードであれば、印加された電
圧に応じて入射光がこの液晶部分を通過不可能とされ、
ノーマリーブラックモードであれば、印加された電圧に
応じて入射光がこの液晶部分を通過可能とされ、全体と
して液晶装置２００からは画像信号に応じたコントラス
トを持つ光が出射する。As described above, when a voltage is applied to the pixel electrode 11, the orientation state of the liquid crystal in the portion of the liquid crystal layer 50 between the pixel electrode 11 and the common electrode 21 changes, and the liquid crystal layer 50 operates in the normally white mode. If so, incident light cannot pass through this liquid crystal part according to the applied voltage,
In the case of the normally black mode, incident light can pass through the liquid crystal portion according to the applied voltage, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device 200 as a whole.
【００９４】以上説明したように、第１実施形態の液晶
装置２００によれば、プリチャージ回路２０１とサンプ
リング回路３０１との位置関係において、サンプリング
回路３０１の方が画像表示領域に近いので、画像表示領
域とサンプリング回路との間を低抵抗化することがで
き、画素電極１１に供給すべき画像信号が波形変形する
こと等を防止できる。As described above, according to the liquid crystal device 200 of the first embodiment, in the positional relationship between the precharge circuit 201 and the sampling circuit 301, the sampling circuit 301 is closer to the image display area. The resistance between the region and the sampling circuit can be reduced, and the waveform of an image signal to be supplied to the pixel electrode 11 can be prevented from being deformed.
【００９５】また、相展開された画像信号を印加する複
数の画像信号入力線ＶＩＤ１乃至ＶＩＤ６がプリチャー
ジ回路２０１が形成されている領域とサンプリング回路
３０１が形成されている領域との間のＴＦＴアレイ基板
１上に配置されているので、画像信号入力線ＶＩＤ１乃
至ＶＩＤ６からサンプリング回路３０１を介して画素電
極１１に至るまでの画像信号の経路を短縮化すると共に
低抵抗化することができる。A plurality of image signal input lines VID1 to VID6 for applying the phase-expanded image signals are arranged in a TFT array between a region where the precharge circuit 201 is formed and a region where the sampling circuit 301 is formed. Since it is arranged on the substrate 1, the path of the image signal from the image signal input lines VID1 to VID6 to the pixel electrode 11 via the sampling circuit 301 can be shortened and the resistance can be reduced.
【００９６】更に、ＴＦＴ２０２又はＴＦＴ３０２が、
Ｐチャネル型ＴＦＴ又はＮチャネル型ＴＦＴのうちいず
れか一方であるので、高速に画像信号又はプリチャージ
信号をデータ線に対して供給できる。Further, the TFT 202 or the TFT 302
Since one of the P-channel TFT and the N-channel TFT is used, an image signal or a precharge signal can be supplied to the data line at high speed.
【００９７】更にまた、特にサンプリング回路３０１に
より多相展開された画像信号をサンプリングし、多相展
開してからデータ線３５に画像信号として供給するの
で、高周波数の画像信号を各データ線３５に所定のタイ
ミングで安定的に走査信号と同期して供給できる。Furthermore, since the image signal expanded in multi-phase by the sampling circuit 301 is sampled and supplied to the data line 35 as an image signal after multi-phase expansion, a high-frequency image signal is supplied to each data line 35. It can be supplied stably at a predetermined timing in synchronization with the scanning signal.
【００９８】また、画像信号に先行してプリチャージ回
路２０１からプリチャ−ジ信号が供給されているので、
コントラスト比の向上、データ線３５の電位レベルの安
定、表示画面上のラインむらの低滅等が図られ、液晶装
置２００の画像表示領域に高晶位の画像を表示すること
ができる。Since the precharge signal is supplied from the precharge circuit 201 prior to the image signal,
The contrast ratio is improved, the potential level of the data line 35 is stabilized, the line unevenness on the display screen is reduced, and the like, and a high-crystal image can be displayed in the image display area of the liquid crystal device 200.
【００９９】更に、上述したプリチャージ回路２０１を
含む液晶装置２００は、カラー液晶プロジェクタに適用
されるため、３つの液晶装置２００がＲＧＢ用のライト
バルブとして夫々用いられ、各パネルには夫々ＲＧＢ色
分解用のダイクロイックミラーを介して分解された各色
の光が入射光として夫々入射されることになる。従っ
て、各実施形態では、対向基板２にカラーフィルタは設
けられていない。Further, since the liquid crystal device 200 including the above-described precharge circuit 201 is applied to a color liquid crystal projector, three liquid crystal devices 200 are used as light valves for RGB, respectively, and each panel has an RGB color valve. The light of each color decomposed via the dichroic mirror for decomposition is respectively incident as incident light. Therefore, in each embodiment, no color filter is provided on the opposing substrate 2.
【０１００】しかしながら、液晶装置２００においても
画素電極１１に対向する所定領域にＲＧＢのカラーフィ
ルタをその保護膜と共に対向基板２上に形成してもよ
い。このようにすれば、液晶プロジェクタ以外の直視型
や反射型のカラー液晶テレビなどのカラー液晶装置に第
１実施形態の液晶装置２００を適用できる。However, in the liquid crystal device 200 as well, an RGB color filter may be formed on the opposing substrate 2 in a predetermined area facing the pixel electrode 11 together with its protective film. In this way, the liquid crystal device 200 of the first embodiment can be applied to a color liquid crystal device such as a direct-view or reflection type color liquid crystal television other than the liquid crystal projector.
【０１０１】また、上述の第１実施形態では、プリチャ
ージ回路２０１のＴＦＴ２０２又はサンプリング回路３
０１のＴＦＴ３０２が正スタガ型又はコプラナー型のｐ
−Ｓｉ ＴＦＴであるとして説明したが、逆スタガ型の
ＴＦＴやａ−Ｓｉ ＴＦＴ等の他の形式のＴＦＴに対し
ても、第１実施形態は有効である。In the first embodiment, the TFT 202 of the precharge circuit 201 or the sampling circuit 3
01 TFT 302 is a positive stagger type or coplanar type p
Although the first embodiment is described as being a -Si TFT, the first embodiment is also effective for other types of TFTs such as an inverted staggered TFT and an a-Si TFT.
【０１０２】更に、液晶装置２００においては、一例と
して液晶層５０をネマティック液晶から構成したが、液
晶を高分子中に微小粒として分散させた高分子分散型液
晶を用いれば、配向膜１２及び２２、並びに前述の偏光
フィルム、偏光板等が不要となり、光利用効率が高まる
ことによる液晶装置の高輝度化や低消費電力化の利点が
得られる。Further, in the liquid crystal device 200, the liquid crystal layer 50 is made of, for example, a nematic liquid crystal. However, if a polymer dispersed liquid crystal in which the liquid crystal is dispersed as fine particles in a polymer is used, the alignment films 12 and 22 are formed. In addition, the above-described polarizing film, polarizing plate, and the like are not required, and the advantages of higher luminance and lower power consumption of the liquid crystal device due to an increase in light use efficiency can be obtained.
【０１０３】更にまた、画素電極１１をＡｌ等の反射率
の高い金属膜により構成すれば、液晶装置２００を反射
型液晶装置に適用する場合に、電圧無印加状態で液晶分
子がほぼ垂直配向されたＳＨ（スーパーホメオトロピッ
ク）型液晶などを用いることができる。Furthermore, if the pixel electrode 11 is made of a metal film having a high reflectance such as Al, when the liquid crystal device 200 is applied to a reflection type liquid crystal device, the liquid crystal molecules are almost vertically aligned without applying a voltage. SH (super homeotropic) type liquid crystal or the like can be used.
【０１０４】更に、対向基板２０上に、一の画素に対し
て一つ対応するようにマイクロレンズを形成してもよ
い。このようにすれば、入射光の集光効率が向上し、よ
り明るい液晶パネルが実現できる。Further, a micro lens may be formed on the counter substrate 20 so as to correspond to one pixel. In this way, the efficiency of collecting incident light is improved, and a brighter liquid crystal panel can be realized.
【０１０５】更にまた、液晶装置２００においては、液
晶層５０に対し垂直な電界（縦電界）を印加するように
対向基板２の側に共通電極２１を設けているが、液晶層
５０に並行な電界（横電界）を印加するように一対の横
電界発生用の電極から画素電極１１を夫々構成する（即
ち、対向基板２の側には縦電界発生用の電極を設けるこ
となく、ＴＦＴアレイ基板１の側に横電界発生用の電極
を設ける）ことも可能である。このように横電界を用い
ると、縦電界を用いた場合よりも視野角を広げる上で有
利である。Further, in the liquid crystal device 200, the common electrode 21 is provided on the counter substrate 2 side so as to apply a vertical electric field (vertical electric field) to the liquid crystal layer 50. Each of the pixel electrodes 11 is composed of a pair of electrodes for generating a horizontal electric field so as to apply an electric field (horizontal electric field). (That is, the TFT array substrate is provided without providing an electrode for generating a vertical electric field on the side of the counter substrate 2. It is also possible to provide an electrode for generating a lateral electric field on one side). The use of the horizontal electric field is advantageous in widening the viewing angle as compared with the case of using the vertical electric field.
【０１０６】（II）第２実施形態 次に、本発明に係る他の実施形態である第２実施形態に
ついて、図９及び図１０を用いて説明する。なお、図９
又は図１０において、夫々図１又は図６と同様の部材に
ついては、同一の部材番号を付して細部説明は省略す
る。また、第２実施形態においては、液晶装置２００全
体の構成は第１実施形態と同様であり、異なるのは、以
下に説明するプリチャージ回路及びサンプリング回路の
構成のみである。(II) Second Embodiment Next, a second embodiment, which is another embodiment of the present invention, will be described with reference to FIGS. Note that FIG.
Alternatively, in FIG. 10, the same members as those in FIG. 1 or FIG. 6 are denoted by the same member numbers, and detailed description is omitted. Further, in the second embodiment, the overall configuration of the liquid crystal device 200 is the same as that of the first embodiment, and the only difference is the configuration of a precharge circuit and a sampling circuit described below.
【０１０７】上述の第１実施形態においては、サンプリ
ング回路３０１内の各ＴＦＴ３０２について、データ線
駆動回路１０１から夫々に一のサンプリング回路駆動信
号線３０６を接続する構成とし、更にプリチャージ回路
２０１内のＴＦＴ２０２についても、データ線駆動回路
１０１から夫々に一のプリチャージ回路駆動信号線２０
６ａと一のプリチャージ信号線２０４を接続する構成と
した。In the first embodiment described above, each TFT 302 in the sampling circuit 301 is connected to one sampling circuit driving signal line 306 from the data line driving circuit 101. The TFT 202 also has one precharge circuit drive signal line 20 from the data line drive circuit 101.
6a and one precharge signal line 204 are connected.
【０１０８】これに対し、第２実施形態のプリチャージ
回路及びサンプリング回路においては、夫々に含まれる
ＴＦＴに対して信号を供給する複数の信号線を集中配置
することにより、ＴＦＴアレイ基板１上におけるサンプ
リング回路及びプリチャージ回路の占有面積を小面積化
している。On the other hand, in the precharge circuit and the sampling circuit of the second embodiment, a plurality of signal lines for supplying signals to the respective TFTs are arranged in a concentrated manner so that the TFT array substrate 1 The area occupied by the sampling circuit and the precharge circuit is reduced.
【０１０９】すなわち、図９に示すように、第２実施形
態の液晶装置２００’においては、第１実施形態と同様
に、画像信号入力線ＶＩＤ１乃至ＶＩＤ６を挟む形でサ
ンプリング回路３０１とプリチャージ回路２０１’とが
形成されており、更にプリチャージ回路２０１’に対し
てサンプリング回路３０１がより画像表示領域に近い位
置に形成されている。That is, as shown in FIG. 9, in the liquid crystal device 200 'of the second embodiment, as in the first embodiment, the sampling circuit 301 and the precharge circuit are sandwiched by the image signal input lines VID1 to VID6. 201 ′ are formed, and the sampling circuit 301 is formed at a position closer to the image display area with respect to the precharge circuit 201 ′.
【０１１０】そして、第１実施形態と同様の画像信号用
シフトレジスタ回路とプリチャージ専用シフトレジスタ
回路とを含むデータ線駆動回路１０１を含み、６個の隣
接するＴＦＴ３０２について、当該画像信号用シフトレ
ジスタ回路からの一のサンプリング回路駆動信号線３０
６を分岐して夫々のＴＦＴ３０２のゲート電極に接続す
る構成としている。そして、この構成によると、６個の
ＴＦＴ３０２が同時開け駆動されることとなる。The data line drive circuit 101 including the same image signal shift register circuit and the precharge shift register circuit as in the first embodiment is provided. For the six adjacent TFTs 302, the image signal shift register is used. One sampling circuit drive signal line 30 from the circuit
6 is branched and connected to the gate electrode of each TFT 302. According to this configuration, six TFTs 302 are simultaneously opened and driven.
【０１１１】また、６個のＴＦＴ２０２について、プリ
チャージ専用シフトレジスタからの一のプリチャージ回
路駆動信号線２０６ａを分岐して夫々のＴＦＴ２０２の
ゲート電極に接続する構成となっている。そして、この
構成によっても、６個のＴＦＴ２０２が同時開け駆動さ
れることとなる。Also, for the six TFTs 202, one precharge circuit drive signal line 206a from the shift register dedicated for precharge is branched and connected to the gate electrode of each TFT 202. With this configuration also, the six TFTs 202 are simultaneously opened and driven.
【０１１２】更に、各ＴＦＴ３０２のソース電極には、
信号線３０３を介して対応する画像信号入力線ＶＩＤ１
乃至ＶＩＤ６が夫々接続され、夫々相展開された画像信
号を供給する構成となっている。Furthermore, the source electrode of each TFT 302 has
The corresponding image signal input line VID1 via the signal line 303
To VID 6 are connected to each other and supply image signals that have been phase-developed, respectively.
【０１１３】更にまた、各ＴＦＴ２０２については、相
隣接する二つのＴＦＴ２０２のソース電極を重複させ、
相互に後述する一のプリチャージ信号線２０４ａを共有
する構成となっている。Further, for each TFT 202, the source electrodes of two adjacent TFTs 202 are overlapped,
The configuration is such that one precharge signal line 204a described later is shared with each other.
【０１１４】また、一のＴＦＴ３０２のドレイン電極と
対応するＴＦＴ２０２のドレイン電極は、一のデータ線
３５に接続されている。このとき、画像信号入力線ＶＩ
Ｄ１乃至ＶＩＤ６と平面的に重なるデータ線３５の部分
は、図８で例示したような中継配線３０４又は３０４’
とされている。The drain electrode of one TFT 302 and the drain electrode of the corresponding TFT 202 are connected to one data line 35. At this time, the image signal input line VI
The portion of the data line 35 that overlaps with D1 to VID6 in a plane is the relay wiring 304 or 304 'as illustrated in FIG.
It has been.
【０１１５】次に、第２実施形態のプリチャージ回路及
びサンプリング回路の具体的なパターンレイアウトにつ
いて、図１０を用いて説明する。Next, a specific pattern layout of the precharge circuit and the sampling circuit according to the second embodiment will be described with reference to FIG.
【０１１６】図１０に示すように、第２実施形態のプリ
チャージ回路２０１’では、相隣接する二つのＴＦＴ２
０２で一のソース電極を共有しており、当該一のソース
電極に一のプリチャージ信号線２０４ａが接続されてい
る。As shown in FIG. 10, in the precharge circuit 201 'of the second embodiment, two adjacent TFTs 2
02 shares one source electrode, and one precharge signal line 204a is connected to the one source electrode.
【０１１７】また、相隣接する６個のＴＦＴ２０２のゲ
ート電極には、データ線駆動回路１０１’からの一のプ
リチャージ回路駆動信号線２０６ａが分岐されて夫々接
続されている。One precharge circuit drive signal line 206a from the data line drive circuit 101 'is branched and connected to the gate electrodes of the six TFTs 202 adjacent to each other.
【０１１８】更に、サンプリング回路３０１内の各ＴＦ
Ｔ３０２には、６個のＴＦＴ３０２のゲート電極につい
て、データ線駆動回路１０１’からの一のサンプリング
回路駆動信号線３０６が分岐されて夫々接続されてい
る。Further, each TF in the sampling circuit 301
At T302, one sampling circuit drive signal line 306 from the data line drive circuit 101 'is branched and connected to each of the gate electrodes of the six TFTs 302.
【０１１９】このとき、各電極線と各ＴＦＴ３０２又は
ＴＦＴ２０２の夫々の電極領域とはコンタクトホール３
８により層間接続されている。At this time, each electrode line and each electrode region of each TFT 302 or TFT 202 are in contact hole 3
Reference numeral 8 indicates an interlayer connection.
【０１２０】以上説明した第２実施形態の液晶装置２０
０’におけるサンプリング回路３０１とプリチャージ回
路２０１’の構成によれば、第１実施形態の液晶装置２
００の構成による効果に加えて、サンプリング回路３０
１及びプリチャージ回路２０１’により占有されるＴＦ
Ｔアレイ基板１上の領域を小面積化することができる。The liquid crystal device 20 according to the second embodiment described above
According to the configuration of the sampling circuit 301 and the precharge circuit 201 ′ at 0 ′, the liquid crystal device 2 of the first embodiment
00, the sampling circuit 30
1 and the TF occupied by the precharge circuit 201 '.
The area on the T array substrate 1 can be reduced.
【０１２１】（電子機器）次に、以上詳細に説明した液
晶装置２００を備えた電子機器の実施の形態について図
１７から図２０を参照して説明する。(Electronic Apparatus) Next, an embodiment of an electronic apparatus including the liquid crystal device 200 described in detail above will be described with reference to FIGS.
【０１２２】先ず図１７に、このように液晶装置２００
を備えた電子機器の概略構成を示す。First, FIG. 17 shows the liquid crystal device 200
1 shows a schematic configuration of an electronic device provided with.
【０１２３】図１７において、電子機器は、表示情報出
力源１０００、上述した外部表示情報処理回路１００
２、前述の走査線駆動回路１０４及びデータ線駆動回路
１０１を含む表示駆動回路１００４、液晶パネル１０、
クロック発生回路１００８並びに電源回路１０１０を備
えて構成されている。表示情報出力源１０００は、ＲＯ
Ｍ（Read Only Memory）、ＲＡＭ（Random Access
Memory）、光ディスク装置などのメモリ、テレビ信号を
同調して出力する同調回路等を含んで構成され、クロッ
ク発生回路１００８からのクロック信号に基づいて、所
定フォーマットの画像信号などの表示情報を表示情報処
理回路１００２に出力する。表示情報処理回路１００２
は、増幅・極性反転回路、相展開回路、ローテーション
回路、ガンマ補正回路、クランプ回路等の周知の各種処
理回路を含んで構成されており、クロック発生回路１０
０８からのクロック信号に基づいて入力された表示情報
からデジタル信号を順次生成し、クロック信号CLKと共
に表示駆動回路１００４に出力する。表示駆動回路１０
０４は、走査線駆動回路１０４及びデータ線駆動回路１
０１によって前述の駆動方法により液晶パネル１０を駆
動する。電源回路１０１０は、上述の各回路に所定電源
を供給する。尚、液晶パネル１０を構成するＴＦＴアレ
イ基板の上に、表示駆動回路１００４を搭載してもよ
く、これに加えて表示情報処理回路１００２を搭載して
もよい。In FIG. 17, an electronic device includes a display information output source 1000 and the external display information processing circuit 100 described above.
2, a display driving circuit 1004 including the above-described scanning line driving circuit 104 and data line driving circuit 101, a liquid crystal panel 10,
The circuit includes a clock generation circuit 1008 and a power supply circuit 1010. The display information output source 1000 is RO
M (Read Only Memory), RAM (Random Access
Memory), a memory such as an optical disk device, a tuning circuit for tuning and outputting a television signal, and the like. Based on a clock signal from a clock generation circuit 1008, display information such as an image signal in a predetermined format is displayed. Output to the processing circuit 1002. Display information processing circuit 1002
The clock generation circuit 10 includes well-known various processing circuits such as an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit.
A digital signal is sequentially generated from the input display information based on the clock signal from 08 and output to the display drive circuit 1004 together with the clock signal CLK. Display drive circuit 10
04 denotes a scanning line driving circuit 104 and a data line driving circuit 1
01 drives the liquid crystal panel 10 by the driving method described above. The power supply circuit 1010 supplies a predetermined power to each of the above-described circuits. Note that the display drive circuit 1004 may be mounted on the TFT array substrate constituting the liquid crystal panel 10, and in addition, the display information processing circuit 1002 may be mounted.
【０１２４】このような構成の電子機器として、図１８
に示す液晶プロジェクタ、図１９に示すマルチメディア
対応のパーソナルコンピユータ（ＰＣ）及びエンジニア
リング・ワークステーション（ＥＷＳ）、あるいは携帯
電話、ワードプロセッサ、テレビ、ビューファインダ型
又はモニタ直視型のビデオテーブレコーダ、電子手帳、
電子卓上計算機、カーナビゲーション装置、ＰＯＳ端
末、タッチパネルを備えた装置などを挙げることができ
る。As an electronic apparatus having such a configuration, FIG.
, A personal computer (PC) and an engineering workstation (EWS) for multimedia shown in FIG.
Examples include an electronic desk calculator, a car navigation device, a POS terminal, and a device equipped with a touch panel.
【０１２５】次に図１８から図２０に、このように構成
された電子機器の具体例を夫々示す。図１８において、
電子機器の一例たる液晶プロジェクタ１１００は、投射
型の液晶プロジェクタであり、光源１１１０と、ダイク
ロイックミラー１１１３，１１１４と、反射ミラー１１
１５，１１１６，１１１７と、入射レンズ１１１８，リ
レーレンズ１１１９，出射レンズ１１２０と、液晶ライ
トバルブ１１２２，１１２３，１１２４と、クロスダイ
クロイックプリズム１１２５と、投射レンズ１１２６と
を備えて構成されている。液晶ライトバルブ１１２２，
１１２３，１１２４は、上述した駆動回路１００４がＴ
ＦＴアレイ基板上に搭載された液晶パネル１０を含む液
晶モジュールを３個用意し、夫々液晶ライトバルブとし
て用いたものである。また、光源１１１０はメタルハラ
イド等のランプ１１１１とランプ１１１１の光を反射す
るリフレクタ１１１２とからなる。Next, FIGS. 18 to 20 show specific examples of the electronic apparatus thus configured. In FIG.
A liquid crystal projector 1100, which is an example of an electronic apparatus, is a projection type liquid crystal projector, and includes a light source 1110, dichroic mirrors 1113, 1114, and a reflection mirror 11
15, 1116, 1117, an input lens 1118, a relay lens 1119, an output lens 1120, a liquid crystal light valve 1122, 1123, 1124, a cross dichroic prism 1125, and a projection lens 1126. Liquid crystal light valve 1122
1123 and 1124 indicate that the driving circuit 1004
Three liquid crystal modules including a liquid crystal panel 10 mounted on an FT array substrate were prepared, and each of them was used as a liquid crystal light valve. The light source 1110 includes a lamp 1111 such as a metal halide and a reflector 1112 that reflects light from the lamp 1111.
【０１２６】以上のように構成される液晶プロジェクタ
１１００においては、青色光・緑色光反射のダイクロイ
ックミラー１１１３は、光源１１１０からの白色光束の
うちの赤色光を透過させるとともに、青色光と緑色光と
を反射する。透過した赤色光は反射ミラー１１１７で反
射されて、赤色光用液晶ライトバルブ１１２２に入射さ
れる。一方、ダイクロイックミラー１１１３で反射され
た色光のうち緑色光は緑色光反射のダイクロイックミラ
ー１１１４によって反射され、緑色光用液晶ライトバル
ブ１１２３に入射される。また、青色光は第２のダイク
ロイックミラー１１１４も透過する。青色光に対して
は、長い光路による光損失を防ぐため、入射レンズ１１
１８、リレーレンズ１１１９、出射レンズ１１２０を含
むリレーレンズ系からなる導光手段１１２１が設けら
れ、これを介して青色光が青色光用液晶ライトバルブ１
１２４に入射される。各ライトバルブにより変調された
３つの色光はクロスダイクロイックプリズム１１２５に
入射する。このプリズムは４つの直角プリズムが貼り合
わされ、その内面に赤光を反射する誘電体多層膜と青光
を反射する誘電体多層膜とが十字状に形成されている。
これらの誘電体多層膜によって３つの色光が合成され
て、カラー画像を表す光が形成される。合成された光
は、投射光学系である投射レンズ１１２６によってスク
リーン１１２７上に投射され、画像が拡大されて表示さ
れる。In the liquid crystal projector 1100 configured as described above, the dichroic mirror 1113 that reflects blue light and green light transmits red light of the white light flux from the light source 1110, and transmits blue light and green light. Is reflected. The transmitted red light is reflected by the reflection mirror 1117 and is incident on the liquid crystal light valve 1122 for red light. On the other hand, green light among the color lights reflected by the dichroic mirror 1113 is reflected by the dichroic mirror 1114 that reflects green light, and is incident on the liquid crystal light valve 1123 for green light. The blue light also passes through the second dichroic mirror 1114. For blue light, the incident lens 11 is used to prevent light loss due to a long optical path.
18, a light guiding means 1121 comprising a relay lens system including a relay lens 1119 and an exit lens 1120, through which blue light is supplied to the liquid crystal light valve 1 for blue light.
It is incident on 124. The three color lights modulated by the respective light valves enter the cross dichroic prism 1125. This prism has four right-angle prisms bonded together, and a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are formed in a cross shape on the inner surface.
The three color lights are combined by these dielectric multilayer films to form light representing a color image. The synthesized light is projected on a screen 1127 by a projection lens 1126 which is a projection optical system, and an image is enlarged and displayed.
【０１２７】図１９において、電子機器の他の例たるラ
ップトップ型のパーソナルコンピュータ１２００は、上
述した液晶パネル１０がトップカバーケース内に備えら
れた液晶ディスプレイ１２０６と、ＣＰＵ、メモリ、モ
デム等を収容すると共にキーボード１２０２が組み込ま
れた本体部１２０４とを有する。In FIG. 19, a laptop personal computer 1200, which is another example of electronic equipment, houses a liquid crystal display 1206 having the liquid crystal panel 10 provided in a top cover case, a CPU, a memory, a modem, and the like. And a main body 1204 having a keyboard 1202 incorporated therein.
【０１２８】また、図２０に示すように、液晶を２枚の
透明基板１３０４ａ，１３０４ｂの間に封入し、上述し
た駆動回路１００４をＴＦＴアレイ基板上に搭載した液
晶装置用基板１３０４を備え、当該液晶装置用基板１３
０４を構成する２枚の透明基板１３０４ａ，１３０４ｂ
の一方に、金属の導電膜が形成されたポリイミドテーブ
１３２２にＩＣチップ１３２４を実装したＴＣＰ（Tape
Carrier Package）１３２０を接続して、電子機器用の
一部品である液晶装置として生産、販売、使用すること
もできる。As shown in FIG. 20, a liquid crystal device substrate 1304 having liquid crystal sealed between two transparent substrates 1304a and 1304b and the above-described drive circuit 1004 mounted on a TFT array substrate is provided. Liquid crystal device substrate 13
04, two transparent substrates 1304a and 1304b
On one side, a TCP (Tape) in which an IC chip 1324 is mounted on a polyimide tape 1322 on which a metal conductive film is formed.
(Carrier Package) 1320 can be connected to produce, sell, and use a liquid crystal device, which is a component for electronic equipment.
【０１２９】以上、図１８から図２０を参照して説明し
た電子機器の他にも、液晶テレビ、ビューファインダー
型またはモニタ直視型のビデオテープレコーダ、カーナ
ビゲーション装置、電子手帳、電卓、ワードプロセッ
サ、ワークステーション、携帯電話、テレビ電話、ＰＯ
Ｓ端末、タッチパネルを備えた装置等が図２１に示した
電子機器の例として挙げられる。As described above, in addition to the electronic devices described with reference to FIGS. 18 to 20, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, an electronic organizer, a calculator, a word processor, a work Station, mobile phone, videophone, PO
An S terminal, a device including a touch panel, and the like are examples of the electronic device illustrated in FIG.
【０１３０】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。例えば、本発明は上述の各種の液晶パネル
の駆動に適用されるものに限らず、エレクトロルミネッ
センス、プラズマディスプレ一装置にも適用可能であ
る。Note that the present invention is not limited to the above-described embodiment, and various modifications can be made within the scope of the present invention. For example, the present invention is not limited to being applied to the driving of the various liquid crystal panels described above, but is also applicable to electroluminescence and plasma display devices.
【０１３１】本実施の形態によれば、小型であり、か
つ、十分なプリチャージ機能により画像信号の信号源の
負荷を著しく軽減し、安定した画像表示の可能な液晶装
置２００を備えた各種の電子機器を実現できる。According to the present embodiment, various types of liquid crystal devices having a liquid crystal device 200 which is small in size and has a sufficient precharge function to remarkably reduce the load on the signal source of the image signal and can display images stably. Electronic devices can be realized.
【０１３２】[0132]
【発明の効果】以上説明したように、本発明によれば、
第２スイッチング手段と第３スイッチング手段との位置
関係において、画像信号を供給する第２スイッチング手
段の方が画像表示領域に近いので、画像表示領域と第２
スイッチング手段との間を低抵抗化することができ、画
素電極に供給すべき画像信号が波形変形すること等を防
止して鮮明な画像を得ることが出来る。As described above, according to the present invention,
In the positional relationship between the second switching means and the third switching means, the second switching means for supplying the image signal is closer to the image display area, so that the image display area and the second
The resistance between the switching means and the switching means can be reduced, and a sharp image can be obtained by preventing the waveform of an image signal to be supplied to the pixel electrode from being deformed.
【０１３３】また、画像信号印加線が第２スイッチング
手段が形成されている領域と第３スイッチング手段が形
成されている領域の間の基板上に配置されているので、
画像信号印加線から第２スイッチング手段を介して画素
電極に至るまでの画像信号の経路を短縮化すると共に低
抵抗化して鮮明な画像を得ることができる。Further, since the image signal applying lines are arranged on the substrate between the area where the second switching means is formed and the area where the third switching means is formed,
The path of the image signal from the image signal application line to the pixel electrode via the second switching means can be shortened and the resistance can be reduced to obtain a clear image.
【図１】第１実施形態におけるＴＦＴアレイ基板上に形
成された各種配線、周辺回路等のブロック図である。FIG. 1 is a block diagram of various wirings, peripheral circuits, and the like formed on a TFT array substrate according to a first embodiment.
【図２】液晶装置の全体構成を示す平面図である。FIG. 2 is a plan view illustrating an overall configuration of a liquid crystal device.
【図３】液晶装置の全体構成を示す断面図である。FIG. 3 is a cross-sectional view illustrating an overall configuration of a liquid crystal device.
【図４】液晶装置に設けられたプリチャージ回路を構成
するＴＦＴの回路図であり、（１）はｎチャネル型ＴＦ
Ｔの回路図であり、（２）ｐチャネル型ＴＦＴの回路図
である。FIG. 4 is a circuit diagram of a TFT constituting a precharge circuit provided in a liquid crystal device, wherein (1) is an n-channel TF
FIG. 2 is a circuit diagram of T, and (2) is a circuit diagram of a p-channel TFT.
【図５】液晶装置に設けられたサンプリング回路を構成
するＴＦＴの回路図であり、（１）はｎチャネル型ＴＦ
Ｔの回路図であり、（２）ｐチャネル型ＴＦＴの回路図
である。FIG. 5 is a circuit diagram of a TFT constituting a sampling circuit provided in the liquid crystal device.
FIG. 2 is a circuit diagram of T, and (2) is a circuit diagram of a p-channel TFT.
【図６】第１実施形態のプリチャージ回路の構成を示す
平面図である。FIG. 6 is a plan view illustrating a configuration of a precharge circuit according to the first embodiment.
【図７】第１実施形態のプリチャージ回路の構成を示す
断面図である。FIG. 7 is a cross-sectional view illustrating a configuration of a precharge circuit according to the first embodiment.
【図８】第１実施形態の中継配線の構成を示す断面図で
あり、（１）は中継配線の配置の第１例を示す断面図で
あり、（２）は中継配線の配置の第２例を示す断面図で
あり、（３）は中継配線の配置の第３例を示す断面図で
あり、（４）は中継配線の配置の第４例を示す断面図で
ある。FIGS. 8A and 8B are cross-sectional views illustrating a configuration of the relay wiring according to the first embodiment, wherein FIG. 8A is a cross-sectional view illustrating a first example of the layout of the relay wiring, and FIG. It is sectional drawing which shows an example, (3) is sectional drawing which shows the 3rd example of arrangement | positioning of a relay wiring, (4) is sectional drawing which shows 4th example of arrangement | positioning of a relay wiring.
【図９】第２実施形態におけるＴＦＴアレイ基板上に形
成された各種配線、周辺回路等のブロック図である。FIG. 9 is a block diagram of various wirings, peripheral circuits, and the like formed on a TFT array substrate according to a second embodiment.
【図１０】第２実施形態のプリチャージ回路の構成を示
す平面図である。FIG. 10 is a plan view illustrating a configuration of a precharge circuit according to a second embodiment.
【図１１】電子機器の概要構成を示すブロック図であ
る。FIG. 11 is a block diagram illustrating a schematic configuration of an electronic device.
【図１２】電子機器の一例としての液晶プロジェクタの
構成を示す断面図である。FIG. 12 is a cross-sectional view illustrating a configuration of a liquid crystal projector as an example of an electronic apparatus.
【図１３】電子機器の一例としてのパーソナルコンピュ
ータの外観を示す正面図である。FIG. 13 is a front view illustrating an appearance of a personal computer as an example of an electronic apparatus.
【図１４】電子機器の一例としてのページャの構成を示
す分解斜視図である。FIG. 14 is an exploded perspective view illustrating a configuration of a pager as an example of an electronic apparatus.
【図１５】電子機器の一例としてのＴＣＰを用いた液晶
装置の外観を示す斜視図である。FIG. 15 is a perspective view illustrating an appearance of a liquid crystal device using TCP as an example of an electronic apparatus.
１…ＴＦＴアレイ基板 ２…対向基板 １１…画素電極 １２…配向膜 ２１…共通電極 ２２…配向膜 ３０、２０２、２０２ａ、２０２ｂ、３０２、３０２
ａ、３０２ｂ…ＴＦＴ３１…走査線（ゲート電極） ３２…半導体層 ３３…ゲート絶縁層 ３４…ソース領域 ３５…データ線（ソース電極） ３６…ドレイン領域 ３８、３８’…コンタクトホール ４１…第１層間絶縁層 ４２…第２層間絶縁層 ４３…第３層間絶縁層 ４５…第４層間絶縁層 ５０…液晶層 ５２…シール材 １０１、１０１’…データ線駆動回路 １０２…実装端子 １０４…走査線駆動回路 ２００、２００’…液晶装置 ２０１、２０１’…プリチャージ回路 ２０４、２０４ａ…プリチャージ信号線 ２０６、２０６ａ…プリチャージ回路駆動信号線 ３０１…サンプリング回路 ３０４、３０４’…中継配線 ３０６…サンプリング回路駆動信号線DESCRIPTION OF SYMBOLS 1 ... TFT array substrate 2 ... Counter substrate 11 ... Pixel electrode 12 ... Alignment film 21 ... Common electrode 22 ... Alignment film 30, 202, 202a, 202b, 302, 302
a, 302b TFT 31 scanning line (gate electrode) 32 semiconductor layer 33 gate insulating layer 34 source region 35 data line (source electrode) 36 drain region 38, 38 'contact hole 41 first interlayer insulation Layer 42 Second interlayer insulating layer 43 Third interlayer insulating layer 45 Fourth interlayer insulating layer 50 Liquid crystal layer 52 Sealing material 101, 101 'Data line driving circuit 102 Mounting terminal 104 Scanning line driving circuit 200 Liquid crystal devices 201, 201 'precharge circuits 204, 204a precharge signal lines 206, 206a precharge circuit drive signal lines 301 sampling circuits 304, 304' relay wiring 306 sampling signal drive signal lines
Claims (6)
と、走査信号が供給される複数の走査線と、前記各デー
タ線及び前記各走査線に接続された第１スイッチング手
段と、各第１スイッチング手段に接続された画素電極と
を備えた電気光学装置であって、 前記画像信号をサンプリングして前記データ線に供給す
るための第２スイッチング手段を有するサンプリング回
路と、 前記データ線に前記画像信号を供給するためのサンプリ
ング期間に先だってプリチャージ信号を前記データ線に
供給するための第３スイッチング手段を有するプリチャ
ージ回路とを具備し、 前記画素電極が形成されている画像表示領域と、前記プ
リチャージ回路との間に前記サンプリング回路が配置さ
れてなることを特徴とする電気光学装置。A plurality of data lines to which an image signal is supplied; a plurality of scanning lines to which a scanning signal is supplied; a first switching means connected to each of the data lines and each of the scanning lines; 1. An electro-optical device comprising: a pixel electrode connected to one switching means; a sampling circuit having a second switching means for sampling the image signal and supplying the image signal to the data line; An image display area including a precharge circuit having third switching means for supplying a precharge signal to the data line prior to a sampling period for supplying an image signal; and An electro-optical device, wherein the sampling circuit is arranged between the pre-charge circuit and the pre-charge circuit.
ンジスタであると共に、前記プリチャージ信号線から延
設された供給線が該薄膜トランジスタのソース電極に電
気的に接続され、前記データ線が該薄膜トランジスタの
ドレイン電極に電気的に接続されていることを特徴とす
る請求項１に記載の電気光学装置。2. The thin film transistor according to claim 1, wherein the third switching means is a thin film transistor, a supply line extending from the precharge signal line is electrically connected to a source electrode of the thin film transistor, and the data line is connected to a drain of the thin film transistor. The electro-optical device according to claim 1, wherein the electro-optical device is electrically connected to the electrode.
ンジスタであると共に、前記画像信号線から延設された
中継線が該薄膜トランジスタのソース電極に電気的に接
続され、前記データ線が該薄膜トランジスタのドレイン
電極に電気的に接続されていることを特徴とする請求項
１または２に記載の電気光学装置。3. The second switching means is a thin film transistor, a relay line extending from the image signal line is electrically connected to a source electrode of the thin film transistor, and the data line is connected to a drain electrode of the thin film transistor. The electro-optical device according to claim 1, wherein the electro-optical device is electrically connected to the device.
もＰチャネル型トランジスタまたはＮチャネル型トラン
ジスタで構成されていることを特徴とする請求項１及至
請求項３のいずれか一項に記載の電気光学装置。4. The electro-optical device according to claim 1, wherein said third switching means is constituted by at least a P-channel transistor or an N-channel transistor. .
もＰチャネル型トランジスタまたはＮチャネル型トラン
ジスタで構成されていることを特徴とする請求項１及至
請求項４のいずれか一項に記載の電気光学装置。5. The electro-optical device according to claim 1, wherein the second switching unit is configured by at least a P-channel transistor or an N-channel transistor. .
記載の電気光学装置を備えることを特徴とする電子機
器。6. An electronic apparatus comprising the electro-optical device according to claim 1. Description:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01514698A JP3564990B2 (en) | 1998-01-09 | 1998-01-09 | Electro-optical devices and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01514698A JP3564990B2 (en) | 1998-01-09 | 1998-01-09 | Electro-optical devices and electronic equipment |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004069342A Division JP3988734B2 (en) | 2004-03-11 | 2004-03-11 | Electro-optical device and electronic apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11202294A true JPH11202294A (en) | 1999-07-30 |
| JP3564990B2 JP3564990B2 (en) | 2004-09-15 |
Family
ID=11880675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01514698A Expired - Fee Related JP3564990B2 (en) | 1998-01-09 | 1998-01-09 | Electro-optical devices and electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3564990B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002039420A1 (en) * | 2000-11-07 | 2002-05-16 | Sony Corporation | Active matrix display and active matrix organic electroluminescence display |
| US7015882B2 (en) | 2000-11-07 | 2006-03-21 | Sony Corporation | Active matrix display and active matrix organic electroluminescence display |
| US11333910B2 (en) | 2018-11-20 | 2022-05-17 | Seiko Epson Corporation | Electro-optical device with a pre-charge circuit between pre-charge control signal lines |
-
1998
- 1998-01-09 JP JP01514698A patent/JP3564990B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002039420A1 (en) * | 2000-11-07 | 2002-05-16 | Sony Corporation | Active matrix display and active matrix organic electroluminescence display |
| US7015882B2 (en) | 2000-11-07 | 2006-03-21 | Sony Corporation | Active matrix display and active matrix organic electroluminescence display |
| US8120551B2 (en) | 2000-11-07 | 2012-02-21 | Sony Corporation | Active-matrix display device, and active-matrix organic electroluminescent display device |
| US8810486B2 (en) | 2000-11-07 | 2014-08-19 | Sony Corporation | Active-matrix display device, and active-matrix organic electroluminescent display device |
| US9245481B2 (en) | 2000-11-07 | 2016-01-26 | Sony Corporation | Active-matrix display device, and active-matrix organic electroluminescent display device |
| US9741289B2 (en) | 2000-11-07 | 2017-08-22 | Sony Corporation | Active-matrix display device, and active-matrix organic electroluminescent display device |
| US10269296B2 (en) | 2000-11-07 | 2019-04-23 | Sony Corporation | Active-matrix display device, and active-matrix organic electroluminescent display device |
| US11333910B2 (en) | 2018-11-20 | 2022-05-17 | Seiko Epson Corporation | Electro-optical device with a pre-charge circuit between pre-charge control signal lines |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3564990B2 (en) | 2004-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100518923B1 (en) | Electro-optical device and electronic apparatus | |
| JP3900714B2 (en) | Electro-optical device and electronic apparatus | |
| US6979839B2 (en) | Electro-optical device, method for making the same, and electronic apparatus | |
| JP3786515B2 (en) | Liquid crystal device, method for manufacturing the same, and electronic device | |
| JP4396599B2 (en) | Liquid crystal device, electronic apparatus, and projection display device | |
| JP3589005B2 (en) | Electro-optical devices and electronic equipment | |
| JP4050377B2 (en) | Liquid crystal device, electronic apparatus, and projection display device | |
| US20020101398A1 (en) | Electro-optical panel and electronic device | |
| JPH11265162A (en) | Electro-optical device and electronic equipment | |
| JP2011186285A (en) | Electrooptic device and method for manufacturing the same, and electronic equipment | |
| JP3564990B2 (en) | Electro-optical devices and electronic equipment | |
| JP3674273B2 (en) | Liquid crystal device and electronic device, TFT array substrate for liquid crystal device | |
| JP3988734B2 (en) | Electro-optical device and electronic apparatus | |
| JP4544239B2 (en) | Electro-optical device and electronic apparatus | |
| JP5168254B2 (en) | Liquid crystal device and electronic device | |
| JP3792375B2 (en) | Liquid crystal device and electronic device | |
| JP3633255B2 (en) | Electro-optical device drive circuit, electro-optical device, and electronic apparatus | |
| JP3642326B2 (en) | Liquid crystal panel, electronic device, and TFT array substrate | |
| JP2003195356A (en) | Liquid crystal device, electronic equipment, and projection type display device | |
| JP3671971B2 (en) | Liquid crystal device and electronic device | |
| JP3674618B2 (en) | Liquid crystal device and electronic device, TFT array substrate for liquid crystal device | |
| JP2000214483A (en) | Electro-optic device | |
| JP3750360B2 (en) | Electro-optical device and electronic apparatus | |
| JP4522666B2 (en) | TFT array substrate, liquid crystal panel, and liquid crystal projector | |
| JP3575481B2 (en) | Liquid crystal device, method of manufacturing the same, and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |