JPH11187658A

JPH11187658A - Ｄｃーｄｃコンバータ

Info

Publication number: JPH11187658A
Application number: JP34984097A
Authority: JP
Inventors: Katsuaki Tanaka; 克明田中
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1997-12-18
Filing date: 1997-12-18
Publication date: 1999-07-09

Abstract

(57)【要約】【課題】簡単な構成でメインのスイッチ回路において
発生する損失を低減できる絶縁型ＤＣ−ＤＣコンバータ
を提供する。【解決手段】第１のスイッチ手段１２はトランス１１
の第１の巻線１１１を通して供給される直流電圧Ｖｉｎ
をスイッチングし、出力回路１３はスイッチング出力を
直流電圧Ｖ０に変換して出力する。スナバ回路２のダイ
オード２２は第１の巻線１１１から分岐して備えられ、
第１のスイッチ手段１２がターン．オフしたときにトラ
ンス１１に発生するエネルギーにより、コンデンサ２１
を一方向に充電する。第２のスイッチ手段２３及びイン
ダクタ２４は直列に接続され、コンデンサ２１に蓄積さ
れたエネルギーを放電する。遅延回路３は第２のスイッ
チ手段２３がオンになった後に第１のスイッチ手段１２
をオンにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、絶縁型のＤＣ−ＤＣコ
ンバータに関する。

【０００２】

【従来の技術】入力電圧より高い出力電圧、または、低
い出力電圧を得る絶縁型のＤＣ−ＤＣコンバータにおい
て、トランスの漏れインダクタにより発生する電圧サー
ジを、直流電源側に回生する技術は、既に知られてい
る。例えば、特開平２−１０６１６５号公報は、メイン
のスイッチ素子がオフした時に、トランスの漏れインダ
クタにより発生する電圧サージを、スナバ回路に備えら
れたコンデンサによって吸収し、次に、スナバ回路に備
えられたスイッチ素子を、メインのスイッチ素子と同じ
タイミングでオンさせることにより、コンデンサに蓄積
されたエネルギーを、インダクタを通して放電させ、放
電エネルギーを直流電源側に回生する技術を開示してい
る。

【０００３】この従来技術の問題点は、メインのスイッ
チ素子がオンする時に、その寄生容量に蓄えられた静電
エネルギーが損失となり、同時に電流サージが発生する
ため、メインのスイッチ素子に発生する損失を軽減する
のに限界が生じ、かつ、電流サージによるノイズが発生
することにある。

【０００４】メインのスイッチ素子をゼロ電圧でター
ン．オンさせる技術としては、特開平４−２１０７７５
号公報に開示されたスイッチング電源装置が知られてい
る。この公知文献は、コンデンサの端子電圧を検出し、
その端子電圧がゼロ電圧を通過して負電位に移行する時
点で、メインのスイッチ素子をオンにするか、または、
スナバ回路のスイッチ素子をオンにするタイミングから
所定時間遅れたタイミングでメインのスイッチ素子をオ
ンにする技術を開示している。また、メインのスイッチ
素子がオンとなったときに、スナバ回路を構成するスナ
バコンデンサ及び共振用インダクタに蓄積されたエネル
ギーが、メインのスイッチ素子を通って放電されるのを
阻止する手段として、メインのスイッチ素子と直列にダ
イオードを接続してある。

【０００５】特開平４−２１０７７５号公報に開示され
たスイッチング電源装置の問題点は、メインのスイッチ
素子と直列にダイオードを接続してあるため、このダイ
オードがエネルギー伝送ライン上に位置する結果とな
り、ダイオードによる損失が増え、電源の効率が低下し
てしまうことである。

【０００６】

【発明が解決しようとする課題】本発明の課題は、簡単
な構成でメインのスイッチ回路において発生する損失を
低減できる絶縁型ＤＣ−ＤＣコンバータを提供すること
である。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に、本発明に係るＤＣーＤＣコンバータは、電力変換回
路と、スナバ回路と、遅延回路とを含む。

【０００８】前記電力変換回路は、トランスと、少なく
とも一つの第１のスイッチ手段と、出力回路とを含んで
いる。前記トランスは、第１の巻線と、第２の巻線とを
有する。前記第１のスイッチ手段は、直流電源から前記
トランスの前記第１の巻線を通して供給される直流電圧
をスイッチングする。前記出力回路は、前記トランスの
前記第２の巻線から供給されるスイッチング出力を直流
電圧に変換して出力する。

【０００９】前記スナバ回路は、少なくとも一つのコン
デンサと、少なくとも一つのダイオードと、第２のスイ
ッチ手段と、インダクタとを含む。

【００１０】前記コンデンサは、その端子電圧によっ
て、前記第１のスイッチ手段に加わる電圧が制御される
位置に接続されている。前記ダイオードは、前記トラン
スの前記第１の巻線から分岐して備えられ、前記第１の
スイッチ手段がターン．オフしたときに前記トランスに
発生するエネルギーにより、前記コンデンサを一方向に
充電するように方向付けられている。

【００１１】前記第２のスイッチ手段及び前記インダク
タは、直列に接続され、前記コンデンサに蓄積されたエ
ネルギーを、前記第２のスイッチ手段がオンになったと
きに放電する。

【００１２】前記遅延回路は、前記第２のスイッチ手段
がオンになった後に、前記第１のスイッチ手段をオンに
する。

【００１３】本発明に係るＤＣーＤＣコンバータにおい
て、電力変換回路の第１のスイッチ手段は、直流電源か
らトランスの第１の巻線を通して供給される直流電圧を
スイッチングする。出力回路は、トランスの第２の巻線
から供給されるスイッチング出力を直流電圧に変換して
出力する。従って、絶縁型のＤＣーＤＣコンバータが得
られる。

【００１４】次に、スナバ回路において、ダイオード
は、第１のスイッチ手段がターン．オフしたときにトラ
ンスに発生するエネルギーにより、コンデンサを一方向
に充電するように方向付けられている。従って、第１の
スイッチ手段がオフした時に、トランスに発生するエネ
ルギーを、スナバ回路に備えられたコンデンサによって
吸収することができる。

【００１５】第１のスイッチ手段は、遅延回路の働きに
より、第２のスイッチ手段がオンになった後に、オンに
なる。このため、第１のスイッチ手段がオンとなるタイ
ミングでは、第２のスイッチ手段のオン動作により、コ
ンデンサの蓄積電荷が放電され、その端子電圧が低下し
ている。コンデンサは、その端子電圧によって、第１の
スイッチ手段に加わる電圧が制御される位置に接続され
ている。従って、第１のスイッチ手段に印加される電圧
が低下した状態で、第１のスイッチ手段をターン．オン
させることができる。

【００１６】しかも、スナバ回路のダイオードは、トラ
ンスの第１の巻線から分岐して備えられている。このた
め、ダイオードがエネルギー伝送ライン上に位置する従
来スイッチング電源装置と異なって、ダイオードによる
損失が著しく低減され、電源の効率が向上する。

【００１７】スナバ回路は、更に、第２のスイッチ手段
と、インダクタとの直列回路を含み、コンデンサとイン
ダクタとの共振を利用する回路構成である。このような
構成によれば、第２のスイッチ手段がオン状態となった
とき、コンデンサに蓄えられていた電圧を初期値とし
て、コンデンサと、インダクタによる共振が始まる。共
振によってコンデンサの電圧が下がり始め、最下点の電
圧となった時、第１のスイッチ手段に印加される電圧も
最下点の電圧になる。その時に第１のスイッチ手段をオ
ンすることによって、第１のスイッチ手段に発生する電
流サージ及び寄生容量によるターン．オン損失を低減で
きる。

【００１８】また、コンデンサとインダクタとの共振に
より、コンデンサの端子電圧が充分に小さくなっている
ので、第１のスイッチ手段がターン．オフする時に発生
するターン．オフ損失も小さくなる。

【００１９】更に、トランスの漏れインダクタンスを原
因として、第１のスイッチ手段がオフ状態となる瞬間に
発生する電圧サージを、コンデンサによって吸収した
後、放電する際、従来と同様に、直流電源に回生する回
路構成とする。

【００２０】本発明の他の目的、構成及び利点について
は、添付図面を参照して更に詳しく説明する。添付図面
は、単に、実施例を示すに過ぎない。

【００２１】

【発明の実施の形態】図１を参照すると、本発明に係る
ＤＣーＤＣコンバータは、電力変換回路１と、スナバ回
路２と、遅延回路３とを含む。また、ＤＣーＤＣコンバ
ータの一般的な回路部分として、制御回路４、及び、ド
ライブ回路５を含んでいる。更に外部要件として、直流
電源６及び負荷７が図示されている。

【００２２】電力変換回路１は、トランス１１と、少な
くとも一つの第１のスイッチ手段１２と、出力回路１３
とを含む。トランス１１は、第１の巻線１１１と、第２
の巻線１１２とを含んでいる。トランス１１の第１の巻
線１１１の一端は、入力端子８１に接続されている。入
力端子８１、８２には直流電源６が接続される。

【００２３】第１のスイッチ手段１２は、直流電源６か
らトランス１１の第１の巻線１１１を通して供給される
直流入力電圧Ｖｉｎをスイッチングする。図示された第
１のスイッチ手段１２は電界効果トランジスタ（ＦＥ
Ｔ）でなり、ドレインが第１の巻線１１１の他端に接続
され、ソースが入力端子８２に導かれている。

【００２４】出力回路１３は、トランス１１の第２の巻
線１１２から供給されるスイッチング出力を直流電圧Ｖ
０に変換して出力する。この直流電圧Ｖ０が、出力端子
９１、９２に接続された負荷７に供給される。図示され
た出力回路１３は、フライバック方式になり、ダイオー
ド１３１と、出力平滑コンデンサ１３２とを有する。ダ
イオード１３１は第１のスイッチ手段１２がオフとなっ
たときに第２の巻線１１２に生じる電圧に対して順方向
となるように方向付けられている。出力平滑コンデンサ
１３２は、ダイオード１３１によって整流された電圧を
平滑して、負荷７に直流電圧Ｖ０を供給する。

【００２５】スナバ回路２は、少なくとも一つのコンデ
ンサ２１と、少なくとも一つのダイオード２２とを含
む。コンデンサ２１は、その端子電圧ＶＣによって、第
１のスイッチ手段１２に加わる電圧ＶＤ１が制御される
位置に接続されている。図示では、コンデンサ２１の両
端がダイオード２２を介して、第１のスイッチ手段１２
に接続されている。

【００２６】ダイオード２２は、トランス１１の第１の
巻線１１１から分岐して備えられている。実施例では、
ダイオード２２は、第１の巻線１１１の一端と、第１の
スイッチ手段１２のドレインとの接続点に接続してあ
る。このダイオード２２は、第１のスイッチ手段１２が
ターン．オフしたときにトランス１１に発生するエネル
ギーにより、コンデンサ２１を一方向に充電するように
方向付けられている。従って、ダイオード２２からコン
デンサ２１に対して、一方向性の充電回路ＣＨ１が形成
される。

【００２７】スナバ回路２は、更に、第２のスイッチ手
段２３と、インダクタ２４との直列回路を含み、コンデ
ンサ２１に蓄積されたエネルギーを、第２のスイッチ手
段２３がオンになったときに放電する。図示された第２
のスイッチ手段２３はＦＥＴでなり、ＦＥＴの主電極で
あるドレインをインダクタ２４の一端に接続し、インダ
クタ２４の他端を、ダイオード２５を通して、コンデン
サ２１の一端に接続してある。

【００２８】遅延回路３は、第２のスイッチ手段２３が
オンになった後に、第１のスイッチ手段１２をオンにす
る。遅延回路３はドライブ回路５からの信号供給時を基
準として、第１のスイッチ手段１２をターン．オンさせ
るための遅延時間を設定し、遅延時間情報を有する制御
信号Ｓ１を、第１のスイッチ手段１２のゲートに与え
る。このような遅延回路３は、種々の回路によって実現
できる。

【００２９】図３は遅延回路３の一例を示している。図
示された遅延回路３は、抵抗３１及びコンデンサ３２で
構成される時定数回路（積分回路）と、基準電圧源３３
と、コンパレータ３４とを含んでいる。参照符号３５は
ダイオードである。図３の遅延回路３において、ドライ
ブ回路５から供給される信号Ｓ１０が、基準電圧源３３
からコンパレータ３４の（−）端子に供給される基準値
に達するまでの時間が、抵抗３１及びコンデンサ３２に
よって定まる時定数に従って遅延されるので、コンパレ
ータ３４から出力される制御信号Ｓ１が高レベル（論理
値１）となるタイミング、即ち、第１のスイッチ手段１
２がターン．オンするタイミングが、抵抗３１及びコン
デンサ３２による時定数にしたがって遅延される。

【００３０】第２のスイッチ手段２３は、遅延回路３を
経由することなく、ドライブ回路５から直接に供給され
る制御信号Ｓ２によって、そのターン．オンのタイミン
グが制御される。

【００３１】図１に示したＤＣーＤＣコンバータにおい
て、第１のスイッチ手段１２は、直流電源６からトラン
ス１１の第１の巻線１１１を通して供給される直流入力
電圧Ｖｉｎをスイッチングする。出力回路１３は、トラ
ンス１１の第２の巻線１１２から供給されるスイッチン
グ出力を直流出力電圧Ｖ０に変換して出力する。従っ
て、絶縁型のＤＣーＤＣコンバータが得られる。図１に
示されたＤＣーＤＣコンバータはフライバックコンバー
タであり、第１のスイッチ手段１２がオフ状態となった
ときに、トランス１１の第２の巻線１１２に備えられた
ダイオード１３１を通して取り出す。そして、出力平滑
コンデンサ１３２によって平滑し、出力端子９１ー９２
間に接続された負荷７に直流出力電圧Ｖ０を供給する。

【００３２】制御回路４は、直流出力電圧Ｖ０を監視し
ており、制御回路４及びドライブ回路５によって第１の
スイッチ手段１２のパルス幅を制御し、出力平滑コンデ
ンサ１３２に発生する直流出力電圧Ｖ０を一定に保つ。
図示はされていないが、制御回路４は過電流制御等を行
なうことができる。

【００３３】電力変換回路１における電力変換動作にお
いて、第１のスイッチ手段１２がオフした時に、トラン
ス１１の漏れインダクタンスにより、トランス１１に電
圧サージが発生する。スナバ回路２は、この電圧サージ
を吸収する。

【００３４】次に、図３のタイムチャートを参照して、
スナバ回路２の動作を説明する。図３（ａ）に示すよう
に、第１のスイッチ手段１２に供給される制御信号Ｓ１
が、高レベル（論理値１とする）から低レベル（論理値
０とする）なるｔ０時に第１のスイッチ手段１２がター
ン．オフする。

【００３５】第１のスイッチ手段１２がターン．オフす
る時、トランス１１の漏れインダクタンスにより、トラ
ンス１１に電圧サージが発生する。スナバ回路２におい
て、ダイオード２２は、第１のスイッチ手段１２がター
ン．オフしたときにトランス１１に発生する電圧によ
り、コンデンサ２１を一方向に充電するように方向付け
られている。

【００３６】従って、第１のスイッチ手段１２がター
ン．オフしたｔ０時から、ｔ１時まで、充電回路ＣＨ１
を通して、コンデンサ２１に充電電流ＩＣ１（図３
（ｅ）参照）が流れる。これにより、トランス１１に発
生する電圧サージを吸収することができる。コンデンサ
２１の端子電圧ＶＣは上述した充電作用により上昇する
（図３（ｇ）参照）次に、スナバ回路２の第２のスイッチ手段２３に供給さ
れる制御信号Ｓ２が、ｔ２時に論理値１（図３（ｂ）参
照）になり、第２のスイッチ手段２３がターン．オンす
ると、コンデンサ２１に蓄積されたエネルギーが、第２
のスイッチ手段２３を通して放電される。これにより、
コンデンサ２１の端子電圧ＶＣが低下する（図３（ｇ）
参照）。

【００３７】第１のスイッチ手段１２は、遅延回路３の
働きにより、第２のスイッチ手段２３がオンになった後
に、オンになる。このため、第１のスイッチ手段１２が
オンとなるタイミングでは、第２のスイッチ手段２３の
オン動作により、コンデンサ２１の蓄積電荷が放電さ
れ、その端子電圧ＶＣが低下している。実施例の場合、
コンデンサ２１は、ダイオード２２を介して、第１のス
イッチ手段１２の主電極間に接続されているから、第１
のスイッチ手段１２を、主電極間に印加される電圧ＶＤ
１を低下させた状態で、ターン．オンさせることができ
ることになり、第１のスイッチ手段１２の損失が低減さ
れる。

【００３８】しかも、ダイオード２２は、トランス１１
の第１の巻線１１１から分岐して備えられている。この
ため、ダイオードがエネルギー伝送ライン上に位置する
特開平４−２１０７７５号公報のスイッチング電源装置
と異なって、ダイオード２２による損失が著しく低減さ
れ、電源の効率が向上する。

【００３９】図示されたスナバ回路２は、第２のスイッ
チ手段２３と、インダクタ２４との直列回路を含み、コ
ンデンサ２１とインダクタ２４との直列共振を利用する
回路構成である。このような構成によれば、第２のスイ
ッチ手段２３がオン状態となると、コンデンサ２１に蓄
えられていた電圧を初期値として、コンデンサ２１と、
インダクタ２４による共振が始まる。共振によってコン
デンサ２１の端子電圧ＶＣが下がり始め、最下点の電圧
となった時、第１のスイッチ手段１２の両端の電圧ＶＤ
１も最下点の電圧になる。その時に第１のスイッチ手段
１２をオンすることによって、第１のスイッチ手段１２
に発生する電流サージ及び寄生容量によるターン．オン
損失を低減できる。次にこの点について更に詳しく説明
する。

【００４０】第２のスイッチ手段２３がターン．オンす
るｔ２時（図３（ｂ）参照）に、インダクタ電流ＩＬ１
（図３（ｆ）参照）が流れ、コンデンサ２１とインダク
タ２４とによる共振が始まる。ここで、コンデンサ２１
において、端子電圧ＶＣ、端子電圧ＶＣの初期値をＶｃ
ｐ、キャパシタンスをＣｒとし、インダクタ２４のイン
ダクタンス値をＬｒとし、共振が始まってからの経過時
間をｔとすると、コンデンサ２１の共振電圧ＶＣｒは以
下の式で表わされる。

【００４１】ＶＣｒ＝Ｖｉｎ＋（Ｖｃｐ−Ｖｉｎ）・ｃ
ｏｓ（ｔ／√（Ｌｒ・Ｃｒ））上式から共振電圧ＶＣｒが極小となる時、すなわち、端
子電圧ＶＣの極小値ＶＣminはＶＣmin＝２・Ｖｉｎ−Ｖｃｐと表わせる。以下に端子電圧ＶＣの値によって場合分け
をする。

【００４２】（１）２・Ｖｉｎ−Ｖｃｐ≦０の時共振周期の半周期（ｔ２〜ｔ４時）内にあるｔ３時に、
コンデンサ２１の端子電圧ＶＣがゼロ（図３（ｇ）参
照）となり、ダイオード２２及び第１のスイッチ手段１
２の内蔵ダイオード１２０が導通する。するとインダク
タ２４の両端に直流電源６が加わり、ｔ３〜ｔ４時の期
間において、インダクタ電流ＩＬ１が流れ、インダクタ
２４のエネルギーが直流電源６に回生される（図３
（ｆ）参照）。このｔ３〜ｔ４時の期間中に第１のスイ
ッチ手段１２をターン．オンさせる（図３（ｃ）参
照）。これにより、ゼロ電圧スイッチングが実現され、
第１のスイッチ手段１２がターン．オンする時に、寄生
容量に蓄えられたエネルギーによる損失を回避できる。
また、第１のスイッチ手段１２がターン．オンする時に
発生する電流サージが発生しない。

【００４３】（２）２・Ｖｉｎ−Ｖｃｐ＞０の時共振周期の半分の経過時間において、コンデンサ２１の
端子電圧ＶＣが極小値ＶＣminとなる。ダイオード２２
が導通することによって、第１のスイッチ手段１２の両
端の電圧もコンデンサ２１の電圧に追従する。この時
に、第１のスイッチ手段１２をオンすることによって、
第１のスイッチ手段１２の両端子間に存在する寄生容量
に蓄えられたエネルギーによる損失を最小にできる。ま
た、第１のスイッチ手段１２がターンオンする時に発生
する電流サージを最小にできる。

【００４４】次に、第１のスイッチ手段１２がオンから
オフ状態に移行するｔ０〜ｔ１時に、２・Ｖｉｎ−Ｖｃ
ｐ＜０の条件で、トランス１１に発生するエネルギーに
より、ダイオード２２が導通し、充電回路ＣＨ１を通し
て、コンデンサ２１に、電流ＩＣ１（図３（ｅ）参照）
が流れ込む。そのとき、トランス１１の漏れインダクタ
に起因する電圧サージがコンデンサ２１によって吸収さ
れる。このコンデンサ２１に蓄積されたエネルギーは第
２のスイッチ手段２３のオン状態において、直流電源６
に回生される。

【００４５】コンデンサ２１の端子電圧ＶＣがゼロ電圧
となっている場合（２・Ｖｉｎ−Ｖｃｐ≦０の時）、第
１のスイッチ手段１２がオフ状態に移行した瞬間から、
ダイオード２２が導通し、第１のスイッチ手段１２の両
端の電圧ＶＤ１がゼロからある傾きを持って増加する。
また、第１のスイッチ手段１２に流れていた電流の一部
はコンデンサ２１に流れ込む（図３のｔ０時〜ｔ１
時）。

【００４６】以上により電流と電圧の交差部分を低減
し、第１のスイッチ手段１２がオフする時に発生する損
失を非常に小さくできる。

【００４７】図４は本発明に係るＤＣーＤＣコンバータ
の別の実施例を示す回路図である。図において、図１と
同一の構成部分については、同一の参照符号を付し、説
明は省略する。この実施例は、フォワードコンバータ方
式のＤＣーＤＣコンバータを示している。出力回路１３
は、第１のスイッチ手段１２のオン期間に、トランス１
１の第２の巻線１１２に生じる電圧に対して順方向とな
るダイオード１３１、チョークコイル１３４に蓄積され
たエネルギーを、第１のスイッチ手段１２のオフ期間
に、負荷７に伝送するダイオード１３３を備える。

【００４８】トランス１１には、第３の巻線１１３が備
えられており、この第３の巻線１１３にはダイオード２
６が接続されている。トランス１１に蓄えられる励磁エ
ネルギーは、トランス１１の第３の巻線１１３とダイオ
ード２６によって直流電源６に回生される。スナバ回路
２の動作は図１に示したＤＣーＤＣコンバータの場合と
同様である。

【００４９】図５は本発明に係るＤＣーＤＣコンバータ
の別の実施例を示す電気回路図である。この実施例で
は、メインのスイッチ手段として、２つの第１のスイッ
チ手段１２１、１２２を備える。直流電源６から供給さ
れる直流入力電圧Ｖｉｎは、第１のスイッチ手段１２
２、トランス１１の第１の巻線１１１、第１のスイッチ
手段１２１を巡る回路Ｃｍによってスイッチングされ
る。第１のスイッチ手段１２１、１２２は遅延回路３か
ら供給される制御信号Ｓ１１、Ｓ１２によって、同期し
て駆動される。

【００５０】スナバ回路２は、コンデンサ２１の両端
が、ダイオード２２を介して、第１のスイッチ手段１２
１、１２２の主電極間に接続されている。ダイオード２
２は、トランス１１の第１の巻線１１１から分岐して備
えられている。このダイオード２２は、第１のスイッチ
手段１２１、１２２がターン．オフしたときに、トラン
ス１１に発生するエネルギーにより、コンデンサ２１を
一方向に充電するように方向付けられている。

【００５１】スナバ回路２は、更に、第２のスイッチ手
段２３と、インダクタ２４との直列回路を含み、コンデ
ンサ２１に蓄積されたエネルギーを、第２のスイッチ手
段２３がオンになったときに放電する。図示された第２
のスイッチ手段２３は、ＦＥＴの主電極であるドレイン
を、ダイオード２５を介して、インダクタ２４の一端に
接続し、インダクタ２４の他端を、コンデンサ２１及び
ダイオード２２の接続点に接続してある。

【００５２】トランス１１の励磁エネルギーは、ダイオ
ード１２３、直流電源６、ダイオード１２４及びトラン
ス１１の第１の巻線１１１を巡る回路を通して、直流電
源６に回生される。遅延回路３は、第２のスイッチ手段
２３がオンになった後に、第１のスイッチ手段１２１、
１２２をオンにする。

【００５３】図５に示した実施例において、２つの第１
のスイッチ手段１２２、１２３がオフになると、図６に
示すように、トランス１１に蓄えられた励磁エネルギー
がダイオード１２３、１２４及び第１の巻線１１１を巡
るループで放電されると共に、コンデンサ２１がダイオ
ード２２を通して、直流電源６から供給される直流入力
電圧Ｖｉｎまで充電される。

【００５４】次に、第１のスイッチ手段１２１、１２２
よりも先に、第２のスイッチ手段２３がオンになると、
図７に示すように、コンデンサ２１及びインダクタ２４
による並列共振が始まる。インダクタ２４と直列にダイ
オード２５が接続されているので、並列共振は半周期で
終了する。このとき、コンデンサ２１の端子電圧ＶＣ
は、共振がはじまる前（図６参照）とは反対の極性で、
かつ、大きさが直流入力電圧Ｖｉｎと等しくなる。この
ため、第１のスイッチ手段１２１、１２２の主電極に印
加される電圧がゼロになる。従って、このタイミングで
第１のスイッチ手段１２１、１２２をオンにすることに
より、ゼロ電圧スイッチングを実現することができる。
コンデンサ２１の端子間に現れる共振電圧ＶＣｒは、ＶＣｒ＝−Ｖｃｐ・ｃｏｓ（ｔ／√（Ｌｒ・Ｃｒ））０≦ｔ≦π・√（Ｌｒ・Ｃｒ）となる。

【００５５】図８は本発明に係るＤＣーＤＣコンバータ
の別の実施例を示す電気回路図である。この実施例で
も、メインのスイッチ手段として、２つの第１のスイッ
チ手段１２１、１２２を備える。直流電源６から供給さ
れる直流入力電圧Ｖｉｎは、第１のスイッチ手段１２
２、トランス１１の第１の巻線１１１及び第１のスイッ
チ手段１２１を巡る回路Ｃｍによってスイッチングされ
る。

【００５６】スナバ回路２は、２つのコンデンサ２１
１、２１２を含む。コンデンサ２１１は、ダイオード２
２１を介して、第１のスイッチ手段１２１の主電極間に
接続されている。コンデンサ２１２は、ダイオード２２
４を介して、他の第１のスイッチ手段１２２の主電極間
に接続されている。ダイオード２２１、２２４は、第１
のスイッチ手段１２１、１２２が同時にターン．オフし
た時に、トランス１１に発生するエネルギーにより、コ
ンデンサ２１１、２１２を一方向に充電するように方向
付けられている。

【００５７】スナバ回路２は、更に、コンデンサ２１１
及びダイオード２２１の接続点と、コンデンサ２１２及
びダイオード２２４の接続点との間に、第２のスイッチ
手段２３と、インダクタ２４との直列回路を備え、コン
デンサ２１１、２１２に蓄積されたエネルギーを、第２
のスイッチ手段２３がオンになったときに放電する。

【００５８】図８に示した実施例において、２つの第１
のスイッチ手段１２１、１２２が同時にオフになると、
図９に示すように、トランス１１に蓄えられた励磁エネ
ルギーＶＦ１が、コンデンサ２１２、ダイオード２２
４、第１の巻線１１１、ダイオード２２１、コンデンサ
２１１及び直流電源６を巡るループで放電される。

【００５９】次に、遅延回路３の働きにより、第１のス
イッチ手段１２１、１２２よりも先に、第２のスイッチ
手段２３がオンになると、図１０に示すように、コンデ
ンサ２１１、２１２及びインダクタ２４による直列共振
が始まる。ここで、共振回路と直列にダイオード２５が
接続されているので、直列共振は半周期で終了する。こ
の時、コンデンサ２１１、２１２の端子電圧はゼロ電圧
になるから、第１のスイッチ手段１２１、１２２の主電
極に印加される電圧がゼロになる。従って、このタイミ
ングで第１のスイッチ手段１２１、１２２をオンにする
ことにより、ゼロ電圧スイッチングを実現することがで
きる。

【００６０】ここで、コンデンサ２１の端子間に現れる
共振電圧ＶＣｒは、ＶＣｒ＝（１／２）・｛Ｖｉｎ＋Ｖｃｐ・ｃｏｓ（ｔ／
√（Ｌｒ・Ｃｒ０））０≦ｔ≦π・√（Ｌｒ・Ｃｒ０）但し、Ｃｒ０＝Ｃｒ１・Ｃｒ２／（Ｃｒ１＋Ｃｒ２）Ｃｒ１：コンデンサ２１１の容量値Ｃｒ２：コンデンサ２１２の容量値となる。

【００６１】

【発明の効果】以上述べたように、本発明によれば、簡
単な構成でメインのスイッチ回路において発生する損失
を低減できる絶縁型ＤＣ−ＤＣコンバータを提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明に係るＤＣーＤＣコンバータの一実施例
を示す電気回路図である。

【図２】本発明に係るＤＣーＤＣコンバータに用いられ
る遅延回路の一例を示す電気回路図である。

【図３】図１に示したＤＣーＤＣコンバータの動作を説
明する電圧及び電流の波形図である。

【図４】本発明に係るＤＣーＤＣコンバータの別の実施
例を示す電気回路図である。

【図５】本発明に係るＤＣーＤＣコンバータの更に別の
実施例を示す電気回路図である。

【図６】図５に示したＤＣーＤＣコンバータのある動作
タイミングを説明する電気回路図である。

【図７】図５に示したＤＣーＤＣコンバータの別の動作
タイミングを説明する電気回路図である。

【図８】本発明に係るＤＣーＤＣコンバータの更に別の
実施例を示す電気回路図である。

【図９】図８に示したＤＣーＤＣコンバータの動作タイ
ミングを説明する電気回路図である。

【図１０】図８に示したＤＣーＤＣコンバータの動作タ
イミングを説明する電気回路図である。

【符号の説明】

１電力変換回路２スナバ回路３遅延回路４制御回路５ドライブ回路１１トランス１２、１２１、１２２第１のスイッチ手段１３出力回路２１コンデンサ２２、２５ダイオード２３第２のスイッチ手段２４インダクタ

Claims

【特許請求の範囲】

【請求項１】電力変換回路と、スナバ回路と、遅延回
路とを含むＤＣ−ＤＣコンバータであって、前記電力変換回路は、トランスと、少なくとも一つの第
１のスイッチ手段と、出力回路とを含んでおり、前記トランスは、第１の巻線と、第２の巻線とを含んで
おり、前記第１のスイッチ手段は、直流電源から前記トランス
の前記第１の巻線を通して供給される直流電圧をスイッ
チングし、前記出力回路は、前記トランスの前記第２の巻線から供
給されるスイッチング出力を直流電圧に変換して出力
し、前記スナバ回路は、少なくとも一つのコンデンサと、少
なくとも一つのダイオードと、第２のスイッチ手段と、
インダクタとを含み、前記コンデンサは、その端子電圧によって、前記第１の
スイッチ手段に電圧が制御される位置に接続されてお
り、前記ダイオードは、前記トランスの前記第１の巻線から
分岐して備えられ、前記第１のスイッチ手段がターン．
オフしたときに前記トランスに発生するエネルギーによ
り、前記コンデンサを一方向に充電するように方向付け
られており、前記第２のスイッチ手段及び前記インダクタは、直列に
接続され、前記コンデンサに蓄積されたエネルギーを、
前記第２のスイッチ手段がオンになったときに放電し、前記遅延回路は、前記第２のスイッチ手段がオンになっ
た後に、前記第１のスイッチ手段をオンにするＤＣ−Ｄ
Ｃコンバータ。
【請求項２】請求項１に記載されたＤＣーＤＣコンバ
ータであって、前記遅延回路は、前記第１のスイッチ手段に加わる電圧
が最下点となったとき、前記第１のスイッチ手段をター
ン．オンさせるＤＣーＤＣコンバータ。
【請求項３】請求項２に記載されたＤＣーＤＣコンバ
ータであって、前記遅延回路は、前記インダクタ及び前記コンデンサに
よって構成される共振回路の共振特性に基づいて、前記
第１のスイッチ手段をターン．オンさせるタイミングを
定めるＤＣーＤＣコンバータ。