JPH11187658A - Dcーdcコンバータ - Google Patents
DcーdcコンバータInfo
- Publication number
- JPH11187658A JPH11187658A JP34984097A JP34984097A JPH11187658A JP H11187658 A JPH11187658 A JP H11187658A JP 34984097 A JP34984097 A JP 34984097A JP 34984097 A JP34984097 A JP 34984097A JP H11187658 A JPH11187658 A JP H11187658A
- Authority
- JP
- Japan
- Prior art keywords
- switch means
- capacitor
- voltage
- circuit
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成でメインのスイッチ回路において
発生する損失を低減できる絶縁型DC−DCコンバータ
を提供する。 【解決手段】 第1のスイッチ手段12はトランス11
の第1の巻線111を通して供給される直流電圧Vin
をスイッチングし、出力回路13はスイッチング出力を
直流電圧V0に変換して出力する。スナバ回路2のダイ
オード22は第1の巻線111から分岐して備えられ、
第1のスイッチ手段12がターン.オフしたときにトラ
ンス11に発生するエネルギーにより、コンデンサ21
を一方向に充電する。第2のスイッチ手段23及びイン
ダクタ24は直列に接続され、コンデンサ21に蓄積さ
れたエネルギーを放電する。遅延回路3は第2のスイッ
チ手段23がオンになった後に第1のスイッチ手段12
をオンにする。
発生する損失を低減できる絶縁型DC−DCコンバータ
を提供する。 【解決手段】 第1のスイッチ手段12はトランス11
の第1の巻線111を通して供給される直流電圧Vin
をスイッチングし、出力回路13はスイッチング出力を
直流電圧V0に変換して出力する。スナバ回路2のダイ
オード22は第1の巻線111から分岐して備えられ、
第1のスイッチ手段12がターン.オフしたときにトラ
ンス11に発生するエネルギーにより、コンデンサ21
を一方向に充電する。第2のスイッチ手段23及びイン
ダクタ24は直列に接続され、コンデンサ21に蓄積さ
れたエネルギーを放電する。遅延回路3は第2のスイッ
チ手段23がオンになった後に第1のスイッチ手段12
をオンにする。
Description
【0001】
【産業上の利用分野】本発明は、絶縁型のDC−DCコ
ンバータに関する。
ンバータに関する。
【0002】
【従来の技術】入力電圧より高い出力電圧、または、低
い出力電圧を得る絶縁型のDC−DCコンバータにおい
て、トランスの漏れインダクタにより発生する電圧サー
ジを、直流電源側に回生する技術は、既に知られてい
る。例えば、特開平2−106165号公報は、メイン
のスイッチ素子がオフした時に、トランスの漏れインダ
クタにより発生する電圧サージを、スナバ回路に備えら
れたコンデンサによって吸収し、次に、スナバ回路に備
えられたスイッチ素子を、メインのスイッチ素子と同じ
タイミングでオンさせることにより、コンデンサに蓄積
されたエネルギーを、インダクタを通して放電させ、放
電エネルギーを直流電源側に回生する技術を開示してい
る。
い出力電圧を得る絶縁型のDC−DCコンバータにおい
て、トランスの漏れインダクタにより発生する電圧サー
ジを、直流電源側に回生する技術は、既に知られてい
る。例えば、特開平2−106165号公報は、メイン
のスイッチ素子がオフした時に、トランスの漏れインダ
クタにより発生する電圧サージを、スナバ回路に備えら
れたコンデンサによって吸収し、次に、スナバ回路に備
えられたスイッチ素子を、メインのスイッチ素子と同じ
タイミングでオンさせることにより、コンデンサに蓄積
されたエネルギーを、インダクタを通して放電させ、放
電エネルギーを直流電源側に回生する技術を開示してい
る。
【0003】この従来技術の問題点は、メインのスイッ
チ素子がオンする時に、その寄生容量に蓄えられた静電
エネルギーが損失となり、同時に電流サージが発生する
ため、メインのスイッチ素子に発生する損失を軽減する
のに限界が生じ、かつ、電流サージによるノイズが発生
することにある。
チ素子がオンする時に、その寄生容量に蓄えられた静電
エネルギーが損失となり、同時に電流サージが発生する
ため、メインのスイッチ素子に発生する損失を軽減する
のに限界が生じ、かつ、電流サージによるノイズが発生
することにある。
【0004】メインのスイッチ素子をゼロ電圧でター
ン.オンさせる技術としては、特開平4−210775
号公報に開示されたスイッチング電源装置が知られてい
る。この公知文献は、コンデンサの端子電圧を検出し、
その端子電圧がゼロ電圧を通過して負電位に移行する時
点で、メインのスイッチ素子をオンにするか、または、
スナバ回路のスイッチ素子をオンにするタイミングから
所定時間遅れたタイミングでメインのスイッチ素子をオ
ンにする技術を開示している。また、メインのスイッチ
素子がオンとなったときに、スナバ回路を構成するスナ
バコンデンサ及び共振用インダクタに蓄積されたエネル
ギーが、メインのスイッチ素子を通って放電されるのを
阻止する手段として、メインのスイッチ素子と直列にダ
イオードを接続してある。
ン.オンさせる技術としては、特開平4−210775
号公報に開示されたスイッチング電源装置が知られてい
る。この公知文献は、コンデンサの端子電圧を検出し、
その端子電圧がゼロ電圧を通過して負電位に移行する時
点で、メインのスイッチ素子をオンにするか、または、
スナバ回路のスイッチ素子をオンにするタイミングから
所定時間遅れたタイミングでメインのスイッチ素子をオ
ンにする技術を開示している。また、メインのスイッチ
素子がオンとなったときに、スナバ回路を構成するスナ
バコンデンサ及び共振用インダクタに蓄積されたエネル
ギーが、メインのスイッチ素子を通って放電されるのを
阻止する手段として、メインのスイッチ素子と直列にダ
イオードを接続してある。
【0005】特開平4−210775号公報に開示され
たスイッチング電源装置の問題点は、メインのスイッチ
素子と直列にダイオードを接続してあるため、このダイ
オードがエネルギー伝送ライン上に位置する結果とな
り、ダイオードによる損失が増え、電源の効率が低下し
てしまうことである。
たスイッチング電源装置の問題点は、メインのスイッチ
素子と直列にダイオードを接続してあるため、このダイ
オードがエネルギー伝送ライン上に位置する結果とな
り、ダイオードによる損失が増え、電源の効率が低下し
てしまうことである。
【0006】
【発明が解決しようとする課題】本発明の課題は、簡単
な構成でメインのスイッチ回路において発生する損失を
低減できる絶縁型DC−DCコンバータを提供すること
である。
な構成でメインのスイッチ回路において発生する損失を
低減できる絶縁型DC−DCコンバータを提供すること
である。
【0007】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係るDCーDCコンバータは、電力変換回
路と、スナバ回路と、遅延回路とを含む。
に、本発明に係るDCーDCコンバータは、電力変換回
路と、スナバ回路と、遅延回路とを含む。
【0008】前記電力変換回路は、トランスと、少なく
とも一つの第1のスイッチ手段と、出力回路とを含んで
いる。前記トランスは、第1の巻線と、第2の巻線とを
有する。前記第1のスイッチ手段は、直流電源から前記
トランスの前記第1の巻線を通して供給される直流電圧
をスイッチングする。前記出力回路は、前記トランスの
前記第2の巻線から供給されるスイッチング出力を直流
電圧に変換して出力する。
とも一つの第1のスイッチ手段と、出力回路とを含んで
いる。前記トランスは、第1の巻線と、第2の巻線とを
有する。前記第1のスイッチ手段は、直流電源から前記
トランスの前記第1の巻線を通して供給される直流電圧
をスイッチングする。前記出力回路は、前記トランスの
前記第2の巻線から供給されるスイッチング出力を直流
電圧に変換して出力する。
【0009】前記スナバ回路は、少なくとも一つのコン
デンサと、少なくとも一つのダイオードと、第2のスイ
ッチ手段と、インダクタとを含む。
デンサと、少なくとも一つのダイオードと、第2のスイ
ッチ手段と、インダクタとを含む。
【0010】前記コンデンサは、その端子電圧によっ
て、前記第1のスイッチ手段に加わる電圧が制御される
位置に接続されている。前記ダイオードは、前記トラン
スの前記第1の巻線から分岐して備えられ、前記第1の
スイッチ手段がターン.オフしたときに前記トランスに
発生するエネルギーにより、前記コンデンサを一方向に
充電するように方向付けられている。
て、前記第1のスイッチ手段に加わる電圧が制御される
位置に接続されている。前記ダイオードは、前記トラン
スの前記第1の巻線から分岐して備えられ、前記第1の
スイッチ手段がターン.オフしたときに前記トランスに
発生するエネルギーにより、前記コンデンサを一方向に
充電するように方向付けられている。
【0011】前記第2のスイッチ手段及び前記インダク
タは、直列に接続され、前記コンデンサに蓄積されたエ
ネルギーを、前記第2のスイッチ手段がオンになったと
きに放電する。
タは、直列に接続され、前記コンデンサに蓄積されたエ
ネルギーを、前記第2のスイッチ手段がオンになったと
きに放電する。
【0012】前記遅延回路は、前記第2のスイッチ手段
がオンになった後に、前記第1のスイッチ手段をオンに
する。
がオンになった後に、前記第1のスイッチ手段をオンに
する。
【0013】本発明に係るDCーDCコンバータにおい
て、電力変換回路の第1のスイッチ手段は、直流電源か
らトランスの第1の巻線を通して供給される直流電圧を
スイッチングする。出力回路は、トランスの第2の巻線
から供給されるスイッチング出力を直流電圧に変換して
出力する。従って、絶縁型のDCーDCコンバータが得
られる。
て、電力変換回路の第1のスイッチ手段は、直流電源か
らトランスの第1の巻線を通して供給される直流電圧を
スイッチングする。出力回路は、トランスの第2の巻線
から供給されるスイッチング出力を直流電圧に変換して
出力する。従って、絶縁型のDCーDCコンバータが得
られる。
【0014】次に、スナバ回路において、ダイオード
は、第1のスイッチ手段がターン.オフしたときにトラ
ンスに発生するエネルギーにより、コンデンサを一方向
に充電するように方向付けられている。従って、第1の
スイッチ手段がオフした時に、トランスに発生するエネ
ルギーを、スナバ回路に備えられたコンデンサによって
吸収することができる。
は、第1のスイッチ手段がターン.オフしたときにトラ
ンスに発生するエネルギーにより、コンデンサを一方向
に充電するように方向付けられている。従って、第1の
スイッチ手段がオフした時に、トランスに発生するエネ
ルギーを、スナバ回路に備えられたコンデンサによって
吸収することができる。
【0015】第1のスイッチ手段は、遅延回路の働きに
より、第2のスイッチ手段がオンになった後に、オンに
なる。このため、第1のスイッチ手段がオンとなるタイ
ミングでは、第2のスイッチ手段のオン動作により、コ
ンデンサの蓄積電荷が放電され、その端子電圧が低下し
ている。コンデンサは、その端子電圧によって、第1の
スイッチ手段に加わる電圧が制御される位置に接続され
ている。従って、第1のスイッチ手段に印加される電圧
が低下した状態で、第1のスイッチ手段をターン.オン
させることができる。
より、第2のスイッチ手段がオンになった後に、オンに
なる。このため、第1のスイッチ手段がオンとなるタイ
ミングでは、第2のスイッチ手段のオン動作により、コ
ンデンサの蓄積電荷が放電され、その端子電圧が低下し
ている。コンデンサは、その端子電圧によって、第1の
スイッチ手段に加わる電圧が制御される位置に接続され
ている。従って、第1のスイッチ手段に印加される電圧
が低下した状態で、第1のスイッチ手段をターン.オン
させることができる。
【0016】しかも、スナバ回路のダイオードは、トラ
ンスの第1の巻線から分岐して備えられている。このた
め、ダイオードがエネルギー伝送ライン上に位置する従
来スイッチング電源装置と異なって、ダイオードによる
損失が著しく低減され、電源の効率が向上する。
ンスの第1の巻線から分岐して備えられている。このた
め、ダイオードがエネルギー伝送ライン上に位置する従
来スイッチング電源装置と異なって、ダイオードによる
損失が著しく低減され、電源の効率が向上する。
【0017】スナバ回路は、更に、第2のスイッチ手段
と、インダクタとの直列回路を含み、コンデンサとイン
ダクタとの共振を利用する回路構成である。このような
構成によれば、第2のスイッチ手段がオン状態となった
とき、コンデンサに蓄えられていた電圧を初期値とし
て、コンデンサと、インダクタによる共振が始まる。共
振によってコンデンサの電圧が下がり始め、最下点の電
圧となった時、第1のスイッチ手段に印加される電圧も
最下点の電圧になる。その時に第1のスイッチ手段をオ
ンすることによって、第1のスイッチ手段に発生する電
流サージ及び寄生容量によるターン.オン損失を低減で
きる。
と、インダクタとの直列回路を含み、コンデンサとイン
ダクタとの共振を利用する回路構成である。このような
構成によれば、第2のスイッチ手段がオン状態となった
とき、コンデンサに蓄えられていた電圧を初期値とし
て、コンデンサと、インダクタによる共振が始まる。共
振によってコンデンサの電圧が下がり始め、最下点の電
圧となった時、第1のスイッチ手段に印加される電圧も
最下点の電圧になる。その時に第1のスイッチ手段をオ
ンすることによって、第1のスイッチ手段に発生する電
流サージ及び寄生容量によるターン.オン損失を低減で
きる。
【0018】また、コンデンサとインダクタとの共振に
より、コンデンサの端子電圧が充分に小さくなっている
ので、第1のスイッチ手段がターン.オフする時に発生
するターン.オフ損失も小さくなる。
より、コンデンサの端子電圧が充分に小さくなっている
ので、第1のスイッチ手段がターン.オフする時に発生
するターン.オフ損失も小さくなる。
【0019】更に、トランスの漏れインダクタンスを原
因として、第1のスイッチ手段がオフ状態となる瞬間に
発生する電圧サージを、コンデンサによって吸収した
後、放電する際、従来と同様に、直流電源に回生する回
路構成とする。
因として、第1のスイッチ手段がオフ状態となる瞬間に
発生する電圧サージを、コンデンサによって吸収した
後、放電する際、従来と同様に、直流電源に回生する回
路構成とする。
【0020】本発明の他の目的、構成及び利点について
は、添付図面を参照して更に詳しく説明する。添付図面
は、単に、実施例を示すに過ぎない。
は、添付図面を参照して更に詳しく説明する。添付図面
は、単に、実施例を示すに過ぎない。
【0021】
【発明の実施の形態】図1を参照すると、本発明に係る
DCーDCコンバータは、電力変換回路1と、スナバ回
路2と、遅延回路3とを含む。また、DCーDCコンバ
ータの一般的な回路部分として、制御回路4、及び、ド
ライブ回路5を含んでいる。更に外部要件として、直流
電源6及び負荷7が図示されている。
DCーDCコンバータは、電力変換回路1と、スナバ回
路2と、遅延回路3とを含む。また、DCーDCコンバ
ータの一般的な回路部分として、制御回路4、及び、ド
ライブ回路5を含んでいる。更に外部要件として、直流
電源6及び負荷7が図示されている。
【0022】電力変換回路1は、トランス11と、少な
くとも一つの第1のスイッチ手段12と、出力回路13
とを含む。トランス11は、第1の巻線111と、第2
の巻線112とを含んでいる。トランス11の第1の巻
線111の一端は、入力端子81に接続されている。入
力端子81、82には直流電源6が接続される。
くとも一つの第1のスイッチ手段12と、出力回路13
とを含む。トランス11は、第1の巻線111と、第2
の巻線112とを含んでいる。トランス11の第1の巻
線111の一端は、入力端子81に接続されている。入
力端子81、82には直流電源6が接続される。
【0023】第1のスイッチ手段12は、直流電源6か
らトランス11の第1の巻線111を通して供給される
直流入力電圧Vinをスイッチングする。図示された第
1のスイッチ手段12は電界効果トランジスタ(FE
T)でなり、ドレインが第1の巻線111の他端に接続
され、ソースが入力端子82に導かれている。
らトランス11の第1の巻線111を通して供給される
直流入力電圧Vinをスイッチングする。図示された第
1のスイッチ手段12は電界効果トランジスタ(FE
T)でなり、ドレインが第1の巻線111の他端に接続
され、ソースが入力端子82に導かれている。
【0024】出力回路13は、トランス11の第2の巻
線112から供給されるスイッチング出力を直流電圧V
0に変換して出力する。この直流電圧V0が、出力端子
91、92に接続された負荷7に供給される。図示され
た出力回路13は、フライバック方式になり、ダイオー
ド131と、出力平滑コンデンサ132とを有する。ダ
イオード131は第1のスイッチ手段12がオフとなっ
たときに第2の巻線112に生じる電圧に対して順方向
となるように方向付けられている。出力平滑コンデンサ
132は、ダイオード131によって整流された電圧を
平滑して、負荷7に直流電圧V0を供給する。
線112から供給されるスイッチング出力を直流電圧V
0に変換して出力する。この直流電圧V0が、出力端子
91、92に接続された負荷7に供給される。図示され
た出力回路13は、フライバック方式になり、ダイオー
ド131と、出力平滑コンデンサ132とを有する。ダ
イオード131は第1のスイッチ手段12がオフとなっ
たときに第2の巻線112に生じる電圧に対して順方向
となるように方向付けられている。出力平滑コンデンサ
132は、ダイオード131によって整流された電圧を
平滑して、負荷7に直流電圧V0を供給する。
【0025】スナバ回路2は、少なくとも一つのコンデ
ンサ21と、少なくとも一つのダイオード22とを含
む。コンデンサ21は、その端子電圧VCによって、第
1のスイッチ手段12に加わる電圧VD1が制御される
位置に接続されている。図示では、コンデンサ21の両
端がダイオード22を介して、第1のスイッチ手段12
に接続されている。
ンサ21と、少なくとも一つのダイオード22とを含
む。コンデンサ21は、その端子電圧VCによって、第
1のスイッチ手段12に加わる電圧VD1が制御される
位置に接続されている。図示では、コンデンサ21の両
端がダイオード22を介して、第1のスイッチ手段12
に接続されている。
【0026】ダイオード22は、トランス11の第1の
巻線111から分岐して備えられている。実施例では、
ダイオード22は、第1の巻線111の一端と、第1の
スイッチ手段12のドレインとの接続点に接続してあ
る。このダイオード22は、第1のスイッチ手段12が
ターン.オフしたときにトランス11に発生するエネル
ギーにより、コンデンサ21を一方向に充電するように
方向付けられている。従って、ダイオード22からコン
デンサ21に対して、一方向性の充電回路CH1が形成
される。
巻線111から分岐して備えられている。実施例では、
ダイオード22は、第1の巻線111の一端と、第1の
スイッチ手段12のドレインとの接続点に接続してあ
る。このダイオード22は、第1のスイッチ手段12が
ターン.オフしたときにトランス11に発生するエネル
ギーにより、コンデンサ21を一方向に充電するように
方向付けられている。従って、ダイオード22からコン
デンサ21に対して、一方向性の充電回路CH1が形成
される。
【0027】スナバ回路2は、更に、第2のスイッチ手
段23と、インダクタ24との直列回路を含み、コンデ
ンサ21に蓄積されたエネルギーを、第2のスイッチ手
段23がオンになったときに放電する。図示された第2
のスイッチ手段23はFETでなり、FETの主電極で
あるドレインをインダクタ24の一端に接続し、インダ
クタ24の他端を、ダイオード25を通して、コンデン
サ21の一端に接続してある。
段23と、インダクタ24との直列回路を含み、コンデ
ンサ21に蓄積されたエネルギーを、第2のスイッチ手
段23がオンになったときに放電する。図示された第2
のスイッチ手段23はFETでなり、FETの主電極で
あるドレインをインダクタ24の一端に接続し、インダ
クタ24の他端を、ダイオード25を通して、コンデン
サ21の一端に接続してある。
【0028】遅延回路3は、第2のスイッチ手段23が
オンになった後に、第1のスイッチ手段12をオンにす
る。遅延回路3はドライブ回路5からの信号供給時を基
準として、第1のスイッチ手段12をターン.オンさせ
るための遅延時間を設定し、遅延時間情報を有する制御
信号S1を、第1のスイッチ手段12のゲートに与え
る。このような遅延回路3は、種々の回路によって実現
できる。
オンになった後に、第1のスイッチ手段12をオンにす
る。遅延回路3はドライブ回路5からの信号供給時を基
準として、第1のスイッチ手段12をターン.オンさせ
るための遅延時間を設定し、遅延時間情報を有する制御
信号S1を、第1のスイッチ手段12のゲートに与え
る。このような遅延回路3は、種々の回路によって実現
できる。
【0029】図3は遅延回路3の一例を示している。図
示された遅延回路3は、抵抗31及びコンデンサ32で
構成される時定数回路(積分回路)と、基準電圧源33
と、コンパレータ34とを含んでいる。参照符号35は
ダイオードである。図3の遅延回路3において、ドライ
ブ回路5から供給される信号S10が、基準電圧源33
からコンパレータ34の(−)端子に供給される基準値
に達するまでの時間が、抵抗31及びコンデンサ32に
よって定まる時定数に従って遅延されるので、コンパレ
ータ34から出力される制御信号S1が高レベル(論理
値1)となるタイミング、即ち、第1のスイッチ手段1
2がターン.オンするタイミングが、抵抗31及びコン
デンサ32による時定数にしたがって遅延される。
示された遅延回路3は、抵抗31及びコンデンサ32で
構成される時定数回路(積分回路)と、基準電圧源33
と、コンパレータ34とを含んでいる。参照符号35は
ダイオードである。図3の遅延回路3において、ドライ
ブ回路5から供給される信号S10が、基準電圧源33
からコンパレータ34の(−)端子に供給される基準値
に達するまでの時間が、抵抗31及びコンデンサ32に
よって定まる時定数に従って遅延されるので、コンパレ
ータ34から出力される制御信号S1が高レベル(論理
値1)となるタイミング、即ち、第1のスイッチ手段1
2がターン.オンするタイミングが、抵抗31及びコン
デンサ32による時定数にしたがって遅延される。
【0030】第2のスイッチ手段23は、遅延回路3を
経由することなく、ドライブ回路5から直接に供給され
る制御信号S2によって、そのターン.オンのタイミン
グが制御される。
経由することなく、ドライブ回路5から直接に供給され
る制御信号S2によって、そのターン.オンのタイミン
グが制御される。
【0031】図1に示したDCーDCコンバータにおい
て、第1のスイッチ手段12は、直流電源6からトラン
ス11の第1の巻線111を通して供給される直流入力
電圧Vinをスイッチングする。出力回路13は、トラ
ンス11の第2の巻線112から供給されるスイッチン
グ出力を直流出力電圧V0に変換して出力する。従っ
て、絶縁型のDCーDCコンバータが得られる。図1に
示されたDCーDCコンバータはフライバックコンバー
タであり、第1のスイッチ手段12がオフ状態となった
ときに、トランス11の第2の巻線112に備えられた
ダイオード131を通して取り出す。そして、出力平滑
コンデンサ132によって平滑し、出力端子91ー92
間に接続された負荷7に直流出力電圧V0を供給する。
て、第1のスイッチ手段12は、直流電源6からトラン
ス11の第1の巻線111を通して供給される直流入力
電圧Vinをスイッチングする。出力回路13は、トラ
ンス11の第2の巻線112から供給されるスイッチン
グ出力を直流出力電圧V0に変換して出力する。従っ
て、絶縁型のDCーDCコンバータが得られる。図1に
示されたDCーDCコンバータはフライバックコンバー
タであり、第1のスイッチ手段12がオフ状態となった
ときに、トランス11の第2の巻線112に備えられた
ダイオード131を通して取り出す。そして、出力平滑
コンデンサ132によって平滑し、出力端子91ー92
間に接続された負荷7に直流出力電圧V0を供給する。
【0032】制御回路4は、直流出力電圧V0を監視し
ており、制御回路4及びドライブ回路5によって第1の
スイッチ手段12のパルス幅を制御し、出力平滑コンデ
ンサ132に発生する直流出力電圧V0を一定に保つ。
図示はされていないが、制御回路4は過電流制御等を行
なうことができる。
ており、制御回路4及びドライブ回路5によって第1の
スイッチ手段12のパルス幅を制御し、出力平滑コンデ
ンサ132に発生する直流出力電圧V0を一定に保つ。
図示はされていないが、制御回路4は過電流制御等を行
なうことができる。
【0033】電力変換回路1における電力変換動作にお
いて、第1のスイッチ手段12がオフした時に、トラン
ス11の漏れインダクタンスにより、トランス11に電
圧サージが発生する。スナバ回路2は、この電圧サージ
を吸収する。
いて、第1のスイッチ手段12がオフした時に、トラン
ス11の漏れインダクタンスにより、トランス11に電
圧サージが発生する。スナバ回路2は、この電圧サージ
を吸収する。
【0034】次に、図3のタイムチャートを参照して、
スナバ回路2の動作を説明する。図3(a)に示すよう
に、第1のスイッチ手段12に供給される制御信号S1
が、高レベル(論理値1とする)から低レベル(論理値
0とする)なるt0時に第1のスイッチ手段12がター
ン.オフする。
スナバ回路2の動作を説明する。図3(a)に示すよう
に、第1のスイッチ手段12に供給される制御信号S1
が、高レベル(論理値1とする)から低レベル(論理値
0とする)なるt0時に第1のスイッチ手段12がター
ン.オフする。
【0035】第1のスイッチ手段12がターン.オフす
る時、トランス11の漏れインダクタンスにより、トラ
ンス11に電圧サージが発生する。スナバ回路2におい
て、ダイオード22は、第1のスイッチ手段12がター
ン.オフしたときにトランス11に発生する電圧によ
り、コンデンサ21を一方向に充電するように方向付け
られている。
る時、トランス11の漏れインダクタンスにより、トラ
ンス11に電圧サージが発生する。スナバ回路2におい
て、ダイオード22は、第1のスイッチ手段12がター
ン.オフしたときにトランス11に発生する電圧によ
り、コンデンサ21を一方向に充電するように方向付け
られている。
【0036】従って、第1のスイッチ手段12がター
ン.オフしたt0時から、t1時まで、充電回路CH1
を通して、コンデンサ21に充電電流IC1(図3
(e)参照)が流れる。これにより、トランス11に発
生する電圧サージを吸収することができる。コンデンサ
21の端子電圧VCは上述した充電作用により上昇する
(図3(g)参照) 次に、スナバ回路2の第2のスイッチ手段23に供給さ
れる制御信号S2が、t2時に論理値1(図3(b)参
照)になり、第2のスイッチ手段23がターン.オンす
ると、コンデンサ21に蓄積されたエネルギーが、第2
のスイッチ手段23を通して放電される。これにより、
コンデンサ21の端子電圧VCが低下する(図3(g)
参照)。
ン.オフしたt0時から、t1時まで、充電回路CH1
を通して、コンデンサ21に充電電流IC1(図3
(e)参照)が流れる。これにより、トランス11に発
生する電圧サージを吸収することができる。コンデンサ
21の端子電圧VCは上述した充電作用により上昇する
(図3(g)参照) 次に、スナバ回路2の第2のスイッチ手段23に供給さ
れる制御信号S2が、t2時に論理値1(図3(b)参
照)になり、第2のスイッチ手段23がターン.オンす
ると、コンデンサ21に蓄積されたエネルギーが、第2
のスイッチ手段23を通して放電される。これにより、
コンデンサ21の端子電圧VCが低下する(図3(g)
参照)。
【0037】第1のスイッチ手段12は、遅延回路3の
働きにより、第2のスイッチ手段23がオンになった後
に、オンになる。このため、第1のスイッチ手段12が
オンとなるタイミングでは、第2のスイッチ手段23の
オン動作により、コンデンサ21の蓄積電荷が放電さ
れ、その端子電圧VCが低下している。実施例の場合、
コンデンサ21は、ダイオード22を介して、第1のス
イッチ手段12の主電極間に接続されているから、第1
のスイッチ手段12を、主電極間に印加される電圧VD
1を低下させた状態で、ターン.オンさせることができ
ることになり、第1のスイッチ手段12の損失が低減さ
れる。
働きにより、第2のスイッチ手段23がオンになった後
に、オンになる。このため、第1のスイッチ手段12が
オンとなるタイミングでは、第2のスイッチ手段23の
オン動作により、コンデンサ21の蓄積電荷が放電さ
れ、その端子電圧VCが低下している。実施例の場合、
コンデンサ21は、ダイオード22を介して、第1のス
イッチ手段12の主電極間に接続されているから、第1
のスイッチ手段12を、主電極間に印加される電圧VD
1を低下させた状態で、ターン.オンさせることができ
ることになり、第1のスイッチ手段12の損失が低減さ
れる。
【0038】しかも、ダイオード22は、トランス11
の第1の巻線111から分岐して備えられている。この
ため、ダイオードがエネルギー伝送ライン上に位置する
特開平4−210775号公報のスイッチング電源装置
と異なって、ダイオード22による損失が著しく低減さ
れ、電源の効率が向上する。
の第1の巻線111から分岐して備えられている。この
ため、ダイオードがエネルギー伝送ライン上に位置する
特開平4−210775号公報のスイッチング電源装置
と異なって、ダイオード22による損失が著しく低減さ
れ、電源の効率が向上する。
【0039】図示されたスナバ回路2は、第2のスイッ
チ手段23と、インダクタ24との直列回路を含み、コ
ンデンサ21とインダクタ24との直列共振を利用する
回路構成である。このような構成によれば、第2のスイ
ッチ手段23がオン状態となると、コンデンサ21に蓄
えられていた電圧を初期値として、コンデンサ21と、
インダクタ24による共振が始まる。共振によってコン
デンサ21の端子電圧VCが下がり始め、最下点の電圧
となった時、第1のスイッチ手段12の両端の電圧VD
1も最下点の電圧になる。その時に第1のスイッチ手段
12をオンすることによって、第1のスイッチ手段12
に発生する電流サージ及び寄生容量によるターン.オン
損失を低減できる。次にこの点について更に詳しく説明
する。
チ手段23と、インダクタ24との直列回路を含み、コ
ンデンサ21とインダクタ24との直列共振を利用する
回路構成である。このような構成によれば、第2のスイ
ッチ手段23がオン状態となると、コンデンサ21に蓄
えられていた電圧を初期値として、コンデンサ21と、
インダクタ24による共振が始まる。共振によってコン
デンサ21の端子電圧VCが下がり始め、最下点の電圧
となった時、第1のスイッチ手段12の両端の電圧VD
1も最下点の電圧になる。その時に第1のスイッチ手段
12をオンすることによって、第1のスイッチ手段12
に発生する電流サージ及び寄生容量によるターン.オン
損失を低減できる。次にこの点について更に詳しく説明
する。
【0040】第2のスイッチ手段23がターン.オンす
るt2時(図3(b)参照)に、インダクタ電流IL1
(図3(f)参照)が流れ、コンデンサ21とインダク
タ24とによる共振が始まる。ここで、コンデンサ21
において、端子電圧VC、端子電圧VCの初期値をVc
p、キャパシタンスをCrとし、インダクタ24のイン
ダクタンス値をLrとし、共振が始まってからの経過時
間をtとすると、コンデンサ21の共振電圧VCrは以
下の式で表わされる。
るt2時(図3(b)参照)に、インダクタ電流IL1
(図3(f)参照)が流れ、コンデンサ21とインダク
タ24とによる共振が始まる。ここで、コンデンサ21
において、端子電圧VC、端子電圧VCの初期値をVc
p、キャパシタンスをCrとし、インダクタ24のイン
ダクタンス値をLrとし、共振が始まってからの経過時
間をtとすると、コンデンサ21の共振電圧VCrは以
下の式で表わされる。
【0041】VCr=Vin+(Vcp−Vin)・c
os(t/√(Lr・Cr)) 上式から共振電圧VCrが極小となる時、すなわち、端
子電圧VCの極小値VCminは VCmin=2・Vin−Vcp と表わせる。以下に端子電圧VCの値によって場合分け
をする。
os(t/√(Lr・Cr)) 上式から共振電圧VCrが極小となる時、すなわち、端
子電圧VCの極小値VCminは VCmin=2・Vin−Vcp と表わせる。以下に端子電圧VCの値によって場合分け
をする。
【0042】(1)2・Vin−Vcp≦0の時 共振周期の半周期(t2〜t4時)内にあるt3時に、
コンデンサ21の端子電圧VCがゼロ(図3(g)参
照)となり、ダイオード22及び第1のスイッチ手段1
2の内蔵ダイオード120が導通する。するとインダク
タ24の両端に直流電源6が加わり、t3〜t4時の期
間において、インダクタ電流IL1が流れ、インダクタ
24のエネルギーが直流電源6に回生される(図3
(f)参照)。このt3〜t4時の期間中に第1のスイ
ッチ手段12をターン.オンさせる(図3(c)参
照)。これにより、ゼロ電圧スイッチングが実現され、
第1のスイッチ手段12がターン.オンする時に、寄生
容量に蓄えられたエネルギーによる損失を回避できる。
また、第1のスイッチ手段12がターン.オンする時に
発生する電流サージが発生しない。
コンデンサ21の端子電圧VCがゼロ(図3(g)参
照)となり、ダイオード22及び第1のスイッチ手段1
2の内蔵ダイオード120が導通する。するとインダク
タ24の両端に直流電源6が加わり、t3〜t4時の期
間において、インダクタ電流IL1が流れ、インダクタ
24のエネルギーが直流電源6に回生される(図3
(f)参照)。このt3〜t4時の期間中に第1のスイ
ッチ手段12をターン.オンさせる(図3(c)参
照)。これにより、ゼロ電圧スイッチングが実現され、
第1のスイッチ手段12がターン.オンする時に、寄生
容量に蓄えられたエネルギーによる損失を回避できる。
また、第1のスイッチ手段12がターン.オンする時に
発生する電流サージが発生しない。
【0043】(2)2・Vin−Vcp>0の時 共振周期の半分の経過時間において、コンデンサ21の
端子電圧VCが極小値VCminとなる。ダイオード22
が導通することによって、第1のスイッチ手段12の両
端の電圧もコンデンサ21の電圧に追従する。この時
に、第1のスイッチ手段12をオンすることによって、
第1のスイッチ手段12の両端子間に存在する寄生容量
に蓄えられたエネルギーによる損失を最小にできる。ま
た、第1のスイッチ手段12がターンオンする時に発生
する電流サージを最小にできる。
端子電圧VCが極小値VCminとなる。ダイオード22
が導通することによって、第1のスイッチ手段12の両
端の電圧もコンデンサ21の電圧に追従する。この時
に、第1のスイッチ手段12をオンすることによって、
第1のスイッチ手段12の両端子間に存在する寄生容量
に蓄えられたエネルギーによる損失を最小にできる。ま
た、第1のスイッチ手段12がターンオンする時に発生
する電流サージを最小にできる。
【0044】次に、第1のスイッチ手段12がオンから
オフ状態に移行するt0〜t1時に、2・Vin−Vc
p<0の条件で、トランス11に発生するエネルギーに
より、ダイオード22が導通し、充電回路CH1を通し
て、コンデンサ21に、電流IC1(図3(e)参照)
が流れ込む。そのとき、トランス11の漏れインダクタ
に起因する電圧サージがコンデンサ21によって吸収さ
れる。このコンデンサ21に蓄積されたエネルギーは第
2のスイッチ手段23のオン状態において、直流電源6
に回生される。
オフ状態に移行するt0〜t1時に、2・Vin−Vc
p<0の条件で、トランス11に発生するエネルギーに
より、ダイオード22が導通し、充電回路CH1を通し
て、コンデンサ21に、電流IC1(図3(e)参照)
が流れ込む。そのとき、トランス11の漏れインダクタ
に起因する電圧サージがコンデンサ21によって吸収さ
れる。このコンデンサ21に蓄積されたエネルギーは第
2のスイッチ手段23のオン状態において、直流電源6
に回生される。
【0045】コンデンサ21の端子電圧VCがゼロ電圧
となっている場合(2・Vin−Vcp≦0の時)、第
1のスイッチ手段12がオフ状態に移行した瞬間から、
ダイオード22が導通し、第1のスイッチ手段12の両
端の電圧VD1がゼロからある傾きを持って増加する。
また、第1のスイッチ手段12に流れていた電流の一部
はコンデンサ21に流れ込む(図3のt0時〜t1
時)。
となっている場合(2・Vin−Vcp≦0の時)、第
1のスイッチ手段12がオフ状態に移行した瞬間から、
ダイオード22が導通し、第1のスイッチ手段12の両
端の電圧VD1がゼロからある傾きを持って増加する。
また、第1のスイッチ手段12に流れていた電流の一部
はコンデンサ21に流れ込む(図3のt0時〜t1
時)。
【0046】以上により電流と電圧の交差部分を低減
し、第1のスイッチ手段12がオフする時に発生する損
失を非常に小さくできる。
し、第1のスイッチ手段12がオフする時に発生する損
失を非常に小さくできる。
【0047】図4は本発明に係るDCーDCコンバータ
の別の実施例を示す回路図である。図において、図1と
同一の構成部分については、同一の参照符号を付し、説
明は省略する。この実施例は、フォワードコンバータ方
式のDCーDCコンバータを示している。出力回路13
は、第1のスイッチ手段12のオン期間に、トランス1
1の第2の巻線112に生じる電圧に対して順方向とな
るダイオード131、チョークコイル134に蓄積され
たエネルギーを、第1のスイッチ手段12のオフ期間
に、負荷7に伝送するダイオード133を備える。
の別の実施例を示す回路図である。図において、図1と
同一の構成部分については、同一の参照符号を付し、説
明は省略する。この実施例は、フォワードコンバータ方
式のDCーDCコンバータを示している。出力回路13
は、第1のスイッチ手段12のオン期間に、トランス1
1の第2の巻線112に生じる電圧に対して順方向とな
るダイオード131、チョークコイル134に蓄積され
たエネルギーを、第1のスイッチ手段12のオフ期間
に、負荷7に伝送するダイオード133を備える。
【0048】トランス11には、第3の巻線113が備
えられており、この第3の巻線113にはダイオード2
6が接続されている。トランス11に蓄えられる励磁エ
ネルギーは、トランス11の第3の巻線113とダイオ
ード26によって直流電源6に回生される。スナバ回路
2の動作は図1に示したDCーDCコンバータの場合と
同様である。
えられており、この第3の巻線113にはダイオード2
6が接続されている。トランス11に蓄えられる励磁エ
ネルギーは、トランス11の第3の巻線113とダイオ
ード26によって直流電源6に回生される。スナバ回路
2の動作は図1に示したDCーDCコンバータの場合と
同様である。
【0049】図5は本発明に係るDCーDCコンバータ
の別の実施例を示す電気回路図である。この実施例で
は、メインのスイッチ手段として、2つの第1のスイッ
チ手段121、122を備える。直流電源6から供給さ
れる直流入力電圧Vinは、第1のスイッチ手段12
2、トランス11の第1の巻線111、第1のスイッチ
手段121を巡る回路Cmによってスイッチングされ
る。第1のスイッチ手段121、122は遅延回路3か
ら供給される制御信号S11、S12によって、同期し
て駆動される。
の別の実施例を示す電気回路図である。この実施例で
は、メインのスイッチ手段として、2つの第1のスイッ
チ手段121、122を備える。直流電源6から供給さ
れる直流入力電圧Vinは、第1のスイッチ手段12
2、トランス11の第1の巻線111、第1のスイッチ
手段121を巡る回路Cmによってスイッチングされ
る。第1のスイッチ手段121、122は遅延回路3か
ら供給される制御信号S11、S12によって、同期し
て駆動される。
【0050】スナバ回路2は、コンデンサ21の両端
が、ダイオード22を介して、第1のスイッチ手段12
1、122の主電極間に接続されている。ダイオード2
2は、トランス11の第1の巻線111から分岐して備
えられている。このダイオード22は、第1のスイッチ
手段121、122がターン.オフしたときに、トラン
ス11に発生するエネルギーにより、コンデンサ21を
一方向に充電するように方向付けられている。
が、ダイオード22を介して、第1のスイッチ手段12
1、122の主電極間に接続されている。ダイオード2
2は、トランス11の第1の巻線111から分岐して備
えられている。このダイオード22は、第1のスイッチ
手段121、122がターン.オフしたときに、トラン
ス11に発生するエネルギーにより、コンデンサ21を
一方向に充電するように方向付けられている。
【0051】スナバ回路2は、更に、第2のスイッチ手
段23と、インダクタ24との直列回路を含み、コンデ
ンサ21に蓄積されたエネルギーを、第2のスイッチ手
段23がオンになったときに放電する。図示された第2
のスイッチ手段23は、FETの主電極であるドレイン
を、ダイオード25を介して、インダクタ24の一端に
接続し、インダクタ24の他端を、コンデンサ21及び
ダイオード22の接続点に接続してある。
段23と、インダクタ24との直列回路を含み、コンデ
ンサ21に蓄積されたエネルギーを、第2のスイッチ手
段23がオンになったときに放電する。図示された第2
のスイッチ手段23は、FETの主電極であるドレイン
を、ダイオード25を介して、インダクタ24の一端に
接続し、インダクタ24の他端を、コンデンサ21及び
ダイオード22の接続点に接続してある。
【0052】トランス11の励磁エネルギーは、ダイオ
ード123、直流電源6、ダイオード124及びトラン
ス11の第1の巻線111を巡る回路を通して、直流電
源6に回生される。遅延回路3は、第2のスイッチ手段
23がオンになった後に、第1のスイッチ手段121、
122をオンにする。
ード123、直流電源6、ダイオード124及びトラン
ス11の第1の巻線111を巡る回路を通して、直流電
源6に回生される。遅延回路3は、第2のスイッチ手段
23がオンになった後に、第1のスイッチ手段121、
122をオンにする。
【0053】図5に示した実施例において、2つの第1
のスイッチ手段122、123がオフになると、図6に
示すように、トランス11に蓄えられた励磁エネルギー
がダイオード123、124及び第1の巻線111を巡
るループで放電されると共に、コンデンサ21がダイオ
ード22を通して、直流電源6から供給される直流入力
電圧Vinまで充電される。
のスイッチ手段122、123がオフになると、図6に
示すように、トランス11に蓄えられた励磁エネルギー
がダイオード123、124及び第1の巻線111を巡
るループで放電されると共に、コンデンサ21がダイオ
ード22を通して、直流電源6から供給される直流入力
電圧Vinまで充電される。
【0054】次に、第1のスイッチ手段121、122
よりも先に、第2のスイッチ手段23がオンになると、
図7に示すように、コンデンサ21及びインダクタ24
による並列共振が始まる。インダクタ24と直列にダイ
オード25が接続されているので、並列共振は半周期で
終了する。このとき、コンデンサ21の端子電圧VC
は、共振がはじまる前(図6参照)とは反対の極性で、
かつ、大きさが直流入力電圧Vinと等しくなる。この
ため、第1のスイッチ手段121、122の主電極に印
加される電圧がゼロになる。従って、このタイミングで
第1のスイッチ手段121、122をオンにすることに
より、ゼロ電圧スイッチングを実現することができる。
コンデンサ21の端子間に現れる共振電圧VCrは、 VCr=−Vcp・cos(t/√(Lr・Cr)) 0≦t≦π・√(Lr・Cr) となる。
よりも先に、第2のスイッチ手段23がオンになると、
図7に示すように、コンデンサ21及びインダクタ24
による並列共振が始まる。インダクタ24と直列にダイ
オード25が接続されているので、並列共振は半周期で
終了する。このとき、コンデンサ21の端子電圧VC
は、共振がはじまる前(図6参照)とは反対の極性で、
かつ、大きさが直流入力電圧Vinと等しくなる。この
ため、第1のスイッチ手段121、122の主電極に印
加される電圧がゼロになる。従って、このタイミングで
第1のスイッチ手段121、122をオンにすることに
より、ゼロ電圧スイッチングを実現することができる。
コンデンサ21の端子間に現れる共振電圧VCrは、 VCr=−Vcp・cos(t/√(Lr・Cr)) 0≦t≦π・√(Lr・Cr) となる。
【0055】図8は本発明に係るDCーDCコンバータ
の別の実施例を示す電気回路図である。この実施例で
も、メインのスイッチ手段として、2つの第1のスイッ
チ手段121、122を備える。直流電源6から供給さ
れる直流入力電圧Vinは、第1のスイッチ手段12
2、トランス11の第1の巻線111及び第1のスイッ
チ手段121を巡る回路Cmによってスイッチングされ
る。
の別の実施例を示す電気回路図である。この実施例で
も、メインのスイッチ手段として、2つの第1のスイッ
チ手段121、122を備える。直流電源6から供給さ
れる直流入力電圧Vinは、第1のスイッチ手段12
2、トランス11の第1の巻線111及び第1のスイッ
チ手段121を巡る回路Cmによってスイッチングされ
る。
【0056】スナバ回路2は、2つのコンデンサ21
1、212を含む。コンデンサ211は、ダイオード2
21を介して、第1のスイッチ手段121の主電極間に
接続されている。コンデンサ212は、ダイオード22
4を介して、他の第1のスイッチ手段122の主電極間
に接続されている。ダイオード221、224は、第1
のスイッチ手段121、122が同時にターン.オフし
た時に、トランス11に発生するエネルギーにより、コ
ンデンサ211、212を一方向に充電するように方向
付けられている。
1、212を含む。コンデンサ211は、ダイオード2
21を介して、第1のスイッチ手段121の主電極間に
接続されている。コンデンサ212は、ダイオード22
4を介して、他の第1のスイッチ手段122の主電極間
に接続されている。ダイオード221、224は、第1
のスイッチ手段121、122が同時にターン.オフし
た時に、トランス11に発生するエネルギーにより、コ
ンデンサ211、212を一方向に充電するように方向
付けられている。
【0057】スナバ回路2は、更に、コンデンサ211
及びダイオード221の接続点と、コンデンサ212及
びダイオード224の接続点との間に、第2のスイッチ
手段23と、インダクタ24との直列回路を備え、コン
デンサ211、212に蓄積されたエネルギーを、第2
のスイッチ手段23がオンになったときに放電する。
及びダイオード221の接続点と、コンデンサ212及
びダイオード224の接続点との間に、第2のスイッチ
手段23と、インダクタ24との直列回路を備え、コン
デンサ211、212に蓄積されたエネルギーを、第2
のスイッチ手段23がオンになったときに放電する。
【0058】図8に示した実施例において、2つの第1
のスイッチ手段121、122が同時にオフになると、
図9に示すように、トランス11に蓄えられた励磁エネ
ルギーVF1が、コンデンサ212、ダイオード22
4、第1の巻線111、ダイオード221、コンデンサ
211及び直流電源6を巡るループで放電される。
のスイッチ手段121、122が同時にオフになると、
図9に示すように、トランス11に蓄えられた励磁エネ
ルギーVF1が、コンデンサ212、ダイオード22
4、第1の巻線111、ダイオード221、コンデンサ
211及び直流電源6を巡るループで放電される。
【0059】次に、遅延回路3の働きにより、第1のス
イッチ手段121、122よりも先に、第2のスイッチ
手段23がオンになると、図10に示すように、コンデ
ンサ211、212及びインダクタ24による直列共振
が始まる。ここで、共振回路と直列にダイオード25が
接続されているので、直列共振は半周期で終了する。こ
の時、コンデンサ211、212の端子電圧はゼロ電圧
になるから、第1のスイッチ手段121、122の主電
極に印加される電圧がゼロになる。従って、このタイミ
ングで第1のスイッチ手段121、122をオンにする
ことにより、ゼロ電圧スイッチングを実現することがで
きる。
イッチ手段121、122よりも先に、第2のスイッチ
手段23がオンになると、図10に示すように、コンデ
ンサ211、212及びインダクタ24による直列共振
が始まる。ここで、共振回路と直列にダイオード25が
接続されているので、直列共振は半周期で終了する。こ
の時、コンデンサ211、212の端子電圧はゼロ電圧
になるから、第1のスイッチ手段121、122の主電
極に印加される電圧がゼロになる。従って、このタイミ
ングで第1のスイッチ手段121、122をオンにする
ことにより、ゼロ電圧スイッチングを実現することがで
きる。
【0060】ここで、コンデンサ21の端子間に現れる
共振電圧VCrは、 VCr=(1/2)・{Vin+Vcp・cos(t/
√(Lr・Cr0)) 0≦t≦π・√(Lr・Cr0) 但し、Cr0=Cr1・Cr2/(Cr1+Cr2) Cr1:コンデンサ211の容量値 Cr2:コンデンサ212の容量値 となる。
共振電圧VCrは、 VCr=(1/2)・{Vin+Vcp・cos(t/
√(Lr・Cr0)) 0≦t≦π・√(Lr・Cr0) 但し、Cr0=Cr1・Cr2/(Cr1+Cr2) Cr1:コンデンサ211の容量値 Cr2:コンデンサ212の容量値 となる。
【0061】
【発明の効果】以上述べたように、本発明によれば、簡
単な構成でメインのスイッチ回路において発生する損失
を低減できる絶縁型DC−DCコンバータを提供するこ
とができる。
単な構成でメインのスイッチ回路において発生する損失
を低減できる絶縁型DC−DCコンバータを提供するこ
とができる。
【図1】本発明に係るDCーDCコンバータの一実施例
を示す電気回路図である。
を示す電気回路図である。
【図2】本発明に係るDCーDCコンバータに用いられ
る遅延回路の一例を示す電気回路図である。
る遅延回路の一例を示す電気回路図である。
【図3】図1に示したDCーDCコンバータの動作を説
明する電圧及び電流の波形図である。
明する電圧及び電流の波形図である。
【図4】本発明に係るDCーDCコンバータの別の実施
例を示す電気回路図である。
例を示す電気回路図である。
【図5】本発明に係るDCーDCコンバータの更に別の
実施例を示す電気回路図である。
実施例を示す電気回路図である。
【図6】図5に示したDCーDCコンバータのある動作
タイミングを説明する電気回路図である。
タイミングを説明する電気回路図である。
【図7】図5に示したDCーDCコンバータの別の動作
タイミングを説明する電気回路図である。
タイミングを説明する電気回路図である。
【図8】本発明に係るDCーDCコンバータの更に別の
実施例を示す電気回路図である。
実施例を示す電気回路図である。
【図9】図8に示したDCーDCコンバータの動作タイ
ミングを説明する電気回路図である。
ミングを説明する電気回路図である。
【図10】図8に示したDCーDCコンバータの動作タ
イミングを説明する電気回路図である。
イミングを説明する電気回路図である。
1 電力変換回路 2 スナバ回路 3 遅延回路 4 制御回路 5 ドライブ回路 11 トランス 12、121、122 第1のスイッチ手段 13 出力回路 21 コンデンサ 22、25 ダイオード 23 第2のスイッチ手段 24 インダクタ
Claims (3)
- 【請求項1】 電力変換回路と、スナバ回路と、遅延回
路とを含むDC−DCコンバータであって、 前記電力変換回路は、トランスと、少なくとも一つの第
1のスイッチ手段と、出力回路とを含んでおり、 前記トランスは、第1の巻線と、第2の巻線とを含んで
おり、 前記第1のスイッチ手段は、直流電源から前記トランス
の前記第1の巻線を通して供給される直流電圧をスイッ
チングし、 前記出力回路は、前記トランスの前記第2の巻線から供
給されるスイッチング出力を直流電圧に変換して出力
し、 前記スナバ回路は、少なくとも一つのコンデンサと、少
なくとも一つのダイオードと、第2のスイッチ手段と、
インダクタとを含み、 前記コンデンサは、その端子電圧によって、前記第1の
スイッチ手段に電圧が制御される位置に接続されてお
り、 前記ダイオードは、前記トランスの前記第1の巻線から
分岐して備えられ、前記第1のスイッチ手段がターン.
オフしたときに前記トランスに発生するエネルギーによ
り、前記コンデンサを一方向に充電するように方向付け
られており、 前記第2のスイッチ手段及び前記インダクタは、直列に
接続され、前記コンデンサに蓄積されたエネルギーを、
前記第2のスイッチ手段がオンになったときに放電し、 前記遅延回路は、前記第2のスイッチ手段がオンになっ
た後に、前記第1のスイッチ手段をオンにするDC−D
Cコンバータ。 - 【請求項2】 請求項1に記載されたDCーDCコンバ
ータであって、 前記遅延回路は、前記第1のスイッチ手段に加わる電圧
が最下点となったとき、前記第1のスイッチ手段をター
ン.オンさせるDCーDCコンバータ。 - 【請求項3】 請求項2に記載されたDCーDCコンバ
ータであって、 前記遅延回路は、前記インダクタ及び前記コンデンサに
よって構成される共振回路の共振特性に基づいて、前記
第1のスイッチ手段をターン.オンさせるタイミングを
定めるDCーDCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34984097A JPH11187658A (ja) | 1997-12-18 | 1997-12-18 | Dcーdcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34984097A JPH11187658A (ja) | 1997-12-18 | 1997-12-18 | Dcーdcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11187658A true JPH11187658A (ja) | 1999-07-09 |
Family
ID=18406477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34984097A Withdrawn JPH11187658A (ja) | 1997-12-18 | 1997-12-18 | Dcーdcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11187658A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001224172A (ja) * | 2000-02-09 | 2001-08-17 | Mitsubishi Electric Corp | 電力変換装置 |
KR20020008719A (ko) * | 2000-07-25 | 2002-01-31 | 이형도 | 컨버터의 구동회로 |
JP2012005281A (ja) * | 2010-06-18 | 2012-01-05 | Toyota Motor Corp | 電圧変換回路装置 |
-
1997
- 1997-12-18 JP JP34984097A patent/JPH11187658A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001224172A (ja) * | 2000-02-09 | 2001-08-17 | Mitsubishi Electric Corp | 電力変換装置 |
KR20020008719A (ko) * | 2000-07-25 | 2002-01-31 | 이형도 | 컨버터의 구동회로 |
JP2012005281A (ja) * | 2010-06-18 | 2012-01-05 | Toyota Motor Corp | 電圧変換回路装置 |
CN102948059A (zh) * | 2010-06-18 | 2013-02-27 | 丰田自动车株式会社 | 带有用于执行软切换的辅助电路的dc-dc转换器 |
US8970186B2 (en) | 2010-06-18 | 2015-03-03 | Toyota Jidosha Kabushiki Kaisha | DC-DC converter with an auxiliary circuit for performing soft-switching |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11671020B2 (en) | Flyback converter, control circuit and control method thereof | |
US6452814B1 (en) | Zero voltage switching cells for power converters | |
US5303138A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
US7339799B2 (en) | Switching power supply | |
US6788556B2 (en) | Switching power source device | |
JP3201324B2 (ja) | スイッチング電源装置 | |
JP2961897B2 (ja) | スイッチング電源装置 | |
JP2007028829A (ja) | 電流共振型dc/dcコンバータおよびその共振電流制御方法 | |
JP3451419B2 (ja) | スイッチング電源装置 | |
US6930896B2 (en) | Power regeneration circuit and power conversion system | |
JP2001346379A (ja) | スイッチング電源装置 | |
JP3221185B2 (ja) | スイッチング電源装置 | |
US20220038020A1 (en) | Zero-voltage-switching flyback converter with reduced secondary side current and voltage stress | |
JP2001333576A (ja) | Dc/dcコンバータの制御方法 | |
JP2003299354A (ja) | フライバックコンバータの同期整流回路 | |
JPH11187658A (ja) | Dcーdcコンバータ | |
JP2001309646A (ja) | スイッチング電源装置 | |
JP2814917B2 (ja) | スイッチング電源回路 | |
JP4328417B2 (ja) | 電源回路 | |
JP2835899B2 (ja) | 電流不連続モードの他励式スイッチング電源のソフトスイッチング回路 | |
Boonyaroonate et al. | A compact DC/AC inverter for automotive application | |
JP2596143Y2 (ja) | 昇圧コンバータ | |
JP2004153990A (ja) | 力率改善コンバータ | |
JPH11275860A (ja) | Dcーdcコンバータ | |
JP7330108B2 (ja) | コンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |