JPH11187276A - 符号化及び復号装置とそれを適用した画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 バンド単位で符号化や復号を行うように学習
ＲＡＭの頻繁なクリアが必要な場合も、処理の高速化が
可能な符号化及び復号装置とそれを適用した画像処理装
置を提供する。 【解決手段】 学習内容を記憶する複数の学習ＲＡＭ５
０２，６０２と、前記複数の学習ＲＡＭの一方を学習状
態、他方を初期化状態とし、該状態をバンド処理毎に切
り換えるスイッチ５２１，５２３，５２５，６２１，６
２３，６２５，６３０とを備える。叉、学習内容を記憶
する学習ＲＡＭ５０２と、符号化をバンド単位で複数の
シーケンスに分割して、現在のシーケンスに対応するデ
ータを記憶するバンドシーケンス格納メモリ７０２と、
前記バンドシーケンス格納メモリに記憶されたシーケン
スと処理中の符号化のシーケンスとが異なる場合に、前
記学習ＲＡＭから読み出された学習内容の符号化への使
用を禁止する一致検出回路７０４及びＡＮＤゲート７０
６とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、符号化及び復号装
置とそれを適用した画像処理装置に関するものである。

【０００２】

【従来の技術】従来、コンピュータからプリンタ等の画
像出力装置に転送された画像データやページ記述言語
（以下、ＰＤＬと略す）データは該出力装置において描
画展開され、描画展開される毎にビットマップデータを
プリンタのエンジン部に送っていた。しかし、描画展開
する内容が複雑な場合には、該描画展開スピードがエン
ジン部の描画スピードに追い付かないことがある。この
場合には、描画展開後のビットマップデータを一旦メモ
リ（該メモリをページメモリという）に格納し、ページ
単位のすペての描画展開が終了して該ビットマップデー
タがメモリに格納された後に、該ビットマップデータを
先頭から順にプリンタのエンジン部へ送る。

【０００３】ところが、プリント出力する用紙がＡ３で
解像度が６００ｄｐｉの場合、１画素あたりのビット数
が１ビットの２値であっても、全ビットマップのデータ
量は８ＭＢにもなり、大容量のメモリはプリンタのコス
トが高くなる大きな要因であった。そこで、図１に示す
ような構成が考えられている。コンピュータから受け取
ったデータは、コンピュータからデータを受け取るイン
ターフェース部１０１、コンピュータから受け取ったデ
ータを一時的に記憶するテンポラリバッファ１０２、コ
ンピュータから受け取ったデータ描画展開する描画部１
０３、該描画部が描画展開したビットマップデータを書
き込むバンドバッファ１０４、該バンドバッファのビッ
トマップデータを圧縮符号化する符号化部１０５、該符
号化部で圧縮符号化した符号化データを格納するページ
バッファ１０６、該ページバッファ中の符号化データを
復号する復号部１０７を番号順に経由して、最後に、復
号して得られたビットマップデータをプリント出力する
プリンタエンジン部１０８へ出力される。尚、バンドバ
ッファ１０４は複数設けて、描画部１０３の展開処理と
符号化部１０５の符号化処理とを並列に処理すること
で、処理の高速化を図る。

【０００４】この構成により、圧縮前には８ＭＢ必要で
あったページメモリの容量が１／２〜１／４程度に減少
する。そのかわり新たに、バンドバッファ１０４が必要
になり、その分のメモリが増えるが、展開描画する単位
（これをバンドという）を１ページの１／１６〜１／２
０にすれば、トータルではメモリの削減効果がでてく
る。

【０００５】上記符号化部１０５の符号化方式として
は、コスト削減の要求が強く、ページメモリの容量をな
るべく減らすために、任意のビットマップデータ（テキ
スト、グラフィック、画像等）に対して、圧縮率の最悪
値がある一定の値を保証する圧縮方式が望まれる。その
ような圧縮方式としては、圧縮対象となるビットマップ
データの２次元的な特徴を学習する機能を有するＪＢＩ
Ｇ符号化方式が候補となる。

【０００６】ＪＢＩＧ符号化方式では、予測状態を保持
するＲＡＭの内容を更新することで学習を行なう。この
学習（ＲＡＭの内容の更新）は不定期に発生し、その際
メモリへの書き込み動作のために、符号化復号処理の時
間が長くなる。逆に、該学習（ＲＡＭの内容の更新）を
しなくてもよい場合には、符号化復号処理の時間が短く
なる。従って、該ＪＢＩＧ方式で符号化データを復号し
た場合には、該復号部１０７からのデータ出力レートが
一定でなく、該出力をプリンタエンジン部１０８に直接
出力することは出来ない。そこで、図２に示すごとく、
復号部１０７とエンジン部１０８との間に、ＦＩＦＯ
（First In First Out）Memory１０９を設け、該復号部
１０７から出力するビットマップデータを時間的に平滑
化してから、エンジン部１０８に出力するようにしてい
る。

【０００７】さらに、本発明者は先に同一出願人が出願
した特許において、以下の処理方式を提案した。この新
たな提案の構成を図３に示す。該提案内容と図２との違
いは、以下の２点である。 （１）復号部１０７で復号したビットマップデータをバ
ンドバッファ１０４に書き込む。 （２）該バンドバッファ１０４に書き込まれたビットマ
ップデータを所定のタイミングで、プリンタエンジン１
０８に出力する。

【０００８】上記（１）が処理できるようにデータパス
３０１を設け、上記（２）が処理できるようにデータパ
ス３０２を設けたのが、構成上の違いである。機能的に
は、図２におけるＦＩＦＯ１０９で行なっていたビット
マップデータを時間的に平滑化する処理を、バンドバッ
ファ１０４で行なおうとしたところが、図２と異なる。
該バンドバッファ１０４は、図２では描画展開時と符号
化時のみ動作していたが、本例では復号時にも動作す
る。

【０００９】その動作タイミングを図４に示す。説明を
簡略化するため、１ページのビットマップデータは６つ
のバンドに分割されるものとし、上から順にＡ１，Ｂ
２，Ａ３，Ｂ４，Ａ５，Ｂ６と名前を付ける。処理のス
ループットを上げるため、バンドバッファ１０４はダブ
ルバッファ構成とし、該２つのバッファをそれぞれバッ
ファＡ，バッファＢとする。

【００１０】バンドバッファに対する描画展開処理はＡ
１，Ｂ２，Ａ３，Ｂ４，Ａ５，Ｂ６の順に行なわれる
（図４−ａ）が、Ａ１，Ａ３，Ａ５はバッファＡに、Ｂ
２，Ｂ４，Ｂ６はバッファＢに、それぞれ展開される。
Ｂ２の展開が始まる時にはＡ１の展開が終了しているの
で、Ｂ２の展開と平行してＡ１の圧縮符号化を行なう
（図４−ｂ）。以下、Ａ３の展開と平行してＢ２の圧縮
符号化を行ない、最後にＢ６の圧縮符号化を行なう。こ
うして１ページ分のビットマップデータをすペて圧縮符
号化し終ると、次は該圧縮データの復号を行なう。

【００１１】復号する順序も、符号化時と同じでＡ１，
Ｂ２，Ａ３，Ｂ４，Ａ５，Ｂ６の順に行なう（図４−
ｃ）。復号部１０７で、復号した１バンド分のビットマ
ップデータＡ１はまずバッファＡに書き込まれる。次に
復号した１バンド分のビットマップデータＢ２はバッフ
ァＢに書き込まれる。その際、バッファＢの書き込みに
平行してバッファＡからビットマップデータを読み出
し、該ビットマップデータをプリンタエンジン部１０８
に送り（図４−ｄ）、１ページのプリントを開始する
（図４−ｅ）。

【００１２】以下、復号したビットマップデータＡ３の
書き込みと平行して、Ｂ２の読み出しとプリンタエンジ
ン１０８への転送を行ない、最後にＢ６の読み出しとプ
リンタエンジン１０８への転送を行なう。これにより、
１ページ分の全ビットマップデータがプリンタエンジン
１０８に送られ、プリント出力が終了する（図４−
ｅ）。

【００１３】上記図１−図３の符号化部１０５や復号部
１０７で使用される、従来のＪＢＩＧの符号化及び復号
装置のブロック図を図５に示し、その動作について簡単
に説明する。同図において、５０１は、ＪＢＩＧにおけ
る算術演算を行う算術演算部、５０２は、予測状態を保
持する学習ＲＡＭ、５０３は、該学習ＲＡＭ５０２に格
納する予測データを生成するＳＴ＆ＭＰＳ生成部、５０
４は、コンテキスト（ＣＸ）を入力する端子、５０５
は、メモリクリア時にメモリクリアモード信号を入力す
る端子、５１１は、メモリクリア時に学習ＲＡＭ５０２
のアドレス信号を生成するカウンタ、５１３は、メモリ
クリア時に学習ＲＡＭ５０２に書き込むゼロデータを生
成するデータ生成部、５１５は、メモリクリア時に学習
ＲＡＭ５０２に与えるライトパルスを生成するパルス生
成部、５２１，５２３，５２５は、それぞれセレクタで
ある。

【００１４】まず、符号化または復号に先立ち、端子５
０５にメモリクリアモード信号（Ｈｉｇｈ）を入力して
学習ＲＡＭ５０２のクリアをおこなう。該信号がＨｉｇ
ｈになると、セレクタ５２１はカウンタ５１１を選択
し、セレクタ５２３はデータ生成部５１３を選択し、セ
レクタ５２５はパルス生成部５１５を選択する。カウン
タ５１１は前記モード信号がＬｏｗの間は、ゼロにリセ
ットされており、該モード信号がＨｉｇｈになるとカウ
ントアップ動作を行う。該カウンタの値はセレクタ５２
１を通して、学習ＲＡＭ５０２のアドレス端子に与えら
れ、該学習ＲＡＭ５０２のすべてのアドレスをアクセス
する。それと同時に、ゼロデータがデータ生成部５１３
からセレクタ５２３を通して該学習ＲＡＭ５０２のデー
タ入力端子に与えられ、メモリライトパルス信号がパル
ス生成部５１５で生成され、セレクタ５２５を通して該
学習ＲＡＭ５０２のライトパルス入力端子に与えられ
る。以上の動作により、該学習ＲＡＭ５０２がすペてク
リアされると、端子５０５から入力されるメモリクリア
モード信号はＬｏｗになる。

【００１５】そして、該学習ＲＡＭ５０２のアドレス端
子には端子５０４から入力されるコンテキスト（ＣＸ）
が、データ入力端子にはＳＴ＆ＭＰＳ生成部５０３で生
成されるデータＮＳＴ（NEXT STATE；次の予測状態）及
びＮＭＰＳ（NEXT MPS；次の優勢シンボル）が、ライト
パルス入力端子には算術演算部５０１内の制御回路で生
成されるパルスが、それぞれ入力される。それから符号
化または復号動作が開始される。

【００１６】復数の参照画素データがコンテキストとし
て学習ＲＡＭ５０２のアドレス端子に与えられ、該コン
テキストに対応する予測状態ＳＴや優勢シンボルＭＰＳ
が読み出される。該情報は算術演算部５０１に送られ、
該情報に基づいて算術演算が行われる。そして、その演
算結果に基づいて、学習ＲＡＭ５０２の内容を更新する
かどうかが判定され、更新する場合にはメモリライトパ
ルス信号がセレクタ５２５を通して学習ＲＡＭ５０２に
与えられる。それと同時にＳＴ＆ＭＰＳ生成部５０３に
て該学習ＲＡＭ５０２に新たに格納するデータＮＳＴ＆
ＮＭＰＳが前記ＳＴ＆ＭＰＳに基づいて生成される。

【００１７】学習ＲＡＭ５０２から出力されたＳＴ＆Ｍ
ＰＳの内、算術演算部５０１ではＳＴがＬＳＺ（劣勢シ
ンボルのサイズ；確率推定値）に変換されて、算術演算
に使用される。尚、本例では予測状態ＳＴを使って制御
を行っているが、学習ＲＡＭ５０２にＬＳＺそのものを
記憶するようにしても構わない。図１３に従来知られて
いる符号化の処理フローの概略を、図１５にＪＢＩＧの
符号化アルゴリズムの処理”ＥＮＣＯＤＥ”の一般的な
フローチャートを示す。以下、図１３と図１５とを用い
て従来の符号化動作を説明する。ここで、Ａはインタバ
ルサイズのレジスタ、Ｃはコードレジスタである。

【００１８】ステップ１９００は読み出し処理であり、
学習ＲＡＭ５０２から符号化画素に対応する予測状態Ｓ
Ｔと予測シンボルＭＰＳの読み出しを行う。読み出し処
理の際、入力されるアドレスは、符号化対象画素ＰＩＸ
の周囲の参照画素群から生成した値であり、参照する範
囲の形状をテンプレートという。ＪＢＩＧ符号化に用い
られるテンプレートの一例を、図１４に示す。この例で
は、２０１０が符号化対象画素であり、２０００から２
００９までの１０個の画素が参照画素群にあたる。これ
ら１０個の画素の色を１０ビットの２進数に対応させた
ものを、コンテキストＣＸという。従って、１０ビット
のテンプレートの場合、コンテキストの値は０から１０
２３までの１０２４通りの値を取りうることになる。

【００１９】ステップ１９０１の確率推定値デコード処
理は、ステップ１９００において読み出されたＳＴを、
劣勢シンボルの出現確率に比例する確率推定値ＬＳＺに
変換する。次に、ＰＩＸ，ＭＰＳ，ＬＳＺを用いて算術
演算が行われる。ＪＢＩＧ符号化では、各々のコンテキ
ストごとに決定しているＬＳＺ，ＭＰＳを、符号化を行
っていく過程で適応的に更新していかなければならな
い。ステップ１９０２においては、演算αの結果から、
この更新処理を行う必要があるかどうかを判定する。こ
の処理は、図１５のステップ２１００，２１０２及び２
１０１ａ，ｂの処理の（Ａ−ＬＳＺ）の計算部分に対応
する。すなわち、更新処理は、ＰＩＸ＝ＭＰＸでない場
合、あるいは（Ａ−ＬＳＺ）の結果が０ｘ８０００未満
となった場合に、実行される。更新処理が選択される
と、ステップ１９０３で演算β及び書き込み処理を行
う。

【００２０】ステップ１９０３は、更新処理が必要な場
合に行う処理であり、学習ＲＡＭ５０２への書き込み処
理では、当該コンテキストにおける次なる予測状態ＮＳ
Ｔ及び、次なるＭＰＳであるＮＭＰＳを、学習ＲＡＭ５
０２に書き込む。書き込むアドレスは、読み出し処理に
使用した現処理対象画素のコンテキストである。演算β
は、図１５のステップ２１０３ａ，ｂ、２１０４ａ，
ｂ、２１０９の処理に対応し、書き込み処理は、図１５
のステップ２１０５〜２１０８の処理に対応する。更新
処理が必要ない場合は、演算βと書き込み処理を行わ
ず、ステップ１９０４の演算γを行って次の画素の処理
に移る。演算γは更新処理が必要ない場合に行う演算で
あり、図１５のステップ２１０１ａ，ｂの処理の（Ａ−
ＬＳＺ）の結果をＡレジスタへ代入する部分に対応す
る。

【００２１】

【発明が解決しようとする課題】しかしながら、上記従
来例の符号化及び復号装置では、符号化及び復号処理に
先立って行う学習メモリのクリア処理にある所定の時間
が必要なので、図１−図３のようにバンド単位で符号化
や復号を行う場合には、各バンド毎に学習ＲＡＭのクリ
アを行うための処理時間が必要となり、バンドデータを
連続して符号化処理したり復号処理することが困難とな
り、処理の高速化の制限となっていた。

【００２２】本発明は、上記従来の欠点を除去し、バン
ド単位で符号化や復号を行うように学習ＲＡＭの頻繁な
クリアが必要な場合も、処理の高速化が可能な符号化及
び復号装置とそれを適用した画像処理装置を提供する。

【００２３】

【課題を解決するための手段】この課題を解決するため
に、本発明の符号化及び復号装置は、学習機能を有する
符号化及び復号装置において、学習内容を記憶する複数
の記憶手段と、前記複数の記憶手段の一方を学習状態、
他方を初期化状態とし、該状態を所定の処理毎に切り換
える制御手段とを備えることを特徴とする。ここで、前
記符号化はＪＢＩＧ準拠の予測符号化であって、前記複
数の記憶手段として学習メモリを２組有する。また、前
記所定の処理は、当該予測符号化装置を使用する装置の
処理単位に対応する。

【００２４】叉、本発明の符号化及び復号装置は、学習
機能を有する符号化及び復号装置において、学習内容を
記憶する第１の記憶手段と、符号化を複数のシーケンス
に分割して、現在のシーケンス番号に対応するデータを
記憶する第２の記憶手段と、前記第２の記憶手段に記憶
されたシーケンス番号と処理中の符号化のシーケンス番
号とが異なる場合に、前記第１の記憶手段から読み出さ
れた学習内容の符号化への使用を禁止する制御手段とを
備え、前記第１の記憶手段を初期化することなく、シー
ケンスの進行毎に前記第１の記憶手段の学習内容の初期
化機能を実現することを特徴とする。ここで、前記第２
の記憶手段に記憶されるデータは、シーケンスの進行毎
に反転するデータである。また、前記第２の記憶手段
を、複数番地単位で読み書きする記憶部と読み出したデ
ータを番地毎に分離する手段とから構成する。

【００２５】前記符号化及び復号装置は画像処理装置に
適用され、１ページの画像を複数のバンドに分割して処
理する場合に、前記状態の切り換え又はシーケンスの進
行は、バンドからバンドヘの処理の移行に対応する。
叉、本発明の画像処理装置は、１ページの画像を複数の
バンドに分割し、各バンドを符号化装置により符号化し
て記憶した後に、復号装置により復号して出力する画像
処理装置において、前記符号化及び復号装置が、学習内
容を記憶する複数の記憶手段と、前記複数の記憶手段の
一方を学習状態、他方を初期化状態とし、該状態を所定
の処理毎に切り換える制御手段とを備えることを特徴と
する。

【００２６】叉、本発明の画像処理装置は、１ページの
画像を複数のバンドに分割し、各バンドを符号化装置に
より符号化して記憶した後に、復号装置により復号して
出力する画像処理装置において、前記符号化及び復号装
置が、学習内容を記憶する第１の記憶手段と、符号化を
複数のシーケンスに分割して、現在のシーケンス番号に
対応するデータを記憶する第２の記憶手段と、前記第２
の記憶手段に記憶されたシーケンス番号と処理中の符号
化のシーケンス番号とが異なる場合に、前記第１の記憶
手段から読み出された学習内容の符号化への使用を禁止
する制御手段とを備えることを特徴とする。

【００２７】

【発明の実施の形態】＜第１の実施の形態＞本発明の第
１の実施の形態の符号化及び復号装置を図６に示す。本
実施の形態においては、同一容量の２つの学習ＲＡＭを
用いる。同図において、５０１〜５２５までは、前記図
５に示した従来例における同一番号と同じ機能を果たす
ものであるため、説明を省略する。

【００２８】６０２，６２１，６２３，６２５はそれぞ
れ５０２，５２１，５２３，５２５と同じ機能を有する
ものであり、６０５はバンドが切り替わるごとにＨｉｇ
ｈとＬｏｗとに交互に切り替わるバンド切り替え信号を
入力する端子、６３０は２つの学習ＲＡＭ５０２，６０
２の出力を選択するセレクタである。一番最初の符号化
または復号に先立ちバンド切り替え信号をＨｉｇｈに
し、不図示のリセット信号により、カウンタ５１１をゼ
ロにリセットする。そして、従来例のところで述ペたよ
うに、学習ＲＡＭ５０２をクリアする。このクリア処理
には当然、所定の時間がかかる。該クリア処理終了後、
前記バンド切り替え信号をＬｏｗにして、最初のバンド
の符号化または復号処理を行う。該符号化または復号処
理をしている間に、別の学習ＲＡＭ６０２のクリア処理
を前記学習ＲＡＭ５０２のクリア処理と同じように行
う。

【００２９】１つバンドのデータ量（画素数）は数万〜
数十万画素であるのに対して、学習ＲＡＭの容量は１０
２４番地しかないため、該クリア処理はすぐ終了してし
まう。１つバンドデータをすべて符号化または復号処理
したら、バンド切り替え信号をＬｏｗからＨｉｇｈに替
え、クリア処理済みの学習ＲＡＭ６０２を用いて、次の
バンドの符号化または復号処理を行う。この時、学習Ｒ
ＡＭ５０２のクリア処理を行うのは、当然である。

【００３０】以下同様にして、残りのバンドの符号化ま
たは復号処理を行う。 ＜第２の実施の形態＞次に、本発明の第２の実施の形態
の符号化及び復号装置を図７に示す。本実施の形態にお
いても、第１の実施の形態と同様、同一容量の２つのメ
モリを用いる。但し、１つは従来の学習ＲＡＭであり、
もう１つはバンドシーケンスの番号を記憶するために用
いる。

【００３１】同図において、５０１〜５２５までは、前
記図５に示した従来例における同一番号と同じ機能を果
たすものであるため、説明を省略する。７０１は、これ
までにいくつのバンドを処理したかを示すバンドシーケ
ンス番号を生成するための８ビットのカウンタ、７０２
は、該シーケンス番号を格納するためのバンドシーケン
ス格納メモリで、容量的には上記のごとく、学習ＲＡＭ
５０２と同じである。７０４は、該バンドシーケンス格
納メモリ７０２から読み出した値と前記カウンタ７０１
の出力値とが等しいかどうかを検出する一致検出回路、
７０６は、該一致検出回路７０４の検出結果に基づい
て、学習ＲＡＭ５０２の出力をマスクするマスク回路で
ある。

【００３２】最初のメモリクリアの方法は、従来例に近
く、まず、符号化または復号に先立ち端子５０５にメモ
リクリアモード信号（Ｈｉｇｈ）を入力して、学習ＲＡ
Ｍ５０２のクリアをおこなう。該信号がＨｉｇｈになる
と、セレクタ５２１はカウンタ５１１を選択し、セレク
タ５２３はデータ生成部５１３を選択し、セレクタ５２
５はパルス生成部５１５を選択する。カウンタ５１１は
前記モード信号がＬｏｗの間は、ゼロにリセットされて
おり、該モード信号がＨｉｇｈになるとカウントアップ
動作を行う。該カウンタの値はセレクタ５２１を通し
て、学習ＲＡＭ５０２とバンドシーケンス格納メモリ７
０２とのアドレス端子に与えられ、該２つメモリのすべ
てのアドレスをアクセスする。

【００３３】それと同時に、ゼロデータがデータ生成部
５１３からセレクタ５２３を通して該学習ＲＡＭ５０２
のデータ入力端子に与えられ、一方、不図示のリセット
信号によってゼロにクリアされたカウンタ７０１の出力
値がバンドシーケンス格納メモリ７０２のデータ入力端
子に与えられる。そして、メモリライトパルス信号がパ
ルス生成部５１５で生成され、セレクタ５２５を適して
該学習ＲＡＭ５０２とバンドシーケンス格納メモリ７０
２のライトパルス入力端子に与えられる。

【００３４】以上の動作により、該学習ＲＡＭ５０２と
バンドシーケンス格納メモリ７０２とがすべてクリアさ
れると、一番最初のメモリクリア処理は終了し、端子５
０５から入力されるメモリクリアモード信号はＬｏｗに
なる。本実施の形態の特徴は、これ以降のメモリクリア
の方法にある。簡潔にその内容を表現すると、 （１）実際のメモリクリア処理は最初の１回行うだけ
で、その後はクリア処理をしない。 （２）見かけ上のクリア処理は、マスク回路７０６で学
習ＲＡＭ５０２からの出力をゼロにマスクすることで行
う。 （３）処理するバンドが変わってから初めてアクセスさ
れるアドレスでは、該アドレスで読み出されるシーケン
ス番号（メモリ７０２の出力）と、カウンタ７０１の出
力値（これはバンドが変わった時にカウントアップして
いる）とが一致しないので、一致検出回路７０４の出力
はゼロとなり、上記（２）のように処理される。 （４）ｎ番目のバンドのあるアドレスで１度学習ＲＡＭ
５０２の更新が行なわれると、該アドレスにおけるバン
ドシーケンス格納メモリ７０２の内容がカウンタ７０１
の値に書き換えられるので、それ以降における該アドレ
スの学習ＲＡＭ５０２の出力はマスクされずに有効とな
る。

【００３５】ＪＢＩＧにおける学習ＲＡＭ５０２の容量
は１０２４番地×８ビットであり、メモリ７０２も該容
量と同じであるため、バンドシーケンス番号が２５５以
内に収まっていれば、本実施の形態はまったく問題な
く、上述のごとく実際のメモリクリア処理は最初の１回
行うだけで、その後はクリア処理をしなくても見かけ上
クリアがなされているように見える。

【００３６】本実施の形態は以下に述べる応用が可能で
ある。バンドシーケンス番号が必ず（２^n−１）以下に
なる場合には、カウンタ７０１はｎビット、バンドシー
ケンス格納メモリ７０２のビット幅もｎビットで済む。
ここで、バンドシーケンス番号について少し述べる。１
ページのデータを例えば１６個のバンドに分割し、各バ
ンドを順番に処理し、１バンドにつき１回しか処理しな
ければ、バンドシーケンス番号は０から始まって１５で
終る。しかし、同じ１６個のバンドへの分割でも、一度
符号化したビットマップデータを上書きのために一旦復
号して、上書き後に再度符号化するような処理をおこな
うと、バンドシーケンス番号は１５以内に収まらない。
この場合は、例えば該番号の上限を６３に制限して前記
カウンタ及びメモリのビット幅を６ビットにするという
ことも１つの方法である。

【００３７】＜第３の実施の形態＞本発明の第３の実施
の形態の符号化及び復号装置について述べる。前記第２
の実施の形態の最後で述べたように、１ページのバンド
の個数よりもバンドシーケンス番号が大きくなる場合が
ある。しかし、符号化時と復号時で事情は大きく異な
る。符号化時は前述のように上書き処理を行うとバンド
シーケンス番号はいくらでも大きくなりうる。しかし、
バンドの替わり目で該符号化処理を少しの間停止し、学
習メモリ等のクリア処理を行うことが可能である（尚、
上書きの前に行う復号処理は、上記符号化処理に含まれ
る）。

【００３８】それに対して、復号処理（ＬＢＰ等の画像
出力エンジンに復号データを出力する場合）では、１ペ
ージの一番最初のバンドから順番に復号処理するため、
各バンドは１度しか処理しない。よって、バンドの個数
に対応して、シーケンス番号の最大値が確定する。とこ
ろが、復号処理は、復号データの出力先が画像出力エン
ジンであるため、該復号処理をメモリクリアの都合で停
止することは出来ない。

【００３９】従って、復号処理がとどこおることのない
よう、１ページのバンドの個数に合わせて、前記カウン
タ７０１及びバンドシーケンス格納メモリ７０２のビッ
ト幅を設定する。これにより、該格納メモリの容量を必
要最小限にすることができる。符号化時には、バンドシ
ーケンス番号が前記カウンタ７０１を容易に超すことが
想像される。この場合、カウンタ７０１のビット数をｎ
ビットとすれば、２ⁿ個のバンドを処理するごとに該符
号化処理を少しの間停止して学習メモリ等のクリア処理
を行うことで、符号化処理にも対応する。

【００４０】本実施の形態の符号化及び復号装置を表す
ブロック図は、前記第２の実施の形態を表す図７とほと
んど同じであり、カウンタ７０１とバンドシーケンス格
納メモリ７０２の入出力データのバス幅が、変わるだけ
である。処理タイミング上は少し違いがあり、符号化時
の学習ＲＡＭ等のメモリをクリアする回数が複数回にな
る。それを図８に示す。

【００４１】＜第４の実施の形態＞本発明の第４の実施
の形態の符号化及び復号装置のブロック図を図９に示
す。該ブロック図は、前記第３の実施の形態とほとんど
同じである。しかし、本実施の形態では学習メモリ等の
クリア処理を行う時に、上記符号化処理を少しの間停止
するといったことはせずに、連続して符号化処理ができ
るようにした。

【００４２】そのために、前記学習メモリ等のクリア処
理を上記符号化処理とほぼ平行して行うことができるよ
う、学習ＲＡＭ５０２から読み出してマスク回路７０６
を通したデータを直接該学習ＲＡＭ５０２に書き込める
よう、該データを保持することができるレジスタ８０１
と該データを直接学習ＲＡＭ５０２に入力できるようセ
レクタ８０３、並びに該セレクタ制御信号の入力端子８
０５を設けた。

【００４３】一般的に、ＬＢＰ等の画像出力エンジン
は、主走査１ラインのデータを連続して転送しなければ
ならないが、該ラインとラインとの間には若干の休止期
間がある。その休止期間内に、前記学習ＲＡＭ５０２の
読み出しと書き込みを少しずつ行ない、２^nバンド期間
内にすペてのアドレスを一通りアクセスし、前記バンド
シーケンス格納メモリ７０２を書き換えることにより、
学習ＲＡＭ５０２を見かけ上クリアする。

【００４４】図１０に本実施の形態の処理のタイミング
チャートの例を示す。例えば、ｎ＝６，２^n＝６４とす
ると、学習ＲＡＭ５０２の１６ｍ番地〜１６ｍ＋１５番
地は、バンドシーケンス番号ｍで読み出しと書き込みを
行う。ここで、学習ＲＡＭ５０２の６番地と８７番地が
バンドシーケンス番号３でアクセス（メモリ更新）され
たとする。この時、バンドシーケンス格納メモリ７０２
の６番地と８７番地には、該バンドシーケンス番号３が
格納される。この学習ＲＡＭ５０２の内容は、該バンド
シーケンス番号が３の間はずっと有効である。ところ
が、処理するバンドが替わって、バンドシーケンス番号
及びカウンタ７０１の出力が４になると、６番地と８７
番地の学習ＲＡＭ５０２の内容は、マスク回路７０６で
ゼロにマスクされ、見かけ上クリアされたようになる。

【００４５】やがて、バンドシーケンス番号が５になる
と、該８７番地の値が読み出され、マスク回路７０６で
ゼロにマスクされて書き込まれるので、本当に該番地の
データはゼロクリアされる。一方、６番地の学習ＲＡＭ
５０２の内容はまだクリアされないが、マスク回路７０
６でゼロにマスクされるので、見かけ上はクリアされて
いるような状態が続く。さらに処理が進んでゆき、バン
ドシーケンス番号が６４（これはバンドシーケンス番号
０と等価）になると、該学習ＲＡＭ５０２の６番地の内
容も本当にゼロクリアされる。

【００４６】上記のように、エンジンへの主走査単位の
データ転送の間に生じるわずかなデータ停止期間を利用
して、学習ＲＡＭの内容をクリアする本実施の形態の方
法は、復号時において特に有効なクリア方法であり、該
方法を復号時に用い、符号化時には、前記第３の実施の
形態の方法を用いるのも一つの方法である。 ＜第５の実施の形態＞本発明の第５の実施の形態の符号
化及び復号装置のブロック図を図１１に示す。

【００４７】本実施の形態ではバンドシーケンス格納メ
モリ７０２のビット幅を１ビットとし、実施の形態２〜
４で使用していたカウンタ７０１の替わりに、バンドご
とに出力値が反転するフラグ１００１を用い、一致検出
回路としてＥＸＮＯＲ（exclusive-NOR）１００３を用
いる。本実施の形態は、前記第４の実施の形態において
ｎ＝１とした場合であり、そういう意味では、前記第４
の実施の形態とはとんど同じであるが、ｎ＝１の場合に
は付加すべきハードウェアの規模が最小になるため、こ
れについて詳しく述ベるのは重要なことである。

【００４８】まず、符号化時について述ペる。上述の実
施の形態で述べたように、ｎ＝１の場合には、２バンド
おきに符号化処理を停止し、学習ＲＡＭ等のメモリのク
リアを行うことができる。しかし、２バンドおきに符号
化処理を停止するのは中途半端だと思えば、１バンドお
きに符号化処理を停止し、毎バンドごとに学習ＲＡＭ等
のメモリのクリアを行なってもよい。

【００４９】次に、復号時について述べる。復号処理に
先立ち、まず、学習ＲＡＭ等のメモリをすべてクリアす
る。そして、最初のバンドの復号処理を行う。この時、
フラグ１００１の値は“０”である。最初のバンドの処
理は、前記メモリのクリアが行われているおかげで、他
には何もすることはない。次のバンドになると、フラグ
１００１の出力は“１”になる。これによりＥＸＮＯＲ
１００３の出力は“０”となり、学習ＲＡＭは見かけ上
クリアされたことになる。しかし、次のバンドに替わっ
て、該フラグの出力が“０”に戻るとクリアされたはず
の学習ＲＡＭの内容が復活してしまうので、該フラグの
出力が“１”の間に、本当に該学習ＲＡＭ５０２をクリ
アする必要がある。

【００５０】ここで、１バンドの主走査のライン数が２
５６だとすると、前述のエンジンへのデータ転送休止期
間に４つのアドレスからデータを読み出し書き込む動作
を行なうことができれば、１バンドの間に１０２４番地
すべての学習ＲＡＭ５０２の内容を、該バンドで有効な
データを保存しながら無効なデータをクリアすることが
できる。該クリア処理は、上記バンド以降、バンドが替
わるたびに行う。

【００５１】また、該クリア処理のため学習ＲＡＭ５０
２からデータを読み出した時に、既に該バンドで学習Ｒ
ＡＭの更新がなされたアドレスでは、ＥＸＮＯＲ１００
３の出力が“１”になるため、該出力に基づいて書き込
み動作を省略してもよい。 ＜第６の実施の形態＞本発明の第６の実施の形態の符号
化及び復号装置のブロック図を図１２に示す。本実施の
形態は、前記第５の実施の形態を応用したものである。

【００５２】これまで述べた実施の形態におけるバンド
シーケンス格納メモリには、１つの番地には１つのデー
タしか格納していなかったが、本実施の形態では、１つ
の番地に複数のデータを格納し、その分、該メモリのア
ドレス空間を小さくして、該メモリの全アドレス空間の
アクセスを高速化したものである。図１２に示した例
は、該バンドシーケンス格納メモリ１１０１を１２８番
地×８ビットで構成した場合である（前記第５の実施の
形態では、１０２４番地×１ビットというメモリ構成で
あった）。よって、該バンドシーケンス格納メモリ１１
０１に入力するアドレス信号はこれまでの１０ビットか
ら７ビットになり、残りの３ビットは該バンドシーケン
ス格納メモリ１１０１から読み出した８ビットのデータ
から１ビットを選択するセレクタ１１０３及びデコーダ
１１０４に入力される。該デコーダ１１０４は、該バン
ドシーケンス格納メモリ１１０１に入力する８ビットデ
ータの各々に設けられているセレクタ１１１１〜１１１
８の内、対応するセレクタのみをフラグ１００１の出力
端子に切り替え、その他のセレクタは該バンドシーケン
ス格納メモリ１１０１の出力を選択するような信号を生
成する。バンドシーケンス格納メモリ１１０１の出力を
選択するということは、前のデータを保持するというこ
とである。

【００５３】アドレスが７ビットになったのに対応し
て、該７ビットのアドレス信号のみを切り替えるセレク
タ１１０５や、該７ビットのアドレス信号を（メモリク
リア時に）発生するカウンタ１１０７が付加され、余分
なものが除去されている。本実施の形態の特徴は、上記
バンドシーケンス格納メモリ１１０１の構成以外に、学
習ＲＡＭ５０２の扱い方にある。すなわち、本実施の形
態では、メモリクリア動作において、該学習ＲＡＭ５０
２へのデータの書き込みを一切行わない。もちろん、一
番最初の初期化時にゼロクリアするのはかまわないが、
それすら不要である。

【００５４】以下に、その動作原理について説明する。
本実施の形態のクリア動作の基本は、フラグ１００１の
値がバンドの替わり目で反転する直前に、該フラグ１０
０１の値をバンドシーケンス格納メモリ１１０１のすべ
てのアドレスに格納することである。そうすることで、
該フラグ１００１の値が変わった場合は、バンドシーケ
ンス格納メモリ１１０１の全アドレスにおける内容はフ
ラグ１１０１の値と異なることになるため、見かけ上学
習ＲＡＭ５０２はすペてクリアされていることになる。

【００５５】該処理はフラグ１００１が反転するたび、
すなわち、バンドが切り替わるたびに必要であるが、こ
れまでに比べ該処理は８分の１の処理時間で済み、バン
ドシーケンス格納メモリ１１０１のビット数を増やして
アドレスを減らせば、さらに短くすることが可能であ
る。本実施の形態がすべての場合に適用できるわけでは
ないが、上記格納処理をバンド毎に行うことが出来るよ
うな場合には、大変有効であるといえる。

【００５６】なお、本発明は、ＪＢＩＧ符号化復号処理
に限定されるものではなく、一般的に学習機能を有し、
かつ該学習内容を定期的にリフレッシュあるいは、クリ
アする手段として有効な方法である。なお、本発明は、
複数の機器（例えばホストコンピュータ，インタフェイ
ス機器，リーダ，プリンタなど）から構成されるシステ
ムに適用しても、一つの機器からなる装置（例えば、複
写機，ファクシミリ装置など）に適用してもよい。

【００５７】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体を、システムあるいは装置に供給し、そ
のシステムあるいは装置のコンピュータ（またはＣＰＵ
やＭＰＵ）が記憶媒体に格納されたプログラムコードを
読出し実行することによっても、達成されることは言う
までもない。

【００５８】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。プログラムコードを供給
するための記憶媒体としては、例えば、フロッピディス
ク，ハードディスク，光ディスク，光磁気ディスク，Ｃ
Ｄ−ＲＯＭ，ＣＤ−Ｒ，磁気テープ，不揮発性のメモリ
カード，ＲＯＭなどを用いることができる。

【００５９】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。

【００６０】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。

【００６１】

【発明の効果】本発明により、バンド単位で符号化や復
号を行うように学習ＲＡＭの頻繁なクリアが必要な場合
も、処理の高速化が可能な符号化及び復号装置とそれを
適用した画像処理装置を提供できる。すなわち、ＪＢＩ
Ｇ符号化復号処理に先立って行う学習メモリのクリア処
理に、ある所定の時間が必要であり、バンド単位で符号
化復号を行う場合には、各バンド毎に該学習ＲＡＭのク
リアを行うための処理時間が必要であり、バンドデータ
を連続して符号化復号処理することが従来は困難であっ
た。そこで、本発明では、まず第１に、学習ＲＡＭを２
組持ち、一方を使用中にもう一方をクリアすることで、
上記問題を解決した。第２に、学習ＲＡＭの各アドレス
毎にバンドシーケンス番号を格納するバンドシーケンス
格納メモリとバンドが変わるごとにカウントアップ動作
するカウンタと上記シーケンスとカウンタ値が一致して
いるかどうかを検出する一致検出手段と、該一致検出回
路の出力に基づき、読み出した学習ＲＡＭの内容をマス
クする手段とを設けることにより、前述の学習ＲＡＭの
クリア動作を見かけ上、一瞬で行えるようにすること
で、上記問題を解決した。

【００６２】以上により、従来、バンド毎に学習ＲＡＭ
のクリアを行うための処理時間がない場合にも、きちん
と該学習ＲＡＭのクリアを行うことができるようになっ
た。

【図面の簡単な説明】

【図１】符号化及び復号処理を導入してページメモリの
削減を図った画像処理装置の構成例を示す図である。

【図２】図１の復号部とエンジン部の間に復号部から出
力するビットマップデータを時間的に平滑化するための
ＦＩＦＯを設けた場合の構成例を示す図である。

【図３】図１で復号部からバンドバッファ部ヘビットマ
ップデータを出力するパスを設けた画像処理装置の構成
例を示す図である。

【図４】図３の画像処理装置における描画展開と圧縮伸
張処理のタイミングを示す図である。

【図５】従来のＪＢＩＧ符号化及び復号装置の構成例を
示すブロック図である。

【図６】本発明の第１の実施の形態の符号化及び復号装
置の構成例を示すブロック図である。

【図７】本発明の第２の実施の形態の符号化及び復号装
置の構成例を示すブロック図である。

【図８】本発明の第３の実施の形態の動作を示すタイミ
ングチャート図である。

【図９】本発明の第４の実施の形態の符号化及び復号装
置の構成例を示すブロック図である。

【図１０】本発明の第４の実施の形態の動作を示すタイ
ミングチャート図である。

【図１１】本発明の第５の実施の形態の符号化及び復号
装置の構成例を示すブロック図である。

【図１２】本発明の第６の実施の形態の符号化及び復号
装置の構成例を示すブロック図である。

【図１３】従来例の動作手順の概略を示すフローチャー
トである。

【図１４】テンプレートの構成例を示す図である。

【図１５】ＪＢＩＧの符号化アルゴリズムの処理”ＥＮ
ＣＯＤＥ”の一般的なフローチャートである。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 学習機能を有する符号化及び復号装置に
   おいて、 学習内容を記憶する複数の記憶手段と、 前記複数の記憶手段の一方を学習状態、他方を初期化状
   態とし、該状態を所定の処理毎に切り換える制御手段と
   を備えることを特徴とする符号化及び復号装置。
2. 【請求項２】 前記符号化はＪＢＩＧ準拠の予測符号化
   であって、前記複数の記憶手段として学習メモリを２組
   有することを特徴とする請求項１記載の符号化及び復号
   装置。
3. 【請求項３】 前記所定の処理は、当該予測符号化装置
   を使用する装置の処理単位に対応することを特徴とする
   請求項１記載の符号化及び復号装置。
4. 【請求項４】 学習機能を有する符号化及び復号装置に
   おいて、 学習内容を記憶する第１の記憶手段と、 符号化を複数のシーケンスに分割して、現在のシーケン
   ス番号に対応するデータを記憶する第２の記憶手段と、 前記第２の記憶手段に記憶されたシーケンス番号と処理
   中の符号化のシーケンス番号とが異なる場合に、前記第
   １の記憶手段から読み出された学習内容の符号化への使
   用を禁止する制御手段とを備え、 前記第１の記憶手段を初期化することなく、シーケンス
   の進行毎に前記第１の記憶手段の学習内容の初期化機能
   を実現することを特徴とする符号化及び復号装置。
5. 【請求項５】 前記第２の記憶手段に記憶されるデータ
   は、シーケンスの進行毎に反転するデータであることを
   特徴とする請求項４記載の符号化及び復号装置。
6. 【請求項６】 前記第２の記憶手段を、複数番地単位で
   読み書きする記憶部と読み出したデータを番地毎に分離
   する手段とから構成することを特徴とする請求項４記載
   の符号化及び復号装置。
7. 【請求項７】 前記符号化及び復号装置は画像処理装置
   に適用され、１ページの画像を複数のバンドに分割して
   処理する場合に、前記状態の切り換え又はシーケンスの
   進行は、バンドからバンドへの処理の移行に対応するこ
   とを特徴とする請求項１乃至６のいずれか１つに記載の
   符号化及び復号装置。
8. 【請求項８】 １ページの画像を複数のバンドに分割
   し、各バンドを符号化装置により符号化して記憶した後
   に、復号装置により復号して出力する画像処理装置にお
   いて、 前記符号化及び復号装置が、 学習内容を記憶する複数の記憶手段と、 前記複数の記憶手段の一方を学習状態、他方を初期化状
   態とし、該状態を所定の処理毎に切り換える制御手段と
   を備えることを特徴とする画像処理装置。
9. 【請求項９】 １ページの画像を複数のバンドに分割
   し、各バンドを符号化装置により符号化して記憶した後
   に、復号装置により復号して出力する画像処理装置にお
   いて、 前記符号化及び復号装置が、 学習内容を記憶する第１の記憶手段と、 符号化を複数のシーケンスに分割して、現在のシーケン
   ス番号に対応するデータを記憶する第２の記憶手段と、 前記第２の記憶手段に記憶されたシーケンス番号と処理
   中の符号化のシーケンス番号とが異なる場合に、前記第
   １の記憶手段から読み出された学習内容の符号化への使
   用を禁止する制御手段とを備えることを特徴とする画像
   処理装置。