JP2002077637A - 画像符号化装置及び画像符号化方法 - Google Patents
画像符号化装置及び画像符号化方法Info
- Publication number
- JP2002077637A JP2002077637A JP2000264251A JP2000264251A JP2002077637A JP 2002077637 A JP2002077637 A JP 2002077637A JP 2000264251 A JP2000264251 A JP 2000264251A JP 2000264251 A JP2000264251 A JP 2000264251A JP 2002077637 A JP2002077637 A JP 2002077637A
- Authority
- JP
- Japan
- Prior art keywords
- line
- image data
- coding
- memory
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
- H04N1/411—Bandwidth or redundancy reduction for the transmission or storage or reproduction of two-tone pictures, e.g. black and white pictures
- H04N1/413—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information
- H04N1/417—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information using predictive or differential encoding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/004—Predictors, e.g. intraframe, interframe coding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 JBIG符号化処理の典型的予測判定処理と
適応算術符号化処理をラインメモリを介して非同期に別
々に行うように制御することにより、安価でリアルタイ
ム符号化処理が可能な画像符号化装置及び画像符号化方
法を提供する。 【解決手段】 入力された画像データを格納するライン
メモリ205に格納された画像データを読み出し、入力
された画像データに対してJBIG符号化における典型
的予測判定を行うTP判定部201と、ラインメモリ2
05に格納された画像データを読み出し、適応算術符号
化を行う適応算術符号化部206とによる判定処理と符
号化処理を非同期に別々に行うように、メモリライン制
御部203及びメモリアクセス制御部204が制御す
る。
適応算術符号化処理をラインメモリを介して非同期に別
々に行うように制御することにより、安価でリアルタイ
ム符号化処理が可能な画像符号化装置及び画像符号化方
法を提供する。 【解決手段】 入力された画像データを格納するライン
メモリ205に格納された画像データを読み出し、入力
された画像データに対してJBIG符号化における典型
的予測判定を行うTP判定部201と、ラインメモリ2
05に格納された画像データを読み出し、適応算術符号
化を行う適応算術符号化部206とによる判定処理と符
号化処理を非同期に別々に行うように、メモリライン制
御部203及びメモリアクセス制御部204が制御す
る。
Description
【0001】
【発明の属する技術分野】本発明は、典型的予測を前処
理として用いる適応算術演算によりデータ圧縮を行う画
像符号化装置及び画像符号化方法に関するものである。
理として用いる適応算術演算によりデータ圧縮を行う画
像符号化装置及び画像符号化方法に関するものである。
【0002】
【従来の技術】高効率な2値の静止画像の符号化方式と
してJBIGがITU−TのT.82、T.85勧告と
なっており、近年コピー、プリンタ、ファクシミリ等の
2値の静止画像を扱う分野で広く応用されている。この
符号化方式はエントロピー符号化方式として適応算術符
号演算を用いたものであり、従来のファクシミリなどで
用いられてきたMH、MR、MMRとは異なり、文字・
線画画像に限らず、疑似中間調画像に対しても高能率の
符号化が可能な方式である。
してJBIGがITU−TのT.82、T.85勧告と
なっており、近年コピー、プリンタ、ファクシミリ等の
2値の静止画像を扱う分野で広く応用されている。この
符号化方式はエントロピー符号化方式として適応算術符
号演算を用いたものであり、従来のファクシミリなどで
用いられてきたMH、MR、MMRとは異なり、文字・
線画画像に限らず、疑似中間調画像に対しても高能率の
符号化が可能な方式である。
【0003】しかしながら、この適応算術符号演算は高
能率な符号化方式である一方、符号化する各画素毎に周
囲画素からテンプレートを作成し、このテンプレートの
結果から数直線分割の算術演算を行い、学習テーブルを
更新しなければならないため、MH、MR、MMRで用
いられているランレングスハフマン符号・復号化方式に
比べ、かなり多くの演算を必要とする。
能率な符号化方式である一方、符号化する各画素毎に周
囲画素からテンプレートを作成し、このテンプレートの
結果から数直線分割の算術演算を行い、学習テーブルを
更新しなければならないため、MH、MR、MMRで用
いられているランレングスハフマン符号・復号化方式に
比べ、かなり多くの演算を必要とする。
【0004】そこで、上述のT.82、T.85勧告で
は、このような適応算術符号演算による負荷を軽減させ
るため、TP(典型的予測)処理、DP(差分予測)処
理などの前処理を行い、適応算術演算を行わなければな
らない符号化対象画素を軽減するようにしている。
は、このような適応算術符号演算による負荷を軽減させ
るため、TP(典型的予測)処理、DP(差分予測)処
理などの前処理を行い、適応算術演算を行わなければな
らない符号化対象画素を軽減するようにしている。
【0005】図1は、典型的なシーケンシャル方式のJ
BIG処理のハードウェアブロック図である。この例で
は、適応算術符号演算のテンプレート作成のために3ラ
インのテンプレート参照を行うものである。
BIG処理のハードウェアブロック図である。この例で
は、適応算術符号演算のテンプレート作成のために3ラ
インのテンプレート参照を行うものである。
【0006】同図において、101〜104はラインバ
ッファであり、不図示のクロックに同期して各々1ライ
ン分の画像データを順次更新蓄積するように構成するこ
とで、105のTP判定器、107の適応算術符号器に
対して、符号化対象ライン及びテンプレート作成のため
の参照ラインとして4ライン分の画像データをラインバ
ッファ101〜104から出力する。
ッファであり、不図示のクロックに同期して各々1ライ
ン分の画像データを順次更新蓄積するように構成するこ
とで、105のTP判定器、107の適応算術符号器に
対して、符号化対象ライン及びテンプレート作成のため
の参照ラインとして4ライン分の画像データをラインバ
ッファ101〜104から出力する。
【0007】まず、入力端子100より不図示の転送ク
ロックに同期して1画素/クロックで入力された画像デ
ータはラインバッファ101に格納される。ラインバッ
ファ101では、データが格納されると同時に、既に格
納されている前ラインの画像データを転送クロックに同
期して読み出し、ラインバッファ102に出力する。こ
のラインバッファ102では、ラインバッファ101と
同様に、転送クロックに同期してラインバッファ101
から出力されたデータが格納されると同時に、ラインバ
ッファ102に格納されている前ラインのデータを読み
出し、ラインバッファ103に出力する。このように、
順次各ラインバッファ102、103、104とデータ
を更新し転送していくことで、4ライン分の遅延された
データを各々のメモリから同時に取り出す。尚、この例
では、ラインバッファ102から読み出されるデータが
符号化対象ラインとなる。
ロックに同期して1画素/クロックで入力された画像デ
ータはラインバッファ101に格納される。ラインバッ
ファ101では、データが格納されると同時に、既に格
納されている前ラインの画像データを転送クロックに同
期して読み出し、ラインバッファ102に出力する。こ
のラインバッファ102では、ラインバッファ101と
同様に、転送クロックに同期してラインバッファ101
から出力されたデータが格納されると同時に、ラインバ
ッファ102に格納されている前ラインのデータを読み
出し、ラインバッファ103に出力する。このように、
順次各ラインバッファ102、103、104とデータ
を更新し転送していくことで、4ライン分の遅延された
データを各々のメモリから同時に取り出す。尚、この例
では、ラインバッファ102から読み出されるデータが
符号化対象ラインとなる。
【0008】105はTP(典型的予測)判定器であ
り、ラインバッファ101から読み出されるデータと、
ラインバッファ102から読み出される直上ラインのデ
ータを1ライン分比較することにより、ラインバッファ
101から読み出され、ラインバッファ102に格納さ
れていく1ライン分のデータが典型予測可能かどうかの
判定を行う。ここで、典型予測可能である(LNTPy
=0)、典型予測可能でない(LNTPy=1)の判定
結果は、1ライン分の処理が終了する毎に106のレジ
スタへ出力され、レジスタ値が更新されて保持される。
107は適応算術符号器であり、まずラインバッファ1
02、103、104から読み出される3ライン分のデ
ータを入力し、不図示のシフトレジスタを用いて作成さ
れた符号化対象画素に対応するテンプレートデータを作
成する。このテンプレートデータを用いて符号化対象画
素を適応算術符号演算することで符号データを生成して
出力する。尚、各ラインの先頭では、典型的予測結果を
適応算術符号化するために、レジスタ106に保持され
ているレジスタの値を用いて仮画素を算出し、それに対
する固定のテンプレートを用いて適応算術符号演算を行
い、符号データを生成して出力する。ここでは適応算術
符号演算の詳細は割愛する。
り、ラインバッファ101から読み出されるデータと、
ラインバッファ102から読み出される直上ラインのデ
ータを1ライン分比較することにより、ラインバッファ
101から読み出され、ラインバッファ102に格納さ
れていく1ライン分のデータが典型予測可能かどうかの
判定を行う。ここで、典型予測可能である(LNTPy
=0)、典型予測可能でない(LNTPy=1)の判定
結果は、1ライン分の処理が終了する毎に106のレジ
スタへ出力され、レジスタ値が更新されて保持される。
107は適応算術符号器であり、まずラインバッファ1
02、103、104から読み出される3ライン分のデ
ータを入力し、不図示のシフトレジスタを用いて作成さ
れた符号化対象画素に対応するテンプレートデータを作
成する。このテンプレートデータを用いて符号化対象画
素を適応算術符号演算することで符号データを生成して
出力する。尚、各ラインの先頭では、典型的予測結果を
適応算術符号化するために、レジスタ106に保持され
ているレジスタの値を用いて仮画素を算出し、それに対
する固定のテンプレートを用いて適応算術符号演算を行
い、符号データを生成して出力する。ここでは適応算術
符号演算の詳細は割愛する。
【0009】
【発明が解決しようとする課題】しかしながら、上記従
来例では、図1に示すように、TP(典型的予測)処理
をハードウェアで行う場合、TP処理用に新たに参照ラ
イン用のラインバッファメモリを必要とするため、ハー
ドウェア規模を増加させるという問題があった。更に、
図1に示す例では、ラインバッファメモリ更新処理、T
P判定処理並びに適応算術符号演算処理がすべて同一の
クロックを用いて同期して並列に行われることから、本
来典型的予測可能なことにより符号化対象画素を軽減し
処理の高速化を図ることが可能なTP処理を導入したに
もかかわらず、すべての符号化対象ラインに対して1ラ
インの画素数×クロックの処理時間が必要となるという
問題もあった。
来例では、図1に示すように、TP(典型的予測)処理
をハードウェアで行う場合、TP処理用に新たに参照ラ
イン用のラインバッファメモリを必要とするため、ハー
ドウェア規模を増加させるという問題があった。更に、
図1に示す例では、ラインバッファメモリ更新処理、T
P判定処理並びに適応算術符号演算処理がすべて同一の
クロックを用いて同期して並列に行われることから、本
来典型的予測可能なことにより符号化対象画素を軽減し
処理の高速化を図ることが可能なTP処理を導入したに
もかかわらず、すべての符号化対象ラインに対して1ラ
インの画素数×クロックの処理時間が必要となるという
問題もあった。
【0010】また一方で、スキャナなどに接続される符
号化処理装置では、入力される画像データをリアルタイ
ムに符号化処理する必要もある。この場合には、スキャ
ナの処理クロックと符号器の処理クロックが別々になる
ため、上述のラインバッファの他に新たに処理速度吸収
のためのFIFOバッファがスキャナ部と符号処理部の
間に必要になるため、更に装置が肥大化するという問題
もあった。
号化処理装置では、入力される画像データをリアルタイ
ムに符号化処理する必要もある。この場合には、スキャ
ナの処理クロックと符号器の処理クロックが別々になる
ため、上述のラインバッファの他に新たに処理速度吸収
のためのFIFOバッファがスキャナ部と符号処理部の
間に必要になるため、更に装置が肥大化するという問題
もあった。
【0011】本発明は、上記課題を解決するためになさ
れたもので、JBIG符号化処理の典型的予測判定処理
と適応算術符号化処理をラインメモリを介して非同期に
別々に行うように制御することにより、安価でリアルタ
イム符号化処理が可能な画像符号化装置及び画像符号化
方法を提供することを目的とする。
れたもので、JBIG符号化処理の典型的予測判定処理
と適応算術符号化処理をラインメモリを介して非同期に
別々に行うように制御することにより、安価でリアルタ
イム符号化処理が可能な画像符号化装置及び画像符号化
方法を提供することを目的とする。
【0012】また、本発明の別の目的は、画像メモリを
介して画像データが入力されるように適応算術符号処理
装置が接続された場合に、典型的予測判定処理を算術符
号化に先立ち非同期に高速に処理するように構成するこ
とで、ハードウェアにおいても典型予測可能なラインに
対する処理速度の向上を図ることである。
介して画像データが入力されるように適応算術符号処理
装置が接続された場合に、典型的予測判定処理を算術符
号化に先立ち非同期に高速に処理するように構成するこ
とで、ハードウェアにおいても典型予測可能なラインに
対する処理速度の向上を図ることである。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、本発明の画像符号化装置は、入力された画像データ
を格納する複数のラインメモリと、前記ラインメモリに
格納された画像データを読み出し、入力された画像デー
タに対してJBIG符号化における典型的予測判定を行
う判定手段と、前記複数のラインメモリに格納された画
像データを読み出し、適応算術符号化を行う符号化手段
と、前記判定手段と前記符号化手段との間で前記複数の
ラインメモリへのアクセスを制御する制御手段とを有す
ることを特徴とする。
に、本発明の画像符号化装置は、入力された画像データ
を格納する複数のラインメモリと、前記ラインメモリに
格納された画像データを読み出し、入力された画像デー
タに対してJBIG符号化における典型的予測判定を行
う判定手段と、前記複数のラインメモリに格納された画
像データを読み出し、適応算術符号化を行う符号化手段
と、前記判定手段と前記符号化手段との間で前記複数の
ラインメモリへのアクセスを制御する制御手段とを有す
ることを特徴とする。
【0014】また上記目的を達成するために、本発明の
画像符号化方法は、入力された画像データを格納するた
めの複数のラインメモリへのアクセスを制御する第1の
制御工程と、前記ラインメモリに格納された画像データ
を読み出し、入力された画像データに対してJBIG符
号化における典型的予測判定を行う判定手段によるアク
セスを制御する第2の制御工程と、前記複数のラインメ
モリに格納された画像データを読み出し、適応算術符号
化を行う符号化手段によるアクセスを制御する第3の制
御工程とを有し、前記第1の制御工程は、前記第1及び
第2の制御工程によるアクセスを非同期に行うべく、前
記複数のラインメモリへのアクセスを制御することを特
徴とする。
画像符号化方法は、入力された画像データを格納するた
めの複数のラインメモリへのアクセスを制御する第1の
制御工程と、前記ラインメモリに格納された画像データ
を読み出し、入力された画像データに対してJBIG符
号化における典型的予測判定を行う判定手段によるアク
セスを制御する第2の制御工程と、前記複数のラインメ
モリに格納された画像データを読み出し、適応算術符号
化を行う符号化手段によるアクセスを制御する第3の制
御工程とを有し、前記第1の制御工程は、前記第1及び
第2の制御工程によるアクセスを非同期に行うべく、前
記複数のラインメモリへのアクセスを制御することを特
徴とする。
【0015】
【発明の実施の形態】以下、図面を参照しながら本発明
に係る実施の形態を詳細に説明する。
に係る実施の形態を詳細に説明する。
【0016】まず、従来例で説明したITU−T.85
のシーケンシャルJBIGにおけるTP(典型的予測)
処理について詳細に説明する。シーケンシャルJBIG
では、符号化ラインと直上ラインが一致した場合には、
当該ラインを典型的であるとしてLNTPy=0とす
る。また、符号化ラインと直上ラインが1つの画素でも
異なる場合には、典型的でないとしてLNTPy=1と
する。ここで画像の先頭ラインを符号化する際や、スト
ライプ単位の状態リセットを行うモード(SDRST)
においてストライプの先頭ラインを符号化する際には、
直上ラインを背景カラー(白=0)と仮定して典型的予
測の比較が行われる。
のシーケンシャルJBIGにおけるTP(典型的予測)
処理について詳細に説明する。シーケンシャルJBIG
では、符号化ラインと直上ラインが一致した場合には、
当該ラインを典型的であるとしてLNTPy=0とす
る。また、符号化ラインと直上ラインが1つの画素でも
異なる場合には、典型的でないとしてLNTPy=1と
する。ここで画像の先頭ラインを符号化する際や、スト
ライプ単位の状態リセットを行うモード(SDRST)
においてストライプの先頭ラインを符号化する際には、
直上ラインを背景カラー(白=0)と仮定して典型的予
測の比較が行われる。
【0017】尚、実際の画像の符号・復号化処理は典型
的予測で得られたLNTPyの値を直接使うのではな
く、次式によって求められるSLNTPyを仮画素の値
として適応算術符号・復号化が行われる。
的予測で得られたLNTPyの値を直接使うのではな
く、次式によって求められるSLNTPyを仮画素の値
として適応算術符号・復号化が行われる。
【0018】SLNTPy=!(LNTPy XOR
LNTPy−1) 但し、画像の最上のラインに対してはLNTPy−1=
1とする。また、典型的予測可能なラインに対しては直
上ラインから画像の再構成が可能なため、そのラインに
対してSLNTPyを仮画素とした適応算術符号化のみ
が行われ、そのラインの各画素に対する適応算術符号化
は行われない。
LNTPy−1) 但し、画像の最上のラインに対してはLNTPy−1=
1とする。また、典型的予測可能なラインに対しては直
上ラインから画像の再構成が可能なため、そのラインに
対してSLNTPyを仮画素とした適応算術符号化のみ
が行われ、そのラインの各画素に対する適応算術符号化
は行われない。
【0019】次に、図2乃至図4を参照しながら、本実
施形態における符号化処理について詳細に説明する。
施形態における符号化処理について詳細に説明する。
【0020】図2は、本実施形態における符号化装置の
構成を示すブロック図である。
構成を示すブロック図である。
【0021】不図示のスキャナより画素クロックに同期
して、又は不図示の画像メモリからDMA(ダイレクト
メモリアクセス)により、信号線211を介して入力さ
れる画像データが不図示のシリアルパラレル変換器によ
り、必要ならばラインメモリ205と同じデータ幅(こ
の例では、32ビット)にパッキング処理され、TP
(典型的予測)判定部201に入力される。TP(典型
的予測)判定部201は、上述のパッキング処理された
画像データを入力すると、メモリアクセス制御部204
へラインメモリ205へのアクセス要求を発生する。こ
のアクセス要求に応答して、メモリアクセス制御部20
4はTP(典型的予測)判定部201から32ビットデ
ータバス212を介してラインメモリ205に入力され
る画像データをラインメモリ205に格納し、かつ、入
力される画像データの直上ラインの画像データをライン
メモリ205から読み出し、32ビットデータバス21
2を介してTP(典型的予測)判定部201に画像デー
タを出力するためのメモリアクセスサイクルを発生させ
る。
して、又は不図示の画像メモリからDMA(ダイレクト
メモリアクセス)により、信号線211を介して入力さ
れる画像データが不図示のシリアルパラレル変換器によ
り、必要ならばラインメモリ205と同じデータ幅(こ
の例では、32ビット)にパッキング処理され、TP
(典型的予測)判定部201に入力される。TP(典型
的予測)判定部201は、上述のパッキング処理された
画像データを入力すると、メモリアクセス制御部204
へラインメモリ205へのアクセス要求を発生する。こ
のアクセス要求に応答して、メモリアクセス制御部20
4はTP(典型的予測)判定部201から32ビットデ
ータバス212を介してラインメモリ205に入力され
る画像データをラインメモリ205に格納し、かつ、入
力される画像データの直上ラインの画像データをライン
メモリ205から読み出し、32ビットデータバス21
2を介してTP(典型的予測)判定部201に画像デー
タを出力するためのメモリアクセスサイクルを発生させ
る。
【0022】次に、TP(典型的予測)判定部201
は、順次入力される画像データを32ビットデータバス
212をラインメモリ205に出力すると同時にライン
メモリ205から直上ラインの画像データを読み出し、
入力される画像データと直上の画像データとを比較す
る。1ライン分の画像データの比較が終了したところ
で、入力されているラインが典型的予測可能かどうかの
判定フラグ(LNTPy)を信号線215を介してLN
TP、LNTP0保持部202に出力する。ここで、画
像の先頭ラインやストライプ単位のリセットを行うモー
ドでのストライプ先頭ラインでの、背景色0に対する典
型的予測を行うため、入力される画像データは直上ライ
ンの比較と同時に背景カラー0とも比較され、背景カラ
ー(白=0)に対して典型的予測可能かどうかの判定も
並列して行われる。尚、この並列処理は、符号対象ライ
ンに対してのTP(典型的予測)判定処理と適応算術符
号化処理がラインメモリ205を介して別々のタイミン
グで非同期に行われるために必要となる。
は、順次入力される画像データを32ビットデータバス
212をラインメモリ205に出力すると同時にライン
メモリ205から直上ラインの画像データを読み出し、
入力される画像データと直上の画像データとを比較す
る。1ライン分の画像データの比較が終了したところ
で、入力されているラインが典型的予測可能かどうかの
判定フラグ(LNTPy)を信号線215を介してLN
TP、LNTP0保持部202に出力する。ここで、画
像の先頭ラインやストライプ単位のリセットを行うモー
ドでのストライプ先頭ラインでの、背景色0に対する典
型的予測を行うため、入力される画像データは直上ライ
ンの比較と同時に背景カラー0とも比較され、背景カラ
ー(白=0)に対して典型的予測可能かどうかの判定も
並列して行われる。尚、この並列処理は、符号対象ライ
ンに対してのTP(典型的予測)判定処理と適応算術符
号化処理がラインメモリ205を介して別々のタイミン
グで非同期に行われるために必要となる。
【0023】図3は、TP(典型的予測)判定部201
の詳細な構成を示す図である。同図において、301は
第1の比較器であり、パッキング処理されたデータとラ
インメモリ205から読み出された直上データとを32
ビット単位で比較するものである。302は第2の比較
器であり、パッキング処理されたデータと背景カラー0
とを32ビット単位で比較するものである。303は第
1のレジスタであり、常に1ラインの比較処理を開始す
る際にメモリライン制御部203からのラインスタート
信号により0にクリアされ、第1の比較器301の比較
結果が1ラインの処理の中で一回でも不一致になると1
に更新され、その値を保持する。
の詳細な構成を示す図である。同図において、301は
第1の比較器であり、パッキング処理されたデータとラ
インメモリ205から読み出された直上データとを32
ビット単位で比較するものである。302は第2の比較
器であり、パッキング処理されたデータと背景カラー0
とを32ビット単位で比較するものである。303は第
1のレジスタであり、常に1ラインの比較処理を開始す
る際にメモリライン制御部203からのラインスタート
信号により0にクリアされ、第1の比較器301の比較
結果が1ラインの処理の中で一回でも不一致になると1
に更新され、その値を保持する。
【0024】304は第2のレジスタであり、常に1ラ
インの比較処理を開始する際にメモリライン制御部20
3からのラインスタート信号により0にクリアされ、第
2の比較器302の比較結果が1ラインの処理の中で一
回でも不一致になると1に更新され、その値を保持す
る。第1及び第2のレジスタ303,304の値はそれ
ぞれLNTPy(直上ラインとの比較結果)、LNTP
0y(0との比較結果)として1ライン分の比較処理が
終了した時点で信号線215を介してLNTP、LNT
P0保持部202へ出力される。
インの比較処理を開始する際にメモリライン制御部20
3からのラインスタート信号により0にクリアされ、第
2の比較器302の比較結果が1ラインの処理の中で一
回でも不一致になると1に更新され、その値を保持す
る。第1及び第2のレジスタ303,304の値はそれ
ぞれLNTPy(直上ラインとの比較結果)、LNTP
0y(0との比較結果)として1ライン分の比較処理が
終了した時点で信号線215を介してLNTP、LNT
P0保持部202へ出力される。
【0025】上述の信号線215を介して出力される典
型的予測の判定結果(LNTPy、LNTP0y)のデ
ータセットは、信号線215を介してLNTP、LNT
P0保持部202の不図示のレジスタ群に格納される。
その後、このデータセットは、対応ラインが適応算術符
号化部206で符号化処理される際に信号線218を介
して適応算術符号化部206に出力される。このLNT
P、LNTP0保持部202はメモリライン分割数に相
当するレジスタ群を持ち、TP(典型的予測)判定部2
01から出力されるLNTPy、LNTP0yの各々の
データを、画像データを格納するラインのライン番号に
対応するレジスタセットにそれぞれ保持するものであ
る。また信号線218を介して適応算術符号化部206
にその値を出力する際には、符号化対象ラインに対応す
るライン番号を持つレジスタセットの値が出力される。
これにより、典型的予測処理と符号化ラインとの関連付
けがなされている。
型的予測の判定結果(LNTPy、LNTP0y)のデ
ータセットは、信号線215を介してLNTP、LNT
P0保持部202の不図示のレジスタ群に格納される。
その後、このデータセットは、対応ラインが適応算術符
号化部206で符号化処理される際に信号線218を介
して適応算術符号化部206に出力される。このLNT
P、LNTP0保持部202はメモリライン分割数に相
当するレジスタ群を持ち、TP(典型的予測)判定部2
01から出力されるLNTPy、LNTP0yの各々の
データを、画像データを格納するラインのライン番号に
対応するレジスタセットにそれぞれ保持するものであ
る。また信号線218を介して適応算術符号化部206
にその値を出力する際には、符号化対象ラインに対応す
るライン番号を持つレジスタセットの値が出力される。
これにより、典型的予測処理と符号化ラインとの関連付
けがなされている。
【0026】また、メモリライン制御部203は、図4
に示す(A)〜(D)の矢印が示すように、ラインメモ
リ205のラインメモリ0〜3からの読み出し、書き込
みが行われるようにラインメモリ0〜3へのポインタを
制御する。具体的には、TP(典型的予測)判定部20
1からのアクセスに対しては、図4に示す左側の矢印
(RD,WR)に対応するラインメモリに対してアクセ
スするように、各メモリ領域のラインの先頭を示すポイ
ンタを保持し、また適応算術符号化処理部からのアクセ
スに対しては、同様に右側の矢印(RD,WR)に対応
するラインメモリに対してアクセスするように各メモリ
領域のラインの先頭を示すポインタを保持する。そし
て、メモリアクセス制御部204に対してはアクセスに
応じて各々のポインタの値を出力する。
に示す(A)〜(D)の矢印が示すように、ラインメモ
リ205のラインメモリ0〜3からの読み出し、書き込
みが行われるようにラインメモリ0〜3へのポインタを
制御する。具体的には、TP(典型的予測)判定部20
1からのアクセスに対しては、図4に示す左側の矢印
(RD,WR)に対応するラインメモリに対してアクセ
スするように、各メモリ領域のラインの先頭を示すポイ
ンタを保持し、また適応算術符号化処理部からのアクセ
スに対しては、同様に右側の矢印(RD,WR)に対応
するラインメモリに対してアクセスするように各メモリ
領域のラインの先頭を示すポインタを保持する。そし
て、メモリアクセス制御部204に対してはアクセスに
応じて各々のポインタの値を出力する。
【0027】上述のポインタは1ライン分を処理する毎
に図4に示す(A)〜(D)の矢印のように位置が更新
されることで、適応算術符号化部206からのアクセス
要求に応じて、図4に示す右側の矢印が示すようにライ
ンメモリ0、1、2から順次画像データが読み出され、
適応算術符号化部206に出力される。また同様に、T
P(典型的予測)判定部201からのアクセス要求に応
じて、図4に示す左側の矢印が示すようにラインメモリ
3に信号線211から入力される画像データが書き込ま
れると、次に直上ラインのデータ読み出しのためにライ
ンメモリ2からデータが読み出される。
に図4に示す(A)〜(D)の矢印のように位置が更新
されることで、適応算術符号化部206からのアクセス
要求に応じて、図4に示す右側の矢印が示すようにライ
ンメモリ0、1、2から順次画像データが読み出され、
適応算術符号化部206に出力される。また同様に、T
P(典型的予測)判定部201からのアクセス要求に応
じて、図4に示す左側の矢印が示すようにラインメモリ
3に信号線211から入力される画像データが書き込ま
れると、次に直上ラインのデータ読み出しのためにライ
ンメモリ2からデータが読み出される。
【0028】このように、各ブロックからのアクセス要
求に応答して順次メモリアクセスが行われ、各々1ライ
ン分の処理が終了すると、TP(典型的予測)判定部2
01は信号線216を介してライン終了によるライン更
新要求をメモリライン制御部203に出力する。また適
応算術符号化部206は信号線219を介してライン終
了による更新出力をメモリライン制御部203に出力す
る。信号線216及び219を介した各ブロックからの
ライン更新入力により、各ブロックが1ラインの処理を
終了したことを検知すると、メモリライン制御部203
は続いて図4に示す(B)の矢印が示すようにポインタ
を更新し、各ブロックに対してポインタ更新が終了した
ことを示す応答信号を信号線216、219を介して出
力する。このように1ラインの処理が終了する毎に図4
に示す(B)から(C)へ、更に(C)から(D)へ、
再び(A)へと、ラインメモリ管理のポインタを更新す
るようにポインタを制御することで、ラインメモリ20
5をリングバッファの機能を持ったFIFOメモリとし
て動作させるものである。
求に応答して順次メモリアクセスが行われ、各々1ライ
ン分の処理が終了すると、TP(典型的予測)判定部2
01は信号線216を介してライン終了によるライン更
新要求をメモリライン制御部203に出力する。また適
応算術符号化部206は信号線219を介してライン終
了による更新出力をメモリライン制御部203に出力す
る。信号線216及び219を介した各ブロックからの
ライン更新入力により、各ブロックが1ラインの処理を
終了したことを検知すると、メモリライン制御部203
は続いて図4に示す(B)の矢印が示すようにポインタ
を更新し、各ブロックに対してポインタ更新が終了した
ことを示す応答信号を信号線216、219を介して出
力する。このように1ラインの処理が終了する毎に図4
に示す(B)から(C)へ、更に(C)から(D)へ、
再び(A)へと、ラインメモリ管理のポインタを更新す
るようにポインタを制御することで、ラインメモリ20
5をリングバッファの機能を持ったFIFOメモリとし
て動作させるものである。
【0029】図5は、本実施形態によるメモリライン制
御部203によるTP判定部201及び適応算術符号化
部206のリード・ライトタイミングを示す図である。
御部203によるTP判定部201及び適応算術符号化
部206のリード・ライトタイミングを示す図である。
【0030】尚、TP判定部201と適応算術符号化2
06は、実際には非同期に動作しているため、各ブロッ
クからのライン更新要求が非同期のタイミングで発生す
るが、更新終了の応答信号により先に1ラインの処理を
終了したブロックを待機させることで、ライン単位のア
クセス調停を行い、ラインメモリ205に対するオーバ
ーランやアンダーランを制御することができる。
06は、実際には非同期に動作しているため、各ブロッ
クからのライン更新要求が非同期のタイミングで発生す
るが、更新終了の応答信号により先に1ラインの処理を
終了したブロックを待機させることで、ライン単位のア
クセス調停を行い、ラインメモリ205に対するオーバ
ーランやアンダーランを制御することができる。
【0031】また、メモリアクセス制御部204は、メ
モリライン制御部203から得られる各ラインの先頭を
示すラインのポインタ及びメモリアクセス制御部204
内にある不図示のカウンタ(内部に2個のカウンタを持
ち、各ブロックからのアクセス要求に応じてそれぞれイ
ンクリメントされる)に基づき、ラインメモリ205に
対するアドレスを生成し、TP(典型的予測)判定部2
01及び適応算術符号化部206からのアクセス要求信
号に応答してラインメモリ205へのメモリアクセスサ
イクルを発生させる。
モリライン制御部203から得られる各ラインの先頭を
示すラインのポインタ及びメモリアクセス制御部204
内にある不図示のカウンタ(内部に2個のカウンタを持
ち、各ブロックからのアクセス要求に応じてそれぞれイ
ンクリメントされる)に基づき、ラインメモリ205に
対するアドレスを生成し、TP(典型的予測)判定部2
01及び適応算術符号化部206からのアクセス要求信
号に応答してラインメモリ205へのメモリアクセスサ
イクルを発生させる。
【0032】即ち、信号線217を介したTP(典型的
予測)判定部201からのアクセス要求に対しては、ア
ービトレーションによりTP(典型的予測)判定部20
1に対するメモリアクセス権を得ると、アクセス応答信
号を、信号線216を介してTP(典型的予測)判定部
201に出力し、既に述べたように入力される画像デー
タの書き込みサイクルと直上ラインからの読み出しサイ
クルを発生させる。
予測)判定部201からのアクセス要求に対しては、ア
ービトレーションによりTP(典型的予測)判定部20
1に対するメモリアクセス権を得ると、アクセス応答信
号を、信号線216を介してTP(典型的予測)判定部
201に出力し、既に述べたように入力される画像デー
タの書き込みサイクルと直上ラインからの読み出しサイ
クルを発生させる。
【0033】また、適応算術符号化部206からのアク
セス要求に対しては、アービトレーションにより適応算
術符号化部206に対するメモリアクセス権を得ると、
アクセス応答信号を、信号線219を介して適応算術符
号化部206に出力し、既に述べたように符号化対象ラ
インを含む複数ライン分(この例では3ライン分)の画
像データの読み出しサイクルを発生させる。
セス要求に対しては、アービトレーションにより適応算
術符号化部206に対するメモリアクセス権を得ると、
アクセス応答信号を、信号線219を介して適応算術符
号化部206に出力し、既に述べたように符号化対象ラ
インを含む複数ライン分(この例では3ライン分)の画
像データの読み出しサイクルを発生させる。
【0034】このように、ラインメモリ205を介して
データを授受し、FIFOバッファとしての機能を持た
せることによりTP(典型的予測)判定部201と適応
算術符号化部206とを別々の処理単位で処理させるこ
とが可能となる。
データを授受し、FIFOバッファとしての機能を持た
せることによりTP(典型的予測)判定部201と適応
算術符号化部206とを別々の処理単位で処理させるこ
とが可能となる。
【0035】次に、適応算術符号化部206は、メモリ
ライン制御部203からの応答により1ラインの符号化
開始が許可されると、メモリアクセス制御部204に対
して参照ライン及び符号化対象ラインのデータ読み出し
のためにラインメモリ205に対してアクセス要求を行
う。このアクセス要求により、メモリアクセス制御部2
03でラインメモリ205に対するメモリアクセスサイ
クルが生成され、32ビットのデータバス213を介し
て32ビット×3ラインのデータが読み出され入力され
る。入力されたデータは、不図示の3組のシフトレジス
タの各々に入力される。そして、各シフトレジスタから
符号化対象画素の周囲画素が取り出されテンプレートが
作成される。このテンプレートと符号化対象画素のデー
タにより適応算術符号演算が行われ、信号線214に符
号データが出力される。
ライン制御部203からの応答により1ラインの符号化
開始が許可されると、メモリアクセス制御部204に対
して参照ライン及び符号化対象ラインのデータ読み出し
のためにラインメモリ205に対してアクセス要求を行
う。このアクセス要求により、メモリアクセス制御部2
03でラインメモリ205に対するメモリアクセスサイ
クルが生成され、32ビットのデータバス213を介し
て32ビット×3ラインのデータが読み出され入力され
る。入力されたデータは、不図示の3組のシフトレジス
タの各々に入力される。そして、各シフトレジスタから
符号化対象画素の周囲画素が取り出されテンプレートが
作成される。このテンプレートと符号化対象画素のデー
タにより適応算術符号演算が行われ、信号線214に符
号データが出力される。
【0036】また、各ラインの先頭では、典型的予測に
対する仮画素の符号化のため、LNTP、LNTP0保
持部202より符号化対象ラインに対応するLNTP
y、LNTP0yのデータセットが上述のレジスタ群か
ら選択され読み出される。このデータセットの何れかの
値から所定の計算式に基づき仮画素の値が作成される。
この仮画素及び仮画素に対応する固定のテンプレートに
より典型的予測に対応する仮画素の適応算術符号化が行
われ、同様に信号線214に符号データが出力される。
対する仮画素の符号化のため、LNTP、LNTP0保
持部202より符号化対象ラインに対応するLNTP
y、LNTP0yのデータセットが上述のレジスタ群か
ら選択され読み出される。このデータセットの何れかの
値から所定の計算式に基づき仮画素の値が作成される。
この仮画素及び仮画素に対応する固定のテンプレートに
より典型的予測に対応する仮画素の適応算術符号化が行
われ、同様に信号線214に符号データが出力される。
【0037】これらの符号化されたデータは、信号線2
14のバス幅に合わせたパッキング処理がなされ、不図
示の符号ファイルメモリに格納される。ここで適応算術
符号化部206内にある不図示のストライプ処理毎にリ
セットされるカウンタにより、符号対象ラインがストラ
イプの先頭ラインであるかどうかが判定され、符号化モ
ードがストライプ単位にリセットするモードの場合に
は、ストライプの先頭ラインではLNTP0yの値を、
それ以外の場合にはLNTPyを選択するように制御す
る。尚、LNTPy或いはLNTP0yの値が0の場合
には、符号化対象ラインの符号をこれ以上行う必要がな
いため、ラインメモリ205からのデータ読み出しをス
キップし、メモリライン制御部203に対してポインタ
更新の要求信号を発生し、典型的予測可能なラインに対
する符号化画素の削減を実現し処理の高速化を図る。
14のバス幅に合わせたパッキング処理がなされ、不図
示の符号ファイルメモリに格納される。ここで適応算術
符号化部206内にある不図示のストライプ処理毎にリ
セットされるカウンタにより、符号対象ラインがストラ
イプの先頭ラインであるかどうかが判定され、符号化モ
ードがストライプ単位にリセットするモードの場合に
は、ストライプの先頭ラインではLNTP0yの値を、
それ以外の場合にはLNTPyを選択するように制御す
る。尚、LNTPy或いはLNTP0yの値が0の場合
には、符号化対象ラインの符号をこれ以上行う必要がな
いため、ラインメモリ205からのデータ読み出しをス
キップし、メモリライン制御部203に対してポインタ
更新の要求信号を発生し、典型的予測可能なラインに対
する符号化画素の削減を実現し処理の高速化を図る。
【0038】以上説明したように本実施形態によれば、
典型的予測可能および適応算術符号化部からラインバッ
ファメモリのアクセスを、nビット単位で各ブロックか
らのアクセス要求に基づきライン管理されたメモリアク
セス制御部が行うようにすることで、各々のブロックを
非同期に動作させることができ、当該ラインバッファメ
モリを典型的予測判定及びテンプレート作成のための参
照バッファとして利用すると同時に、入力部と符号部と
の速度吸収用のFIFOとして利用し、装置の簡素化を
図ることが可能となる。また、典型的予測判定を適応算
術符号化処理と別ブロックでnビット単位で行うこと
で、典型的予測可能ラインに対する符号化処理の高速化
を実現することができる。
典型的予測可能および適応算術符号化部からラインバッ
ファメモリのアクセスを、nビット単位で各ブロックか
らのアクセス要求に基づきライン管理されたメモリアク
セス制御部が行うようにすることで、各々のブロックを
非同期に動作させることができ、当該ラインバッファメ
モリを典型的予測判定及びテンプレート作成のための参
照バッファとして利用すると同時に、入力部と符号部と
の速度吸収用のFIFOとして利用し、装置の簡素化を
図ることが可能となる。また、典型的予測判定を適応算
術符号化処理と別ブロックでnビット単位で行うこと
で、典型的予測可能ラインに対する符号化処理の高速化
を実現することができる。
【0039】尚、本発明は複数の機器(例えば、ホスト
コンピュータ,インタフェイス機器,リーダ,プリンタ
など)から構成されるシステムに適用しても、一つの機
器からなる装置(例えば、複写機,ファクシミリ装置な
ど)に適用してもよい。
コンピュータ,インタフェイス機器,リーダ,プリンタ
など)から構成されるシステムに適用しても、一つの機
器からなる装置(例えば、複写機,ファクシミリ装置な
ど)に適用してもよい。
【0040】また、本発明の目的は前述した実施形態の
機能を実現するソフトウェアのプログラムコードを記録
した記憶媒体を、システム或いは装置に供給し、そのシ
ステム或いは装置のコンピュータ(CPU若しくはMP
U)が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、達成されることは言うまでも
ない。
機能を実現するソフトウェアのプログラムコードを記録
した記憶媒体を、システム或いは装置に供給し、そのシ
ステム或いは装置のコンピュータ(CPU若しくはMP
U)が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、達成されることは言うまでも
ない。
【0041】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。
【0042】プログラムコードを供給するための記憶媒
体としては、例えばフロッピー(登録商標)ディスク,
ハードディスク,光ディスク,光磁気ディスク,CD−
ROM,CD−R,磁気テープ,不揮発性のメモリカー
ド,ROMなどを用いることができる。
体としては、例えばフロッピー(登録商標)ディスク,
ハードディスク,光ディスク,光磁気ディスク,CD−
ROM,CD−R,磁気テープ,不揮発性のメモリカー
ド,ROMなどを用いることができる。
【0043】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているOS(オペレ
ーティングシステム)などが実際の処理の一部又は全部
を行い、その処理によって前述した実施形態の機能が実
現される場合も含まれることは言うまでもない。
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているOS(オペレ
ーティングシステム)などが実際の処理の一部又は全部
を行い、その処理によって前述した実施形態の機能が実
現される場合も含まれることは言うまでもない。
【0044】更に、記憶媒体から読出されたプログラム
コードが、コンピュータに挿入された機能拡張ボードや
コンピュータに接続された機能拡張ユニットに備わるメ
モリに書込まれた後、そのプログラムコードの指示に基
づき、その機能拡張ボードや機能拡張ユニットに備わる
CPUなどが実際の処理の一部又は全部を行い、その処
理によって前述した実施形態の機能が実現される場合も
含まれることは言うまでもない。
コードが、コンピュータに挿入された機能拡張ボードや
コンピュータに接続された機能拡張ユニットに備わるメ
モリに書込まれた後、そのプログラムコードの指示に基
づき、その機能拡張ボードや機能拡張ユニットに備わる
CPUなどが実際の処理の一部又は全部を行い、その処
理によって前述した実施形態の機能が実現される場合も
含まれることは言うまでもない。
【0045】
【発明の効果】以上説明したように、本発明によれば、
JBIG符号化処理の典型的予測判定処理と適応算術符
号化処理をラインメモリを介して非同期に別々に行うよ
うに制御することにより、安価でリアルタイム符号化処
理が可能となる。
JBIG符号化処理の典型的予測判定処理と適応算術符
号化処理をラインメモリを介して非同期に別々に行うよ
うに制御することにより、安価でリアルタイム符号化処
理が可能となる。
【図1】シーケンシャル方式のJBIG処理のハードウ
ェアブロック図である。
ェアブロック図である。
【図2】本実施形態における符号化装置の構成を示すブ
ロック図である。
ロック図である。
【図3】図2に示すTP(典型的予測)判定部201の
詳細な構成を示す図である。
詳細な構成を示す図である。
【図4】図2に示すラインメモリ205へのアクセスを
説明するための図である。
説明するための図である。
【図5】本実施形態によるメモリライン制御部203に
よるTP判定部201及び適応算術符号化部206のリ
ード・ライトタイミングを示す図である。
よるTP判定部201及び適応算術符号化部206のリ
ード・ライトタイミングを示す図である。
201 TP(典型的予測)判定部 202 LNTP、LNTP0保持部 203 メモリライン制御部 204 メモリアクセス制御部 205 ラインメモリ 206 適応算術符号化部 301 第1の比較器 302 第2の比較器 303 第1のレジスタ 304 第2のレジスタ
Claims (7)
- 【請求項1】 入力された画像データを格納する複数の
ラインメモリと、 前記ラインメモリに格納された画像データを読み出し、
入力された画像データに対してJBIG符号化における
典型的予測判定を行う判定手段と、 前記複数のラインメモリに格納された画像データを読み
出し、適応算術符号化を行う符号化手段と、 前記判定手段と前記符号化手段との間で前記複数のライ
ンメモリへのアクセスを制御する制御手段とを有するこ
とを特徴とする画像符号化装置。 - 【請求項2】 前記制御手段は、前記判定手段による典
型的予測判定と前記符号化手段による適応算術符号化と
を非同期に行うべく前記複数のラインメモリへのアクセ
スを制御することを特徴とする請求項1に記載の画像符
号化装置。 - 【請求項3】 前記複数のラインメモリは、典型的予測
判定及びテンプレート作成のための参照バッファとして
利用されることを特徴とする請求項1に記載の画像符号
化装置。 - 【請求項4】 前記複数のラインメモリへのアクセス
は、所定のビット単位に行われることを特徴とする請求
項1に記載の画像符号化装置。 - 【請求項5】 前記判定手段は、 前記入力された画像データが前記ラインメモリから読み
出された直上ラインのデータとすべて一致しているか否
かを所定のビット単位に比較し検出するための第1の比
較器と、 前記入力された画像データがすべて0であるか否かを所
定のビット単位に比較し検出するための第2の比較器
と、 前記第1及び第2の比較器の結果を前記複数のラインメ
モリ分保持するためのレジスタ群とを含むことを特徴と
する請求項1に記載の画像符号化装置。 - 【請求項6】 前記符号化手段は、 前記レジスタ群から符号化するラインに対応する前記レ
ジスタの値を読み出し仮画素の値を算出する仮画素算出
手段と、 前記ラインメモリから読み出されるデータからテンプレ
ートを作成するテンプレート生成手段と、 前記仮画素の値及び仮画素に対応するテンプレートもし
くは符号化するデータ及び当該データに対応する前記テ
ンプレートより適応算術符号化処理を行う適応算術符号
化器とを有し、 前記レジスタ群の中の符号化するラインに対応する前記
第1の比較器での結果もしくは前記第2の比較器での結
果の何れかを選択し、その結果に基づき仮画素の値を算
出し適応算術符号化することを特徴とする請求項5に記
載の画像符号化装置。 - 【請求項7】 入力された画像データを格納するための
複数のラインメモリへのアクセスを制御する第1の制御
工程と、 前記ラインメモリに格納された画像データを読み出し、
入力された画像データに対してJBIG符号化における
典型的予測判定を行う判定手段によるアクセスを制御す
る第2の制御工程と、 前記複数のラインメモリに格納された画像データを読み
出し、適応算術符号化を行う符号化手段によるアクセス
を制御する第3の制御工程とを有し、 前記第1の制御工程は、前記第1及び第2の制御工程に
よるアクセスを非同期に行うべく、前記複数のラインメ
モリへのアクセスを制御することを特徴とする画像符号
化方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000264251A JP2002077637A (ja) | 2000-08-31 | 2000-08-31 | 画像符号化装置及び画像符号化方法 |
US09/941,779 US20020024525A1 (en) | 2000-08-31 | 2001-08-30 | Image encoding apparatus and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000264251A JP2002077637A (ja) | 2000-08-31 | 2000-08-31 | 画像符号化装置及び画像符号化方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002077637A true JP2002077637A (ja) | 2002-03-15 |
Family
ID=18751694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000264251A Pending JP2002077637A (ja) | 2000-08-31 | 2000-08-31 | 画像符号化装置及び画像符号化方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20020024525A1 (ja) |
JP (1) | JP2002077637A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013021639A (ja) * | 2011-07-14 | 2013-01-31 | Oki Data Corp | 通信装置及び通信方法 |
US8472730B2 (en) | 2009-02-13 | 2013-06-25 | Fuji Xerox Co., Ltd. | Image communication apparatus and computer readable medium for controlling image communication |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7433522B2 (en) * | 2005-04-15 | 2008-10-07 | Sunplus Technology Co., Ltd. | JBIG coding apparatus and method with low cost, high-performance ping-pong buffer arrangement |
US10158898B2 (en) | 2012-07-26 | 2018-12-18 | Comcast Cable Communications, Llc | Customized options for consumption of content |
US9735803B2 (en) * | 2014-03-05 | 2017-08-15 | Mitsubishi Electric Corporation | Data compression device and data compression method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6757437B1 (en) * | 1994-09-21 | 2004-06-29 | Ricoh Co., Ltd. | Compression/decompression using reversible embedded wavelets |
-
2000
- 2000-08-31 JP JP2000264251A patent/JP2002077637A/ja active Pending
-
2001
- 2001-08-30 US US09/941,779 patent/US20020024525A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8472730B2 (en) | 2009-02-13 | 2013-06-25 | Fuji Xerox Co., Ltd. | Image communication apparatus and computer readable medium for controlling image communication |
JP2013021639A (ja) * | 2011-07-14 | 2013-01-31 | Oki Data Corp | 通信装置及び通信方法 |
Also Published As
Publication number | Publication date |
---|---|
US20020024525A1 (en) | 2002-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4843632A (en) | Compressed image expansion system | |
US20110075943A1 (en) | image processing apparatus | |
JPH1093827A (ja) | 画像処理方法とその装置 | |
JP2004048372A (ja) | 画像処理装置、画像入出力装置、変倍処理方法、及びメモリ制御方法 | |
US7433522B2 (en) | JBIG coding apparatus and method with low cost, high-performance ping-pong buffer arrangement | |
JP2009129448A (ja) | データ処理装置、データ処理方法およびデータ処理システム | |
US4800440A (en) | Digital image signal coding/decoding circuit with buffer memory storing reference line as compression codes | |
JPS63138881A (ja) | Mr符号伸長装置 | |
JP2002077637A (ja) | 画像符号化装置及び画像符号化方法 | |
JP2003174564A (ja) | 画像処理装置、画像処理方法、プログラム、及び記憶媒体 | |
JPH10341437A (ja) | 画像処理方法及び装置 | |
JP2933029B2 (ja) | デジタル信号符号化/復号化回路 | |
EP0558292A1 (en) | Compression/expansion circuit | |
JP3461640B2 (ja) | 算術符号化・復号化装置 | |
JP2002240371A (ja) | 記録装置 | |
JP2899284B2 (ja) | 画像データ符号化装置 | |
JP3161080B2 (ja) | ファクシミリ | |
JPH07184063A (ja) | 2値画像圧縮システム | |
JP2002198823A (ja) | 情報処理装置及び情報処理方法 | |
JP2003078770A (ja) | 画像処理方法及びその装置 | |
JP2551397B2 (ja) | 画像信号符号化システム | |
JP2007235851A (ja) | 画像処理装置、画像処理方法、プログラムおよび記録媒体 | |
JP2001008042A (ja) | 画像データの符号化装置、復号化装置及びそれを用いた画像形成装置 | |
JPH0937046A (ja) | ファクシミリ装置 | |
JPH0265465A (ja) | 画像データ符号化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030804 |