CN101729714B

CN101729714B - 编码装置、解码装置、图像形成装置和方法

Info

Publication number: CN101729714B
Application number: CN2009101459697A
Authority: CN
Inventors: 加藤征史郎; 根本嘉彦; 横濑太郎; 谷口友纪
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2008-10-23
Filing date: 2009-06-15
Publication date: 2013-11-13
Anticipated expiration: 2029-06-15
Also published as: JP2010103748A; US8280177B2; JP5083170B2; CN101729714A; US20100104204A1

Abstract

本发明涉及编码装置、解码装置、图像形成装置和方法。编码装置包括：存储图像数据的第一存储器；与图像数据中的多个目标像素相关的多个第二存储器，各自存储其相关目标像素附近的一个或多个参考像素的像素数据；控制器，使第二存储器存储从图像数据中指定的其相关目标像素附近的一个或多个参考像素的像素数据；多个编码器，利用存储在第二存储器中的目标像素附近的一个或多个参考像素的像素数据来估计目标像素的像素数据，从而对各个目标像素执行编码，其中，这些目标像素在副扫描方向上位置不同，一个目标像素在主扫描方向不与另一个交叠，并且，所述多个编码器使用的全部参考像素的总数据量等于或小于存储在第一存储器的图像数据的一行信息量。

Description

编码装置、解码装置、图像形成装置和方法

技术领域

本发明涉及编码装置、解码装置、图像形成装置和方法。

背景技术

已知如下的图像形成装置的控制单元(控制器)，其通过使得编码和解码并行化来加快处理(例如参见日本特开平(JP-A)10-235945号公报)。在这些控制单元中，将编码器和解码器的数量设定为段(band)的数量，以根据从附近像素而估计的目标像素的值来执行编码和解码。在JP-A10-235945号的技术中，在沿着主扫描方向滑动目标像素和参考像素的同时执行编码和解码。

发明内容

本发明提供一种编码装置、解码装置、图像形成装置和方法，其中减小了用于在并行编码和解码过程中存储参考像素的存储器的容量。

根据发明的一方面，本发明的编码装置包括：第一存储器，其存储图像数据；多个第二存储器，所述多个第二存储器与所述图像数据中的多个目标像素相关联，各个第二存储器存储有其相关联目标像素附近的一个或更多个参考像素的像素数据；控制器，该控制器使得各个第二存储器存储该第二存储器的相关联目标像素附近的所述一个或更多个参考像素的像素数据；以及多个编码器，所述多个编码器通过利用存储在所述多个第二存储器中的各个目标像素附近的所述一个或更多个参考像素的像素数据来对各个相应目标像素的像素数据进行估计，从而对所述多个目标像素中的每一个目标像素执行编码；其中，所述多个目标像素在副扫描方向上具有不同的位置，从而使得一个目标像素在主扫描方向上不与另一个目标像素交叠，并且，所述多个编码器使用的全部参考像素的总数据量等于或小于存储在所述第一存储器中的图像数据的一行的信息量。

根据本发明的编码装置，与单个目标像素需要一行存储器的技术相比较，可以减小用于在对多个目标像素执行并行编码时存储参考像素的存储器的容量。

根据本发明一方面的编码装置可以进一步包括与所述多个编码器中的相应编码器对应设置的多个速度调整单元，这些速度调整单元将由各个编码器编码的像素的数量调整为由编码最小数量的像素的编码器编码的像素的数量，所述最小数量是在给定持续时间内由相应多个编码器中的各个编码器编码的相应像素数量中的最小数量。

根据本发明的编码装置，当在其他相应编码器中的各个编码器中对图像进行编码时所使用的各个第二存储器的相应存储容量是用于适当地在所述其他编码器中进行编码的适当容量。

根据本发明的一方面，本发明的解码装置包括：第一存储器，其存储经编码的图像数据；多个第二存储器，所述多个第二存储器与所述图像数据中的多个目标像素相关联，各个第二存储器存储有其相关联目标像素附近的一个或更多个参考像素的像素数据；控制器，该控制器使得各个第二存储器存储该第二存储器的相关联目标像素附近的所述一个或更多个参考像素的像素数据；以及多个解码器，所述多个解码器通过利用存储在所述多个第二存储器中的各个目标像素附近的所述一个或更多个参考像素的像素数据来对各个相应目标像素的像素数据进行估计，从而对所述多个目标像素中的每一个目标像素执行解码，其中，所述多个目标像素在副扫描方向上具有不同的位置，从而使得一个目标像素在主扫描方向上不与另一个目标像素交叠，并且，所述多个解码器使用的全部参考像素的总数据量等于或小于存储在所述第一存储器中的图像数据的一行的信息量。

根据本发明的解码装置，可以减小用于在执行并行解码时存储参考像素的存储器的容量。

根据本发明一方面的解码装置可以进一步包括与所述多个解码器中的相应解码器对应设置的多个速度调整单元，这些速度调整单元将由各个解码器解码的像素的数量调整为由解码最小数量的像素的解码器解码的像素的数量，所述最小数量是在给定持续时间内由相应多个解码器中的各个解码器解码的相应像素数量中的最小数量。

根据本发明的解码装置，当在其他相应解码器中的各个解码器中对图像进行解码时所使用的各个第二存储器的相应存储容量是用于适当地在所述其他解码器中进行解码的适当容量。

根据本发明一方面的图像形成装置至少设置有根据本发明上述方面之一的编码装置和/或根据本发明上述方面之一的解码装置。

根据本发明的一方面，本发明的编码方法包括以下步骤：存储图像数据；存储所述图像数据中的多个目标像素中的每一个目标像素附近的一个或更多个参考像素的像素数据；并且通过利用各个相应目标像素附近的所述一个或更多个参考像素的像素数据来对所述图像数据中的目标像素的像素数据进行估计，从而对相应目标像素执行编码，其中，所述多个目标像素在副扫描方向上具有不同的位置，从而使得一个目标像素在主扫描方向上不与另一个目标像素交叠，并且，全部参考像素的总数据量等于或小于图像数据的一行的信息量。

根据本发明的一方面，本发明的解码方法包括以下步骤：存储经编码的图像数据中的多个目标像素中的每一个目标像素附近的一个或更多个参考像素的像素数据；存储各个相应目标像素附近的所述一个或更多个参考像素的像素数据；并且通过利用各个相应目标像素附近的所述一个或更多个参考像素的像素数据来对所述图像数据中的目标像素的像素数据进行估计，从而对相应目标像素执行解码，其中，所述多个目标像素在副扫描方向上具有不同的位置，从而使得一个目标像素在主扫描方向上不与另一个目标像素交叠，并且，全部参考像素的总数据量等于或小于图像数据的一行的信息量。

根据本发明的图像形成装置、编码方法和解码方法，与单个目标像素需要一行存储容量的先前技术相比较，可以减小用于在执行并行编码时和执行并行解码时存储参考像素的存储器的容量。

附图说明

将根据以下附图详细描述本发明的示例性实施方式，在附图中：

图1为示出第一示例性实施方式的示意图；

图2为用于说明图像结构的图；

图3为示出在第一示例性实施方式的编码器中执行的编码处理例程(1)的流程图的图；

图4为示出在第一示例性实施方式的编码器中执行的编码处理例程(2)的流程图的图；

图5A和5B为用于说明第一示例性实施方式中的编码和解码的图；

图6为示出在第一示例性实施方式的解码器中执行的解码处理例程(1)的流程图的图；

图7为示出在第一示例性实施方式的解码器中执行的解码处理例程(2)的流程图的图；

图8为示出在第二示例性实施方式的编码器中执行的编码处理例程(3)的流程图的图；

图9A和9B为用于说明第二示例性实施方式中的编码和解码的图；

图10为示出在第二示例性实施方式的解码器中执行的解码处理例程(3)的流程图的图；

图11为示出第三示例性实施方式的示意图；

图12为用于说明第三示例性实施方式中的编码和解码的图；

图13为示出第四示例性实施方式的示意图；和

图14为示出第四示例性实施方式的修改例的示意图。

具体实施方式

第一示例性实施方式

现在将参考附图给出对本发明第一示例性实施方式的描述。在本示例性实施方式中，对本发明在图像形成装置中的应用进行说明，该图像形成装置包括作为编码装置和解码装置的图像处理装置。

如图1所示，根据本示例性实施方式的图像形成装置10设置有图像处理装置12和图像形成单元14，该图像形成单元14在图像形成介质(例如纸张)上形成并输出基于输入的图像数据的图像。

图像处理装置12包括I/F(接口)18、CPU(中央处理器)20、ROM(只读存储器)22、存储器24、展开电路(expansion circuit)26、编码(压缩)部28、解码(解压缩)部30和I/F 32。I/F 18接收从外部PC(个人计算机)16输入的用页面描述语言描述的PDL数据。展开电路26将输入的中间数据展开为位图数据。编码部28设置有N个编码器，即编码器1至编码器N，用于对图像进行编码。解码部30设置有N个解码器，即解码器1至解码器N，用于对经编码的图像进行解码。I/F 32用于将图像数据发送到图像形成单元14。I/F 18、CPU 20、ROM 22、存储器24、展开电路26、编码部28、解码部30和I/F 32全部通过总线34而互相连接。存储器24对应于第一存储器。

编码器1执行以下详细说明的编码(1)。编码器2至N各自执行以下详细说明的编码(2)。编码器2至N中的每一个分别具有采用FIFO(先进先出)协议的移位寄存器2至N。此外，解码器1执行以下详细说明的解码(1)。解码器2至N各自执行以下详细说明的解码(2)。解码器2至N中的每一个分别具有采用FIFO(先进先出)协议的移位寄存器2至N。这些编码器的移位寄存器2至N和解码器的移位寄存器2至N各自具有足够用于相应编码器的编码过程或者相应解码器的解码过程中所使用的参考像素的像素数据的存储容量。具有“足够用于参考像素的像素数据的存储容量”的移位寄存器2至N的总存储容量小于“足够用于一行图像像素的图像数据的存储容量”。例如，如果在相应编码器的编码过程中使用的参考像素的数量为3个像素并且一个像素的图像数据使用8比特，则相应编码器的移位寄存器的存储容量为24(3×8)比特的存储容量。可以使用至少能够存储相应编码器的编码过程中或者相应解码器的解码过程中使用的参考像素的图像数据的任何存储容量，只要编码器的移位寄存器2至N的总存储容量和解码器的移位寄存器2至N的总存储容量小于“足够用于一行图像像素的图像数据的存储容量”即可。编码器的移位寄存器2至N和解码器的移位寄存器2至N对应于第二存储器。

基本程序(例如OS等)存储在作为存储器使用的ROM 22中。ROM22中还存储有用于控制图像形成装置10的运行的控制程序。

CPU 20从ROM 22中读出并且执行程序。各种类型的数据(各种信息)临时存储在存储器24中。

CPU 20例如通过执行控制程序而按照以下方式运行。也就是说，CPU20把要形成的图像的PDL数据(从PC 16输入)转换为中间数据，将经转换的中间数据输入到展开电路26，并且将在展开电路26中展开的位图数据存储在存储器24中。位图数据表示的图像为由多个像素P_{i_j}(i＝1，2，...，R；j＝1，2，....，W)构成的图像，如图2所示。在此，i为表示像素来自哪行的信息，而j为表示像素在行内的位置的信息。

CPU 20将来自存储在存储器24中的位图数据的第一行像素数据(图像数据)发送到编码器1。由此对存储在存储器24中的位图数据所表示的第一行图像进行编码。对于从第二行到第N行中的每一行，CPU 20以类似方式将位图数据的一行像素数据(图像数据)发送到对应的编码器。“将位图数据的一行像素数据(图像数据)发送到对应的编码器”指的是将第K行(K＝1，2，....，N)的一行像素的像素数据发送到编码器K。

然后，在稍后详细描述的各个编码器K(K＝2，3，....，N)中执行的编码中，对于指定的各个目标像素，CPU 20将存储在存储器24的多个图像像素中的与所指定目标像素附近的参考像素对应的像素的像素数据(图像数据)存储在编码器K的移位寄存器K中。具体来说，CPU 20从编码器K(K＝2，3，....，N)接收说明已经将像素P_{i’_j’}(i’＝2，......R；j’＝2，.....W)指定为目标像素的报告。当接收到该报告的时候，CPU 20从存储器24中读出目标像素(像素)P_{i’_j’}附近的参考像素(在本示例性实施方式中，这些像素为像素P_{i’-1_j’-1}、P_{i’-1_j’}、P_{i’-1_j’+1})中的像素P_{i’-1_j’} ₊₁的像素数据，并且将读出的像素P_{i’-1_j’+1}的像素数据存储在移位寄存器K中。移位寄存器用作用于存储在本示例性实施方式的处理中使用的参考像素的存储器。结果，当从编码器K接收到说明已经将像素P_{i’_j’}指定为目标像素的报告时，从存储器24中读出像素P_{i’-1_j’+1}的像素数据，并且将像素P_{i’-1_j’+1}的像素数据用来刷新移位寄存器K。因此，存储在移位寄存器K中的内容从像素P_{i’-1_j’-2}、P_{i’-1_j’-1}、P_{i’-1_j’}的像素数据的存储内容变为像素P_{i’-1_j’-1}、P_{i’-1_j’}、P_{i’-1_j’+1}的像素数据的存储内容。如果将存储器而不是移位寄存器用作用于存储在处理中使用的参考像素的存储器，则当从编码器K接收到说明已经将像素P_{i’_j’}指定为目标像素的结果报告时，可以从存储器24读出本示例性实施方式中的目标像素(像素)P_{i’_j’}附近的参考像素，即像素P_{i’-1_j’-1}、P_{i’-1_j’}、P_{i’-1_j’+1}的像素数据，并且将像素P_{i’-1_j’-1}，P_{i’-1_j’}，P_{i’-1_j’+1}的像素数据存储在存储器中。如果在本示例性实施方式中将像素P_{i’-1_j’}用作目标像素(像素)P_{i’_j’}附近的参考像素，则像素P_{i’-1_j’}的值包括在发送给编码器K的一行像素的像素数据内。因此，在本示例性实施方式中，不需要将该值发送给移位寄存器K。

CPU 20然后将在相应的编码器1至N中的每一个编码器中编码之后的相应图像的像素数据存储在存储器24中。接下来，CPU 20以类似于上述处理的方式，将第(N+1)行的一行像素的图像数据发送给编码器1，将第(N+2)行的一行像素的图像数据发送给编码器2，...，直到将第(N+N)行的一行像素的图像数据发送给编码器N，并且将在各个编码器1至N中编码的相应图像的像素数据存储在存储器24中。CPU 20重复该处理，直到达到位图数据的第一页的最后的第R行。由此将位图数据表示的第一页图像作为编码信息(编码数据)存储在存储器24中，并且对第一页的图像编码。当已经对第一页图像进行了编码之后，CPU 20对第二页执行类似处理，并且以类似方式对所有其他页执行类似处理。由此对存储在存储器24中的位图数据表示的全部页的图像进行编码并将其存储在存储器24中。

为了对存储在存储器24中的编码图像的第一行进行解码，CPU 20将存储在存储器24中的编码图像的第一行的像素的编码值(第一行编码数据)发送给解码器1。以类似方式，CPU 20对于第二行到第N行的每一行，将一行编码图像的像素的编码值(每一行编码数据)发送给对应的解码器。“将一行编码图像的像素的编码值......发送给对应的解码器”指的是将第K行(K＝1，2，....，N)的一行编码数据发送给解码器K。然后，在稍后描述的各个解码器K(K＝2，3，....，N)中执行的解码中，每次指定了另一个解码器(在本示例性实施方式中为解码器K+1)的目标像素时，从由指定解码器K解码的图像像素中，将与由不同于指定解码器K的另一个解码器(在本示例性实施方式中为解码器K+1)解码的指定目标像素附近的参考像素对应的那些像素的像素数据存储在对应解码器K+1的移位寄存器K+1内。具体来说，CPU 20从解码器K+1(K＝1，2，3，......，N-1)接收说明已经将像素P_{i’_j’}(i’＝2，...R；j’＝2，.....W)指定为目标像素的报告。当接收到该报告的时候，CPU 20从解码器K(通过存储器24)接收目标像素(像素)P_{i’_j’}附近的参考像素(在本示例性实施方式中，这些像素为像素P_{i’-1_j’-1}，P_{i’-1_j’}，P_{i’-1_j’+1})中的已经由解码器K解码的像素P_{i’-1_j’+1}的像素数据。然后，将接收到的像素P_{i’-1_j’} ₊₁的像素数据用来刷新解码器K+1的移位寄存器K+1。在本示例性实施方式中，将移位寄存器用作用于存储参考像素的存储器。结果，当从解码器K+1接收到说明已经将像素P_{i’_j’}指定为目标像素的报告时，通过将接收到的像素P_{i’-1_j’+1}的像素数据用来刷新移位寄存器K+1，由此将存储在移位寄存器K+1中的内容从像素P_{i’-1_j’-2}、P_{i’-1_j’-1}、P_{i’-1_j’}的像素数据变为像素P_{i’-1_j’-1}、P_{i’-1_j’}、P_{i’-1_j’+1}的像素数据。如果将存储器而不是移位寄存器用作用于存储参考像素的存储器，则可以设置如下：当从解码器K+1接收到说明已经将像素P_{i’_j’}指定为目标像素的报告时，从解码器K接收本示例性实施方式的目标像素(像素)P_{i’_j’}附近的参考像素(这些像素为P_{i’-1_j’-1}，、P_{i’-1_j’}、P_{i’-1_j’+1})的像素数据，并且将接收到的像素P_{i’-1_j’-1}、P_{i’-1_j’}、P_{i’-1_j’+1}的像素数据存储在存储器中。关于本示例性实施方式中的将像素P_{i’-1_j’}用作目标像素(像素)P_{i’_j’}附近的参考像素的情况，像素P_{i’-1_j’}的值已经包括在发送给编码器K+1的一行像素的图像数据内，因此，在本示例性实施方式中，不需要将该值发送给移位寄存器K+1。

CPU 20然后将由相应解码器1至N中的每一个解码器解码的相应图像的图像数据存储在存储器24中。接下来，以类似于上述处理的方式，将第(N+1)行的一行编码值发送给解码器1，将第(N+2)行的一行编码值发送给解码器2，等等，直到将第(N+N)行的一行编码值发送给解码器N。以与上述处理类似的方式，将在相应解码器1至N中的每一个解码器中解码的像素图像数据存储在存储器24中。CPU 20重复该处理，直到第一页的最后的第R行。由此将第一页图像的解码数据(即第一页的位图数据)存储在存储器24中，并且对第一页的图像进行解码。当已经对第一页的图像解码之后，CPU 20然后对第二页执行类似处理，等等，对所有页执行类似处理。由此对全部页的图像进行解码并将其存储在存储器24中。

CPU 20然后通过I/F 32将存储在存储器24中的全部页的位图数据发送到图像形成单元14。由此从图像形成单元14输出图像形成介质，基于位图数据在所述图像形成介质上形成有图像。

PC 16连接到I/F 18。图像形成单元14连接到I/F 32。

展开电路26将输入的中间数据展开为位图数据。

现在将参考图3、图5A、5B来说明编码器1执行的编码(1)。在图5A、5B中说明了N＝4的示例。

首先在步骤100中，确定是否已经从CPU 20输入一行像素的像素数据(图像数据)。

在步骤100中重复确定处理，直到确定了已经从CPU 20输入一行像素的像素数据(图像数据)。

当在步骤100中确定了已经从CPU 20输入一行像素的像素数据时，例程进行到下一个步骤102。在步骤102处，通过将变量Q的值设定为1而对变量Q初始化。

在接下来的步骤104中，确定变量Q的值是否为1。当在步骤104中确定了变量Q的值为1时，然后例程进行到步骤108。在步骤108中确定变量Q的值是否为一行像素中的像素数量W。由此确定是否已经针对直到一行像素的最后像素W的像素(从第二到第W个像素)而执行了以下详细说明的步骤106中的编码处理。

在步骤108处，当确定了变量Q的值不是W时，则得出结论：尚未针对直到一行像素的最后像素的像素(从第二到第W个像素)重复执行步骤106中的编码处理，并且例程进行到步骤110。

在步骤110处，将变量Q的值递增1。然后例程返回步骤104。

然而，如果在步骤104中确定变量Q的值不是1，则例程进行到步骤106。在步骤106处，将这次输入的行L中的像素中的第Q个像素(这是像素P_{L_Q})指定为目标像素。然后利用目标像素P_{L_Q}附近的参考像素P_{L_Q-1}的像素数据对目标像素P_{L_Q}的像素数据进行估计。从而对指定的目标像素P_{L_Q}的图像进行编码。例程进行到步骤108。

当在步骤108处确定了变量Q的值为W时，则得出结论：已经针对直到一行像素的最后像素的像素(从第二到第W个像素)执行了步骤106中的编码处理，然后结束编码(1)。

现在将参考图4、图5A、5B说明在相应编码器2至N的每一个编码器中执行的编码(2)。

首先在步骤150中，确定是否已经从CPU 20输入一行像素的像素数据(图像数据)。

在步骤150中重复确定处理，直到确定了已经从CPU 20输入一行像素的像素数据(图像数据)。

当在步骤150中确定了已经从CPU 20输入一行像素的像素数据(图像数据)时，例程进行到步骤152。在步骤152处，通过将变量Q的值设定为1而对变量Q初始化。

在接下来的步骤154中，确定变量Q的值是否为1。当在步骤154中确定了变量Q的值为1时，则例程进行到步骤164。在步骤164中确定变量Q的值是否为一行像素中的像素数量W。由此确定是否已经针对直到一行像素的最后像素W的像素(从第二到第W个像素)而执行了以下详细说明的步骤156至162中的编码处理。

在步骤164处，当确定了变量Q的值不是W时，则得出结论：尚未针对直到一行像素的最后像素的像素(从第二到第W个像素)重复执行步骤156至162中的编码处理，例程进行到步骤166。

在步骤166处，将变量Q的值递增1。然后例程返回步骤154。

然而，如果在步骤154中确定了变量Q的值不是1，则例程进行到步骤156。在步骤156处，将这次输入的行L中的像素的第Q(与变量Q的值相同的值)个像素(这是像素P_{L_Q})指定为目标像素。

在接下来的步骤158中，将表示已经将像素P_{L_Q}指定为目标像素的事实的结果报告发送给CPU 20。

在接下来的步骤160中，确定像素P_{L-1_Q-1}、P_{L-1_Q}、P_{L-1_Q+1}的像素数据是否存储在相应编码器的移位寄存器K(K＝2，3，....N)中。重复进行该确定处理，直到确定了像素P_{L-1_Q-1}、P_{L-1_Q}、P_{L-1_Q+1}的像素数据存储在相应编码器的移位寄存器K中。

当在步骤160处确定了像素P_{L-1_Q-1}、P_{L-1_Q}、P_{L-1_Q+1}的像素数据存储在相应编码器的移位寄存器K中时，例程进行到下一个步骤162。

在步骤162处，然后利用目标像素P_{L_Q}附近的参考像素，即像素P_{L_Q-1}的像素数据以及存储在移位寄存器K中的像素P_{L-1_Q-1}、P_{L-1_Q}、P_{L-1_Q+1}的像素数据，对在以上步骤156指定的目标像素P_{L_Q}的像素数据进行估计。由此对目标像素P_{L_Q}的图像进行编码。然后例程进行到步骤164。

然而，当在步骤164中确定了变量Q的值为W的时候，则得出结论：已经针对直到一行像素的最后像素的像素(从第二到第W个像素)执行了步骤156至162中的编码处理，然后结束编码(2)。

接下来将参考图6、图5A、5B说明在解码器1执行的解码(1)。

首先，在步骤200中，确定是否已经从CPU 20输入存储在存储器24中的编码图像的一行像素的值(编码值，即编码数据)。

在步骤200中重复确定处理，直到确定了已经从CPU 20输入存储在存储器24中的编码图像的一行像素的值(一行编码数据(码数据))。

当在步骤200中确定了已经从CPU 20输入存储在存储器24中的编码图像的一行像素的值时，例程进行到接下来的步骤202。在步骤202处，通过将变量Q的值设定为1而对变量Q初始化。

在接下来的步骤204中，确定变量Q的值是否为1。当在步骤204中确定了变量Q的值为1时，例程进行到接下来的步骤208。在步骤208中确定变量Q的值是否为一行像素中的像素数量W。由此确定是否已经针对直到一行像素的最后像素W的像素(从第二到第W个像素)而执行了以下详细说明的步骤206中的解码处理。

当在步骤208处确定了变量Q的值不是W时，得出结论：尚未针对直到一行像素的最后像素的像素(从第二到第W个像素)执行步骤206中的解码处理，例程进行到步骤210。

在步骤210处，将变量Q的值递增1。然后例程返回步骤204。

然而，当在步骤204中确定了变量Q的值不是1时，例程进行到下一个步骤206。在步骤206处，将这次输入的行L中的像素中的第Q个像素(像素P_{L_Q})指定为目标像素。然后，利用指定的目标像素P_{L_Q}的值和目标像素P_{L_Q}附近的参考像素P_{L_Q-1}的像素数据对目标像素P_{L_Q}的图像进行解码。然后例程进行到步骤208。

当在步骤208中确定了变量Q的值为W的时候，则得出结论：已经针对直到一行像素的最后像素的像素(从第二到第W个像素)执行步骤206中的解码处理，结束解码(1)。

现在将参考图7、图5A、5B说明相应解码器2至N中的每一个解码器执行的解码(2)。

首先，在步骤250中，确定是否已经输入了存储在存储器24中的编码图像的一行像素的值(编码值)。

在步骤250中重复确定处理，直到确定了已经从CPU 20输入存储在存储器24中的编码图像的一行像素的值。

当在步骤250中确定了已经从CPU 20输入存储在存储器24中的编码图像的一行像素的值时，例程进行到接下来的步骤252。在步骤252处，通过将变量Q的值设定为1而对变量Q初始化。

在接下来的步骤254中，确定变量Q的值是否为1。当在步骤254中确定了变量Q的值为1时，则例程进行到步骤264。在步骤264中确定变量Q的值是否为一行像素中的像素数量W。由此确定是否已经针对直到一行像素的最后像素W的像素(从第二到第W个像素)而执行了以下详细说明的步骤256至262中的解码处理。

在步骤264处，当确定了变量Q的值不是W时，则得出结论：尚未针对直到一行像素的最后像素的像素(从第二到第W个像素)执行步骤256至262中的解码处理，例程然后进行到步骤266。

在步骤266处，将变量Q的值递增1。然后例程返回步骤254。

然而，如果在步骤254中确定变量Q的值不是1，则例程进行到下一个步骤256。在步骤256处，将这次输入的行L的像素中的第Q(与变量Q的值相同的值)个像素(这是像素P_{L_Q})指定为目标像素。

在接下来的步骤258中，将表示已经将像素P_{L_Q}指定为目标像素的事实的结果报告发送给CPU 20。

在接下来的步骤260中，确定像素P_{L-1_Q-1}、P_{L-1_Q}、P_{L-1_Q+1}的像素数据是否存储在相应解码器的移位寄存器K(K＝2，3，....N)中。重复步骤260中的确定处理，直到确定了像素P_{L-1_Q-1}、P_{L-1_Q}、P_{L-1_Q+1}的像素数据存储在相应解码器的移位寄存器K中。

当在步骤260处确定了像素P_{L-1_Q-1}、P_{L-1_Q}、P_{L-1_Q+1}的像素数据存储在相应解码器的移位寄存器K中时，例程进行到步骤262。

在步骤262处，利用在以上步骤256中指定的目标像素P_{L_Q}的值(编码值)并且利用目标像素P_{L_Q}附近的参考像素，即像素P_{L_Q-1}的像素数据以及存储在移位寄存器K中的像素P_{L-1_Q-1}、P_{L-1_Q}、P_{L-1_Q+1}的像素数据，对目标像素P_{L_Q}的图像进行解码。例程进行到步骤264。

然而，当在步骤264中确定了变量Q的值为W的时候，则得出结论：已经针对直到一行像素的最后像素的像素(从第二到第W个像素)重复执行了步骤256至262中的处理，然后结束解码(2)。

注意：在以上示例中，已经对如下情况进行了说明：在编码(1)、(2)和解码(1)、(2)中，利用目标像素P_{L_Q}附近的参考像素，即像素P_{L_Q-1}的像素数据以及存储在移位寄存器K中的像素P_{L-1_Q-1}、P_{L-1_Q}、P_{L-1_Q+1}的像素数据。然而，结构可以如下：将像素P_{L-1_Q-1}、P_{L-1_Q}、P_{L-1_Q+1}中的至少一个用作目标像素P_{L_Q}附近的参考像素。

如上所述，用作本示例性实施方式的编码装置的图像处理装置12包括：存储器24、移位寄存器2至N、CPU 20及编码器2至N。存储器24为存储由多个像素组成的图像的第一存储器。编码器2至N的移位寄存器2至N中的每一个为第二寄存器，具有至少能够存储图像的目标像素P_{L_Q}附近的参考像素P_{L-1_Q-1}、P_{L-1_Q}、P_{L-1_Q+1}的像素数据的存储容量。CPU 20为控制器，每当在像素编码中指定了目标像素P_{L_Q}时，CPU 20将与指定的目标像素P_{L_Q}附近的参考像素P_{L-1_Q-1}、P_{L-1_Q}、P_{L-1_Q+1}对应的像素的像素数据存储在以上的相应移位寄存器2至N内。编码器是如下的编码器：通过将存储在存储器24中的各个像素依次指定为目标像素P_{L_Q}、并利用存储在以上移位寄存器2至N的所指定目标像素P_{L_Q}附近的参考像素P_{L-1_Q-1}、P_{L-1_Q}、P_{L-1_Q+1}的图像数据对目标像素P_{L_Q}的图像数据进行估计，从而对存储在存储器24中的图像进行编码。

用作本示例性实施方式的解码装置的图像处理装置12包括：存储器24、多个移位寄存器2至N、多个解码器2至N、以及CPU 20。存储器24为存储由多个像素组成的图像的第一存储器。所述多个解码器2至N的所述多个移位寄存器2至N是所述多个第二寄存器，具有至少能够存储图像的目标像素P_{L_Q}附近的参考像素P_{L-1_Q-1}、P_{L-1_Q}、P_{L-1_Q+1}的像素数据的存储容量。所述多个解码器对应于所述多个移位寄存器2至N中的相应移位寄存器而设置，并且是如下的多个解码器：通过将存储在存储器24中的各个像素依次指定为目标像素P_{L_Q}、并利用所指定的目标像素P_{L_Q}的编码值以及存储在对应的相应移位寄存器2至N中的图像数据，从而对存储在存储器24中的图像进行解码。CPU 20为如下的控制器：取出由特定解码器K解码的图像中的与不同于所述特定解码器K的另一解码器K+1的指定目标像素P_{L_Q}附近的参考像素P_{L-1_Q-1}、P_{L-1_Q}、P_{L-1_Q+1}对应的像素的像素数据，并且每当在另一解码器K+1的移位寄存器K+1中指定了目标像素P_{L_Q}时，将所述像素数据存储在移位寄存器K+1中内。

用作编码装置的图像处理装置12也设置有多个移位寄存器2至N和这些移位寄存器所属的对应的多个编码器。用作控制器的CPU 20为多个编码器中的每一个指定不同的目标像素并且执行编码。从而使用多个编码器并行地执行编码。

在用作解码装置的图像处理装置12中，用作控制器的CPU 20为多个解码器1至N中的每一个指定不同的目标像素并且执行解码。从而使用多个解码器并行地执行解码。

此外，将由所述多个编码器1至N处理的目标像素设置为使其在副扫描方向上各自处于彼此不同的位置，并且给定的目标像素在主扫描方向上不会与另一个目标像素交叠。

将由所述多个解码器1至N处理的目标像素设置为使其在副扫描方向上彼此不交叠。

第二示例性实施方式

现在将说明第二示例性实施方式。将相同标号赋予与第一示例性实施方式的构成部件类似的构成部件以及与其类似的处理，并且省略其说明。

在第一示例性实施方式中，在编码器的移位寄存器2至N和解码器的移位寄存器2至N中，在各个编码器和各个解码器的处理中用于参考的参考像素的数量为例如4(3+1)或3个。然而，在本示例性实施方式中，将在编码器2和解码器2中用于参考的参考像素的数量设定为例如4或3个，并且在编码器3和解码器3中用于参考的参考像素的数量为例如7(3*2+1)或6个。即，本示例性实施方式的不同之处为：将编码器K和解码器K(K＝2，3，....N)中用于参考的参考像素的数量设定为((K-1)*3+1)或((K-1)*3)个。在本示例性实施方式中，只要编码器的移位寄存器2至N的全部存储容量以及解码器的移位寄存器2至N的全部存储容量小于“图像的一行像素的图像数据的存储容量”即可，本示例性实施方式也可以在各个编码器和各个解码器中设置有至少能够存储在各个相应编码器的编码中使用或在各个相应解码器的解码中使用的参考像素的图像数据的存储器。

当本示例性实施方式的CPU 20从编码器K(K＝2，3，....，N)接收到说明已经将像素P_{i’_j’}(i’＝2，......R；j’＝2，.....W)指定为目标像素的报告时，CPU 20从存储器24中读出(K-1)个像素的数据，所述(K-1)个像素是像素P_{i’-K+1_j’+1}，P_{i’-K+2_j’+1}，......P_{i’-1_j’+1}(来自目标像素(像素)P_{i’_j’}附近的参考像素之中，在本示例性实施方式中，这些参考像素是(K-1)*3)个像素：P_{i’-K+1_j’-1}，P_{i’-K+1_j’}，P_{i’-K+1_j’+1}，...，P_{i’-1_j’-1}，P_{i’-1_j’}，P_{i’-1_j’+1})。CPU 20将读出的像素P_{i’-jK+1_j’+1}，......P_{i’-1_j’+1}的像素数据存储在移位寄存器K中。在本示例性实施方式中，移位寄存器用作用于存储参考像素的存储器。结果，当CPU 20从编码器K接收到说明已经将像素P_{i’_j’}指定为目标像素的报告时，、从存储器24中读出(K-1)个像素P_{i’-K+1_j’+1}，......P_{i’-1_j’+1}的像素数据，并且将读出的像素P_{i’-K+i_j’} ₊₁，......P_{i’-1_j’+1}的像素数据用来刷新移位寄存器K。由此将存储在移位寄存器K中的内容从像素P_{i’-K+1_j’-2}、P_{i’-K+1_j’-1}、P_{i’-K+1_j’}、.......、P_{i’-1_j’-2}、P_{i’-1_j’-1}、P_{i’-1_j’}的像素数据变为像素P_{i’-K+1_j’-1}、P_{i’-K+1_j’}、P_{i’-K+1_j’+1}、.......、P_{i’-1_j’-1}、P_{i’-1_j’}、P_{i’-1_j’+1}的像素数据。可以将存储器而不是移位寄存器用作用于存储在处理中使用的参考像素的存储器。在这种情况中，当CPU 20从编码器K接收到说明已经将像素P_{i’_j’}指定为目标像素的报告时，CPU20可以从存储器读出目标像素(像素)P_{i’_j’}附近的参考像素(在本示例性实施方式中，为像素P_{i’-K+1_j’-1}，P_{i’-K+1_j’}，P_{i’-K+1_j’+1}，........，P_{i’-1_j’} _-1，P_{i’-1_j’}，P_{i’-1_j’+1})的像素数据，并且将所读出的像素P_{i’-K+1_j’-1}，P_i’ _{-K+1_j’}，P_{i’-K+1_j’+1}，........，P_{i’-1_j’-1}，P_{i’-1_j’}，P_{i’-1_j’+1}的像素数据存储在该存储器中。

当本示例性实施方式的CPU 20从解码器K+1(K＝1，2，3，....N-1)接收到说明已经将像素P_{i’_j’}(i’＝2，......R；j’＝2，.....W)指定为目标像素的报告时，CPU 20从解码器K(通过存储器24)接收(K-1)个像素的像素数据，所述(K-1)个像素是像素P_{i’-K+1_j’+1}，P_{i’-K+2_j’+1}，......P_{i’-1_j’+1}(来自目标像素(像素)P_{i’_j’}附近的参考像素之中，在本示例性实施方式中，这些参考像素是(K-1)*3)个像素：P_{i’-K+1’_j’-1}，P_i’-K+1 _{_j’}，P_{i’-K+1_j’+1}，...，P_{i’-1_j’-1}，P_{i’-1_j’}，P_{i’-1_j’+1})。CPU 20将接收到的像素P_{i’-K+1_j’+1}，.......P_{i’-1_j’+1}的像素数据用来刷新解码器K+1的移位寄存器K+1。结果，当CPU 20从解码器K+1接收到说明已经将像素P_i’ _{_j’}指定为目标像素的报告时，从解码器K接收已经由解码器K解码的像素数据，像素P_{i’-K+1_j’+1}，P_{i’-K+2_j’+1}，.......P_{i’-1_j’+1}的像素数据，并且将接收到的像素P_{i’-K+1_j’+1}，.......P_{i’-1_j’+1}的像素数据用来刷新移位寄存器K+1。因而，存储在移位寄存器K+1中的内容从像素P_{i’-K+1_j’-2}，P_i’- _{K+1_j’-1}，P_{i’-K+1_j’}.......P_{i’-1_j’-2}，P_{i’-1_j’-1}，P_{i’-1_j’}的像素数据变为像素P_{i’-K+1_j’-1}，P_{i’-K+1_j’}，P_{i’-K+1_j’+1}，.......P_{i’-1_j’-1}，P_{i’-1_j’}，P_{i’-1_j’+1}的像素数据。可以将存储器而不是移位寄存器用作用于存储在处理中使用的参考像素的存储器。在这种情况中，当CPU 20从解码器K+1接收到说明已经将像素P_{i’_j’}指定为目标像素的报告时，CPU 20可以从解码器K(通过存储器24)接收目标像素(像素)P_{i’_j’}附近的参考像素(在本示例性实施方式中，这些参考像素为像素P_{i’-K+1_j’-1}，P_{i’-K+1_j’}，P_{i’-K+1_j’+} ₁，........，P_{i’-1_j’-1}，P_{i’-1_j’}，P_{i’-1_j’+1})的像素数据，并且将接收到的像素P_{i’-K+1_j’-1}，P_{i’-K+1_j’}，P_{i’-K+1_j’+1}，.........，P_{i’-1_j’-1}，P_{i’-1_j’}，P_{i’-1_j’} ₊₁的像素数据存储在该存储器中。

现在将参考图8和图9A、9B说明本示例性实施方式中的编码器2至N中的各个编码器中执行的编码(3)。将说明图9A、9B中N＝4的示例。执行步骤161以代替本发明第一示例性实施方式中的步骤160，然后在步骤161之后执行步骤163，接下来在步骤163之后执行步骤164。

在步骤161处，确定像素P_{L-K+1_Q-1}，P_{L-K+1_Q}，P_{L-K+1_Q+1}，...，P_{L-1_Q-1}，P_{L-1_Q}，P_{L-1_Q+1}的像素数据是否存储在相应编码器的移位寄存器K(K＝2，3，....N)中重复步骤161的确定处理，直到确定了像素P_{L-K+1_Q-1}，P_{L-K+1_Q}，P_{L-K+1_Q+1}，...，P_{L-1_Q-1}，P_{L-1_Q}，P_{L-1_Q+1}的像素数据存储在相应编码器的移位寄存器K中。

当在步骤161确定了像素P_{L-K+1_Q-1}，P_{L-K+1_Q}，P_{L-K+1_Q+1}，...，P_{L-1_Q-1}，P_{L-1_Q}，P_{L-1_Q+1}的像素数据存储在相应编码器的移位寄存器K中的时候，例程然后进行到步骤163。

随后，在步骤163处，通过利用目标像素P_{L_Q}附近的参考像素，即像素P_{L_Q-1}的像素数据以及存储在移位寄存器K中的像素P_{L-K+1_Q-1}，P_{L-K+1_Q}，P_{L-K+1_Q+1}，...，P_{L-1_Q-1}，P_{L-1_Q}，P_{L-1_Q+1}的像素数据，对在以上步骤156中指定的目标像素P_{L_Q}的像素数据进行估计，从而对目标像素P_{L_Q}的图像进行编码。例程随后进行到步骤164。注意：在步骤163处，可以通过利用存储在移位寄存器K中的像素P_{L-K+1_Q-1}、P_{L-K+1_Q}、P_{L-K+1_Q+1}、...、P_{L-1_Q-1}、P_{L-1_Q}、P_{L-1_Q+1}的像素数据作为参考像素对在以上步骤156中指定的目标像素P_{L_Q}的像素数据进行估计，从而对目标像素P_{L_Q}的图像进行编码。例程随后进行到步骤164。

现在将参考图10和图9A、9B说明本示例性实施方式中的解码器2至N中的各个解码器中执行的解码(3)。执行步骤261代替本发明第一示例性实施方式中的步骤260，然后在步骤261之后执行步骤263，接下来在步骤263之后执行步骤264。

在步骤261处，确定像素P_{L-K+1_Q-1}，P_{L-K+1_Q}，P_{L-K+1_Q+1}，...，P_{L-1_Q-1}，P_{L-1_Q}，P_{L-1_Q+1}的像素数据是否存储在相应解码器的移位寄存器K(K＝2，3，....N)中。重复步骤261的确定处理，直到确定了像素P_{L-K+1_Q-1}，P_{L-K+1_Q}，P_{L-K+1_Q+1}，...，P_{L-1_Q-1}，P_{L-1_Q}，P_{L-1_Q+1}的像素数据存储在相应解码器的移位寄存器K中。

当在步骤261确定了像素P_{L-K+1_Q-1}，P_{L-K+1_Q}，P_{L-K+1_Q+1}，...，P_{L-1_Q-1}，P_{L-1_Q}，P_{L-1_Q+1}的像素数据存储在相应解码器的移位寄存器中的时候，例程然后进行到步骤263。

随后，在步骤263处，利用在以上步骤256中指定的目标像素P_{L_Q}的值(编码值)，并利用目标像素P_{L_Q}附近的参考像素，即P_{L_Q-1}的像素数据以及存储在移位寄存器K中的像素P_{L-K+1_Q-1}，P_{L-K+1_Q}，P_{L-K+1_Q+1}，...，P_{L-1_Q-1}，P_{L-1_Q}，P_{L-1_Q+1}的像素数据，对目标像素P_{L_Q}的图像进行解码。注意：在步骤263处，可以通过利用存储在移位寄存器K中的像素P_{L-K+1_Q-1}，P_{L-K+1_Q}，P_{L-K+1_Q+1}，...，P_{L-1_Q-1}，P_{L-1_Q}，P_{L-1_Q+1}的像素数据作为参考像素对在以上步骤256中指定的目标像素P_{L_Q}的像素数据进行预测，从而对目标像素P_{L_Q}的图像进行解码。例程然后进行到步骤264。

第三示例性实施方式

现在将说明第三示例性实施方式。在第三示例性实施方式中，如图11所示，编码器1设置有移位寄存器1，并且解码器1设置有移位寄存器1。这些移位寄存器1具有足够用于相应编码器的编码或者相应解码器的解码所使用的参考像素的图像数据的存储容量。这个“足够用于参考像素的图像数据的存储容量”小于“足够用于图像的一行像素的存储容量”。例如，如果在编码器的编码中使用的参考像素数量为3个，并且一个像素的图像数据为8比特，则该编码器的移位寄存器存储容量为24(3*8)位的存储容量。按与第一示例性实施方式和第二示例性实施方式中相同的方式，只要编码器的移位寄存器1和解码器的移位寄存器1小于“足够用于图像的一行像素的存储容量”，就可以是任何至少能够存储编码器编码或解码器解码所使用的参考像素的图像数据的适当存储容量。

在本示例性实施方式中，编码器1执行用于对第一行图像进行编码的编码(1)，从而对第一行图像编码。然而，对第一行之后的其他行：第N+1行、第2N+1行、......(NX+1:X＝1，2，....)执行编码(2)或编码(3)。如图12所示，在编码(2)或编码(3)中使用的参考像素的像素数据为编码器N在上一扫描行到当前扫描行编码并且作为行缓冲器存储在存储器24中的图像的像素数据。

在本示例性实施方式中，如图12所示，当编码器1执行编码(2)或编码(3)的时候，对于在编码器1的编码(2)或编码(3)中指定的目标像素中的每一个，CPU 20将与所指定目标像素附近的参考像素对应的像素的像素数据(图像数据)存储在编码器1的移位寄存器1中。具体来说，当CPU 20从编码器1接收到说明已经将像素P_{i’_j’}(i’＝2，......R；j’＝2，.....W)指定为目标像素的报告时，CPU 20从存储器24中读入目标像素(像素)P_{i’_j’}附近的参考像素(这些参考像素是像素P_{i’-1_j’-1}，P_{i’-1_j’}，P_{i’-1_j’+1})中的像素P_{i’-1_j’+1}的像素数据。然后CPU 20将读入的像素P_{i’-1_j’+1}的像素数据存储在移位寄存器1中。注意：将移位寄存器用作用于存储本示例性实施方式中使用的参考像素的存储器。结果，当CPU 20从编码器1接收到说明已经将像素P_{i’_j’}指定为目标像素的报告时，从存储器24中读出像素P_{i’-1_j’+1}的像素数据，并且将像素P_{i’-1_j’} ₊₁的像素数据用来刷新移位寄存器1。因此，存储在移位寄存器1中的内容从像素P_{i’-1_j’-2}，P_{i’-1_j’-1}，P_{i’-1_j’}的像素数据变为像素P_{i’-1_j’-1}，P_{i’-1_j’}，P_{i’-1_j’+1}的像素数据。如果将存储器而不是移位寄存器用作用于存储在处理中使用的参考像素的存储器，则当从编码器1接收到说明已经将像素P_{i’_j’}指定为目标像素的报告时，可以从存储器24读出本示例性实施方式的目标像素(像素)P_{i’_j’}附近的参考像素(即像素P_{i’-1_j’-1}，P_{i’-1_j’}，P_{i’-1_j’+1})的像素数据，并且将像素P_{i’-1_j’-1}，P_{i’-1_j’}，P_{i’-1_j’+1}的像素数据存储在该存储器中。

在本示例性实施方式中，解码器1执行用于对第一行图像进行解码的解码(1)，从而对第一行图像进行解码。然而，对第一行之后的其他行：N+1行、2N+1行...(NX+1:X＝1，2，....)执行解码(2)或解码(3)。如图12所示，在解码(2)或解码(3)中使用的参考像素的像素数据为解码器N在上一扫描行到当前扫描行解码并作为行缓冲器存储在存储器24中的行的图像的像素数据。

在本示例性实施方式中，如图12所示，当解码器1执行解码(2)或解码(3)的时候，对于不同于给定解码器N的解码器(在本示例性实施方式中为解码器1)指定的各个目标像素，CPU 20将在先前扫描期间由给定解码器N解码的图像中的与另一个解码器(在本示例性实施方式中为解码器1)的指定目标像素附近的参考像素对应的像素的像素数据存储在解码器1的移位寄存器1中。具体来说，当CPU 20接收到说明已经将像素P_{i’_j’}(i’＝2，......R；j’＝2，.....W)指定为目标像素的报告时，CPU 20通过用作行缓冲器的存储器24，从目标像素(像素)P_{i’_j’}附近的参考像素(在本示例性实施方式中，这些参考像素是像素P_{i’-1_j’-1}，P_i’ _{-1_j’}，P_{i’-1_j’+1})中读入由解码器N在先前扫描期间解码的像素P_{i’-1_j’+1}的像素数据。然后CPU 20将读入的像素P_{i’-1_j’+1}的像素数据用于刷新移位寄存器1。因此，存储在移位寄存器1中的内容从像素P_{i’-1_j’-2}，P_{i’-1_j’} _-1，P_{i’-1_j’}的像素数据变为像素P_{i’-1_j’-1}，P_{i’-1_j’}，P_{i’-1_j’+1}的像素数据。如果将存储器而不是移位寄存器用作用于存储参考像素的存储器，则当从解码器1接收到说明已经将像素P_{i’_j’}指定为目标像素的报告时，从存储器24读出本示例性实施方式的目标像素(像素)P_{i’_j’}附近的参考像素(即像素P_{i’-1_j’-1}，P_{i’-1_j’}，P_{i’-1_j’+1})的像素数据，并且将像素P_{i’-1_j’} _-1，P_{i’-1_j’}，P_{i’-1_j’+1}的像素数据存储在存储器中。

第四示例性实施方式

现在将说明第四示例性实施方式。如图13所示，本示例性实施方式的图像形成装置10的图像处理装置12设置有N个单独的DMA(直接存储器存取)控制器1至N，这些DMA控制器1至N与各个相应编码器1至N以及各个相应解码器1至N相关联。每一个DMA控制器连接到总线34。在本示例性实施方式中，代替CPU 20与编码器1至N进行通信的方式，CPU 20与各个编码器1至N之间的各种数据传送是如下进行的：CPU 20将指令发送给各个相应的DMA控制器1至N，并且相应的DMA控制器1至N与相应的编码器1至N进行通信。按类似方式，代替CPU20与解码器1至N进行通信的方式，CPU 20与各个解码器1至N之间的各种数据传送是如下进行的：CPU 20将指令发送给各个相应的DMA控制器1至N，并且对应的DMA控制器与相应的解码器1至N进行通信。

如图13所示，本示例性实施方式的图像处理装置12的各个编码器K(K＝2，3，....N)设置有用于速度缓冲的先进先出缓冲器K(K＝2，3，....N)。从而使得结构如下：通过缓冲器K将从对应的DMA控制器K发送的到达像素数据存储在编码器K的移位寄存器K中。编码器2至N的多个缓冲器2至N被设置如下：按照在给定持续时间T内由编码器2至N中的编码了最小数量像素的编码器所进行编码的像素数量来调整由各个编码器编码的像素数量，所述最小数量是相应的多个编码器2至N中的各个编码器进行编码的相应像素数量中的最小数量。各个解码器K(K＝2，3，....N)也设置有用于速度缓冲(用于速度调整)的先进先出缓冲器K(K＝2，3，....N)，并且使得结构如下：通过缓冲器K将从对应的DMA控制器K发送的到达像素数据存储在解码器K的移位寄存器K中。解码器2至N的多个缓冲器2至N被设置如下：按照在给定持续时间T内由解码器2至N中的解码了最小数量像素的解码器所进行解码的像素数量来调整由各个其他解码器解码的像素数量，所述最小数量是相应的多个解码器2至N中的各个解码器进行解码的相应像素数量中的最小数量。

例如，在第一示例性实施方式的步骤160和步骤260中，并且在第二示例性实施方式的步骤161和步骤201中，确定编码或解码所需要的参考像素的像素数据是否存储在移位寄存器中。然而，在本示例性实施方式中，例如，当该确定结果为否定(也就是处理所需要的参考像素的像素数据没有存储在移位寄存器中)时，则附加地确定相应编码器2至N或者相应解码器2至N中的用于速度调整的FIFO缓冲器是否已经达到其容量。只有在确定了FIFO缓冲器尚未达到其容量的时候，例程才然后从步骤160进行到步骤162，从步骤260进行到步骤262，从步骤161进行到步骤163，或者从步骤261进行到步骤263。

注意：如图14所示，如果编码数据(码数据)设置在存储器24中，则在解码(解压缩处理)中，有必要基本同时地并行读出各行编码数据。因此可以使得结构如下：按行为单位将报头添加到编码数据，从而由对应于各个相应解码器2至N地设置(连接)的相应DMA控制器2至N基本同时地并行读出每一行的编码数据，读出连续的行单元的报头。如果DMA控制器的传送处理的处理速度等于或者大于表示高速度的参考值α，则单个DMA控制器可以对应于全部的并行化解压缩装置。不要求将行单位报头放置在各个行单位的编码数据的报头，可以将这些报头合并为一个并且放置在存储器24中。

在以上各个示例性实施方式中，已经对控制处理程序提前存储(安装)在ROM 22中的模式进行了说明。然而本发明并不限于此。例如，可以将本发明应用于如下模式，例如将控制处理程序提前存储在另一个存储器(例如HDD(硬盘驱动器))的模式、将提供的控制处理程序存储在计算机可读存储介质(例如CD-ROM、DVD-ROM等)的模式、通过有线或无线通信单元来发布控制处理程序的模式、以及其他模式。

Claims

1.一种编码装置，该编码装置包括：

第一存储器，其存储图像数据；

多个第二存储器，所述多个第二存储器与所述图像数据中的多个目标像素相关联，各个第二存储器存储有其相关联目标像素附近的一个或更多个参考像素的像素数据；

控制器，该控制器使得各个第二存储器存储从存储在所述第一存储器中的所述图像数据中指定的该第二存储器的相关联目标像素附近的所述一个或更多个参考像素的像素数据；以及

多个编码器，所述多个编码器通过利用存储在所述多个第二存储器中的各个目标像素附近的所述一个或更多个参考像素的像素数据来对各个相应目标像素的像素数据进行估计，从而对所述多个目标像素中的每一个目标像素执行编码；

其中，所述多个目标像素在副扫描方向上具有不同的位置，从而使得一个目标像素在主扫描方向上不与另一个目标像素交叠，并且，所述多个编码器使用的全部参考像素的总数据量等于或小于存储在所述第一存储器中的图像数据的一行像素的数据量。

2.根据权利要求1所述的编码装置，该编码装置进一步包括与所述多个编码器中的相应编码器对应设置的多个速度调整单元，这些速度调整单元将由各个编码器编码的像素的数量调整为由编码最小数量的像素的编码器编码的像素的数量，所述最小数量是在给定持续时间内由相应多个编码器中的各个编码器编码的相应像素数量中的最小数量。

3.一种解码装置，该解码装置包括：

第一存储器，其存储经编码的图像数据；

多个解码器，所述多个解码器通过利用存储在所述多个第二存储器中的各个目标像素附近的所述一个或更多个参考像素的像素数据来对各个相应目标像素的像素数据进行估计，从而对所述多个目标像素中的每一个目标像素执行解码，

其中，所述多个目标像素在副扫描方向上具有不同的位置，从而使得一个目标像素在主扫描方向上不与另一个目标像素交叠，并且，所述多个解码器使用的全部参考像素的总数据量等于或小于存储在所述第一存储器中的图像数据的一行像素的数据量。

4.根据权利要求3所述的解码装置，该解码装置进一步包括与所述多个解码器中的相应解码器对应设置的多个速度调整单元，这些速度调整单元将由各个解码器解码的像素的数量调整为由解码最小数量的像素的解码器解码的像素的数量，所述最小数量是在给定持续时间内由相应多个解码器中的各个解码器解码的相应像素数量中的最小数量。

5.一种图像形成装置，该图像形成装置至少设置有根据权利要求1或2所述的编码装置和/或根据权利要求3或4所述的解码装置。

6.一种编码方法，该编码方法包括以下步骤：

存储图像数据；

存储所述图像数据中的多个目标像素中的每一个目标像素附近的一个或更多个参考像素的像素数据；以及

通过利用各个相应目标像素附近的所述一个或更多个参考像素的像素数据来对所述图像数据中的目标像素的像素数据进行估计，从而对相应目标像素执行编码，

其中，所述多个目标像素在副扫描方向上具有不同的位置，从而使得一个目标像素在主扫描方向上不与另一个目标像素交叠，并且，全部参考像素的总数据量等于或小于图像数据的一行像素的数据量。

7.一种解码方法，该解码方法包括以下步骤：

存储经编码的图像数据中的多个目标像素中的每一个目标像素附近的一个或更多个参考像素的像素数据；

存储各个相应目标像素附近的所述一个或更多个参考像素的像素数据；以及

通过利用各个相应目标像素附近的所述一个或更多个参考像素的像素数据来对所述图像数据中的目标像素的像素数据进行估计，从而对相应目标像素执行解码，