JP2002204356A - データ処理装置、プロセッサ、及びその制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 ビットデータ、特に多値データのビットプレ
ーンの転送の高速化、効率化を行うこと。 【解決手段】 メモリ５０には、８ビットの多値データ
が１ワードにつき４個ずつ格納されており、４×４＝１
６個の多値データでビットプレーン符号化のひとつの処
理単位（処理ブロック）をなしているとする。メモリ領
域５１では、各多値データ（図５では、データ０乃至デ
ータ１５）の最上位ビット（ビット７）が各多値データ
順に集められて、斜線部で示されるように１箇所にまと
めて格納される。ビット６についても、同様に格納され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、所定のメモリ間で
データ転送を行うデータ処理装置、所定のメモリから所
定のレジスタにデータをロードするプロセッサ、及びそ
の制御方法に関するものである。

【０００２】

【従来の技術】特開平０８−１４９３０８号公報や特開
平０９−０２７７５２号公報に示されるように、画像符
号化の方式としてＷａｖｅｌｅｔ変換後の係数値を、ビ
ットプレーン符号化（ビットプレーン単位でのエントロ
ピー符号化）する方式が提案されており、このような方
式は、ＩＳＯにて標準化の進められているＪＰＥＧ２０
００符号化方式において、採用が予定されている。

【０００３】この画像符号化方式の処理の流れを一般化
して示すと図２のようになる。図２おいて入力画素値２
０は、ひとつひとつの画素の値が複数のビットで表され
る多値データあり、これをＷａｖｅｌｅｔ変換（あるい
はＤＣＴなどの他の変換符号化方式）にて変換符号化
（２１）処理すると、その出力は係数値（２２）とな
る。係数値２２もやはり多値データである。同図では省
略してあるが、必要に応じてこの係数値２２の量子化を
行ってもよい。次にこの係数値２２（もしくは、この係
数値を量子化した結果の量子化値）をビットプレーン単
位でエントロピー符号化（２３）し、符号化データ（２
４）を得る。

【０００４】ビットプレーン符号化においては、入力と
なる多値データを、ビットプレーンを単位として処理し
なければならないため、入力多値データ配列を個々のビ
ットプレーンに分解する処理が論理的には必要となる。
図３は、４×４の４ビット係数値の配列３０を４つのビ
ットプレーン３１，３２，３３，３４に分解する処理の
例を示している。

【０００５】ここで、メモリ上に格納された多値データ
を、符号化プロセッサによって読み込んで（レジスタに
ロードして）ビットプレーン符号化を行う実装を考え
る。

【０００６】メモリのデータバス幅をｗビット、多値デ
ータのビット幅（深さ）をｄビットとし、メモリ上には
ｄビットの多値データが隙間なく順に詰まっているとす
る。

【０００７】符号化プロセッサがこのメモリに対して直
接ロードを行ったとき、１回のロードで読み込めるデー
タｗビットの中には、ｗ／ｄ個分の多値データが含まれ
ているが、ひとつのビットプレーンだけに着目すると、
そのビットプレーンに含まれるビットは、ｗ／ｄビット
だけであり、このビットプレーンを以下の処理に用いる
対象とする場合、残りの（ｗ−ｗ／ｄ）ビットは無駄な
ビットとなる。従って、１枚のビットプレーンに対する
ビットプレーン符号化処理を行うためには、何度もビッ
トプレーンのロードを繰り返し、不要なビットをマスク
して必要なビットを取り出す必要がある。

【０００８】図４に、前述の符号化処理において、符号
化プロセッサのレジスタ幅（１ワード）＝３２ビット、
メモリデータバス幅Ｗ＝３２ビット、多値データのビッ
ト幅ｄ＝８ビットとした場合の例を示す。メモリ４０に
は、８ビットの多値データが１ワードにつき４個ずつ格
納されており、４×４＝１６個の多値データでビットプ
レーン符号化のひとつの処理単位（処理ブロック）をな
しているとする。多値データの最上位ビット（図４の斜
線部）により構成されるビットプレーンをビットプレー
ン符号化処理の対象とする場合を考えると、まず、デー
タ０乃至３の最上位ビット３１、２３，１５，７の４ビ
ットをレジスタ４１にロードするために、メモリ４０の
アドレス０から１ワード分のロード処理を行う。

【０００９】ここで、ロードしたデータ０乃至３のう
ち、ビットプレーン符号化に必要なビットは、上記４ビ
ットのみであり、それ以外のビットデータは不要とな
る。よってこの際、必要となるビットを特定するために
は、レジスタ４１に対してビットマスク処理を行い、必
要なビットを取り出さなくてはいけない。次に、処理ブ
ロック中の次のデータ４乃至７の最上位ビットをロード
するために、メモリ４０のアドレス４からロード処理を
行い、さらに、処理ブロック中の残りのビットをロード
するために、メモリ４０のアドレス８からのロード処理
とアドレス１２からのロード処理を行って、処理ブロッ
ク全体として、４回のロード処理が必要になる。

【００１０】また、最上位ビットのビットプレーンの処
理が終わり、次のビットプレーンの処理に進む場合も、
最上位ビットのビットプレーンの処理と全く同じように
４回のロード処理を行い、レジスタ４１に対してビット
マスク処理を行うことで必要なビットを取り出す。この
処理が全てのビットプレーン（図３では８枚）に対し
て、繰り返される。

【００１１】

【発明が解決しようとする課題】以上の説明による従来
の符号化処理は、符号化プロセッサに多くのロード命令
とビットマスク処理を要求し、ビットプレーン符号化処
理の効率化・高速化を図る際の障害となる。又、以上の
説明による処理をソフトウェアにより実装しても又、そ
の結果は同じである。

【００１２】一方、前述の特開平０８−１４９３０８号
公報や特開平０９−０２７７５２号公報では、ビットプ
レーン符号化の論理的なアルゴリズムについては述べて
いるが、その具体的な実装方法については述べていな
い。

【００１３】本発明は以上の問題点に対して鑑みてなさ
れたものであり、ビットデータ、特に多値データのビッ
トプレーンの転送の高速化、効率化を行うことを目的と
する。

【００１４】

【課題を解決するための手段】本発明の目的を達成する
ために、例えば本発明のデータ処理装置は以下の構成を
備える。すなわち、所定のメモリ間でデータ転送を行う
データ処理装置であって、複数のビットにより構成され
る多値データが第１のメモリに複数存在し、当該複数の
多値データから同一ビットプレーンに属するビットから
なるビットプレーンデータ群を、当該ビットプレーンデ
ータ群単位で第２のメモリにデータ転送する。

【００１５】本発明の目的を達成するために、例えば本
発明のデータ処理装置は以下の構成を備える。すなわ
ち、所定のメモリ間でデータ転送を行うデータ処理装置
であって、複数のビットプレーンデータ群が存在し、各
ビットプレーンデータ群において同一多値データに属す
るビットデータを所定の順番で選択することで、多値デ
ータを生成する。

【００１６】本発明の目的を達成するために、例えば本
発明のプロセッサは以下の構成を備える。すなわち、所
定のメモリから所定のレジスタにデータをロードするプ
ロセッサであって、複数のビットにより構成される多値
データが前記所定のメモリに複数存在し、当該複数の多
値データから同一ビットプレーンに属するビットからな
るビットプレーンデータ群を当該ビットプレーンデータ
群単位で前記所定のレジスタにロードする。

【００１７】

【発明の実施の形態】以下添付図面に従って、本発明を
好適な実施形態に従って詳細に説明する。

【００１８】［第１の実施形態］本実施形態では、多値
データ−ビットプレーンデータ変換機能を備えるＤＭＡ
回路を用いて、ビットプレーン符号化を行うプロセッサ
である符号化プロセッサが入力データ（ビットプレーン
符号化の対象データとなる多値データ）にアクセスする
前に、当該入力データを格納するメモリ上で、多値デー
タからビットプレーンデータの変換を行っておく。

【００１９】図５に、本実施形態におけるＤＭＡ回路が
行う処理について示す。メモリ５０上の多値データの並
びは、図４に示した多値データの並びと全く同一であ
る。本実施形態におけるＤＭＡ回路は、メモリ５０上の
他の領域５１（必ずしもメモリ５０と同一の物理メモリ
である必要はなく、他のメモリであってもよい）に転送
し、その転送の際に、多値データ形式からビットプレー
ンデータへの変換を行う。

【００２０】メモリ領域５１では、各多値データ（図５
では、データ０乃至データ１５）の最上位ビット（ビッ
ト７）が各多値データ順（例えばデータ０，データ１，
データ２、、、の順）に集められて、斜線部で示される
ように１箇所にまとめて格納される。ビット６について
も、同様に格納される。このように、メモリに各ビット
を格納することで、符号化プロセッサは１回のロード処
理で、要求するビットプレーンの全データ（ここでは２
ビットプレーン分（ビット７，６）の全データ）が獲得
できる。このため、図４において問題となった、符号化
プロセッサの処理のオーバヘッドを減らすことができ
る。また、レジスタ５２に示すように、要求するビット
プレーンのデータがひと固まりの形で得られるため、同
一ビットプレーンにおける近傍画素の係数値を一度に得
られ、ＪＰＥＧ２０００などで用いられる近傍画素の係
数値を用いたエントロピー符号化を効率的に実装でき
る。

【００２１】また、以上のＤＭＡ回路を導入して、符号
化プロセッサの負荷が減っても、ＤＭＡ転送のオーバヘ
ッドが追加されるが、符号化プロセッサが他に行ってい
る処理とＤＭＡ転送をうまくオーバーラップさせること
によって、システム（例えば、ビットプレーン符号化を
用いた画像符号化システム）全体としての処理を効率化
・高速化できる。その際、このＤＭＡ回路は、同システ
ムにおいて、メモリ領域間のＤＭＡ転送を行うハードウ
ェアとして実施される。

【００２２】図１に、本実施形態におけるＤＭＡ回路の
概略構成と共に、同回路を含む符号化システムの概略構
成を示す。

【００２３】図１において、メインメモリ１７上にビッ
トプレーン符号化の際、入力データとなる多値データ
が、図４、図５で示した例と同じ形式で格納されてお
り、この多値データを、ＤＭＡ回路１０がデータ変換を
行いながらメインメモリ１７から符号化プロセッサ１９
にとってのローカルメモリ１８に、ビットプレーンデー
タとしてＤＭＡ転送する。ＤＭＡデータ転送は、バス１
６を介して行われるが、同図では単純化して表現されて
おり、これは必ずしも単一のバスであるとは限らない。
（メインメモリと、ローカルメモリ・符号化プロセッサ
が別のバスにあるような場合も想定できる。また、逆に
メインメモリしか存在せず、１７と１８が、ともにメイ
ンメモリ上にある場合も想定できる。） メインメモリ１７からローカルメモリ１８へのデータ変
換のなされ方は、図５に示した例と同じであり、符号化
プロセッサ１９は、ローカルメモリ１８に格納されたビ
ットプレーン単位のデータ（ビットプレーンデータ）を
ロードし、ビットプレーン符号化を行うことができる。

【００２４】ＤＭＡ回路１０の内部構成は同図に示すよ
うに、転送元アドレス制御回路１１、ビット選択書き込
み回路１２、ワードバッファ１３、転送先アドレス制御
回路１４、バスインタフェース回路１５の５つの部分回
路からなる。

【００２５】転送元アドレス制御回路１１は、ＤＭＡ転
送の転送元アドレスを制御する回路であり、転送先への
１回分のデータをワードバッファ１３に満たすため、通
常、複数回のロードをメインメモリ１７に対して発行す
る。図１の例において、ローカルメモリ１８のアドレス
（ｙ＋０）に格納するデータをワードバッファ１３に満
たすためには、メインメモリ１７のアドレス（ｘ＋
０），（ｘ＋４），（ｘ＋８），（ｘ＋１２）の４ワー
ド分のデータが必要であるため、メインメモリ１７に対
し、４回のロードを発行する。

【００２６】ビット選択書き込み回路１２は、転送元ア
ドレス制御回路１１により得られた転送元データ幅分の
データから、必要なビットプレーンに相当するビットを
選択して取り出し、選択されたビットの値をワードバッ
ファ１３に書き込む回路である。

【００２７】具体的に、ビット選択書き込み回路１２が
行う処理について、ローカルメモリ１８のアドレス（ｙ
＋０）に格納するデータをワードバッファ１３に満たす
場合を例に説明する。まず、メインメモリ１７のアドレ
ス（ｘ＋０）のデータ（データ０乃至３）が読み込ま
れ、そのうち、ローカルメモリ１８のアドレス（ｙ＋
０）に格納されるビットプレーン、すなわち、各多値デ
ータ（データ０乃至３）のビット７とビット６がビット
選択書き込み回路１２により取り出され、ワードバッフ
ァ１３に各多値データのビット７、及びビット６の夫々
を集めて格納する。次に、メインメモリ１７のアドレス
（ｘ＋４）のデータが読み込まれ、ビット選択書き込み
回路１２により各多値データのビット７とビット６が取
り出され、ワードバッファ１３に各多値データのビット
７，及びビット６の夫々を集めて、先に格納されたアド
レス（ｘ＋０）からロードされたビット群に隣接して格
納する。メインメモリのアドレス（ｘ＋８）、（ｘ＋１
２）に対しても同じように処理が繰り返され、メインメ
モリ１７のアドレス（ｘ＋１２）に対する処理が終わっ
た時点で、ワードバッファ１３には、ローカルメモリ１
８のアドレス（ｙ＋０）に書き込む値が格納されてい
る。

【００２８】ワードバッファ１３は、転送先（ローカル
メモリ１８）のデータバス幅を持ったデータバッファ
で、転送元（メインメモリ１７）からロードを行うこと
によって集めたビットを格納し、転送元からの複数回の
ロードが完了した時点で、転送先（ローカルメモリ１
８）へ格納するデータを保持している。

【００２９】転送先アドレス制御回路１４は、ワードバ
ッファ１３が格納するデータの転送先のアドレスを制御
する回路である。転送元アドレス制御回路１１が、アド
レス（ｘ＋０）、（ｘ＋４）、（ｘ＋８）、（ｘ＋１
２）へ４回のロードを発行し、ワードバッファ１３に転
送先（ローカルメモリ１８）へ格納するデータの保持が
完了した後に、転送先アドレス制御回路１４は、アドレ
ス（ｙ＋０）への書き込みを発行する。

【００３０】バスインタフェース回路１５は、ＤＭＡ回
路１０のバス１６へのアクセスタイミングを制御する回
路であり、転送元アドレス制御回路１１、転送先アドレ
ス制御回路１４からの要求に従って、実際のデータ転送
をバス上で実行する。

【００３１】図１では、図３、図４において仮定したパ
ラメータ（メモリバス幅３２ビット、多値データのビッ
ト幅８ビットなど）と同じパラメータを用いた際の例を
示してあるが、転送元アドレス制御回路１１の制御方法
や、ビット選択書き込み回路１２のビット選択の仕方、
ローカルメモリ１８へのビットの書き込み方などを可変
パラメータとして設定可能することによって、様々なメ
モリバス幅や多値データのデータ形式、多値データの処
理単位（処理ブロックの大きさ）に対応できるように、
ＤＭＡ回路１０を構成することも可能である。

【００３２】本実施形態におけるＤＭＡ回路及びその方
法は、以上の説明の通り、メインメモリに格納されてい
る各多値データに対して、当該多値データを構成する各
ビット毎にビット群データを生成し、このビット群デー
タ毎にローカルメモリに格納することで、１回のロード
処理で、要求するビットプレーンの全データを獲得する
ことができ、ビットプレーン符号化処理を簡略化するこ
とができると共に、同処理に要する処理時間の短縮化が
可能となる。

【００３３】［第２の実施形態］第１の実施形態で用い
たＤＭＡ回路は、ビットプレーン符号化処理の際に用い
たが、逆方向のビットプレーン復号化処理の際にも、当
該ＤＭＡ回路を用いることができる。本実施形態では、
このＤＭＡ回路を用いた復号システムにおける復号処理
について説明する。

【００３４】一般にビットプレーン復号化処理は、図２
に示したデータの流れを逆方向にたどって処理すること
になる。すなわち、符号化データを、まず、ビットプレ
ーン復号化によって、ビットプレーンデータを生成す
る。この復号化されたビットプレーンデータは、ビット
プレーン単位で生成されているため、多値データ配列に
戻す必要がある。多値データ配列に戻った後に（必要な
らば逆量子化と）逆変換符号化を行い、もとの画素値が
再現される。この一連の復号化の流れにおいて、生成さ
れたビットプレーンデータから多値データを生成する際
に、前記ＤＭＡ回路を用いることができる。

【００３５】図６に示すようにビットプレーン復号化直
後のデータはビットプレーン単位で、メモリ６０内に同
図の通り格納されている。図６は、本実施形態における
ＤＭＡ回路が、ビットプレーンデータから多値データ生
成の際に行う処理を示す図である。

【００３６】メモリ６０に格納されたビットプレーン毎
のビットプレーンデータに基づいて、各ビットプレーン
の特定の位置に相当するビットを、多値データのビット
深さ分集めてくることにより、メモリ６１内に同図の通
り、多値データ配列に並べ替えることができる。

【００３７】同図の例で、復号化時のＤＭＡ回路の変換
動作を説明する。メモリ６０のアドレス（ｙ＋０）に
は、ビット（プレーン）７，６のデータが存在してお
り、ＤＭＡ回路はこのビット７，６をロードする。転送
先であるメモリ６１のアドレス（ｘ＋０）には、４個分
の多値データ（データ０乃至３）を集めて格納するた
め、アドレス（ｙ＋０）からロードした前述のデータの
うち、斜線部で示された多値データ０乃至３に相当する
部分（ビット７ではビット番号３１〜２８、ビット６で
はビット番号１５〜１２）をビット選択書き込み回路１
２で取り出して、各多値データ毎にビットを集めてワー
ドバッファ１３に書き込む。この動作を、アドレス（ｙ
＋４）、（ｙ＋８）、（ｙ＋１２）に対しても繰り返し
行う。その結果、バッファ１３には各データ０，１，
２，３の上位ビットから読み込まれていき、最後には各
データ０，１，２，３がバッファ内で復元されることに
なる。

【００３８】アドレス（ｙ＋１２）に対する処理が終了
した時点で、メモリ領域６１のアドレス（ｘ＋０）に格
納するデータがワードバッファ１３内に格納されている
ので、ワードバッファ１３に格納されたデータ（データ
０乃至３）のデータをアドレス（ｘ＋０）に格納する。
以下、メモリ領域６１のアドレス（ｘ＋４）、（ｘ＋
８）、（ｘ＋１２）に対しても同様の処理を繰り返し、
最終的に、４×４の多値データ配列を生成する。

【００３９】本実施形態におけるＤＭＡ回路及びその方
法は、以上の説明により、ビットプレーンデータから多
値データを復元することができる。

【００４０】［第３の実施形態］本実施形態では、複数
の多値データを格納したメモリから、各ビットプレーン
に含まれるビットをレジスタにロードする際の処理につ
いて説明する。

【００４１】又、本実施形態では、第１の実施形態にお
いてビット選択書き込み回路１２が行う、転送元アドレ
ス制御回路１１により得られた転送元データ幅分のデー
タから、必要なビットプレーンに相当するビットを選択
して取り出す処理を、レジスタにロードする処理も含め
て、ビット選択ロード命令としてプロセッサ（例えばＣ
ＰＵや、ＤＳＰなど）の機能に含め、当該プロセッサに
より、メモリからの多値データのロードと同時に、必要
なビットプレーンのデータを選択してレジスタにロード
する。もちろん、他にも上述のレジスタへのビットプレ
ーンデータのロード処理は、第１の実施形態におけるＤ
ＭＡ回路で行っても良いことは明白である。

【００４２】図３，４において仮定したパラメータと同
じパラメータ（メモリバス幅３２ビット、多値データの
ビット幅８ビットなど）を用いた場合の、前記ビット選
択ロード命令を用いた場合のデータ処理の様子を図７に
示す。メモリ７０，７１，７２，７３上の多値データの
並びは、第１，２の実施形態の場合と全く同じである。
図７でも、第１，２の実施形態と同じく、最上位のビッ
トプレーンに着目し、最上位のビットプレーンのビット
を斜線部で示す。

【００４３】最上位のビットプレーンを指定して、１回
目のビット選択ロード命令を実行すると、メモリ７０に
対して１ワード分のデータを読み出した後、最上位のビ
ットプレーンのビットだけを選択して集め、レジスタ７
４のビット番号３１，３０，２９，２８で特定されるビ
ット位置に書き込む。同様に、２回目のビット選択ロー
ド命令を、メモリ７１とレジスタ７４に対して実行す
る。ただし、今度はレジスタ７４へのビットプレーンの
ビットの書き込み位置を１回目とずらしてビット番号２
７で特定されるビット位置からと指定することによっ
て、メモリ７１から読み込まれたビットプレーンのビッ
トのうち、最上位のビットプレーンのビットが、レジス
タ７４のビット番号２７，２６，２５，２４で特定され
るビット位置に書き込まれる。以下、同様に、３回目、
４回目のビット選択ロード命令を、メモリアドレスを変
えながら同一のレジスタに対して実行することによっ
て、最終的には、最上位のビットプレーンに対応する全
１６ビットのデータが、ひとつのレジスタ上に固まって
配置されることになる。

【００４４】結果として、通常のロード命令を使用した
場合と、上述のビット選択ロード命令を使用した場合
で、メモリ（７０，７１、７２、７３）からの読み込み
の回数は同じであるが、メモリ（７０，７１、７２、７
３）から読み出されたデータは次のステップではビット
プレーン符号化が施されるので、ビットプレーン毎にレ
ジスタにロードすることができるビット選択ロード命令
を使用したほうが、プロセッサ上のレジスタ内のビット
の使用効率が高く、ビットプレーンデータ格納のための
レジスタ消費が少なくて済む。また、通常のロード命令
では、ロード命令実行後のレジスタにおいて、着目する
ビットプレーンのビットが散在し、煩雑なビットマスク
処理が必要となるが、ビット選択ロード命令使用後のレ
ジスタは、図５のレジスタ５２のように、着目するビッ
トプレーンのビットが固まって配置されているため、ビ
ットマスク処理も容易である。また、あるいは、ビット
マスク処理を使用せずに、シフト演算だけで必要なビッ
トをキャリービットとして取り出すこともできる。

【００４５】図８に、本実施形態におけるビット選択ロ
ード命令を実行することで、メモリからレジスタに読み
込まれるビットの様子を示す。同図において、メモリ８
０上に、各ｄビットの多値データが連続して存在してお
り、プロセッサのワード幅をｗビットとする。

【００４６】ビット選択ロード命令は、まず、メモリ８
０の指定されたアドレス位置から１ワード分のデータｗ
ビットを読み込む。その後、このｗビットの中に含まれ
る多値データの中から各ｎ＝１ビットを選択し、全部で
ｗ／ｄ×ｎ＝ｗ／ｄ×１＝ｗ／ｄビットを集めて、レジ
スタ８１へ書き込みを行う。図８では、選択されたビッ
トを斜線部で示す。

【００４７】レジスタ８１で、選択されたビットの書き
込みが行われるレジスタ８１の部分以外の値は、ビット
選択ロード命令の実行によって変化せず、以前の値を保
持している。

【００４８】メモリ８０上において、各ｄビットの多値
データの中から、どのビットプレーンを選択するかは、
ビット読み出し位置ｘ（０≦ｘ＜ｄ）によって指定す
る。また、レジスタ８１において、選択されたビットを
どのビット位置に書き込むかは、ビット書き込み位置ｙ
（０≦ｙ＜ｗ）によって選択する。

【００４９】ｘおよびｙは、ビット選択ロード命令への
オペランドとして与えられ、例えば、ビット選択ロード
命令のニモニックをＢＬＯＡＤとすると、 ＢＬＯＡＤ ｄｒ，［ｓｒ＋ｏｆｆｓｅｔ］，＃ｘ，＃
ｙ のような形式でアセンブラ上で記述できる。ここで、ｓ
ｒは、メモリ８０上のロードアドレスを指定するアドレ
スベースレジスタであり、ｓｒの内容とｏｆｆｓｅｔの
和がロードアドレスとなる。

【００５０】ｄｒは、ロード先のレジスタを示してい
る。＃ｘはメモリ上のビット読み出し位置を指定する即
値オペランド、＃ｙはレジスタへのビット書き込み位置
を指定する即値オペランドである。ｘ，ｙを即値オペラ
ンドで指定しているのは、あくまで一例であり、レジス
タオペランドなど他のアドレッシング方式を用いてもよ
い。

【００５１】上記のアセンブラ記述方式を使って、図７
を用いて説明した処理例のアセンブラコードを記述する
と、次のようになる。ここでは、ｒ１はメモリ８０上の
ロードアドレスを格納しており、ｒ０（レジスタ）にロ
ード結果が入る。

【００５２】 ＢＬＯＡＤ ｒ０，［ｒ１］，＃０，＃０ ＢＬＯＡＤ ｒ０，［ｒ１＋４］，＃０，＃４ ＢＬＯＡＤ ｒ０，［ｒ１＋８］，＃０，＃８ ＢＬＯＡＤ ｒ０，［ｒ１＋１２］，＃０，＃１２ ここでは、ワード幅ｗビット、多値データのビット幅ｄ
ビットは決まったものとして与えたが、これらの値も可
変にできるよう命令を定義、実装することは可能であ
り、その場合、ｗやｄは、ビット選択ロード命令のオペ
ランドとして与えるか、あるいは、異なったｗやｄの値
に対応した複数のビット選択ロード命令を定義して使用
することができる。

【００５３】また、本実施形態では、一つのビットプレ
ーンの取り出しのために、ｄビットの多値データのう
ち、ｎ＝１ビットを選択する場合について示してある
が、各多値データ中から複数のビット（ｎ＞１）を選択
する場合にも、容易に拡張可能であることは明白であ
る。

【００５４】また、図９のフローチャートを用いてBLOA
D命令の処理フローを説明する。図９は、前述の説明
で、 ＢＬＯＡＤ ｄｒ，［ｓｒ＋ｏｆｆｓｅｔ］，＃ｘ，＃
ｙ という命令を実行した際の、処理フローの説明である
（ｎ＝１と仮定）。

【００５５】まず、ステップＳ９０では、sr+offsetの
計算を行った上で、メモリアドレスsr+offsetから1ワー
ド分のデータの読み出しを行う。

【００５６】次に、ステップＳ９１からステップＳ９５
にかけては、1ワード分のデータ中から必要なビットを
取り出す処理を行う。ステップＳ９１は、ビット取り出
し処理のループの開始ステップ、ステップＳ９５はルー
プの終了ステップであり、ループは、1ワードのビット
幅（wビット）を多値データのビット幅(dビット)で割っ
た回数だけ繰り返す。

【００５７】ループ中の最初のステップＳ９２では、メ
モリから読み出した1ワードの中から、多値データ1個に
相当するｄビットを取り出す。次に、ステップＳ９３で
は、そのｄビットの中からＢＬＯＡＤ命令のオペランド
として指定されたビット位置#xで指定されたビットをｄ
対１のビットセレクタを使用して選択する。ここでは、
仮に、ビット位置#xはｄビットの上位から数えているた
め、ビット位置（ｄ−１−ｘ）の1ビットを取り出す。
次のステップＳ９４では、ステップＳ９３で取り出した
1ビットを、転送先のレジスタｄｒのビット位置（３１
−＃ｙ）から順に、ループ毎に下位（ビット位置０が最
下位）にずらしながら書き込みを行う。すなわち、最初
のループでは、レジスタｄｒのビット位置（３１−＃
ｙ）に書き込み、次のループでは、ビット位置（３１−
＃ｙ−１）に書き込み、以下、ループごとに書き込むビ
ット位置を下位方向にずらして書き込みを行う。

【００５８】ループの処理が既定回数終わった時点で、
レジスタｄｒへの選択ビットの書き込みは終了し、BLOA
D命令は終了する。

【００５９】なお、このフローチャートでは、ステップ
Ｓ９１からステップＳ９５にかけて、１ループで１ビッ
トずつ取り出し、書き込む説明になっているが、これは
論理的な説明であり、ハードウェアによる実装上は、ス
テップＳ９３のビットセレクタを複数個設けることによ
り、一度に複数ビットを取り出して、書き込むことが可
能である。もし、ビットセレクタをw/d個設け、並列に
動作させれば、ループ内の処理は、1度で済むことにな
る。

【００６０】［第４の実施形態］すべての上述の実施形
態の動作説明を補足するため、次に、JPEG2000による符
号化処理について説明する。

【００６１】図10は、JPEG2000による符号化処理の全体
のフローを示した図である。最初のステップＳ１００は
DCレベルシフト処理であり、入力画像の画素値が符号無
しの値で表現される場合に、画素値から定数を引いて、
符号つきの値に変換する。入力画像の画素値が符号あり
の値で表現される場合は、このステップでは何も行わな
い。

【００６２】次のステップＳ１０１はコンポーネント変
換処理であり、３色の色コンポーネントの値を３次元の
定数行列乗算処理により変換する。RGB形式の色表現
を、YUV形式の色表現に変換する処理と同等の処理であ
り、色コンポーネントの値の分布を変えることで効率的
な圧縮を可能とする。ステップＳ１０１は、オプション
であるため、符号化処理に際して行っても行わなくても
良い。

【００６３】次に、ステップＳ１０２では、画素値に対
して二次元の離散ウェーブレット変換(ＤＷＴ）を行
う。まず、一次元のDWTについて説明すると、JPEG2000
では、5-3 Reversible filterと、9-7 Ireversible fil
terの2種類のフィルタが定義されており、どちらかを使
用して変換を行う。ここでは、簡単のため、5-3 Revers
ible filterについて説明する。一次元DWTへの入力値を
Ｘ（ｎ）（ｎ＝０，１，…，Ｎ−１）とし、出力値を、
Ｙ（ｎ）（ｎ＝０，１，…，Ｎ−１）とすると、5-3 Re
versible filterの処理は次の2段階の数式で表される。

【００６４】 Ｙ（２ｎ＋１）＝Ｘ（２ｎ＋１）−（Ｘ（２ｎ）＋Ｘ
（２ｎ＋２））／２ Ｙ（２ｎ）＝Ｘ（２ｎ）−（Ｙ（２ｎ−１）＋Ｙ（２ｎ
＋１）＋２）／４ ここで、［ｘ］はｘを超えない最大の整数を表すものと
し、入力値Ｘ（ｎ）のｎの範囲がもともとの範囲０〜
（Ｎ−１）を超える場合は、規格で定めた方法でＸ
（ｎ）の定義される範囲を拡張してから使用する。Ｙ
（２ｎ）は低周波（Ｌ）成分の係数、Ｙ（２ｎ＋１）は
高周波（Ｈ）成分の係数に相当する。

【００６５】9-7 Ireversible filterの場合は、数式が
６段階に増え、数式中の定数係数の値も変わって複雑に
なるが、各段階における基本的な計算方法は同様であ
る。いずれのフィルタを使用しても、Ｎ個の入力値か
ら、Ｎ個の出力値が生成され、出力値のうち、偶数番目
のＮ／２個は低周波（Ｌ）成分、奇数番目のＮ／２個は
高周波（Ｈ）成分である。

【００６６】次に、二次元DWTの処理について図１１を
用いて説明する。図１１において、二次元の入力画素
（群）１１０に対しては、まず、各列毎に、垂直方向の
一次元DWT処理を行い、一次元DWTの低周波（Ｌ）側の出
力と高周波（Ｈ）側の出力を集めることで、垂直ＤＷＴ
後の係数値１１１となる。次に、係数値１１１の各行毎
に、水平方向の一次元DWT処理を行い、同様に、L側、H
側の出力係数を集めることで、二次元DWT後の出力係数
値１１２が得られる。１１２において、水平・垂直とも
L側の成分を集めた部分をLLサブバンド、垂直方向はL成
分、水平方向はH成分を集めた部分をHLサブバンド、垂
直方向はH成分、水平方向はL成分を集めた部分をLHサブ
バンド、水平・垂直ともH側の成分を集めた部分をHHサ
ブバンドと呼ぶ。LLサブバンドに関しては、通常、さら
に二次元DWTを繰り返し施すことで、より細かなサブバ
ンドに分割する。

【００６７】ステップＳ１０３では、分割された各サブ
バンドの係数の量子化処理を行う。入力係数値をx、量
子化ステップをΔ、とすると量子化後の係数値ｑは、 ｑ＝ｓｉｇｎ（ｘ）×［ａｂｓ（ｘ）／Δ］ となる。ここで、ｓｉｇｎ（ｘ）はｘの符号で、ｘ＜０
のとき−１，ｘ≧０のとき１を返し、ａｂｓ（ｘ）はｘ
の絶対値を返す。［ｘ］はｘを超えない最大の整数であ
る。量子化ステップΔは、各サブバンド毎に一定の値で
ある。

【００６８】更にステップＳ１０３までは、画素値や係
数値は計算の都合上、２の補数形式で表されることが多
いが、ステップＳ１０３から次のステップＳ１０４にか
けては、係数の符号と絶対値を別々に分けて処理する必
要があるため、係数値の表現形式を、係数の符号を示す
１ビットと絶対値を示す残りのビットで表現する、符号
・絶対値形式に変換する。

【００６９】次のステップＳ１０４では係数ビットモデ
リング処理を行うが、ステップＳ１０２，Ｓ１０３の処
理がサブバンドに対する処理であるのに対して、ステッ
プＳ１０４の処理はサブバンドをさらに分割してコード
ブロックという単位で処理を行う。

【００７０】図１２は二次元DWT後の画像係数データ１
２０とサブバンド１２１、コードブロック１２２の関係
を示した図で、二次元DWT（ステップＳ１０２）後の係
数データのうち、一つのサブバンド１２１が取り出され
て量子化（ステップＳ１０３）され、そのサブバンド１
２１がさらに点線のように分割されてそのひとつずつが
コードブロック１２２として、ステップＳ１０４で処理
される。

【００７１】また図１０において、ステップＳ１０３ま
では、画素値や係数値を多値のデータとして扱うのに対
して、ステップＳ１０４では、多値データをビットプレ
ーンに分解して、ビットプレーンデータとして処理をす
るため、ステップＳ１０４のデータ入力の部分で、上述
の実施形態が適用される。

【００７２】ステップＳ１０４のデータ入力の処理順序
に関して、図１３を用いて説明する。図１３左側の図
は、コードブロックの多値データ（符号・絶対値形式）
を示した図で、図における横方向・奥行き方向がコード
ブロックの空間上の広がりを示し、図における高さ方向
が多値データのビット深さを示している。１３０は、係
数の符号ビットだけからなるビットプレーンであり、１
３１は、係数の絶対値を示すビットで、点線により、ビ
ット深さごとのビットプレーンに分割される。絶対値ビ
ットは、図中上から（MSBから）下に（LSBに）向かって
並んでいるものとすると、絶対値ビットプレーン１３１
はMSBからLSBに向かって順に処理される。符号ビットプ
レーン１３０は、絶対値ビットプレーン１３１の処理が
進む途中で処理のために参照され、条件によって、符号
ビットも処理される。

【００７３】図１３右側の図は、絶対値ビットプレーン
１３１から一つのビットプレーン１３２を取り出したと
きに、そのビットプレーン内でのビットの処理順序を示
している。ビットプレーン１３２は、縦４ビット毎に分
割され、右側の図の矢印の向きに従って処理される。縦
方向の小さな矢印が縦4ビットを示し、縦4ビットの処理
が一度終わるごとに、右隣の４ビットを上から下に処理
する。処理が右端に到達すると、次の行の縦４ビットを
処理し、以下、全コードブロックに対応するビットプレ
ーンデータが処理されるまで、このスキャンは、一つの
ビットプレーン内で３回行われる。３回のスキャンが行
われる理由は、３回の各スキャンで条件によって処理対
象となるビットとならないビットがあり、３回スキャン
することで、全ビットの処理が完了するためである。各
スキャンにおける対象ビットの選択条件については、規
格上規定されている。

【００７４】ステップＳ１０４では、図１３に示した順
序で係数ビットをスキャンしながら、次の算術符号化処
理（ステップＳ１０５）で使用するコンテキストおよび
符号化されるビット値の計算を行う。この計算には、図
１４に示すように符号化対象となる係数ビット１４０、
およびその周囲８近傍の係数ビット１４１（斜線部）の
ビット値と、それに付随して計算される状態が使用され
る。図１４において、中央の４行が現在処理中の縦４ビ
ットの並びとすると、１４２は一つ前の縦４ビットに属
し、１４３は一つ次の縦４ビットに属しているが、対象
画素の周囲８近傍が必要となることから、現在処理中の
縦４ビットの処理にも１４２、１４３の係数ビットの
値、状態情報が必要である。コンテキストおよび符号化
されるビット値はこれら多くのビット情報を参照した上
で、計算され、次の算術符号化ステップＳ１０５に渡さ
れる。

【００７５】図１０において、ステップＳ１０５の算術
符号化処理では、ステップＳ１０４で計算されたコンテ
キストと符号化されるビット値を入力として、コンテキ
ストベースの算術符号化を行い、係数データのデータ量
を圧縮する。

【００７６】次のステップＳ１０６では、ステップＳ１
０５で圧縮されたデータを、適切な単位でパケット化
し、必要なヘッダセグメントを付加して、出力ビットス
トリームの生成を行う。

【００７７】以上の処理によって、JPEG2000の符号化処
理は終了する。なお復号化処理は、図１０の手順を逆に
たどり、各ステップの逆変換を行うことで実現できる。
図１０で示したJPEG2000の符号化処理の手順の中で、上
述の実施形態が適用されるのはステップＳ１０４の係数
ビットモデリング処理である。本ステップから処理対象
のデータが多値データからビットプレーンデータへ変わ
るため、上述の実施形態による変換処理を行うことで、
ステップＳ１０４の処理を効率的に実行できる。

【００７８】図１５に、ステップ１０４に上述の実施形
態を適用した場合の例を示す。図１５において、ステッ
プＳ１０４における処理対象が４ｘ４の多値係数データ
１５０であるとする。説明を簡単にするため、係数デー
タのサイズを４ｘ４としたが、実際にはより大きなサイ
ズとなる。係数データ１５０は図１３で説明したよう
に、図中の番号の順（０，１，２，…，１５）で、上位
ビットプレーンから下位ビットプレーンに向かって処理
される。ここで、この係数データがメモリ（例えばメイ
ンメモリ１７）上にある時点での状態を、１５１、１５
２，１５３，１５４に示す。１５１，１５２，１５３，
１５４はそれぞれメモリ上で１ワードの記憶領域であ
り、それぞれに係数０〜３、係数４〜７、係数８〜１
１、係数１２〜１５と、４係数ずつのデータが含まれて
いる。各多値係数データの最上ビットが符号ビットであ
るとすると、図中、斜線部が符号ビットに相当し、各メ
モリワードの中に分散して存在していることがわかる。
これを、上述の第１の実施形態もしくは第３の実施形態
により、各ワードから符号ビットの位置にあるビットを
集めてくる処理を行えば、結果として、ローカルメモリ
あるいはレジスタ上において、符号ビットだけが集まっ
たデータ１５５を得ることができる。

【００７９】一度、データ１５５の形で符号ビットを集
めることができれば、以後、係数０〜１５のどの符号ビ
ットの値が必要な場合も、ビットマスクとデータ１５５
の論理積（ＡＮＤ）を計算するだけで容易に得ることが
でき、図１４に示したように、符号化対象ビットの近傍
画素のデータの値を得る処理を効率化できる。図１３左
の図で示したように、特に、符号ビットプレーン１３０
は、絶対値ビットプレーン１３１の処理中ずっと必要に
なるため、図１５のデータ１５５のように格納しておく
ことで、データ１５５のうちの任意のビットを効率的に
参照することができる。

【００８０】

【発明の効果】以上の説明により本発明によれば、ビッ
トデータ、特に多値データのビットプレーンの転送の高
速化、効率化を行うことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態におけるＤＭＡ回路の
概略構成と共に、同回路を含む符号化システムの概略構
成を示す。

【図２】一般化された画像のビットプレーン符号化方式
の処理の流れを示す図である。

【図３】４×４の４ビット係数値の配列３０の４つのビ
ットプレーン３１，３２，３３，３４に分解する処理の
例を示す図である。

【図４】従来の符号化処理において、符号化プロセッサ
のレジスタ幅（１ワード）＝３２ビット、メモリデータ
バス幅Ｗ＝３２ビット、多値データのビット幅ｄ＝８ビ
ットとした場合の例を示す図である。

【図５】本発明の第１の実施形態におけるＤＭＡ回路が
行う処理を示す図である。

【図６】本発明の第２の実施形態におけるＤＭＡ回路
が、ビットプレーンデータから多値データ生成の際に行
う処理を示す図である。

【図７】ビット選択ロード命令を用いた場合のデータ処
理の様子を示す図である。

【図８】ビット選択ロード命令を実行することで、メモ
リからレジスタに読み込まれるビットの様子を示す図で
ある。

【図９】ＢＬＯＡＤ命令の処理フローチャートである。

【図１０】ＪＰＥＧ２０００における符号化処理のフロ
ーチャートである。

【図１１】２次元ＤＷＴの処理を説明する図である。

【図１２】２次元ＤＷＴ後の画像係数データ２１０とサ
ブバンド１２１，コードブロック１２２の関係を示す図
である。

【図１３】ステップＳ１０４のデータ入力の処理順序に
関して説明する図である。

【図１４】符号化対象となる係数ビット１４０、および
その周囲８近傍の係数ビット１４１（斜線部）を示す図
である。

【図１５】ステップＳ１０４に本発明の実施形態を適用
した場合の例を示す図である。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 所定のメモリ間でデータ転送を行うデー
   タ処理装置であって、 複数のビットにより構成される多値データが第１のメモ
   リに複数存在し、当該複数の多値データから同一ビット
   プレーンに属するビットからなるビットプレーンデータ
   群を、当該ビットプレーンデータ群単位で第２のメモリ
   にデータ転送することを特徴とするデータ処理装置。
2. 【請求項２】 所定のメモリ間でデータ転送を行うデー
   タ処理装置であって、 複数のビットプレーンデータ群が存在し、各ビットプレ
   ーンデータ群において同一の多値データに属するビット
   データを所定の順番で選択することで、多値データを生
   成することを特徴とするデータ処理装置。
3. 【請求項３】 ビットプレーン符号化処理を含む符号化
   処理を行う符号化装置において、請求項１に記載のデー
   タ処理装置が含まれていることを特徴とする請求項１又
   は２に記載のデータ処理装置。
4. 【請求項４】 前記符号化処理はＪＰＥＧ２０００であ
   ることを特徴とする請求項３に記載のデータ処理装置。
5. 【請求項５】 前記データ処理装置は、ＤＭＡ回路であ
   ることを特徴とする請求項１乃至４のいずれか１項に記
   載のデータ処理装置。
6. 【請求項６】 所定のメモリから所定のレジスタにデー
   タをロードするプロセッサであって、 複数のビットにより構成される多値データが前記所定の
   メモリに複数存在し、当該複数の多値データから同一ビ
   ットプレーンに属するビットからなるビットプレーンデ
   ータ群を当該ビットプレーンデータ群単位で前記所定の
   レジスタにロードすることを特徴とするプロセッサ。
7. 【請求項７】 所定のメモリ間でデータ転送を行うデー
   タ処理装置の制御方法であって、 複数のビットにより構成される多値データが第１のメモ
   リに複数存在し、当該複数の多値データから同一ビット
   プレーンに属するビットからなるビットプレーンデータ
   群を、当該ビットプレーンデータ群単位で第２のメモリ
   にデータ転送することを特徴とするデータ処理装置の制
   御方法。
8. 【請求項８】 所定のメモリ間でデータ転送を行うデー
   タ処理装置の制御方法であって、 複数のビットプレーンデータ群が存在し、各ビットプレ
   ーンデータ群において同一の多値データに属するビット
   データを所定の順番で選択することで、多値データを生
   成することを特徴とするデータ処理装置の制御方法。
9. 【請求項９】 所定のメモリから所定のレジスタにデー
   タをロードするプロセッサの制御方法であって、 複数のビットにより構成される多値データが前記所定の
   メモリに複数存在し、当該複数の多値データから同一ビ
   ットプレーンに属するビットからなるビットプレーンデ
   ータ群を当該ビットプレーンデータ群単位で前記所定の
   レジスタにロードすることを特徴とするプロセッサの制
   御方法。