JPH11186550A - 二重拡散形mosトランジスタ及びその製造方法 - Google Patents
二重拡散形mosトランジスタ及びその製造方法Info
- Publication number
- JPH11186550A JPH11186550A JP10134770A JP13477098A JPH11186550A JP H11186550 A JPH11186550 A JP H11186550A JP 10134770 A JP10134770 A JP 10134770A JP 13477098 A JP13477098 A JP 13477098A JP H11186550 A JPH11186550 A JP H11186550A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- epitaxial layer
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 210000000746 body region Anatomy 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 51
- 239000012535 impurity Substances 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66696—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
れないため、チップサイズを縮めるとともに、オン抵抗
を減少させる。 【解決手段】 第1導電型の埋没層102を含む半導体
基板100の上部に形成された第1導電型のエピタキシ
ャル層104と、その上部に形成されたゲート電極11
0の位置に合わせて第1導電型のエピタキシャル層10
4の表面に形成された第1導電型のソース領域114
と、ゲート電極110の形成された位置に合わせずに第
1導電型のエピタキシャル層104の表面に形成された
第1導電型のドレイン領域116と、第1導電型のソー
ス領域114の側面および下部に隣接して第1導電型の
エピタキシャル層104の表面に形成された第2導電型
のボディー領域112と、第1導電型のソース領域11
4の下部の第2導電型のボディー領域112内に形成さ
れた第2導電型のバルクバイアス領域118とを具備す
る。
Description
の製造方法に関し、特に、二重拡散形MOSトランジス
タ(double-diffused metal oxide semiconductor trans
ister:以下、DMOSトランジスタという。)におい
て、チップサイズを縮めてオン抵抗(Rds:on-resist
ance)を低減させるDMOSトランジスタ及びその製造
方法に関する。
スタ、絶縁ゲートフィールド効果トランジスタ(insulat
ed gate filed effect transistor:IGFET)などの
電力素子を高集積化する方向に進展しつつある。例え
ば、個別素子及び電力集積回路(Integrated Circuits:
IC)としての応用範囲が広まっている前記電力素子
は、その内部に二重拡散により形成されたチャネル(電
流通路)を有する。
拡散によるトランジスタであって、絶縁層内の溝を通じ
て相異なる導電型の不純物を順次に拡散させることによ
って、相異なる導電型を有する不純物領域を形成させ
る。また、前記DMOSトランジスタは二重拡散構造を
有するため、短チャネルを高精度に形成することがで
き、高速動作が可能である。更に、前記DMOSトラン
ジスタは、そのチャネル(電流通路)によって垂直形DM
OS(Vertical DMOS:以下、VDMOSという。)トラ
ンジスタと横形DMOS(Lateral DMOS:以下、LDM
OSという。)トランジスタとに区分される。
ジスタの断面図である。図9を参照すれば、P型半導体
基板10の上部にN+埋没層12が形成され、前記N+埋
没層12を含むP型半導体基板10の上部にN-エピタ
キシャル層14が形成されている。前記N-エピタキシ
ャル層14の上部には素子分離層17が形成され、ドレ
イン抵抗を低減するために高濃度のN型不純物をドレイ
ン領域の下部から前記N+埋没層12まで拡散させてな
るN+シンク領域16が形成されている。
ゲート酸化膜18を介在してゲート電極20が形成され
ている。前記N-エピタキシャル層14の表面にはP-ボ
ディー領域22が形成され、N+ソース領域24が前記
ゲート電極20の形成された位置に合わせて形成される
自己整合法によりP-ボディー領域22の側面および下
部に隣接して取り囲まれるよう形成されている。N+ド
レイン領域26は、前記ゲート電極20の外部から当該
ゲート電極20の形成された位置に合わされずに形成さ
れる非自己整合法によりN-エピタキシャル層14の表
面に形成されている。さらに、前記ゲート電極20と部
分的にオーバーラップされるP-ボディー領域22の表
面にはチャネル領域(図示せず)が形成されている。
ャル層14の上部にはコンタクトホールを有する絶縁層
30が形成されている。前記絶縁層30のコンタクトホ
ールの上部にはDMOSトランジスタのゲート電極2
0、N+ソース領域24、ドレイン領域26及びP-ボデ
ィー領域22に各々接続される金属層32が形成されて
いる。
造を有する従来のDMOSトランジスタでは、N+ソー
ス領域24とP-ボディー領域22を同時にコンタクト
するために別途にバルクバイアス領域28を形成しなけ
ればならなく、全体にチップサイズが増大する。このた
め、図9の金属層32の長さL1も大きくなり、チップ
の幅(図中奥行きを示す)Wを当該長さL1により除算し
たトランジスタの形状W/L1も大きくなるため、当該
トランジスタの形状W/L1により変化するオン抵抗が
上昇する問題が生じる。
なされたものであり、その目的は、チップサイズを縮め
てオン抵抗を減少させるDMOSトランジスタを提供す
ることにある。
タの製造に最も好適なDMOSトランジスタの製造方法
を提供することにある。
るために、請求項1記載の第1の発明のDMOSトラン
ジスタにおいて、半導体基板の上部に形成された第1導
電型の埋没層と、前記第1導電型の埋没層を含む前記半
導体基板の上部に形成された第1導電型のエピタキシャ
ル層と、前記第1導電型のエピタキシャル層の上部にゲ
ート酸化膜を介在して形成されたゲート電極と、前記ゲ
ート電極の形成された位置に合わせて前記第1導電型の
エピタキシャル層の表面に形成された第1導電型のソー
ス領域と、前記ゲート電極の形成された位置に合わせず
に前記第1導電型のエピタキシャル層の表面に形成され
た第1導電型のドレイン領域と、前記第1導電型のソー
ス領域の側面および下部に隣接して前記第1導電型のエ
ピタキシャル層の表面に形成された第2導電型のボディ
ー領域と、前記第1導電型のソース領域の下部の前記第
2導電型のボディー領域内に形成された第2導電型のバ
ルクバイアス領域とを具備することを要旨とする。従っ
て、チップサイズを縮めてオン抵抗を減少させる。
ン抵抗を低減するために、前記第1導電型のドレイン領
域の下部から前記第1導電型の埋没層まで形成された第
1導電型のシンク領域をさらに具備しても良い。
電極を含む第1導電型のエピタキシャル層の上部に形成
される絶縁層と、前記絶縁層内部から上部に貫通して形
成され、前記ゲート電極、第1導電型のソース領域、ド
レイン領域及び前記第2導電型のバルクバイアス領域に
各々接続される金属層とをさらに具備しても良い。
記載の第4の発明は、半導体基板の上部に第1導電型の
埋没層及び第1導電型のエピタキシャル層を順次に形成
する段階と、前記第1導電型のエピタキシャル層の上部
にゲート酸化膜を介在してゲート電極を形成する段階
と、フォトマスクを用いて前記第1導電型のエピタキシ
ャル層の表面に第2導電型の不純物をイオン注入するこ
とにより、第2導電型のボディー領域を形成する段階
と、前記結果物の上部に第1導電型の不純物をイオン注
入することにより、前記第1導電型のエピタキシャル層
の表面に第1導電型のソース領域及びドレイン領域を形
成する段階と、前記第1導電型のソース領域の幅より狭
い幅の部位にフォトマスクを用いて第2導電型の不純物
をイオン注入して前記第1導電型のソース領域の下部
で、かつ、前記第2導電型のボディー領域内に第2導電
型のバルクバイアス領域を形成する段階とを具備するこ
とを要旨とする。従って、DMOSトランジスタの製造
に最も好適なDMOSトランジスタの製造方法を提供で
きる。
電型の埋没層及び第1導電型のエピタキシャル層を順次
に形成する段階の後に、ドレイン抵抗を低減するために
前記第1導電型のドレイン領域に第1導電型の不純物を
イオン注入して前記第1導電型の埋没層まで拡散される
第1導電型のシンク領域を形成する段階をさらに具備す
ることを要旨とする。
電型のソース領域及びドレイン領域を形成する段階にお
いてフォトマスクを用いないことを要旨とする。
電型のバルクバイアス領域を形成する段階の後に、前記
結果物の上部に絶縁層を形成する段階と、前記第1導電
型のソース領域の幅より狭い幅の部位の前記絶縁層を食
刻した後、露出された第1導電型のエピタキシャル層を
前記第2導電型のボディー領域まで食刻する段階と、前
記第1導電型のドレイン領域及びゲート電極の上部の前
記絶縁層を食刻する段階と、前記結果物の上部に金属層
を形成する段階とをさらに具備することが好ましい。
の形態を添付図面を参照しつつ詳細に説明する。
の断面図である。図1を参照すれば、N+埋没層(第1導
電型の埋没層)102は、ドレインコンタクトからトラ
ンジスタのアクティブ領域まで低抵抗経路を提供するこ
とによってP型半導体基板100の上部に形成されてド
レイン抵抗を低減させる。前記N+埋没層102を含む
P型半導体基板100の上部にはN-エピタキシャル層
(第1導電型のエピタキシャル層)104が形成されてい
る。前記N-エピタキシャル層104の上部には素子分
離層107が形成され、ドレイン抵抗を低減させるため
に高濃度のN型不純物をドレイン領域の下部から前記N
+埋没層102まで拡散させてなるN+シンク領域(第1
導電型のシンク領域)106が形成されている。
はゲート酸化膜108を介在してゲート電極110が形
成されている。前記N-エピタキシャル層104の表面
にはP-ボディー領域(第1導電型のボディー領域)11
2が形成され、N+ソース領域114の側面および下部
が隣接して前記ゲート電極110の形成された位置に合
わせて形成される自己整合法によりP-ボディー領域1
12に取り囲まれるよう形成されている。前記N+ドレ
イン領域116は、前記ゲート電極110の外部から当
該ゲート電極110の形成された位置に合わされずに形
成される非自己整合法によりN-エピタキシャル層10
4の表面に形成されている。これにより、前記ゲート電
極110はN+ドレイン領域116とは重なり合わな
い、いわゆるオフセットゲート構造となる。一方、前記
ゲート電極110と部分的にオーバーラップされるP-
ボディー領域112の表面にはチャネル領域(図示せず)
が形成される。
ィー領域112内にはバルクバイアスのためのP+バル
クバイアス領域118が形成されている。これにより、
本発明では前記P+バルクバイアス領域118がN+ソー
ス領域114の下部に形成されるため、バルクバイアス
を形成するために別途に領域を設ける必要がない。
エピタキシャル層104の上部にはコンタクトホールを
有する絶縁層120が形成されている。前記絶縁層12
0のコンタクトホールの上部にはDMOSトランジスタ
のゲート電極110、N+ソース領域114、ドレイン
領域116及びP+バルクバイアス領域118に各々接
続される金属層122が形成されている。前記金属層1
22の長さLは、図9に示した従来の金属層32の長さ
L1よりも短くなるため、当該金属層122の図中奥行
きの長さを示すチップの幅Wを当該長さLで除算したト
ランジスタの形状W/Lが大きくなる。前記トランジス
タの形状W/Lが大きくなるとトランジスタの形状W/
Lと反比例の関係にあるオン抵抗が減少する。
MOSトランジスタの製造方法を説明するための断面図
である。
成する段階を示す。まず、P型半導体基板を用意した
後、ドレインコンタクトからトランジスタのアクティブ
領域まで低抵抗経路を提供してドレイン抵抗を低減させ
るために、前記P型半導体基板100の上部にN+埋没
層102を形成する。好ましくは、前記N+埋没層10
2は拡散又はイオン注入工程により形成される。
導体基板100の上部にエピタキシャル成長方法を通じ
てN-エピタキシャル層104を形成する。
階を示す。前記のようにN-エピタキシャル層104を
形成した後、ドレイン抵抗を低減するために高濃度のN
型不純物をドレイン領域116の下部から前記N+埋没
層102まで拡散させてN+シンク領域106を形成す
る。ここで、VDMOSトランジスタの場合は前記N+
シンク領域116を形成するが、LDMOSトランジス
タの場合は前記N+シンク領域116を形成しない。
素子分離技術のバースビークが零に近く改良されたシリ
コン部分酸化(local oxidation of silicon:以下、L
OCOSという。)工程を通じて前記N-エピタキシャル
層104の上部に素子分離層107を形成することによ
りトランジスタに形成されるアクティブ領域を限定す
る。
段階を示す。前述したようにアクティブ領域を限定した
後、熱酸化工程を通じて前記アクティブ領域の上部にゲ
ート酸化膜108を形成する。次に、前記ゲート酸化膜
108の上部に導電物質、例えば不純物のドーピングさ
れたポリシリコン膜を蒸着し、これを写真食刻工程でパ
ターニングすることによりゲート電極110を形成す
る。
112の形成される部位をオープンさせるようフォトレ
ジストパターン111を形成した後、前記フォトレジス
トパターン111をイオン注入マスクとし、P型不純物
をイオン注入する。イオン注入後、前記フォトレジスト
パターン111を取り除いた後に、所定の熱処理工程を
通じて前記イオン注入されたP型不純物を拡散させるこ
とによりP-ボディー領域112を形成する。
領域116を形成する段階を示す。前述したようにP-
ボディー領域112を形成した後、結果物(P-ボディー
領域112、N+シンク領域106)の表面にN型不純物
をイオン注入する。この結果、前記ゲート電極110の
形成された位置に合わせて形成される自己整合法により
N+ソース領域114と前記ゲート電極110の形成さ
れた位置に合わされずに形成される非自己整合法により
N+ドレイン領域116が同時に形成される。ここで、
N+ソース領域114及びドレイン領域116の形成に
おいて、通常のDMOS構造では、ソース領域のN+、P
+がメタルと同時にコンタクトすることになる。これに
対して、本発明では、N+ソース領域及びドレイン領域
を形成する段階においてフォトマスクを用いなくても、
P+イオン注入領域を他の方法で形成するので、第1導
電型のイオン注入時に別のマスクを用いなくても全面に
イオン注入が可能になる。
成する段階を示す。前記のようにN+ソース領域114
及びドレイン領域116を形成した後、写真工程を通じ
て前記N+ソース領域114の幅より狭い幅の部位をオ
ープンするよう、フォトレジストパターン117を形成
する。次に、前記フォトレジストパターン117をイオ
ン注入マスクとし、P型不純物を前記N+ソース領域1
14の下部にイオン注入されるよう高エネルギーでイオ
ン注入する。この結果、前記N+ソース領域114の下
部にP+バルクバイアス領域118が形成される。な
お、前記高エネルギーは通常のイオン注入で使用される
エネルギーで、N+ソース領域を貫通できる程度のエネ
ルギーである。
す。前記のようにP+バルクバイアス領域118を形成
した後、フォトレジストパターン117を取り除く。次
に、前記結果物(ゲート電極110、P+バルクバイアス
領域118等)の上部に例えば、低温酸化膜(low temper
ature oxide:以下、LTOという。)を蒸着することに
よって絶縁膜120が形成される。更に、ソース及びボ
ディーコンタクトを形成するために、前記絶縁層120
は写真食刻工程を通じて前記N+ソース領域114の幅
より狭い幅の部位が食刻された後、露出されたN-エピ
タキシャル層104をP-ボディー領域112まで食刻
することにより、N+ソース領域114及びP-ボディー
領域112を露出させる第1コンタクトホール121を
形成する。
す。前記のように第1コンタクトホール121を形成し
た後、写真食刻工程で前記N+ドレイン領域116及び
ゲート電極110の上部の絶縁層120を食刻すること
により、N+ドレイン領域116を露出させる第2コン
タクトホール及びゲート電極110を露出させる第3コ
ンタクトホールを形成する。
結果物(N+ドレイン領域116、ゲート電極110およ
びP+バルクバイアス領域118)の上部に金属物質を蒸
着し、これを写真食刻工程でパターニングする。これに
より、第1コンタクトホール121を通じてN+ソース
領域114及びP-ボディー領域120に接続され、第
2コンタクトホールを通じてN+ドレイン領域116に
接続され、第3コンタクトホールを通じてゲート電極1
10に接続される金属層122を形成する。この結果、
DMOSトランジスタが完成される。
一実施の形態にあげて説明してきたが、本発明の技術的
な思想を外れない範囲内では、多様な変化及び変形が実
施可能で有るということは、通常の知識を有する者なら
ば自明に分かるであろう。
OSトランジスタによれば、第1導電型のソース領域の
下部に第2導電型のバルクバイアス領域を形成するの
で、バルクバイアスのための別途の領域が要求されない
ため、チップサイズが縮められる。また、金属層の長さ
Lも短くなり、チップの幅Wを当該長さLにより除算し
たトランジスタの形状W/Lが大きくなるため、トラン
ジスタの形状W/Lにより変化するオン抵抗を減少でき
る。
ある。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
図である。
るために、請求項1記載の第1の発明のDMOSトラン
ジスタにおいて、半導体基板と、前記半導体基板の上部
に形成された第1導電型の埋没層と、前記第1導電型の
埋没層を含む前記半導体基板の上部に形成された第1導
電型のエピタキシャル層と、前記第1導電型のエピタキ
シャル層の上部にゲート酸化膜を介在して形成されたゲ
ート電極と、前記ゲート電極の形成された位置に合わせ
て前記第1導電型のエピタキシャル層の表面に形成され
た第1導電型のソース領域と、前記ゲート電極の形成さ
れた位置に合わせずに前記第1導電型のエピタキシャル
層の表面に形成された第1導電型のドレイン領域と、前
記第1導電型のソース領域の側面および下部に隣接して
前記第1導電型のエピタキシャル層の表面に形成された
第2導電型のボディー領域と、前記第1導電型のソース
領域の下部の前記第2導電型のソース領域内に形成され
た第2導電型のバルクバイアス領域とを具備することを
要旨とする。従って、チップサイズを縮めてオン抵抗を
減少させる。
電極を含む第1導電型のエピタキシャル層の上部に形成
される絶縁層と、前記絶縁層の上部に形成され、前記ゲ
ート電極、第1導電型のソース領域、ドレイン領域及び
前記第2導電型のバルクバイアス領域にそれぞれ接続さ
れる金属層とをさらに具備しても良い。
記載の第4の発明は、半導体基板の上部に第1導電型の
埋没層及び第1導電型のエピタキシャル層を順次に形成
する段階と、前記第1導電型のエピタキシャル層の上部
にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の
上部にゲート電極を形成する段階と、フォトマスクを用
いて前記第2導電型の不純物をイオン注入することによ
り、前記第1導電型のエピタキシャル層の表面に第2導
電型のボディー領域を形成する段階と、前記結果物の表
面に第1導電型の不純物をイオン注入することにより、
前記第1導電型のエピタキシャル層の表面に第1導電型
のソース領域を形成する段階と、前記結果物の表面に第
1導電型の不純物をイオン注入することにより、前記第
1導電型のエピタキシャル層の表面に第1導電型のドレ
イン領域を形成する段階と、フォトマスクを用いて前記
第1導電型のソース領域の幅より狭い幅の部位に第2導
電型の不純物をイオン注入することにより、前記第1導
電型のソース領域の下部に第2導電型のバルクバイアス
領域を形成する段階とを具備することを要旨とする。従
って、DMOSトランジスタの製造に最も好適なDMO
Sトランジスタの製造方法を提供できる。
電型の埋没層及び第1導電型のエピタキシャル層を順次
に形成する段階の後に、ドレイン抵抗を低減するために
前記第1導電型のドレイン領域に第1導電型の不純物を
イオン注入することにより、第1導電型のシンク領域を
形成し、前記第1導電型の埋没層までイオン注入された
不純物を拡散する段階をさらに具備することを要旨とす
る。請求項6記載の第6の発明は、前記第1導電型のソ
ース領域及びドレイン領域を形成する段階において、フ
ォトマスクを用いないことを要旨とする。請求項7記載
の第7の発明は、前記第2導電型のバルクバイアス領域
を形成する段階の後に、前記結果物の表面の上部に絶縁
層を形成する段階と、前記第1導電型のソース領域の幅
より狭い幅の部位の前記絶縁層を食刻した後、露出され
た第1導電型のドレイン領域及びゲート電極の上部のエ
ピタキシャル層を食刻する段階と、前記第1導電型のド
レイン領域及びゲート電極の上部に前記絶縁層を食刻す
る段階と、前記結果物の表面の上部に金属層を形成する
段階とをさらに具備することが好ましい。
のエピタキシャル層と、前記第1導電型のエピタキシャ
ル層の上部に形成されたゲート電極と、前記第1導電型
のエピタキシャル層の表面に形成された第1導電型のソ
ース領域と、前記第1導電型のエピタキシャル層の表面
に形成された第1導電型のドレイン領域と、前記第1導
電型のソース領域を取り囲むように前記第1導電型のエ
ピタキシャル層の表面に形成された第2導電型のボディ
ー領域と、前記第1導電型のソース領域の下部に形成さ
れた第2導電型のバルクバイアス領域とを具備すること
を要旨とする。従って、チップサイズを縮めてオン抵抗
を減少させる。
1導電型のドレイン領域の下部から前記第1導電型の埋
没層まで形成された第1導電型のシンク領域をさらに具
備してもよい。前記第1導電型のエピタキシャル層の上
部に形成されて、前記ゲート電極、ソース領域、ドレイ
ン領域及びバルクバイアス領域にそれぞれ接続される金
属層をさらに具備してもよい。前記ソース領域は、前記
ゲート電極の形成された位置に合わせていることを要旨
とする。前記ドレイン領域は、前記ゲート電極の形成さ
れた位置に合わせていないことを要旨とする。前記金属
層は、前記第2導電型のバルクバイアス領域、前記第2
導電型のボディー領域及び前記第1導電型のソース領域
に共通に接続することを要旨とする。
Claims (7)
- 【請求項1】 半導体基板の上部に形成された第1導電
型の埋没層と、 前記第1導電型の埋没層を含む前記半導体基板の上部に
形成された第1導電型のエピタキシャル層と、 前記第1導電型のエピタキシャル層の上部にゲート酸化
膜を介在して形成されたゲート電極と、 前記ゲート電極の形成された位置に合わせて前記第1導
電型のエピタキシャル層の表面に形成された第1導電型
のソース領域と、 前記ゲート電極の形成された位置に合わせずに前記第1
導電型のエピタキシャル層の表面に形成された第1導電
型のドレイン領域と、 前記第1導電型のソース領域の側面および下部に隣接し
て前記第1導電型のエピタキシャル層の表面に形成され
た第2導電型のボディー領域と、 前記第1導電型のソース領域の下部の前記第2導電型の
ボディー領域内に形成された第2導電型のバルクバイア
ス領域と、 を具備することを特徴とする二重拡散形MOSトランジ
スタ。 - 【請求項2】 前記ドレイン抵抗を低減するために前記
第1導電型のドレイン領域の下部から前記第1導電型の
埋没層まで形成された第1導電型のシンク領域をさらに
具備することを特徴とする請求項1に記載の二重拡散形
MOSトランジスタ。 - 【請求項3】 前記ゲート電極を含む第1導電型のエピ
タキシャル層の上部に形成される絶縁層と、 前記絶縁層内部から上部に貫通して形成され、前記ゲー
ト電極、第1導電型のソース領域、ドレイン領域及び前
記第2導電型のバルクバイアス領域に各々接続される金
属層と、 をさらに具備することを特徴とする請求項1に記載の二
重拡散形MOSトランジスタ。 - 【請求項4】 半導体基板の上部に第1導電型の埋没層
及び第1導電型のエピタキシャル層を順次に形成する段
階と、 前記第1導電型のエピタキシャル層の上部にゲート酸化
膜を介在してゲート電極を形成する段階と、 フォトマスクを用いて前記第1導電型のエピタキシャル
層の表面に第2導電型の不純物をイオン注入することに
より、第2導電型のボディー領域を形成する段階と、 前記結果物の上部に第1導電型の不純物をイオン注入す
ることにより、前記第1導電型のエピタキシャル層の表
面に第1導電型のソース領域及びドレイン領域を形成す
る段階と、 前記第1導電型のソース領域の幅より狭い幅の部位にフ
ォトマスクを用いて第2導電型の不純物をイオン注入し
て前記第1導電型のソース領域の下部で、かつ、前記第
2導電型のボディー領域内に第2導電型のバルクバイア
ス領域を形成する段階と、 を具備することを特徴とする二重拡散形MOSトランジ
スタの製造方法。 - 【請求項5】 前記第1導電型の埋没層及び第1導電型
のエピタキシャル層を順次に形成する段階の後に、ドレ
イン抵抗を低減するために前記第1導電型のドレイン領
域に第1導電型の不純物をイオン注入して前記第1導電
型の埋没層まで拡散される第1導電型のシンク領域を形
成する段階をさらに具備することを特徴とする請求項4
に記載の二重拡散形MOSトランジスタの製造方法。 - 【請求項6】 前記第1導電型のソース領域及びドレイ
ン領域を形成する段階において、フォトマスクを用いな
いことを特徴とする請求項4に記載の二重拡散形MOS
トランジスタの製造方法。 - 【請求項7】 前記第2導電型のバルクバイアス領域を
形成する段階の後に、前記結果物の上部に絶縁層を形成
する段階と、 前記第1導電型のソース領域の幅より狭い幅の部位の前
記絶縁層を食刻した後、露出された第1導電型のエピタ
キシャル層を前記第2導電型のボディー領域まで食刻す
る段階と、 前記第1導電型のドレイン領域及びゲート電極の上部の
前記絶縁層を食刻する段階と、 前記結果物の上部に金属層を形成する段階と、 をさらに具備することを特徴とする請求項4に記載の二
重拡散形MOSトランジスタの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1997-70439 | 1997-12-19 | ||
KR1019970070439A KR100267395B1 (ko) | 1997-12-19 | 1997-12-19 | 이중-확산 모스 트랜지스터 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11186550A true JPH11186550A (ja) | 1999-07-09 |
JP3655467B2 JP3655467B2 (ja) | 2005-06-02 |
Family
ID=19527808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13477098A Expired - Fee Related JP3655467B2 (ja) | 1997-12-19 | 1998-05-18 | 二重拡散形mosトランジスタ及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6194760B1 (ja) |
JP (1) | JP3655467B2 (ja) |
KR (1) | KR100267395B1 (ja) |
TW (1) | TW387105B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002141502A (ja) * | 2000-11-02 | 2002-05-17 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2005236142A (ja) * | 2004-02-20 | 2005-09-02 | Shindengen Electric Mfg Co Ltd | 横型短チャネルdmos及びその製造方法並びに半導体装置 |
US7245243B2 (en) | 2005-01-18 | 2007-07-17 | Sharp Kabushiki Kaisha | Lateral double-diffused MOS transistor and manufacturing method therefor |
JP2010027695A (ja) * | 2008-07-15 | 2010-02-04 | Denso Corp | 半導体装置及びその製造方法 |
CN105390547A (zh) * | 2014-08-27 | 2016-03-09 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6392274B1 (en) * | 2000-04-04 | 2002-05-21 | United Microelectronics Corp. | High-voltage metal-oxide-semiconductor transistor |
DE10026925C2 (de) * | 2000-05-30 | 2002-04-18 | Infineon Technologies Ag | Feldeffektgesteuertes, vertikales Halbleiterbauelement |
JP2002237591A (ja) * | 2000-12-31 | 2002-08-23 | Texas Instruments Inc | Dmosトランジスタ・ソース構造とその製法 |
US6713814B1 (en) * | 2002-08-05 | 2004-03-30 | National Semiconductor Corporation | DMOS transistor structure with gate electrode trench for high density integration and method of fabricating the structure |
JP4387865B2 (ja) * | 2004-05-14 | 2009-12-24 | パナソニック株式会社 | 半導体装置 |
JP4959931B2 (ja) * | 2004-09-29 | 2012-06-27 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
KR100790257B1 (ko) * | 2006-12-27 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
KR101128694B1 (ko) * | 2009-11-17 | 2012-03-23 | 매그나칩 반도체 유한회사 | 반도체 장치 |
CN102779755B (zh) * | 2011-05-13 | 2014-12-03 | 北大方正集团有限公司 | 一种处理半导体器件的方法和*** |
ITMI20121244A1 (it) * | 2012-07-17 | 2014-01-18 | St Microelectronics Srl | Transistore con contatti di terminale auto-allineati |
CN106463508A (zh) | 2014-04-01 | 2017-02-22 | 英派尔科技开发有限公司 | 具有闪络保护的垂直晶体管 |
US9406750B2 (en) | 2014-11-19 | 2016-08-02 | Empire Technology Development Llc | Output capacitance reduction in power transistors |
CN106033776B (zh) * | 2015-03-18 | 2019-03-15 | 北大方正集团有限公司 | 一种vdmos器件的制作方法及vdmos器件 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0841702A1 (en) * | 1996-11-11 | 1998-05-13 | STMicroelectronics S.r.l. | Lateral or vertical DMOSFET with high breakdown voltage |
-
1997
- 1997-12-19 KR KR1019970070439A patent/KR100267395B1/ko not_active IP Right Cessation
-
1998
- 1998-05-05 TW TW087106901A patent/TW387105B/zh not_active IP Right Cessation
- 1998-05-18 JP JP13477098A patent/JP3655467B2/ja not_active Expired - Fee Related
- 1998-12-18 US US09/215,372 patent/US6194760B1/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002141502A (ja) * | 2000-11-02 | 2002-05-17 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2005236142A (ja) * | 2004-02-20 | 2005-09-02 | Shindengen Electric Mfg Co Ltd | 横型短チャネルdmos及びその製造方法並びに半導体装置 |
US7245243B2 (en) | 2005-01-18 | 2007-07-17 | Sharp Kabushiki Kaisha | Lateral double-diffused MOS transistor and manufacturing method therefor |
JP2010027695A (ja) * | 2008-07-15 | 2010-02-04 | Denso Corp | 半導体装置及びその製造方法 |
CN105390547A (zh) * | 2014-08-27 | 2016-03-09 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
JP2016046498A (ja) * | 2014-08-27 | 2016-04-04 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
CN105390547B (zh) * | 2014-08-27 | 2020-11-10 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100267395B1 (ko) | 2000-10-16 |
KR19990051163A (ko) | 1999-07-05 |
TW387105B (en) | 2000-04-11 |
JP3655467B2 (ja) | 2005-06-02 |
US6194760B1 (en) | 2001-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6372557B1 (en) | Method of manufacturing a lateral fet having source contact to substrate with low resistance | |
JP3655467B2 (ja) | 二重拡散形mosトランジスタ及びその製造方法 | |
US20080188048A1 (en) | Semiconductor device | |
WO2000008674A2 (en) | Mosfet having self-aligned gate and buried shield and method of making same | |
US6359318B1 (en) | Semiconductor device with DMOS and bi-polar transistors | |
JPH0613617A (ja) | パワーmosfetトランジスタの製造方法 | |
JPH08264787A (ja) | パワーmosfetのエッジターミネーション方法および構造 | |
EP0241059A2 (en) | Method for manufacturing a power mos transistor | |
US4816882A (en) | Power MOS transistor with equipotential ring | |
JP2003347546A (ja) | 垂直型dmos素子及びその製造方法 | |
US5879995A (en) | High-voltage transistor and manufacturing method therefor | |
JPH07263693A (ja) | Fetの製造方法及び集積構造 | |
JP2001119019A (ja) | 半導体装置およびその製造方法 | |
JPH0382163A (ja) | パワーmosfetおよびその製造方法 | |
US11908930B2 (en) | Laterally-diffused metal-oxide-semiconductor devices with a multiple-thickness buffer dielectric layer | |
JP2807718B2 (ja) | 半導体装置およびその製造方法 | |
JP2003115585A (ja) | 半導体装置の製造方法 | |
JPH08236757A (ja) | Ldmos装置 | |
JPH11220124A (ja) | 半導体装置 | |
JP2687489B2 (ja) | 半導体装置 | |
JPH11354793A (ja) | 半導体装置の製造方法 | |
KR0131722B1 (ko) | 반도체소자 및 그 제조방법 | |
KR100362933B1 (ko) | 모스전계효과트랜지스터및그제조방법 | |
JPH0644605B2 (ja) | 高耐圧mos電界効界半導体装置の製造方法 | |
JPH02121336A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040803 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041102 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050303 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |