JPH11177014A - 電子装置およびその製造方法 - Google Patents
電子装置およびその製造方法Info
- Publication number
- JPH11177014A JPH11177014A JP9338687A JP33868797A JPH11177014A JP H11177014 A JPH11177014 A JP H11177014A JP 9338687 A JP9338687 A JP 9338687A JP 33868797 A JP33868797 A JP 33868797A JP H11177014 A JPH11177014 A JP H11177014A
- Authority
- JP
- Japan
- Prior art keywords
- wiring member
- wiring
- input
- electronic device
- lsi chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 複数のＬＳＩチップを配線部材上に実装する
電子装置において、配線部材上の配線の引き回しを簡単
にする技術を提供する。 【解決手段】 配線部材は第１の配線部材１と第２の配
線部材２とからなり、複数のＬＳＩチップ３は第１の配
線部材１と第２の配線部材２との間に実装されて、第１
の配線部材１上に裏面が固定されたＬＳＩチップ３はそ
の表面の電極６が第２の配線部材２上の配線５に接続さ
れ、第２の配線部材２上に裏面が固定されたＬＳＩチッ
プ３はその表面の電極６が第１の配線部材１上の配線４
に接続される。
電子装置において、配線部材上の配線の引き回しを簡単
にする技術を提供する。 【解決手段】 配線部材は第１の配線部材１と第２の配
線部材２とからなり、複数のＬＳＩチップ３は第１の配
線部材１と第２の配線部材２との間に実装されて、第１
の配線部材１上に裏面が固定されたＬＳＩチップ３はそ
の表面の電極６が第２の配線部材２上の配線５に接続さ
れ、第２の配線部材２上に裏面が固定されたＬＳＩチッ
プ３はその表面の電極６が第１の配線部材１上の配線４
に接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、電子装置およびそ
の製造方法に関し、特に、携帯用電子機器などに用いら
れる複数のＬＳＩチップが内蔵されたカード状の電子装
置に適用して有効な技術に関する。
の製造方法に関し、特に、携帯用電子機器などに用いら
れる複数のＬＳＩチップが内蔵されたカード状の電子装
置に適用して有効な技術に関する。
【０００２】
【従来の技術】最近、例えば通信機器、情報機器、事務
機器などの分野において、携帯可能な電子機器が広く普
及してきている。これらの携帯用電子機器には、ＩＣカ
ードやメモリカードなどで呼ばれているカード状の電子
装置が組み込まれており、これらの電子装置はマイクロ
プロセッサや半導体メモリなどのＬＳＩが内蔵されて構
成されている。そのような携帯用電子機器は、携帯性を
より高めるために、より一層小型化、軽量化が望まれて
おり、これに伴ってそれに組み込まれるＩＣカードやメ
モリカードなどの電子装置も、より一層小型化が図られ
ている。
機器などの分野において、携帯可能な電子機器が広く普
及してきている。これらの携帯用電子機器には、ＩＣカ
ードやメモリカードなどで呼ばれているカード状の電子
装置が組み込まれており、これらの電子装置はマイクロ
プロセッサや半導体メモリなどのＬＳＩが内蔵されて構
成されている。そのような携帯用電子機器は、携帯性を
より高めるために、より一層小型化、軽量化が望まれて
おり、これに伴ってそれに組み込まれるＩＣカードやメ
モリカードなどの電子装置も、より一層小型化が図られ
ている。
【０００３】そのような電子装置は、例えば基板状の配
線部材上に複数のＬＳＩチップが実装されて、配線部材
の一部に設けられた入出力端子を通じて外部からＬＳＩ
チップに対して電気信号が入出力可能に構成されてい
る。例えばＩＣカードでは、配線部材上にマイクロプロ
セッサチップとともにメモリチップが実装されて、演算
機能およびメモリ機能が備えられており、入出力端子を
通じて外部からマイクロプロセッサチップに入力された
制御信号に基づいて、メモリチップに記憶されているデ
ータの照合、書き替えなどが行われるようになってい
る。また、メモリカードでは、配線部材上にメモリチッ
プが実装されて、入出力端子を通じて外部から入力され
た制御信号に基づいて、メモリチップに記憶されている
データの照合、書き替えなどが行われるようになってい
る。
線部材上に複数のＬＳＩチップが実装されて、配線部材
の一部に設けられた入出力端子を通じて外部からＬＳＩ
チップに対して電気信号が入出力可能に構成されてい
る。例えばＩＣカードでは、配線部材上にマイクロプロ
セッサチップとともにメモリチップが実装されて、演算
機能およびメモリ機能が備えられており、入出力端子を
通じて外部からマイクロプロセッサチップに入力された
制御信号に基づいて、メモリチップに記憶されているデ
ータの照合、書き替えなどが行われるようになってい
る。また、メモリカードでは、配線部材上にメモリチッ
プが実装されて、入出力端子を通じて外部から入力され
た制御信号に基づいて、メモリチップに記憶されている
データの照合、書き替えなどが行われるようになってい
る。
【０００４】例えば、日経ＢＰ社発行、「日経マイクロ
デバイス」、１９８８年３月号、第４９〜第６５頁に
は、そのようなＩＣカードの製造方法が開示されてい
る。
デバイス」、１９８８年３月号、第４９〜第６５頁に
は、そのようなＩＣカードの製造方法が開示されてい
る。
【０００５】この文献には、ガラス・エポキシなどの配
線部材上に複数のＬＳＩチップを実装してＩＣカードを
製造する技術が示されている。
線部材上に複数のＬＳＩチップを実装してＩＣカードを
製造する技術が示されている。
【０００６】
【発明が解決しようとする課題】しかしながら、前記し
たような従来技術では、配線部材上に実装するＬＳＩチ
ップの数が多くなると、必然的に配線部材上の配線の引
き回しが複雑になるという問題がある。
たような従来技術では、配線部材上に実装するＬＳＩチ
ップの数が多くなると、必然的に配線部材上の配線の引
き回しが複雑になるという問題がある。
【０００７】すなわち、配線部材の面積が一定の場合、
これに実装されるＬＳＩチップの数が多くなると、ＬＳ
Ｉチップの実装密度が高くなるので、配線部材上に形成
される配線の密度も高くなってくる。このため、配線の
形成に高精度の微細化技術が要求されるようになるの
で、コストアップが避けられなくなる。
これに実装されるＬＳＩチップの数が多くなると、ＬＳ
Ｉチップの実装密度が高くなるので、配線部材上に形成
される配線の密度も高くなってくる。このため、配線の
形成に高精度の微細化技術が要求されるようになるの
で、コストアップが避けられなくなる。
【０００８】本発明の目的は、複数のＬＳＩチップを配
線部材上に実装する電子装置において、配線部材上の配
線の引き回しを簡単にする技術を提供することにある。
線部材上に実装する電子装置において、配線部材上の配
線の引き回しを簡単にする技術を提供することにある。
【０００９】また、本発明の目的は、複数のＬＳＩチッ
プを配線部材上に実装する電子装置を、コストアップを
伴うことなく製造する技術を提供することにある。
プを配線部材上に実装する電子装置を、コストアップを
伴うことなく製造する技術を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１２】（１）本発明の電子装置は、配線部材上に
複数のＬＳＩチップが実装され、前記配線部材に設けら
れた入出力端子を通じて外部から前記ＬＳＩチップに対
する電気信号が入出力可能に構成されている電子装置で
あって、前記配線部材は第１の配線部材と第２の配線部
材とからなり、前記複数のＬＳＩチップは前記第１の配
線部材と前記第２の配線部材との間に実装されて、前記
第１の配線部材上に裏面が固定された前記ＬＳＩチップ
はその表面の電極が前記第２の配線部材上の配線に接続
され、前記第２の配線部材上に裏面が固定された前記Ｌ
ＳＩチップはその表面の電極が前記第１の配線部材上の
配線に接続されている。
複数のＬＳＩチップが実装され、前記配線部材に設けら
れた入出力端子を通じて外部から前記ＬＳＩチップに対
する電気信号が入出力可能に構成されている電子装置で
あって、前記配線部材は第１の配線部材と第２の配線部
材とからなり、前記複数のＬＳＩチップは前記第１の配
線部材と前記第２の配線部材との間に実装されて、前記
第１の配線部材上に裏面が固定された前記ＬＳＩチップ
はその表面の電極が前記第２の配線部材上の配線に接続
され、前記第２の配線部材上に裏面が固定された前記Ｌ
ＳＩチップはその表面の電極が前記第１の配線部材上の
配線に接続されている。
【００１３】（２）本発明の電子装置は、（１）記載の
電子装置において、前記ＬＳＩチップの電極はバンプ状
電極からなる。
電子装置において、前記ＬＳＩチップの電極はバンプ状
電極からなる。
【００１４】（３）本発明の電子装置は、（１）または
（２）記載の電子装置において、前記第１の配線部材お
よび前記第２の配線部材の一部に入出力端子が設けら
れ、前記第１の配線部材上に裏面が固定された前記ＬＳ
Ｉチップに対する電気信号は前記第２の配線部材の前記
入出力端子を通じて入出力可能に構成され、前記第２の
配線部材上に裏面が固定された前記ＬＳＩチップに対す
る電気信号は前記第１の配線部材の前記入出力端子を通
じて入出力可能に構成されている。
（２）記載の電子装置において、前記第１の配線部材お
よび前記第２の配線部材の一部に入出力端子が設けら
れ、前記第１の配線部材上に裏面が固定された前記ＬＳ
Ｉチップに対する電気信号は前記第２の配線部材の前記
入出力端子を通じて入出力可能に構成され、前記第２の
配線部材上に裏面が固定された前記ＬＳＩチップに対す
る電気信号は前記第１の配線部材の前記入出力端子を通
じて入出力可能に構成されている。
【００１５】（４）本発明の電子装置は、（１）または
（２）記載の電子装置において、前記第１の配線部材お
よび第２の配線部材の一部に入出力端子が設けられ、前
記第１の配線部材上に裏面が固定された前記ＬＳＩチッ
プおよび前記第２の配線部材上に裏面が固定された前記
ＬＳＩチップに対する電気信号は、前記第１の配線部材
または第２の配線部材の前記入出力端子を通じて入出力
可能に構成されている。
（２）記載の電子装置において、前記第１の配線部材お
よび第２の配線部材の一部に入出力端子が設けられ、前
記第１の配線部材上に裏面が固定された前記ＬＳＩチッ
プおよび前記第２の配線部材上に裏面が固定された前記
ＬＳＩチップに対する電気信号は、前記第１の配線部材
または第２の配線部材の前記入出力端子を通じて入出力
可能に構成されている。
【００１６】（５）本発明の電子装置は、（１）または
（２）記載の電子装置において、前記第１の配線部材お
よび前記第２の配線部材の一部および他部に入出力端子
が設けられ、前記第１の配線部材上に裏面が固定された
前記ＬＳＩチップに対する電気信号は前記第２の配線部
材のいずれか一方側の前記入出力端子を通じて入出力可
能に構成され、前記第２の配線部材上に裏面が固定され
た前記ＬＳＩチップに対する電気信号は前記第１の配線
部材のいずれか一方側の前記入出力端子を通じて入出力
可能に構成されている。
（２）記載の電子装置において、前記第１の配線部材お
よび前記第２の配線部材の一部および他部に入出力端子
が設けられ、前記第１の配線部材上に裏面が固定された
前記ＬＳＩチップに対する電気信号は前記第２の配線部
材のいずれか一方側の前記入出力端子を通じて入出力可
能に構成され、前記第２の配線部材上に裏面が固定され
た前記ＬＳＩチップに対する電気信号は前記第１の配線
部材のいずれか一方側の前記入出力端子を通じて入出力
可能に構成されている。
【００１７】（６）本発明の電子装置は、（１）または
（２）記載の電子装置において、前記第１の配線部材お
よび第２の配線部材の一部および他部に入出力端子が設
けられ、前記第１の配線部材および前記第２の配線部材
の一部あるいは他部に各々の一方側の前記入出力端子同
士を導通させるソケットが接続され、前記第１の配線部
材上に裏面が固定された前記ＬＳＩチップおよび前記第
２の配線部材上に裏面が固定された前記ＬＳＩチップに
対する電気信号は、前記第１の配線部材または第２の配
線部材の他方側の前記入出力端子を通じて入出力可能に
構成されている。
（２）記載の電子装置において、前記第１の配線部材お
よび第２の配線部材の一部および他部に入出力端子が設
けられ、前記第１の配線部材および前記第２の配線部材
の一部あるいは他部に各々の一方側の前記入出力端子同
士を導通させるソケットが接続され、前記第１の配線部
材上に裏面が固定された前記ＬＳＩチップおよび前記第
２の配線部材上に裏面が固定された前記ＬＳＩチップに
対する電気信号は、前記第１の配線部材または第２の配
線部材の他方側の前記入出力端子を通じて入出力可能に
構成されている。
【００１８】（７）本発明の電子装置の製造方法は、
（ａ）配線と導通する入出力端子が設けられた第１の配
線部材上に、ＬＳＩチップをその表面の電極を前記配線
に接続する工程、（ｂ）配線と導通する入出力端子が設
けられた第２の配線部材上に、他のＬＳＩチップをその
表面の電極を前記配線に接続する工程、（ｃ）前記第１
の配線部材と前記第２の配線部材とを、各々前記ＬＳＩ
チップの前記電極を接続した面同士を前記ＬＳＩチップ
の位置が重ならないように対向させるとともに、前記第
１の配線部材と前記第２の配線部材との間の周囲の位置
にスペーサを配置する工程、（ｄ）前記第１の配線部材
および前記第２の配線部材を押圧することにより、前記
第１の配線部材上の前記配線に表面の電極が接続されて
いる前記ＬＳＩチップの裏面を前記第２の配線部材上に
固定するとともに、前記第２の配線部材上の前記配線に
表面の電極が接続されている前記ＬＳＩチップの裏面を
前記第１の配線部材上に固定し、同時に前記スペーサを
前記第１の配線部材上および第２の配線部材上に固定す
る工程、（ｅ）前記第１の配線部材および第２の配線部
材の前記入出力端子を除いた周囲を箱状のケースで覆う
工程を含んでいる。
（ａ）配線と導通する入出力端子が設けられた第１の配
線部材上に、ＬＳＩチップをその表面の電極を前記配線
に接続する工程、（ｂ）配線と導通する入出力端子が設
けられた第２の配線部材上に、他のＬＳＩチップをその
表面の電極を前記配線に接続する工程、（ｃ）前記第１
の配線部材と前記第２の配線部材とを、各々前記ＬＳＩ
チップの前記電極を接続した面同士を前記ＬＳＩチップ
の位置が重ならないように対向させるとともに、前記第
１の配線部材と前記第２の配線部材との間の周囲の位置
にスペーサを配置する工程、（ｄ）前記第１の配線部材
および前記第２の配線部材を押圧することにより、前記
第１の配線部材上の前記配線に表面の電極が接続されて
いる前記ＬＳＩチップの裏面を前記第２の配線部材上に
固定するとともに、前記第２の配線部材上の前記配線に
表面の電極が接続されている前記ＬＳＩチップの裏面を
前記第１の配線部材上に固定し、同時に前記スペーサを
前記第１の配線部材上および第２の配線部材上に固定す
る工程、（ｅ）前記第１の配線部材および第２の配線部
材の前記入出力端子を除いた周囲を箱状のケースで覆う
工程を含んでいる。
【００１９】（８）本発明の電子装置の製造方法は、
（７）記載の電子装置において、前記ＬＳＩチップの裏
面の前記第１の配線部材または前記第２の配線部材上へ
の固定は接着材を介して行う。
（７）記載の電子装置において、前記ＬＳＩチップの裏
面の前記第１の配線部材または前記第２の配線部材上へ
の固定は接着材を介して行う。
【００２０】（９）本発明の電子装置の製造方法は、
（７）または（８）記載の電子装置において、前記第１
の配線部材および第２の配線部材として、その一部およ
び他部に入出力端子を設けたものを用いる。
（７）または（８）記載の電子装置において、前記第１
の配線部材および第２の配線部材として、その一部およ
び他部に入出力端子を設けたものを用いる。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００２２】（実施の形態１）図１は、実施の形態１で
ある電子装置を示す断面図である。
ある電子装置を示す断面図である。
【００２３】例えばガラス・エポキシなどからなる基板
状の配線部材（上部配線部材）１と第２の配線部材（下
部配線部材）２との間には、マイクロプロセッサチッ
プ、メモリチップなどからなる複数のＬＳＩチップ３が
実装されている。第１の配線部材１および第２の配線部
材２上には各々配線４、５が形成されている。
状の配線部材（上部配線部材）１と第２の配線部材（下
部配線部材）２との間には、マイクロプロセッサチッ
プ、メモリチップなどからなる複数のＬＳＩチップ３が
実装されている。第１の配線部材１および第２の配線部
材２上には各々配線４、５が形成されている。
【００２４】ＬＳＩチップ３はその表面に例えばＰｂ−
Ｓｎ合金からなるバンプ状の電極６が形成されており、
第１の配線部材１上に両面テープなどの接着材７を介し
てその裏面が固定されたＬＳＩチップ３は、その表面の
電極６が第２の配線部材２上の配線５に接続されてい
る。一方、第２の配線部材２上に接着材７を介してその
裏面が固定されたＬＳＩチップ３は、その表面の電極６
が第１の配線部材１上の配線４に接続されている。この
ように、複数のＬＳＩチップ３は、交互に実装方向が逆
になるように第１の配線部材１と第２の配線部材２との
間に実装されている。
Ｓｎ合金からなるバンプ状の電極６が形成されており、
第１の配線部材１上に両面テープなどの接着材７を介し
てその裏面が固定されたＬＳＩチップ３は、その表面の
電極６が第２の配線部材２上の配線５に接続されてい
る。一方、第２の配線部材２上に接着材７を介してその
裏面が固定されたＬＳＩチップ３は、その表面の電極６
が第１の配線部材１上の配線４に接続されている。この
ように、複数のＬＳＩチップ３は、交互に実装方向が逆
になるように第１の配線部材１と第２の配線部材２との
間に実装されている。
【００２５】第１の配線部材１の一部には配線４と導通
する入出力端子８が形成され、第２の配線部材２の一部
には配線５と導通する入出力端子９が形成されている。
各入出力端子８、９は各配線部材１、２の側面に形成さ
れた中間配線１０、１１を介して各配線４、５に接続さ
れている。図２は、図１の主要部の拡大構造を示してい
る。または、図３に示すように、各入出力端子８（９）
は各配線部材１（２）に形成されたスルーホール配線１
２（１３）を介して各配線４（５）に接続されていても
よい。
する入出力端子８が形成され、第２の配線部材２の一部
には配線５と導通する入出力端子９が形成されている。
各入出力端子８、９は各配線部材１、２の側面に形成さ
れた中間配線１０、１１を介して各配線４、５に接続さ
れている。図２は、図１の主要部の拡大構造を示してい
る。または、図３に示すように、各入出力端子８（９）
は各配線部材１（２）に形成されたスルーホール配線１
２（１３）を介して各配線４（５）に接続されていても
よい。
【００２６】第１の配線部材１と第２の配線部材２との
間の周囲の位置には、樹脂などの絶縁材料からなるスペ
ーサ１４が介在されていて、第１の配線部材１と第２の
配線部材２との間の間隔を一定に保持している。このス
ペーサ１４は接着材７を介して第１の配線部材１および
第２の配線部材２に固定するようにしてもよい。
間の周囲の位置には、樹脂などの絶縁材料からなるスペ
ーサ１４が介在されていて、第１の配線部材１と第２の
配線部材２との間の間隔を一定に保持している。このス
ペーサ１４は接着材７を介して第１の配線部材１および
第２の配線部材２に固定するようにしてもよい。
【００２７】第１の配線部材１および第２の配線部材２
の周囲は、入出力端子８、９の位置を除いて、例えばア
ルミニウム（Ａｌ）やステンレスなどの導電性材料から
なる箱状のケース１５によって囲まれて機械的な保護が
行われている。この箱状のケース１５はアース用電極と
して使用できるようになっている。
の周囲は、入出力端子８、９の位置を除いて、例えばア
ルミニウム（Ａｌ）やステンレスなどの導電性材料から
なる箱状のケース１５によって囲まれて機械的な保護が
行われている。この箱状のケース１５はアース用電極と
して使用できるようになっている。
【００２８】このような電子装置は、第１の配線部材１
に設けられた入出力端子８を通じて、第１の配線部材１
の配線４に電極６が接続されたＬＳＩチップ３に対する
電気信号が入出力可能になる。また、第２の配線部材２
に設けられた入出力端子９を通じて、第２の配線部材２
の配線５に電極６が接続されたＬＳＩチップ３に対する
電気信号が入出力可能になる。
に設けられた入出力端子８を通じて、第１の配線部材１
の配線４に電極６が接続されたＬＳＩチップ３に対する
電気信号が入出力可能になる。また、第２の配線部材２
に設けられた入出力端子９を通じて、第２の配線部材２
の配線５に電極６が接続されたＬＳＩチップ３に対する
電気信号が入出力可能になる。
【００２９】このように、複数のＬＳＩチップ３を交互
に実装方向が逆になるように第１の配線部材１と第２の
配線部材２との間に実装することにより、第１の配線部
材１および第２の配線部材２上に形成する配線４、５の
引き回しを簡単にすることができる。なお、複数のＬＳ
Ｉチップ３は必ずしも規則的に交互に実装方向を逆にす
ることなく、ランダムに逆になっていてもよい。
に実装方向が逆になるように第１の配線部材１と第２の
配線部材２との間に実装することにより、第１の配線部
材１および第２の配線部材２上に形成する配線４、５の
引き回しを簡単にすることができる。なお、複数のＬＳ
Ｉチップ３は必ずしも規則的に交互に実装方向を逆にす
ることなく、ランダムに逆になっていてもよい。
【００３０】次に、上記のような構造を有する電子装置
の製造方法を図４〜図１０を用いて説明する。
の製造方法を図４〜図１０を用いて説明する。
【００３１】まず、図４に示すように、上部配線部材と
なる第１の配線部材１を用意する。この第１の配線部材
１上には、印刷法などで形成された配線４が形成されて
おり、この配線４のＬＳＩチップのバンプ状の電極が接
続される位置には、ランド部４ａが形成されている。配
線４は、図２あるいは図３に示したように、第１の配線
部材４の反対面に形成された入出力端子８と導通してい
る。
なる第１の配線部材１を用意する。この第１の配線部材
１上には、印刷法などで形成された配線４が形成されて
おり、この配線４のＬＳＩチップのバンプ状の電極が接
続される位置には、ランド部４ａが形成されている。配
線４は、図２あるいは図３に示したように、第１の配線
部材４の反対面に形成された入出力端子８と導通してい
る。
【００３２】次に、図５に示すように、下部配線部材と
なる第１の配線部材２を用意する。この第２の配線部材
２上には、印刷法などで形成された配線５が形成されて
おり、この配線５のＬＳＩチップのバンプ状の電極が接
続される位置には、ランド部５ａが形成されている。配
線５は、図２あるいは図３に示したように、第２の配線
部材５の反対面に形成された入出力端子９と導通してい
る。
なる第１の配線部材２を用意する。この第２の配線部材
２上には、印刷法などで形成された配線５が形成されて
おり、この配線５のＬＳＩチップのバンプ状の電極が接
続される位置には、ランド部５ａが形成されている。配
線５は、図２あるいは図３に示したように、第２の配線
部材５の反対面に形成された入出力端子９と導通してい
る。
【００３３】次に、図６に示すように、第１の配線部材
１上に例えば２個のＬＳＩチップ３を、その配線４のラ
ンド部４ａにその電極６を位置決めした状態で熱処理し
て、電極６を溶融させてランド部４ａに接続する。
１上に例えば２個のＬＳＩチップ３を、その配線４のラ
ンド部４ａにその電極６を位置決めした状態で熱処理し
て、電極６を溶融させてランド部４ａに接続する。
【００３４】次に、図７に示すように、同様にして第２
の配線部材２上に例えば２個のＬＳＩチップ３を、その
配線５のランド部５ａにその電極６を位置決めした状態
で熱処理して、電極６を溶融させてランド部５ａに接続
する。
の配線部材２上に例えば２個のＬＳＩチップ３を、その
配線５のランド部５ａにその電極６を位置決めした状態
で熱処理して、電極６を溶融させてランド部５ａに接続
する。
【００３５】次に、図８に示すように、第１の配線部材
１と第２の配線部材２とを、ＬＳＩチップ３の電極６を
接続した面同士をＬＳＩチップ３の位置が重ならないよ
うに対向させ、第１の配線部材１および第２の配線部材
２のそれぞれのＬＳＩチップ３の裏面が接する位置に両
面テープなどの接着材７を設けるとともに、第１の配線
部材１と第２の配線部材２との間の周囲の位置に樹脂な
どの絶縁材料からなるスペーサ１４を配置する。また、
スペーサ１４が接する位置にも接着材７を設けておくよ
うにしてもよい。
１と第２の配線部材２とを、ＬＳＩチップ３の電極６を
接続した面同士をＬＳＩチップ３の位置が重ならないよ
うに対向させ、第１の配線部材１および第２の配線部材
２のそれぞれのＬＳＩチップ３の裏面が接する位置に両
面テープなどの接着材７を設けるとともに、第１の配線
部材１と第２の配線部材２との間の周囲の位置に樹脂な
どの絶縁材料からなるスペーサ１４を配置する。また、
スペーサ１４が接する位置にも接着材７を設けておくよ
うにしてもよい。
【００３６】次に、第１の配線部材１および第２の配線
部材２を矢印方向に押圧することにより、図９に示すよ
うに、第１の配線部材１上の配線４に表面の電極６が接
続されている２個のＬＳＩチップ３の裏面を接着材７を
介して第２の配線部材２上に固定するとともに、第２の
配線部材２上の配線５に表面の電極６が接続されている
２個のＬＳＩチップ３の裏面を接着材７を介して第１の
配線部材１上に固定する。同時に、スペーサ１４を第１
の配線部材１および第２の配線部材２上に固定する。こ
れによって、複数のＬＳＩチップ３は第１の配線部材１
と第２の配線部材２との間に実装される。
部材２を矢印方向に押圧することにより、図９に示すよ
うに、第１の配線部材１上の配線４に表面の電極６が接
続されている２個のＬＳＩチップ３の裏面を接着材７を
介して第２の配線部材２上に固定するとともに、第２の
配線部材２上の配線５に表面の電極６が接続されている
２個のＬＳＩチップ３の裏面を接着材７を介して第１の
配線部材１上に固定する。同時に、スペーサ１４を第１
の配線部材１および第２の配線部材２上に固定する。こ
れによって、複数のＬＳＩチップ３は第１の配線部材１
と第２の配線部材２との間に実装される。
【００３７】次に、図１０に示すように、例えばアルミ
ニウム（Ａｌ）やステンレスなどの導電性材料からなる
箱状のケース１５を矢印方向に嵌入することにより、図
１に示したような電子装置が完成する。
ニウム（Ａｌ）やステンレスなどの導電性材料からなる
箱状のケース１５を矢印方向に嵌入することにより、図
１に示したような電子装置が完成する。
【００３８】本実施の形態によれば、カード状の電子装
置は、複数のＬＳＩチップ３が第１の配線部材１と第２
の配線部材２との間に実装され、ＬＳＩチップ３の電極
６が接続される配線４、５は第１の配線部材１と第２の
配線部材２とに分けられて形成されるので、配線部材上
に形成される配線の引き回しを簡単にすることができ
る。すなわち、配線部材上に実装されるＬＳＩチップの
数が多くなっても、配線の引き回しを上部配線部材であ
る第１の配線部材１と下部配線部材である第２の配線部
材２とに二分して形成するので、ＬＳＩチップの実装密
度が高くなっても、配線部材上に形成される配線の密度
は従来のように高くはならない。
置は、複数のＬＳＩチップ３が第１の配線部材１と第２
の配線部材２との間に実装され、ＬＳＩチップ３の電極
６が接続される配線４、５は第１の配線部材１と第２の
配線部材２とに分けられて形成されるので、配線部材上
に形成される配線の引き回しを簡単にすることができ
る。すなわち、配線部材上に実装されるＬＳＩチップの
数が多くなっても、配線の引き回しを上部配線部材であ
る第１の配線部材１と下部配線部材である第２の配線部
材２とに二分して形成するので、ＬＳＩチップの実装密
度が高くなっても、配線部材上に形成される配線の密度
は従来のように高くはならない。
【００３９】これに伴い、配線の形成に高精度の微細化
技術が要求されないので、コストアップが避けられるよ
うになる。
技術が要求されないので、コストアップが避けられるよ
うになる。
【００４０】なお、図１の構造の電子装置において、入
出力端子８、９が形成されていない第１の配線部材１お
よび第２の配線部材２の他部において、第１の配線部材
１の配線４と第２の配線部材２の配線５とを所定の接続
関係となるような配線経路を設けることにより、複数の
ＬＳＩチップ３に対する電気信号を第１の配線部材１の
入出力端子８または第２の配線部材２の入出力端子９
を、共通の入出力端子として利用することができる。
出力端子８、９が形成されていない第１の配線部材１お
よび第２の配線部材２の他部において、第１の配線部材
１の配線４と第２の配線部材２の配線５とを所定の接続
関係となるような配線経路を設けることにより、複数の
ＬＳＩチップ３に対する電気信号を第１の配線部材１の
入出力端子８または第２の配線部材２の入出力端子９
を、共通の入出力端子として利用することができる。
【００４１】（実施の形態２）本実施の形態では、第１
の配線部材および第２の配線部材の一部および他部に入
出力端子を設けた例を示すもので、図１１を用いてその
構造を説明する。
の配線部材および第２の配線部材の一部および他部に入
出力端子を設けた例を示すもので、図１１を用いてその
構造を説明する。
【００４２】すなわち、図１１に示すように、第１の配
線部材１の一部および他部に入出力端子８を設けるとと
もに、第２の配線部材２の一部および他部にも入出力端
子９を設けるようにする。この場合、第１の配線部材１
および第２の配線部材２の周囲は、筒状のケース１６に
よって覆われる。
線部材１の一部および他部に入出力端子８を設けるとと
もに、第２の配線部材２の一部および他部にも入出力端
子９を設けるようにする。この場合、第１の配線部材１
および第２の配線部材２の周囲は、筒状のケース１６に
よって覆われる。
【００４３】本実施の形態によれば、電子装置は、第１
の配線部材１の一部および他部に設けられた入出力端子
８を通じて、第１の配線部材１の配線４に電極６が接続
されたＬＳＩチップ３に対する電気信号が入出力可能に
なり、また、第２の配線部材２の一部および他部に設け
られた入出力端子９を通じて、第２の配線部材２の配線
５に電極６が接続されたＬＳＩチップ３に対する電気信
号が入出力可能になる。従って、必要に応じて何れかの
入出力端子８、９を利用してＬＳＩチップ３に対する電
気信号が入出力可能になるので、利用の自由度が広まる
という効果が得られる。
の配線部材１の一部および他部に設けられた入出力端子
８を通じて、第１の配線部材１の配線４に電極６が接続
されたＬＳＩチップ３に対する電気信号が入出力可能に
なり、また、第２の配線部材２の一部および他部に設け
られた入出力端子９を通じて、第２の配線部材２の配線
５に電極６が接続されたＬＳＩチップ３に対する電気信
号が入出力可能になる。従って、必要に応じて何れかの
入出力端子８、９を利用してＬＳＩチップ３に対する電
気信号が入出力可能になるので、利用の自由度が広まる
という効果が得られる。
【００４４】（実施の形態３）本実施の形態では、第１
の配線部材および第２の配線部材の一部および他部に入
出力端子を設ける場合、一部に各々の一方側の入出力端
子同士を導通させるソケットを接続するようにした例を
示すもので、図１２を用いてその構造を説明する。
の配線部材および第２の配線部材の一部および他部に入
出力端子を設ける場合、一部に各々の一方側の入出力端
子同士を導通させるソケットを接続するようにした例を
示すもので、図１２を用いてその構造を説明する。
【００４５】すなわち、図１２に示すように、第１の配
線部材１の一部および他部に入出力端子８を設けるとと
もに、第２の配線部材２の一部および他部にも入出力端
子９を設けるようにした場合、第１の配線部材１および
第２の配線部材２の一部に各々の一方側の入出力端子
８、９同士を導通させるソケット１７を接続するように
する。ソケット１７には導通用配線１８が形成されてい
る。第１の配線部材１および第２の配線部材２の周囲
は、筒状のケース１６によって覆われる。
線部材１の一部および他部に入出力端子８を設けるとと
もに、第２の配線部材２の一部および他部にも入出力端
子９を設けるようにした場合、第１の配線部材１および
第２の配線部材２の一部に各々の一方側の入出力端子
８、９同士を導通させるソケット１７を接続するように
する。ソケット１７には導通用配線１８が形成されてい
る。第１の配線部材１および第２の配線部材２の周囲
は、筒状のケース１６によって覆われる。
【００４６】本実施の形態によれば、電子装置は、第１
の配線部材１上に裏面が固定されたＬＳＩチップ３およ
び第２の配線部材２上に裏面が固定されたＬＳＩチップ
３に対する電気信号は、第１の配線部材１または第２の
配線部材２の他方側の入出力端子８、９を通じて入出力
可能となる。従って、何れか側の入出力端子８、９を利
用してＬＳＩチップ３に対する電気信号が入出力可能に
なるので、利用の自由度が広まるという効果が得られ
る。なお、ソケット１７は着脱自在にできる。
の配線部材１上に裏面が固定されたＬＳＩチップ３およ
び第２の配線部材２上に裏面が固定されたＬＳＩチップ
３に対する電気信号は、第１の配線部材１または第２の
配線部材２の他方側の入出力端子８、９を通じて入出力
可能となる。従って、何れか側の入出力端子８、９を利
用してＬＳＩチップ３に対する電気信号が入出力可能に
なるので、利用の自由度が広まるという効果が得られ
る。なお、ソケット１７は着脱自在にできる。
【００４７】なお、本発明の変形例として、図１３に示
すように、第１の配線部材１と第２の配線部材２との一
端部同士をテープ１９によって接着して、両配線部材
１、２を平面上に広げて利用するようにできる。この場
合、第１の配線部材１上の配線４と第２の配線部材２上
の配線５とを導通させるようにする。このような利用方
法は、特に細長いスペースを必要とするような用途に適
用することにより効果的となる。
すように、第１の配線部材１と第２の配線部材２との一
端部同士をテープ１９によって接着して、両配線部材
１、２を平面上に広げて利用するようにできる。この場
合、第１の配線部材１上の配線４と第２の配線部材２上
の配線５とを導通させるようにする。このような利用方
法は、特に細長いスペースを必要とするような用途に適
用することにより効果的となる。
【００４８】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲において種々変更可能であることは言う
までもない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲において種々変更可能であることは言う
までもない。
【００４９】例えば、前記実施の形態で示した、第１の
配線部材および第２の配線部材は、基板状の材料に限る
ことなく、ポリイミド樹脂などからなるテープを用いて
構成することができる。この場合も、必要な位置には配
線や入出力端子を設けておくことにより、同等の機能を
持たせることができる。
配線部材および第２の配線部材は、基板状の材料に限る
ことなく、ポリイミド樹脂などからなるテープを用いて
構成することができる。この場合も、必要な位置には配
線や入出力端子を設けておくことにより、同等の機能を
持たせることができる。
【００５０】また、前記実施の形態で示した、第１の配
線部材と第２の配線部材との間に実装するＬＳＩチップ
の種類は必要に応じて任意の素子を選択することができ
る。
線部材と第２の配線部材との間に実装するＬＳＩチップ
の種類は必要に応じて任意の素子を選択することができ
る。
【００５１】また、第１の配線部材および第２の配線部
材の全体を覆うように樹脂モールドを行うようにしても
よい。ただし、樹脂モールド時の樹脂の流れによって、
ＬＳＩチップに不要な力が加わって、信号経路の断線が
生ずる場合も考えられるので、樹脂モールドは必ずしも
必要ではない。
材の全体を覆うように樹脂モールドを行うようにしても
よい。ただし、樹脂モールド時の樹脂の流れによって、
ＬＳＩチップに不要な力が加わって、信号経路の断線が
生ずる場合も考えられるので、樹脂モールドは必ずしも
必要ではない。
【００５２】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００５３】（１）複数のＬＳＩチップを配線部材上に
実装する電子装置において、配線部材上の配線の引き回
しを簡単にすることができる。
実装する電子装置において、配線部材上の配線の引き回
しを簡単にすることができる。
【００５４】（２）複数のＬＳＩチップを配線部材上に
実装する電子装置を、コストアップを伴うことなく製造
できる。
実装する電子装置を、コストアップを伴うことなく製造
できる。
【図１】本発明の実施の形態１である電子装置を示す断
面図である。
面図である。
【図２】本発明の実施の形態１である電子装置の主要部
を示す断面図である。
を示す断面図である。
【図３】本発明の実施の形態１である電子装置の主要部
を示す断面図である。
を示す断面図である。
【図４】本発明の実施の形態１である電子装置の製造方
法を示す平面図である。
法を示す平面図である。
【図５】本発明の実施の形態１である電子装置の製造方
法を示す平面図である。
法を示す平面図である。
【図６】本発明の実施の形態１である電子装置の製造方
法を示す断面図である。
法を示す断面図である。
【図７】本発明の実施の形態１である電子装置の製造方
法を示す断面図である。
法を示す断面図である。
【図８】本発明の実施の形態１である電子装置の製造方
法を示す断面図である。
法を示す断面図である。
【図９】本発明の実施の形態１である電子装置の製造方
法を示す断面図である。
法を示す断面図である。
【図１０】本発明の実施の形態１である電子装置の製造
方法を示す断面図である。
方法を示す断面図である。
【図１１】本発明の実施の形態２である電子装置を示す
断面図である。
断面図である。
【図１２】本発明の実施の形態３である電子装置を示す
断面図である。
断面図である。
【図１３】本発明の電子装置の変形例を示す断面図であ
る。
る。
１ 第１の配線部材（上部配線部材） ２ 第２の配線部材（下部配線部材） ３ ＬＳＩチップ ４ 配線 ４ａ ランド部 ５ 配線 ５ａ ランド部 ６ 電極（バンブ状の電極） ７ 接着材 ８ 入出力端子 ９ 入出力端子 １０ 中間配線 １１ 中間配線 １２ スルーホール配線 １３ スルーホール配線 １４ スペーサ １５ 箱状のケース １６ 筒状のケース １７ ソケット １８ 導通用配線 １９ テープ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 落合 俊彦 東京都青梅市藤橋３丁目３番地２ 日立東 京エレクトロニクス株式会社内
Claims (9)
- 【請求項１】 配線部材上に複数のＬＳＩチップが実装
され、前記配線部材に設けられた入出力端子を通じて外
部から前記ＬＳＩチップに対する電気信号が入出力可能
に構成されている電子装置であって、 前記配線部材は第１の配線部材と第２の配線部材とから
なり、前記複数のＬＳＩチップは前記第１の配線部材と
前記第２の配線部材との間に実装されて、前記第１の配
線部材上に裏面が固定された前記ＬＳＩチップはその表
面の電極が前記第２の配線部材上の配線に接続され、前
記第２の配線部材上に裏面が固定された前記ＬＳＩチッ
プはその表面の電極が前記第１の配線部材上の配線に接
続されていることを特徴とする電子装置。 - 【請求項２】 請求項１記載の電子装置であって、 前記ＬＳＩチップの電極はバンプ状電極からなることを
特徴とする電子装置。 - 【請求項３】 請求項１または２記載の電子装置であっ
て、 前記第１の配線部材および前記第２の配線部材の一部に
入出力端子が設けられ、前記第１の配線部材上に裏面が
固定された前記ＬＳＩチップに対する電気信号は前記第
２の配線部材の前記入出力端子を通じて入出力可能に構
成され、前記第２の配線部材上に裏面が固定された前記
ＬＳＩチップに対する電気信号は前記第１の配線部材の
前記入出力端子を通じて入出力可能に構成されているこ
とを特徴とする電子装置。 - 【請求項４】 請求項１または２記載の電子装置であっ
て、 前記第１の配線部材および第２の配線部材の一部に入出
力端子が設けられ、前記第１の配線部材上に裏面が固定
された前記ＬＳＩチップおよび前記第２の配線部材上に
裏面が固定された前記ＬＳＩチップに対する電気信号
は、前記第１の配線部材または第２の配線部材の前記入
出力端子を通じて入出力可能に構成されていることを特
徴とする電子装置。 - 【請求項５】 請求項１または２記載の電子装置であっ
て、 前記第１の配線部材および前記第２の配線部材の一部お
よび他部に入出力端子が設けられ、前記第１の配線部材
上に裏面が固定された前記ＬＳＩチップに対する電気信
号は前記第２の配線部材のいずれか一方側の前記入出力
端子を通じて入出力可能に構成され、前記第２の配線部
材上に裏面が固定された前記ＬＳＩチップに対する電気
信号は前記第１の配線部材のいずれか一方側の前記入出
力端子を通じて入出力可能に構成されていることを特徴
とする電子装置。 - 【請求項６】 請求項１または２記載の電子装置であっ
て、 前記第１の配線部材および第２の配線部材の一部および
他部に入出力端子が設けられ、前記第１の配線部材およ
び前記第２の配線部材の一部あるいは他部に各々の一方
側の前記入出力端子同士を導通させるソケットが接続さ
れ、前記第１の配線部材上に裏面が固定された前記ＬＳ
Ｉチップおよび前記第２の配線部材上に裏面が固定され
た前記ＬＳＩチップに対する電気信号は、前記第１の配
線部材または第２の配線部材の他方側の前記入出力端子
を通じて入出力可能に構成されていることを特徴とする
電子装置。 - 【請求項７】 （ａ）配線と導通する入出力端子が設け
られた第１の配線部材上に、ＬＳＩチップをその表面の
電極を前記配線に接続する工程、（ｂ）配線と導通する
入出力端子が設けられた第２の配線部材上に、他のＬＳ
Ｉチップをその表面の電極を前記配線に接続する工程、
（ｃ）前記第１の配線部材と前記第２の配線部材とを、
各々前記ＬＳＩチップの前記電極を接続した面同士を前
記ＬＳＩチップの位置が重ならないように対向させると
ともに、前記第１の配線部材と前記第２の配線部材との
間の周囲の位置にスペーサを配置する工程、（ｄ）前記
第１の配線部材および前記第２の配線部材を押圧するこ
とにより、前記第１の配線部材上の前記配線に表面の電
極が接続されている前記ＬＳＩチップの裏面を前記第２
の配線部材上に固定するとともに、前記第２の配線部材
上の前記配線に表面の電極が接続されている前記ＬＳＩ
チップの裏面を前記第１の配線部材上に固定し、同時に
前記スペーサを前記第１の配線部材上および第２の配線
部材上に固定する工程、（ｅ）前記第１の配線部材およ
び第２の配線部材の前記入出力端子を除いた周囲を箱状
のケースで覆う工程、を含むことを特徴とする電子装置
の製造方法。 - 【請求項８】 請求項７記載の電子装置の製造方法であ
って、 前記ＬＳＩチップの裏面の前記第１の配線部材または前
記第２の配線部材上への固定は接着材を介して行うこと
を特徴とする電子装置の製造方法。 - 【請求項９】 請求項７または８記載の電子装置の製造
方法であって、 前記第１の配線部材および第２の配線部材として、その
一部および他部に入出力端子を設けたものを用いること
を特徴とする電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9338687A JPH11177014A (ja) | 1997-12-09 | 1997-12-09 | 電子装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9338687A JPH11177014A (ja) | 1997-12-09 | 1997-12-09 | 電子装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11177014A true JPH11177014A (ja) | 1999-07-02 |
Family
ID=18320519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9338687A Pending JPH11177014A (ja) | 1997-12-09 | 1997-12-09 | 電子装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11177014A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203086A (ja) * | 2005-01-24 | 2006-08-03 | Citizen Electronics Co Ltd | 電子部品パッケージ及びその製造方法 |
-
1997
- 1997-12-09 JP JP9338687A patent/JPH11177014A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203086A (ja) * | 2005-01-24 | 2006-08-03 | Citizen Electronics Co Ltd | 電子部品パッケージ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9305861B2 (en) | Method and system for electrically coupling a chip to chip package | |
| US4941033A (en) | Semiconductor integrated circuit device | |
| US6774473B1 (en) | Semiconductor chip module | |
| US4860087A (en) | Semiconductor device and process for producing the same | |
| JP2002043503A (ja) | 半導体装置 | |
| CN103620775A (zh) | 具有边缘连接器的堆叠板上芯片模块 | |
| JP2003017649A (ja) | 半導体装置及び半導体モジュール | |
| US6825568B2 (en) | Flip chip package structure and flip chip device with area bump | |
| KR100336081B1 (ko) | 반도체 칩 | |
| JPH11177014A (ja) | 電子装置およびその製造方法 | |
| JP2821315B2 (ja) | シングルインラインモジュール | |
| JPH11186492A (ja) | 半導体パッケージ及び半導体パッケージの実装構造 | |
| JPH06177322A (ja) | メモリ素子 | |
| JPH09330952A (ja) | プリント回路基板および半導体チップの積層方法 | |
| JPH1174421A (ja) | 複合型半導体装置 | |
| JPH104122A (ja) | 半導体装置 | |
| JP2004031432A (ja) | 半導体装置 | |
| JPH07282218A (ja) | 半導体集積回路装置 | |
| JPH06350025A (ja) | 半導体装置 | |
| JPH11185001A (ja) | Ｉｃカード用のｉｃモジュール | |
| JPH0969587A (ja) | Ｂｇａ型半導体装置及びｂｇａモジュール | |
| JP2000164627A (ja) | 半導体装置及びモジュール及びそれを用いたｉｃカード | |
| JPH07255025A (ja) | 液晶表示モジュール | |
| JPH10163415A (ja) | 半導体装置およびモジュール | |
| JPH0373550A (ja) | ワイヤボンディング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |