JPH11163249A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11163249A JPH11163249A JP34083197A JP34083197A JPH11163249A JP H11163249 A JPH11163249 A JP H11163249A JP 34083197 A JP34083197 A JP 34083197A JP 34083197 A JP34083197 A JP 34083197A JP H11163249 A JPH11163249 A JP H11163249A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor device
- semiconductor chip
- wiring
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体チップを基板の凹部に内蔵する半導体
装置において、基板を容易かつ安価に入手できるものと
し、半導体装置を容易かつ安価に製造できるものとす
る。 【解決手段】 製造の容易な二つの配線基板１、２を用
い、凹部１０を持った基板を構成するようにした。ま
た、二つの配線基板１、２間の接続部の樹脂封止と半導
体チップ５の樹脂封止とを、二つの基板間に隙間４を設
けることによって、同時に一工程で実施できるようにし
た。これにより、基板が容易かつ安価に入手でき、半導
体装置を容易かつ安価に製造することができる。
装置において、基板を容易かつ安価に入手できるものと
し、半導体装置を容易かつ安価に製造できるものとす
る。 【解決手段】 製造の容易な二つの配線基板１、２を用
い、凹部１０を持った基板を構成するようにした。ま
た、二つの配線基板１、２間の接続部の樹脂封止と半導
体チップ５の樹脂封止とを、二つの基板間に隙間４を設
けることによって、同時に一工程で実施できるようにし
た。これにより、基板が容易かつ安価に入手でき、半導
体装置を容易かつ安価に製造することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法の技術に関し、特に配線基板に半導体チッ
プを実装する構造の半導体装置およびその製造方法に関
する。
その製造方法の技術に関し、特に配線基板に半導体チッ
プを実装する構造の半導体装置およびその製造方法に関
する。
【０００２】
【従来の技術】半導体装置の一つの構造として、配線基
板に半導体チップが実装されたものが多く製造されてい
る。その中で、主に高密度に形成することが要求される
ものにおいて、部分的に半導体装置が厚くなるのを防ぎ
たいということや半導体チップの実装部を基板上に盛り
上がった形にしたくない等の理由で、基板に凹部を設け
てその内部に半導体チップを収納して実装するものがあ
る。
板に半導体チップが実装されたものが多く製造されてい
る。その中で、主に高密度に形成することが要求される
ものにおいて、部分的に半導体装置が厚くなるのを防ぎ
たいということや半導体チップの実装部を基板上に盛り
上がった形にしたくない等の理由で、基板に凹部を設け
てその内部に半導体チップを収納して実装するものがあ
る。
【０００３】この様な半導体装置としては、図５に示す
ものが知られている（特開平５−２５９３７２記載のハ
イブリッドＩＣ）。これは、平板状の第一の配線基板１
と開口部を有する枠状の第二の配線基板２とが貼合わさ
れ、スルーホール１８で両配線基板１、２が接続され
て、半導体チップ５を収納する凹部１０を持った基板が
形成されている。
ものが知られている（特開平５−２５９３７２記載のハ
イブリッドＩＣ）。これは、平板状の第一の配線基板１
と開口部を有する枠状の第二の配線基板２とが貼合わさ
れ、スルーホール１８で両配線基板１、２が接続され
て、半導体チップ５を収納する凹部１０を持った基板が
形成されている。
【０００４】そして、この凹部１０内で第一の配線基板
上１に半導体チップ５が実装され、その後、図示されて
いないが通常、この部分は接続部及び半導体チップ保護
のための封止樹脂６が塗布され封止される。
上１に半導体チップ５が実装され、その後、図示されて
いないが通常、この部分は接続部及び半導体チップ保護
のための封止樹脂６が塗布され封止される。
【０００５】また、一つの平板状の配線基板を、部分的
に、切削により彫り込んで半導体チップ収納凹部を形成
し内層配線を露出させることによって、同様の基板を形
成することも行われている。
に、切削により彫り込んで半導体チップ収納凹部を形成
し内層配線を露出させることによって、同様の基板を形
成することも行われている。
【０００６】
【発明が解決しようとする課題】問題点は、基板に関
し、供給者が限られ、またコストが高いことである。そ
の理由は、この様に半導体チップ収納凹部をもった基板
は、半導体チップ収納凹部の形成の後に、スルーホール
の形成あるいは導体の表面メッキといった基板製造とし
ての工程が行われるため、基板製造者により製造され供
給されるが、この基板の製造工程は特殊であり、充分な
品質のものを製造できる製造者が限られ、また、製造で
きても多くの工数を要したり不良品が多く発生したりす
るからである。
し、供給者が限られ、またコストが高いことである。そ
の理由は、この様に半導体チップ収納凹部をもった基板
は、半導体チップ収納凹部の形成の後に、スルーホール
の形成あるいは導体の表面メッキといった基板製造とし
ての工程が行われるため、基板製造者により製造され供
給されるが、この基板の製造工程は特殊であり、充分な
品質のものを製造できる製造者が限られ、また、製造で
きても多くの工数を要したり不良品が多く発生したりす
るからである。
【０００７】よって、本発明は、同様の構造の半導体装
置を、入手性の良い、安価な基板を用いて構成し、半導
体装置を安価および容易に製造できるようにすることを
目的とする。
置を、入手性の良い、安価な基板を用いて構成し、半導
体装置を安価および容易に製造できるようにすることを
目的とする。
【０００８】
【課題を解決するための手段】前記課題を解決するた
め、本発明では、平板状の第一の配線基板と、開口部を
有し第一の配線基板に重ねられた第二の配線基板と、そ
れら二つの配線基板の面間に在って互いを部分的に電気
的に接続する導電手段と、第二の配線基板の開口部内で
第一の配線基板上に接続された半導体チップとを有する
構成とした。その場合、第一の配線基板と第二の配線基
板とは隙間を持って接続され、その隙間と半導体チップ
とが同じ樹脂で封止されている構成とすることもでき
る。また、導電手段にはんだを用いることもできる。ま
た、第一の配線基板上に他の電子部品が実装されている
構成とすることもできる。本発明の方法では、平板状の
第一の配線基板と開口を有する第二の配線基板とを相互
に隙間を有する形態で導電手段を介して接続し、半導体
チップを前記第二の配線基板の開口部内で前記第一の配
線基板上に接続した後、開口部内に未硬化状態の流動性
のある樹脂を注入して、半導体チップ周りおよび隙間に
流入させ、その後樹脂を硬化させることによって、半導
体チップと隙間とを同時に封止する方法を採用した。そ
の際、導電手段にはんだを用いることもできる。また、
第一の配線基板と第二の配線基板との接続および半導体
チップの実装を、第一の配線基板に予め形成したバンプ
を介して行うこともできる。また、バンプの先端にＡｇ
ペーストを転写し、そこに半導体チップおよび第二の配
線基板を載せ、Ａｇペーストを熱硬化させてそれぞれの
接続を行うこともできる。
め、本発明では、平板状の第一の配線基板と、開口部を
有し第一の配線基板に重ねられた第二の配線基板と、そ
れら二つの配線基板の面間に在って互いを部分的に電気
的に接続する導電手段と、第二の配線基板の開口部内で
第一の配線基板上に接続された半導体チップとを有する
構成とした。その場合、第一の配線基板と第二の配線基
板とは隙間を持って接続され、その隙間と半導体チップ
とが同じ樹脂で封止されている構成とすることもでき
る。また、導電手段にはんだを用いることもできる。ま
た、第一の配線基板上に他の電子部品が実装されている
構成とすることもできる。本発明の方法では、平板状の
第一の配線基板と開口を有する第二の配線基板とを相互
に隙間を有する形態で導電手段を介して接続し、半導体
チップを前記第二の配線基板の開口部内で前記第一の配
線基板上に接続した後、開口部内に未硬化状態の流動性
のある樹脂を注入して、半導体チップ周りおよび隙間に
流入させ、その後樹脂を硬化させることによって、半導
体チップと隙間とを同時に封止する方法を採用した。そ
の際、導電手段にはんだを用いることもできる。また、
第一の配線基板と第二の配線基板との接続および半導体
チップの実装を、第一の配線基板に予め形成したバンプ
を介して行うこともできる。また、バンプの先端にＡｇ
ペーストを転写し、そこに半導体チップおよび第二の配
線基板を載せ、Ａｇペーストを熱硬化させてそれぞれの
接続を行うこともできる。
【０００９】第一の配線基板および第二の配線基板は、
ごく普通の両面または多層配線基板として製造できるも
のであり、入手性に優れ、安価である。そして、この二
つの配線基板を重ね、それぞれの基板の面間を導電手段
により部分的に電気的に接続することによって、二つの
配線基板が重なった状態で固定され、且つ電気的にお互
いの配線が接続され、従来の半導体チップ収納凹部をも
った基板と同様な機能の一つの基板として形成すること
ができる。
ごく普通の両面または多層配線基板として製造できるも
のであり、入手性に優れ、安価である。そして、この二
つの配線基板を重ね、それぞれの基板の面間を導電手段
により部分的に電気的に接続することによって、二つの
配線基板が重なった状態で固定され、且つ電気的にお互
いの配線が接続され、従来の半導体チップ収納凹部をも
った基板と同様な機能の一つの基板として形成すること
ができる。
【００１０】さらに、二つの配線基板の面間に距離をと
り、隙間を設けて形成すれば、凹部内に半導体チップを
実装し半導体チップおよびその接続部を封止する樹脂を
注入したときに、同時に基板間の隙間にもこの樹脂を流
れ込ませて埋めることができ、樹脂を硬化させれば、基
板間の接続部の保護と補強を半導体実装部分の封止と同
時に実施することができる。このようにして、半導体装
置を安価および容易に製造することができるようにな
る。
り、隙間を設けて形成すれば、凹部内に半導体チップを
実装し半導体チップおよびその接続部を封止する樹脂を
注入したときに、同時に基板間の隙間にもこの樹脂を流
れ込ませて埋めることができ、樹脂を硬化させれば、基
板間の接続部の保護と補強を半導体実装部分の封止と同
時に実施することができる。このようにして、半導体装
置を安価および容易に製造することができるようにな
る。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図１〜図４を参照して説明する。まず、図１を
参照すると、本発明の実施の形態は、平板状の第一の配
線基板１と、開口部を有する第二の配線基板２と、この
二つの配線基板１、２の配線を電気的に接続する接続導
体３と、半導体チップ５とを備え、さらに、第一配線基
板１と第二配線基板間２の隙間４と、この隙間４を埋
め、半導体チップ５の実装部を封止する封止樹脂６とを
備えている。
について図１〜図４を参照して説明する。まず、図１を
参照すると、本発明の実施の形態は、平板状の第一の配
線基板１と、開口部を有する第二の配線基板２と、この
二つの配線基板１、２の配線を電気的に接続する接続導
体３と、半導体チップ５とを備え、さらに、第一配線基
板１と第二配線基板間２の隙間４と、この隙間４を埋
め、半導体チップ５の実装部を封止する封止樹脂６とを
備えている。
【００１２】さらに、図２および図３も参照して詳細に
説明をする。第一の配線基板１および第二の配線基板２
は、広く通常に製造が実施されている形態のものであ
り、その表面や内部に配線７が形成された両面或いは多
層配線板であって、その外形および開口部８が金型を用
いたパンチング等で形成されている。重ね合わされるそ
れぞれの配線基板１、２の対向面には、相対した位置
に、配線の一部として接続ランド９が設けられている。
説明をする。第一の配線基板１および第二の配線基板２
は、広く通常に製造が実施されている形態のものであ
り、その表面や内部に配線７が形成された両面或いは多
層配線板であって、その外形および開口部８が金型を用
いたパンチング等で形成されている。重ね合わされるそ
れぞれの配線基板１、２の対向面には、相対した位置
に、配線の一部として接続ランド９が設けられている。
【００１３】接続導体３は、金属または導電ペーストな
どのバンプなどで、柱状に形成され、対向した接続ラン
ド９にそれぞれに接して、二つの配線基板１、２の配線
７を電気的に接続する。
どのバンプなどで、柱状に形成され、対向した接続ラン
ド９にそれぞれに接して、二つの配線基板１、２の配線
７を電気的に接続する。
【００１４】隙間４は、接続導体３の高さによって厚さ
が決まり、１０〜３００μｍであることが望ましい。
が決まり、１０〜３００μｍであることが望ましい。
【００１５】半導体チップ５は、第二の配線基板２の開
口部８および第一の配線基板１によって形作られる凹部
１０に収納された形に、その底面の第一の配線基板１上
にワイヤーボンディングやバンプ接続法などで実装さ
れ、固着、接続される。
口部８および第一の配線基板１によって形作られる凹部
１０に収納された形に、その底面の第一の配線基板１上
にワイヤーボンディングやバンプ接続法などで実装さ
れ、固着、接続される。
【００１６】封止樹脂６は、未硬化の状態では液状の流
動性に富んだ樹脂が用いられ、熱を加えることなどによ
り硬化される。
動性に富んだ樹脂が用いられ、熱を加えることなどによ
り硬化される。
【００１７】図２に示すように、隙間４および半導体チ
ップ５実装部の封止樹脂６による封止は、第一の配線基
板１と第二の配線基板２とが接続導体３で接続され半導
体チップ５が凹部に実装された状態で、未硬化の封止樹
脂６を凹部１０内に注入し、硬化処理を行うことにより
成される。
ップ５実装部の封止樹脂６による封止は、第一の配線基
板１と第二の配線基板２とが接続導体３で接続され半導
体チップ５が凹部に実装された状態で、未硬化の封止樹
脂６を凹部１０内に注入し、硬化処理を行うことにより
成される。
【００１８】凹部１０に注入された樹脂は、流動し、ま
た、隙間４を毛細管現象などで広がることにより、半導
体チップ５周りおよび隙間４を埋めて封止し、半導体チ
ップ５およびその接続部だけでなく、配線基板間の接続
をも同時に補強および保護することができる。
た、隙間４を毛細管現象などで広がることにより、半導
体チップ５周りおよび隙間４を埋めて封止し、半導体チ
ップ５およびその接続部だけでなく、配線基板間の接続
をも同時に補強および保護することができる。
【００１９】
【実施例】次に本発明の具体的な実施例を、図１、図２
および図３を用いて説明する。図に示された半導体装置
は、これ全体で表面実装型半導体部品として形成された
ものである。基本的な構造は先に説明した通りである
が、電子部品として外部に接続をとるための外部接続電
極１１が、第二の配線基板２の側面から下面に配線７の
一部として形成され、リードレスチップキャリア状のも
のとなっている。また、高密度化のために、他の電子部
品１２が上面に実装されている。
および図３を用いて説明する。図に示された半導体装置
は、これ全体で表面実装型半導体部品として形成された
ものである。基本的な構造は先に説明した通りである
が、電子部品として外部に接続をとるための外部接続電
極１１が、第二の配線基板２の側面から下面に配線７の
一部として形成され、リードレスチップキャリア状のも
のとなっている。また、高密度化のために、他の電子部
品１２が上面に実装されている。
【００２０】第一および第二の配線基板１、２は、両面
配線のガラス−エポキシ基材のプリント配線板である。
第一の配線基板１の厚さは約０．３ｍｍ、第二の配線基
板２の厚さは約０．７ｍｍで、一つの半導体装置に対応
した個片、或いは個片が幾つか連結された編集シート状
態に外形が金型によりパンチングされて形成され、第二
の配線板２においては加えて開口部８が同時に形成され
ている。
配線のガラス−エポキシ基材のプリント配線板である。
第一の配線基板１の厚さは約０．３ｍｍ、第二の配線基
板２の厚さは約０．７ｍｍで、一つの半導体装置に対応
した個片、或いは個片が幾つか連結された編集シート状
態に外形が金型によりパンチングされて形成され、第二
の配線板２においては加えて開口部８が同時に形成され
ている。
【００２１】それぞれの片面には配線７の一部としてφ
０．４ｍｍの接続ランド９が形成され、接続ランド９の
周囲の基板面は、約２０μｍの保護樹脂層１３で覆われ
たものとなっている。配線７の露出表面はＮｉメッキを
下地としたＡｕメッキが施されている。この様な配線基
板は、ごく通常の形態であり、通常のプリント配線板メ
ーカーであれば、容易に製造することができ、且つ、安
価に製造できる。
０．４ｍｍの接続ランド９が形成され、接続ランド９の
周囲の基板面は、約２０μｍの保護樹脂層１３で覆われ
たものとなっている。配線７の露出表面はＮｉメッキを
下地としたＡｕメッキが施されている。この様な配線基
板は、ごく通常の形態であり、通常のプリント配線板メ
ーカーであれば、容易に製造することができ、且つ、安
価に製造できる。
【００２２】接続導体３としては、はんだが用いられて
いる。また、封止樹脂６としては、半導体チップ封止に
広く用いられている様な熱硬化型液状エポキシ樹脂で充
分に流動性のあるものが使用されている。
いる。また、封止樹脂６としては、半導体チップ封止に
広く用いられている様な熱硬化型液状エポキシ樹脂で充
分に流動性のあるものが使用されている。
【００２３】この半導体装置の製造は、まず図３（ａ）
に示すように第一の配線基板１と第二の配線基板２との
接続が行われる。第一の配線基板１上の接続ランド９上
に、はんだペーストをφ０．５ｍｍ、高さ０．２５ｍｍ
に印刷し、この上に第二の配線基板２を接続ランド９を
対向させて重ね、周囲より加熱して、はんだを溶融させ
て行う。これにより二つの配線基板は約８０μｍの隙間
をもって、接続導体３としてのはんだで、接続される。
に示すように第一の配線基板１と第二の配線基板２との
接続が行われる。第一の配線基板１上の接続ランド９上
に、はんだペーストをφ０．５ｍｍ、高さ０．２５ｍｍ
に印刷し、この上に第二の配線基板２を接続ランド９を
対向させて重ね、周囲より加熱して、はんだを溶融させ
て行う。これにより二つの配線基板は約８０μｍの隙間
をもって、接続導体３としてのはんだで、接続される。
【００２４】次に、図３（ｂ）に示すように、凹部１０
底面に厚さ０．４ｍｍの半導体チップ５を接着剤１４で
固着し、金線１５によるワイヤーボンディングを行って
配線基板１と電気的に接続する。
底面に厚さ０．４ｍｍの半導体チップ５を接着剤１４で
固着し、金線１５によるワイヤーボンディングを行って
配線基板１と電気的に接続する。
【００２５】次に、図３（ｃ）に示すように、凹部１０
に封止樹脂６を注入し、その後加熱して硬化させ、封止
する。凹部１０に注入された封止樹脂６は、凹部１０の
底部周辺より隙間４に流入して毛細管現象により広が
り、それによって金線１５を含んだ半導体チップ５周り
および隙間４が同時に封止される。
に封止樹脂６を注入し、その後加熱して硬化させ、封止
する。凹部１０に注入された封止樹脂６は、凹部１０の
底部周辺より隙間４に流入して毛細管現象により広が
り、それによって金線１５を含んだ半導体チップ５周り
および隙間４が同時に封止される。
【００２６】その後、他の電子部品１２を上面にはんだ
付け等で実装して、本半導体装置を得る。
付け等で実装して、本半導体装置を得る。
【００２７】（他の実施の形態）本発明の他の実施の形
態を、図４を用いて説明する。この図４の半導体装置
は、先の例と異なって、配線基板１、２間の接続および
半導体チップ５の実装が、第一の配線基板上１にあらか
じめ形成されたバンプ１６を介して行われている。この
場合、先の例よりも小型、薄型化が図れる。
態を、図４を用いて説明する。この図４の半導体装置
は、先の例と異なって、配線基板１、２間の接続および
半導体チップ５の実装が、第一の配線基板上１にあらか
じめ形成されたバンプ１６を介して行われている。この
場合、先の例よりも小型、薄型化が図れる。
【００２８】バンプは１６、Ｃｕメッキを１００μmの
厚さに部分的に配線上に堆積させることによって形成す
る。最終的には、表面にＮｉメッキを下地としたＡｕメ
ッキが施されたものとなる。
厚さに部分的に配線上に堆積させることによって形成す
る。最終的には、表面にＮｉメッキを下地としたＡｕメ
ッキが施されたものとなる。
【００２９】そのバンプ１６の先端にＡｇペースト１７
を転写し、そこに半導体チップ５および第二の配線基板
２を載せ、Ａｇペースト１７を熱硬化させてそれぞれの
接続がなされる。
を転写し、そこに半導体チップ５および第二の配線基板
２を載せ、Ａｇペースト１７を熱硬化させてそれぞれの
接続がなされる。
【００３０】その後、凹部の半導体チップ５周辺に樹脂
を注入し、半導体チップ５と第一の配線基板１の間隙お
よび隙間４が同様に封止される。
を注入し、半導体チップ５と第一の配線基板１の間隙お
よび隙間４が同様に封止される。
【００３１】この構造の場合には、第二の配線基板２の
厚さは、凹部１０の深さが浅くて良いので、薄くでき、
０．５ｍｍのものが使用されている。このため、半導体
装置としても、厚さが薄いものが得られる。
厚さは、凹部１０の深さが浅くて良いので、薄くでき、
０．５ｍｍのものが使用されている。このため、半導体
装置としても、厚さが薄いものが得られる。
【００３２】
【発明の効果】本発明の第一の効果は、半導体装置を、
入手性の良い、安価な基板を用いて構成することができ
るということである。これにより、短納期で安価な半導
体装置の製造が可能となる。
入手性の良い、安価な基板を用いて構成することができ
るということである。これにより、短納期で安価な半導
体装置の製造が可能となる。
【００３３】その理由は、従来は複雑な構造の一つの基
板として形成されていたものを、製造の容易な二つの基
板として分割して形成して用いるようにしたからであ
る。
板として形成されていたものを、製造の容易な二つの基
板として分割して形成して用いるようにしたからであ
る。
【００３４】第二の効果は、二つの基板間の樹脂封止と
半導体チップの樹脂封止とを同一工程で同時に実施でき
るということである。これにより、安価に、高信頼性の
半導体装置が製造できるようになる。
半導体チップの樹脂封止とを同一工程で同時に実施でき
るということである。これにより、安価に、高信頼性の
半導体装置が製造できるようになる。
【００３５】その理由は、二つの基板間の接続を、隙間
を保持して行うようにして、半導体チップ実装部分の樹
脂封止の際に、封止樹脂が基板間にも充填されるように
したからである。
を保持して行うようにして、半導体チップ実装部分の樹
脂封止の際に、封止樹脂が基板間にも充填されるように
したからである。
【図１】本発明に係る半導体装置の実施の形態を示す縦
断面図である。
断面図である。
【図２】本発明係る半導体装置の実施の形態の縦断面の
部分的な拡大図である。
部分的な拡大図である。
【図３】本発明に係る半導体装置の製造方法を順に表す
工程図であり、（ａ）は基板を上下に配置した状態を、
（ｂ）は半導体チップの実装状態を、（ｃ）は樹脂封止
状態をそれぞれ断面で示した図ある。
工程図であり、（ａ）は基板を上下に配置した状態を、
（ｂ）は半導体チップの実装状態を、（ｃ）は樹脂封止
状態をそれぞれ断面で示した図ある。
【図４】本発明に係る半導体装置の他の実施の形態を示
す縦断面図である。
す縦断面図である。
【図５】従来の半導体装置を示す縦断面図である。
１…第一の配線基板 ２…第二の配線基板 ３…接続導体 ４…隙間 ５…半導体チップ ６…封止樹脂 ８…開口部 １０…凹部 １６…バンプ
Claims (8)
- 【請求項１】平板状の第一の配線基板と、開口部を有し
前記第一の配線基板に重ねられた第二の配線基板と、そ
れら二つの配線基板の面間に在って互いを部分的に電気
的に接続する導電手段と、前記第二の配線基板の開口部
内で前記第一の配線基板上に接続された半導体チップと
を有することを特徴とする、半導体装置。 - 【請求項２】 前記第一の配線基板と第二の配線基板と
は隙間を持って接続され、その隙間と前記半導体チップ
とが同じ樹脂で封止されていることを特徴とする、請求
項１記載の半導体装置。 - 【請求項３】 前記導電手段にはんだが用いられている
ことを特徴とする、請求項１又は２記載の半導体装置。 - 【請求項４】 前記第一の配線基板上に他の電子部品が
実装されていることを特徴とする、請求項１〜３の何れ
かに記載の半導体装置。 - 【請求項５】 平板状の第一の配線基板と開口を有する
第二の配線基板とを相互に隙間を有する形態で導電手段
を介して接続し、半導体チップを前記第二の配線基板の
開口部内で前記第一の配線基板上に接続した後、前記開
口部内に未硬化状態の流動性のある樹脂を注入して、前
記半導体チップ周りおよび前記隙間に流入させ、その後
樹脂を硬化させることによって、前記半導体チップと前
記隙間とを同時に封止することを特徴とする、半導体装
置の製造方法。 - 【請求項６】 前記導電手段にはんだを用いることを特
徴とする、請求項５記載の半導体装置の製造方法。 - 【請求項７】 前記第一の配線基板と第二の配線基板と
の接続および半導体チップの実装を、第一の配線基板に
予め形成したバンプを介して行うことを特徴とする、請
求項６記載の半導体装置の製造方法。 - 【請求項８】 前記バンプの先端にＡｇペーストを転写
し、そこに半導体チップおよび第二の配線基板を載せ、
Ａｇペーストを熱硬化させてそれぞれの接続を行うこと
を特徴とする、請求項５又は７記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34083197A JP2870533B1 (ja) | 1997-11-27 | 1997-11-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34083197A JP2870533B1 (ja) | 1997-11-27 | 1997-11-27 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2870533B1 JP2870533B1 (ja) | 1999-03-17 |
| JPH11163249A true JPH11163249A (ja) | 1999-06-18 |
Family
ID=18340717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34083197A Expired - Lifetime JP2870533B1 (ja) | 1997-11-27 | 1997-11-27 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870533B1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1111674A2 (en) | 1999-12-20 | 2001-06-27 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
| JP2002093933A (ja) * | 2000-09-11 | 2002-03-29 | Fuji Electric Co Ltd | キャビティ構造回路基板及びその製造方法 |
| US6784530B2 (en) | 2002-01-23 | 2004-08-31 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module with embedded semiconductor chip and method of manufacturing |
| US6955948B2 (en) | 2001-01-19 | 2005-10-18 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a component built-in module |
| US6975516B2 (en) | 2001-10-18 | 2005-12-13 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
| US8368230B2 (en) | 2009-08-20 | 2013-02-05 | Fujitsu Limited | Electronic part and method of manufacturing the same |
| US8432033B2 (en) | 2009-08-12 | 2013-04-30 | Renesas Electronics Corporation | Electronic device and manufacturing method therefor |
| US8546187B2 (en) | 2009-08-20 | 2013-10-01 | Fujitsu Limited | Electronic part and method of manufacturing the same |
-
1997
- 1997-11-27 JP JP34083197A patent/JP2870533B1/ja not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1111674A2 (en) | 1999-12-20 | 2001-06-27 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
| US6538210B2 (en) | 1999-12-20 | 2003-03-25 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
| US6931725B2 (en) | 1999-12-20 | 2005-08-23 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
| JP2002093933A (ja) * | 2000-09-11 | 2002-03-29 | Fuji Electric Co Ltd | キャビティ構造回路基板及びその製造方法 |
| US6955948B2 (en) | 2001-01-19 | 2005-10-18 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a component built-in module |
| US6975516B2 (en) | 2001-10-18 | 2005-12-13 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
| US7294587B2 (en) | 2001-10-18 | 2007-11-13 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
| US6784530B2 (en) | 2002-01-23 | 2004-08-31 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module with embedded semiconductor chip and method of manufacturing |
| US7018866B2 (en) | 2002-01-23 | 2006-03-28 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module with embedded semiconductor chip and method of manufacturing |
| US8432033B2 (en) | 2009-08-12 | 2013-04-30 | Renesas Electronics Corporation | Electronic device and manufacturing method therefor |
| US8368230B2 (en) | 2009-08-20 | 2013-02-05 | Fujitsu Limited | Electronic part and method of manufacturing the same |
| US8546187B2 (en) | 2009-08-20 | 2013-10-01 | Fujitsu Limited | Electronic part and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2870533B1 (ja) | 1999-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2595909B2 (ja) | 半導体装置 | |
| CN102098876B (zh) | 用于电路基板的制造工艺 | |
| JP4901458B2 (ja) | 電子部品内蔵基板 | |
| JP3447961B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| US20020089050A1 (en) | Semiconductor device | |
| JP2001339011A (ja) | 半導体装置およびその製造方法 | |
| JPH06168980A (ja) | 半導体チップ実装方法および基板構造体 | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| JPH06120670A (ja) | 多層配線基板 | |
| JP2003017517A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2870533B1 (ja) | 半導体装置およびその製造方法 | |
| JP3972209B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2008198916A (ja) | 半導体装置及びその製造方法 | |
| JP3914094B2 (ja) | 半導体装置 | |
| JP4561969B2 (ja) | 半導体装置 | |
| JPH077033A (ja) | 電子部品搭載装置の製造方法 | |
| JP3342172B2 (ja) | 電子回路部品及びその製造方法 | |
| JP3362007B2 (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JP2006165333A (ja) | 半導体素子搭載装置及び半導体素子搭載方法 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH11260950A (ja) | 半導体装置及びその製造方法 | |
| JP2918087B2 (ja) | 半導体チップ搭載用多層配線基板 | |
| JP2000077433A (ja) | 半導体装置およびその製造方法 | |
| JP2877122B2 (ja) | 半導体装置及びリードフレーム |