JPH11162872A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPH11162872A
JPH11162872A JP33933297A JP33933297A JPH11162872A JP H11162872 A JPH11162872 A JP H11162872A JP 33933297 A JP33933297 A JP 33933297A JP 33933297 A JP33933297 A JP 33933297A JP H11162872 A JPH11162872 A JP H11162872A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
concentration
semiconductor integrated
tiw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP33933297A
Other languages
English (en)
Inventor
Genichi Shigesato
元一 重里
Shinji Tokumaru
慎司 徳丸
Shunichi Hayashi
林  俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP33933297A priority Critical patent/JPH11162872A/ja
Publication of JPH11162872A publication Critical patent/JPH11162872A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 通常の半導体集積回路装置製造工程に
おいて不可避である400℃〜500℃での熱処理以外
の特別な熱処理を施さなくても半導体基板との接触抵抗
が低く、一層でも十分にバリア性が高いTiW合金を含
む配線を有する半導体集積回路装置を提供する。 【解決手段】 半導体基板上に形成された絶縁膜に開
孔されたコンタクトホールに金属が埋め込まれた半導体
集積回路装置において、コンタクトホール底部に露出し
た半導体基板上に、 WとTiとの濃度和に対するTi
濃度が20at%以上50at%以下であって、かつ酸
素濃度が全体の1.0at%以上20at%以下である
TiW合金層、あるいはTi濃度が5at%以上20a
t%未満であって、かつ酸素濃度が全体の0.5at%
以上15at%以下であるTiW合金層を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路装
置に関するものであり、より詳しくはコンタクトホール
に埋め込まれるTiW配線とその形成方法に特徴を有す
る半導体集積回路装置及びその製造方法に関するもので
ある。
【0002】
【従来の技術】コンタクトホールにWやAlなどの金属
プラグあるいは金属配線を埋め込む際には、例えば特開
平2−96331号公報や特開平1−138718号公
報に開示されているように、半導体基板と前記金属プラ
グとの間、あるいは半導体基板と前記金属配線との間に
TiW合金やTiの層を形成することが多い。これは半
導体基板とのオーミックコンタクトを得たり、前記金属
プラグあるいは金属配線と半導体基板との相互拡散を防
ぐ目的で形成されるものであり、それぞれコンタクト
層、バリア層と呼ばれている。また、Tiは半導体基板
との接触抵抗が低くコンタクト層としては優れた材料で
あるが、半導体基板やTiの上に積層されるAlやWを
CVD法で形成するときの酸素やフッ素ガスなどに対す
るバリア性が悪い。従って、Ti層の上にはTiNなど
のバリア層が積層されることが多い。
【0003】LSI配線用に良く用いられているTiW
合金のTi濃度は20at%〜30at%である。この
ときのTiWは、Tiに比べてバリア性に優れ、かつ金
属埋め込み時の膜剥がれが生じにくいなどの利点があ
る。
【0004】しかしながら、TiW合金と半導体基板と
の接触抵抗はTiと半導体基板との接触抵抗に比べて大
きく、抵抗不良によるトラブルが発生するという問題が
あった。特に400℃〜500℃で熱処理を施すと、T
i濃度が20at%〜30at%のTiW合金の場合、
半導体基板との接触抵抗は著しく高くなりトラブルが発
生する。ここで、上記400℃〜500℃の熱処理は、
通常の半導体集積回路装置製造工程において、TiWな
どのバリア層を形成した後の酸化珪素絶縁膜形成などで
不可避的に行われるものである。
【0005】そこで米国特許第4888297号では、
コンタクト層としてTi濃度が約90at%〜97at
%のTiW合金を用いることが示され、またBabco
ckらは(J.Appl.phys.53,1982,P.
6898-6905)Ti濃度が80at%のTiW合
金を用いることを推奨している。
【0006】しかしながら、このような組成のTiW合
金ではバリア性が不十分であるために、コンタクト層と
は別の組成のTiW合金、すなわちそれぞれTi63a
t%以下、Ti30at%のTiW合金層をバリア層と
して積層している。
【0007】また、特開平5−175346号公報に開
示されているように、TiWなどのバリア層を形成した
後に600℃〜750℃で熱処理を施すことによってT
iW合金と半導体基板との接触抵抗を低下させる方法も
あるが、その場合には通常の半導体集積回路装置製造工
程に新たな熱処理工程を追加しなければならないため、
製造コストが増加するという問題があった。
【0008】
【発明が解決しようとする課題】本発明は、通常の半導
体集積回路装置製造工程に用いられる400℃〜500
℃の熱処理以外の特別な熱処理を施さなくても半導体基
板との接触抵抗が低く、一層でも十分にバリア性が高い
TiW合金からなる配線を有する半導体集積回路装置と
その製造方法を提供することを目的とするものである。
【0009】
【課題を解決するための手段】上記目的を達成するべ
く、本発明は、半導体基板上に形成された絶縁膜に開孔
されたコンタクトホールに金属が埋め込まれた半導体集
積回路装置において、コンタクトホール底部に露出した
半導体基板上に、WとTiとの濃度和に対するTi濃度
が20at%以上50at%以下であって、かつ酸素濃
度が全体の1.0at%以上20at%以下となってい
るTiW合金層、あるいはTi濃度が5at%以上20
at%未満であって、かつ酸素濃度が全体の0.5at
%以上15at%以下となっているであるTiW合金層
が形成されていることを特徴とするものである。また、
全流量の0.1vol%以上20vol%以下の酸素ガ
スと1vol%以上50vol%以下の水素ガスを含ん
だArガスを用いてスパッタ成膜するか、更に半導体基
板にバイアス電流を印加してスパッタ成膜することによ
り上記半導体集積回路装置を製造することを特徴とする
ものである。
【0010】TiW合金のWとTiの濃度和に対するT
i濃度が20at%以上50at%以下で、あってかつ
酸素濃度が1.0at%以上20at%以下であるか、
あるいはWとTiの濃度和に対するTi濃度が5at%
以上20at%未満であって、かつ酸素濃度が0.5a
t%以上15at%以下である場合に、400℃〜50
0℃の熱処理を施してもBCC構造のTiW合金層と半
導体基板との間に非晶質シリサイド層が生成せず、Ti
W合金と半導体基板との接触抵抗が低く保たれる。
【0011】
【発明の実施の形態】以下に、本発明の好適な実施形態
について詳細に説明する。
【0012】半導体基板上にTiW合金をスパッタリン
グにより成膜すると、Ti濃度が0at%〜90at%
の範囲でTiW合金はBCC構造となる(J.App
l.phys.53,1982,P.6898-690
5)。バリア層として工業的によく用いられるTiW合
金はTi濃度が20at%〜30at%のものである
が、これを400℃〜500℃の温度で熱処理を施す
と、BCC構造のTiW合金と半導体基板の間に厚さ約
1nm〜2nmの非晶質シリサイド層が生成する。この
非晶質シリサイド層が生成することにより、半導体基板
とTiW合金層との接触抵抗は大幅に増大する。
【0013】これを防ぐ手法として、特開平5−175
346号公報では、TiW合金などのバリア層を形成し
た後に600℃〜750℃での高温熱処理を施すことに
よって、TiW合金と半導体基板の間にTiとWと半導
体基板元素の結晶質の三元合金をエピタキシャルに形成
させる手法が提案されていた。しかしながら、この手法
では、通常の半導体集積回路装置製造工程に新たな熱処
理工程を追加することとなるため、コストが増加すると
いう問題があった。図1は典型的な半導体集積回路の断
面構造を表したものである。基板1上に形成された酸化
珪素絶縁膜3に於ける基板1のn型拡散層2上にはコン
タクトホール3aが形成され、その内部及び酸化珪素絶
縁膜3上にTiW合金層4及びW層5が成膜されてい
る。このTiW合金層4及びW層5を形成後、酸化珪素
絶縁膜6(spin on grass:以下SOG)
を塗布した後に400℃〜500℃の温度に加熱する。
更に、後工程でSOGが形成される場合、400℃〜5
00℃の熱処理が施される。従って、400℃〜500
℃の熱処理は不可避的なものである。本発明者らは、本
発明の組成のTiW合金は400℃〜500℃の温度で
熱処理を施しても、BCC構造のTiW合金と半導体基
板の間に非晶質シリサイド層は生成しないことを見いだ
し、これにより600℃〜750℃での高温熱処理を施
さなくても半導体基板とTiW合金層との接触抵抗の増
大を防ぐことができることを見いだした。また、本発明
の組成のTiW合金はバリア性も十分であるため、一層
でコンタクト層とバリア層を兼ねることができる。これ
は、適当な量の酸素を意図的に混入させることにより、
酸素が粒界などの欠陥に入り込むため従来のTiW合金
よりもさらにバリア性が高くなっているためと考えられ
る。
【0014】以下に、組成の限定理由について説明す
る。請求項1に関し、WとTiとの濃度和に対するTi
濃度(以下、Ti濃度と略記)が20at%以上の場
合、酸素濃度が1.0at%未満では、400℃〜50
0℃の温度での熱処理によりBCC構造のTiW合金と
半導体基板の間に非晶質シリサイド層が生成し、半導体
基板との接触抵抗が熱処理によって増大する。従って、
Ti濃度が20at%以上の場合の酸素濃度の下限は
1.0at%となる。また、半導体基板との接触抵抗は
酸素濃度が高くなるに従い増大する傾向にあり、特に酸
素濃度が20at%を越えると半導体基板との接触抵抗
は急激に大きくなる。このため、酸素濃度の上限は20
at%となる。
【0015】また、Ti濃度が50at%を越えると、
酸素濃度によらず400℃〜500℃の温度での熱処理
によりBCC構造のTiW合金と半導体基板の間に非晶
質TiW層が生成し、半導体基板との接触抵抗が熱処理
によって増大する。従って、Ti濃度の上限は50at
%となる。
【0016】次に、請求項2に関し、Ti濃度が20a
t%未満の場合、酸素濃度が0.5at%未満では、4
00℃〜500℃の温度での熱処理によりBCC構造の
TiW合金と半導体基板の間に非晶質シリサイド層が生
成する。従って、Ti濃度が20at%未満の場合の酸
素濃度の下限は0.5at%となる。また、半導体基板
との接触抵抗は酸素濃度が高くなるに従い増大する傾向
にあり、特に酸素濃度が15at%を越えると半導体基
板との接触抵抗は急激に大きくなる。このため、酸素濃
度の上限は15at%となる。また、Ti濃度が5at
%未満では、熱処理による半導体基板との接触抵抗の増
大は見られないが、熱処理前の半導体基板との接触抵抗
がすでに大きい。従って、Ti濃度の下限は5at%と
なる。
【0017】次いで、本発明の半導体集積回路装置の製
造方法におけるガス成分の限定理由について述べる。T
iW合金をスパッタ成膜するには通常アルゴンガスをス
パッタガスとして用い、TiW酸化膜あるいは酸素を含
んだTiW合金をスパッタ成膜するにはアルゴンガスに
酸素を混合したガスをスパッタガスとして用いる。一般
的に金属ターゲットをアルゴンガスに酸素を混合したガ
スを用いてスパッタ成膜した場合、酸素ガスの濃度があ
る臨界値以上になると成膜したTiW合金中の酸素濃度
が急激に上昇し、完全な酸化膜になってしまう。従っ
て、TiW合金中の酸素濃度を精密に制御するには水素
ガスを酸化反応の緩衝剤をして用いる必要がある。酸素
濃度が全体の0.5at%であるTiW合金を成膜する
には、スパッタガス中に酸素ガスを全流量の0.1vo
l%以上含まなければならない。従って、酸素ガス濃度
の下限は0.1vol%となる。また、酸素ガスが全流
量の20vol%を超えると水素ガス濃度にかかわらず
TiW合金中の酸素濃度は20at%を超えてしまう。
従って、酸素ガス濃度の上限は20vol%となる。一
方、水素ガス濃度は酸化を抑制する効果がある1vol
%以上にする必要があるが、50vol%を越えてもそ
の効果に変化はなく、そのうえアルゴンガス濃度が相対
的に低下するためTiW合金の成膜速度が急激に低下す
る恐れがある。従って、水素ガスの濃度範囲は1vol
%以上50vol%以下となる。
【0018】
【実施例】実施例1 図2は本発明の一実施例を示す半導体集積回路装置のコ
ンタクトホール部分の断面図である。p型シリコン基板
11の上に層間絶縁膜として厚さ1.5μmの酸化珪素
膜13が形成され、p型シリコン基板1の一部に設けら
れた厚さ約0.3μmのn型拡散層2の上の酸化珪素膜
13には0.5μm径のコンタクトホール13aが形成
されている。コンタクトホール13aには該コンタクト
ホール外での膜厚が100nmとなるように(ホール底
部では約20nm)TiW合金層14が成膜されてい
る。ここで、本実施例ではTi濃度を制御するためにT
i、Wの2枚のターゲットを用い、基板を回転させなが
ら各ターゲットに印加する電力を調整して同時にスパッ
タリングすることにより、Ti濃度が70at%、30
at%、3at%である3種類の試料を作製した。スパ
ッタリングは基板を300℃に加熱しながら、酸素ガス
を全流量の1.8vol%、水素を8.9vol%含ん
だアルゴンガス中で行った。TiW合金層14の上にコ
ンタクトホール外での膜厚が100nmのW層15をC
VD法にて埋め込み、フォトリソグラフィー法によりコ
ンタクトホール13a周辺部以外の部分のWをエッチン
グで取り除いた。その上に層間絶縁膜としての酸化珪素
膜16を形成し、再度フォトリソグラフィー法を用いて
コンタクトホール13a周辺部の酸化珪素膜16のみを
取り除いた。この方法により作製したコンタクト抵抗測
定用試料をアルゴン雰囲気中で450℃にて3時間の熱
処理を施した後、各試料のコンタクト抵抗を測定した。
また、TiW合金中の酸素濃度は後で述べる透過型電子
顕微鏡観察の際にEDS分析法により測定した。TiW
合金中の酸素濃度と熱処理前後のコンタクト抵抗の測定
結果を表1に示す。
【0019】
【表1】
【0020】Ti濃度が70at%、酸素濃度が9at
%のTiWの場合、コンタクト抵抗は2015Ω、また
Ti濃度が3at%、酸素濃度が3at%のTiWの場
合、コンタクト抵抗は980Ωとそれぞれ高い値を示し
たのに対して、本発明の一例としてTi濃度が30at
%、酸素濃度が5at%のTiWでは340Ωと小さな
抵抗値となった。
【0021】次に、それぞれの試料の基板SiとTiW
合金の接触部分の断面構造(界面構造)を透過型電子顕
微鏡で観察し、基板SiとTiW合金の間に非晶質Ti
W層が存在するかどうかを確かめた。図3は本発明の範
囲外の一例として、Ti濃度が70at%、酸素濃度が
9at%のTiW合金とSi基板の界面構造の観察結果
を示す。Si基板とBCC構造のTiW合金の間に厚さ
約2nmの非晶質(TiW)Si層が生成していること
がわかった。図4は本発明の一例として、Ti濃度が3
0at%、酸素濃度が5at%のTiW合金とSi基板
との界面構造の観察結果である。Si基板上に直接BC
C構造のTiW合金が成膜されており、Si基板とBC
C構造のTiW合金の間には非晶質シリサイド層は存在
しないことがわかった。このように本発明の半導体集積
回路装置ではSi基板とBCC構造のTiW合金の間に
高抵抗化の原因となる非晶質シリサイド層は形成されな
かった。
【0022】実施例2 実施例1と同様のコンタクトホールが形成されたSi基
板に、コンタクトホールにコンタクトホール外での膜厚
が100nmになるように(ホール底部では約20n
m)TiW合金層14を成膜した。ここで、本実施例で
は、Ti濃度が30at%のターゲットを用い、基板を
300℃に加熱しながらアルゴンガスのみでスパッタリ
ングした試料と酸素ガスを全流量の1.6vol%、水
素を16vol%含んだアルゴンガスでスパッタリング
した試料を作製した。TiW合金成膜後、実施例1と同
様の工程でコンタクト抵抗測定用試料を作製した。それ
ぞれのコンタクト抵抗測定用試料をアルゴン雰囲気中で
450℃で30分から3時間の熱処理を施した後、各試
料のコンタクト抵抗を測定した。
【0023】図5にそれぞれの試料のコンタクト抵抗の
熱処理時間依存性を示す。アルゴンガスのみでスパッタ
リングして作製した試料の場合、30分の熱処理では2
15Ωと低いコンタクト抵抗を示すものの、それ以上の
熱処理では時間とともにコンタクト抵抗が増大した。一
方、本発明である水素と酸素を含んだアルゴンガスでス
パッタ成膜した場合、3時間までの熱処理では時間に依
存することなく十分低いコンタクト抵抗を維持した。こ
のことは、本発明の場合は、TiW層形成後のSOGベ
ークなどの半導体集積回路装置製造工程において不可避
である熱処理工程後でも信頼性が高いことを示唆するも
のである。
【0024】実施例3 シリコン基板上に100nmのTiW膜を、Ti濃度比
を制御するためにTi、Wの2枚のターゲットを用い、
基板を回転させながら各ターゲットに印加する電力を調
整して同時にスパッタすることにより作製した。Ti濃
度が30at%になるように各ターゲットの電力を制御
し、酸素ガスを全流量の10vol%、水素を40vo
l%含んだアルゴンガスで基板にRF100Wのバイア
スを印加しながら成膜した。また、上記と同様にしてT
i濃度が30at%及び70at%になるように各ター
ゲットの電力を調整し、アルゴンガスのみでスパッタリ
ングした試料も作製した。
【0025】これら3つの試料の酸素に対するバリア性
を評価するために、真空チャンバ内にヒータが設置され
た装置に酸素ガスを圧力3mTorrになるように導入
して、450℃で10分の熱処理を行った。次いで、各
試料の酸素濃度の深さ方向分布を光電子分光法により測
定した。その結果を図6〜図8のグラフに示す。Ti濃
度が30at%及び70at%になるように各ターゲッ
トの電力を調整しアルゴンガスのみでスパッタした試料
(それぞれ図6、図7)では、Tiの酸化物が膜表面に
厚く形成している。これに対し、本発明によるプロセス
で作製した試料(図8)ではTiの酸化物は表面に極薄
く存在しているに過ぎず、酸素に対するバリア性が高い
ことを示した。このことは、本発明によればTiNなど
のバリア層を積層せずに直接層間絶縁膜を被覆すること
が可能であり、キャパシタ酸化膜の電極としての使用が
可能であることを示すものである。
【0026】
【発明の効果】本発明によれば、通常の半導体集積回路
装置製造工程において不可避である400℃〜500℃
の熱処理以外の特別な熱処理を施さなくても半導体基板
との接触抵抗が低く、一層でも十分にバリア性が高いT
iW合金を含む配線を有する半導体集積回路装置を提供
することができ、これにより製造コストを低下させるこ
とができる。
【図面の簡単な説明】
【図1】従来の典型的な半導体集積回路装置のコンタク
トホール部分の断面図。
【図2】接触抵抗測定に用いた本発明による半導体集積
回路装置のコンタクトホール部分の断面図。
【図3】Ti濃度が70at%、O濃度が9at%のT
iW合金を基板Si上に成膜し、450℃で3時間の熱
処理を施したものの金属組織を示す透過型電子顕微鏡写
真。
【図4】Ti濃度が30at%、O濃度が5at%のT
iW合金を基板Si上に成膜し、450℃で3時間の熱
処理を施したものの金属組織を示す透過型電子顕微鏡写
真。
【図5】アルゴンガスのみでスパッタして作製した試料
と、水素と酸素を含んだアルゴンガスでスパッタ成膜し
た試料のコンタクト抵抗の熱処理時間依存性を示すグラ
フ。
【図6】Ti濃度が30at%になるように各ターゲッ
トの電力を調整し、アルゴンガスのみでスパッタリング
した試料の酸素に対するバリア性を示すグラフ。O1
s、Ti2p、W4fで示した曲線はそれぞれ酸素の1
s軌道の電子、Tiの2p軌道の電子、Wの4f軌道の
電子の励起による光電子強度を示しており、それぞれ酸
素、Ti、Wの濃度に比例する。
【図7】Ti濃度が70at%になるように各ターゲッ
トの電力を調整し、アルゴンガスのみでスパッタリング
した試料の酸素に対するバリア性を示す図6と同様なグ
ラフ。
【図8】Ti濃度が30at%になるように各ターゲッ
トの電力を調整し、酸素、水素を含んだアルゴンガスで
基板にRF100Wのバイアスを印加しながらスパッタ
リングした試料の酸素に対するバリア性を示す図6及び
図7と同様なグラフ。
【符号の説明】
1 p型シリコン基板 2 n型拡散層 3 層間絶縁膜(酸化珪素) 3a コンタクトホール 4 TiW合金層 5 W層 6 層間絶縁膜(酸化珪素) 11 p型シリコン基板 12 n型拡散層 13 層間絶縁膜(酸化珪素) 13a コンタクトホール 14 TiW合金層 15 W層 16 層間絶縁膜(酸化珪素)

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成された絶縁膜に開
    孔されたコンタクトホールに金属が埋め込まれた半導体
    集積回路装置において、 前記コンタクトホール底部に露出した半導体基板上に、
    WとTiとの濃度和に対するTi濃度が20at%以上
    50at%以下であって、かつ酸素濃度が全体の1.0
    at%以上20at%以下となっているTiW合金層を
    含む金属配線が形成されていることを特徴とする半導体
    集積回路装置。
  2. 【請求項2】 半導体基板上に形成された絶縁膜に開
    孔されたコンタクトホールに金属が埋め込まれた半導体
    集積回路装置において、 前記コンタクトホール底部に露出した半導体基板上に、
    WとTiとの濃度和に対するTi濃度が5at%以上
    20at%未満であって、かつ酸素濃度が全体の0.5
    at%以上15at%以下となっているTiW合金層を
    含む金属配線が形成されていることを特徴とする半導体
    集積回路装置。
  3. 【請求項3】 請求項1または請求項2に記載の半導
    体集積回路装置の製造方法であって、 TiW層を形成する工程で、全流量の0.1vol%以
    上20vol%以下の酸素ガスと、1vol%以上50
    vol%以下の水素ガスとを含むアルゴンガスを用いて
    スパッタ成膜することを特徴とする半導体集積回路装置
    の製造方法。
  4. 【請求項4】 請求項1または請求項2に記載の半導
    体集積回路装置の製造方法であって、 TiW層を形成する工程で、全流量の0.1vol%以
    上20vol%以下の酸素ガスと、1vol%以上50
    vol%以下の水素ガスとを含んだアルゴンガスを用
    い、半導体基板にバイアス電流を印加してスパッタ成膜
    することを特徴とする半導体集積回路装置の製造方法。
JP33933297A 1997-11-24 1997-11-24 半導体集積回路装置およびその製造方法 Withdrawn JPH11162872A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33933297A JPH11162872A (ja) 1997-11-24 1997-11-24 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33933297A JPH11162872A (ja) 1997-11-24 1997-11-24 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11162872A true JPH11162872A (ja) 1999-06-18

Family

ID=18326457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33933297A Withdrawn JPH11162872A (ja) 1997-11-24 1997-11-24 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH11162872A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258811A (ja) * 2010-06-10 2011-12-22 Ulvac Japan Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258811A (ja) * 2010-06-10 2011-12-22 Ulvac Japan Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5766379A (en) Passivated copper conductive layers for microelectronic applications and methods of manufacturing same
JP3132750B2 (ja) 多層構造、半導体構造、半導体デバイスのコンデンサ、シリコン構造の酸化を防ぐ方法、及び、ドーパントの拡散を防ぐ方法
JP3128811B2 (ja) 半導体装置の製造方法
JP4591084B2 (ja) 配線用銅合金、半導体装置及び半導体装置の製造方法
JPS61142739A (ja) 半導体装置の製造方法
US4708904A (en) Semiconductor device and a method of manufacturing the same
JP2566072B2 (ja) デバイスの製造方法
JP3304541B2 (ja) オーミック電極の形成方法
JPH03148131A (ja) 半導体素子及びその製造方法
JPH11233760A (ja) 金属、酸化膜及び炭化珪素半導体からなる積層構造体
JPS62113421A (ja) 半導体装置の製造方法
JP2534434B2 (ja) 耐酸化性化合物およびその製造方法
JPH11162872A (ja) 半導体集積回路装置およびその製造方法
JP2997371B2 (ja) 集積回路装置
WO1990013912A1 (en) Silicon oxide film and semiconductor device having the same
JPS60734A (ja) 半導体装置とその製造方法
JP2000514602A (ja) 高ドーピングされた領域に対して低い接触抵抗を有する半導体構成要素の製造方法
JPS61135156A (ja) 半導体装置およびその製造方法
JP2874642B2 (ja) 半導体装置の製造方法
JPH06209049A (ja) 半導体装置の製造方法
JP3638678B2 (ja) 配線孔、及び配線孔製造方法
JPS6372156A (ja) 半導体装置
KR100217544B1 (ko) 단계적 피복성이 우수한 배선 형성법
JPS62172756A (ja) ▲iii▼―v族化合物半導体デバイス及びその形成方法
JPS5935475A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050201