JPH11138917A - Image data converter and converting method - Google Patents

Abstract

PROBLEM TO BE SOLVED: To obtain an image data converter and a converting method in which the time required for HV conversion can be shortened without increasing the memory area and the printing time can also be shortened. SOLUTION: A raster data stored in a memory means 601 is stored from first line to n-th line in a register 201 and then read out sequentially in one direction as a data where a plurality of bits constitute a unit. It is stored in a register 301 while being rearranged in the direction orthogonal to the raster direction and then read out sequentially in the direction orthogonal to the raster direction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、シリアルスキャン
印字方式の記録ヘッドを持つ記録装置の印字データの変
換、特にラスタイメージデータを記録ヘッドに合わせて
横−縦（ＨＶ）変換する画像データ変換装置および画像
データ変換方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image data conversion apparatus for converting print data of a printing apparatus having a print head of a serial scan printing system, in particular, a horizontal-to-vertical (HV) conversion of raster image data according to the printing head. And an image data conversion method.

【０００２】[0002]

【従来の技術】従来、プリンター等の記録ヘッドとして
複数の記録素子を具えたドットインパクト方式、サーマ
ル方式、インクジェット方式を用いた記録装置におい
て、記録用紙の搬送方向と直交する方向に記録ヘッドを
移動させながら印字を行い、１行印字を終えた段階で記
録ヘッドで記録される幅に相当する量だけ記録用紙を搬
送し、その繰り返しで記録する方式（シリアルスキャン
方式）が広く採用されている。このいわゆるシリアルス
キャン方式では、複数の記録素子を配列した記録ヘッド
を用いられるのが一般的であり、記録する画像データ
は、記録ヘッドの幅に相当するデータが順次記録ヘッド
に転送され、１画素に相当する距離を移動する度に記録
素子が駆動されて画像が形成される。2. Description of the Related Art Conventionally, in a recording apparatus using a dot impact system, a thermal system, or an ink jet system having a plurality of recording elements as a recording head of a printer or the like, the recording head is moved in a direction orthogonal to a recording paper conveyance direction. A method in which printing is carried out while one line printing is completed, a recording paper is conveyed by an amount corresponding to a width to be recorded by a recording head, and recording is repeated (serial scan method) has been widely adopted. In this so-called serial scan method, a print head having a plurality of print elements arranged is generally used. For image data to be printed, data corresponding to the width of the print head is sequentially transferred to the print head, and one pixel is printed. The recording element is driven each time a distance corresponding to is moved, and an image is formed.

【０００３】しかし、ホストコンピュータから送られて
くる画像データが、記録紙の幅方向、つまりラスタ方向
に連続したデータである場合、データの連続する方向が
記録ヘッドの記録素子の配列方向とは異なるため、横方
向（Ｈ）のデータを縦方向（Ｖ）のデータに変換する
（以後、ＨＶ変換という）処理が必要である。However, when the image data sent from the host computer is continuous data in the width direction of the recording paper, that is, in the raster direction, the continuous direction of the data is different from the arrangement direction of the recording elements of the recording head. Therefore, a process of converting data in the horizontal direction (H) into data in the vertical direction (V) (hereinafter referred to as HV conversion) is required.

【０００４】図１０は、記録紙に対する画像データと記
録ヘッドとの位置関係を説明するものである。画像デー
タはラスタ方向Ｘ（記録用紙の搬送方向Ｙに直交する方
向）に連続しているが、印字ヘッド５０５はラスタ方向
とは異なる方向の画像データを複数同時に印字する。FIG. 10 illustrates a positional relationship between image data and a recording head with respect to a recording sheet. Although the image data is continuous in the raster direction X (a direction orthogonal to the recording paper transport direction Y), the print head 505 simultaneously prints a plurality of image data in directions different from the raster direction.

【０００５】５０ｌは、第１番目のラスタデータに対応
した画像データであり、１ビット／画素の連続したデー
タである。同様に、５０２，５０３，５０４は、各々第
２番目のラスタデータに対応した画像データ、第３番目
のラスタデータに対応した画像データ、第４番目のラス
タデータに対応した画像データである。[0005] Reference numeral 501 denotes image data corresponding to the first raster data, which is continuous data of 1 bit / pixel. Similarly, 502, 503, and 504 are image data corresponding to the second raster data, image data corresponding to the third raster data, and image data corresponding to the fourth raster data, respectively.

【０００６】また、ラスタデータに対応した画像データ
の変換処理手段としては、ソフトウェアによる方法とハ
ードウェアによる方法とがあり、いずれも、画像データ
のｌビット毎に水平（Ｈ）方向から垂直（Ｖ）方向に変
換する手段が用いられている。[0006] The image data conversion processing means corresponding to the raster data includes a software method and a hardware method. In each case, the image data is converted from the horizontal (H) direction to the vertical (V) direction for every 1 bit of the image data. ) Direction.

【０００７】しかし、このような従来の方法では、変換
時間に多くの時間を要するものである。その対処方法と
して特開昭６３−２００６７４号公報には、ＨＶ変換す
るデータを蓄えるために特別なメモリである印字バッフ
ァメモリを記録ヘッドの１バンドスキャン分持ち、逐次
変換で高速に行うようにしたものが提案されている。し
かし、この方式では、回路規模が大きくなってしまうと
いう問題点があった。このような問題点に対して、ＨＶ
変換のデータ設定をＭＰＵが行い、変換自体はハードウ
ェアが行う以下の方法が提案されており、以下、この方
法について説明する。However, such a conventional method requires a lot of conversion time. To cope with this problem, Japanese Patent Application Laid-Open No. 63-200674 discloses that a print buffer memory, which is a special memory for storing data to be subjected to HV conversion, is provided for one band scan of a recording head, and high-speed sequential conversion is performed. Things have been suggested. However, this method has a problem that the circuit scale becomes large. To solve such problems, HV
The following method has been proposed in which the MPU sets the data for conversion and the conversion itself is performed by hardware. This method will be described below.

【０００８】図１１は、ラスタ単位でホストコンピュー
タから送出される画像データをプリンタ内に一時蓄積す
る印字バッファメモリの構成例を示すものである。FIG. 11 shows an example of the configuration of a print buffer memory for temporarily storing image data sent from a host computer in raster units in a printer.

【０００９】６０１は、印字バッファメモリである。Ｄ
１００００，Ｄ１０００２，…，Ｄ１０２００，…は、
印字バッファメモリ６０ｌのアドレスを示す。Reference numeral 601 denotes a print buffer memory. D
10,000, D10002, ..., D10200, ...
This shows the address of the print buffer memory 60l.

【００１０】各アドレスに対して２バイ卜（１６ビッ
ト）のデータが蓄積される様子を示したものであり、図
１０で示した第１番目のラスタデータに対応した画像デ
ータ５０１のうち、アドレスＤ１００００のＭＳＢから
ＬＳＢまで合計１６ビット（１ビット／画素）が順次格
納され、その次の画像データはアドレスＤ１０００２に
格納され、以降はアドレスＤ１０１６８まで順次格納さ
れる。FIG. 2 shows how two bytes (16 bits) of data are stored for each address. In the image data 501 corresponding to the first raster data shown in FIG. A total of 16 bits (1 bit / pixel) from the MSB to the LSB of D10000 are sequentially stored, the next image data is stored at address D10002, and thereafter, sequentially stored up to address D10168.

【００１１】さらに、第２番目のラスタデータに対応し
た画像データ５０２は、アドレスＤ１０２００からアド
レスＤ１０３６８まで、第３番目のラスタデータに対応
した画像データ５０３は、アドレスＤ１０４００からア
ドレスＤ１０５６８までに各々順次格納されるものであ
る。Further, image data 502 corresponding to the second raster data is sequentially stored from address D10200 to address D10368, and image data 503 corresponding to the third raster data is sequentially stored from address D10400 to address D10568. Is what is done.

【００１２】ここで、従来におけるＨＶ変換処理の１例
を、図１２〜図１５に基づいて説明する。Here, an example of a conventional HV conversion process will be described with reference to FIGS.

【００１３】１０１は、データの制御等を行うマイクロ
プロセッサ（ＭＰＵ）である。１０２は、図１１の印字
バッファ６０１を含むメモリであるＤＲＡＭである。１
０３は、ＨＶ変換処理を行うＨＶ変換レジスタである。
このＨＶ変換レジスタ１０３は、図１３のＨＶ変換ライ
トレジスタ２０１と、ＨＶ変換リードレジスタ８０１と
を含んでいる。また、１０４はＤＲＡＭアドレスデコー
ド回路、１０５はＤＲＡＭ制御信号発生回路、１０６は
アドレスデコード回路である。１０７はＨＶ変換レジス
タリードアドレスデコード回路、１０８は出力信号線で
ある。１０９はＨＶ変換レジスタライトアドレスデコー
ド回路、１１０は出力信号線である。Reference numeral 101 denotes a microprocessor (MPU) for controlling data and the like. A DRAM 102 is a memory including the print buffer 601 in FIG. 1
An HV conversion register 03 performs HV conversion processing.
The HV conversion register 103 includes the HV conversion write register 201 and the HV conversion read register 801 in FIG. Reference numeral 104 denotes a DRAM address decode circuit, reference numeral 105 denotes a DRAM control signal generation circuit, and reference numeral 106 denotes an address decode circuit. 107 is an HV conversion register read address decode circuit, and 108 is an output signal line. 109 is an HV conversion register write address decode circuit, and 110 is an output signal line.

【００１４】図１３は、図１２のＨＶ変換レジスタ１０
３の内部構成例を示す。FIG. 13 shows the HV conversion register 10 of FIG.
3 shows an example of the internal configuration.

【００１５】ＨＶ変換ライトレジスタ２０１は、１６×
１６ビットから構成されている。このＨＶ変換ライトレ
ジスタ２０１内には、各々１×１６ビットからなるレジ
スタ（２０２，２０３，２０４，２０５，２０６）が１
６個含まれている。The HV conversion write register 201 has a 16 ×
It consists of 16 bits. In the HV conversion write register 201, 1 × 16-bit registers (202, 203, 204, 205, 206) each having 1 bit are stored.
Six are included.

【００１６】また、ＨＶ変換リードレジスタ８０ｌは、
入力数１６で、出力数１のセレクタ８０２，８０３，８
０４，８０５，８０６から構成されている。各セレクタ
８０２〜８０６の入力には、各レジスタ２０２〜２０６
の出力が接続されている。The HV conversion read register 80l is
Selectors 802, 803, 8 with 16 inputs and 1 output
04, 805, and 806. The inputs of the selectors 802 to 806 include the registers 202 to 206, respectively.
Output is connected.

【００１７】図１４は、印字バッファリードアドレス
と、ＨＶ変換レジスタライトアドレスとの対応関係を示
す。ＨＶ変換ライトレジスタ２０１のＦＦ００００，Ｆ
Ｆ０００２，ＦＦ０００４，ＦＦ０００６，ＦＦ０００
８，ＦＦ０００Ａ，ＦＦ０００Ｃ，ＦＦ０００Ｅ，ＦＦ
００１０，ＦＦ００１２，ＦＦ００１４，ＦＦ００１
６，ＦＦ００１８，ＦＦ００１Ａ，ＦＦ００１Ｃ，ＦＦ
００１Ｅといったアドレスが割り当てられている。FIG. 14 shows the correspondence between the print buffer read address and the HV conversion register write address. FF0000, F of HV conversion write register 201
F0002, FF0004, FF0006, FF000
8, FF000A, FF000C, FF000E, FF
0010, FF0012, FF0014, FF001
6, FF0018, FF001A, FF001C, FF
001E.

【００１８】また、７０ｌ，７０２，７０３，７０４，
７０５，７０６は、レジスタ２０２〜２０６と同様に、
ＨＶ変換レジスタ２０１を格納する１ビットからなレジ
スタである。Also, 70l, 702, 703, 704,
705 and 706 are similar to the registers 202 to 206,
This is a 1-bit register that stores the HV conversion register 201.

【００１９】図１５は、印字バッファリードアドレス
と、ＨＶ変換レジスタリードアドレスとの対応関係を示
す。２１４，２１５は、ＨＶ変換用のデータ読出し用の
レジスタであり、各レジスタには、ＦＦ００２０，ＦＦ
００２２，ＦＦ００２４，ＦＦ００２６，ＦＦ００２
８，ＦＦ０２０Ａ，ＦＦ００２Ｃ，ＦＦ００２Ｅ，ＦＦ
００３０，ＦＦ００３２，ＦＦ００３４，ＦＦ００３
６，ＦＦ００３８，ＦＦ００３Ａ，ＦＦ００３Ｃ，ＦＦ
００３Ｅといったアドレスが割り当てられている。FIG. 15 shows the correspondence between the print buffer read address and the HV conversion register read address. Reference numerals 214 and 215 denote registers for reading data for HV conversion.
0022, FF0024, FF0026, FF002
8, FF020A, FF002C, FF002E, FF
0030, FF0032, FF0034, FF003
6, FF0038, FF003A, FF003C, FF
003E is assigned.

【００２０】ここで、ＨＶ変換の原理について説明す
る。Here, the principle of the HV conversion will be described.

【００２１】まず、図１１に示す印字バッファメモリ６
０１のアドレスＤ１００００から読み出した２バイトの
データを、図１４に示すＨＶ変換ライトレジスタ２０１
のアドレスＦＦ００００に書き込み、以降順次、アドレ
スＤ１０２００のデータをＦＦ０００２へ、アドレスＤ
１０４００のデータをＦＦ０００４へ、アドレスＤ１０
６００のデータをＦＦ０００６へというように、アドレ
スＤ１１Ｅ００までのデータをＦＦ００１Ｅへ順次書き
き移す。First, the print buffer memory 6 shown in FIG.
The HV conversion write register 201 shown in FIG.
At address FF0000, and then sequentially transfers the data at address D10200 to FF0002
10400 data to FF0004, address D10
The data up to the address D11E00 is sequentially written to the FF001E, such as the data at 600 to the FF0006.

【００２２】次に、図１５に示すＨＶ変換リードレジス
タ８０１におけるリードアドレスＦＦ００２０のデータ
を読出し、図１１に示す印字バッファメモリ６０１のア
ドレスＤ１００００へ書き戻す。この場合、図１５のリ
ードアドレスＦＦ００２０のデータ中、ＭＳＢからＬＳ
Ｂにかけて、図１４のＦＦ００００のＭＳＢビットデー
タ７０ｌ、ＦＦ０００２のＭＳＢビットデータ７０２、
ＦＦ０００４のＭＳＢビットデータ７０３、ＦＦ００１
ＥのＭＳＢビットデータ７０４が割り当てられている。Next, the data at the read address FF0020 in the HV conversion read register 801 shown in FIG. 15 is read and written back to the address D10000 in the print buffer memory 601 shown in FIG. In this case, in the data of the read address FF0020 in FIG.
14B, MSB bit data 701 of FF0000 in FIG. 14, MSB bit data 702 of FF0002,
MSB bit data 703 of FF0004, FF001
E MSB bit data 704 is assigned.

【００２３】以後同様にして、リードアドレスＦＦ００
２２からＦＦ００３Ｅまでのデータを、印字バッファメ
モリ６０１のＤ１０２００からＤ１１Ｅ００へ書き戻す
ことにより、ＨＶ変換を行う。なお、Ｄ１００ＸＸのよ
うに、ＸＸと記述したところは００〜ＦＦが記述される
ものであり、Ｄ１００００〜Ｄ１０１６８といったよう
に順次アドレスが変化することを示すものである。Thereafter, similarly, the read address FF00
HV conversion is performed by writing back the data from 22 to FF003E to D10200 to D11E00 in the print buffer memory 601. Note that XX, such as D100XX, describes 00 to FF, and indicates that addresses change sequentially, such as D10000 to D10168.

【００２４】[0024]

【発明が解決しようとする課題】近年、プリンタ技術の
向上により、印字密度は従来の３００ＤＰＩ（ドット・
パー・インチ）又は３６０ＤＰＩから、６００ＤＰＩ／
１２００ＤＰＩ／７２０ＤＰＩ／１４４０ＤＰＩへと高
密度化しており、これに伴ってホストコンピュータから
プリンタへの転送データは従来に対して４倍／１６倍へ
と増大している。In recent years, with the improvement of the printer technology, the printing density has been reduced to the conventional 300 DPI (dot / dot).
Per inch) or 360 DPI to 600 DPI /
The density has been increased to 1200 DPI / 720 DPI / 1440 DPI, and the transfer data from the host computer to the printer has been increased to 4/16 times that of the prior art.

【００２５】このため、ホストコンピュータからプリン
タへの転送データ量を削減するために、複数画素を１ブ
ロックとし、ブロック単位にコード化し、転送データ量
を削減する手法が考案されている。For this reason, in order to reduce the amount of data transferred from the host computer to the printer, a method has been devised in which a plurality of pixels are treated as one block, and the data is coded in block units to reduce the amount of data transferred.

【００２６】図１６は、モノクロ画像データに対して、
４×４画素ブロックを４ビットコードで代表した場合を
表している。１２０１は４ビットコードであり、１２０
２は各コードに対する印字パターンを示している。FIG. 16 shows the relationship between monochrome image data and
This shows a case where a 4 × 4 pixel block is represented by a 4-bit code. 1201 is a 4-bit code;
Reference numeral 2 denotes a print pattern for each code.

【００２７】図１７は、カラー画像に適用した場合の例
であり、Ｂｋ（黒），Ｃ（シアン），Ｍ（マゼンタ），
Ｙ（イエロー）の４色により画像形成がなされる。１３
０１は４ビットコードであり、１３０２は２×２画素ブ
ロック毎の各色の印字パターンを示している。FIG. 17 shows an example in which the present invention is applied to a color image. Bk (black), C (cyan), M (magenta),
An image is formed by four colors of Y (yellow). 13
01 is a 4-bit code, and 1302 indicates a print pattern of each color for each 2 × 2 pixel block.

【００２８】しかしながら、前述したＨＶ変換処理の例
は、１ビット／１画素からなる画像データに対してＨＶ
変換を行うものである。上述したような、多ビット／ブ
ロックにより構成された画像データに対しては対応でき
ず、一旦コードを画像パターンに従ってｌビット／画
素、又は１ビット／色に変換した後、従来例のＨＶ変換
処理を行う必要があり、処理時間が長くなり、プリンタ
の印字速度低下の要因となっていた。However, the above-described example of the HV conversion process uses the HV conversion for the image data composed of 1 bit / 1 pixel.
The conversion is performed. As described above, it is not possible to cope with the image data composed of multiple bits / blocks, and once the code is converted into 1 bit / pixel or 1 bit / color according to the image pattern, and then the conventional HV conversion processing is performed. And the processing time becomes longer, causing a reduction in the printing speed of the printer.

【００２９】さらに、コード化されたブロックデータを
蓄積するためのメモリ領域と、ブロックデータを印字デ
ータに展開したデータを蓄積するためのメモリ領域を確
保せねばならず、多大なメモリを必要としていた。Further, a memory area for storing coded block data and a memory area for storing data obtained by expanding block data into print data have to be secured, and a large amount of memory is required. .

【００３０】そこで、本発明の目的は、メモリ領域を増
やすことなく、ＨＶ変換の処理時間の短縮化を図ること
が可能な画像データ変換装置および画像データ変換方法
に関する。Therefore, an object of the present invention relates to an image data conversion apparatus and an image data conversion method capable of shortening the processing time of HV conversion without increasing the memory area.

【００３１】また、本発明の他の目的は、印字処理時間
が短縮化された画像データ変換装置および画像データ変
換方法に関する。Another object of the present invention relates to an image data conversion apparatus and an image data conversion method in which the printing processing time is shortened.

【００３２】[0032]

【課題を解決するための手段】本発明は、所定方向に配
列されたデータを、前記所定方向に直交する方向の配列
に変換する画像データ変換装置であって、前記所定方向
に配列されたデータを１ライン目からｎライン目まで階
層的に順次ビット単位で記憶する記憶手段と、前記記憶
手段に記憶されたデータのうち、一部の１ライン目から
ｎライン目までのデータを記憶するレジスタと、前記レ
ジスタに記憶されたデータを複数ビットを１単位として
構成されたデータとして１方向に順次取り出し、当該複
数ビットを１単位として順次取り出されたデータを前記
所定方向と直交する方向の配列に並べ替えるデータ配列
変更手段と、前記複数ビットを１単位として並べ替えら
れたデータを、前記所定方向に直交する方向から順次読
み出す読出制御手段とを具えることによって、画像デー
タ変換装置を構成する。According to the present invention, there is provided an image data conversion apparatus for converting data arranged in a predetermined direction into an array in a direction orthogonal to the predetermined direction, the data being arranged in the predetermined direction. And a register for storing some of the data from the first line to the n-th line among the data stored in the storage unit. And sequentially taking out the data stored in the register in one direction as data composed of a plurality of bits as one unit, and arranging the data sequentially taken out with the plurality of bits as one unit in an array in a direction orthogonal to the predetermined direction. Data arrangement changing means for rearranging, and a read control means for sequentially reading data rearranged in units of the plurality of bits from a direction orthogonal to the predetermined direction. By comprising the bets, constituting the image data conversion device.

【００３３】また、本発明は、複数の記録素子が直線状
に配列された記録ヘッドを用い、所定方向に配列された
データから前記所定方向と直交する方向の配列に変換
し、該変換された変換データを前記記録ヘッドの複数の
記録素子に入力することにより、記録用紙の搬送方向と
直交する方向に前記記録ヘッドを移動させながら印字を
行う印字装置であって、前記画像データ変換装置を具
え、該画像データ変換装置により変換された変換データ
を前記記録ヘッドの複数の記録素子に入力することによ
り、記録用紙に前記記録ヘッドの幅分単位で印字を行う
ことによって、印字装置を構成することができる。Further, the present invention uses a recording head in which a plurality of recording elements are linearly arranged, converts data arranged in a predetermined direction into an array in a direction orthogonal to the predetermined direction, and converts the data. A printing apparatus for performing printing by inputting conversion data to a plurality of printing elements of the printing head and moving the printing head in a direction orthogonal to a conveying direction of printing paper, comprising the image data conversion apparatus. A printing device configured to input the converted data converted by the image data conversion device to a plurality of recording elements of the recording head, thereby performing printing on recording paper in units of the width of the recording head. Can be.

【００３４】また、本発明は、所定方向に配列されたデ
ータを、前記所定方向と直交する方向の配列に変換する
画像データ変換方法であって、前記所定方向に配列され
たデータを１ライン目からｎライン目まで階層的に順次
ビット単位で記憶手段に記憶する第１の工程と、前記記
憶手段に記憶されたデータのうち、一部の１ライン目か
らｎライン目までのデータをレジスタに記憶する第２の
工程と、前記レジスタに記憶されたデータを複数ビット
を１単位として構成されたデータとして１方向に順次取
り出し、当該複数ビットを１単位として順次取り出され
たデータを前記所定方向と直交する方向の配列に並べ替
える第３の工程と、前記複数ビットを１単位として並べ
替えられたデータを、前記所定方向に直交する方向から
順次読み出す第４の工程とを具えることによって、画像
データ変換方法を提供する。The present invention is also an image data conversion method for converting data arranged in a predetermined direction into an array in a direction orthogonal to the predetermined direction, wherein the data arranged in the predetermined direction is stored in a first line. A first step of storing the data in the storage means hierarchically and sequentially in bit units from the first to the nth line, and of the data stored in the storage means, some of the data from the first line to the nth line are stored in the register. A second step of storing, and sequentially taking out the data stored in the register in one direction as data composed of a plurality of bits as one unit, and taking out the data sequentially taken out of the plurality of bits as a unit as the predetermined direction. A third step of rearranging the data in an array in the orthogonal direction, and a fourth step of sequentially reading the data rearranged in units of the plurality of bits from a direction orthogonal to the predetermined direction. By comprising the step, providing an image data conversion method.

【００３５】また、本発明は、コンピュータによって、
画像データの配列変更の制御をするための制御プログラ
ムを記録した記録媒体であって、該制御プログラムはコ
ンピュータに、所定方向に配列されたデータを１ライン
目からｎライン目まで階層的に順次ビット単位で記憶手
段に記憶させ、前記記憶手段に記憶されたデータのう
ち、一部の１ライン目からｎライン目までのデータをレ
ジスタに記憶させ、前記レジスタに記憶させたタデータ
を複数ビットを１単位として構成されたデータとして１
方向に順次取り出させ、当該複数ビットを１単位として
順次取り出されたデータを前記所定方向と直交する方向
の配列に並べ替えさせ、前記複数ビットを１単位として
並べ替えさせたデータを、前記所定方向と直交する方向
から順次読み出させることによって、画像データ配列変
更制御プログラムを記録した記録媒体を提供する。Further, the present invention provides a computer
A recording medium on which a control program for controlling a change in the arrangement of image data is recorded. The control program stores, in a computer, data arranged in a predetermined direction in a bit sequence in a hierarchical manner from a first line to an n-th line. The data stored in the storage unit is stored in units, and among the data stored in the storage unit, some of the data from the first line to the n-th line are stored in the register. 1 as data configured as a unit
In a direction orthogonal to the predetermined direction, and rearranging the data sequentially taken out using the plurality of bits as one unit, and rearranging the data rearranged using the plurality of bits as a unit in the predetermined direction. The present invention provides a recording medium on which an image data arrangement change control program is recorded by sequentially reading from a direction orthogonal to the image data.

【００３６】ここで、前記複数ビットを１単位として構
成されたデータのビット数は、前記レジスタのデータ長
の整数分の１とすることができる。Here, the number of bits of the data configured with the plurality of bits as one unit can be set to an integer fraction of the data length of the register.

【００３７】前記複数ビットを１単位として構成された
データを、互いにビット数が異なる構成として複数種類
具えることができる。A plurality of types of data having a plurality of bits as one unit can be provided as configurations having different numbers of bits.

【００３８】前記ビット数が異なる複数種類のデータを
選択するデータ選択手段を具えることができる。また、
前記データ選択手段は、アドレス指定によりデータを選
択することができる。[0038] Data selection means for selecting a plurality of types of data having different numbers of bits can be provided. Also,
The data selection means can select data by addressing.

【００３９】[0039]

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.

【００４０】まず、本発明の第１の実施の形態を、図１
〜図５に基づいて説明する。なお、従来例と同様な部分
については、同一符号を付す。First, the first embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIG. The same parts as in the conventional example are denoted by the same reference numerals.

【００４１】図１は、本発明に係るＨＶ変換回路を具え
たプリンタの制御回路１０の構成例を示す。１０１は、
データの制御等を行うマイクロプロセッサ（ＭＰＵ）で
ある。このＭＰＵ１０１は、不図示の制御プログラムに
基づいて本発明に係る図３〜図４、図６〜図７のＨＶ変
換処理（詳細な説明については後述する）を実行する。
この制御プログラムは、ＲＡＭ，ＲＯＭ等の記憶手段に
記憶されているものであるが、別体として、フロッピー
ディスク等に記憶させる構成であってもよい。FIG. 1 shows a configuration example of a control circuit 10 of a printer including an HV conversion circuit according to the present invention. 101 is
It is a microprocessor (MPU) that controls data and the like. The MPU 101 executes the HV conversion process (detailed description will be described later) of FIGS. 3 and 4 and FIGS. 6 and 7 according to the present invention based on a control program (not shown).
This control program is stored in a storage means such as a RAM or a ROM, but may be stored separately on a floppy disk or the like.

【００４２】また、図１１に示した印字バッファメモリ
６０ｌを有するメモリとしてのＤＲＡＭ１０２と、ＨＶ
変換ライトレジスタ２０１およびＨＶ変換リードレジス
タ３０１を有するＨＶ変換レジスタ１０３と、それらの
制御回路１０４，１０５，１０６，１０７，１０９と
は、アドレスバス＜２３〜０＞、データバスＤ＜１５〜
０＞、制御信号線ＣＬＫ，ＡＳ＊，ＲＤ／ＷＲ＊等で接
続されている。A DRAM 102 as a memory having the print buffer memory 60l shown in FIG.
The HV conversion register 103 having the conversion write register 201 and the HV conversion read register 301 and their control circuits 104, 105, 106, 107 and 109 are composed of an address bus <23-0> and a data bus D <15-
0>, control signal lines CLK, AS *, RD / WR *, etc.

【００４３】ＤＲＡＭ１０２は、４Ｍビット（２５６Ｋ
×１６ワード）を用いて、ＭＰＵ１０１のアドレスＤ０
００００〜Ｄ７ＦＦＦＦまでに割り付ける。そのための
アドレスデコード回路が１０４であり、ＭＰＵ１０１が
ＤＲＡＭ１０２をアクセスした場合、アドレスデコード
回路１０４からＤＲＡＭ１０２のチップセレクト信号で
あるＤＲＡＭＣＳ＊が発生する。The DRAM 102 has 4M bits (256K bits).
× 16 words), the address D0 of the MPU 101 is used.
Assign to 0000 to D7FFFF. When the MPU 101 accesses the DRAM 102, the address decode circuit 104 generates a DRAM CS * which is a chip select signal of the DRAM 102.

【００４４】このＤＲＡＭＣＳ＊信号と、ＭＰＵ１０１
のシステムクロックＣＬＫと、アドレスバス上に有効ア
ドレスがあることを示すアドレスストローブ信号ＡＳ＊
と、データーバスの転送信号を示すリード／ライト信号
ＲＤ／ＷＲ＊と、奇数／偶数アドレス判別のために最下
位アドレスビットＡ＜０＞とが、ＤＲＡＭ制御信号発生
回路１０５に入力される。これにより、ＤＲＡＭ制御信
号発生回路１０５は、ＤＲＡＭ１０２の制御信号である
ロウアドレスストローブ信号ＲＡＳ＊と、カラムアドレ
スストローブ信号ＣＡＲ＊と、アウトプットイネーブル
信号ＯＥ＊と、アッパーライト信号ＵＷＥ＊と、ロウア
ーライ卜信号ＬＷＥ＊とを発生する。また、アドレスデ
コード回路１０６は、アドレスバスＡ＜１８〜ｌ＞の１
８本の信号線を、１０本／８本のロウアドレス／カラム
アドレスに切り替える。The DRAMCS * signal and the MPU 101
And an address strobe signal AS * indicating that there is a valid address on the address bus.
And a read / write signal RD / WR * indicating a transfer signal of the data bus, and the lowest address bit A <0> for odd / even address discrimination are input to the DRAM control signal generation circuit 105. As a result, the DRAM control signal generation circuit 105 controls the row address strobe signal RAS *, the column address strobe signal CAR *, the output enable signal OE *, the upper write signal UWE *, and the lower And a signal LWE *. In addition, the address decode circuit 106 is connected to one of the address buses A <18 to l>.
Eight signal lines are switched to 10/8 row addresses / column addresses.

【００４５】ＨＶ変換レジスタ１０３は、ＨＶ変換ライ
トレジスタ２０１にＨＶ変換データを書き込んだ後、Ｈ
Ｖ変換リードレジスタ３０１からＨＶ変換済みのデータ
を読み出す。After writing the HV conversion data into the HV conversion write register 201, the HV conversion register 103
The HV converted data is read from the V conversion read register 301.

【００４６】１０７は、ＨＶ変換リードレジスタ３０１
のアドレスデコード手段としてのＨＶ変換レジスタリー
ドアドレスデコード回路である。１０８は、デコード結
果であり、１６種類のリードレジスタを指し示す４ビッ
トからなる出力信号線である。１０９は、ＨＶ変換ライ
トレジスタ２０１のアドレスデコード手段としてのＨＶ
変換レジスタライトアドレスデコード回路である。１１
０は、１６種類のライトアドレス各々を指し示す１６本
の出力信号線である。１１１はＨＶ変換レジスタ１０３
へのライトデータ線、１１２はＨＶ変換レジスタ１０３
からのリードデータ線である。107 is an HV conversion read register 301
Is an HV conversion register read address decode circuit as an address decode means. Reference numeral 108 denotes a decode result, which is an output signal line consisting of 4 bits indicating 16 types of read registers. Reference numeral 109 denotes an HV as an address decoding unit of the HV conversion write register 201.
This is a conversion register write address decode circuit. 11
0 is 16 output signal lines indicating each of the 16 types of write addresses. 111 is an HV conversion register 103
Write data line to the HV conversion register 103
Is the read data line.

【００４７】次に、ＨＶ変換部の構成を、図２〜図４に
基づいて説明する。Next, the configuration of the HV converter will be described with reference to FIGS.

【００４８】図２は、ＨＶ変換レジスタ１０３の内部構
成を示す。ＨＶ変換リードレジスタ３０１を構成するセ
レクタ３０２，３０３，３０４，３０５は、入力数４ビ
ット×１６、出力数４ビットである。各セレクタ３０２
〜３０５の入力には、ＨＶ変換ライトレジスタ２０１を
構成するセレクタ２０２〜２０５等の出力が接続されて
いる。FIG. 2 shows the internal configuration of the HV conversion register 103. The selectors 302, 303, 304, and 305 that constitute the HV conversion read register 301 have 4 bits of input × 16 and 4 bits of output. Each selector 302
305 are connected to outputs of selectors 202 to 205 and the like constituting the HV conversion write register 201.

【００４９】図３および図４は、４ビット／ブロックで
構成された画像データに対する、ＨＶ変換レジスタ１０
３の構成例を示す。FIGS. 3 and 4 show an HV conversion register 10 for image data composed of 4 bits / block.
3 shows a configuration example.

【００５０】図３において、ＨＶ変換ライトレジスタ２
０１は、１６×１６ビットから構成されている。横方向
のレジスタ２０２，２０３，２０４，２０５等は、各々
４ビット×４ブロックの計１６ビットからなるＨＶ変換
用のデータ書き込みレジスタ群である。これらレジスタ
群には、ＦＦ００００，ＦＦ０００２，ＦＦ０００４，
ＦＦ０００６，ＦＦ０００８，ＦＦ０００Ａ，ＦＦ００
０Ｃ，ＦＦ０００Ｅ，ＦＦ００１０，ＦＦ００１２，Ｆ
Ｆ００１４，ＦＦ００１６，ＦＦ００１８，ＦＦ００１
Ａ，ＦＦ００１Ｃ，ＦＦ００１Ｅの各アドレスが割り当
てられている。In FIG. 3, the HV conversion write register 2
01 is composed of 16 × 16 bits. The registers 202, 203, 204, 205 and the like in the horizontal direction are a group of data write registers for HV conversion, each consisting of a total of 16 bits of 4 bits × 4 blocks. These registers include FF0000, FF0002, FF0004,
FF0006, FF0008, FF000A, FF00
0C, FF000E, FF0010, FF0012, F
F0014, FF0016, FF0018, FF001
Addresses A, FF001C, and FF001E are assigned.

【００５１】ＨＶ変換ライトレジスタ２０１を構成する
レジスタ２０６，２０７，２０８，２０９は、４ビット
（１ブロック）を１画素の単位として構成されている。
同様に、レジスタ２１０，２１１，２１２，２１３は、
４ビット（１ブロック）を１画素の単位として構成され
ている。The registers 206, 207, 208, and 209 constituting the HV conversion write register 201 are configured using four bits (one block) as a unit of one pixel.
Similarly, the registers 210, 211, 212, and 213
Four bits (one block) are configured as a unit of one pixel.

【００５２】図４において、ＨＶ変換リードレジスタ３
０１を構成する縦方向のレジスタ３１４，３１５等は、
ＨＶ変換用のデータ読み出しレジスタ群である。これら
レジスタ群には、ＦＦ００２０，ＦＦ００２２，ＦＦ０
０２４，ＦＦ００２６，ＦＦ００２８，ＦＦ０２０Ａ，
ＦＦ００２Ｃ，ＦＦ００２Ｅ，ＦＦ００３０，ＦＦ００
３２，ＦＦ００３４，ＦＦ００３６，ＦＦ００３８，Ｆ
Ｆ００３Ａ，ＦＦ００３Ｃ，ＦＦ００３Ｅの各アドレス
が割り当てられている。In FIG. 4, the HV conversion read register 3
01, the vertical registers 314, 315, etc.
This is a data read register group for HV conversion. These registers include FF0020, FF0022, FF0
024, FF0026, FF0028, FF020A,
FF002C, FF002E, FF0030, FF00
32, FF0034, FF0036, FF0038, F
Each address of F003A, FF003C, and FF003E is assigned.

【００５３】図５は、ＤＲＡＭ１０２に対するリード／
ライトサイクルのタイミング、ＨＶ変換レジスタ１０３
に対するリード／ライトサイクルのタイミングを示して
おり、ＭＰＵ１０１はシステムクロック１６．７８ＭＨ
ｚを用いている。FIG. 5 shows a read / write operation for the DRAM 102.
Write cycle timing, HV conversion register 103
The MPU 101 shows a system clock of 16.78 MHz.
z is used.

【００５４】次に、ＨＶ変換処理の原理を、図３および
図４に基づいて説明する。Next, the principle of the HV conversion process will be described with reference to FIGS.

【００５５】まず、ＭＰＵ１０１の指示によりＨＶ変換
レジスタライトアドレスデコード回路１０９から、ＨＶ
変換ライトレジスタ２０１の所定のアドレスが出力され
る。これにより、印字バッファメモリ６０１のアドレス
Ｄ１００００から読み出した２バイト（４ブロックに相
当する４画素分）のデータは、ＨＶ変換ライトレジスタ
２０１のアドレスＦＦ００００のレジスタに書き込ま
れ、以下順次、アドレスＤ１０２００のデータをＦＦ０
００２へ、アドレスＤ１０４００のデータをＦＦ０００
４へ、アドレスＤ１０６００のデータをＦＦ０００６へ
というように、アドレスＤ１１Ｅ００までのデータをＦ
Ｆ００１Ｅまでに順次横方向に書き移される。First, the HV conversion register write address decode circuit 109 sends an HV
A predetermined address of the conversion write register 201 is output. As a result, the data of 2 bytes (4 pixels corresponding to 4 blocks) read from the address D10000 of the print buffer memory 601 is written to the register of the address FF0000 of the HV conversion write register 201, and thereafter the data of the address D10200 is sequentially written. To FF0
002 to FF000
4, the data up to the address D11E00 is stored in the F
The data is sequentially transferred in the horizontal direction by F001E.

【００５６】そして、図２に示すＨＶ変換ライトレジス
タ２０１の出力とＨＶ変換リードレジスタ３０１の入力
との接続関係から、図３に示すＨＶ変換ライトレジスタ
２０１の横方向のレジスタに格納されたデータが４ビッ
ト（１ブロック分）の１画素単位で選択され、図４に示
すＨＶ変換リードレジスタ３０１の縦方向のレジスタに
順次格納される。From the connection relationship between the output of the HV conversion write register 201 and the input of the HV conversion read register 301 shown in FIG. 2, the data stored in the horizontal register of the HV conversion write register 201 shown in FIG. 4 bits (for one block) are selected in pixel units, and are sequentially stored in the vertical register of the HV conversion read register 301 shown in FIG.

【００５７】さらに、ＭＰＵ１０１の指示によりＨＶ変
換レジスタリードアドレスデコード回路１０７から、Ｈ
Ｖ変換リードレジスタ３０１の所定のアドレスが出力さ
れる。これにより、ＨＶ変換リードレジスタ３０１のリ
ードアドレスＦＦ００２０に示される縦方向のデータ
が、４ビット（１ブロック）の１画素単位で読み出さ
れ、印字バッファメモリ６０１のアドレスＤ１００００
へ書き戻される。Further, in accordance with an instruction from the MPU 101, the HV conversion register read address decode circuit 107
A predetermined address of the V conversion read register 301 is output. As a result, the vertical data indicated by the read address FF0020 of the HV conversion read register 301 is read in units of one pixel of 4 bits (one block), and the address D10000 of the print buffer memory 601 is read.
Written back to

【００５８】このとき、リードアドレスＦＦ００２０の
データ中、ＭＳＢからＬＳＢにかけて、ＦＦ００００の
上位４ビットデータ２０６、ＦＦ０００２の上位４ビッ
トデータ２０７、ＦＦ０００４の上位４ビットデータ２
０８、ＦＦ０００６の上位ビットデータ２０９が割り当
てられており、以下同様にして、ＦＦ００３Ｅまでのデ
ータを、印字バッファメモリ６０１のＤ１１Ｅ００まで
順次書き戻すことによってＨＶ変換を行う。At this time, in the data of the read address FF0020, from the MSB to the LSB, the upper 4-bit data 206 of the FF0000, the upper 4-bit data 207 of the FF0002, and the upper 4-bit data 2 of the FF0004
08 and the upper bit data 209 of FF0006 are assigned, and the HV conversion is performed by sequentially writing back the data up to FF003E to D11E00 of the print buffer memory 601 in the same manner.

【００５９】なお、Ｄ１００ＸＸにおけるＸＸと記述し
た箇所は、００〜ＦＦが記述されるものであり、Ｄ１０
０００〜Ｄ１０１６８といったように順次アドレスが変
化することを示す。Note that the portion described as XX in D100XX describes 00 to FF, and
000 to D10168 indicate that the addresses change sequentially.

【００６０】次に、本発明の第２の実施の形態を、図６
および図７に基づいて説明する。なお、第１の実施の形
態と同様な部分の説明は省略し、同一符号を付す。Next, a second embodiment of the present invention will be described with reference to FIG.
Explanation will be made based on FIG. The description of the same parts as in the first embodiment is omitted, and the same reference numerals are given.

【００６１】本例では、８ビット／画素で構成された画
像データに対する、ＨＶ変換レジスタ１０３の構成例に
ついて説明する。In this example, a configuration example of the HV conversion register 103 for image data composed of 8 bits / pixel will be described.

【００６２】図６において、ＨＶ変換ライトレジスタ２
０１は、１６×１６ビットから構成されている。横方向
のレジスタ２０２，２０３，２０４，２０５等は、各々
８ビット×２ブロックの計１６ビットからなるＨＶ変換
用のデータ書き込みレジスタ群である。これらレジスタ
群には、ＦＦ００００，ＦＦ０００２，ＦＦ０００４，
ＦＦ０００６，ＦＦ０００８，ＦＦ０００Ａ，ＦＦ００
０Ｃ，ＦＦ０００Ｅ，ＦＦ００１０，ＦＦ００１２，Ｆ
Ｆ００１４，ＦＦ００１６，ＦＦ００１８，ＦＦ００１
Ａ，ＦＦ００１Ｃ，ＦＦ００１Ｅの各アドレスが割り当
てられている。In FIG. 6, the HV conversion write register 2
01 is composed of 16 × 16 bits. The registers 202, 203, 204, 205 and the like in the horizontal direction are each a group of data write registers for HV conversion consisting of a total of 16 bits of 8 bits × 2 blocks. These registers include FF0000, FF0002, FF0004,
FF0006, FF0008, FF000A, FF00
0C, FF000E, FF0010, FF0012, F
F0014, FF0016, FF0018, FF001
Addresses A, FF001C, and FF001E are assigned.

【００６３】ＨＶ変換ライトレジスタ２０１を構成する
レジスタ９０１，９０２、および、レジスタ９０３，９
０４は、８ビット（１ブロック）を１画素の単位して構
成されている。Registers 901 and 902 constituting HV conversion write register 201 and registers 903 and 9
Reference numeral 04 denotes a configuration in which 8 bits (1 block) are formed in units of one pixel.

【００６４】図７において、縦方向のレジスタ３１４，
３１５は、ＨＶ変換用のデータ読み出しレジスタ群であ
る。これらレジスタ群には、ＦＦ００２０，ＦＦ００２
２，ＦＦ００２４，ＦＦ００２６，ＦＦ００２８，ＦＦ
０２０Ａ，ＦＦ００２Ｃ，ＦＦ００２Ｅ，ＦＦ００３
０，ＦＦ００３２，ＦＦ００３４，ＦＦ００３６，ＦＦ
００３８，ＦＦ００３Ａ，ＦＦ００３Ｃ，ＦＦ００３Ｅ
の各アドレスが割り当てられている。In FIG. 7, a vertical register 314,
315 is a data read register group for HV conversion. These registers include FF0020, FF002
2, FF0024, FF0026, FF0028, FF
020A, FF002C, FF002E, FF003
0, FF0032, FF0034, FF0036, FF
0038, FF003A, FF003C, FF003E
Addresses are assigned.

【００６５】次に、ＨＶ変換処理の原理について説明す
る。Next, the principle of the HV conversion process will be described.

【００６６】まず、ＭＰＵ１０１の指示によりＨＶ変換
レジスタライトアドレスデコード回路１０９から、ＨＶ
変換ライトレジスタ２０１の所定のアドレスが出力され
る。これにより、印字バッファメモリ６０ｌのアドレス
Ｄ１００００から読み出した２バイト（２ブロックに相
当する２画素分）のデータが、ＨＶ変換ライトレジスタ
２０１のアドレスＦＦ００００に書き込まれ、以下順
次、アドレスＤ１０２００のデータをＦＦ０００２へ、
アドレスＤ１０４００のデータをＦＦ０００４へ、アド
レスＤ１０６００のデータをＦＦ０００６というよう
に、アドレスＤ１１Ｅ００までのデータをＦＦ００１Ｅ
まで順次横方向に書き移される。First, the HV conversion register write address decode circuit 109 sends the HV
A predetermined address of the conversion write register 201 is output. As a result, two bytes (two pixels corresponding to two blocks) of data read from the address D10000 of the print buffer memory 60l are written to the address FF0000 of the HV conversion write register 201, and the data of the address D10200 is sequentially written to FF0002. What,
The data up to address D11E00 is FF001E, such that the data at address D10400 is FF0004 and the data at address D10600 is FF0006.
Are sequentially transferred in the horizontal direction.

【００６７】そして、ＨＶ変換ライトレジスタ２０１の
出力とＨＶ変換リードレジスタ３０１の入力との接続関
係（前記図２と同様な考え方で接続された関係）から、
図６に示すＨＶ変換ライトレジスタ２０１の横方向のレ
ジスタに格納されたデータが８ビット（１ブロック分）
の１画素単位で選択され、図７に示すＨＶ変換リードレ
ジスタ３０１の縦方向のレジスタに順次格納される。Then, from the connection relationship between the output of the HV conversion write register 201 and the input of the HV conversion read register 301 (the connection connected in the same way as in FIG. 2),
The data stored in the horizontal register of the HV conversion write register 201 shown in FIG. 6 is 8 bits (for one block)
And is sequentially stored in a vertical register of the HV conversion read register 301 shown in FIG.

【００６８】さらに、ＭＰＵ１０１の指示によりＨＶ変
換レジスタリードアドレスデコード回路１０７から、Ｈ
Ｖ変換リードレジスタ３０１の所定のアドレスが出力さ
れる。これにより、ＨＶ変換リードレジスタ２０１のア
ドレスＦＦ００２０に示される縦方向のデータが、８ビ
ット（１ブロック）の１画素単位で読み出され、印字バ
ッファメモリ６０ｌのアドレスＤ１００００へ書き戻さ
れる。Further, in accordance with an instruction from the MPU 101, the HV conversion register read address decode circuit 107
A predetermined address of the V conversion read register 301 is output. As a result, the vertical data indicated by the address FF0020 of the HV conversion read register 201 is read in units of one pixel of 8 bits (one block), and is written back to the address D10000 of the print buffer memory 60l.

【００６９】このとき、リードアドレスＦＦ００２０の
データ中、ＭＳＢからＬＳＢにかけて、ＦＦ００００の
上位８ビットデータ９０１、ＦＦ０００２の上位８ビッ
トデータ９０２が割り当てられており、以下同様にし
て、ＦＦ００３Ｅまでのデータを印字バッファメモリ６
０１のＤ１１Ｅ００まで順次書き戻すことによってＨＶ
変換を行う。At this time, in the data of the read address FF0020, the upper 8-bit data 901 of the FF0000 and the upper 8-bit data 902 of the FF0002 are allocated from the MSB to the LSB. Buffer memory 6
HV by sequentially writing back to D11E00 of 01
Perform the conversion.

【００７０】なお、Ｄ１００ＸＸのように、ＸＸと記述
した箇所は、００〜ＦＦが記述されるものであり、Ｄ１
００００〜Ｄ１０１６８というように、順次アドレスが
変化することを示す。Note that, as in D100XX, the portion described as XX describes 00 to FF, and D1
0000 to D10168, indicating that addresses change sequentially.

【００７１】次に、本発明の第３の実施の形態を、図８
〜図９に基づいて説明する。なお、前述した例と同様な
部分についての説明は省略し、同一符号を付す。Next, a third embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIG. The description of the same parts as in the above-described example is omitted, and the same reference numerals are given.

【００７２】本例では、前述したような、１ビット／画
素のデータに対するＨＶ変換処理と、４ビット／画素の
データに対するＨＶ変換処理とを実行できるように、Ｈ
Ｖ変換レジスタ１０３のレジスタ群を共用して構成した
例である。In this example, the HV conversion process for 1-bit / pixel data and the HV conversion process for 4-bit / pixel data as described above are performed.
This is an example in which a register group of the V conversion register 103 is shared.

【００７３】１００１は、ＨＶ変換レジスタである。１
００２は、ＨＶ変換リードレジスタ３０１，８０１を選
択するためのレジスタ選択回路である。１００３は、Ｈ
Ｖ変換処理を選択するための信号線である。Reference numeral 1001 denotes an HV conversion register. 1
Reference numeral 002 denotes a register selection circuit for selecting the HV conversion read registers 301 and 801. 1003 is H
This is a signal line for selecting V conversion processing.

【００７４】図９は、ＨＶ変換レジスタ１００１の内部
構成を示す。１１０１は入力１６ビット×２、出力１６
ビットのセレクタである。このセレクタ１１０１は、レ
ジスタ群４ビット／画素（１ブロック）時のＨＶ変換リ
ードレジスタ３０１と、１ビット／画素（１ブロック）
時のＨＶ変換リードレジスタ８０１を信号線１００３に
従って選択するものである。FIG. 9 shows the internal configuration of the HV conversion register 1001. 1101 is input 16 bits × 2, output 16
It is a bit selector. The selector 1101 includes an HV conversion read register 301 for a register group of 4 bits / pixel (1 block) and a 1 bit / pixel (1 block).
The HV conversion read register 801 is selected according to the signal line 1003.

【００７５】ここで、動作について説明する。The operation will now be described.

【００７６】前述した例と同様に、ＨＶ変換レジスタラ
イトアドレスが指し示すＨＶ変換ライトレジスタ２０１
にＨＶ変換用のデータが書き込まれた後、ＨＶ変換レジ
スタリードアドレスデコード回路１０７によって、ＦＦ
００２０〜ＦＦ００３Ｅのアドレスが指し示された場合
は、１ビット／画素のデータ（１ブロック）に対するＨ
Ｖ変換データの読み出しがＨＶ変換リードレジスタ８０
１から行われる。また、ＦＦ００４０〜ＦＦ００５Ｅの
アドレスが指し示された場合は、４ビット／画素のデー
タ（１ブロック）に対するＨＶ変換データの読み出しが
ＨＶ変換リードレジスタ３０１から行われる。この場
合、レジスタ選択回路１００２から信号線１００３に出
力される値は、ＦＦ００２０〜ＦＦ００３Ｅのアドレス
が指定された場合はゼロ、ＦＦ００４０〜ＦＦ００５Ｅ
のアドレスが指定された場合は１となっている。このよ
うなゼロ又は１の信号がセレクタ１１０１に入力される
ことにより、リードデータ線１１２から、１ビット／画
素、又は、４ビット／画素のデータ（１ブロック）が出
力される。As in the above-described example, the HV conversion write register 201 indicated by the HV conversion register write address is used.
After the data for HV conversion is written into the FF, the HV conversion register read address decode circuit 107
When the addresses of 0020 to FF003E are indicated, H for 1 bit / pixel data (one block)
Reading of the V conversion data is performed by the HV conversion read register 80.
Performed from 1. When the addresses FF0040 to FF005E are indicated, the HV conversion read register 301 reads HV conversion data for 4-bit / pixel data (one block). In this case, the value output from the register selection circuit 1002 to the signal line 1003 is zero when the addresses FF0020 to FF003E are designated, and the values output from the registers FF0020 to FF003E are zero.
Is 1 when the address is designated. When such a signal of zero or one is input to the selector 1101, 1-bit / pixel or 4-bit / pixel data (one block) is output from the read data line 112.

【００７７】本例においては、ＨＶ変換処理はリード
（読み出し）時にセレクタ１１０１を介して行うような
構成で説明したが、これとは逆に、ライト（書き込み）
時にセレクタ１１０１を介して書き込み、読出しは単純
に行う構成でもよい。In the present embodiment, the HV conversion processing has been described as being performed via the selector 1101 at the time of reading (reading). Conversely, writing (writing) is performed.
Sometimes, writing and reading may be simply performed via the selector 1101.

【００７８】また、ＨＶ変換レジスタを共用し、２種類
のＨＶ変換を読み出しの際に実現したが、書き込みの際
に２種類のＨＶ変換モードを選択するように構成しても
よい。Although the HV conversion register is shared and two types of HV conversion are realized at the time of reading, two types of HV conversion modes may be selected at the time of writing.

【００７９】さらに、２種類のＨＶ変換モードを共用し
たが、同様の手法によりさらに多くのモードを実現する
ことも可能である。Although the two types of HV conversion modes are shared, more modes can be realized by the same method.

【００８０】以上の例では、１ビット、４ビット、８ビ
ットを例に挙げたが、これに限るものではなく、２ビッ
ト、３ビット等でも同様可能である。しかし、３ビット
等の奇数ビットにより構成する場合は一般のＭＰＵバス
のバス輻との整合性が良くない場合も有り得る。In the above example, 1 bit, 4 bits, and 8 bits have been described as examples. However, the present invention is not limited to this, and 2 bits, 3 bits, and the like can be similarly used. However, in the case of using an odd number of bits such as 3 bits, there is a case where the consistency with the bus radiation of the general MPU bus is not good.

【００８１】本例では、モノクロデータに対するＨＶ変
換例を説明したが、図１７に示したようなカラー画像、
１ビット／色（例えば、Ｂｋ、シアン、マゼンタ、イエ
ロー、又は、赤、青、緑）、多ビット／色（例えば、Ｂ
ｋ、シアン、マゼンタ、イエロー、又は、赤、青、緑）
等で表されるカラー画像データに対しても適用可能であ
る。In this example, an example of HV conversion for monochrome data has been described, but a color image as shown in FIG.
1 bit / color (for example, Bk, cyan, magenta, yellow or red, blue, green), multiple bits / color (for example, B
k, cyan, magenta, yellow, or red, blue, green)
The present invention is also applicable to color image data represented by the above.

【００８２】また、上述した各実施例では、ラスタデー
タをラスタ方向と直交する方向の配列に変換する構成に
ついて説明したが、本発明はデータ配列の方向に限定さ
れるものではなく、縦方向に配列されたデータを横方向
の配列に変換する場合においても適用可能である。Further, in each of the above-described embodiments, a configuration in which raster data is converted into an array in a direction orthogonal to the raster direction has been described. However, the present invention is not limited to the data array direction, but may be arranged in the vertical direction. The present invention is also applicable to a case where the arranged data is converted into a horizontal array.

【００８３】また、上述した各実施例では、制御回路の
構成を用いて説明したが、プログラム処理の場合にも同
様に行うことが可能である。Further, in each of the embodiments described above, the description has been made using the configuration of the control circuit. However, the same can be applied to the case of the program processing.

【００８４】なお、本発明は、複数の機器（例えば、ホ
ストコンピュータ、インタフェース機器、リーダ、プリ
ンタ等）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機、ファクシミリ装置
等）に適用してもよい。The present invention can be applied to a system composed of a plurality of devices (for example, a host computer, an interface device, a reader, a printer, etc.), but can be applied to a single device (for example, a copier, a facsimile). Device).

【００８５】また、本発明の目的は、前述した実施の形
態の機能を実現するソフトウェアのプログラムコードを
記録した記憶媒体を、システムあるいは装置に供給し、
そのシステムあるいは装置のコンピュータ（またはＣＰ
ＵやＭＰＵ）が記憶媒体に格納されたプログラムコード
を読出し実行することによっても、達成されることは言
うまでもない。Another object of the present invention is to provide a storage medium storing a program code of software for realizing the functions of the above-described embodiments to a system or an apparatus,
Computer (or CP) of the system or device
U and MPU) can read and execute the program code stored in the storage medium.

【００８６】この場合、記憶媒体から読み出されたプロ
グラムコード自体が前述した実施の形態の機能を実現す
ることになり、そのプログラムコードを記憶した記憶媒
体は本発明を構成することになる。In this case, the program code itself read from the storage medium realizes the functions of the above-described embodiment, and the storage medium storing the program code constitutes the present invention.

【００８７】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピーディスク、ハードディ
スク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、Ｃ
Ｄ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭ
などを用いることができる。The storage medium for supplying the program code includes, for example, a floppy disk, hard disk, optical disk, magneto-optical disk, CD-ROM, C
DR, magnetic tape, nonvolatile memory card, ROM
Etc. can be used.

【００８８】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施の形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼動しているＯＳ（オペ
レーションシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施の形態の機能
が実現される場合も含まれることは言うまでもない。When the computer executes the readout program code, not only the functions of the above-described embodiment are realized, but also the operating system (OS) running on the computer based on the instruction of the program code. It is needless to say that the system may perform some or all of the actual processing, and the processing may realize the functions of the above-described embodiments.

【００８９】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施の形態の機能が実現される
場合も含まれることは言うまでもない。Further, after the program code read from the storage medium is written into a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, based on the instructions of the program code, It goes without saying that the CPU provided in the function expansion board or the function expansion unit performs part or all of the actual processing, and the processing realizes the functions of the above-described embodiments.

【００９０】[0090]

【発明の効果】以上説明したように、本発明によれば、
多ビット／ブロック又は多ビット／画素からなる画像デ
ータを直接ＨＶ変換することが可能になったので、印字
を行う際の処理時間を大幅に短縮することができると共
に、プリンタシステム内のメモリ容量を削減することが
可能となる。As described above, according to the present invention,
The direct HV conversion of image data consisting of multiple bits / blocks or multiple bits / pixels has become possible, so that the processing time for printing can be greatly reduced and the memory capacity in the printer system is reduced. It becomes possible to reduce.

【００９１】また、本発明によれば、ＨＶ変換レジスタ
を共用し、複数のＨＶ変換モードを選択できるようにし
たので、小さな回路規模で、多様な印字データ形式に対
応可能なプリンタを構成することができる。Further, according to the present invention, since the HV conversion register is shared and a plurality of HV conversion modes can be selected, it is possible to configure a printer capable of supporting various print data formats with a small circuit scale. Can be.

【００９２】さらに、多ビット／画素の画像データに対
するＨＶ変換処理が可能になったのだ、近年開発が進ん
でいる、画素毎に多階調表現が可能なプリンタに対して
も適用することができる。Further, the HV conversion processing for multi-bit / pixel image data has become possible. The present invention can be applied to a printer which can be expressed in multiple gradations for each pixel which has been developed in recent years. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施の形態であるＨＶ変換用制
御回路の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of an HV conversion control circuit according to a first embodiment of the present invention.

【図２】ＨＶ変換回路の構成を示す回路図である。FIG. 2 is a circuit diagram illustrating a configuration of an HV conversion circuit.

【図３】ＨＶ変換用レジスタへのデータの書き込み処理
を説明する説明図である。FIG. 3 is an explanatory diagram illustrating a process of writing data to an HV conversion register.

【図４】ＨＶ変換用レジスタからのデータの読出し処理
を説明する説明図である。FIG. 4 is an explanatory diagram illustrating a process of reading data from an HV conversion register.

【図５】ＨＶ変換処理の書き込み、読出しサイクルを示
すタイミングチャートである。FIG. 5 is a timing chart showing a write / read cycle of the HV conversion process.

【図６】本発明の第２の実施の形態を示すものであり、
ＨＶ変換用レジスタへのデータの書き込み処理を説明す
る説明図である。FIG. 6 shows a second embodiment of the present invention;
FIG. 9 is an explanatory diagram illustrating a process of writing data to an HV conversion register.

【図７】本発明の第２の実施の形態を示すものであり、
ＨＶ変換用レジスタからのデータの読出し処理を説明す
る説明図である。FIG. 7 shows a second embodiment of the present invention;
FIG. 9 is an explanatory diagram illustrating a process of reading data from an HV conversion register.

【図８】本発明の第３の実施の形態であるＨＶ変換用制
御回路の構成を示す回路図である。FIG. 8 is a circuit diagram showing a configuration of an HV conversion control circuit according to a third embodiment of the present invention.

【図９】ＨＶ変換回路の内部構成を示すブロック図であ
る。FIG. 9 is a block diagram illustrating an internal configuration of the HV conversion circuit.

【図１０】記録用紙に対するプリントヘッドの関係を示
す正面図である。FIG. 10 is a front view illustrating a relationship between a print head and recording paper.

【図１１】印字バッファの構成を示す斜視図である。FIG. 11 is a perspective view illustrating a configuration of a print buffer.

【図１２】従来におけるＨＶ変換用制御回路の構成を示
す回路図である。FIG. 12 is a circuit diagram showing a configuration of a conventional HV conversion control circuit.

【図１３】ＨＶ変換回路の構成を示す回路図である。FIG. 13 is a circuit diagram showing a configuration of an HV conversion circuit.

【図１４】従来のＨＶ変換用レジスタへのデータの書き
込み処理を説明する説明図である。FIG. 14 is an explanatory diagram illustrating a conventional process of writing data to an HV conversion register.

【図１５】従来のＨＶ変換用レジスタからのデータの読
出し処理を説明する説明図である。FIG. 15 is an explanatory diagram illustrating a conventional process of reading data from an HV conversion register.

【図１６】モノクロ画像データの印字パターンを示す説
明図である。FIG. 16 is an explanatory diagram showing a print pattern of monochrome image data.

【図１７】カラー画像データの印字パターンを示す説明
図である。FIG. 17 is an explanatory diagram showing a print pattern of color image data.

【符号の説明】[Explanation of symbols]

１０１ａ データ配列変更手段、読出制御手段 ２０１，３０１ レジスタ ６０１ 記憶手段 101a Data array changing unit, read control unit 201, 301 Register 601 Storage unit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 植村 寛 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 塚田 伸幸 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hiroshi Uemura 3-30-2 Shimomaruko, Ota-ku, Tokyo Within Canon Inc. (72) Inventor Nobuyuki Tsukada 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inside the corporation

Claims (12)

【特許請求の範囲】[Claims] 【請求項１】 所定方向に配列されたデータを、前記所
定方向に直交する方向の配列に変換する画像データ変換
装置であって、 前記所定方向に配列されたデータを１ライン目からｎラ
イン目まで階層的に順次ビット単位で記憶する記憶手段
と、 前記記憶手段に記憶されたデータのうち、一部の１ライ
ン目からｎライン目までのデータを記憶するレジスタ
と、 前記レジスタに記憶されたデータを複数ビットを１単位
として構成されたデータとして１方向に順次取り出し、
当該複数ビットを１単位として順次取り出されたデータ
を前記所定方向と直交する方向の配列に並べ替えるデー
タ配列変更手段と、 前記複数ビットを１単位として並べ替えられたデータ
を、前記所定方向に直交する方向から順次読み出す読出
制御手段とを具えたことを特徴とする画像データ変換装
置。1. An image data conversion device for converting data arranged in a predetermined direction into an array in a direction orthogonal to the predetermined direction, wherein the data arranged in the predetermined direction is converted from a first line to an nth line. Storage means for sequentially storing bits in a hierarchical manner up to a bit; a register for storing data of a part of the first to n-th lines among data stored in the storage means; Data is sequentially extracted in one direction as data composed of a plurality of bits as one unit,
Data array changing means for rearranging the data sequentially taken out with the plurality of bits as one unit into an array in a direction orthogonal to the predetermined direction; and An image data conversion device, comprising: readout control means for sequentially reading data from a direction to be read. 【請求項２】 前記複数ビットを１単位として構成され
たデータのビット数は、前記レジスタのデータ長の整数
分の１であることを特徴とする請求項１記載の画像デー
タ変換装置。2. The image data conversion device according to claim 1, wherein the number of bits of the data configured with the plurality of bits as one unit is 1 / integer of the data length of the register. 【請求項３】 前記複数ビットを１単位として構成され
たデータを、互いにビット数が異なる構成として複数種
類具えたことを特徴とする請求項１又は２記載の画像デ
ータ変換装置。3. The image data conversion device according to claim 1, wherein a plurality of types of the data composed of the plurality of bits as one unit are provided with different numbers of bits. 【請求項４】 前記ビット数が異なる複数種類のデータ
を選択するデータ選択手段を具えたことを特徴とする請
求項３記載の画像データ変換装置。4. The image data conversion apparatus according to claim 3, further comprising data selection means for selecting a plurality of types of data having different bit numbers. 【請求項５】 前記データ選択手段は、アドレス指定に
よりデータを選択することを特徴とする請求項４記載の
画像データ変換装置。5. The image data conversion apparatus according to claim 4, wherein said data selection means selects data by specifying an address. 【請求項６】 複数の記録素子が直線状に配列された記
録ヘッドを用い、 所定方向に配列されたデータから前記所定方向と直交す
る方向の配列に変換し、該変換された変換データを前記
記録ヘッドの複数の記録素子に入力することにより、記
録用紙の搬送方向と直交する方向に前記記録ヘッドを移
動させながら印字を行う印字装置であって、 請求項１ないし５記載のいずれかに記載の画像データ変
換装置を具え、 該画像データ変換装置により変換された変換データを前
記記録ヘッドの複数の記録素子に入力することにより、
記録用紙に前記記録ヘッドの幅分単位で印字を行うこと
を特徴とする印字装置。6. Using a recording head in which a plurality of recording elements are linearly arranged, converting data arranged in a predetermined direction into an array in a direction orthogonal to the predetermined direction, and converting the converted data. The printing apparatus according to any one of claims 1 to 5, wherein printing is performed by moving the recording head in a direction orthogonal to a recording paper conveyance direction by inputting to a plurality of recording elements of the recording head. By inputting the conversion data converted by the image data conversion device to a plurality of printing elements of the printing head,
A printing apparatus for performing printing on recording paper in units of the width of the recording head. 【請求項７】 所定方向に配列されたデータを、前記所
定方向と直交する方向の配列に変換する画像データ変換
方法であって、 前記所定方向に配列されたデータを１ライン目からｎラ
イン目まで階層的に順次ビット単位で記憶手段に記憶す
る第１の工程と、 前記記憶手段に記憶されたデータのうち、一部の１ライ
ン目からｎライン目までのデータをレジスタに記憶する
第２の工程と、 前記レジスタに記憶されたデータを複数ビットを１単位
として構成されたデータとして１方向に順次取り出し、
当該複数ビットを１単位として順次取り出されたデータ
を前記所定方向と直交する方向の配列に並べ替える第３
の工程と、 前記複数ビットを１単位として並べ替えられたデータ
を、前記所定方向に直交する方向から順次読み出す第４
の工程とを具えたことを特徴とする画像データ変換方
法。7. An image data conversion method for converting data arranged in a predetermined direction into an array in a direction orthogonal to the predetermined direction, wherein the data arranged in the predetermined direction is converted from a first line to an nth line. A first step of storing the data in the storage means hierarchically and sequentially in units of bits in a bit unit, and a second step of storing data of some of the first to nth lines of the data stored in the storage means in a register And sequentially taking out the data stored in the register in one direction as data constituted by a plurality of bits as one unit,
A third method of rearranging the data sequentially extracted with the plurality of bits as one unit into an array in a direction orthogonal to the predetermined direction.
A step of sequentially reading out the data rearranged with the plurality of bits as one unit from a direction orthogonal to the predetermined direction.
A method for converting image data, comprising the steps of: 【請求項８】 前記複数ビットを１単位として構成され
たデータのビット数は、前記レジスタのデータ長の整数
分の１であることを特徴とする請求項７記載の画像デー
タ変換方法。8. The image data conversion method according to claim 7, wherein the number of bits of the data composed of the plurality of bits as one unit is 1 / integer of the data length of the register. 【請求項９】 前記複数ビットを１単位として構成され
たデータを、互いにビット数が異なる構成として複数種
類具えたことを特徴とする請求項７又は８記載の画像デ
ータ変換方法。9. The image data conversion method according to claim 7, wherein a plurality of types of the data constituted by the plurality of bits as one unit are provided with different numbers of bits. 【請求項１０】 前記ビット数が異なる複数種類のデー
タを選択することを特徴とする請求項９記載の画像デー
タ変換方法。10. The image data conversion method according to claim 9, wherein a plurality of types of data having different numbers of bits are selected. 【請求項１１】 前記アドレス指定によりデータを選択
することを特徴とする請求項１０記載の画像データ変換
方法。11. The image data conversion method according to claim 10, wherein data is selected by the address designation. 【請求項１２】 コンピュータによって、画像データの
配列変更の制御をするための制御プログラムを記録した
記録媒体であって、 該制御プログラムはコンピュータに、 所定方向に配列されたデータを１ライン目からｎライン
目まで階層的に順次ビット単位で記憶手段に記憶させ、 前記記憶手段に記憶されたデータのうち、一部の１ライ
ン目からｎライン目までのデータをレジスタに記憶さ
せ、 前記レジスタに記憶させたタデータを複数ビットを１単
位として構成されたデータとして１方向に順次取り出さ
せ、当該複数ビットを１単位として順次取り出されたデ
ータを前記所定方向と直交する方向の配列に並べ替えさ
せ、 前記複数ビットを１単位として並べ替えさせたデータ
を、前記所定方向と直交する方向から順次読み出させる
ことを特徴とする画像データ配列変更制御プログラムを
記録した記録媒体。12. A recording medium recording a control program for controlling a change in arrangement of image data by a computer, the control program stores, in the computer, data arranged in a predetermined direction from the first line to n. The data is stored in the storage means hierarchically and sequentially in units of bits up to the line, and among the data stored in the storage means, some of the data from the first line to the nth line are stored in the register, and the data is stored in the register The data obtained is sequentially extracted in one direction as data composed of a plurality of bits as one unit, and the sequentially extracted data is rearranged into an array in a direction orthogonal to the predetermined direction, wherein the plurality of bits are sequentially extracted as a unit. It is characterized in that data obtained by rearranging a plurality of bits as one unit is sequentially read from a direction orthogonal to the predetermined direction. Recording medium recording an image data sequence change control program to.