JP2003007688A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003007688A JP2003007688A JP2001194459A JP2001194459A JP2003007688A JP 2003007688 A JP2003007688 A JP 2003007688A JP 2001194459 A JP2001194459 A JP 2001194459A JP 2001194459 A JP2001194459 A JP 2001194459A JP 2003007688 A JP2003007688 A JP 2003007688A
- Authority
- JP
- Japan
- Prior art keywords
- film
- trench
- semiconductor device
- silicon substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 簡略化された工程でトレンチ上部の角を十分
に丸くできる半導体装置及びその製造方法を提供する。 【解決手段】 本発明に係る半導体装置の製造方法は、
シリコン基板１の上にシリコン窒化膜３を形成する工程
と、このシリコン窒化膜上に多結晶シリコン膜を形成す
る工程と、この多結晶シリコン膜及びシリコン窒化膜３
をパターニングすることにより、該多結晶シリコン膜及
び該シリコン窒化膜にトレンチ形成領域上に位置する開
口部を形成する工程と、シリコン窒化膜３をマスクとし
て多結晶シリコン膜及びシリコン基板１をエッチングす
ることにより、該シリコン基板にトレンチ１ａを形成す
る工程と、を具備する。
に丸くできる半導体装置及びその製造方法を提供する。 【解決手段】 本発明に係る半導体装置の製造方法は、
シリコン基板１の上にシリコン窒化膜３を形成する工程
と、このシリコン窒化膜上に多結晶シリコン膜を形成す
る工程と、この多結晶シリコン膜及びシリコン窒化膜３
をパターニングすることにより、該多結晶シリコン膜及
び該シリコン窒化膜にトレンチ形成領域上に位置する開
口部を形成する工程と、シリコン窒化膜３をマスクとし
て多結晶シリコン膜及びシリコン基板１をエッチングす
ることにより、該シリコン基板にトレンチ１ａを形成す
る工程と、を具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、トレンチを形成す
る工程を有する半導体装置及びその製造方法に関する。
特には、簡略化された工程でトレンチ上部の角を十分に
丸くできる半導体装置及びその製造方法に関するもので
ある。
る工程を有する半導体装置及びその製造方法に関する。
特には、簡略化された工程でトレンチ上部の角を十分に
丸くできる半導体装置及びその製造方法に関するもので
ある。
【０００２】
【従来の技術】図９（ａ）〜（ｅ）は、従来の半導体装
置の製造方法を説明する断面図である。まず、図９
（ａ）に示すように、シリコン基板１０１上にフォトリ
ソグラフィによりフォトレジスト１０２のパターンを形
成する。次いで、図９（ｂ）に示すように、フォトレジ
スト１０２をマスクとしてシリコン基板１０１に異方性
エッチングによりトレンチの形成を行った後、フォトレ
ジスト１０２を除去する。
置の製造方法を説明する断面図である。まず、図９
（ａ）に示すように、シリコン基板１０１上にフォトリ
ソグラフィによりフォトレジスト１０２のパターンを形
成する。次いで、図９（ｂ）に示すように、フォトレジ
スト１０２をマスクとしてシリコン基板１０１に異方性
エッチングによりトレンチの形成を行った後、フォトレ
ジスト１０２を除去する。
【０００３】次に、図９（ｃ）に示すように、シリコン
基板１０１の全面にプラズマ酸化処理を行う。この際の
酸化条件としては、酸素ガスを用い、ガス圧力０．１Ｔ
ｏｒｒ、高周波パワー５００Ｗ、陽極電圧５０Ｖを用い
る。酸化速度は平坦部で約１００ｎｍ／ｍｉｎであり、
シリコン基板１０１の表面及びトレンチ内表面には約５
０ｎｍの厚さの酸化膜１０３が形成される。
基板１０１の全面にプラズマ酸化処理を行う。この際の
酸化条件としては、酸素ガスを用い、ガス圧力０．１Ｔ
ｏｒｒ、高周波パワー５００Ｗ、陽極電圧５０Ｖを用い
る。酸化速度は平坦部で約１００ｎｍ／ｍｉｎであり、
シリコン基板１０１の表面及びトレンチ内表面には約５
０ｎｍの厚さの酸化膜１０３が形成される。
【０００４】凹凸を有するシリコン基板１０１をプラズ
マ中にさらすと、凸部では平坦部に比べ電界が集中す
る。このため、酸素のシリコン基板表面への衝撃は凸部
の方が平坦部に比べ強く、酸化速度は平坦部に比べ速く
なる。その結果、図９（ｄ）に示すように、平坦部での
酸化膜厚ｔｐと凸部のコーナーでの酸化膜厚ｔｃは、ｔ
ｃ＞ｔｐとなり、凸部で厚く、平坦部では薄くなる。
マ中にさらすと、凸部では平坦部に比べ電界が集中す
る。このため、酸素のシリコン基板表面への衝撃は凸部
の方が平坦部に比べ強く、酸化速度は平坦部に比べ速く
なる。その結果、図９（ｄ）に示すように、平坦部での
酸化膜厚ｔｐと凸部のコーナーでの酸化膜厚ｔｃは、ｔ
ｃ＞ｔｐとなり、凸部で厚く、平坦部では薄くなる。
【０００５】この後、形成された酸化膜１０３を緩衝フ
ッ酸溶液などで除去することにより、図９（ｅ）に示す
ように、トレンチ凸部のコーナーのラウンド処理がなさ
れる。
ッ酸溶液などで除去することにより、図９（ｅ）に示す
ように、トレンチ凸部のコーナーのラウンド処理がなさ
れる。
【０００６】上記従来の半導体装置の製造方法によるラ
ウンド処理では、トレンチ上部の角（凸部）を十分に丸
くすることが困難であった。トレンチ上部の角が十分に
丸くならないと、トレンチ素子分離を形成するためにト
レンチ内に絶縁膜を埋め込んだ際、トレンチ上部の角で
ストレスが発生してしまう。これにより、リーク電流に
よる不良の発生の原因となることがある。
ウンド処理では、トレンチ上部の角（凸部）を十分に丸
くすることが困難であった。トレンチ上部の角が十分に
丸くならないと、トレンチ素子分離を形成するためにト
レンチ内に絶縁膜を埋め込んだ際、トレンチ上部の角で
ストレスが発生してしまう。これにより、リーク電流に
よる不良の発生の原因となることがある。
【０００７】図１０（ａ）〜（ｃ）は、エッジがラウン
ドされたトレンチを形成するための他の従来に係る半導
体装置の製造方法を示す断面図である。
ドされたトレンチを形成するための他の従来に係る半導
体装置の製造方法を示す断面図である。
【０００８】まず、図１０（ａ）に示すように、シリコ
ン基板１１０上にパッド酸化膜１１２を形成した後、そ
の上にトレンチの形成のための第１マスク層１１４を形
成する。次いで、この第１マスク層の側壁にスペーサ形
の第２マスク層１１６を形成する。次いで、第１及び第
２マスク層１１４，１１６をマスクとしてシリコン基板
１１０をエッチングすることにより、該シリコン基板１
１０にはトレンチ１１８が形成される。
ン基板１１０上にパッド酸化膜１１２を形成した後、そ
の上にトレンチの形成のための第１マスク層１１４を形
成する。次いで、この第１マスク層の側壁にスペーサ形
の第２マスク層１１６を形成する。次いで、第１及び第
２マスク層１１４，１１６をマスクとしてシリコン基板
１１０をエッチングすることにより、該シリコン基板１
１０にはトレンチ１１８が形成される。
【０００９】この後、図１０（ｂ）に示すように、第１
マスク層１１４の側壁の第２マスク層１１６を除去す
る。次いで、図１０（ｃ）に示すように、トレンチ１１
８のコーナーをラウンドさせるために、シリコン基板１
１０に対してドライエッチングを施すことにより、エッ
チングレートが相対的に速いエッジ部位Ａをラウンドさ
れるように形成する。
マスク層１１４の側壁の第２マスク層１１６を除去す
る。次いで、図１０（ｃ）に示すように、トレンチ１１
８のコーナーをラウンドさせるために、シリコン基板１
１０に対してドライエッチングを施すことにより、エッ
チングレートが相対的に速いエッジ部位Ａをラウンドさ
れるように形成する。
【００１０】上記他の従来に係る半導体装置の製造方法
では、トレンチ上部の角（エッジ部位Ａ）を丸くするた
めに複雑な工程を必要とし、工程時間が長くなるという
欠点があった。また、上記製造方法で製造されたトレン
チ上部の角の丸みも十分とはいえなかった。
では、トレンチ上部の角（エッジ部位Ａ）を丸くするた
めに複雑な工程を必要とし、工程時間が長くなるという
欠点があった。また、上記製造方法で製造されたトレン
チ上部の角の丸みも十分とはいえなかった。
【００１１】
【発明が解決しようとする課題】上述したように、従来
及び他の従来の半導体装置の製造方法では、トレンチ上
部の角を十分に丸くすることが困難であり、また丸くす
るための工程に長時間を必要とするという問題があっ
た。
及び他の従来の半導体装置の製造方法では、トレンチ上
部の角を十分に丸くすることが困難であり、また丸くす
るための工程に長時間を必要とするという問題があっ
た。
【００１２】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、簡略化された工程でトレ
ンチ上部の角を十分に丸くできる半導体装置及びその製
造方法を提供することにある。
れたものであり、その目的は、簡略化された工程でトレ
ンチ上部の角を十分に丸くできる半導体装置及びその製
造方法を提供することにある。
【００１３】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置の製造方法は、シリコン基
板の上にマスク材料膜を形成する工程と、このマスク材
料膜上に多結晶シリコン膜を形成する工程と、この多結
晶シリコン膜及びマスク材料膜をパターニングすること
により、該多結晶シリコン膜及び該マスク材料膜にトレ
ンチ形成領域上に位置する開口部を形成する工程と、マ
スク材料膜をマスクとして多結晶シリコン膜及びシリコ
ン基板をエッチングすることにより、該シリコン基板に
トレンチを形成する工程と、を具備することを特徴とす
る。
め、本発明に係る半導体装置の製造方法は、シリコン基
板の上にマスク材料膜を形成する工程と、このマスク材
料膜上に多結晶シリコン膜を形成する工程と、この多結
晶シリコン膜及びマスク材料膜をパターニングすること
により、該多結晶シリコン膜及び該マスク材料膜にトレ
ンチ形成領域上に位置する開口部を形成する工程と、マ
スク材料膜をマスクとして多結晶シリコン膜及びシリコ
ン基板をエッチングすることにより、該シリコン基板に
トレンチを形成する工程と、を具備することを特徴とす
る。
【００１４】上記半導体装置の製造方法によれば、マス
ク材料膜の上に多結晶シリコン膜を形成し、マスク材料
膜をマスクとして多結晶シリコン膜及びシリコン基板を
エッチングすることにより、該シリコン基板にトレンチ
を形成している。これにより、トレンチ上部の角に十分
な丸みを形成できる。また、この丸みを形成するための
工程も従来技術に比べて簡略なものとなる。
ク材料膜の上に多結晶シリコン膜を形成し、マスク材料
膜をマスクとして多結晶シリコン膜及びシリコン基板を
エッチングすることにより、該シリコン基板にトレンチ
を形成している。これにより、トレンチ上部の角に十分
な丸みを形成できる。また、この丸みを形成するための
工程も従来技術に比べて簡略なものとなる。
【００１５】また、本発明に係る半導体装置の製造方法
において、上記トレンチを形成する工程は、多結晶シリ
コン膜をエッチングした際のエッチング生成物が、マス
ク材料膜に形成された開口部内の側壁にサイドウオール
状に形成されながら、シリコン基板がエッチングされる
工程であることが好ましい。
において、上記トレンチを形成する工程は、多結晶シリ
コン膜をエッチングした際のエッチング生成物が、マス
ク材料膜に形成された開口部内の側壁にサイドウオール
状に形成されながら、シリコン基板がエッチングされる
工程であることが好ましい。
【００１６】また、本発明に係る半導体装置の製造方法
においては、上記トレンチを形成する工程の後に、上記
開口部内の側壁に形成されたエッチング生成物をウエッ
ト処理により除去する工程をさらに含むことも可能であ
る。
においては、上記トレンチを形成する工程の後に、上記
開口部内の側壁に形成されたエッチング生成物をウエッ
ト処理により除去する工程をさらに含むことも可能であ
る。
【００１７】また、本発明に係る半導体装置の製造方法
においては、上記ウエット処理により除去する工程の後
に、トレンチ上部の角に酸化処理を行い、次に、この酸
化処理により形成された酸化膜を除去する工程をさらに
含むことも可能である。これにより、さらにトレンチ上
部の角を丸くすることができる。
においては、上記ウエット処理により除去する工程の後
に、トレンチ上部の角に酸化処理を行い、次に、この酸
化処理により形成された酸化膜を除去する工程をさらに
含むことも可能である。これにより、さらにトレンチ上
部の角を丸くすることができる。
【００１８】また、本発明に係る半導体装置の製造方法
においては、上記マスク材料膜はシリコン窒化膜である
ことが好ましい。
においては、上記マスク材料膜はシリコン窒化膜である
ことが好ましい。
【００１９】本発明に係る半導体装置は、シリコン基板
と、このシリコン基板に形成されたトレンチと、を具備
し、上記トレンチは、シリコン基板の上にマスク材料膜
を形成し、このマスク材料膜上に多結晶シリコン膜を形
成し、この多結晶シリコン膜及びマスク材料膜をパター
ニングすることにより、該多結晶シリコン膜及び該マス
ク材料膜にトレンチ形成領域上に位置する開口部を形成
し、マスク材料膜をマスクとして多結晶シリコン膜及び
シリコン基板をエッチングすることにより形成されるも
のであることを特徴とする。
と、このシリコン基板に形成されたトレンチと、を具備
し、上記トレンチは、シリコン基板の上にマスク材料膜
を形成し、このマスク材料膜上に多結晶シリコン膜を形
成し、この多結晶シリコン膜及びマスク材料膜をパター
ニングすることにより、該多結晶シリコン膜及び該マス
ク材料膜にトレンチ形成領域上に位置する開口部を形成
し、マスク材料膜をマスクとして多結晶シリコン膜及び
シリコン基板をエッチングすることにより形成されるも
のであることを特徴とする。
【００２０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１〜図６は、本発明に係
る第１の実施の形態による半導体装置の製造方法を示す
断面図である。この半導体装置の製造方法は、ＳＴＩ
（shallow trench isolation）トレンチを形成する工程
を有するものである。
施の形態について説明する。図１〜図６は、本発明に係
る第１の実施の形態による半導体装置の製造方法を示す
断面図である。この半導体装置の製造方法は、ＳＴＩ
（shallow trench isolation）トレンチを形成する工程
を有するものである。
【００２１】まず、図１に示すように、シリコン基板１
の表面上に熱酸化法により厚さ１０〜２０ｎｍ程度のシ
リコン酸化膜２を形成する。次いで、このシリコン酸化
膜２の上にＣＶＤ(Chemical Vapor Deposition)法によ
り厚さ１００〜２００ｎｍ程度のシリコン窒化膜（Ｓｉ
Ｎ膜）３を堆積する。次いで、このシリコン窒化膜３の
上にＣＶＤ法により厚さ１００〜２５０ｎｍ程度の多結
晶シリコン膜４を堆積する。
の表面上に熱酸化法により厚さ１０〜２０ｎｍ程度のシ
リコン酸化膜２を形成する。次いで、このシリコン酸化
膜２の上にＣＶＤ(Chemical Vapor Deposition)法によ
り厚さ１００〜２００ｎｍ程度のシリコン窒化膜（Ｓｉ
Ｎ膜）３を堆積する。次いで、このシリコン窒化膜３の
上にＣＶＤ法により厚さ１００〜２５０ｎｍ程度の多結
晶シリコン膜４を堆積する。
【００２２】この後、図２に示すように、シリコン窒化
膜３の上にフォトレジスト膜を塗布し、このフォトレジ
スト膜を露光、現像することにより、シリコン窒化膜３
上にはトレンチ形成領域の上方が開口されたレジストパ
ターン５が形成される。
膜３の上にフォトレジスト膜を塗布し、このフォトレジ
スト膜を露光、現像することにより、シリコン窒化膜３
上にはトレンチ形成領域の上方が開口されたレジストパ
ターン５が形成される。
【００２３】次に、図３に示すように、レジストパター
ン５をマスクとして多結晶シリコン膜４、シリコン窒化
膜３及びシリコン酸化膜２をエッチングする。これによ
り、多結晶シリコン膜４などには開口部４ａが形成さ
れ、この開口部下のシリコン基板１が露出する。
ン５をマスクとして多結晶シリコン膜４、シリコン窒化
膜３及びシリコン酸化膜２をエッチングする。これによ
り、多結晶シリコン膜４などには開口部４ａが形成さ
れ、この開口部下のシリコン基板１が露出する。
【００２４】この後、図４に示すように、レジストパタ
ーン５を剥離する。次いで、図５に示すように、シリコ
ン窒化膜３をマスクとしてシリコン基板１をエッチング
することにより、シリコン基板１にはトレンチ１ａが形
成される。この際のエッチング条件は、塩素１００ｓｃ
ｃｍ、酸素１０ｓｃｃｍの混合ガスを用いて、圧力５０
ｍＴｏｒｒ、上部電極パワー１６００Ｗ、下部電極パワ
ー３００Ｗを用いる。この条件を用いて、シリコン基板
に約４００ｎｍの深さのトレンチを形成する。
ーン５を剥離する。次いで、図５に示すように、シリコ
ン窒化膜３をマスクとしてシリコン基板１をエッチング
することにより、シリコン基板１にはトレンチ１ａが形
成される。この際のエッチング条件は、塩素１００ｓｃ
ｃｍ、酸素１０ｓｃｃｍの混合ガスを用いて、圧力５０
ｍＴｏｒｒ、上部電極パワー１６００Ｗ、下部電極パワ
ー３００Ｗを用いる。この条件を用いて、シリコン基板
に約４００ｎｍの深さのトレンチを形成する。
【００２５】すなわち、シリコン窒化膜３をマスクとし
てシリコン基板１をエッチングすると、シリコン基板１
がエッチングされると同時にシリコン窒化膜３上の多結
晶シリコン膜４もエッチングされる。このため、図５に
示すように、シリコン基板１がエッチングされながら、
シリコン窒化膜３の開口部内の側壁に多結晶シリコン膜
４がエッチングされた際のエッチング生成物（反応物）
４ｂがサイドウオール状に堆積される。このとき、シリ
コン基板１のエッチングよりやや先にエッチング生成物
４ｂが開口部内の側壁に付着する。このため、このサイ
ドウオール状のエッチング生成物４ｂがシリコン基板１
をエッチングする際のマスクのような働きをする。これ
により、トレンチ上部の角が徐々に丸く形成されてい
き、最終的にはトレンチ上部の角に十分な丸み（トップ
ラウンディング）が形成される。
てシリコン基板１をエッチングすると、シリコン基板１
がエッチングされると同時にシリコン窒化膜３上の多結
晶シリコン膜４もエッチングされる。このため、図５に
示すように、シリコン基板１がエッチングされながら、
シリコン窒化膜３の開口部内の側壁に多結晶シリコン膜
４がエッチングされた際のエッチング生成物（反応物）
４ｂがサイドウオール状に堆積される。このとき、シリ
コン基板１のエッチングよりやや先にエッチング生成物
４ｂが開口部内の側壁に付着する。このため、このサイ
ドウオール状のエッチング生成物４ｂがシリコン基板１
をエッチングする際のマスクのような働きをする。これ
により、トレンチ上部の角が徐々に丸く形成されてい
き、最終的にはトレンチ上部の角に十分な丸み（トップ
ラウンディング）が形成される。
【００２６】この後、図６に示すように、ＨＦ溶液によ
るウエット処理（洗浄処理）を行うことにより、エッチ
ング生成物４ｂは除去され、トレンチ上部の角の丸みが
露出する。
るウエット処理（洗浄処理）を行うことにより、エッチ
ング生成物４ｂは除去され、トレンチ上部の角の丸みが
露出する。
【００２７】上記第１の実施の形態によれば、シリコン
窒化膜３の上に多結晶シリコン膜４を形成し、この多結
晶シリコン膜を用いてシリコン基板１にトレンチ形成の
ためのエッチングを施している。このため、エッチング
の際、シリコン窒化膜３の開口部内の側壁に意図的にサ
イドウオール状のエッチング生成物４ｂを形成すること
ができ、このエッチング生成物によりトレンチ上部の角
に十分な丸みを形成できる。また、この丸みを形成する
ための工程も従来技術に比べて簡略なものとなる。
窒化膜３の上に多結晶シリコン膜４を形成し、この多結
晶シリコン膜を用いてシリコン基板１にトレンチ形成の
ためのエッチングを施している。このため、エッチング
の際、シリコン窒化膜３の開口部内の側壁に意図的にサ
イドウオール状のエッチング生成物４ｂを形成すること
ができ、このエッチング生成物によりトレンチ上部の角
に十分な丸みを形成できる。また、この丸みを形成する
ための工程も従来技術に比べて簡略なものとなる。
【００２８】図７及び図８は、本発明に係る第２の実施
の形態による半導体装置の製造方法を説明するための断
面図であり、図１〜図６と同一部分には同一符号を付
し、異なる部分についてのみ説明する。
の形態による半導体装置の製造方法を説明するための断
面図であり、図１〜図６と同一部分には同一符号を付
し、異なる部分についてのみ説明する。
【００２９】第１の実施の形態における図６に示す工程
の後、図７に示すように、シリコン基板１の全面にプラ
ズマ酸化処理を行う。この際の酸化条件の一例として
は、酸素ガスを用い、ガス圧力０．１Ｔｏｒｒ、高周波
パワー５００Ｗ、陽極電圧５０Ｖを用いる。シリコン基
板１の表面及びトレンチ内表面には約５０ｎｍの厚さの
酸化膜６が形成される。
の後、図７に示すように、シリコン基板１の全面にプラ
ズマ酸化処理を行う。この際の酸化条件の一例として
は、酸素ガスを用い、ガス圧力０．１Ｔｏｒｒ、高周波
パワー５００Ｗ、陽極電圧５０Ｖを用いる。シリコン基
板１の表面及びトレンチ内表面には約５０ｎｍの厚さの
酸化膜６が形成される。
【００３０】凹凸を有するシリコン基板１をプラズマ中
にさらすと、凸部では平坦部に比べ電界が集中する。こ
のため、酸素のシリコン基板表面への衝撃は凸部の方が
平坦部に比べ強く、酸化速度は平坦部に比べ速くなる。
その結果、トレンチ上部の角における酸化膜厚が他の部
分の酸化膜厚に比べて厚くなる。
にさらすと、凸部では平坦部に比べ電界が集中する。こ
のため、酸素のシリコン基板表面への衝撃は凸部の方が
平坦部に比べ強く、酸化速度は平坦部に比べ速くなる。
その結果、トレンチ上部の角における酸化膜厚が他の部
分の酸化膜厚に比べて厚くなる。
【００３１】この後、形成された酸化膜６を緩衝フッ酸
溶液などで除去することにより、図８に示すように、ト
レンチ上部の角の丸みをさらに丸くすることができる。
溶液などで除去することにより、図８に示すように、ト
レンチ上部の角の丸みをさらに丸くすることができる。
【００３２】上記第２の実施の形態においても第１の実
施の形態と同様の効果を得ることができる。
施の形態と同様の効果を得ることができる。
【００３３】また、第２の実施の形態では、図７に示す
工程で酸化によるさらなるラウンド処理を施しているた
め、第１の実施の形態よりさらにトレンチ上部の角を丸
くすることができる。
工程で酸化によるさらなるラウンド処理を施しているた
め、第１の実施の形態よりさらにトレンチ上部の角を丸
くすることができる。
【００３４】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。
ず、種々変更して実施することが可能である。
【００３５】
【発明の効果】以上説明したように本発明によれば、マ
スク材料膜の上に多結晶シリコン膜を形成し、マスク材
料膜をマスクとして多結晶シリコン膜及びシリコン基板
をエッチングすることにより、該シリコン基板にトレン
チを形成している。したがって、簡略化された工程でト
レンチ上部の角を十分に丸くできる半導体装置及びその
製造方法を提供することができる。
スク材料膜の上に多結晶シリコン膜を形成し、マスク材
料膜をマスクとして多結晶シリコン膜及びシリコン基板
をエッチングすることにより、該シリコン基板にトレン
チを形成している。したがって、簡略化された工程でト
レンチ上部の角を十分に丸くできる半導体装置及びその
製造方法を提供することができる。
【図１】本発明に係る第１の実施の形態による半導体装
置の製造方法を示す断面図である。
置の製造方法を示す断面図である。
【図２】本発明に係る第１の実施の形態による半導体装
置の製造方法を示すものであり、図１の次の工程を示す
断面図である。
置の製造方法を示すものであり、図１の次の工程を示す
断面図である。
【図３】本発明に係る第１の実施の形態による半導体装
置の製造方法を示すものであり、図２の次の工程を示す
断面図である。
置の製造方法を示すものであり、図２の次の工程を示す
断面図である。
【図４】本発明に係る第１の実施の形態による半導体装
置の製造方法を示すものであり、図３の次の工程を示す
断面図である。
置の製造方法を示すものであり、図３の次の工程を示す
断面図である。
【図５】本発明に係る第１の実施の形態による半導体装
置の製造方法を示すものであり、図４の次の工程を示す
断面図である。
置の製造方法を示すものであり、図４の次の工程を示す
断面図である。
【図６】本発明に係る第１の実施の形態による半導体装
置の製造方法を示すものであり、図５の次の工程を示す
断面図である。
置の製造方法を示すものであり、図５の次の工程を示す
断面図である。
【図７】本発明に係る第２の実施の形態による半導体装
置の製造方法を説明するための断面図である。
置の製造方法を説明するための断面図である。
【図８】本発明に係る第２の実施の形態による半導体装
置の製造方法を説明するものであり、図７の次の工程を
示す断面図である。
置の製造方法を説明するものであり、図７の次の工程を
示す断面図である。
【図９】（ａ）〜（ｅ）は、従来の半導体装置の製造方
法を説明する断面図である。
法を説明する断面図である。
【図１０】（ａ）〜（ｃ）は、他の従来に係る半導体装
置の製造方法を示す断面図である。
置の製造方法を示す断面図である。
１，１０１，１１０…シリコン基板
１ａ…トレンチ
２…シリコン酸化膜
３…シリコン窒化膜
４…多結晶シリコン膜
４ａ…開口部
４ｂ…エッチング生成物（反応物）
５…レジストパターン
６…酸化膜
１０２…フォトレジスト
１０３…酸化膜
１１２…パッド酸化膜
１１４…第１マスク層
１１６…第２マスク層
１１８…トレンチ
Claims (6)
- 【請求項１】 シリコン基板の上にマスク材料膜を形成
する工程と、 このマスク材料膜上に多結晶シリコン膜を形成する工程
と、 この多結晶シリコン膜及びマスク材料膜をパターニング
することにより、該多結晶シリコン膜及び該マスク材料
膜にトレンチ形成領域上に位置する開口部を形成する工
程と、 マスク材料膜をマスクとして多結晶シリコン膜及びシリ
コン基板をエッチングすることにより、該シリコン基板
にトレンチを形成する工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項２】 上記トレンチを形成する工程は、多結晶
シリコン膜をエッチングした際のエッチング生成物が、
マスク材料膜に形成された開口部内の側壁にサイドウオ
ール状に形成されながら、シリコン基板がエッチングさ
れる工程であることを特徴とする請求項１に記載の半導
体装置の製造方法。 - 【請求項３】 上記トレンチを形成する工程の後に、上
記開口部内の側壁に形成されたエッチング生成物をウエ
ット処理により除去する工程をさらに含むことを特徴と
する請求項２に記載の半導体装置の製造方法。 - 【請求項４】 上記ウエット処理により除去する工程の
後に、トレンチ上部の角に酸化処理を行い、次に、この
酸化処理により形成された酸化膜を除去する工程をさら
に含むことを特徴とする請求項３に記載の半導体装置の
製造方法。 - 【請求項５】 上記マスク材料膜はシリコン窒化膜であ
ることを特徴とする請求項１〜４のうちいずれか１項記
載の半導体装置の製造方法。 - 【請求項６】 シリコン基板と、 このシリコン基板に形成されたトレンチと、 を具備し、 上記トレンチは、シリコン基板の上にマスク材料膜を形
成し、このマスク材料膜上に多結晶シリコン膜を形成
し、この多結晶シリコン膜及びマスク材料膜をパターニ
ングすることにより、該多結晶シリコン膜及び該マスク
材料膜にトレンチ形成領域上に位置する開口部を形成
し、マスク材料膜をマスクとして多結晶シリコン膜及び
シリコン基板をエッチングすることにより形成されるも
のであることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194459A JP2003007688A (ja) | 2001-06-27 | 2001-06-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194459A JP2003007688A (ja) | 2001-06-27 | 2001-06-27 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003007688A true JP2003007688A (ja) | 2003-01-10 |
Family
ID=19032595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001194459A Withdrawn JP2003007688A (ja) | 2001-06-27 | 2001-06-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003007688A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066408A (ja) * | 2004-07-26 | 2006-03-09 | Hitachi High-Technologies Corp | ドライエッチング方法 |
| JP2009267111A (ja) * | 2008-04-25 | 2009-11-12 | Tokyo Electron Ltd | 半導体デバイスの製造方法、製造装置、コンピュータプログラム、及びコンピュータ可読記憶媒体 |
-
2001
- 2001-06-27 JP JP2001194459A patent/JP2003007688A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066408A (ja) * | 2004-07-26 | 2006-03-09 | Hitachi High-Technologies Corp | ドライエッチング方法 |
| JP4579611B2 (ja) * | 2004-07-26 | 2010-11-10 | 株式会社日立ハイテクノロジーズ | ドライエッチング方法 |
| JP2009267111A (ja) * | 2008-04-25 | 2009-11-12 | Tokyo Electron Ltd | 半導体デバイスの製造方法、製造装置、コンピュータプログラム、及びコンピュータ可読記憶媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070148979A1 (en) | Method for fabricating semiconductor device having top round recess pattern | |
| JPH11340317A (ja) | 分離構造形成方法 | |
| TW200537617A (en) | Method for fabricating semiconductor device having trench isolation | |
| TWI305665B (en) | Method for fabricating semiconductor device having trench type device isolation layer | |
| JP2003007688A (ja) | 半導体装置及びその製造方法 | |
| US20060033179A1 (en) | Retrograde trench isolation structures | |
| JP4182177B2 (ja) | 半導体装置の製造方法 | |
| JP3477462B2 (ja) | 半導体装置の製造方法 | |
| JP3397275B2 (ja) | トレンチの形成方法 | |
| US7323394B2 (en) | Method of producing element separation structure | |
| JPH11243080A (ja) | 半導体基板のエッチング方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JP2003298049A (ja) | 半導体装置の製造方法 | |
| JP3680521B2 (ja) | 半導体装置の製造方法 | |
| JPH11135609A (ja) | 半導体装置の製造方法 | |
| KR20000003564A (ko) | 반도체소자의 소자분리막 제조방법 | |
| JP2003031651A (ja) | 半導体装置の製造方法 | |
| KR100508865B1 (ko) | 반도체 소자의 트렌치 제조 방법 | |
| KR100559553B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 | |
| KR20050037653A (ko) | 반도체 소자의 셀로우 트렌치 소자분리막의 제조 방법 | |
| KR101045548B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 | |
| JPH11135610A (ja) | 半導体装置の製造方法 | |
| KR100455095B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100944667B1 (ko) | Ｓｔｉ 에지 모트 방지 방법 | |
| JPH11163119A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |