JPH11122636A - 映像信号伝送装置 - Google Patents
映像信号伝送装置Info
- Publication number
- JPH11122636A JPH11122636A JP9277100A JP27710097A JPH11122636A JP H11122636 A JPH11122636 A JP H11122636A JP 9277100 A JP9277100 A JP 9277100A JP 27710097 A JP27710097 A JP 27710097A JP H11122636 A JPH11122636 A JP H11122636A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- clock signal
- video signal
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
- H04N21/4342—Demultiplexing isochronously with video sync, e.g. according to bit-parallel or bit-serial interface formats, as SDI
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/04—Colour television systems using pulse code modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
- H04N21/23602—Multiplexing isochronously with the video sync, e.g. according to bit-parallel or bit-serial interface formats, as SDI
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/242—Synchronization processes, e.g. processing of PCR [Program Clock References]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/432—Content retrieval operation from a local storage medium, e.g. hard-disk
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/38—Transmitter circuitry for the transmission of television signals according to analogue transmission standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Databases & Information Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
- Color Television Systems (AREA)
- Details Of Television Systems (AREA)
Abstract
(57)【要約】
【課題】 デジタル映像信号を正確に伝送できる映像信
号伝送装置を提供する。 【解決手段】 ＰＬＬ回路５は、デジタル映像信号Ｓ９
に含まれる水平同期信号の周波数より低い第１の遮断周
波数を有し、当該第１の遮断周波数より高い周波数の信
号を減衰させる特性を持ち、デジタル映像信号Ｓ９の１
画素分のデータを識別するためのドットクロック信号Ｓ
１４をＰＬＬ処理して、第１のドットクロック信号Ｓ１
４のＮ（２以上の整数）倍の周波数の伝送クロック信号
Ｓ５を生成する。ＰＬＬ回路６は、水平同期信号の周波
数より高い第２の遮断周波数を有し、当該第２の遮断周
波数より低い周波数の信号に追従し、伝送ケーブル４を
介して入力したシリアル信号Ｓ２をＰＬＬ処理して伝送
クロック信号Ｓ６を生成する。
号伝送装置を提供する。 【解決手段】 ＰＬＬ回路５は、デジタル映像信号Ｓ９
に含まれる水平同期信号の周波数より低い第１の遮断周
波数を有し、当該第１の遮断周波数より高い周波数の信
号を減衰させる特性を持ち、デジタル映像信号Ｓ９の１
画素分のデータを識別するためのドットクロック信号Ｓ
１４をＰＬＬ処理して、第１のドットクロック信号Ｓ１
４のＮ（２以上の整数）倍の周波数の伝送クロック信号
Ｓ５を生成する。ＰＬＬ回路６は、水平同期信号の周波
数より高い第２の遮断周波数を有し、当該第２の遮断周
波数より低い周波数の信号に追従し、伝送ケーブル４を
介して入力したシリアル信号Ｓ２をＰＬＬ処理して伝送
クロック信号Ｓ６を生成する。
Description
【０００１】
【発明が属する技術分野】本発明は、映像信号伝送装置
に関する。
に関する。
【０００２】
【従来の技術】例えば、多ビットのデジタル映像信号を
シリアル化してシリアル信号として伝送する技術が、基
幹通信やＬＡＮ(Local Area Network)などで用いられて
いる。このようにデジタル信号を伝送する場合には、送
信器で、多ビットのデジタル信号に含まれる同期信号で
あるクロック信号を逓倍してシリアル信号の伝送クロッ
ク信号を生成し、多ビットのデジタル信号を多重化（マ
ルチプレクス）してシリアル信号として生成する。
シリアル化してシリアル信号として伝送する技術が、基
幹通信やＬＡＮ(Local Area Network)などで用いられて
いる。このようにデジタル信号を伝送する場合には、送
信器で、多ビットのデジタル信号に含まれる同期信号で
あるクロック信号を逓倍してシリアル信号の伝送クロッ
ク信号を生成し、多ビットのデジタル信号を多重化（マ
ルチプレクス）してシリアル信号として生成する。
【０００３】また、受信器では、受信したシリアル信号
に含まれる周波数成分からＰＬＬ(Phase Locked Loop)
回路を用いて抽出されたクロック信号を用いて、シリア
ル信号を分離（デマルチプレクス）している。ここで、
シリアル信号の伝送クロック信号は、多ビットのデジタ
ル信号のクロック信号に比べて周波数が著しく高い。そ
のため、伝送エラーを少なくするためには、時間精度の
高い低ジッタの伝送クロック信号を用いる必要がある。
従って、送信器には、例えば、クリスタル発振器から出
力される低ジッタの高精度なクロック信号を、伝送クロ
ックを生成する基となる多ビットのデジタル信号のクロ
ック信号として用いている。
に含まれる周波数成分からＰＬＬ(Phase Locked Loop)
回路を用いて抽出されたクロック信号を用いて、シリア
ル信号を分離（デマルチプレクス）している。ここで、
シリアル信号の伝送クロック信号は、多ビットのデジタ
ル信号のクロック信号に比べて周波数が著しく高い。そ
のため、伝送エラーを少なくするためには、時間精度の
高い低ジッタの伝送クロック信号を用いる必要がある。
従って、送信器には、例えば、クリスタル発振器から出
力される低ジッタの高精度なクロック信号を、伝送クロ
ックを生成する基となる多ビットのデジタル信号のクロ
ック信号として用いている。
【０００４】ところで、液晶ディスプレイなどのデジタ
ル信号を入力とした表示装置に、Ｒ，Ｇ，Ｂの多ビット
のデジタル映像信号をシリアル伝送することがある。こ
のようなデジタル映像信号は、１２〜２４ビットの色階
調を示すデジタル信号と画像の同期位置を示すＳＹＮＣ
（同期）信号とで構成される。これらのデジタル信号お
よびＳＹＮＣ信号は、ドットクロック信号に同期してお
り、１ドットクロック信号毎に、画像の構成要素である
１画素の色階調が示されている。ここで、ドットクロッ
ク信号の周波数は、画像の総画素数に応じて、２５〜７
０ＭＨｚ程度に設定される。
ル信号を入力とした表示装置に、Ｒ，Ｇ，Ｂの多ビット
のデジタル映像信号をシリアル伝送することがある。こ
のようなデジタル映像信号は、１２〜２４ビットの色階
調を示すデジタル信号と画像の同期位置を示すＳＹＮＣ
（同期）信号とで構成される。これらのデジタル信号お
よびＳＹＮＣ信号は、ドットクロック信号に同期してお
り、１ドットクロック信号毎に、画像の構成要素である
１画素の色階調が示されている。ここで、ドットクロッ
ク信号の周波数は、画像の総画素数に応じて、２５〜７
０ＭＨｚ程度に設定される。
【０００５】
【発明が解決しようとする課題】上述したようなデジタ
ル映像信号は、一般的に、グラフィックアクセラレータ
と呼ばれる大規模なＬＳＩ(Large Scale Integration)
で生成されるが、グラフィックアクセラレータが生成す
るドットクロック信号は以下の理由（１），（２）から
純粋な同期クロック成分の他、位相変調成分を含んでい
る。
ル映像信号は、一般的に、グラフィックアクセラレータ
と呼ばれる大規模なＬＳＩ(Large Scale Integration)
で生成されるが、グラフィックアクセラレータが生成す
るドットクロック信号は以下の理由（１），（２）から
純粋な同期クロック成分の他、位相変調成分を含んでい
る。
【０００６】（１）グラフィックアクセラレータでは、
受信器のクリスタル発振器からのクロック信号をＰＬＬ
回路で周波数変換しているが、このＰＬＬ回路から不必
要でかつ有害な信号成分であるスプリアス(Spurious)が
漏れだしており、このスプリアスがドットクロック信号
の位相変調成分として現れる。 （２）グラフィックアクセラレータが扱う大量のデジタ
ル信号処理に伴うノイズがドットクロックに漏れだして
いる。例えば、Ｒ，Ｇ，Ｂのデジタル映像信号の伝送で
は、実際に画像として表示するデータを伝送する期間
と、画像表示を行わないブランキング期間とが、水平同
期信号の周期で繰り返される。そのため、水平同期信号
の周波数を成分とする強い位相変調がドットクロック信
号に含まれてしまう。
受信器のクリスタル発振器からのクロック信号をＰＬＬ
回路で周波数変換しているが、このＰＬＬ回路から不必
要でかつ有害な信号成分であるスプリアス(Spurious)が
漏れだしており、このスプリアスがドットクロック信号
の位相変調成分として現れる。 （２）グラフィックアクセラレータが扱う大量のデジタ
ル信号処理に伴うノイズがドットクロックに漏れだして
いる。例えば、Ｒ，Ｇ，Ｂのデジタル映像信号の伝送で
は、実際に画像として表示するデータを伝送する期間
と、画像表示を行わないブランキング期間とが、水平同
期信号の周期で繰り返される。そのため、水平同期信号
の周波数を成分とする強い位相変調がドットクロック信
号に含まれてしまう。
【０００７】そのため、ドットクロック信号には、主
に、水平同期信号の周波数の数分の１から数倍の位置
に、位相変調成分が分布している。しかしながら、ドッ
トクロック信号に、このような位相変調成分が含まれる
と、デジタル映像信号のシリアル伝送に障害が生じてし
まい、デジタル映像信号を正確に伝送できないという問
題がある。
に、水平同期信号の周波数の数分の１から数倍の位置
に、位相変調成分が分布している。しかしながら、ドッ
トクロック信号に、このような位相変調成分が含まれる
と、デジタル映像信号のシリアル伝送に障害が生じてし
まい、デジタル映像信号を正確に伝送できないという問
題がある。
【０００８】本発明は上述した従来技術の問題点に鑑み
てなされ、主に水平同期信号の周波数を成分とする強い
位相変調が伝送クロック信号に及ぼす影響を抑制し、デ
ジタル映像信号を正確に伝送できる映像信号伝送装置を
提供することを目的とする。
てなされ、主に水平同期信号の周波数を成分とする強い
位相変調が伝送クロック信号に及ぼす影響を抑制し、デ
ジタル映像信号を正確に伝送できる映像信号伝送装置を
提供することを目的とする。
【０００９】
【課題を解決するための手段】上述した従来技術の問題
点を解決し、上述した目的を達成するために、本発明の
映像信号伝送装置は、デジタル映像信号に含まれる水平
同期信号の周波数より低い第１の遮断周波数を有し、当
該第１の遮断周波数より高い周波数の位相変調成分を減
衰させる特性を持ち、前記デジタル映像信号の１画素分
のデータを識別するための第１のドットクロック信号を
ＰＬＬ処理して、当該第１のドットクロック信号のＮ
（２以上の整数）倍の周波数の第１の伝送クロック信号
を生成する第１のＰＬＬ回路と、前記第１のドットクロ
ック信号および前記第１の伝送クロック信号に基づい
て、前記デジタル映像信号を構成する並列に入力された
複数の要素信号からシリアル信号を生成する第１の変換
手段と、前記シリアル信号を伝送する伝送経路と、前記
水平同期信号の周波数より高い第２の遮断周波数を有
し、当該第２の遮断周波数より低い周波数の信号に追従
し、前記伝送経路を介して入力した前記シリアル信号を
ＰＬＬ処理して第２の伝送クロック信号を生成する第２
のＰＬＬ回路と、前記第２の伝送クロック信号を、１／
Ｎ倍に分周して第２のドットクロック信号を生成する分
周回路と、前記第２のドットクロック信号および前記第
２の伝送クロック信号に基づいて、前記伝送経路を介し
て入力したシリアル信号から並列に出力される複数の要
素信号を生成する第２の変換手段とを有する。
点を解決し、上述した目的を達成するために、本発明の
映像信号伝送装置は、デジタル映像信号に含まれる水平
同期信号の周波数より低い第１の遮断周波数を有し、当
該第１の遮断周波数より高い周波数の位相変調成分を減
衰させる特性を持ち、前記デジタル映像信号の１画素分
のデータを識別するための第１のドットクロック信号を
ＰＬＬ処理して、当該第１のドットクロック信号のＮ
（２以上の整数）倍の周波数の第１の伝送クロック信号
を生成する第１のＰＬＬ回路と、前記第１のドットクロ
ック信号および前記第１の伝送クロック信号に基づい
て、前記デジタル映像信号を構成する並列に入力された
複数の要素信号からシリアル信号を生成する第１の変換
手段と、前記シリアル信号を伝送する伝送経路と、前記
水平同期信号の周波数より高い第２の遮断周波数を有
し、当該第２の遮断周波数より低い周波数の信号に追従
し、前記伝送経路を介して入力した前記シリアル信号を
ＰＬＬ処理して第２の伝送クロック信号を生成する第２
のＰＬＬ回路と、前記第２の伝送クロック信号を、１／
Ｎ倍に分周して第２のドットクロック信号を生成する分
周回路と、前記第２のドットクロック信号および前記第
２の伝送クロック信号に基づいて、前記伝送経路を介し
て入力したシリアル信号から並列に出力される複数の要
素信号を生成する第２の変換手段とを有する。
【００１０】また、本発明の映像信号伝送装置は、デジ
タル映像信号を構成する並列に入力された複数の要素信
号からシリアル信号を生成して伝送する映像信号伝送装
置であって、前記デジタル映像信号に含まれる水平同期
信号の周波数より低い遮断周波数を有し、当該遮断周波
数より高い周波数の位相変調成分を減衰させる特性を持
ち、前記デジタル映像信号の１画素分のデータを識別す
るためのドットクロック信号をＰＬＬ処理して、当該ド
ットクロック信号のＮ（２以上の整数）倍の周波数の伝
送クロック信号を生成するＰＬＬ回路と、前記ドットク
ロック信号および前記伝送クロック信号に基づいて、前
記デジタル映像信号を構成する並列に入力された複数の
要素信号からシリアル信号を生成する第１の変換手段と
を有する。
タル映像信号を構成する並列に入力された複数の要素信
号からシリアル信号を生成して伝送する映像信号伝送装
置であって、前記デジタル映像信号に含まれる水平同期
信号の周波数より低い遮断周波数を有し、当該遮断周波
数より高い周波数の位相変調成分を減衰させる特性を持
ち、前記デジタル映像信号の１画素分のデータを識別す
るためのドットクロック信号をＰＬＬ処理して、当該ド
ットクロック信号のＮ（２以上の整数）倍の周波数の伝
送クロック信号を生成するＰＬＬ回路と、前記ドットク
ロック信号および前記伝送クロック信号に基づいて、前
記デジタル映像信号を構成する並列に入力された複数の
要素信号からシリアル信号を生成する第１の変換手段と
を有する。
【００１１】
【発明の実施の形態】以下、本発明の実施形態に係わる
デジタル映像信号伝送装置について説明する。図１は、
本実施形態のデジタル映像信号伝送装置１のシステム構
成図である。図１に示すように、デジタル映像信号伝送
装置１は、例えば、パラレル・シリアル（Ｐ／Ｓ）変換
器２、シリアル・パラレル（Ｓ／Ｐ）変換器３、伝送ケ
ーブル４、ＰＬＬ回路５、ＰＬＬ回路６および分周器７
を有する。
デジタル映像信号伝送装置について説明する。図１は、
本実施形態のデジタル映像信号伝送装置１のシステム構
成図である。図１に示すように、デジタル映像信号伝送
装置１は、例えば、パラレル・シリアル（Ｐ／Ｓ）変換
器２、シリアル・パラレル（Ｓ／Ｐ）変換器３、伝送ケ
ーブル４、ＰＬＬ回路５、ＰＬＬ回路６および分周器７
を有する。
【００１２】ここで、パラレル・シリアル変換器２およ
びＰＬＬ回路５は、伝送ケーブル４の一端側に配設され
た送信器に内蔵されている。また、シリアル・パラレル
変換器３、ＰＬＬ回路６および分周器７は、伝送ケーブ
ル４の他端に配設された受信器に内蔵されている。
びＰＬＬ回路５は、伝送ケーブル４の一端側に配設され
た送信器に内蔵されている。また、シリアル・パラレル
変換器３、ＰＬＬ回路６および分周器７は、伝送ケーブ
ル４の他端に配設された受信器に内蔵されている。
【００１３】ＰＬＬ回路５は、ドットクロック（ＤＯＴ
ＣＬＫ）信号Ｓ１４の周波数に同期して、その周波数を
Ｎ倍に逓倍した周波数を持つ、伝送クロック信号Ｓ５を
生成する。本実施形態では、Ｎは４である。尚、Ｎとし
ては、４の他に１８、２４、２８、３０あるいは３２な
ども用いることができる。また、ＰＬＬ回路５は、例え
ば、デジタル映像信号Ｓ９の水平同期信号の周波数ｆ
HSYNC の１／１０倍以下の遮断周波数ＢＷＰ1 を持ち、
ドットクロック信号Ｓ１４に含まれる遮断周波数ＢＷＰ
1 を越える周波数の位相変調成分を減衰する。ここで、
ＰＬＬ回路５では、遮断周波数ＢＷＰ1 を越える周波数
では、周波数が高くなる程、伝送クロック信号Ｓ５は、
ドットクロック信号Ｓ１４に対して大きく減衰する。と
ころで、ＰＬＬ回路５が２次伝達関数特性を持つ場合
に、入力信号の位相に対する出力信号の位相の比である
ジッタトランスファーＨT （ｓ）は、下記式（１）で示
される。
ＣＬＫ）信号Ｓ１４の周波数に同期して、その周波数を
Ｎ倍に逓倍した周波数を持つ、伝送クロック信号Ｓ５を
生成する。本実施形態では、Ｎは４である。尚、Ｎとし
ては、４の他に１８、２４、２８、３０あるいは３２な
ども用いることができる。また、ＰＬＬ回路５は、例え
ば、デジタル映像信号Ｓ９の水平同期信号の周波数ｆ
HSYNC の１／１０倍以下の遮断周波数ＢＷＰ1 を持ち、
ドットクロック信号Ｓ１４に含まれる遮断周波数ＢＷＰ
1 を越える周波数の位相変調成分を減衰する。ここで、
ＰＬＬ回路５では、遮断周波数ＢＷＰ1 を越える周波数
では、周波数が高くなる程、伝送クロック信号Ｓ５は、
ドットクロック信号Ｓ１４に対して大きく減衰する。と
ころで、ＰＬＬ回路５が２次伝達関数特性を持つ場合
に、入力信号の位相に対する出力信号の位相の比である
ジッタトランスファーＨT （ｓ）は、下記式（１）で示
される。
【００１４】
【数１】 ＨT （ｓ）＝ΘO （ｓ）／Θi （ｓ） ＝（２ζ・ωn ・ｓ＋ωn 2 ）／（ｓ2 ＋２ζ・ωn ・ｓ＋ωn 2 ） …（１）
【００１５】上記式（１）において、ΘO （ｓ）は出力
信号の位相のラプラス変換を示し、Θi （ｓ）は入力信
号の位相のラプラス変換を示す。また、ζはダンピング
係数を示し、ωn は自然角周波数を示す。ここで、ＰＬ
Ｌ回路５において、ジッタトランスファーＨT （ｓ）が
−３ｄＢとなる遮断周波数ＢＷＰ1 (Band Width Point)
は、下記式（２）で示される。
信号の位相のラプラス変換を示し、Θi （ｓ）は入力信
号の位相のラプラス変換を示す。また、ζはダンピング
係数を示し、ωn は自然角周波数を示す。ここで、ＰＬ
Ｌ回路５において、ジッタトランスファーＨT （ｓ）が
−３ｄＢとなる遮断周波数ＢＷＰ1 (Band Width Point)
は、下記式（２）で示される。
【００１６】
【数２】 ＢＷＰ1 ＝ωn ・〔１＋２ζ2 ＋｛１＋（１＋２ζ2 ）2 ｝1/2 〕1/2 …（２）
【００１７】ＰＬＬ回路５では、前述したように遮断周
波数ＢＷＰ1 を、水平同期信号の周波数ｆHSYNC の１／
１０倍以下に設定している。このように遮断周波数ＢＷ
Ｐ1 を水平同期信号の周波数ｆHSYNC の１／１０倍以下
に設定することで、ドットクロック信号Ｓ１４に含まれ
る水平同期信号の周波数ｆHSYNC の近傍の周波数を持つ
ジッタの位相変調成分は、ＰＬＬ回路５を殆ど通過する
ことができない。すなわち、ドットクロック信号Ｓ１４
に基づいて生成されるシリアル信号Ｓ４に生じるジッタ
を抑制できる。
波数ＢＷＰ1 を、水平同期信号の周波数ｆHSYNC の１／
１０倍以下に設定している。このように遮断周波数ＢＷ
Ｐ1 を水平同期信号の周波数ｆHSYNC の１／１０倍以下
に設定することで、ドットクロック信号Ｓ１４に含まれ
る水平同期信号の周波数ｆHSYNC の近傍の周波数を持つ
ジッタの位相変調成分は、ＰＬＬ回路５を殆ど通過する
ことができない。すなわち、ドットクロック信号Ｓ１４
に基づいて生成されるシリアル信号Ｓ４に生じるジッタ
を抑制できる。
【００１８】なお、ドットクロック信号Ｓ１４は、前述
したように、デジタル映像信号が示す画像の１画素の色
階調のデータの区切りを示すときに用いられ、画像の総
画素数に応じて、２５〜７０ＭＨｚ程度の周波数を持つ
ように設定されている。
したように、デジタル映像信号が示す画像の１画素の色
階調のデータの区切りを示すときに用いられ、画像の総
画素数に応じて、２５〜７０ＭＨｚ程度の周波数を持つ
ように設定されている。
【００１９】パラレル・シリアル変換器２は、デジタル
映像信号Ｓ９を構成するデジタルＲ信号Ｓ１０、デジタ
ルＧ信号Ｓ１１、デジタルＢ信号Ｓ１２、ＳＹＮＣ（同
期）信号Ｓ１３を入力し、これらの信号を、ＰＬＬ回路
５から入力した伝送クロック信号Ｓ５およびドットクロ
ック信号Ｓ１４に基づいて、パラレル・シリアル変換し
てシリアル信号Ｓ２を生成する。パラレル・シリアル変
換器２は、生成したシリアル信号Ｓ２を、伝送ケーブル
４を介して、シリアル・パラレル変換器３に出力する。
映像信号Ｓ９を構成するデジタルＲ信号Ｓ１０、デジタ
ルＧ信号Ｓ１１、デジタルＢ信号Ｓ１２、ＳＹＮＣ（同
期）信号Ｓ１３を入力し、これらの信号を、ＰＬＬ回路
５から入力した伝送クロック信号Ｓ５およびドットクロ
ック信号Ｓ１４に基づいて、パラレル・シリアル変換し
てシリアル信号Ｓ２を生成する。パラレル・シリアル変
換器２は、生成したシリアル信号Ｓ２を、伝送ケーブル
４を介して、シリアル・パラレル変換器３に出力する。
【００２０】伝送ケーブル４は、例えば、銅線などを用
いたモニタケーブルであり、例えば、０．１〜２０ｍ程
の長さを有する。
いたモニタケーブルであり、例えば、０．１〜２０ｍ程
の長さを有する。
【００２１】ＰＬＬ回路６は、伝送ケーブル４を介して
受信器が受信したシリアル信号Ｓ２の周波数に追従し、
伝送クロック信号Ｓ６を抽出する。ＰＬＬ回路６は、抽
出した伝送クロック信号Ｓ６をシリアル・パラレル変換
器３および分周器７に出力する。また、ＰＬＬ回路６
は、例えば、デジタル映像信号９の水平同期信号の周波
数ｆHSYNC の１０倍以上の遮断周波数ＢＷＰ2 を持ち、
シリアル信号Ｓ２に含まれる遮断周波数ＢＷＰ2 以下の
周波数の位相変調成分に追従する。ここで、遮断周波数
ＢＷＰ2 以下の周波数では、周波数が低い程、追従誤差
が小さくなる（良く追従する）。すなわち、ＰＬＬ回路
６は、位相変調を持つシリアル信号Ｓ２に正しく追従
し、エラーが生じないようにする。図２は、入力信号の
位相変調と、出力信号に現れた変調成分ｇと、入力信号
の位相変調に対する追従誤差の相対比εとの関係を説明
するための図である。図２に示すように、入力信号の位
相変調に対する追従誤差の相対比εは、位相変調を大き
さ１のフェーザと考えると、下記式（３）で示される。
ここで、フェーザとは正弦波信号の振幅と位相を表す指
標である。
受信器が受信したシリアル信号Ｓ２の周波数に追従し、
伝送クロック信号Ｓ６を抽出する。ＰＬＬ回路６は、抽
出した伝送クロック信号Ｓ６をシリアル・パラレル変換
器３および分周器７に出力する。また、ＰＬＬ回路６
は、例えば、デジタル映像信号９の水平同期信号の周波
数ｆHSYNC の１０倍以上の遮断周波数ＢＷＰ2 を持ち、
シリアル信号Ｓ２に含まれる遮断周波数ＢＷＰ2 以下の
周波数の位相変調成分に追従する。ここで、遮断周波数
ＢＷＰ2 以下の周波数では、周波数が低い程、追従誤差
が小さくなる（良く追従する）。すなわち、ＰＬＬ回路
６は、位相変調を持つシリアル信号Ｓ２に正しく追従
し、エラーが生じないようにする。図２は、入力信号の
位相変調と、出力信号に現れた変調成分ｇと、入力信号
の位相変調に対する追従誤差の相対比εとの関係を説明
するための図である。図２に示すように、入力信号の位
相変調に対する追従誤差の相対比εは、位相変調を大き
さ１のフェーザと考えると、下記式（３）で示される。
ここで、フェーザとは正弦波信号の振幅と位相を表す指
標である。
【００２２】
【数３】 ε（ω）＝｛（１−ｇ・ｃｏｓθ）2 ＋（ｇ・ｓｉｎθ）2 ｝１／２ …（３）
【００２３】なお、式（３）におけるｇ，θは、それぞ
れ下記式（４），（５）で示される。
れ下記式（４），（５）で示される。
【００２４】
【数４】 ｇ＝｜ＨＴ （ω）｜ …（４）
【００２５】
【数５】 θ＝∠｜ＨT （ω）｜ …（５）
【００２６】ＰＬＬ回路６では、シリアル信号Ｓ２の周
波数が低い程、角度θは０に近づき、出力信号に現れる
変調成分ｇの長さは１に近づき、εは０に近づく。すな
わち、出力信号は、入力出力に良く追従する。一方、シ
リアル信号Ｓ２の周波数が高い程、角度θは大きくな
り、出力信号に現れる変調成分ｇは０に近づき、εは１
に近づく。すなわち、追従誤差が大きく、出力信号は、
入力出力に殆ど追従しない。
波数が低い程、角度θは０に近づき、出力信号に現れる
変調成分ｇの長さは１に近づき、εは０に近づく。すな
わち、出力信号は、入力出力に良く追従する。一方、シ
リアル信号Ｓ２の周波数が高い程、角度θは大きくな
り、出力信号に現れる変調成分ｇは０に近づき、εは１
に近づく。すなわち、追従誤差が大きく、出力信号は、
入力出力に殆ど追従しない。
【００２７】ＰＬＬ回路６は、遮断周波数ＢＷＰ1 と同
様にして上記式（２）から求められる遮断周波数ＢＷＰ
2 を、ＰＬＬ回路５とは異なり、水平同期信号の周波数
ｆHSYNC の１０倍以上に設定している。このように遮断
周波数ＢＷＰ2 を水平同期信号の周波数ｆHSYNC の１０
倍以上に設定することで、シリアル信号Ｓ２に含まれる
多くの位相変調成分を、伝送クロック信号Ｓ６に残存さ
せることができ、伝送クロック信号Ｓ６のシリアル信号
Ｓ２に対する追従誤差を抑制できる。すなわち、伝送時
におけるエラーの発生を抑制できる。
様にして上記式（２）から求められる遮断周波数ＢＷＰ
2 を、ＰＬＬ回路５とは異なり、水平同期信号の周波数
ｆHSYNC の１０倍以上に設定している。このように遮断
周波数ＢＷＰ2 を水平同期信号の周波数ｆHSYNC の１０
倍以上に設定することで、シリアル信号Ｓ２に含まれる
多くの位相変調成分を、伝送クロック信号Ｓ６に残存さ
せることができ、伝送クロック信号Ｓ６のシリアル信号
Ｓ２に対する追従誤差を抑制できる。すなわち、伝送時
におけるエラーの発生を抑制できる。
【００２８】分周器７は、伝送クロック信号Ｓ６を、Ｎ
倍に分周したドットクロック（ＤＯＴＣＬＫ）信号Ｓ７
を生成し、これをシリアル・パラレル変換器３に出力す
る。
倍に分周したドットクロック（ＤＯＴＣＬＫ）信号Ｓ７
を生成し、これをシリアル・パラレル変換器３に出力す
る。
【００２９】シリアル・パラレル変換器３は、伝送クロ
ック信号Ｓ６およびドットクロック信号Ｓ７に基づい
て、伝送ケーブル４を介して受信したシリアル信号Ｓ４
をシリアル・パラレル変換し、デジタル映像信号Ｓ１９
を構成するデジタルＲ信号Ｓ２０、デジタルＧ信号Ｓ２
１、デジタルＢ信号Ｓ２２、ＳＹＮＣ（同期）信号Ｓ２
３を並列に出力する。
ック信号Ｓ６およびドットクロック信号Ｓ７に基づい
て、伝送ケーブル４を介して受信したシリアル信号Ｓ４
をシリアル・パラレル変換し、デジタル映像信号Ｓ１９
を構成するデジタルＲ信号Ｓ２０、デジタルＧ信号Ｓ２
１、デジタルＢ信号Ｓ２２、ＳＹＮＣ（同期）信号Ｓ２
３を並列に出力する。
【００３０】以下、デジタル映像信号伝送装置１の動作
について具体例を挙げて説明する。図３（Ａ）はドット
クロックＳ１４のジッタの位相変調の周波数と強度との
関係を示す図、（Ｂ）はＰＬＬ回路５のジッタトランス
ファーと周波数との関係を示す図、（Ｃ）はシリアル信
号Ｓ４に含まれるジッタの位相変調強度と周波数との関
係を示す図、（Ｄ）はＰＬＬ回路６の相対追従誤差と周
波数との関係を示す図、（Ｅ）はＰＬＬ回路６の追従誤
差と周波数との関係を示す図である。
について具体例を挙げて説明する。図３（Ａ）はドット
クロックＳ１４のジッタの位相変調の周波数と強度との
関係を示す図、（Ｂ）はＰＬＬ回路５のジッタトランス
ファーと周波数との関係を示す図、（Ｃ）はシリアル信
号Ｓ４に含まれるジッタの位相変調強度と周波数との関
係を示す図、（Ｄ）はＰＬＬ回路６の相対追従誤差と周
波数との関係を示す図、（Ｅ）はＰＬＬ回路６の追従誤
差と周波数との関係を示す図である。
【００３１】デジタル映像信号伝送装置１では、先ず、
図３（Ａ）に示すようなジッタの変調強度を持つドット
クロック信号Ｓ１４が図１に示すＰＬＬ回路５に入力さ
れる。ここで、ＰＬＬ回路５は、図３（Ｂ）示すような
ＬＰＦ(Low Pass Filter) 特性を持ち、しかも、遮断周
波数ＢＷＰ1 を水平同期信号の周波数ｆHSYNC の１／１
０倍以下に設定しているため、図３（Ａ）に示すドット
クロック信号Ｓ１４に多く含まれる水平同期信号の周波
数ｆHSYNC 付近のジッタが大幅に減衰され、当該ジッタ
が減衰されたドットクロック信号Ｓ１４をＮ倍に逓倍し
た伝送クロック信号Ｓ５が生成される。
図３（Ａ）に示すようなジッタの変調強度を持つドット
クロック信号Ｓ１４が図１に示すＰＬＬ回路５に入力さ
れる。ここで、ＰＬＬ回路５は、図３（Ｂ）示すような
ＬＰＦ(Low Pass Filter) 特性を持ち、しかも、遮断周
波数ＢＷＰ1 を水平同期信号の周波数ｆHSYNC の１／１
０倍以下に設定しているため、図３（Ａ）に示すドット
クロック信号Ｓ１４に多く含まれる水平同期信号の周波
数ｆHSYNC 付近のジッタが大幅に減衰され、当該ジッタ
が減衰されたドットクロック信号Ｓ１４をＮ倍に逓倍し
た伝送クロック信号Ｓ５が生成される。
【００３２】この伝送クロック信号Ｓ５は、パラレル・
シリアル変換器２に出力される。そして、パラレル・シ
リアル変換器２では、デジタル映像信号Ｓ９を構成する
デジタルＲ信号Ｓ１０、デジタルＧ信号Ｓ１１、デジタ
ルＢ信号Ｓ１２、ＳＹＮＣ（同期）信号Ｓ１３が並列に
入力され、これらの信号が、伝送クロック信号Ｓ５およ
びドットクロック信号Ｓ１４に基づいて、パラレル・シ
リアル変換され、シリアル信号Ｓ２が生成される。この
とき、前述したように、水平同期信号の周波数ｆHSYNC
付近のジッタが大幅に減衰された伝送クロック信号Ｓ５
が用いられているため、シリアル信号Ｓ２に含まれるジ
ッタの位相変調強度は、図３（Ｃ）に示すように改善さ
れる。
シリアル変換器２に出力される。そして、パラレル・シ
リアル変換器２では、デジタル映像信号Ｓ９を構成する
デジタルＲ信号Ｓ１０、デジタルＧ信号Ｓ１１、デジタ
ルＢ信号Ｓ１２、ＳＹＮＣ（同期）信号Ｓ１３が並列に
入力され、これらの信号が、伝送クロック信号Ｓ５およ
びドットクロック信号Ｓ１４に基づいて、パラレル・シ
リアル変換され、シリアル信号Ｓ２が生成される。この
とき、前述したように、水平同期信号の周波数ｆHSYNC
付近のジッタが大幅に減衰された伝送クロック信号Ｓ５
が用いられているため、シリアル信号Ｓ２に含まれるジ
ッタの位相変調強度は、図３（Ｃ）に示すように改善さ
れる。
【００３３】そして、シリアル信号Ｓ２が、伝送ケーブ
ル４を介して、シリアル・パラレル変換器３およびＰＬ
Ｌ回路６に伝送される。
ル４を介して、シリアル・パラレル変換器３およびＰＬ
Ｌ回路６に伝送される。
【００３４】そして、ＰＬＬ回路６において、シリアル
信号Ｓ２に含まれる伝送クロック信号に追従して伝送ク
ロック信号Ｓ６が抽出され、この伝送クロック信号Ｓ６
がシリアル・パラレル変換器３および分周器７に出力さ
れる。このとき、ＰＬＬ回路６は、例えば、前述したよ
うに映像信号９の水平同期信号の周波数ｆHSYNC の１０
倍以上の遮断周波数ＢＷＰ2 を持つため、図３（Ｄ），
（Ｅ）に示すように、伝送クロック信号Ｓ６は、シリア
ル信号に含まれる伝送クロック信号の位相変調に対して
非常に良く追従する。そのため、伝送エラーの発生が抑
制される。
信号Ｓ２に含まれる伝送クロック信号に追従して伝送ク
ロック信号Ｓ６が抽出され、この伝送クロック信号Ｓ６
がシリアル・パラレル変換器３および分周器７に出力さ
れる。このとき、ＰＬＬ回路６は、例えば、前述したよ
うに映像信号９の水平同期信号の周波数ｆHSYNC の１０
倍以上の遮断周波数ＢＷＰ2 を持つため、図３（Ｄ），
（Ｅ）に示すように、伝送クロック信号Ｓ６は、シリア
ル信号に含まれる伝送クロック信号の位相変調に対して
非常に良く追従する。そのため、伝送エラーの発生が抑
制される。
【００３５】伝送クロック信号Ｓ６は、分周器７におい
て、１／Ｎ倍に分周され、ドットクロック信号Ｓ７が生
成される。ドットクロック信号Ｓ７は、シリアル・パラ
レル変換器３に出力される。
て、１／Ｎ倍に分周され、ドットクロック信号Ｓ７が生
成される。ドットクロック信号Ｓ７は、シリアル・パラ
レル変換器３に出力される。
【００３６】そして、シリアル・パラレル変換器３にお
いて、伝送クロック信号Ｓ６およびドットクロック信号
Ｓ７に基づいて、伝送ケーブル４を介して受信したシリ
アル信号Ｓ４がシリアル・パラレル変換され、デジタル
映像信号１９を構成するデジタルＲ信号Ｓ２０、デジタ
ルＧ信号Ｓ２１、デジタルＢ信号Ｓ２２、ＳＹＮＣ（同
期）信号Ｓ２３が並列に出力される。
いて、伝送クロック信号Ｓ６およびドットクロック信号
Ｓ７に基づいて、伝送ケーブル４を介して受信したシリ
アル信号Ｓ４がシリアル・パラレル変換され、デジタル
映像信号１９を構成するデジタルＲ信号Ｓ２０、デジタ
ルＧ信号Ｓ２１、デジタルＢ信号Ｓ２２、ＳＹＮＣ（同
期）信号Ｓ２３が並列に出力される。
【００３７】本発明は上述した実施形態には限定されな
い。例えば、上述した実施形態では、ドットクロック信
号Ｓ１４に含まれるジッタの位相変調強度として図３
（Ａ）に示す場合を例示したが、この他の場合にも、同
様に、効果を発揮することができる。また、上述した実
施形態では、ＰＬＬ回路５の遮断周波数ＢＷＰ1 を水平
同期信号の周波数ｆHSYNC の１／１０倍に設定したが、
遮断周波数ＢＷＰ1 は周波数ｆHSYNC より低ければ、そ
の他の周波数でもよい。さらに、上述した実施形態で
は、ＰＬＬ回路６の遮断周波数ＢＷＰ2 を水平同期信号
の周波数ｆHSYNC の１０倍に設定したが、遮断周波数Ｂ
ＷＰ2 は周波数ｆHSYNC より高ければ、その他の周波数
でもよい。
い。例えば、上述した実施形態では、ドットクロック信
号Ｓ１４に含まれるジッタの位相変調強度として図３
（Ａ）に示す場合を例示したが、この他の場合にも、同
様に、効果を発揮することができる。また、上述した実
施形態では、ＰＬＬ回路５の遮断周波数ＢＷＰ1 を水平
同期信号の周波数ｆHSYNC の１／１０倍に設定したが、
遮断周波数ＢＷＰ1 は周波数ｆHSYNC より低ければ、そ
の他の周波数でもよい。さらに、上述した実施形態で
は、ＰＬＬ回路６の遮断周波数ＢＷＰ2 を水平同期信号
の周波数ｆHSYNC の１０倍に設定したが、遮断周波数Ｂ
ＷＰ2 は周波数ｆHSYNC より高ければ、その他の周波数
でもよい。
【００３８】
【発明の効果】以上説明したように、本発明の映像信号
伝送装置によれば、水平同期信号の周波数の近傍の周波
数を成分とする強い位相変調がドットクロック信号に及
ぼす影響を抑制し、デジタル映像信号を正確に伝送でき
る。
伝送装置によれば、水平同期信号の周波数の近傍の周波
数を成分とする強い位相変調がドットクロック信号に及
ぼす影響を抑制し、デジタル映像信号を正確に伝送でき
る。
【図１】図１は、本発明の実施形態のデジタル映像信号
伝送装置のシステム構成図である。
伝送装置のシステム構成図である。
【図２】図２は、入力信号の位相変調と、出力信号に現
れた変調成分ｇと、入力信号の位相変調に対する追従誤
差の相対比εとの関係を説明するための図である。
れた変調成分ｇと、入力信号の位相変調に対する追従誤
差の相対比εとの関係を説明するための図である。
【図３】図３（Ａ）は送信器のドットクロックのジッタ
の位相変調の周波数と強度との関係を示す図、（Ｂ）は
送信器のＰＬＬ回路のジッタトランスファーと周波数の
関係を示す図、（Ｃ）はシリアル信号に含まれるジッタ
の位相変調強度と周波数との関係を示す図、（Ｄ）は受
信器のＰＬＬ回路の相対追従誤差と周波数との関係を示
す図、（Ｅ）は受信器のＰＬＬ回路の追従誤差と周波数
との関係を示す図である。
の位相変調の周波数と強度との関係を示す図、（Ｂ）は
送信器のＰＬＬ回路のジッタトランスファーと周波数の
関係を示す図、（Ｃ）はシリアル信号に含まれるジッタ
の位相変調強度と周波数との関係を示す図、（Ｄ）は受
信器のＰＬＬ回路の相対追従誤差と周波数との関係を示
す図、（Ｅ）は受信器のＰＬＬ回路の追従誤差と周波数
との関係を示す図である。
１…デジタル映像信号伝送装置、２…パラレル・シリア
ル変換器、３…シリアル・パラレル変換器、４…伝送ケ
ーブル、５，６…ＰＬＬ回路、７…分周器、ｆHSYNC …
水平同期信号の周波数
ル変換器、３…シリアル・パラレル変換器、４…伝送ケ
ーブル、５，６…ＰＬＬ回路、７…分周器、ｆHSYNC …
水平同期信号の周波数
Claims (7)
- 【請求項１】デジタル映像信号に含まれる水平同期信号
の周波数より低い第１の遮断周波数を有し、当該第１の
遮断周波数より高い周波数の位相変調成分を減衰させる
特性を持ち、前記デジタル映像信号の１画素分のデータ
を識別するための第１のドットクロック信号をＰＬＬ処
理して、当該第１のドットクロック信号のＮ（２以上の
整数）倍の周波数の第１の伝送クロック信号を生成する
第１のＰＬＬ回路と、 前記第１のドットクロック信号および前記第１の伝送ク
ロック信号に基づいて、前記デジタル映像信号を構成す
る並列に入力された複数の要素信号からシリアル信号を
生成する第１の変換手段と、 前記シリアル信号を伝送する伝送経路と、 前記水平同期信号の周波数より高い第２の遮断周波数を
有し、当該第２の遮断周波数より低い周波数の位相変調
に追従し、前記伝送経路を介して入力した前記シリアル
信号をＰＬＬ処理して第２の伝送クロック信号を生成す
る第２のＰＬＬ回路と、 前記第２の伝送クロック信号を、１／Ｎ倍に分周して第
２のドットクロック信号を生成する分周回路と、 前記第２のドットクロック信号および前記第２の伝送ク
ロック信号に基づいて、前記伝送経路を介して入力した
シリアル信号から並列に出力される複数の要素信号を生
成する第２の変換手段とを有する映像信号伝送装置。 - 【請求項２】前記Ｎは、４，１８，２４，２８，３０，
または３２である請求項１に記載の映像信号伝送装置。 - 【請求項３】前記複数の要素信号は、デジタルＲ信号、
デジタルＧ信号、デジタルＢ信号および同期信号である
請求項１に記載の映像信号伝送装置。 - 【請求項４】前記第１のＰＬＬ回路は、 前記第１の遮断周波数より高い周波数領域で、周波数が
高くなる程、前記第１のドットクロック信号に含まれる
位相変調成分を大きく減衰する請求項１に記載の映像信
号伝送装置。 - 【請求項５】前記第２のＰＬＬ回路は、 前記第２の遮断周波数より低い周波数領域で、周波数が
低くなる程、追従誤差が小さくなる請求項１に記載の映
像信号伝送装置。 - 【請求項６】前記伝送経路は、ケーブルである請求項１
に記載の映像信号伝送装置。 - 【請求項７】デジタル映像信号を構成する並列に入力さ
れた複数の要素信号からシリアル信号を生成して伝送す
る映像信号伝送装置において、 前記デジタル映像信号に含まれる水平同期信号の周波数
より低い遮断周波数を有し、当該遮断周波数より高い周
波数の位相変調成分を減衰させる特性を持ち、前記デジ
タル映像信号の１画素分のデータを識別するためのドッ
トクロック信号をＰＬＬ処理して、当該ドットクロック
信号のＮ（２以上の整数）倍の周波数の伝送クロック信
号を生成するＰＬＬ回路と、 前記ドットクロック信号および前記伝送クロック信号に
基づいて、前記デジタル映像信号を構成する並列に入力
された複数の要素信号からシリアル信号を生成する第１
の変換手段とを有する映像信号伝送装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9277100A JPH11122636A (ja) | 1997-10-09 | 1997-10-09 | 映像信号伝送装置 |
| US09/529,079 US6559892B1 (en) | 1997-10-09 | 1998-10-09 | Video signal transmitter |
| PCT/JP1998/004559 WO1999020055A1 (fr) | 1997-10-09 | 1998-10-09 | Emetteur de signal video |
| KR1020007003804A KR20010015713A (ko) | 1997-10-09 | 1998-10-09 | 영상 신호 전송 장치 |
| DE19882724T DE19882724T1 (de) | 1997-10-09 | 1998-10-09 | Videosignal-Übertragungsgerät |
| GB0008670A GB2346306B (en) | 1997-10-09 | 1998-10-09 | Video signal transmission apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9277100A JPH11122636A (ja) | 1997-10-09 | 1997-10-09 | 映像信号伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11122636A true JPH11122636A (ja) | 1999-04-30 |
Family
ID=17578785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9277100A Pending JPH11122636A (ja) | 1997-10-09 | 1997-10-09 | 映像信号伝送装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6559892B1 (ja) |
| JP (1) | JPH11122636A (ja) |
| KR (1) | KR20010015713A (ja) |
| DE (1) | DE19882724T1 (ja) |
| GB (1) | GB2346306B (ja) |
| WO (1) | WO1999020055A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001282714A (ja) * | 2000-03-30 | 2001-10-12 | Olympus Optical Co Ltd | マルチカメラデータ転送方式及びデータ転送方式 |
| JP2006192603A (ja) * | 2005-01-11 | 2006-07-27 | Oki Data Corp | 画像形成装置 |
| JPWO2006013641A1 (ja) * | 2004-08-04 | 2008-05-01 | 株式会社日立製作所 | 集積回路装置及び信号伝送システム |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100343141B1 (ko) * | 1999-12-29 | 2002-07-05 | 윤종용 | 전송 에러를 보상하는 광 전송 시스템 |
| US20040114585A1 (en) * | 2002-12-17 | 2004-06-17 | Kraemer Finn Leif | Clock provisioning techniques |
| JP4192802B2 (ja) * | 2003-08-07 | 2008-12-10 | セイコーエプソン株式会社 | デジタル映像通信装置 |
| JP4457613B2 (ja) * | 2003-09-04 | 2010-04-28 | ソニー株式会社 | 固体撮像装置 |
| US7432982B2 (en) * | 2003-09-19 | 2008-10-07 | Matsushita Electric Industrial Co., Ltd. | OSD insert circuit |
| ES2545905T3 (es) * | 2004-04-16 | 2015-09-16 | Thine Electronics, Inc. | Circuito de transmisión, circuito de recepción, método y sistema de transmisión de datos |
| US7471752B2 (en) * | 2004-08-06 | 2008-12-30 | Lattice Semiconductor Corporation | Data transmission synchronization |
| KR101222949B1 (ko) * | 2005-09-06 | 2013-01-17 | 엘지디스플레이 주식회사 | 액정표시장치의 구동회로 및 이의 구동방법 |
| KR101545318B1 (ko) | 2008-10-16 | 2015-08-18 | 삼성전자주식회사 | 멀티미디어 소스에서의 클록 생성 방법 및 데이터 전송 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6167090A (ja) | 1984-09-10 | 1986-04-07 | 三菱電機株式会社 | 陰極線管表示装置 |
| JPS62232558A (ja) | 1986-04-02 | 1987-10-13 | Chugoku X-Ray Kk | 渦流探傷による溶接部検査方法 |
| JPS6477287A (en) | 1987-09-18 | 1989-03-23 | Hitachi Ltd | Interface circuit for signal transmission equipment |
| KR0142703B1 (ko) * | 1994-06-10 | 1998-07-15 | 구자홍 | 시리얼 전송시스템 |
| US5598156A (en) * | 1995-01-13 | 1997-01-28 | Micron Display Technology, Inc. | Serial to parallel conversion with phase locked loop |
| IT1281028B1 (it) * | 1995-11-13 | 1998-02-11 | Cselt Centro Studi Lab Telecom | Circuito serializzatore-parallelizzatore per segnali numerici ad alta velocita' |
| JPH09247116A (ja) * | 1996-03-08 | 1997-09-19 | Fujitsu Ltd | 直並列変換回路および並直列変換回路の同期回路 |
| JP3596196B2 (ja) * | 1996-11-15 | 2004-12-02 | ソニー株式会社 | データ伝送装置 |
| JP3731313B2 (ja) * | 1997-09-19 | 2006-01-05 | ソニー株式会社 | クロック再生回路およびデータ伝送装置 |
| JPH11122117A (ja) * | 1997-10-15 | 1999-04-30 | Sony Corp | シリアル・パラレル変換装置 |
| KR200172661Y1 (ko) * | 1997-11-08 | 2000-03-02 | 윤종용 | 온 스크린 디스플레이 기능을 구비한 평판 디스플레이 장치 |
| US6452591B1 (en) * | 1999-08-09 | 2002-09-17 | Ati International Srl | Method and apparatus for a data transmitter |
-
1997
- 1997-10-09 JP JP9277100A patent/JPH11122636A/ja active Pending
-
1998
- 1998-10-09 KR KR1020007003804A patent/KR20010015713A/ko not_active Application Discontinuation
- 1998-10-09 GB GB0008670A patent/GB2346306B/en not_active Expired - Fee Related
- 1998-10-09 WO PCT/JP1998/004559 patent/WO1999020055A1/ja not_active Application Discontinuation
- 1998-10-09 DE DE19882724T patent/DE19882724T1/de not_active Withdrawn
- 1998-10-09 US US09/529,079 patent/US6559892B1/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001282714A (ja) * | 2000-03-30 | 2001-10-12 | Olympus Optical Co Ltd | マルチカメラデータ転送方式及びデータ転送方式 |
| JPWO2006013641A1 (ja) * | 2004-08-04 | 2008-05-01 | 株式会社日立製作所 | 集積回路装置及び信号伝送システム |
| JP2006192603A (ja) * | 2005-01-11 | 2006-07-27 | Oki Data Corp | 画像形成装置 |
| US7859555B2 (en) | 2005-01-11 | 2010-12-28 | Oki Data Corporation | Image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| GB0008670D0 (en) | 2000-05-31 |
| GB2346306A (en) | 2000-08-02 |
| GB2346306B (en) | 2002-07-24 |
| WO1999020055A1 (fr) | 1999-04-22 |
| US6559892B1 (en) | 2003-05-06 |
| DE19882724T1 (de) | 2000-09-28 |
| KR20010015713A (ko) | 2001-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3992589A (en) | Frequency multiplex system for transmission of telephone and videophone channels | |
| EP0766422A2 (en) | Transmission by means of geometrically modulated waves | |
| US6441694B1 (en) | Method and apparatus for generating digitally modulated signals | |
| US4045796A (en) | Correlation system for pseudo-random noise signals | |
| JPH11122636A (ja) | 映像信号伝送装置 | |
| JPS5815341A (ja) | 送信ダイバーシティ信号の送信方法および装置 | |
| US6421396B1 (en) | Variable rate modulator | |
| EP0658017A1 (en) | FM stereo broadcasting apparatus and method, using digital signal processing | |
| JPS59207768A (ja) | デイジタル式直交振幅変調方法 | |
| JPH10105146A (ja) | 面積影響相関方法及びこれを用いたディジタル画像信号のサンプリングレート変換方法及び装置 | |
| US5047705A (en) | Digital amplitude modulation apparatus | |
| JPH0473351B2 (ja) | ||
| JPH01152893A (ja) | Ｓｅｃａｍ方式での色信号をデジタル処理で作成する方法 | |
| JPS6036671B2 (ja) | デイジタル２値−３値変換回路 | |
| JPH0396127A (ja) | ディジタル信号伝送方式 | |
| SU581590A1 (ru) | Устройство дл преобразовани двоичного сигнала в модулированный псевдо-троичный сигнал | |
| JPS6193785A (ja) | Ｃａｔｖ用ｐｃｍ信号伝送方式 | |
| JPS61177054A (ja) | 位相変調信号の受信回路 | |
| JPH0214694A (ja) | ディジタル画像伝送装置 | |
| JPS6046157A (ja) | 準同期検波回路 | |
| JPS6138667B2 (ja) | ||
| JPH0746277A (ja) | 直交変調装置 | |
| JPH05252213A (ja) | ディジタルｆｍ変調装置 | |
| JPS61123331A (ja) | 秘話通信装置の信号同期回路 | |
| JPH07183856A (ja) | 音声信号帯域圧縮伝送方式 |