JPH11119237A - 面内スイッチング型液晶表示装置 - Google Patents
面内スイッチング型液晶表示装置Info
- Publication number
- JPH11119237A JPH11119237A JP9283834A JP28383497A JPH11119237A JP H11119237 A JPH11119237 A JP H11119237A JP 9283834 A JP9283834 A JP 9283834A JP 28383497 A JP28383497 A JP 28383497A JP H11119237 A JPH11119237 A JP H11119237A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- counter electrode
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 信号線３からの漏れ電界に対する遮蔽効果を
高め、遮光領域を減らすことにより開口部５０の広い、
高品質な液晶表示装置を提供する。 【解決手段】 走査線、信号線３、前記走査線と前記信
号線３が交差してなる画素、前記画素に設けられた薄膜
トランジスタ、この薄膜トランジスタと接続された駆動
電極５、この駆動電極と対向して設けられた対向電極
６、前記対向電極６と他の画素の対向電極とを接続する
共通配線を備えたＴＦＴアレイ基板２０と、このＴＦＴ
アレイ基板に対向するように設けられた対向基板３０
と、前記ＴＦＴアレイ基板２０と前記対向基板３０との
間に封入され、前記駆動電極５および対向電極６が基板
面に平行な電界を発生させて駆動する液晶１１とを備え
た面内スイッチング型液晶表示装置において、前記ＴＦ
Ｔアレイ基板２０は、前記駆動電極５および対向電極６
を前記信号線３の形成される層とは異なる前記液晶１１
に近い層に形成されたものである。
高め、遮光領域を減らすことにより開口部５０の広い、
高品質な液晶表示装置を提供する。 【解決手段】 走査線、信号線３、前記走査線と前記信
号線３が交差してなる画素、前記画素に設けられた薄膜
トランジスタ、この薄膜トランジスタと接続された駆動
電極５、この駆動電極と対向して設けられた対向電極
６、前記対向電極６と他の画素の対向電極とを接続する
共通配線を備えたＴＦＴアレイ基板２０と、このＴＦＴ
アレイ基板に対向するように設けられた対向基板３０
と、前記ＴＦＴアレイ基板２０と前記対向基板３０との
間に封入され、前記駆動電極５および対向電極６が基板
面に平行な電界を発生させて駆動する液晶１１とを備え
た面内スイッチング型液晶表示装置において、前記ＴＦ
Ｔアレイ基板２０は、前記駆動電極５および対向電極６
を前記信号線３の形成される層とは異なる前記液晶１１
に近い層に形成されたものである。
Description
【０００１】
【発明の属する技術分野】この発明は、アレイ基板に対
して平行な電界を発生して液晶を駆動する面内スイッチ
ング型（In Plain Switching型：以後、ＩＰＳ型と略
す）液晶表示装置に係わり、更に詳しくは信号線からの
漏れ電界の影響を軽減し、遮光領域を減らすことにより
開口率を高めた高輝度な液晶表示装置の構造に関する。
して平行な電界を発生して液晶を駆動する面内スイッチ
ング型（In Plain Switching型：以後、ＩＰＳ型と略
す）液晶表示装置に係わり、更に詳しくは信号線からの
漏れ電界の影響を軽減し、遮光領域を減らすことにより
開口率を高めた高輝度な液晶表示装置の構造に関する。
【０００２】
【従来の技術】アクティブマトリックス型の液晶表示装
置において、液晶に印加する電界の方向をアレイ基板に
対して平行な方向とする面内スイッチング方式（すなわ
ちＩＰＳ方式）が主に広視野角を得る手法として用いら
れている（例えば、特開平 8-254712号公報参照）。こ
の方式を採用すると、視角方向を変化させた際のコント
ラストの変化や階調レベルの反転がほとんど無くなるこ
とが明らかにされている(例えば、M.Oh-e,他,AsiaDispl
ay,95,pp.577-580参照）。
置において、液晶に印加する電界の方向をアレイ基板に
対して平行な方向とする面内スイッチング方式（すなわ
ちＩＰＳ方式）が主に広視野角を得る手法として用いら
れている（例えば、特開平 8-254712号公報参照）。こ
の方式を採用すると、視角方向を変化させた際のコント
ラストの変化や階調レベルの反転がほとんど無くなるこ
とが明らかにされている(例えば、M.Oh-e,他,AsiaDispl
ay,95,pp.577-580参照）。
【０００３】図１８は、従来のＩＰＳ型液晶表示装置の
一画素の構造を模式的に示したものであり、図１８
（ａ）はその平面図、図１８（ｂ）は図１８（ａ）のＡ
−Ａ′での断面図である。図１９は、ＩＰＳ型液晶表示
装置の画素電極を構成する一画素の等価回路であり、図
２０はＩＰＳ型液晶表示装置の回路を説明する回路構成
図である。図１８において、１はガラス基板、２は走査
線、３は信号線、４は薄膜トランジスタ（ＴＦＴ）、５
は駆動電極、６は対向電極、７は保持容量形成用電極、
８は共通配線、９はゲート絶縁膜、１０は保護膜、１１
は液晶、１２はブラックマトリックス（ＢＭ）、１４は
コンタクトホール、１５はソース電極、１６はドレイン
電極である。また、２０はアレイ基板（ガラス基板１、
信号線３、駆動電極５、対向電極６等で構成されてい
る）、３０はアレイ基板２０に対向して配置された対向
基板、４０は信号線３と対向電極６の間の隙間であるス
リット、５０は開口部である。図１９、図２０において
図１８と同一符号は図１８と同一あるいは相当のものを
表す。
一画素の構造を模式的に示したものであり、図１８
（ａ）はその平面図、図１８（ｂ）は図１８（ａ）のＡ
−Ａ′での断面図である。図１９は、ＩＰＳ型液晶表示
装置の画素電極を構成する一画素の等価回路であり、図
２０はＩＰＳ型液晶表示装置の回路を説明する回路構成
図である。図１８において、１はガラス基板、２は走査
線、３は信号線、４は薄膜トランジスタ（ＴＦＴ）、５
は駆動電極、６は対向電極、７は保持容量形成用電極、
８は共通配線、９はゲート絶縁膜、１０は保護膜、１１
は液晶、１２はブラックマトリックス（ＢＭ）、１４は
コンタクトホール、１５はソース電極、１６はドレイン
電極である。また、２０はアレイ基板（ガラス基板１、
信号線３、駆動電極５、対向電極６等で構成されてい
る）、３０はアレイ基板２０に対向して配置された対向
基板、４０は信号線３と対向電極６の間の隙間であるス
リット、５０は開口部である。図１９、図２０において
図１８と同一符号は図１８と同一あるいは相当のものを
表す。
【０００４】図１８、図１９、図２０に基づいて従来の
ＩＰＳ型液晶表示装置の概略の構成と動作について説明
する。図２０において、走査線駆動回路と接続された走
査線２と信号線駆動回路と接続された信号線３がほぼ直
角に交差することにより、走査線２と信号線３とにより
囲まれる複数の格子状の画素ができる。この格子状の画
素を形成する走査線と信号線との各交点に薄膜トランジ
スタ（ＴＦＴ Thin-Film-Transistor）が設けられてい
る。
ＩＰＳ型液晶表示装置の概略の構成と動作について説明
する。図２０において、走査線駆動回路と接続された走
査線２と信号線駆動回路と接続された信号線３がほぼ直
角に交差することにより、走査線２と信号線３とにより
囲まれる複数の格子状の画素ができる。この格子状の画
素を形成する走査線と信号線との各交点に薄膜トランジ
スタ（ＴＦＴ Thin-Film-Transistor）が設けられてい
る。
【０００５】この状態を等価回路で示したのが図１９で
ある。薄膜トランジスタ（ＴＦＴ）４は、ゲート電極、
ソース電極１５、ドレイン電極１６の３つの電極を持つ
半導体素子で、ゲート電極は走査線駆動回路から伸びる
走査線２と接続され、ソース電極１５は信号線駆動回路
と接続された信号線３と接続される。残るドレイン電極
１６は駆動電極５と接続され、対向電極６との間に生じ
る電界により液晶を駆動する。１３は駆動電極５、対向
電極６の間で電荷を保持する保持容量である。次に図１
８（ａ）と図１８（ｂ）に基づいて一画素の構造につい
て説明する。走査線２と信号線３とが交差して形成され
る画素には、液晶層を駆動する駆動電極５および対向電
極６と、薄膜トランジスタ（ＴＦＴ）４が設けられる。
薄膜トランジスタ（ＴＦＴ）４には３つ電極があり、図
２０に示した走査線駆動回路と接続された走査線２は、
前記薄膜トランジスタ（ＴＦＴ）４のゲート電極と接続
され、走査線駆動回路が出力する走査信号を薄膜トラン
ジスタ（ＴＦＴ）４のゲート電極に印加する。
ある。薄膜トランジスタ（ＴＦＴ）４は、ゲート電極、
ソース電極１５、ドレイン電極１６の３つの電極を持つ
半導体素子で、ゲート電極は走査線駆動回路から伸びる
走査線２と接続され、ソース電極１５は信号線駆動回路
と接続された信号線３と接続される。残るドレイン電極
１６は駆動電極５と接続され、対向電極６との間に生じ
る電界により液晶を駆動する。１３は駆動電極５、対向
電極６の間で電荷を保持する保持容量である。次に図１
８（ａ）と図１８（ｂ）に基づいて一画素の構造につい
て説明する。走査線２と信号線３とが交差して形成され
る画素には、液晶層を駆動する駆動電極５および対向電
極６と、薄膜トランジスタ（ＴＦＴ）４が設けられる。
薄膜トランジスタ（ＴＦＴ）４には３つ電極があり、図
２０に示した走査線駆動回路と接続された走査線２は、
前記薄膜トランジスタ（ＴＦＴ）４のゲート電極と接続
され、走査線駆動回路が出力する走査信号を薄膜トラン
ジスタ（ＴＦＴ）４のゲート電極に印加する。
【０００６】信号線駆動回路と接続された信号線３は、
前記薄膜トランジスタ４（ＴＦＴ）のソース電極１５と
接続されて、信号線駆動回路が出力する映像信号を伝達
する。前記薄膜トランジスタ（ＴＦＴ）４のドレイン電
極１６は、図１８（ａ）に表示されるように、コンタク
トホール１４を介して駆動電極５と接続されている。同
じ画素において、駆動電極５と向かいあって噛み合わさ
るように設けられているのが対向電極６である。この対
向電極６は共通配線８と接続されている。共通配線８は
ＴＦＴアレイ基板２０上の各画素に設けられた対向電極
６をそれぞれ接続している。
前記薄膜トランジスタ４（ＴＦＴ）のソース電極１５と
接続されて、信号線駆動回路が出力する映像信号を伝達
する。前記薄膜トランジスタ（ＴＦＴ）４のドレイン電
極１６は、図１８（ａ）に表示されるように、コンタク
トホール１４を介して駆動電極５と接続されている。同
じ画素において、駆動電極５と向かいあって噛み合わさ
るように設けられているのが対向電極６である。この対
向電極６は共通配線８と接続されている。共通配線８は
ＴＦＴアレイ基板２０上の各画素に設けられた対向電極
６をそれぞれ接続している。
【０００７】次に図１８（ｂ）に基づいて画素断面の構
造を説明する。１はガラス基板であり、このガラス基板
１上に駆動電極５と対向電極６がそれぞれ形成されてい
る、なお、図１８（ｂ）においては図示しないが、駆動
電極５、対向電極６と同じ層に走査線２、共通配線８も
形成されている。次にゲート絶縁膜９を積層し、このゲ
ート絶縁膜９の上に信号線３が形成されている。図１８
（ｂ）には図示されないが、信号線３と同じ層に保持容
量形成用電極７も形成されている。この信号線３の上に
さらに保護膜１０が積層され、ＴＦＴアレイ基板２０が
形成される。このＴＦＴアレイ基板２０と対向基板３０
が重ね合わされ、ＴＦＴアレイ基板２０と対向基板３０
の間に液晶１１が封入されてＩＰＳ型液晶表示装置が製
造される。
造を説明する。１はガラス基板であり、このガラス基板
１上に駆動電極５と対向電極６がそれぞれ形成されてい
る、なお、図１８（ｂ）においては図示しないが、駆動
電極５、対向電極６と同じ層に走査線２、共通配線８も
形成されている。次にゲート絶縁膜９を積層し、このゲ
ート絶縁膜９の上に信号線３が形成されている。図１８
（ｂ）には図示されないが、信号線３と同じ層に保持容
量形成用電極７も形成されている。この信号線３の上に
さらに保護膜１０が積層され、ＴＦＴアレイ基板２０が
形成される。このＴＦＴアレイ基板２０と対向基板３０
が重ね合わされ、ＴＦＴアレイ基板２０と対向基板３０
の間に液晶１１が封入されてＩＰＳ型液晶表示装置が製
造される。
【０００８】ＩＰＳ型液晶表示装置は、ＴＦＴアレイ基
板２０に設けられた駆動電極５と対向電極６の間におい
て、ＴＦＴアレイ基板２０の表面に沿って電界を発生し
液晶を駆動する方式であるので、対向基板３０は電極を
備えない無電極基板である。対向基板３０は遮光膜であ
るブラックマトリックス（ＢＭ）１２を設け、図示はし
ないが、図１８（ｂ）においてＴＦＴアレイ基板の下側
に設けられているバックライトを光源として、図１８
（ａ）のスリット４０より漏れる漏れ光を遮光するよう
にしている。
板２０に設けられた駆動電極５と対向電極６の間におい
て、ＴＦＴアレイ基板２０の表面に沿って電界を発生し
液晶を駆動する方式であるので、対向基板３０は電極を
備えない無電極基板である。対向基板３０は遮光膜であ
るブラックマトリックス（ＢＭ）１２を設け、図示はし
ないが、図１８（ｂ）においてＴＦＴアレイ基板の下側
に設けられているバックライトを光源として、図１８
（ａ）のスリット４０より漏れる漏れ光を遮光するよう
にしている。
【０００９】５０が示す破線で囲まれた領域は、一画素
あたりの開口部を表すものであり、バックライトを光源
とする光が透過する窓の役割を果たしている。しかし、
前記バックライトからの光は駆動電極５、対向電極６、
ブラックマトリクス１２等により遮られ、その結果液晶
ディスプレイの画質に大きく影響する。従って、開口部
５０の面積に占める前記駆動電極５、対向電極６、ブラ
ックマトリクス１２等の面積の割合を減少させることが
課題になっている。
あたりの開口部を表すものであり、バックライトを光源
とする光が透過する窓の役割を果たしている。しかし、
前記バックライトからの光は駆動電極５、対向電極６、
ブラックマトリクス１２等により遮られ、その結果液晶
ディスプレイの画質に大きく影響する。従って、開口部
５０の面積に占める前記駆動電極５、対向電極６、ブラ
ックマトリクス１２等の面積の割合を減少させることが
課題になっている。
【００１０】以上、図１８、図１９、図２０について従
来のＩＰＳ型液晶表示装置の画素の構成について説明し
た。次にＩＰＳ型液晶表示装置の動作について説明す
る。各画素に設けられてゲート電極を走査線２に、ソー
ス電極１５を信号線３に、ドレイン電極１６を駆動電極
５に接続された薄膜トランジスタ（ＴＦＴ）４は半導体
スイッチング素子であり、各画素の液晶の駆動を制御す
るものである。この薄膜トランジスタ（ＴＦＴ）４のゲ
ート電極に走査線駆動回路から走査線２を介して走査信
号が印加されるとその行の薄膜トランジスタ（ＴＦＴ）
４がすべてオンに切り換えられる。
来のＩＰＳ型液晶表示装置の画素の構成について説明し
た。次にＩＰＳ型液晶表示装置の動作について説明す
る。各画素に設けられてゲート電極を走査線２に、ソー
ス電極１５を信号線３に、ドレイン電極１６を駆動電極
５に接続された薄膜トランジスタ（ＴＦＴ）４は半導体
スイッチング素子であり、各画素の液晶の駆動を制御す
るものである。この薄膜トランジスタ（ＴＦＴ）４のゲ
ート電極に走査線駆動回路から走査線２を介して走査信
号が印加されるとその行の薄膜トランジスタ（ＴＦＴ）
４がすべてオンに切り換えられる。
【００１１】ゲート電極がオンに切り換えられると信号
線駆動回路から伝達される映像信号がソース電極１５を
経由してドレイン電極１６に流れ、ドレイン電極１６と
接続された駆動電極５に書き込まれる。駆動電極５に書
き込まれた電荷は対向電極６との間で保持され、再びゲ
ート電極がオンになり新たな映像信号電荷が書き込まれ
るまで現状の電荷を保持する。つまり、駆動電極５と対
向電極６は、ゲート電極がオンになっている間に電荷が
書き込まれ、ゲート電極がオフになると書き込まれた電
荷はそのまま蓄えられるという点で、一種のコンデンサ
の役割を果たしている。このコンデンサの蓄電力を高め
るのが図１９に示す保持容量１３で、この保持容量１３
は、ゲート絶縁膜９を介して保持容量形成用電極７と共
通配線８が上下に積層されて形成される。
線駆動回路から伝達される映像信号がソース電極１５を
経由してドレイン電極１６に流れ、ドレイン電極１６と
接続された駆動電極５に書き込まれる。駆動電極５に書
き込まれた電荷は対向電極６との間で保持され、再びゲ
ート電極がオンになり新たな映像信号電荷が書き込まれ
るまで現状の電荷を保持する。つまり、駆動電極５と対
向電極６は、ゲート電極がオンになっている間に電荷が
書き込まれ、ゲート電極がオフになると書き込まれた電
荷はそのまま蓄えられるという点で、一種のコンデンサ
の役割を果たしている。このコンデンサの蓄電力を高め
るのが図１９に示す保持容量１３で、この保持容量１３
は、ゲート絶縁膜９を介して保持容量形成用電極７と共
通配線８が上下に積層されて形成される。
【００１２】
【発明が解決しようとする課題】ところで、図１８に示
した従来のＩＰＳ型液晶表示装置において、一画素の側
端部に設けられている信号線３と、この信号線３と平行
して形成されている対向電極６との間には、信号線３と
対向電極６の電位差により電界が発生する。図２１は、
信号線３よりも下層に駆動電極５および対向電極６が形
成されているＴＦＴアレイ基板を有する、従来のＩＰＳ
型液晶表示装置の信号線３と対向電極６の間に発生する
電界が駆動電極５と対向電極６の間に発生する電界に及
ぼす影響を示す図であり、駆動電極５と対向電極６の間
に発生する電位の変化をシミュレートして得たものであ
る。なお、図２１は、相対透過率５０％の中間調に白ウ
インドウを表示したとき、ウインドウ部上部または下部
における電位を計算したものである。
した従来のＩＰＳ型液晶表示装置において、一画素の側
端部に設けられている信号線３と、この信号線３と平行
して形成されている対向電極６との間には、信号線３と
対向電極６の電位差により電界が発生する。図２１は、
信号線３よりも下層に駆動電極５および対向電極６が形
成されているＴＦＴアレイ基板を有する、従来のＩＰＳ
型液晶表示装置の信号線３と対向電極６の間に発生する
電界が駆動電極５と対向電極６の間に発生する電界に及
ぼす影響を示す図であり、駆動電極５と対向電極６の間
に発生する電位の変化をシミュレートして得たものであ
る。なお、図２１は、相対透過率５０％の中間調に白ウ
インドウを表示したとき、ウインドウ部上部または下部
における電位を計算したものである。
【００１３】駆動電極５は２つの対向電極６の間に形成
され、この駆動電極５を中心に電位分布が対称となるの
が、液晶を正確に駆動する上で望ましい。図２１を見る
と、開口部５０の信号線３に近い領域の電位分布は、信
号線３と対向電極６の間に発生した電界からの漏れ電界
の影響を強く受けており、その電位分布は非対称となっ
ているのが分かる。この電界はガラス基板１の表面に沿
って発生するものであり、クロストークのような問題を
引き起こす。例えば、図２２に示すような黒表示の中に
白ウインドウを表示した場合に、ウインドウ部上下の輝
度が他の黒表示部に対し変化する「縦方向クロストー
ク」と呼ばれる表示上の問題が発生する。
され、この駆動電極５を中心に電位分布が対称となるの
が、液晶を正確に駆動する上で望ましい。図２１を見る
と、開口部５０の信号線３に近い領域の電位分布は、信
号線３と対向電極６の間に発生した電界からの漏れ電界
の影響を強く受けており、その電位分布は非対称となっ
ているのが分かる。この電界はガラス基板１の表面に沿
って発生するものであり、クロストークのような問題を
引き起こす。例えば、図２２に示すような黒表示の中に
白ウインドウを表示した場合に、ウインドウ部上下の輝
度が他の黒表示部に対し変化する「縦方向クロストー
ク」と呼ばれる表示上の問題が発生する。
【００１４】以下、ノーマリーブラックモード（電圧を
印加しない状態で黒表示となるモード）の場合の例を図
１９を用いて説明する。図２２に示したようなウインド
ウパターンを表示した場合、画面中のウインドウ部とそ
の上下の部分の画素の信号線３には、対向電極６に対し
て黒表示部分の選択期間中には対向電極６と同じ電圧が
加わっており、白表示部分の選択期間中には白表示に必
要な電圧が加わっている。
印加しない状態で黒表示となるモード）の場合の例を図
１９を用いて説明する。図２２に示したようなウインド
ウパターンを表示した場合、画面中のウインドウ部とそ
の上下の部分の画素の信号線３には、対向電極６に対し
て黒表示部分の選択期間中には対向電極６と同じ電圧が
加わっており、白表示部分の選択期間中には白表示に必
要な電圧が加わっている。
【００１５】液晶１１には電極間の電位差の絶対値を時
間平均した値の電圧が実効的に加わると考えられる。従
って、例えば、黒表示の選択期間と白表示の選択期間が
等しい場合、これらの画素には、信号線３と対向電極６
の間に、中間調表示と等しい実効電位が加わることにな
る。このとき、信号線３と対向電極６の間に発生するガ
ラス基板１に水平な方向の電界によって信号線３と対向
電極６の間のスリット４０の上にある液晶は透過モード
となる。さらに、信号線３と対向電極６の電位差により
発生する電界が、駆動電極５と対向電極６間の電界にも
影響を及ぼし、黒表示部の液晶を透過モードに変える。
その結果クロストークが発生する。
間平均した値の電圧が実効的に加わると考えられる。従
って、例えば、黒表示の選択期間と白表示の選択期間が
等しい場合、これらの画素には、信号線３と対向電極６
の間に、中間調表示と等しい実効電位が加わることにな
る。このとき、信号線３と対向電極６の間に発生するガ
ラス基板１に水平な方向の電界によって信号線３と対向
電極６の間のスリット４０の上にある液晶は透過モード
となる。さらに、信号線３と対向電極６の電位差により
発生する電界が、駆動電極５と対向電極６間の電界にも
影響を及ぼし、黒表示部の液晶を透過モードに変える。
その結果クロストークが発生する。
【００１６】このような縦方向クロストークの発生を防
ぐためには、信号線３と対向電極６の間のスリット４０
を透過する漏れ光を、対向基板３０に形成したブラック
マトリックス１２（以下、ＢＭと略す）で遮光すると共
に、駆動電極５と対向電極６を開口部５０側端部の対向
電極６および信号線３から離して、信号線３と対向電極
６間に発生した電界が駆動電極５と対向電極６の間の電
界に干渉するのを防ぐ必要がある。しかし、駆動電極５
と対向電極６を信号線３から離し、信号線３に隣接した
対向電極６の幅を太くすると、開口部５０の開口率、す
なわち図１９（ａ）において破線で囲まれた開口部５０
の面積に対して、駆動電極５と対向電極６等の面積を開
口部５０の面積から差し引いた面積の占める割合、が小
さくなり画質を悪化させる。従って、高画質な液晶表示
装置を開発するためには、信号線３と信号線３に隣接し
た対向電極６の間に発生する電界を、開口率を下げずに
遮蔽することが課題となっていた。
ぐためには、信号線３と対向電極６の間のスリット４０
を透過する漏れ光を、対向基板３０に形成したブラック
マトリックス１２（以下、ＢＭと略す）で遮光すると共
に、駆動電極５と対向電極６を開口部５０側端部の対向
電極６および信号線３から離して、信号線３と対向電極
６間に発生した電界が駆動電極５と対向電極６の間の電
界に干渉するのを防ぐ必要がある。しかし、駆動電極５
と対向電極６を信号線３から離し、信号線３に隣接した
対向電極６の幅を太くすると、開口部５０の開口率、す
なわち図１９（ａ）において破線で囲まれた開口部５０
の面積に対して、駆動電極５と対向電極６等の面積を開
口部５０の面積から差し引いた面積の占める割合、が小
さくなり画質を悪化させる。従って、高画質な液晶表示
装置を開発するためには、信号線３と信号線３に隣接し
た対向電極６の間に発生する電界を、開口率を下げずに
遮蔽することが課題となっていた。
【００１７】また、図１８（ｂ）より明らかなように、
アレイ基板２０の上層膜である保護膜１０の表面は段差
を有しており、対向基板３０との間の距離（ギャップ）
は一定ではない。従って、輝度むらが発生しやすく、画
質を悪化させる原因となっていた。さらに、段差部を有
しているため製造時にアレイ基板のクラック等による不
良が発生するだけでなく、アレイ基板上の配線が段差部
において断線する恐れもあり、製品の歩留まり率、信頼
性を改善する上で問題があった。
アレイ基板２０の上層膜である保護膜１０の表面は段差
を有しており、対向基板３０との間の距離（ギャップ）
は一定ではない。従って、輝度むらが発生しやすく、画
質を悪化させる原因となっていた。さらに、段差部を有
しているため製造時にアレイ基板のクラック等による不
良が発生するだけでなく、アレイ基板上の配線が段差部
において断線する恐れもあり、製品の歩留まり率、信頼
性を改善する上で問題があった。
【００１８】また、バックライトを光源とする光がスリ
ット４０より漏れ光として透過して画質を悪化させる。
この漏れ光を遮光するため、対向基板３０にブラックマ
トリックス１２が設けられている。しかし、ＴＦＴアレ
イ基板２０と対向基板３０を重ね合わせる際、誤差が生
じることがあり、この誤差を考慮してブラックマトリッ
クス１２は若干余裕を持って大きく形成されていた。し
かし、ブラックマトリックス１２を大きくして遮光効果
を高めると、開口率は低下するという問題があった。
ット４０より漏れ光として透過して画質を悪化させる。
この漏れ光を遮光するため、対向基板３０にブラックマ
トリックス１２が設けられている。しかし、ＴＦＴアレ
イ基板２０と対向基板３０を重ね合わせる際、誤差が生
じることがあり、この誤差を考慮してブラックマトリッ
クス１２は若干余裕を持って大きく形成されていた。し
かし、ブラックマトリックス１２を大きくして遮光効果
を高めると、開口率は低下するという問題があった。
【００１９】本発明は以上のような問題点を解消するた
めになされたもので、ガラス基板に対して平行な方向の
電界を用いるＩＰＳ型液晶表示装置において、信号線か
らの漏れ電界に対する遮蔽効果を高め、遮光領域を減ら
すことにより開口部の広い（即ち、開口率の高い）、高
品質な液晶表示装置を提供することを第１の目的とする
ものである。また、アレイ基板のクラック、配線の断線
等の不良の発生を抑制することで歩留り率を改善して生
産コストを下げ、かつ高品質の液晶表示装置を提供する
ことを第２の目的とするものである。
めになされたもので、ガラス基板に対して平行な方向の
電界を用いるＩＰＳ型液晶表示装置において、信号線か
らの漏れ電界に対する遮蔽効果を高め、遮光領域を減ら
すことにより開口部の広い（即ち、開口率の高い）、高
品質な液晶表示装置を提供することを第１の目的とする
ものである。また、アレイ基板のクラック、配線の断線
等の不良の発生を抑制することで歩留り率を改善して生
産コストを下げ、かつ高品質の液晶表示装置を提供する
ことを第２の目的とするものである。
【００２０】
【課題を解決するための手段】この発明にかかるＩＰＳ
型液晶表示装置は、走査信号を伝達する走査線、映像信
号を伝達する信号線、前記走査線と前記信号線が交差し
てなる格子状の画素、前記画素に設けられて前記走査線
および前記信号線と接続され、走査信号に基づいて、映
像信号のスイッチングを行う薄膜トランジスタ、この薄
膜トランジスタと接続された駆動電極、この駆動電極に
対向して配された対向電極、この対向電極と他の画素の
対向電極とを相互に接続する共通配線を備えたＴＦＴア
レイ基板と、このＴＦＴアレイ基板に対向するように設
けられた対向基板と、前記ＴＦＴアレイ基板と前記対向
基板との間に封入され、前記駆動電極および対向電極が
基板面に平行な電界を発生させて駆動する液晶とを備
え、前記ＴＦＴアレイ基板は、前記駆動電極および対向
電極を前記信号線の形成される層とは異なる前記液晶に
近い層に形成されたものである。
型液晶表示装置は、走査信号を伝達する走査線、映像信
号を伝達する信号線、前記走査線と前記信号線が交差し
てなる格子状の画素、前記画素に設けられて前記走査線
および前記信号線と接続され、走査信号に基づいて、映
像信号のスイッチングを行う薄膜トランジスタ、この薄
膜トランジスタと接続された駆動電極、この駆動電極に
対向して配された対向電極、この対向電極と他の画素の
対向電極とを相互に接続する共通配線を備えたＴＦＴア
レイ基板と、このＴＦＴアレイ基板に対向するように設
けられた対向基板と、前記ＴＦＴアレイ基板と前記対向
基板との間に封入され、前記駆動電極および対向電極が
基板面に平行な電界を発生させて駆動する液晶とを備
え、前記ＴＦＴアレイ基板は、前記駆動電極および対向
電極を前記信号線の形成される層とは異なる前記液晶に
近い層に形成されたものである。
【００２１】また、この発明にかかるＩＰＳ型液晶表示
装置は、薄膜トランジスタと接続され、ＴＦＴアレイ基
板面に平行な電界を発生させて液晶層を駆動する駆動電
極と、共通配線と接続された対向電極とを備えたもので
あって、少なくとも前記対向電極は、前記信号線の形成
されている層とは別の、より液晶に近い層に形成された
ＴＦＴアレイ基板を備えたものである。
装置は、薄膜トランジスタと接続され、ＴＦＴアレイ基
板面に平行な電界を発生させて液晶層を駆動する駆動電
極と、共通配線と接続された対向電極とを備えたもので
あって、少なくとも前記対向電極は、前記信号線の形成
されている層とは別の、より液晶に近い層に形成された
ＴＦＴアレイ基板を備えたものである。
【００２２】また、この発明にかかるＩＰＳ型液晶表示
装置は、信号線の一部または全部を覆うように形成した
対向電極を有するＴＦＴアレイ基板を備えたものであ
る。
装置は、信号線の一部または全部を覆うように形成した
対向電極を有するＴＦＴアレイ基板を備えたものであ
る。
【００２３】また、この発明にかかるＩＰＳ型液晶表示
装置は、少なくとも対向電極を走査線とは異なる層に設
け、前記走査線の一部または全部を覆うように形成した
対向電極を有するＴＦＴアレイ基板を備えたものであ
る。
装置は、少なくとも対向電極を走査線とは異なる層に設
け、前記走査線の一部または全部を覆うように形成した
対向電極を有するＴＦＴアレイ基板を備えたものであ
る。
【００２４】また、この発明にかかるＩＰＳ型液晶表示
装置は、共通配線と走査線とを同じ層に設け、かつ信号
線を前記共通配線および走査線よりも対向基板に近い層
に設けたＴＦＴアレイ基板を備えたものである。
装置は、共通配線と走査線とを同じ層に設け、かつ信号
線を前記共通配線および走査線よりも対向基板に近い層
に設けたＴＦＴアレイ基板を備えたものである。
【００２５】また、この発明にかかるＩＰＳ型液晶表示
装置は、保護膜の表面をほぼ平坦状に形成したＴＦＴア
レイ基板を有するものである。
装置は、保護膜の表面をほぼ平坦状に形成したＴＦＴア
レイ基板を有するものである。
【００２６】また、この発明にかかるＩＰＳ型液晶表示
装置は、信号線および対向電極と重ね合わさるように形
成された遮光手段を備えたものである。
装置は、信号線および対向電極と重ね合わさるように形
成された遮光手段を備えたものである。
【００２７】また、この発明にかかるＩＰＳ型液晶表示
装置は、走査信号に基づいて映像信号のスイッチングを
行う薄膜トランジスタと、この薄膜トランジスタと接続
され、薄膜トランジスタのスイッチがオンの時に書き込
まれた電荷を、前記薄膜トランジスタのスイッチがオフ
の間蓄電する駆動電極と、前記駆動電極の蓄電力を補強
する保持容量増加電極とを、層を異にして重畳するよう
に形成したＴＦＴアレイ基板を備えたものである。
装置は、走査信号に基づいて映像信号のスイッチングを
行う薄膜トランジスタと、この薄膜トランジスタと接続
され、薄膜トランジスタのスイッチがオンの時に書き込
まれた電荷を、前記薄膜トランジスタのスイッチがオフ
の間蓄電する駆動電極と、前記駆動電極の蓄電力を補強
する保持容量増加電極とを、層を異にして重畳するよう
に形成したＴＦＴアレイ基板を備えたものである。
【００２８】
実施の形態１．以下、本発明の一実施の形態を図面に基
づいて説明する。尚、図において従来と同一符号は従来
のものと同一あるいは相当のものを表す。図１はこの発
明の実施の形態１によるＩＰＳ型液晶表示装置の一画素
の構造を模式的に示す断面図であり、図２はその平面図
である。なお、図１は図２に示すＡ−Ａにおける断面図
を示したものである。図において、１はガラス基板、２
は走査線、３は信号線、４は薄膜トランジスタ（ＴＦ
Ｔ）、５は駆動電極、６は対向電極、７は保持容量形成
用電極、８は共通配線、９はゲート絶縁膜、１０は保護
膜、１１は液晶、１２はブラックマトリックス（Ｂ
Ｍ）、１４はコンタクトホール、１５はトランジスタの
ソース電極、１６はトランジスタのドレイン電極であ
る。また、２０はアレイ基板（ガラス基板１、信号線
３、駆動電極５、対向電極６等で構成されている）、３
０はアレイ基板２０に対向して配置された表示画面とな
る対向基板、４０は信号線３と対向電極６の間の隙間で
あるスリット、５０は画素の開口部である。なお、図３
は、図２に示すＩＰＳ型液晶表示装置において用いられ
る薄膜トランジスタ４（ＴＦＴ）として、薄膜トランジ
スタ４（ＴＦＴ）の一種であるチャネル保護膜型薄膜ト
ランジスタ２１を設けた場合のＩＰＳ型液晶表示装置の
一画素の構造を模式的に示す図であり、図３（ａ）は平
面図、図３（ｂ）は断面図である。
づいて説明する。尚、図において従来と同一符号は従来
のものと同一あるいは相当のものを表す。図１はこの発
明の実施の形態１によるＩＰＳ型液晶表示装置の一画素
の構造を模式的に示す断面図であり、図２はその平面図
である。なお、図１は図２に示すＡ−Ａにおける断面図
を示したものである。図において、１はガラス基板、２
は走査線、３は信号線、４は薄膜トランジスタ（ＴＦ
Ｔ）、５は駆動電極、６は対向電極、７は保持容量形成
用電極、８は共通配線、９はゲート絶縁膜、１０は保護
膜、１１は液晶、１２はブラックマトリックス（Ｂ
Ｍ）、１４はコンタクトホール、１５はトランジスタの
ソース電極、１６はトランジスタのドレイン電極であ
る。また、２０はアレイ基板（ガラス基板１、信号線
３、駆動電極５、対向電極６等で構成されている）、３
０はアレイ基板２０に対向して配置された表示画面とな
る対向基板、４０は信号線３と対向電極６の間の隙間で
あるスリット、５０は画素の開口部である。なお、図３
は、図２に示すＩＰＳ型液晶表示装置において用いられ
る薄膜トランジスタ４（ＴＦＴ）として、薄膜トランジ
スタ４（ＴＦＴ）の一種であるチャネル保護膜型薄膜ト
ランジスタ２１を設けた場合のＩＰＳ型液晶表示装置の
一画素の構造を模式的に示す図であり、図３（ａ）は平
面図、図３（ｂ）は断面図である。
【００２９】次に、図１、図２に基づいて、ＩＰＳ型液
晶表示装置の画素の構造について説明する。図におい
て、１はガラス基板であり、このガラス基板１上に走査
線２が形成されている。この走査線２を覆うようにゲー
ト絶縁膜９が積層され、このゲート絶縁膜９上に信号線
３が設けられている。この信号線３の上に保護膜１０が
積層され、保護膜１０の上に駆動電極５、対向電極６が
設けられている。ＴＦＴアレイ基板２０は以上説明した
ような構造となっている。前記ＴＦＴアレイ基板２０と
対面するように設けられている基板３０は、前記ＴＦＴ
アレイ基板２０との間に液晶１１を挟持する対向基板で
ある。本発明にかかるＩＰＳ型液晶表示装置は、前記Ｔ
ＦＴアレイ基板の表面に沿って電界を発生させ、この電
界の方向を制御することにより液晶１１を駆動する。
晶表示装置の画素の構造について説明する。図におい
て、１はガラス基板であり、このガラス基板１上に走査
線２が形成されている。この走査線２を覆うようにゲー
ト絶縁膜９が積層され、このゲート絶縁膜９上に信号線
３が設けられている。この信号線３の上に保護膜１０が
積層され、保護膜１０の上に駆動電極５、対向電極６が
設けられている。ＴＦＴアレイ基板２０は以上説明した
ような構造となっている。前記ＴＦＴアレイ基板２０と
対面するように設けられている基板３０は、前記ＴＦＴ
アレイ基板２０との間に液晶１１を挟持する対向基板で
ある。本発明にかかるＩＰＳ型液晶表示装置は、前記Ｔ
ＦＴアレイ基板の表面に沿って電界を発生させ、この電
界の方向を制御することにより液晶１１を駆動する。
【００３０】図２は、図１に示したＩＰＳ型液晶表示装
置を平面図で示すものである。図２において、２は走査
線、３は信号線であり、この走査線２、信号線３により
囲まれた領域が一つの画素となる。４は、走査線２と信
号線３の交点に設けられた薄膜トランジスタ（ＴＦＴ）
であり、薄膜トランジスタ４の有する３つの電極のうち
ゲート電極は走査線２と、ソース電極１５は信号線３と
接続されている。薄膜トランジスタ４の有する３つの電
極のうち、ドレイン電極１６は保護膜１０（図示せず）
を介した上の層にコンタクトホール１４により駆動電極
５と接続されている。この駆動電極５と噛み合わさるよ
うに対向して設けられているのが対向電極６であって、
対向電極６は共通配線８と同じ層に形成されて相互に接
続されている。図示しないが共通配線８は隣接する他の
画素の対向電極６を接続している。なお、駆動電極５と
対向電極６、共通配線８は、信号線３より上の層に同時
に形成されている。
置を平面図で示すものである。図２において、２は走査
線、３は信号線であり、この走査線２、信号線３により
囲まれた領域が一つの画素となる。４は、走査線２と信
号線３の交点に設けられた薄膜トランジスタ（ＴＦＴ）
であり、薄膜トランジスタ４の有する３つの電極のうち
ゲート電極は走査線２と、ソース電極１５は信号線３と
接続されている。薄膜トランジスタ４の有する３つの電
極のうち、ドレイン電極１６は保護膜１０（図示せず）
を介した上の層にコンタクトホール１４により駆動電極
５と接続されている。この駆動電極５と噛み合わさるよ
うに対向して設けられているのが対向電極６であって、
対向電極６は共通配線８と同じ層に形成されて相互に接
続されている。図示しないが共通配線８は隣接する他の
画素の対向電極６を接続している。なお、駆動電極５と
対向電極６、共通配線８は、信号線３より上の層に同時
に形成されている。
【００３１】７は駆動電極５の電位を保持するための保
持容量であって、対向電極６とドレイン電極１６を上下
に積層して形成したものである。４０は信号線３と対向
電極６との間のスリットであって、図１に示す対向基板
３０に設けられたブラックマトリックス１２は、バック
ライトを光源として前記スリット４０を透過する漏れ光
を遮光するものである。５０は開口部であり、開口部の
面積が大きくなれば高画質な液晶ディスプレイを得るこ
とができる。なお、ＩＰＳ型液晶表示装置は、ＴＦＴア
レイ基板２０上に設けられた駆動電極５と対向電極６の
間で、薄膜トランジスタ４のドレイン電極１６と接続さ
れた駆動電極５に書き込まれる電荷を保持し、ガラス基
板１表面に沿って電界を発生させて液晶１１を駆動する
ので、対向基板３０は電極を備えない無電極基板であ
る。以下、実施の形態１にかかるＩＰＳ型液晶表示装置
の画素を構成するＴＦＴアレイ基板のプロセスフローの
一例について説明する。
持容量であって、対向電極６とドレイン電極１６を上下
に積層して形成したものである。４０は信号線３と対向
電極６との間のスリットであって、図１に示す対向基板
３０に設けられたブラックマトリックス１２は、バック
ライトを光源として前記スリット４０を透過する漏れ光
を遮光するものである。５０は開口部であり、開口部の
面積が大きくなれば高画質な液晶ディスプレイを得るこ
とができる。なお、ＩＰＳ型液晶表示装置は、ＴＦＴア
レイ基板２０上に設けられた駆動電極５と対向電極６の
間で、薄膜トランジスタ４のドレイン電極１６と接続さ
れた駆動電極５に書き込まれる電荷を保持し、ガラス基
板１表面に沿って電界を発生させて液晶１１を駆動する
ので、対向基板３０は電極を備えない無電極基板であ
る。以下、実施の形態１にかかるＩＰＳ型液晶表示装置
の画素を構成するＴＦＴアレイ基板のプロセスフローの
一例について説明する。
【００３２】図４、図５、図６はＴＦＴアレイ基板のプ
ロセスフローを示す図である。なお、図４〜図６の左側
の図はＴＦＴアレイ基板を、右側の図は走査線２を走査
線駆動回路に実装する端子部を示す図である。図４にお
いて、工程１は、ガラス基板１の上に走査線２をＣｒ、
Ａｌ、Ｍｏ、Ｔａ、Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃ
ｕ、Ｔｉ、Ｗ等の単体あるいはこれらの合金、あるいは
ＩＴＯ（Indium Tin Oxide インジウム錫酸化物）等の
透明材料、あるいはこれらを積層した構造で、膜厚を５
０ｎｍから８００ｎｍ程度の厚さで形成するものであ
る。この走査線２は薄膜トランジスタ４のゲート電極と
しても機能する。走査線２を形成する際のエッチング方
法として、図４では断面が台形状になるテーパーエッチ
ングを例に示したが、断面が長方形となるようなエッチ
ング方法を用いてもよい。
ロセスフローを示す図である。なお、図４〜図６の左側
の図はＴＦＴアレイ基板を、右側の図は走査線２を走査
線駆動回路に実装する端子部を示す図である。図４にお
いて、工程１は、ガラス基板１の上に走査線２をＣｒ、
Ａｌ、Ｍｏ、Ｔａ、Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃ
ｕ、Ｔｉ、Ｗ等の単体あるいはこれらの合金、あるいは
ＩＴＯ（Indium Tin Oxide インジウム錫酸化物）等の
透明材料、あるいはこれらを積層した構造で、膜厚を５
０ｎｍから８００ｎｍ程度の厚さで形成するものであ
る。この走査線２は薄膜トランジスタ４のゲート電極と
しても機能する。走査線２を形成する際のエッチング方
法として、図４では断面が台形状になるテーパーエッチ
ングを例に示したが、断面が長方形となるようなエッチ
ング方法を用いてもよい。
【００３３】工程２は、走査線２を覆うようにゲート絶
縁膜９、アモルファスシリコン、リンなどの不純物をド
ープしたアモルファスシリコンを連続堆積した後、アモ
ルファスシリコンをパターニングし薄膜トランジスタ４
をチャネルエッチ型で形成するものである。ゲート絶縁
膜９は窒化シリコン、酸化シリコン等の透明絶縁膜また
はゲート電極材料（即ち、走査線２の材料）の酸化膜、
またはそれらの積層膜を用い、厚さは200nm〜600nm程度
とするのが適当である。また、前記リンなどの不純物を
ドープしたアモルファスシリコンの代わりの材料として
リンなどの不純物をドープしたマイクロクリスタルシリ
コン等を用いてもよい。
縁膜９、アモルファスシリコン、リンなどの不純物をド
ープしたアモルファスシリコンを連続堆積した後、アモ
ルファスシリコンをパターニングし薄膜トランジスタ４
をチャネルエッチ型で形成するものである。ゲート絶縁
膜９は窒化シリコン、酸化シリコン等の透明絶縁膜また
はゲート電極材料（即ち、走査線２の材料）の酸化膜、
またはそれらの積層膜を用い、厚さは200nm〜600nm程度
とするのが適当である。また、前記リンなどの不純物を
ドープしたアモルファスシリコンの代わりの材料として
リンなどの不純物をドープしたマイクロクリスタルシリ
コン等を用いてもよい。
【００３４】工程３は、信号線３を薄膜トランジスタ４
のソース電極１５・ドレイン電極１６と同時に形成する
ものである。信号線３はソース電極１５としても機能す
る。この信号線３は、Cr、Al、Mo、Ta、Cu、Al-Cu、Al-
Si-Cu、Ti、W単体、あるいはこれらを主成分とする合
金、あるいはＩＴＯ等の透明材料、あるいはこれらを積
層した構造で形成する。工程４は、保護膜１０を窒化シ
リコン、酸化シリコン等の透明絶縁膜により形成し、さ
らに駆動電極５とドレイン電極１６を電気的に接続する
ため薄膜トランジスタ４のドレイン電極１６上の一部の
保護膜を取り除いて、コンタクトホール１４を形成する
ものである。このとき同時に走査線２の端子部からゲー
ト絶縁膜9と保護膜１０及び信号線３の端子部から保護
膜１０を取り除き、外部回路と走査線２及び信号線３を
電気的に接続出来るようにする。
のソース電極１５・ドレイン電極１６と同時に形成する
ものである。信号線３はソース電極１５としても機能す
る。この信号線３は、Cr、Al、Mo、Ta、Cu、Al-Cu、Al-
Si-Cu、Ti、W単体、あるいはこれらを主成分とする合
金、あるいはＩＴＯ等の透明材料、あるいはこれらを積
層した構造で形成する。工程４は、保護膜１０を窒化シ
リコン、酸化シリコン等の透明絶縁膜により形成し、さ
らに駆動電極５とドレイン電極１６を電気的に接続する
ため薄膜トランジスタ４のドレイン電極１６上の一部の
保護膜を取り除いて、コンタクトホール１４を形成する
ものである。このとき同時に走査線２の端子部からゲー
ト絶縁膜9と保護膜１０及び信号線３の端子部から保護
膜１０を取り除き、外部回路と走査線２及び信号線３を
電気的に接続出来るようにする。
【００３５】工程５は、基板面に対し水平方向に電界を
形成するための電極として、駆動電極５と対向電極６
を、Cr、Al、Mo、Ta、Cu、Al-Cu、Al-Si-Cu、Ti、W単
体、あるいはこれらの合金、あるいはＩＴＯ等の透明材
料、あるいはこれらを積層した構造、あるいはこれらを
含む積層構造で形成するものである。駆動電極５はコン
タクトホール１４を介してドレイン電極１６と接続す
る。対向電極６は共通配線８に接続されている。対向電
極６はドレイン電極１６と保護膜１０を介して重ね、駆
動電極の電位を保持するための蓄積容量７を形成する。
以上の５工程により、信号線３よりも上層（即ち、対向
基板３０側）に駆動電極５と対向電極６を有し、基板面
に対し水平方向の電界を印加できるＴＦＴアレイ基板２
０を５回の写真製版工程でチャネルエッチ型薄膜トラン
ジスタを用い製作することができる。
形成するための電極として、駆動電極５と対向電極６
を、Cr、Al、Mo、Ta、Cu、Al-Cu、Al-Si-Cu、Ti、W単
体、あるいはこれらの合金、あるいはＩＴＯ等の透明材
料、あるいはこれらを積層した構造、あるいはこれらを
含む積層構造で形成するものである。駆動電極５はコン
タクトホール１４を介してドレイン電極１６と接続す
る。対向電極６は共通配線８に接続されている。対向電
極６はドレイン電極１６と保護膜１０を介して重ね、駆
動電極の電位を保持するための蓄積容量７を形成する。
以上の５工程により、信号線３よりも上層（即ち、対向
基板３０側）に駆動電極５と対向電極６を有し、基板面
に対し水平方向の電界を印加できるＴＦＴアレイ基板２
０を５回の写真製版工程でチャネルエッチ型薄膜トラン
ジスタを用い製作することができる。
【００３６】以上説明したＴＦＴアレイ基板のプロセス
フローにおいては、端子は走査線２と同一層の金属を用
いて形成していたが、ＩＴＯを用いて端子を形成しても
よい。 ＩＴＯは走査線または信号線３または共通配線
８と同一層に形成すればよい。また、信号配線をストレ
ートエッチングしたがテーパーエッチングすることが望
ましい。また、信号線をＣｒの上にＡｌを積層した構造
で形成した場合、Ａｌをパターニングした後、 Ｃｒを
パターニングするとＣｒにオーバーエッチングがはいる
ので庇構造となり断切れの原因となる。これを防ぐため
にＣｒのパターニング後に再度Ａｌのエッチングを行い
Ｃｒ端面よりＡｌを後退させれば庇構造となるのを防ぐ
ことが出来る。このＡｌのエッチングはテーパーエッチ
ングを用いてもよい。この手法は信号線をCr、Al、Mo、
Ta、Cu、Al-Cu、Al-Si-Cu、Ti、W単体、あるいはこれら
を主成分とする合金、あるいはＩＴＯ等の透明材料から
異なる２種以上の金属の積層構造で形成した場合に適応
できる。
フローにおいては、端子は走査線２と同一層の金属を用
いて形成していたが、ＩＴＯを用いて端子を形成しても
よい。 ＩＴＯは走査線または信号線３または共通配線
８と同一層に形成すればよい。また、信号配線をストレ
ートエッチングしたがテーパーエッチングすることが望
ましい。また、信号線をＣｒの上にＡｌを積層した構造
で形成した場合、Ａｌをパターニングした後、 Ｃｒを
パターニングするとＣｒにオーバーエッチングがはいる
ので庇構造となり断切れの原因となる。これを防ぐため
にＣｒのパターニング後に再度Ａｌのエッチングを行い
Ｃｒ端面よりＡｌを後退させれば庇構造となるのを防ぐ
ことが出来る。このＡｌのエッチングはテーパーエッチ
ングを用いてもよい。この手法は信号線をCr、Al、Mo、
Ta、Cu、Al-Cu、Al-Si-Cu、Ti、W単体、あるいはこれら
を主成分とする合金、あるいはＩＴＯ等の透明材料から
異なる２種以上の金属の積層構造で形成した場合に適応
できる。
【００３７】図４において、駆動電極５と対向電極６は
同層に形成されているが、図５に示すように、駆動電極
５を信号線３と同時に形成し、ついで窒化シリコン等を
用い保護膜１０を形成後に対向電極６を形成してもよ
い。この場合駆動電極５と対向電極６は別層にて形成さ
れる。また、図４に示すＴＦＴアレイ基板に用いられて
いる薄膜トランジスタ４（ＴＦＴ）のかわりに、薄膜ト
ランジスタ４の一種であるチャネル保護膜型トランジス
タ２１を用いてもよい。図６はチャネル保護膜型トラン
ジスタ２１を用いて形成したＴＦＴアレイ基板のプロセ
スフローを示す図である。
同層に形成されているが、図５に示すように、駆動電極
５を信号線３と同時に形成し、ついで窒化シリコン等を
用い保護膜１０を形成後に対向電極６を形成してもよ
い。この場合駆動電極５と対向電極６は別層にて形成さ
れる。また、図４に示すＴＦＴアレイ基板に用いられて
いる薄膜トランジスタ４（ＴＦＴ）のかわりに、薄膜ト
ランジスタ４の一種であるチャネル保護膜型トランジス
タ２１を用いてもよい。図６はチャネル保護膜型トラン
ジスタ２１を用いて形成したＴＦＴアレイ基板のプロセ
スフローを示す図である。
【００３８】図６に示すＴＦＴアレイ基板は図３に示す
ＩＰＳ型液晶表示装置の画素を構成するものであり、図
５に示すＴＦＴアレイ基板よりも一層分層が多く形成さ
れている。これは、走査線２を形成した後、走査線２を
覆うようにゲート絶縁膜９、アモルファスシリコン、チ
ャネル保護膜を連続堆積した後、チャネル保護膜２１形
成し、前記チャネル保護膜２１をマスクとしてアモルフ
ァスシリコンにＰ等の不純物をイオン注入しｎ層を形成
しチャネル保護膜型トランジスタを形成する（図６工程
２）工程の違いによる。
ＩＰＳ型液晶表示装置の画素を構成するものであり、図
５に示すＴＦＴアレイ基板よりも一層分層が多く形成さ
れている。これは、走査線２を形成した後、走査線２を
覆うようにゲート絶縁膜９、アモルファスシリコン、チ
ャネル保護膜を連続堆積した後、チャネル保護膜２１形
成し、前記チャネル保護膜２１をマスクとしてアモルフ
ァスシリコンにＰ等の不純物をイオン注入しｎ層を形成
しチャネル保護膜型トランジスタを形成する（図６工程
２）工程の違いによる。
【００３９】実施の形態１にかかるＩＰＳ型液晶表示装
置のＴＦＴアレイ基板２０の特徴的な構造は、アレイ基
板２０上において駆動電極５と対向電極６が信号線３よ
りも上層（即ち、対向基板３０側）に配置されているこ
とである。この配置にすることによりコンタクトホール
１４の形成及び信号線３の端子部から保護膜１０を除去
する工程と走査線２の端子部から絶縁膜９及び保護膜１
０を除去する工程を一度に実施することが出来る。よっ
てマスク枚数が一枚減り製造コストを低減することが出
来る。
置のＴＦＴアレイ基板２０の特徴的な構造は、アレイ基
板２０上において駆動電極５と対向電極６が信号線３よ
りも上層（即ち、対向基板３０側）に配置されているこ
とである。この配置にすることによりコンタクトホール
１４の形成及び信号線３の端子部から保護膜１０を除去
する工程と走査線２の端子部から絶縁膜９及び保護膜１
０を除去する工程を一度に実施することが出来る。よっ
てマスク枚数が一枚減り製造コストを低減することが出
来る。
【００４０】また、駆動電極５と対向電極６を信号線３
と層を異にして対向基板３０側の層に形成したことで、
実施の形態５において後述する説明より推測できるよう
に、図２に示す開口部５０の端部に信号線３と隣接して
設けられた対向電極６と前記信号線３との電位差により
発生する電界の影響を軽減できることがわかった。従っ
て開口部５０側端部の対向電極を信号線３に近づけるこ
とができ、開口部５０の面積を大きくできる。
と層を異にして対向基板３０側の層に形成したことで、
実施の形態５において後述する説明より推測できるよう
に、図２に示す開口部５０の端部に信号線３と隣接して
設けられた対向電極６と前記信号線３との電位差により
発生する電界の影響を軽減できることがわかった。従っ
て開口部５０側端部の対向電極を信号線３に近づけるこ
とができ、開口部５０の面積を大きくできる。
【００４１】また、図１において、駆動電極５と対向電
極６は、ＴＦＴアレイ基板２０と対向基板３０に挟持さ
れる液晶と直接接しているため、液晶を効率的に駆動す
ることができ、駆動電極５および対向電極６間の間隔を
広くすることができる。従って、さらに、開口率が改善
されるという効果が得られる。
極６は、ＴＦＴアレイ基板２０と対向基板３０に挟持さ
れる液晶と直接接しているため、液晶を効率的に駆動す
ることができ、駆動電極５および対向電極６間の間隔を
広くすることができる。従って、さらに、開口率が改善
されるという効果が得られる。
【００４２】実施の形態２．図７は、本発明の実施の形
態２にかかる液晶表示装置の画素電極の構造を模式的に
示したもので、図７（ａ）はその平面図、図７（ｂ）は
図７（ａ）のＡ−Ａでの断面図、図８はアレイ基板のプ
ロセスフローを示す図である。図において、１はガラス
基板、２は走査線、３は信号線、４は薄膜トランジスタ
（ＴＦＴ）、５は駆動電極、６は対向電極、７は保持容
量形成用電極、８は共通配線、９はゲート絶縁膜、１０
は保護膜、１１は液晶、１２はブラックマトリックス、
１４はコンタクトホール、１５はトランジスタのソース
電極、１６はトランジスタのドレイン電極、 １８はス
ルーホールである。また、２０はアレイ基板（ガラス基
板１、信号線３、駆動電極５、対向電極６等で構成され
ている）、３０はアレイ基板２０に対向して配置された
表示画面となる対向基板、４０は信号線３と対向電極６
間の隙間であるスリット、５０は画素の開口部である。
態２にかかる液晶表示装置の画素電極の構造を模式的に
示したもので、図７（ａ）はその平面図、図７（ｂ）は
図７（ａ）のＡ−Ａでの断面図、図８はアレイ基板のプ
ロセスフローを示す図である。図において、１はガラス
基板、２は走査線、３は信号線、４は薄膜トランジスタ
（ＴＦＴ）、５は駆動電極、６は対向電極、７は保持容
量形成用電極、８は共通配線、９はゲート絶縁膜、１０
は保護膜、１１は液晶、１２はブラックマトリックス、
１４はコンタクトホール、１５はトランジスタのソース
電極、１６はトランジスタのドレイン電極、 １８はス
ルーホールである。また、２０はアレイ基板（ガラス基
板１、信号線３、駆動電極５、対向電極６等で構成され
ている）、３０はアレイ基板２０に対向して配置された
表示画面となる対向基板、４０は信号線３と対向電極６
間の隙間であるスリット、５０は画素の開口部である。
【００４３】実施の形態１においては、共通配線８を対
向電極６と同じ層に形成していたが、実施の形態２で
は、図８に示すように走査線２と同じ層、つまりガラス
基板１の上に共通配線８を形成したものである。ソース
電極１５は信号線３と接続され、この信号線３はゲート
絶縁膜９を介して前記走査線２および共通配線８上に積
層して形成され、さらに保護膜１０を介して駆動電極
５、対向電極６が形成されている。なお、駆動電極５は
コンタクトホール１４を介してドレイン電極１６と、対
向電極６はスルーホール１８を介して共通配線８と接続
されている。薄膜トランジスタ（ＴＦＴ）４について
は、チャネル保護膜型薄膜トランジスタを用いてもよ
い。
向電極６と同じ層に形成していたが、実施の形態２で
は、図８に示すように走査線２と同じ層、つまりガラス
基板１の上に共通配線８を形成したものである。ソース
電極１５は信号線３と接続され、この信号線３はゲート
絶縁膜９を介して前記走査線２および共通配線８上に積
層して形成され、さらに保護膜１０を介して駆動電極
５、対向電極６が形成されている。なお、駆動電極５は
コンタクトホール１４を介してドレイン電極１６と、対
向電極６はスルーホール１８を介して共通配線８と接続
されている。薄膜トランジスタ（ＴＦＴ）４について
は、チャネル保護膜型薄膜トランジスタを用いてもよ
い。
【００４４】実施の形態２にかかるＩＰＳ型液晶表示装
置は、実施の形態１と同様、駆動電極５と対向電極６は
信号線３と異なる液晶に近い層に形成されるので、液晶
をより効率的に駆動できるので、駆動電極５、対向電極
６間の間隔を広くするなど開口率を改善できる。さら
に、共通配線８と走査線２とを同じ層に形成したので、
共通配線８は走査線２とともに平坦なガラス基板１上に
形成されることになり、共通配線８が段差部で断線する
問題が発生するのを抑制でき、不良率の発生を軽減でき
る。従って製品の信頼性も向上する。また、実施の形態
１では共通配線８の抵抗を下げるため対向電極６を薄膜
化出来なかったが、実施の形態２では対向電極６の薄膜
化が可能となる。対向電極６の薄膜化により電極間隔の
ばらつきが小さくなり画面全体にわたって輝度むらの少
ない液晶表示装置を実現することが出来る。
置は、実施の形態１と同様、駆動電極５と対向電極６は
信号線３と異なる液晶に近い層に形成されるので、液晶
をより効率的に駆動できるので、駆動電極５、対向電極
６間の間隔を広くするなど開口率を改善できる。さら
に、共通配線８と走査線２とを同じ層に形成したので、
共通配線８は走査線２とともに平坦なガラス基板１上に
形成されることになり、共通配線８が段差部で断線する
問題が発生するのを抑制でき、不良率の発生を軽減でき
る。従って製品の信頼性も向上する。また、実施の形態
１では共通配線８の抵抗を下げるため対向電極６を薄膜
化出来なかったが、実施の形態２では対向電極６の薄膜
化が可能となる。対向電極６の薄膜化により電極間隔の
ばらつきが小さくなり画面全体にわたって輝度むらの少
ない液晶表示装置を実現することが出来る。
【００４５】実施の形態３．図９は、本発明の実施の形
態３にかかる液晶表示装置の一画素の構造を模式的に示
したもので、図９（ａ）はその平面図、図９（ｂ）は図
９（ａ）のＡ−Ａ′での断面図、図１０はアレイ基板の
プロセスフローである。図において、１はガラス基板、
２は走査線、３は信号線、４は薄膜トランジスタ（ＴＦ
Ｔ）、５は駆動電極、６は対向電極、７は保持容量形成
用電極、８は共通配線、９はゲート絶縁膜、１０は保護
膜、１１は液晶、１２はブラックマトリックス、１４は
コンタクトホール、１５はトランジスタのソース電極、
１６はトランジスタのドレイン電極である。また、２０
はアレイ基板（ガラス基板１、信号線３、駆動電極５、
対向電極６等で構成されている）、３０はアレイ基板２
０に対向して配置された表示画面となる対向基板、４０
は信号線３と対向電極６の間り隙間であるスリット、５
０は画素の開口部である。
態３にかかる液晶表示装置の一画素の構造を模式的に示
したもので、図９（ａ）はその平面図、図９（ｂ）は図
９（ａ）のＡ−Ａ′での断面図、図１０はアレイ基板の
プロセスフローである。図において、１はガラス基板、
２は走査線、３は信号線、４は薄膜トランジスタ（ＴＦ
Ｔ）、５は駆動電極、６は対向電極、７は保持容量形成
用電極、８は共通配線、９はゲート絶縁膜、１０は保護
膜、１１は液晶、１２はブラックマトリックス、１４は
コンタクトホール、１５はトランジスタのソース電極、
１６はトランジスタのドレイン電極である。また、２０
はアレイ基板（ガラス基板１、信号線３、駆動電極５、
対向電極６等で構成されている）、３０はアレイ基板２
０に対向して配置された表示画面となる対向基板、４０
は信号線３と対向電極６の間り隙間であるスリット、５
０は画素の開口部である。
【００４６】ＴＦＴアレイ基板２０を形成する際、保護
膜１０は窒化シリコン、酸化シリコン等の透明絶縁膜で
形成され、保護膜１０の表面は段差を有していた。しか
し、実施の形態３では保護膜１０を、形成される層の表
面を平坦化する機能を有したアクリル−メラミン系また
はアクリル−エポキシ系などの材料を用いて形成するこ
とによって、図９（ｂ）、図１０に示すように保護膜１
０の表面の段差を無くし、平坦化したものである。
膜１０は窒化シリコン、酸化シリコン等の透明絶縁膜で
形成され、保護膜１０の表面は段差を有していた。しか
し、実施の形態３では保護膜１０を、形成される層の表
面を平坦化する機能を有したアクリル−メラミン系また
はアクリル−エポキシ系などの材料を用いて形成するこ
とによって、図９（ｂ）、図１０に示すように保護膜１
０の表面の段差を無くし、平坦化したものである。
【００４７】実施の形態３にかかるＩＰＳ型液晶表示装
置は、保護膜１０の表面を平坦化することにより、表示
画面全体にわたってアレイ基板の表面と対向基板３０と
の間の距離（ギャップ）を精度よく均一に構成すること
が可能となり、画面全体にわたって輝度むらの少ない液
晶表示装置を製作することが出来る。また、保護膜１０
の段差部におけるクラック等による不良発生率も小さく
なり歩留まりが改善される。また、平坦化により液晶の
配向に必要なラビング処理が均一にかかり配向乱れが少
ない高品位の液晶表示装置を実現することが出来る。
置は、保護膜１０の表面を平坦化することにより、表示
画面全体にわたってアレイ基板の表面と対向基板３０と
の間の距離（ギャップ）を精度よく均一に構成すること
が可能となり、画面全体にわたって輝度むらの少ない液
晶表示装置を製作することが出来る。また、保護膜１０
の段差部におけるクラック等による不良発生率も小さく
なり歩留まりが改善される。また、平坦化により液晶の
配向に必要なラビング処理が均一にかかり配向乱れが少
ない高品位の液晶表示装置を実現することが出来る。
【００４８】また、実施の形態１と同様に、駆動電極５
と対向電極６を信号線３の形成されている層よりも液晶
に近い層に設けたので、効率的に液晶を駆動でき、駆動
電極５、対向電極６間の間隔を広げることができるの
で、開口率も改善されるという効果もある。
と対向電極６を信号線３の形成されている層よりも液晶
に近い層に設けたので、効率的に液晶を駆動でき、駆動
電極５、対向電極６間の間隔を広げることができるの
で、開口率も改善されるという効果もある。
【００４９】実施の形態４．図１１は、本発明の実施の
形態４にかかるＩＰＳ型液晶表示装置の一画素の構造を
模式的に示したもので、図１１（ａ）はその平面図、図
１１（ｂ）は図１１（ａ）のＡ−Ａ′での断面図であ
る。図において、１はガラス基板、２は走査線、３は信
号線、４は薄膜トランジスタ（ＴＦＴ）、５は駆動電
極、６は対向電極、７は保持容量形成用電極、８は共通
配線、９はゲート絶縁膜、１０は保護膜、１１は液晶、
１４はコンタクトホール、１５は薄膜トランジスタ（Ｔ
ＦＴ）４のソース電極、１６は薄膜トランジスタ（ＴＦ
Ｔ）のドレイン電極である。また、２０はアレイ基板
（ガラス基板１、信号線３、駆動電極５、対向電極６等
で構成されている）、３０はアレイ基板２０に対向して
配置された表示画面となる対向基板、６０はガラス基板
１に設けられた遮光膜である。
形態４にかかるＩＰＳ型液晶表示装置の一画素の構造を
模式的に示したもので、図１１（ａ）はその平面図、図
１１（ｂ）は図１１（ａ）のＡ−Ａ′での断面図であ
る。図において、１はガラス基板、２は走査線、３は信
号線、４は薄膜トランジスタ（ＴＦＴ）、５は駆動電
極、６は対向電極、７は保持容量形成用電極、８は共通
配線、９はゲート絶縁膜、１０は保護膜、１１は液晶、
１４はコンタクトホール、１５は薄膜トランジスタ（Ｔ
ＦＴ）４のソース電極、１６は薄膜トランジスタ（ＴＦ
Ｔ）のドレイン電極である。また、２０はアレイ基板
（ガラス基板１、信号線３、駆動電極５、対向電極６等
で構成されている）、３０はアレイ基板２０に対向して
配置された表示画面となる対向基板、６０はガラス基板
１に設けられた遮光膜である。
【００５０】実施の形態４は、実施の形態１から実施の
形態３の液晶表示装置の画素構造において、信号線３と
対向電極６の間のスリット４０（図１８（ａ）参照）か
らの漏れ光を遮光する遮光膜６０をガラス基板１の上に
形成したことを特徴とするものである。以下、図１１
（ａ）、図１１（ｂ）に基づいて実施の形態４にかかる
液晶表示装置の構造を説明する。
形態３の液晶表示装置の画素構造において、信号線３と
対向電極６の間のスリット４０（図１８（ａ）参照）か
らの漏れ光を遮光する遮光膜６０をガラス基板１の上に
形成したことを特徴とするものである。以下、図１１
（ａ）、図１１（ｂ）に基づいて実施の形態４にかかる
液晶表示装置の構造を説明する。
【００５１】図１１（ｂ）において、ガラス基板１上に
遮光膜６０を形成する。図１１（ｂ）に図示しないが走
査線２も遮光膜６０と同じ層に形成されている。前記走
査線２は薄膜トランジスタ（ＴＦＴ）４のゲート電極と
しても機能する。この走査線２、遮光膜６０上にゲート
絶縁膜９を積層する。このゲート絶縁膜９上に信号線３
を、遮光膜６０と重なる位置に形成する。また、薄膜ト
ランジスタ（ＴＦＴ）４もゲート絶縁膜９上に形成され
る。前記薄膜トランジスタ（ＴＦＴ）４はチャネルエッ
チ型ＴＦＴ、チャネル保護膜型ＴＦＴのどちらを用いて
もよい。薄膜トランジスタ（ＴＦＴ）４のソース電極１
５、ドレイン電極１６も信号線３と同じ層に形成して、
さらに保護膜１０を積層する。続いて保護膜１０にコン
タクトホール１４を形成し、保護膜１０上に設けられた
駆動電極５と、ゲート絶縁膜９上に設けられた薄膜トラ
ンジスタ（ＴＦＴ）４のドレイン電極とをコンタクトホ
ール１４を介して接続する。
遮光膜６０を形成する。図１１（ｂ）に図示しないが走
査線２も遮光膜６０と同じ層に形成されている。前記走
査線２は薄膜トランジスタ（ＴＦＴ）４のゲート電極と
しても機能する。この走査線２、遮光膜６０上にゲート
絶縁膜９を積層する。このゲート絶縁膜９上に信号線３
を、遮光膜６０と重なる位置に形成する。また、薄膜ト
ランジスタ（ＴＦＴ）４もゲート絶縁膜９上に形成され
る。前記薄膜トランジスタ（ＴＦＴ）４はチャネルエッ
チ型ＴＦＴ、チャネル保護膜型ＴＦＴのどちらを用いて
もよい。薄膜トランジスタ（ＴＦＴ）４のソース電極１
５、ドレイン電極１６も信号線３と同じ層に形成して、
さらに保護膜１０を積層する。続いて保護膜１０にコン
タクトホール１４を形成し、保護膜１０上に設けられた
駆動電極５と、ゲート絶縁膜９上に設けられた薄膜トラ
ンジスタ（ＴＦＴ）４のドレイン電極とをコンタクトホ
ール１４を介して接続する。
【００５２】駆動電極５と同様に保護膜１０上に対向電
極６も形成される。対向電極６は遮光膜６０と重なるよ
うな位置において、ドレイン電極１６と保護膜１０を介
して重ねて設けられて、駆動電極５の電位を保持する蓄
積容量７を形成する。また、対向電極６は同じ層に設け
られた共通配線８と接続される。図１１（ａ）の画素の
両端部に破線が示されている。この破線は図１１（ｂ）
に示すガラス基板１上に設けられた遮光膜６０の図１１
（ａ）における位置を示している。この破線が示すよう
に両端の対向電極６は遮光膜６０に重なるように形成さ
れることにより、信号線３と対向電極６の間のスリット
４０（図１８（ａ）参照）を覆っていることが分かる。
極６も形成される。対向電極６は遮光膜６０と重なるよ
うな位置において、ドレイン電極１６と保護膜１０を介
して重ねて設けられて、駆動電極５の電位を保持する蓄
積容量７を形成する。また、対向電極６は同じ層に設け
られた共通配線８と接続される。図１１（ａ）の画素の
両端部に破線が示されている。この破線は図１１（ｂ）
に示すガラス基板１上に設けられた遮光膜６０の図１１
（ａ）における位置を示している。この破線が示すよう
に両端の対向電極６は遮光膜６０に重なるように形成さ
れることにより、信号線３と対向電極６の間のスリット
４０（図１８（ａ）参照）を覆っていることが分かる。
【００５３】実施の形態４では、駆動電極５と対向電極
６を保護膜１０上に形成したが、駆動電極５と信号線３
とをゲート絶縁膜９上に同時に形成し、窒化シリコン等
を用い保護膜を形成した後、対向電極６を形成してもよ
い。この場合駆動電極５と対向電極６は別層にて形成さ
れる。実施の形態４においては、遮光膜６０をガラス基
板１上に形成したことにより信号線３と対向電極６との
間のスリット４０（図示せず）からの光漏れが生じない
ので、対向基板３０のブラックマトリックス（ＢＭ）１
２の幅が細くできたり、ＢＭ１２で信号線３方向の遮光
を行わなくてもよくなる。従って、ブラックマトリック
ス１２を省くことができ、開口部を大きく取ることがで
きるようになった。
６を保護膜１０上に形成したが、駆動電極５と信号線３
とをゲート絶縁膜９上に同時に形成し、窒化シリコン等
を用い保護膜を形成した後、対向電極６を形成してもよ
い。この場合駆動電極５と対向電極６は別層にて形成さ
れる。実施の形態４においては、遮光膜６０をガラス基
板１上に形成したことにより信号線３と対向電極６との
間のスリット４０（図示せず）からの光漏れが生じない
ので、対向基板３０のブラックマトリックス（ＢＭ）１
２の幅が細くできたり、ＢＭ１２で信号線３方向の遮光
を行わなくてもよくなる。従って、ブラックマトリック
ス１２を省くことができ、開口部を大きく取ることがで
きるようになった。
【００５４】また、液晶表示装置はＴＦＴアレイ基板と
カラーフィルタ付きの対向基板とを重ねて組み合わせ、
これらの基板間に液晶１１を封入し、駆動回路を接続し
て製造される。しかし、ＴＦＴアレイ基板と対向基板と
を重ね合わせる工程で重ね合わせ誤差が生じることがあ
り、ブラックマトリックスはＴＦＴアレイ基板２０のス
リット４０からの漏れ光を確実に遮光できるように、前
記重ね合わせ誤差を考慮して遮光領域を大きく取らねば
ならなかった（図１８（ａ）参照）。そこで、遮光膜６
０をＴＦＴアレイ基板２０に設けることで、スリット等
漏れ光の透過部を確実に遮光することができ、ＴＦＴア
レイ基板と対向基板との重ね合わせ誤差を考慮する必要
がなくなった。従って、ブラックマトリックス１２を必
要最小限のサイズにまとめることができ、開口部を大き
くすることができる。
カラーフィルタ付きの対向基板とを重ねて組み合わせ、
これらの基板間に液晶１１を封入し、駆動回路を接続し
て製造される。しかし、ＴＦＴアレイ基板と対向基板と
を重ね合わせる工程で重ね合わせ誤差が生じることがあ
り、ブラックマトリックスはＴＦＴアレイ基板２０のス
リット４０からの漏れ光を確実に遮光できるように、前
記重ね合わせ誤差を考慮して遮光領域を大きく取らねば
ならなかった（図１８（ａ）参照）。そこで、遮光膜６
０をＴＦＴアレイ基板２０に設けることで、スリット等
漏れ光の透過部を確実に遮光することができ、ＴＦＴア
レイ基板と対向基板との重ね合わせ誤差を考慮する必要
がなくなった。従って、ブラックマトリックス１２を必
要最小限のサイズにまとめることができ、開口部を大き
くすることができる。
【００５５】また、実施の形態４にかかるＩＰＳ型液晶
表示装置は、実施の形態１にかかるＩＰＳ型液晶表示装
置と同様、駆動電極５と対向電極６を液晶に近い層に設
けたので、効率的に液晶を駆動でき、電極間の間隔を広
げたりすることができるので、開口率を改善できるとい
う効果がある。
表示装置は、実施の形態１にかかるＩＰＳ型液晶表示装
置と同様、駆動電極５と対向電極６を液晶に近い層に設
けたので、効率的に液晶を駆動でき、電極間の間隔を広
げたりすることができるので、開口率を改善できるとい
う効果がある。
【００５６】実施の形態５．図１２は、実施の形態５に
かかるＩＰＳ型液晶表示装置の一画素の構造を模式的に
示したもので、図１２（ａ）はその平面図、図１２
（ｂ）は図１２（ａ）のＡ−Ａ′での断面図である。図
において、１はガラス基板、２は走査線、３は信号線、
４は薄膜トランジスタ（ＴＦＴ）、５は駆動電極、６は
対向電極、７は保持容量形成用電極、８は共通配線、９
はゲート絶縁膜、１０は保護膜、１１は液晶、１２はブ
ラックマトリックス、１４はコンタクトホール、１５は
トランジスタのソース電極、１６はトランジスタのドレ
イン電極である。また、２０はアレイ基板（ガラス基板
１、信号線３、駆動電極５、対向電極６等で構成されて
いる）、３０はアレイ基板２０に対向して配置された表
示画面となる対向基板である。
かかるＩＰＳ型液晶表示装置の一画素の構造を模式的に
示したもので、図１２（ａ）はその平面図、図１２
（ｂ）は図１２（ａ）のＡ−Ａ′での断面図である。図
において、１はガラス基板、２は走査線、３は信号線、
４は薄膜トランジスタ（ＴＦＴ）、５は駆動電極、６は
対向電極、７は保持容量形成用電極、８は共通配線、９
はゲート絶縁膜、１０は保護膜、１１は液晶、１２はブ
ラックマトリックス、１４はコンタクトホール、１５は
トランジスタのソース電極、１６はトランジスタのドレ
イン電極である。また、２０はアレイ基板（ガラス基板
１、信号線３、駆動電極５、対向電極６等で構成されて
いる）、３０はアレイ基板２０に対向して配置された表
示画面となる対向基板である。
【００５７】実施の形態５は、実施の形態１と同様に駆
動電極５および対向電極６を信号線３よりも上層に形成
し、さらに信号線３を覆うように対向電極６を形成する
ことにより、信号線３からの漏れ電界の影響を受けにく
くすると共に信号線３と対向電極６の間のスリット４０
（図１８（ａ）参照）からの漏れ光が生じないように構
成したことを特徴とするものである。また、図１３は、
信号線３を覆うように形成した駆動電極５と、この駆動
電極５と同じ層に形成された対向電極６との間に発生す
る電位の変化をシミュレートした結果を示す図である。
なお、図１３は、相対透過率５０％の中間調に白ウイン
ドウを表示したとき、ウインドウ部上部または下部にお
ける電位を計算したものである。
動電極５および対向電極６を信号線３よりも上層に形成
し、さらに信号線３を覆うように対向電極６を形成する
ことにより、信号線３からの漏れ電界の影響を受けにく
くすると共に信号線３と対向電極６の間のスリット４０
（図１８（ａ）参照）からの漏れ光が生じないように構
成したことを特徴とするものである。また、図１３は、
信号線３を覆うように形成した駆動電極５と、この駆動
電極５と同じ層に形成された対向電極６との間に発生す
る電位の変化をシミュレートした結果を示す図である。
なお、図１３は、相対透過率５０％の中間調に白ウイン
ドウを表示したとき、ウインドウ部上部または下部にお
ける電位を計算したものである。
【００５８】信号線３よりも下層に駆動電極５と対向電
極６を有する従来のＩＰＳ型液晶表示装置のＴＦＴアレ
イ基板における電位分布を示す図２１と図１３とを比較
すると、図１３では、信号線３と対向電極６との電位差
より発生する電界が、信号線３を覆うように上部に配置
されている対向電極６により遮蔽されているので、開口
部５０の信号線３に近い領域と信号線３より離れた領域
の電位分布はほぼ対称であることがわかる。
極６を有する従来のＩＰＳ型液晶表示装置のＴＦＴアレ
イ基板における電位分布を示す図２１と図１３とを比較
すると、図１３では、信号線３と対向電極６との電位差
より発生する電界が、信号線３を覆うように上部に配置
されている対向電極６により遮蔽されているので、開口
部５０の信号線３に近い領域と信号線３より離れた領域
の電位分布はほぼ対称であることがわかる。
【００５９】このように、実施の形態５にかかるＩＰＳ
型液晶表示装置のＴＦＴアレイ基板２０は、駆動電極５
および対向電極６を信号線３よりも上層に設け、かつ信
号線３を覆うように対向電極６を形成したことにより、
信号線３と対向電極６との間に発生する電界の、駆動電
極５と対向電極６との間に発生する電界に対する影響を
大幅に軽減できるので、開口部５０端部の対向電極６を
信号線３にさらに近づけることができ、開口部５０の総
面積を広くすることが可能になる。
型液晶表示装置のＴＦＴアレイ基板２０は、駆動電極５
および対向電極６を信号線３よりも上層に設け、かつ信
号線３を覆うように対向電極６を形成したことにより、
信号線３と対向電極６との間に発生する電界の、駆動電
極５と対向電極６との間に発生する電界に対する影響を
大幅に軽減できるので、開口部５０端部の対向電極６を
信号線３にさらに近づけることができ、開口部５０の総
面積を広くすることが可能になる。
【００６０】また、対向電極６は信号線３を覆うように
形成されているので、漏れ光の遮光も確実にでき、ブラ
ックマトリックス１２をなくすことも可能になる。従っ
て、開口部５０の面積を広げることができるので、高輝
度な液晶表示装置を提供することが可能になり、また、
ブラックマトリックス１２を設ける工程も削減できるの
で生産性が改善され、かつ低コストで液晶表示装置が製
造できるようになった。さらに、実施の形態１と同様、
駆動電極５と対向電極６は液晶に近い層に形成されるの
で、液晶を効率的に駆動でき、電極間の間隔を広げるこ
とができ、開口率も改善される。
形成されているので、漏れ光の遮光も確実にでき、ブラ
ックマトリックス１２をなくすことも可能になる。従っ
て、開口部５０の面積を広げることができるので、高輝
度な液晶表示装置を提供することが可能になり、また、
ブラックマトリックス１２を設ける工程も削減できるの
で生産性が改善され、かつ低コストで液晶表示装置が製
造できるようになった。さらに、実施の形態１と同様、
駆動電極５と対向電極６は液晶に近い層に形成されるの
で、液晶を効率的に駆動でき、電極間の間隔を広げるこ
とができ、開口率も改善される。
【００６１】実施の形態６．図１４は、実施の形態６に
かかるＩＰＳ型液晶表示装置の一画素の構造を模式的に
示したもので、図１４（ａ）はその平面図、図１４
（ｂ）は図１４（ａ）のＡ−Ａでの断面図である。な
お、図１４に示す実施の形態６にかかるＩＰＳ型液晶表
示装置の画素の構成は、基本的には図１２に示す実施の
形態５にかかるＩＰＳ型液晶表示装置の画素の構成と同
様であるので説明は省略する。実施の形態５では、信号
線３を完全に覆う構造の対向電極６を設けた場合を示し
たが、図１４に示す実施の形態６にかかるＩＰＳ型液晶
表示装置の画素の対向電極６のように、信号線３の一部
を覆う構造の対向電極６を用いてもよい。
かかるＩＰＳ型液晶表示装置の一画素の構造を模式的に
示したもので、図１４（ａ）はその平面図、図１４
（ｂ）は図１４（ａ）のＡ−Ａでの断面図である。な
お、図１４に示す実施の形態６にかかるＩＰＳ型液晶表
示装置の画素の構成は、基本的には図１２に示す実施の
形態５にかかるＩＰＳ型液晶表示装置の画素の構成と同
様であるので説明は省略する。実施の形態５では、信号
線３を完全に覆う構造の対向電極６を設けた場合を示し
たが、図１４に示す実施の形態６にかかるＩＰＳ型液晶
表示装置の画素の対向電極６のように、信号線３の一部
を覆う構造の対向電極６を用いてもよい。
【００６２】実施の形態６によれば、対向電極６を信号
線３の一部を覆うように形成しているので、信号線３と
対向電極６との電位差により発生する電界が駆動電極５
と対向電極６の間の電界に及ぼす影響を軽減することが
できるとともに、信号線３と対向電極６との間のスリッ
ト４０を透過する漏れ光の遮光も行うことができるの
で、ブラックマトリックス１２の幅を細くしたり、ブラ
ックマトリックス１２をなくすことも可能になり、開口
部の広い高輝度な液晶表示装置を実現できる。また、ブ
ラックマトリックス１２をなくすことで、ブラックマト
リックス１２を設ける工程を減らすことができるので生
産性も向上する。また、信号線３と対向電極６の重なる
面積が小さくなるので信号線３と対向電極６の間の短絡
欠陥の発生を少なくすることがわかる。さらに、信号線
３と対向電極６の重なる面積が小さくなるので、信号線
３と対向電極６との間の容量を小さくでき、配線の負荷
が減少し駆動が容易となる。
線３の一部を覆うように形成しているので、信号線３と
対向電極６との電位差により発生する電界が駆動電極５
と対向電極６の間の電界に及ぼす影響を軽減することが
できるとともに、信号線３と対向電極６との間のスリッ
ト４０を透過する漏れ光の遮光も行うことができるの
で、ブラックマトリックス１２の幅を細くしたり、ブラ
ックマトリックス１２をなくすことも可能になり、開口
部の広い高輝度な液晶表示装置を実現できる。また、ブ
ラックマトリックス１２をなくすことで、ブラックマト
リックス１２を設ける工程を減らすことができるので生
産性も向上する。また、信号線３と対向電極６の重なる
面積が小さくなるので信号線３と対向電極６の間の短絡
欠陥の発生を少なくすることがわかる。さらに、信号線
３と対向電極６の重なる面積が小さくなるので、信号線
３と対向電極６との間の容量を小さくでき、配線の負荷
が減少し駆動が容易となる。
【００６３】実施の形態７．図１５は、実施の形態７に
かかるＩＰＳ型液晶表示装置の一画素の構造を模式的に
示したもので、図１２（ａ）はその平面図、図１２
（ｂ）は図１２（ａ）のＡ−Ａ′での断面図である。な
お、図１５に示す実施の形態７にかかるＩＰＳ型液晶表
示装置の画素の構成は、図１４に示す実施の形態５にか
かるＩＰＳ型液晶表示装置の画素の構成と同様であるの
で、説明は省略する。実施の形態７は、図１４に示すよ
うに例えば実施の形態６による液晶表示装置の画素構造
において、走査線２の上まで対向電極６を拡大して形成
し、前記対向電極６を用いて、この画素と隣接する他の
画素の対向電極６を接続したことを特徴とするものであ
る。
かかるＩＰＳ型液晶表示装置の一画素の構造を模式的に
示したもので、図１２（ａ）はその平面図、図１２
（ｂ）は図１２（ａ）のＡ−Ａ′での断面図である。な
お、図１５に示す実施の形態７にかかるＩＰＳ型液晶表
示装置の画素の構成は、図１４に示す実施の形態５にか
かるＩＰＳ型液晶表示装置の画素の構成と同様であるの
で、説明は省略する。実施の形態７は、図１４に示すよ
うに例えば実施の形態６による液晶表示装置の画素構造
において、走査線２の上まで対向電極６を拡大して形成
し、前記対向電極６を用いて、この画素と隣接する他の
画素の対向電極６を接続したことを特徴とするものであ
る。
【００６４】このような構造を用いることにより対向電
極６の幅を太くなり、対向電極６の抵抗が下がり負荷が
低減されるので駆動が容易となる。また、共通配線８に
断線が生じても走査線２上の対向電極６から電位が供給
されるので、表示上の不良とならない。従って製品の信
頼性が高められる。なお、実施の形態７による対向電極
６の構造は、実施の形態７のみならず他の実施の形態に
も適用することは可能であり、同様の効果を奏すること
はいうまでもない。
極６の幅を太くなり、対向電極６の抵抗が下がり負荷が
低減されるので駆動が容易となる。また、共通配線８に
断線が生じても走査線２上の対向電極６から電位が供給
されるので、表示上の不良とならない。従って製品の信
頼性が高められる。なお、実施の形態７による対向電極
６の構造は、実施の形態７のみならず他の実施の形態に
も適用することは可能であり、同様の効果を奏すること
はいうまでもない。
【００６５】実施の形態８．図１６は、本発明の実施の
形態８にかかる液晶表示装置の一画素中の保持容量部の
断面構造を模式的に示したものである。図において、１
７はガラス基板１の上に形成された保持容量増加のため
の電極、１６は薄膜トランジスタ（ＴＦＴ）のドレイン
電極であり、図に示すように実施の形態８にかかる液晶
表示装置の保持容量部は、保持容量増加のための電極１
７がゲート絶縁膜９を介して薄膜トランジスタ（ＴＦ
Ｔ）のドレイン電極１６とは別層（例えば、走査線２の
層）に重ねて積層して形成されている。このように、保
持容量部の電極を積層構造とすることにより、保持容量
を形成するための電極の面積を小さくすることが可能と
なるので、その結果画素の開口部５０（図示せず）を広
くすることができる。
形態８にかかる液晶表示装置の一画素中の保持容量部の
断面構造を模式的に示したものである。図において、１
７はガラス基板１の上に形成された保持容量増加のため
の電極、１６は薄膜トランジスタ（ＴＦＴ）のドレイン
電極であり、図に示すように実施の形態８にかかる液晶
表示装置の保持容量部は、保持容量増加のための電極１
７がゲート絶縁膜９を介して薄膜トランジスタ（ＴＦ
Ｔ）のドレイン電極１６とは別層（例えば、走査線２の
層）に重ねて積層して形成されている。このように、保
持容量部の電極を積層構造とすることにより、保持容量
を形成するための電極の面積を小さくすることが可能と
なるので、その結果画素の開口部５０（図示せず）を広
くすることができる。
【００６６】実施の形態９．図１７は、実施の形態９に
かかるＴＦＴアレイ基板のプロセスフローを示す図であ
る。図１７において、１はガラス基板、２は走査線、３
は信号線、４は薄膜トランジスタ（ＴＦＴ）、５は駆動
電極、６は対向電極、８は共通配線、９はゲート絶縁
膜、１０は保護膜、１４はコンタクトホール、１５はト
ランジスタのソース電極、１６はトランジスタのドレイ
ン電極、１９は第二の保護膜である。また、アレイ基板
２０は、ガラス基板１、信号線３、駆動電極５、対向電
極６等で構成されている。
かかるＴＦＴアレイ基板のプロセスフローを示す図であ
る。図１７において、１はガラス基板、２は走査線、３
は信号線、４は薄膜トランジスタ（ＴＦＴ）、５は駆動
電極、６は対向電極、８は共通配線、９はゲート絶縁
膜、１０は保護膜、１４はコンタクトホール、１５はト
ランジスタのソース電極、１６はトランジスタのドレイ
ン電極、１９は第二の保護膜である。また、アレイ基板
２０は、ガラス基板１、信号線３、駆動電極５、対向電
極６等で構成されている。
【００６７】実施の形態９では、図４から図６に示すＴ
ＦＴアレイ基板に第二の保護膜１９を形成したものであ
る。従って、実施の形態９にかかる液晶表示装置の一画
素の構造は実施の形態１と同様である。以下、実施の形
態９にかかる液晶表示装置の製造方法について説明す
る。実施の形態９におけるＴＦＴアレイ基板のプロセス
フローは、対向電極６の形成工程まで実施の形態１と同
様である。実施の形態９では対向電極６の上層に第二の
保護膜１９を形成するところに特徴がある。
ＦＴアレイ基板に第二の保護膜１９を形成したものであ
る。従って、実施の形態９にかかる液晶表示装置の一画
素の構造は実施の形態１と同様である。以下、実施の形
態９にかかる液晶表示装置の製造方法について説明す
る。実施の形態９におけるＴＦＴアレイ基板のプロセス
フローは、対向電極６の形成工程まで実施の形態１と同
様である。実施の形態９では対向電極６の上層に第二の
保護膜１９を形成するところに特徴がある。
【００６８】駆動電極５と対向電極６の間に第二の保護
膜１９が形成されることにより、異物による上記駆動電
極５と対向電極６の短絡を防ぐことができ歩留まりが向
上する。また駆動電極５及び対向電極６による段差を平
坦にすることが出来るので、液晶の配向に必要なラビン
グ処理が均一にかかり配向乱れが少ない高品位の液晶表
示装置を実現することが出来る。
膜１９が形成されることにより、異物による上記駆動電
極５と対向電極６の短絡を防ぐことができ歩留まりが向
上する。また駆動電極５及び対向電極６による段差を平
坦にすることが出来るので、液晶の配向に必要なラビン
グ処理が均一にかかり配向乱れが少ない高品位の液晶表
示装置を実現することが出来る。
【００６９】
【発明の効果】この発明にかかる面内スイッチング型液
晶表示装置によれば、駆動電極および対向電極を信号線
とは異なる液晶に近い層に形成したので、駆動電極およ
び対向電極は液晶に近い層に形成され、より効率的に液
晶を駆動できる。従って駆動電極および対向電極間の間
隔を広げることが可能になり、開口率が改善された。
晶表示装置によれば、駆動電極および対向電極を信号線
とは異なる液晶に近い層に形成したので、駆動電極およ
び対向電極は液晶に近い層に形成され、より効率的に液
晶を駆動できる。従って駆動電極および対向電極間の間
隔を広げることが可能になり、開口率が改善された。
【００７０】また、この発明にかかる面内スイッチング
型液晶表示装置によれば、駆動電極と対向電極のうち、
少なくとも対向電極は信号線の形成されている層とは異
なる液晶に近い層に形成したので、信号線と対向電極の
電位差より発生する電界の及ぼす影響も抑制できる。
型液晶表示装置によれば、駆動電極と対向電極のうち、
少なくとも対向電極は信号線の形成されている層とは異
なる液晶に近い層に形成したので、信号線と対向電極の
電位差より発生する電界の及ぼす影響も抑制できる。
【００７１】また、この発明にかかる面内スイッチング
型液晶表示装置によれば、対向電極を信号線の一部また
は全部を覆うように形成したので、信号線と対向電極の
電位差より発生する電界が、開口部の駆動電極と対向電
極の間に発生する電界に影響し、画質を悪化させる表示
上の問題が発生するのを抑制できる。従って、高画質な
液晶表示が可能となるとともに、バックライトを光源と
する信号線と対向電極の間からの漏れ光も確実に遮光で
きるので、ブラックマトリックスをなくすことができ、
開口率が改善される。
型液晶表示装置によれば、対向電極を信号線の一部また
は全部を覆うように形成したので、信号線と対向電極の
電位差より発生する電界が、開口部の駆動電極と対向電
極の間に発生する電界に影響し、画質を悪化させる表示
上の問題が発生するのを抑制できる。従って、高画質な
液晶表示が可能となるとともに、バックライトを光源と
する信号線と対向電極の間からの漏れ光も確実に遮光で
きるので、ブラックマトリックスをなくすことができ、
開口率が改善される。
【００７２】また、この発明にかかる面内スイッチング
型液晶表示装置によれば、少なくとも対向電極を走査線
とは異なる層に設け、前記走査線の一部または全部を覆
うように形成したので、この対向電極を用いて他の画素
の対向電極と接続することができるようになり、開口部
の面積を減少させずに対向電極の幅を太くできる。従っ
て対向電極の抵抗を下げ、配線の負荷を軽減することが
できる。また、共通配線に断線が生じても走査線上の対
向電極から電位が供給されるので、表示上の不良の発生
を抑制して信頼性を高めることができる。
型液晶表示装置によれば、少なくとも対向電極を走査線
とは異なる層に設け、前記走査線の一部または全部を覆
うように形成したので、この対向電極を用いて他の画素
の対向電極と接続することができるようになり、開口部
の面積を減少させずに対向電極の幅を太くできる。従っ
て対向電極の抵抗を下げ、配線の負荷を軽減することが
できる。また、共通配線に断線が生じても走査線上の対
向電極から電位が供給されるので、表示上の不良の発生
を抑制して信頼性を高めることができる。
【００７３】また、この発明にかかる面内スイッチング
型液晶表示装置によれば、共通配線と走査線を同じ層に
設け、かつ信号線を前記共通配線および走査線よりも対
向基板に近い層に設けたので、段差部において発生する
不良を抑制できる。
型液晶表示装置によれば、共通配線と走査線を同じ層に
設け、かつ信号線を前記共通配線および走査線よりも対
向基板に近い層に設けたので、段差部において発生する
不良を抑制できる。
【００７４】また、この発明にかかる面内スイッチング
型液晶表示装置によれば、ＴＦＴアレイ基板と液晶とが
接する表面がほぼ平坦形状に形成された保護膜を備えた
ので、表示画面全体にわたってアレイ基板の表面と対向
基板との間のギャップを精度よく均一に構成すること
や、液晶の配向に必要なラビング処理が均一にかかり配
向乱れを少なくすることが可能となり、画面全体にわた
って輝度むらの少ない液晶表示装置を実現することが出
来る。また、保護膜の段差部におけるクラック等による
不良発生率も小さくなり歩留まりが改善されるという効
果がある。
型液晶表示装置によれば、ＴＦＴアレイ基板と液晶とが
接する表面がほぼ平坦形状に形成された保護膜を備えた
ので、表示画面全体にわたってアレイ基板の表面と対向
基板との間のギャップを精度よく均一に構成すること
や、液晶の配向に必要なラビング処理が均一にかかり配
向乱れを少なくすることが可能となり、画面全体にわた
って輝度むらの少ない液晶表示装置を実現することが出
来る。また、保護膜の段差部におけるクラック等による
不良発生率も小さくなり歩留まりが改善されるという効
果がある。
【００７５】また、この発明にかかる面内スイッチング
型液晶表示装置によれば、信号線および対向電極と重ね
合わさるように形成された遮光手段を有するＴＦＴアレ
イ基板を設けたので、スリットを透過する漏れ光を遮光
することが可能になり、対向基板に設けられていたブラ
ックマトリックスは不要になった。また、遮光手段のサ
イズを決める際、ＴＦＴアレイ基板と対向基板を重ね合
わせる際の重ね合わせ誤差を考慮せずに済むようになっ
たので、遮光手段のサイズを必要最小限の大きさにする
ことができ、開口率を改善できた。
型液晶表示装置によれば、信号線および対向電極と重ね
合わさるように形成された遮光手段を有するＴＦＴアレ
イ基板を設けたので、スリットを透過する漏れ光を遮光
することが可能になり、対向基板に設けられていたブラ
ックマトリックスは不要になった。また、遮光手段のサ
イズを決める際、ＴＦＴアレイ基板と対向基板を重ね合
わせる際の重ね合わせ誤差を考慮せずに済むようになっ
たので、遮光手段のサイズを必要最小限の大きさにする
ことができ、開口率を改善できた。
【００７６】また、この発明にかかる面内スイッチング
型液晶表示装置によれば、薄膜トランジスタと、駆動電
極と、保持容量増加増加電極とを層を異にして重畳する
ように形成したＴＦＴアレイ基板を有するので、保持容
量を形成するための電極の面積を小さくすることが可能
となり、その分画素の開口部を広くすることができ、高
輝度な液晶表示装置を実現できるという効果がある。
型液晶表示装置によれば、薄膜トランジスタと、駆動電
極と、保持容量増加増加電極とを層を異にして重畳する
ように形成したＴＦＴアレイ基板を有するので、保持容
量を形成するための電極の面積を小さくすることが可能
となり、その分画素の開口部を広くすることができ、高
輝度な液晶表示装置を実現できるという効果がある。
【図１】 この発明の実施の形態１にかかる面内スイッ
チング型液晶表示装置の一画素の構造を示す断面図であ
る。
チング型液晶表示装置の一画素の構造を示す断面図であ
る。
【図２】 この発明の実施の形態１にかかる面内スイッ
チング型液晶表示装置の一画素の構造を示す平面図であ
る。
チング型液晶表示装置の一画素の構造を示す平面図であ
る。
【図３】 この発明の実施の形態１にかかる面内スイッ
チング型液晶表示装置の一画素の構造を示す平面図およ
び断面図である。
チング型液晶表示装置の一画素の構造を示す平面図およ
び断面図である。
【図４】 この発明の実施の形態１にかかる面内スイッ
チング型液晶表示装置のＴＦＴアレイ基板のプロセスフ
ローを示す図である。
チング型液晶表示装置のＴＦＴアレイ基板のプロセスフ
ローを示す図である。
【図５】 この発明の実施の形態１にかかる面内スイッ
チング型液晶表示装置のＴＦＴアレイ基板のプロセスフ
ローを示す図である。
チング型液晶表示装置のＴＦＴアレイ基板のプロセスフ
ローを示す図である。
【図６】 この発明の実施の形態１にかかる面内スイッ
チング型液晶表示装置のＴＦＴアレイ基板のプロセスフ
ローを示す図である。
チング型液晶表示装置のＴＦＴアレイ基板のプロセスフ
ローを示す図である。
【図７】 この発明の実施の形態２にかかる面内スイッ
チング型液晶表示装置の一画素の構造を示す平面図およ
び断面図である。
チング型液晶表示装置の一画素の構造を示す平面図およ
び断面図である。
【図８】 この発明の実施の形態２にかかる面内スイッ
チング型液晶表示装置のＴＦＴアレイ基板のプロセスフ
ローを示す図である。
チング型液晶表示装置のＴＦＴアレイ基板のプロセスフ
ローを示す図である。
【図９】 この発明の実施の形態３にかかる面内スイッ
チング型液晶表示装置の一画素の構造を示す平面図およ
び断面図である。
チング型液晶表示装置の一画素の構造を示す平面図およ
び断面図である。
【図１０】 この発明の実施の形態３にかかる面内スイ
ッチング型液晶表示装置のＴＦＴアレイ基板のプロセス
フローを示す断面図である。
ッチング型液晶表示装置のＴＦＴアレイ基板のプロセス
フローを示す断面図である。
【図１１】 この発明の実施の形態４にかかる面内スイ
ッチング型液晶表示装置の一画素の構造を示す平面図お
よび断面図である。
ッチング型液晶表示装置の一画素の構造を示す平面図お
よび断面図である。
【図１２】 この発明の実施の形態５にかかる面内スイ
ッチング型液晶表示装置の一画素の構造を示す平面図お
よび断面図である。
ッチング型液晶表示装置の一画素の構造を示す平面図お
よび断面図である。
【図１３】 駆動電極および対向電極が信号線より上層
にあるときの電位分布を示す図である。
にあるときの電位分布を示す図である。
【図１４】 この発明の実施の形態６にかかる面内スイ
ッチング型液晶表示装置の一画素の構造を示す平面図お
よび断面図である。
ッチング型液晶表示装置の一画素の構造を示す平面図お
よび断面図である。
【図１５】 この発明の実施の形態７にかかる面内スイ
ッチング型液晶表示装置の一画素の構造を示す平面図お
よび断面図である。
ッチング型液晶表示装置の一画素の構造を示す平面図お
よび断面図である。
【図１６】 この発明の実施の形態８にかかる面内スイ
ッチング型液晶表示装置の一画素の構造を示す断面図で
ある。
ッチング型液晶表示装置の一画素の構造を示す断面図で
ある。
【図１７】 この発明の実施の形態９にかかる面内スイ
ッチング型液晶表示装置のＴＦＴアレイ基板のプロセス
フローを示す図である。
ッチング型液晶表示装置のＴＦＴアレイ基板のプロセス
フローを示す図である。
【図１８】 従来の面内スイッチング型液晶表示装置の
一画素の構造を示す平面図および断面図である。
一画素の構造を示す平面図および断面図である。
【図１９】 従来の面内スイッチング型液晶表示装置の
一画素の等価回路を示す図である。
一画素の等価回路を示す図である。
【図２０】 従来の面内スイッチング型液晶表示装置の
構成を示す構成図である。
構成を示す構成図である。
【図２１】 駆動電極および対向電極が信号線より下層
にあるときの電位分布を示す図である。
にあるときの電位分布を示す図である。
【図２２】 クロストークを示す図である。
１ ガラス基板 ２ 走査線 ３ 信号線 ４ 薄膜トランジスタ（ＴＦＴ） ５ 駆動電極 ６ 対
向電極 ７ 保持容量形成用電極 ８ 共通配線 ９ ゲート絶縁
膜 １０ 保護膜 １１ 液晶 １２ ブラックマトリ
ックス（ＢＭ） １３ 保持容量 １４ コンタクトホール １５ ソース電極 １６ ドレイン電極 １７保持容量増加のための電極 １８ スルーホール １９ 第二の保護膜 ２０ アレイ基板 ２１ チ
ャネル保護膜 ３０ 対向基板 ４０ スリット ５０ 開口部
６０ 遮光膜
向電極 ７ 保持容量形成用電極 ８ 共通配線 ９ ゲート絶縁
膜 １０ 保護膜 １１ 液晶 １２ ブラックマトリ
ックス（ＢＭ） １３ 保持容量 １４ コンタクトホール １５ ソース電極 １６ ドレイン電極 １７保持容量増加のための電極 １８ スルーホール １９ 第二の保護膜 ２０ アレイ基板 ２１ チ
ャネル保護膜 ３０ 対向基板 ４０ スリット ５０ 開口部
６０ 遮光膜
【手続補正書】
【提出日】平成１０年６月９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の詳細な説明
【補正方法】変更
【補正内容】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、アレイ基板に対
して平行な電界を発生して液晶を駆動する面内スイッチ
ング型（In Plain Switching型：以後、ＩＰＳ型と略
す）液晶表示装置に係わり、更に詳しくは信号線からの
漏れ電界の影響を軽減し、遮光領域を減らすことにより
開口率を高めた高輝度な液晶表示装置の構造に関する。
して平行な電界を発生して液晶を駆動する面内スイッチ
ング型（In Plain Switching型：以後、ＩＰＳ型と略
す）液晶表示装置に係わり、更に詳しくは信号線からの
漏れ電界の影響を軽減し、遮光領域を減らすことにより
開口率を高めた高輝度な液晶表示装置の構造に関する。
【０００２】
【従来の技術】アクティブマトリックス型の液晶表示装
置において、液晶に印加する電界の方向をアレイ基板に
対して平行な方向とする面内スイッチング方式（すなわ
ちＩＰＳ方式）が主に広視野角を得る手法として用いら
れている（例えば、特開平 8-254712号公報参照）。こ
の方式を採用すると、視角方向を変化させた際のコント
ラストの変化や階調レベルの反転がほとんど無くなるこ
とが明らかにされている(例えば、M.Oh-e,他,Asia Disp
lay ■95,pp.577-580参照）。
置において、液晶に印加する電界の方向をアレイ基板に
対して平行な方向とする面内スイッチング方式（すなわ
ちＩＰＳ方式）が主に広視野角を得る手法として用いら
れている（例えば、特開平 8-254712号公報参照）。こ
の方式を採用すると、視角方向を変化させた際のコント
ラストの変化や階調レベルの反転がほとんど無くなるこ
とが明らかにされている(例えば、M.Oh-e,他,Asia Disp
lay ■95,pp.577-580参照）。
【０００３】図１８は、従来のＩＰＳ型液晶表示装置の
一画素の構造を模式的に示したものであり、図１８
（ａ）はその平面図、図１８（ｂ）は図１８（ａ）のＡ
−Ａ′での断面図である。図１９は、ＩＰＳ型液晶表示
装置の画素電極を構成する一画素の等価回路であり、図
２０はＩＰＳ型液晶表示装置の回路を説明する回路構成
図である。図１８において、１はガラス基板、２は走査
線、３は信号線、４は薄膜トランジスタ（ＴＦＴ）、５
は駆動電極、６は対向電極、７は保持容量形成用電極、
８は共通配線、９はゲート絶縁膜、１０は保護膜、１１
は液晶、１２はブラックマトリックス（ＢＭ）、１４は
コンタクトホール、１５はソース電極、１６はドレイン
電極である。また、２０はアレイ基板（ガラス基板１、
信号線３、駆動電極５、対向電極６等で構成されてい
る）、３０はアレイ基板２０に対向して配置された対向
基板、４０は信号線３と対向電極６の間の隙間であるス
リット、５０は開口部である。図１９、図２０において
図１８と同一符号は図１８と同一あるいは相当のものを
表す。
一画素の構造を模式的に示したものであり、図１８
（ａ）はその平面図、図１８（ｂ）は図１８（ａ）のＡ
−Ａ′での断面図である。図１９は、ＩＰＳ型液晶表示
装置の画素電極を構成する一画素の等価回路であり、図
２０はＩＰＳ型液晶表示装置の回路を説明する回路構成
図である。図１８において、１はガラス基板、２は走査
線、３は信号線、４は薄膜トランジスタ（ＴＦＴ）、５
は駆動電極、６は対向電極、７は保持容量形成用電極、
８は共通配線、９はゲート絶縁膜、１０は保護膜、１１
は液晶、１２はブラックマトリックス（ＢＭ）、１４は
コンタクトホール、１５はソース電極、１６はドレイン
電極である。また、２０はアレイ基板（ガラス基板１、
信号線３、駆動電極５、対向電極６等で構成されてい
る）、３０はアレイ基板２０に対向して配置された対向
基板、４０は信号線３と対向電極６の間の隙間であるス
リット、５０は開口部である。図１９、図２０において
図１８と同一符号は図１８と同一あるいは相当のものを
表す。
【０００４】図１８、図１９、図２０に基づいて従来の
ＩＰＳ型液晶表示装置の概略の構成と動作について説明
する。図２０において、走査線駆動回路と接続された走
査線２と信号線駆動回路と接続された信号線３がほぼ直
角に交差することにより、走査線２と信号線３とにより
囲まれる複数の格子状の画素ができる。この格子状の画
素を形成する走査線と信号線との各交点に薄膜トランジ
スタ（ＴＦＴ Thin-Film-Transistor）が設けられてい
る。
ＩＰＳ型液晶表示装置の概略の構成と動作について説明
する。図２０において、走査線駆動回路と接続された走
査線２と信号線駆動回路と接続された信号線３がほぼ直
角に交差することにより、走査線２と信号線３とにより
囲まれる複数の格子状の画素ができる。この格子状の画
素を形成する走査線と信号線との各交点に薄膜トランジ
スタ（ＴＦＴ Thin-Film-Transistor）が設けられてい
る。
【０００５】この状態を等価回路で示したのが図１９で
ある。薄膜トランジスタ（ＴＦＴ）４は、ゲート電極、
ソース電極１５、ドレイン電極１６の３つの電極を持つ
半導体素子で、ゲート電極は走査線駆動回路から伸びる
走査線２と接続され、ソース電極１５は信号線駆動回路
と接続された信号線３と接続される。残るドレイン電極
１６は駆動電極５と接続され、対向電極６との間に生じ
る電界により液晶を駆動する。１３は駆動電極５、対向
電極６の間で電荷を保持する保持容量である。次に図１
８（ａ）と図１８（ｂ）に基づいて一画素の構造につい
て説明する。走査線２と信号線３とが交差して形成され
る画素には、液晶層を駆動する駆動電極５および対向電
極６と、薄膜トランジスタ（ＴＦＴ）４が設けられる。
薄膜トランジスタ（ＴＦＴ）４には３つ電極があり、図
２０に示した走査線駆動回路と接続された走査線２は、
前記薄膜トランジスタ（ＴＦＴ）４のゲート電極と接続
され、走査線駆動回路が出力する走査信号を薄膜トラン
ジスタ（ＴＦＴ）４のゲート電極に印加する。
ある。薄膜トランジスタ（ＴＦＴ）４は、ゲート電極、
ソース電極１５、ドレイン電極１６の３つの電極を持つ
半導体素子で、ゲート電極は走査線駆動回路から伸びる
走査線２と接続され、ソース電極１５は信号線駆動回路
と接続された信号線３と接続される。残るドレイン電極
１６は駆動電極５と接続され、対向電極６との間に生じ
る電界により液晶を駆動する。１３は駆動電極５、対向
電極６の間で電荷を保持する保持容量である。次に図１
８（ａ）と図１８（ｂ）に基づいて一画素の構造につい
て説明する。走査線２と信号線３とが交差して形成され
る画素には、液晶層を駆動する駆動電極５および対向電
極６と、薄膜トランジスタ（ＴＦＴ）４が設けられる。
薄膜トランジスタ（ＴＦＴ）４には３つ電極があり、図
２０に示した走査線駆動回路と接続された走査線２は、
前記薄膜トランジスタ（ＴＦＴ）４のゲート電極と接続
され、走査線駆動回路が出力する走査信号を薄膜トラン
ジスタ（ＴＦＴ）４のゲート電極に印加する。
【０００６】信号線駆動回路と接続された信号線３は、
前記薄膜トランジスタ４（ＴＦＴ）のソース電極１５と
接続されて、信号線駆動回路が出力する映像信号を伝達
する。前記薄膜トランジスタ（ＴＦＴ）４のドレイン電
極１６は、図１８（ａ）に表示されるように、コンタク
トホール１４を介して駆動電極５と接続されている。同
じ画素において、駆動電極５と向かいあって噛み合わさ
るように設けられているのが対向電極６である。この対
向電極６は共通配線８と接続されている。共通配線８は
ＴＦＴアレイ基板２０上の各画素に設けられた対向電極
６をそれぞれ接続している。
前記薄膜トランジスタ４（ＴＦＴ）のソース電極１５と
接続されて、信号線駆動回路が出力する映像信号を伝達
する。前記薄膜トランジスタ（ＴＦＴ）４のドレイン電
極１６は、図１８（ａ）に表示されるように、コンタク
トホール１４を介して駆動電極５と接続されている。同
じ画素において、駆動電極５と向かいあって噛み合わさ
るように設けられているのが対向電極６である。この対
向電極６は共通配線８と接続されている。共通配線８は
ＴＦＴアレイ基板２０上の各画素に設けられた対向電極
６をそれぞれ接続している。
【０００７】次に図１８（ｂ）に基づいて画素断面の構
造を説明する。１はガラス基板であり、このガラス基板
１上に駆動電極５と対向電極６がそれぞれ形成されてい
る、なお、図１８（ｂ）においては図示しないが、駆動
電極５、対向電極６と同じ層に走査線２、共通配線８も
形成されている。次にゲート絶縁膜９を積層し、このゲ
ート絶縁膜９の上に信号線３が形成されている。図１８
（ｂ）には図示されないが、信号線３と同じ層に保持容
量形成用電極７も形成されている。この信号線３の上に
さらに保護膜１０が積層され、ＴＦＴアレイ基板２０が
形成される。このＴＦＴアレイ基板２０と対向基板３０
が重ね合わされ、ＴＦＴアレイ基板２０と対向基板３０
の間に液晶１１が封入されてＩＰＳ型液晶表示装置が製
造される。
造を説明する。１はガラス基板であり、このガラス基板
１上に駆動電極５と対向電極６がそれぞれ形成されてい
る、なお、図１８（ｂ）においては図示しないが、駆動
電極５、対向電極６と同じ層に走査線２、共通配線８も
形成されている。次にゲート絶縁膜９を積層し、このゲ
ート絶縁膜９の上に信号線３が形成されている。図１８
（ｂ）には図示されないが、信号線３と同じ層に保持容
量形成用電極７も形成されている。この信号線３の上に
さらに保護膜１０が積層され、ＴＦＴアレイ基板２０が
形成される。このＴＦＴアレイ基板２０と対向基板３０
が重ね合わされ、ＴＦＴアレイ基板２０と対向基板３０
の間に液晶１１が封入されてＩＰＳ型液晶表示装置が製
造される。
【０００８】ＩＰＳ型液晶表示装置は、ＴＦＴアレイ基
板２０に設けられた駆動電極５と対向電極６の間におい
て、ＴＦＴアレイ基板２０の表面に沿って電界を発生し
液晶を駆動する方式であるので、対向基板３０は電極を
備えない無電極基板である。対向基板３０は遮光膜であ
るブラックマトリックス（ＢＭ）１２を設け、図示はし
ないが、図１８（ｂ）においてＴＦＴアレイ基板の下側
に設けられているバックライトを光源として、図１８
（ａ）のスリット４０より漏れる漏れ光を遮光するよう
にしている。
板２０に設けられた駆動電極５と対向電極６の間におい
て、ＴＦＴアレイ基板２０の表面に沿って電界を発生し
液晶を駆動する方式であるので、対向基板３０は電極を
備えない無電極基板である。対向基板３０は遮光膜であ
るブラックマトリックス（ＢＭ）１２を設け、図示はし
ないが、図１８（ｂ）においてＴＦＴアレイ基板の下側
に設けられているバックライトを光源として、図１８
（ａ）のスリット４０より漏れる漏れ光を遮光するよう
にしている。
【０００９】５０が示す破線で囲まれた領域は、一画素
あたりの開口部を表すものであり、バックライトを光源
とする光が透過する窓の役割を果たしている。しかし、
前記バックライトからの光は駆動電極５、対向電極６、
ブラックマトリクス１２等により遮られ、その結果液晶
ディスプレイの画質に大きく影響する。従って、開口部
５０の面積に占める前記駆動電極５、対向電極６、ブラ
ックマトリクス１２等の面積の割合を減少させることが
課題になっている。
あたりの開口部を表すものであり、バックライトを光源
とする光が透過する窓の役割を果たしている。しかし、
前記バックライトからの光は駆動電極５、対向電極６、
ブラックマトリクス１２等により遮られ、その結果液晶
ディスプレイの画質に大きく影響する。従って、開口部
５０の面積に占める前記駆動電極５、対向電極６、ブラ
ックマトリクス１２等の面積の割合を減少させることが
課題になっている。
【００１０】以上、図１８、図１９、図２０について従
来のＩＰＳ型液晶表示装置の画素の構成について説明し
た。次にＩＰＳ型液晶表示装置の動作について説明す
る。各画素に薄膜トランジスタ（ＴＦＴ）が設けられ、
薄膜トランジスタ（ＴＦＴ）のゲート電極が走査線２
に、ソース電極１５が信号線３に、ドレイン電極１６が
駆動電極５に接続されている。このような薄膜トランジ
スタ（ＴＦＴ）４は半導体スイッチング素子であり、各
画素の液晶の駆動を制御するものである。この薄膜トラ
ンジスタ（ＴＦＴ）４のゲート電極に走査線駆動回路か
ら走査線２を介して走査信号が印加されるとその行の薄
膜トランジスタ（ＴＦＴ）４がすべてオンに切り換えら
れる。
来のＩＰＳ型液晶表示装置の画素の構成について説明し
た。次にＩＰＳ型液晶表示装置の動作について説明す
る。各画素に薄膜トランジスタ（ＴＦＴ）が設けられ、
薄膜トランジスタ（ＴＦＴ）のゲート電極が走査線２
に、ソース電極１５が信号線３に、ドレイン電極１６が
駆動電極５に接続されている。このような薄膜トランジ
スタ（ＴＦＴ）４は半導体スイッチング素子であり、各
画素の液晶の駆動を制御するものである。この薄膜トラ
ンジスタ（ＴＦＴ）４のゲート電極に走査線駆動回路か
ら走査線２を介して走査信号が印加されるとその行の薄
膜トランジスタ（ＴＦＴ）４がすべてオンに切り換えら
れる。
【００１１】ゲート電極がオンに切り換えられると信号
線駆動回路から伝達される映像信号がソース電極１５を
経由してドレイン電極１６に流れ、ドレイン電極１６と
接続された駆動電極５に書き込まれる。駆動電極５に書
き込まれた電荷は対向電極６との間で保持され、再びゲ
ート電極がオンになり新たな映像信号電荷が書き込まれ
るまで現状の電荷を保持する。つまり、駆動電極５と対
向電極６は、ゲート電極がオンになっている間に電荷が
書き込まれ、ゲート電極がオフになると書き込まれた電
荷はそのまま蓄えられるという点で、一種のコンデンサ
の役割を果たしている。このコンデンサの蓄電力を高め
るのが図１９に示す保持容量１３で、この保持容量１３
は、ゲート絶縁膜９を介して保持容量形成用電極７と共
通配線８が上下に積層されて形成される。
線駆動回路から伝達される映像信号がソース電極１５を
経由してドレイン電極１６に流れ、ドレイン電極１６と
接続された駆動電極５に書き込まれる。駆動電極５に書
き込まれた電荷は対向電極６との間で保持され、再びゲ
ート電極がオンになり新たな映像信号電荷が書き込まれ
るまで現状の電荷を保持する。つまり、駆動電極５と対
向電極６は、ゲート電極がオンになっている間に電荷が
書き込まれ、ゲート電極がオフになると書き込まれた電
荷はそのまま蓄えられるという点で、一種のコンデンサ
の役割を果たしている。このコンデンサの蓄電力を高め
るのが図１９に示す保持容量１３で、この保持容量１３
は、ゲート絶縁膜９を介して保持容量形成用電極７と共
通配線８が上下に積層されて形成される。
【００１２】
【発明が解決しようとする課題】ところで、図１８に示
した従来のＩＰＳ型液晶表示装置において、一画素の側
端部に設けられている信号線３と、この信号線３と平行
して形成されている対向電極６との間には、信号線３と
対向電極６の電位差により電界が発生する。図２１は、
信号線３よりも下層に駆動電極５および対向電極６が形
成されているＴＦＴアレイ基板を有する、従来のＩＰＳ
型液晶表示装置の信号線３と対向電極６の間に発生する
電界が駆動電極５と対向電極６の間に発生する電界に及
ぼす影響を示す図であり、駆動電極５と対向電極６の間
に発生する電位の変化をシミュレートして得たものであ
る。なお、図２１は、相対透過率５０％の中間調に白ウ
インドウを表示したとき、ウインドウ部上部または下部
における電位を計算したものである。
した従来のＩＰＳ型液晶表示装置において、一画素の側
端部に設けられている信号線３と、この信号線３と平行
して形成されている対向電極６との間には、信号線３と
対向電極６の電位差により電界が発生する。図２１は、
信号線３よりも下層に駆動電極５および対向電極６が形
成されているＴＦＴアレイ基板を有する、従来のＩＰＳ
型液晶表示装置の信号線３と対向電極６の間に発生する
電界が駆動電極５と対向電極６の間に発生する電界に及
ぼす影響を示す図であり、駆動電極５と対向電極６の間
に発生する電位の変化をシミュレートして得たものであ
る。なお、図２１は、相対透過率５０％の中間調に白ウ
インドウを表示したとき、ウインドウ部上部または下部
における電位を計算したものである。
【００１３】駆動電極５は２つの対向電極６の間に形成
され、この駆動電極５を中心に電位分布が対称となるの
が、液晶を正確に駆動する上で望ましい。図２１を見る
と、開口部５０の信号線３に近い領域の電位分布は、信
号線３と対向電極６の間に発生した電界からの漏れ電界
の影響を強く受けており、その電位分布は非対称となっ
ているのが分かる。この電界はガラス基板１の表面に沿
って発生するものであり、クロストークのような問題を
引き起こす。例えば、図２２に示すような黒表示の中に
白ウインドウを表示した場合に、ウインドウ部上下の輝
度が他の黒表示部に対し変化する「縦方向クロストー
ク」と呼ばれる表示上の問題が発生する。
され、この駆動電極５を中心に電位分布が対称となるの
が、液晶を正確に駆動する上で望ましい。図２１を見る
と、開口部５０の信号線３に近い領域の電位分布は、信
号線３と対向電極６の間に発生した電界からの漏れ電界
の影響を強く受けており、その電位分布は非対称となっ
ているのが分かる。この電界はガラス基板１の表面に沿
って発生するものであり、クロストークのような問題を
引き起こす。例えば、図２２に示すような黒表示の中に
白ウインドウを表示した場合に、ウインドウ部上下の輝
度が他の黒表示部に対し変化する「縦方向クロストー
ク」と呼ばれる表示上の問題が発生する。
【００１４】以下、ノーマリーブラックモード（電圧を
印加しない状態で黒表示となるモード）の場合の例を図
１９を用いて説明する。図２２に示したようなウインド
ウパターンを表示した場合、画面中のウインドウ部とそ
の上下の部分の画素の信号線３には、対向電極６に対し
て黒表示部分の選択期間中には対向電極６と同じ電圧が
加わっており、白表示部分の選択期間中には白表示に必
要な電圧が加わっている。
印加しない状態で黒表示となるモード）の場合の例を図
１９を用いて説明する。図２２に示したようなウインド
ウパターンを表示した場合、画面中のウインドウ部とそ
の上下の部分の画素の信号線３には、対向電極６に対し
て黒表示部分の選択期間中には対向電極６と同じ電圧が
加わっており、白表示部分の選択期間中には白表示に必
要な電圧が加わっている。
【００１５】液晶１１には電極間の電位差の絶対値を時
間平均した値の電圧が実効的に加わると考えられる。従
って、例えば、黒表示の選択期間と白表示の選択期間が
等しい場合、これらの画素には、信号線３と対向電極６
の間に、中間調表示と等しい実効電位が加わることにな
る。このとき、信号線３と対向電極６の間に発生するガ
ラス基板１に水平な方向の電界によって信号線３と対向
電極６の間のスリット４０の上にある液晶は透過モード
となる。さらに、信号線３と対向電極６の電位差により
発生する電界が、駆動電極５と対向電極６間の電界にも
影響を及ぼし、黒表示部の液晶を透過モードに変える。
その結果クロストークが発生する。
間平均した値の電圧が実効的に加わると考えられる。従
って、例えば、黒表示の選択期間と白表示の選択期間が
等しい場合、これらの画素には、信号線３と対向電極６
の間に、中間調表示と等しい実効電位が加わることにな
る。このとき、信号線３と対向電極６の間に発生するガ
ラス基板１に水平な方向の電界によって信号線３と対向
電極６の間のスリット４０の上にある液晶は透過モード
となる。さらに、信号線３と対向電極６の電位差により
発生する電界が、駆動電極５と対向電極６間の電界にも
影響を及ぼし、黒表示部の液晶を透過モードに変える。
その結果クロストークが発生する。
【００１６】このような縦方向クロストークの発生を防
ぐためには、信号線３と対向電極６の間のスリット４０
を透過する漏れ光を、対向基板３０に形成したブラック
マトリックス１２（以下、ＢＭと略す）で遮光すると共
に、駆動電極５と対向電極６を開口部５０側端部の対向
電極６および信号線３から離して、信号線３と対向電極
６間に発生した電界が駆動電極５と対向電極６の間の電
界に干渉するのを防ぐ必要がある。しかし、駆動電極５
と対向電極６を信号線３から離し、信号線３に隣接した
対向電極６の幅を太くすると、開口部５０の開口率、す
なわち図１８（ａ）において破線で囲まれた開口部５０
の面積に対して、駆動電極５と対向電極６等の面積を開
口部５０の面積から差し引いた面積の占める割合、が小
さくなり画質を悪化させる。従って、高画質な液晶表示
装置を開発するためには、信号線３と信号線３に隣接し
た対向電極６の間に発生する電界を、開口率を下げずに
遮蔽することが課題となっていた。
ぐためには、信号線３と対向電極６の間のスリット４０
を透過する漏れ光を、対向基板３０に形成したブラック
マトリックス１２（以下、ＢＭと略す）で遮光すると共
に、駆動電極５と対向電極６を開口部５０側端部の対向
電極６および信号線３から離して、信号線３と対向電極
６間に発生した電界が駆動電極５と対向電極６の間の電
界に干渉するのを防ぐ必要がある。しかし、駆動電極５
と対向電極６を信号線３から離し、信号線３に隣接した
対向電極６の幅を太くすると、開口部５０の開口率、す
なわち図１８（ａ）において破線で囲まれた開口部５０
の面積に対して、駆動電極５と対向電極６等の面積を開
口部５０の面積から差し引いた面積の占める割合、が小
さくなり画質を悪化させる。従って、高画質な液晶表示
装置を開発するためには、信号線３と信号線３に隣接し
た対向電極６の間に発生する電界を、開口率を下げずに
遮蔽することが課題となっていた。
【００１７】また、図１８（ｂ）より明らかなように、
アレイ基板２０の上層膜である保護膜１０の表面は段差
を有しており、対向基板３０との間の距離（ギャップ）
は一定ではない。従って、輝度むらが発生しやすく、画
質を悪化させる原因となっていた。さらに、段差部を有
しているため製造時にアレイ基板のクラック等による不
良が発生するだけでなく、アレイ基板上の配線が段差部
において断線する恐れもあり、製品の歩留り率、信頼性
を改善する上で問題があった。
アレイ基板２０の上層膜である保護膜１０の表面は段差
を有しており、対向基板３０との間の距離（ギャップ）
は一定ではない。従って、輝度むらが発生しやすく、画
質を悪化させる原因となっていた。さらに、段差部を有
しているため製造時にアレイ基板のクラック等による不
良が発生するだけでなく、アレイ基板上の配線が段差部
において断線する恐れもあり、製品の歩留り率、信頼性
を改善する上で問題があった。
【００１８】また、バックライトを光源とする光がスリ
ット４０より漏れ光として透過して画質を悪化させる。
この漏れ光を遮光するため、対向基板３０にブラックマ
トリックス１２が設けられている。しかし、ＴＦＴアレ
イ基板２０と対向基板３０を重ね合わせる際、誤差が生
じることがあり、この誤差を考慮してブラックマトリッ
クス１２は若干余裕を持って大きく形成されていた。し
かし、ブラックマトリックス１２を大きくして遮光効果
を高めると、開口率は低下するという問題があった。
ット４０より漏れ光として透過して画質を悪化させる。
この漏れ光を遮光するため、対向基板３０にブラックマ
トリックス１２が設けられている。しかし、ＴＦＴアレ
イ基板２０と対向基板３０を重ね合わせる際、誤差が生
じることがあり、この誤差を考慮してブラックマトリッ
クス１２は若干余裕を持って大きく形成されていた。し
かし、ブラックマトリックス１２を大きくして遮光効果
を高めると、開口率は低下するという問題があった。
【００１９】本発明は以上のような問題点を解消するた
めになされたもので、ガラス基板に対して平行な方向の
電界を用いるＩＰＳ型液晶表示装置において、信号線か
らの漏れ電界に対する遮蔽効果を高め、遮光領域を減ら
すことにより開口部の広い（即ち、開口率の高い）、高
品質な液晶表示装置を提供することを第１の目的とする
ものである。また、アレイ基板のクラック、配線の断線
等の不良の発生を抑制することで歩留り率を改善して生
産コストを下げ、かつ高品質の液晶表示装置を提供する
ことを第２の目的とするものである。
めになされたもので、ガラス基板に対して平行な方向の
電界を用いるＩＰＳ型液晶表示装置において、信号線か
らの漏れ電界に対する遮蔽効果を高め、遮光領域を減ら
すことにより開口部の広い（即ち、開口率の高い）、高
品質な液晶表示装置を提供することを第１の目的とする
ものである。また、アレイ基板のクラック、配線の断線
等の不良の発生を抑制することで歩留り率を改善して生
産コストを下げ、かつ高品質の液晶表示装置を提供する
ことを第２の目的とするものである。
【００２０】
【課題を解決するための手段】この発明にかかるＩＰＳ
型液晶表示装置は、ガラス基盤、このガラス基盤上に形
成されるゲート絶縁膜、このゲート絶縁膜上に形成され
る保護膜、前記ガラス基盤上に形成され、走査信号を伝
達する走査線、前記ゲート絶縁膜上に形成され、映像信
号を伝達する信号線、前記走査線と前記信号線が交差し
てなる格子状の画素、前記画素に設けられて前記走査線
および前記信号線と接続され、走査信号に基づいて映像
信号のスイッチングを行う薄膜トランジスタ、この薄膜
トランジスタと接続された駆動電極、この駆動電極と対
向するように配置された対向電極、この対向電極と他の
画素の対向電極とを相互に接続する共通配線を備えたＴ
ＦＴアレイ基板と、このＴＦＴアレイ基板に対向するよ
うに設けられた対向基板と、前記ＴＦＴアレイ基板と前
記対向基板との間に封入され、前記駆動電極および対向
電極が基板面に平行な電界を発生させて駆動する液晶と
を備えた面内スイッチング型液晶表示装置において、前
記ＴＦＴアレイ基板は、前記信号線の形成されている層
とは異なる前記保護膜上に前記対向電極を設けたもので
ある。
型液晶表示装置は、ガラス基盤、このガラス基盤上に形
成されるゲート絶縁膜、このゲート絶縁膜上に形成され
る保護膜、前記ガラス基盤上に形成され、走査信号を伝
達する走査線、前記ゲート絶縁膜上に形成され、映像信
号を伝達する信号線、前記走査線と前記信号線が交差し
てなる格子状の画素、前記画素に設けられて前記走査線
および前記信号線と接続され、走査信号に基づいて映像
信号のスイッチングを行う薄膜トランジスタ、この薄膜
トランジスタと接続された駆動電極、この駆動電極と対
向するように配置された対向電極、この対向電極と他の
画素の対向電極とを相互に接続する共通配線を備えたＴ
ＦＴアレイ基板と、このＴＦＴアレイ基板に対向するよ
うに設けられた対向基板と、前記ＴＦＴアレイ基板と前
記対向基板との間に封入され、前記駆動電極および対向
電極が基板面に平行な電界を発生させて駆動する液晶と
を備えた面内スイッチング型液晶表示装置において、前
記ＴＦＴアレイ基板は、前記信号線の形成されている層
とは異なる前記保護膜上に前記対向電極を設けたもので
ある。
【００２１】また、この発明にかかるＩＰＳ型液晶表示
装置は、信号線の一部または全部を覆うように形成した
対向電極を有するＴＦＴアレイ基板を備えたものであ
る。
装置は、信号線の一部または全部を覆うように形成した
対向電極を有するＴＦＴアレイ基板を備えたものであ
る。
【００２２】また、この発明にかかるＩＰＳ型液晶表示
装置は、少なくとも対向電極を走査線とは異なる層に設
け、前記走査線の一部または全部を覆うように形成した
対向電極を有するＴＦＴアレイ基板を備えたものであ
る。
装置は、少なくとも対向電極を走査線とは異なる層に設
け、前記走査線の一部または全部を覆うように形成した
対向電極を有するＴＦＴアレイ基板を備えたものであ
る。
【００２３】また、この発明にかかるＩＰＳ型液晶表示
装置は、共通配線と走査線をガラス基盤上に設け、かつ
信号線をゲート絶縁膜上に設けたＴＦＴアレイ基盤を備
えたものである。
装置は、共通配線と走査線をガラス基盤上に設け、かつ
信号線をゲート絶縁膜上に設けたＴＦＴアレイ基盤を備
えたものである。
【００２４】また、この発明にかかるＩＰＳ型液晶表示
装置は、保護膜の表面をほぼ平坦状に形成したＴＦＴア
レイ基板を有するものである。
装置は、保護膜の表面をほぼ平坦状に形成したＴＦＴア
レイ基板を有するものである。
【００２５】また、この発明にかかるＩＰＳ型液晶表示
装置は、信号線および対向電極と重ね合わさるように形
成された遮光手段を備えたものである。
装置は、信号線および対向電極と重ね合わさるように形
成された遮光手段を備えたものである。
【００２６】また、この発明にかかるＩＰＳ型液晶表示
装置は、走査信号に基づいて映像信号のスイッチングを
行う薄膜トランジスタと、この薄膜トランジスタと接続
され、薄膜トランジスタのスイッチがオンの時に書き込
まれた電荷を、前記薄膜トランジスタのスイッチがオフ
の間蓄電する駆動電極と、前記駆動電極の蓄電力を補強
する保持容量増加電極とを、層を異にして重畳するよう
に形成したＴＦＴアレイ基板を備えたものである。
装置は、走査信号に基づいて映像信号のスイッチングを
行う薄膜トランジスタと、この薄膜トランジスタと接続
され、薄膜トランジスタのスイッチがオンの時に書き込
まれた電荷を、前記薄膜トランジスタのスイッチがオフ
の間蓄電する駆動電極と、前記駆動電極の蓄電力を補強
する保持容量増加電極とを、層を異にして重畳するよう
に形成したＴＦＴアレイ基板を備えたものである。
【００２７】
【発明の実施の形態】 実施の形態１．以下、本発明の一実施の形態を図面に基
づいて説明する。尚、図において従来と同一符号は従来
のものと同一あるいは相当のものを表す。図１はこの発
明の実施の形態１によるＩＰＳ型液晶表示装置の一画素
の構造を模式的に示す断面図であり、図２はその平面図
である。なお、図１は図２に示すＡ−Ａにおける断面図
を示したものである。図において、１はガラス基板、２
は走査線、３は信号線、４は薄膜トランジスタ（ＴＦ
Ｔ）、５は駆動電極、６は対向電極、７は保持容量形成
用電極、８は共通配線、９はゲート絶縁膜、１０は保護
膜、１１は液晶、１２はブラックマトリックス（Ｂ
Ｍ）、１４はコンタクトホール、１５はトランジスタの
ソース電極、１６はトランジスタのドレイン電極であ
る。また、２０はＴＦＴアレイ基板（ガラス基板１、信
号線３、駆動電極５、対向電極６等で構成されてい
る）、３０はＴＦＴアレイ基板２０に対向して配置され
た表示画面となる対向基板、４０は信号線３と対向電極
６の間の隙間であるスリット、５０は画素の開口部であ
る。なお、図３は、図２に示すＩＰＳ型液晶表示装置に
おいて用いられる薄膜トランジスタ４（ＴＦＴ）とし
て、薄膜トランジスタ４（ＴＦＴ）の一種であるチャネ
ル保護膜型薄膜トランジスタ２１を設けた場合のＩＰＳ
型液晶表示装置の一画素の構造を模式的に示す図であ
り、図３（ａ）は平面図、図３（ｂ）は断面図である。
づいて説明する。尚、図において従来と同一符号は従来
のものと同一あるいは相当のものを表す。図１はこの発
明の実施の形態１によるＩＰＳ型液晶表示装置の一画素
の構造を模式的に示す断面図であり、図２はその平面図
である。なお、図１は図２に示すＡ−Ａにおける断面図
を示したものである。図において、１はガラス基板、２
は走査線、３は信号線、４は薄膜トランジスタ（ＴＦ
Ｔ）、５は駆動電極、６は対向電極、７は保持容量形成
用電極、８は共通配線、９はゲート絶縁膜、１０は保護
膜、１１は液晶、１２はブラックマトリックス（Ｂ
Ｍ）、１４はコンタクトホール、１５はトランジスタの
ソース電極、１６はトランジスタのドレイン電極であ
る。また、２０はＴＦＴアレイ基板（ガラス基板１、信
号線３、駆動電極５、対向電極６等で構成されてい
る）、３０はＴＦＴアレイ基板２０に対向して配置され
た表示画面となる対向基板、４０は信号線３と対向電極
６の間の隙間であるスリット、５０は画素の開口部であ
る。なお、図３は、図２に示すＩＰＳ型液晶表示装置に
おいて用いられる薄膜トランジスタ４（ＴＦＴ）とし
て、薄膜トランジスタ４（ＴＦＴ）の一種であるチャネ
ル保護膜型薄膜トランジスタ２１を設けた場合のＩＰＳ
型液晶表示装置の一画素の構造を模式的に示す図であ
り、図３（ａ）は平面図、図３（ｂ）は断面図である。
【００２８】次に、図１、図２に基づいて、ＩＰＳ型液
晶表示装置の画素の構造について説明する。図におい
て、１はガラス基板であり、このガラス基板１上に走査
線２が形成されている。この走査線２を覆うようにゲー
ト絶縁膜９が積層され、このゲート絶縁膜９上に信号線
３が設けられている。この信号線３の上に保護膜１０が
積層され、保護膜１０の上に駆動電極５、対向電極６が
設けられている。ＴＦＴアレイ基板２０は以上説明した
ような構造となっている。前記ＴＦＴアレイ基板２０と
対面するように設けられている基板は、前記ＴＦＴアレ
イ基板２０との間に液晶１１を挟持する対向基板３０で
ある。本発明にかかるＩＰＳ型液晶表示装置は、前記Ｔ
ＦＴアレイ基板２０の表面に沿って電界を発生させ、こ
の電界の方向を制御することにより液晶１１を駆動す
る。
晶表示装置の画素の構造について説明する。図におい
て、１はガラス基板であり、このガラス基板１上に走査
線２が形成されている。この走査線２を覆うようにゲー
ト絶縁膜９が積層され、このゲート絶縁膜９上に信号線
３が設けられている。この信号線３の上に保護膜１０が
積層され、保護膜１０の上に駆動電極５、対向電極６が
設けられている。ＴＦＴアレイ基板２０は以上説明した
ような構造となっている。前記ＴＦＴアレイ基板２０と
対面するように設けられている基板は、前記ＴＦＴアレ
イ基板２０との間に液晶１１を挟持する対向基板３０で
ある。本発明にかかるＩＰＳ型液晶表示装置は、前記Ｔ
ＦＴアレイ基板２０の表面に沿って電界を発生させ、こ
の電界の方向を制御することにより液晶１１を駆動す
る。
【００２９】図２は、図１に示したＩＰＳ型液晶表示装
置を平面図で示すものである。図２において、２は走査
線、３は信号線であり、この走査線２、信号線３により
囲まれた領域が一つの画素となる。４は、走査線２と信
号線３の交点に設けられた薄膜トランジスタ（ＴＦＴ）
であり、薄膜トランジスタ４の有する３つの電極のうち
ゲート電極は走査線２と、ソース電極１５は信号線３と
接続されている。薄膜トランジスタ４の有する３つの電
極のうち、ドレイン電極１６は保護膜１０（図示せず）
を介した上の層にコンタクトホール１４により駆動電極
５と接続されている。この駆動電極５と噛み合わさるよ
うに対向して設けられているのが対向電極６であって、
対向電極６は共通配線８と同じ層に形成されて相互に接
続されている。図示しないが共通配線８は隣接する他の
画素の対向電極６を接続している。なお、駆動電極５と
対向電極６、共通配線８は、信号線３より上の層に同時
に形成されている。
置を平面図で示すものである。図２において、２は走査
線、３は信号線であり、この走査線２、信号線３により
囲まれた領域が一つの画素となる。４は、走査線２と信
号線３の交点に設けられた薄膜トランジスタ（ＴＦＴ）
であり、薄膜トランジスタ４の有する３つの電極のうち
ゲート電極は走査線２と、ソース電極１５は信号線３と
接続されている。薄膜トランジスタ４の有する３つの電
極のうち、ドレイン電極１６は保護膜１０（図示せず）
を介した上の層にコンタクトホール１４により駆動電極
５と接続されている。この駆動電極５と噛み合わさるよ
うに対向して設けられているのが対向電極６であって、
対向電極６は共通配線８と同じ層に形成されて相互に接
続されている。図示しないが共通配線８は隣接する他の
画素の対向電極６を接続している。なお、駆動電極５と
対向電極６、共通配線８は、信号線３より上の層に同時
に形成されている。
【００３０】７は駆動電極５の電位を保持するための保
持容量であって、対向電極６とドレイン電極１６を上下
に積層して形成したものである。４０は信号線３と対向
電極６との間のスリットであって、図１に示す対向基板
３０に設けられたブラックマトリックス１２は、バック
ライトを光源として前記スリット４０を透過する漏れ光
を遮光するものである。５０は開口部であり、開口部の
面積が大きくなれば高画質な液晶ディスプレイを得るこ
とができる。なお、ＩＰＳ型液晶表示装置は、ＴＦＴア
レイ基板２０上に設けられた駆動電極５と対向電極６の
間で、薄膜トランジスタ４のドレイン電極１６と接続さ
れた駆動電極５に書き込まれる電荷を保持し、ガラス基
板１表面に沿って電界を発生させて液晶１１を駆動する
ので、対向基板３０は電極を備えない無電極基板であ
る。以下、実施の形態１にかかるＩＰＳ型液晶表示装置
の画素を構成するＴＦＴアレイ基板２０のプロセスフロ
ーの一例について説明する。
持容量であって、対向電極６とドレイン電極１６を上下
に積層して形成したものである。４０は信号線３と対向
電極６との間のスリットであって、図１に示す対向基板
３０に設けられたブラックマトリックス１２は、バック
ライトを光源として前記スリット４０を透過する漏れ光
を遮光するものである。５０は開口部であり、開口部の
面積が大きくなれば高画質な液晶ディスプレイを得るこ
とができる。なお、ＩＰＳ型液晶表示装置は、ＴＦＴア
レイ基板２０上に設けられた駆動電極５と対向電極６の
間で、薄膜トランジスタ４のドレイン電極１６と接続さ
れた駆動電極５に書き込まれる電荷を保持し、ガラス基
板１表面に沿って電界を発生させて液晶１１を駆動する
ので、対向基板３０は電極を備えない無電極基板であ
る。以下、実施の形態１にかかるＩＰＳ型液晶表示装置
の画素を構成するＴＦＴアレイ基板２０のプロセスフロ
ーの一例について説明する。
【００３１】図４、図５、図６はＴＦＴアレイ基板２０
のプロセスフローを示す図である。なお、図４〜図６の
左側の図はＴＦＴアレイ基板２０を、右側の図は走査線
２を走査線駆動回路に実装する端子部を示す図である。
図４において、工程１は、ガラス基板１の上に走査線２
をＣｒ、Ａｌ、Ｍｏ、Ｔａ、Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−
Ｓｉ−Ｃｕ、Ｔｉ、Ｗ等の単体あるいはこれらの合金、
あるいはＩＴＯ（Indium Tin Oxide インジウム錫酸化
物）等の透明材料、あるいはこれらを積層した構造で、
膜厚を５０ｎｍから８００ｎｍ程度の厚さで形成するも
のである。この走査線２は薄膜トランジスタ４のゲート
電極としても機能する。走査線２を形成する際のエッチ
ング方法として、図４では断面が台形状になるテーパー
エッチングを例に示したが、断面が長方形となるような
エッチング方法を用いてもよい。
のプロセスフローを示す図である。なお、図４〜図６の
左側の図はＴＦＴアレイ基板２０を、右側の図は走査線
２を走査線駆動回路に実装する端子部を示す図である。
図４において、工程１は、ガラス基板１の上に走査線２
をＣｒ、Ａｌ、Ｍｏ、Ｔａ、Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−
Ｓｉ−Ｃｕ、Ｔｉ、Ｗ等の単体あるいはこれらの合金、
あるいはＩＴＯ（Indium Tin Oxide インジウム錫酸化
物）等の透明材料、あるいはこれらを積層した構造で、
膜厚を５０ｎｍから８００ｎｍ程度の厚さで形成するも
のである。この走査線２は薄膜トランジスタ４のゲート
電極としても機能する。走査線２を形成する際のエッチ
ング方法として、図４では断面が台形状になるテーパー
エッチングを例に示したが、断面が長方形となるような
エッチング方法を用いてもよい。
【００３２】工程２は、走査線２を覆うようにゲート絶
縁膜９、アモルファスシリコン、リンなどの不純物をド
ープしたアモルファスシリコンを連続堆積した後、アモ
ルファスシリコンをパターニングし薄膜トランジスタ４
をチャネルエッチ型で形成するものである。ゲート絶縁
膜９は窒化シリコン、酸化シリコン等の透明絶縁膜また
はゲート電極材料（即ち、走査線２の材料）の酸化膜、
またはそれらの積層膜を用い、厚さは200nm〜600nm程度
とするのが適当である。また、前記リンなどの不純物を
ドープしたアモルファスシリコンの代わりの材料として
リンなどの不純物をドープしたマイクロクリスタルシリ
コン等を用いてもよい。
縁膜９、アモルファスシリコン、リンなどの不純物をド
ープしたアモルファスシリコンを連続堆積した後、アモ
ルファスシリコンをパターニングし薄膜トランジスタ４
をチャネルエッチ型で形成するものである。ゲート絶縁
膜９は窒化シリコン、酸化シリコン等の透明絶縁膜また
はゲート電極材料（即ち、走査線２の材料）の酸化膜、
またはそれらの積層膜を用い、厚さは200nm〜600nm程度
とするのが適当である。また、前記リンなどの不純物を
ドープしたアモルファスシリコンの代わりの材料として
リンなどの不純物をドープしたマイクロクリスタルシリ
コン等を用いてもよい。
【００３３】工程３は、信号線３を薄膜トランジスタ４
のソース電極１５・ドレイン電極１６と同時に形成する
ものである。信号線３はソース電極１５としても機能す
る。この信号線３は、Cr、Al、Mo、Ta、Cu、Al-Cu、Al-
Si-Cu、Ti、W単体、あるいはこれらを主成分とする合
金、あるいはITO等の透明材料、あるいはこれらを積層
した構造で形成する。工程４は、保護膜１０を窒化シリ
コン、酸化シリコン等の透明絶縁膜により形成し、さら
に駆動電極５とドレイン電極１６を電気的に接続するた
め薄膜トランジスタ４のドレイン電極１６上の一部の保
護膜を取り除いて、コンタクトホール１４を形成するも
のである。このとき同時に走査線２の端子部からゲート
絶縁膜9と保護膜１０及び信号線３の端子部から保護膜
１０を取り除き、外部回路と走査線２及び信号線３を電
気的に接続出来るようにする。
のソース電極１５・ドレイン電極１６と同時に形成する
ものである。信号線３はソース電極１５としても機能す
る。この信号線３は、Cr、Al、Mo、Ta、Cu、Al-Cu、Al-
Si-Cu、Ti、W単体、あるいはこれらを主成分とする合
金、あるいはITO等の透明材料、あるいはこれらを積層
した構造で形成する。工程４は、保護膜１０を窒化シリ
コン、酸化シリコン等の透明絶縁膜により形成し、さら
に駆動電極５とドレイン電極１６を電気的に接続するた
め薄膜トランジスタ４のドレイン電極１６上の一部の保
護膜を取り除いて、コンタクトホール１４を形成するも
のである。このとき同時に走査線２の端子部からゲート
絶縁膜9と保護膜１０及び信号線３の端子部から保護膜
１０を取り除き、外部回路と走査線２及び信号線３を電
気的に接続出来るようにする。
【００３４】工程５は、基板面に対し水平方向に電界を
形成するための電極として、駆動電極５と対向電極６
を、Cr、Al、Mo、Ta、Cu、Al-Cu、Al-Si-Cu、Ti、W単
体、あるいはこれらの合金、あるいはITO等の透明材
料、あるいはこれらを積層した構造、あるいはこれらを
含む積層構造で形成するものである。駆動電極５はコン
タクトホール１４を介してドレイン電極１６と接続す
る。対向電極６は共通配線８に接続されている。対向電
極6はドレイン電極１６と保護膜１０を介して重ね、駆
動電極の電位を保持するための蓄積容量7を形成する。
以上の５工程により、信号線３よりも上層（即ち、対向
基板３０側）に駆動電極５と対向電極６を有し、基板面
に対し水平方向の電界を印加できるＴＦＴアレイ基板２
０を５回の写真製版工程でチャネルエッチ型薄膜トラン
ジスタを用い製作することができる。
形成するための電極として、駆動電極５と対向電極６
を、Cr、Al、Mo、Ta、Cu、Al-Cu、Al-Si-Cu、Ti、W単
体、あるいはこれらの合金、あるいはITO等の透明材
料、あるいはこれらを積層した構造、あるいはこれらを
含む積層構造で形成するものである。駆動電極５はコン
タクトホール１４を介してドレイン電極１６と接続す
る。対向電極６は共通配線８に接続されている。対向電
極6はドレイン電極１６と保護膜１０を介して重ね、駆
動電極の電位を保持するための蓄積容量7を形成する。
以上の５工程により、信号線３よりも上層（即ち、対向
基板３０側）に駆動電極５と対向電極６を有し、基板面
に対し水平方向の電界を印加できるＴＦＴアレイ基板２
０を５回の写真製版工程でチャネルエッチ型薄膜トラン
ジスタを用い製作することができる。
【００３５】以上説明したＴＦＴアレイ基板２０のプロ
セスフローにおいては、端子は走査線２と同一層の金属
を用いて形成していたが、ＩＴＯを用いて端子を形成し
てもよい。 ＩＴＯは走査線２または信号線３または共
通配線８と同一層に形成すればよい。また、信号配線を
ストレートエッチングしたがテーパーエッチングするこ
とが望ましい。また、信号線をＣｒの上にＡｌを積層し
た構造で形成した場合、Ａｌをパターニングした後、
ＣｒをパターニングするとＣｒにオーバーエッチングが
はいるので庇構造となり断切れの原因となる。これを防
ぐためにＣｒのパターニング後に再度Ａｌのエッチング
を行いＣｒ端面よりＡｌを後退させれば庇構造となるの
を防ぐことが出来る。このＡｌのエッチングはテーパー
エッチングを用いてもよい。この手法は信号線をCr、A
l、Mo、Ta、Cu、Al-Cu、Al-Si-Cu、Ti、W単体、あるい
はこれらを主成分とする合金、あるいはITO等の透明材
料から異なる２種以上の金属の積層構造で形成した場合
に適応できる。
セスフローにおいては、端子は走査線２と同一層の金属
を用いて形成していたが、ＩＴＯを用いて端子を形成し
てもよい。 ＩＴＯは走査線２または信号線３または共
通配線８と同一層に形成すればよい。また、信号配線を
ストレートエッチングしたがテーパーエッチングするこ
とが望ましい。また、信号線をＣｒの上にＡｌを積層し
た構造で形成した場合、Ａｌをパターニングした後、
ＣｒをパターニングするとＣｒにオーバーエッチングが
はいるので庇構造となり断切れの原因となる。これを防
ぐためにＣｒのパターニング後に再度Ａｌのエッチング
を行いＣｒ端面よりＡｌを後退させれば庇構造となるの
を防ぐことが出来る。このＡｌのエッチングはテーパー
エッチングを用いてもよい。この手法は信号線をCr、A
l、Mo、Ta、Cu、Al-Cu、Al-Si-Cu、Ti、W単体、あるい
はこれらを主成分とする合金、あるいはITO等の透明材
料から異なる２種以上の金属の積層構造で形成した場合
に適応できる。
【００３６】図４において、駆動電極５と対向電極６は
同層に形成されているが、図５に示すように、駆動電極
５を信号線３と同時にゲート絶縁膜９上に形成し、つい
で窒化シリコン等を用い保護膜１０を形成後に対向電極
６を形成してもよい。この場合駆動電極５と対向電極６
は別層にて形成される。また、図４に示すＴＦＴアレイ
基板２０に用いられている薄膜トランジスタ４（ＴＦ
Ｔ）のかわりに、薄膜トランジスタ４の一種であるチャ
ネル保護膜型トランジスタ２１を用いてもよい。図６は
チャネル保護膜型トランジスタ２１を用いて形成したＴ
ＦＴアレイ基板のプロセスフローを示す図である。
同層に形成されているが、図５に示すように、駆動電極
５を信号線３と同時にゲート絶縁膜９上に形成し、つい
で窒化シリコン等を用い保護膜１０を形成後に対向電極
６を形成してもよい。この場合駆動電極５と対向電極６
は別層にて形成される。また、図４に示すＴＦＴアレイ
基板２０に用いられている薄膜トランジスタ４（ＴＦ
Ｔ）のかわりに、薄膜トランジスタ４の一種であるチャ
ネル保護膜型トランジスタ２１を用いてもよい。図６は
チャネル保護膜型トランジスタ２１を用いて形成したＴ
ＦＴアレイ基板のプロセスフローを示す図である。
【００３７】図６に示すＴＦＴアレイ基板２０は図３に
示すＩＰＳ型液晶表示装置の画素を構成するものであ
り、図５に示すＴＦＴアレイ基板２０よりも一層分層が
多く形成されている。これは、走査線２を形成した後、
走査線２を覆うようにゲート絶縁膜９、アモルファスシ
リコン、チャネル保護膜を連続堆積した後、チャネル保
護膜２１形成し、前記チャネル保護膜２１をマスクとし
てアモルファスシリコンにＰ等の不純物をイオン注入し
ｎ層を形成しチャネル保護膜型トランジスタを形成する
（図６工程２）工程の違いによる。
示すＩＰＳ型液晶表示装置の画素を構成するものであ
り、図５に示すＴＦＴアレイ基板２０よりも一層分層が
多く形成されている。これは、走査線２を形成した後、
走査線２を覆うようにゲート絶縁膜９、アモルファスシ
リコン、チャネル保護膜を連続堆積した後、チャネル保
護膜２１形成し、前記チャネル保護膜２１をマスクとし
てアモルファスシリコンにＰ等の不純物をイオン注入し
ｎ層を形成しチャネル保護膜型トランジスタを形成する
（図６工程２）工程の違いによる。
【００３８】実施の形態１にかかるＩＰＳ型液晶表示装
置のＴＦＴアレイ基板２０の特徴的な構造は、アレイ基
板２０上において駆動電極５と対向電極６が信号線３よ
りも上層（即ち、対向基板３０側）に配置されているこ
とである。この配置にすることによりコンタクトホール
１４の形成及び信号線３の端子部から保護膜１０を除去
する工程と走査線２の端子部から絶縁膜９及び保護膜１
０を除去する工程を一度に実施することが出来る。よっ
てマスク枚数が一枚減り製造コストを低減することが出
来る。
置のＴＦＴアレイ基板２０の特徴的な構造は、アレイ基
板２０上において駆動電極５と対向電極６が信号線３よ
りも上層（即ち、対向基板３０側）に配置されているこ
とである。この配置にすることによりコンタクトホール
１４の形成及び信号線３の端子部から保護膜１０を除去
する工程と走査線２の端子部から絶縁膜９及び保護膜１
０を除去する工程を一度に実施することが出来る。よっ
てマスク枚数が一枚減り製造コストを低減することが出
来る。
【００３９】また、駆動電極５と対向電極６を信号線３
と層を異にして対向基板３０側の層、つまり保護膜１０
上に形成したことで、実施の形態５において後述する説
明より推測できるように、図２に示す開口部５０の端部
に信号線３と隣接して設けられた対向電極６と前記信号
線３との電位差により発生する電界の影響を軽減できる
ことがわかった。従って開口部５０側端部の対向電極を
信号線３に近づけることができ、開口部５０の面積を大
きくできる。
と層を異にして対向基板３０側の層、つまり保護膜１０
上に形成したことで、実施の形態５において後述する説
明より推測できるように、図２に示す開口部５０の端部
に信号線３と隣接して設けられた対向電極６と前記信号
線３との電位差により発生する電界の影響を軽減できる
ことがわかった。従って開口部５０側端部の対向電極を
信号線３に近づけることができ、開口部５０の面積を大
きくできる。
【００４０】また、図１において、駆動電極５と対向電
極６は、ＴＦＴアレイ基板２０と対向基板３０に挟持さ
れる液晶と直接接しているため、液晶を効率的に駆動す
ることができ、駆動電極５および対向電極６間の間隔を
広くすることができる。従って、さらに、開口率が改善
されるという効果が得られる。
極６は、ＴＦＴアレイ基板２０と対向基板３０に挟持さ
れる液晶と直接接しているため、液晶を効率的に駆動す
ることができ、駆動電極５および対向電極６間の間隔を
広くすることができる。従って、さらに、開口率が改善
されるという効果が得られる。
【００４１】実施の形態２．図７は、本発明の実施の形
態２にかかる液晶表示装置の画素電極の構造を模式的に
示したもので、図７（ａ）はその平面図、図７（ｂ）は
図７（ａ）のＡ−Ａでの断面図、図８はアレイ基板のプ
ロセスフローを示す図である。図において、１はガラス
基板、２は走査線、３は信号線、４は薄膜トランジスタ
（ＴＦＴ）、５は駆動電極、６は対向電極、７は保持容
量形成用電極、８は共通配線、９はゲート絶縁膜、１０
は保護膜、１１は液晶、１２はブラックマトリックス、
１４はコンタクトホール、１５はトランジスタのソース
電極、１６はトランジスタのドレイン電極、 １８はス
ルーホールである。また、２０はＴＦＴアレイ基板（ガ
ラス基板１、信号線３、駆動電極５、対向電極６等で構
成されている）、３０はＴＦＴアレイ基板２０に対向し
て配置された表示画面となる対向基板、４０は信号線３
と対向電極６間の隙間であるスリット、５０は画素の開
口部である。
態２にかかる液晶表示装置の画素電極の構造を模式的に
示したもので、図７（ａ）はその平面図、図７（ｂ）は
図７（ａ）のＡ−Ａでの断面図、図８はアレイ基板のプ
ロセスフローを示す図である。図において、１はガラス
基板、２は走査線、３は信号線、４は薄膜トランジスタ
（ＴＦＴ）、５は駆動電極、６は対向電極、７は保持容
量形成用電極、８は共通配線、９はゲート絶縁膜、１０
は保護膜、１１は液晶、１２はブラックマトリックス、
１４はコンタクトホール、１５はトランジスタのソース
電極、１６はトランジスタのドレイン電極、 １８はス
ルーホールである。また、２０はＴＦＴアレイ基板（ガ
ラス基板１、信号線３、駆動電極５、対向電極６等で構
成されている）、３０はＴＦＴアレイ基板２０に対向し
て配置された表示画面となる対向基板、４０は信号線３
と対向電極６間の隙間であるスリット、５０は画素の開
口部である。
【００４２】実施の形態１においては、共通配線８を対
向電極６と同じ層に形成していたが、実施の形態２で
は、図８に示すように走査線２と同じ層、つまりガラス
基板１の上に共通配線８を形成したものである。ソース
電極１５は信号線３と接続され、この信号線３はゲート
絶縁膜９を介して前記走査線２および共通配線８上に積
層して形成され、さらに保護膜１０を介して駆動電極
５、対向電極６が形成されている。なお、駆動電極５は
コンタクトホール１４を介してドレイン電極１６と、対
向電極６はスルーホール１８を介して共通配線８と接続
されている。薄膜トランジスタ（ＴＦＴ）４について
は、チャネル保護膜型薄膜トランジスタを用いてもよ
い。
向電極６と同じ層に形成していたが、実施の形態２で
は、図８に示すように走査線２と同じ層、つまりガラス
基板１の上に共通配線８を形成したものである。ソース
電極１５は信号線３と接続され、この信号線３はゲート
絶縁膜９を介して前記走査線２および共通配線８上に積
層して形成され、さらに保護膜１０を介して駆動電極
５、対向電極６が形成されている。なお、駆動電極５は
コンタクトホール１４を介してドレイン電極１６と、対
向電極６はスルーホール１８を介して共通配線８と接続
されている。薄膜トランジスタ（ＴＦＴ）４について
は、チャネル保護膜型薄膜トランジスタを用いてもよ
い。
【００４３】実施の形態２にかかるＩＰＳ型液晶表示装
置は、実施の形態１と同様、駆動電極５と対向電極６は
保護膜１０上に形成されるので、液晶をより効率的に駆
動できるので、駆動電極５、対向電極６間の間隔を広く
するなど開口率を改善できる。さらに、共通配線８と走
査線２とを同じ層に形成したので、共通配線８は走査線
２とともに平坦なガラス基板１上に形成されることにな
り、共通配線８が段差部で断線する問題が発生するのを
抑制でき、不良率の発生を軽減できる。従って製品の信
頼性も向上する。また、実施の形態１では共通配線８の
抵抗を下げるため対向電極６を薄膜化出来なかったが、
実施の形態２では対向電極６の薄膜化が可能となる。対
向電極６の薄膜化により電極間隔のばらつきが小さくな
り画面全体にわたって輝度むらの少ない液晶表示装置を
実現することが出来る。
置は、実施の形態１と同様、駆動電極５と対向電極６は
保護膜１０上に形成されるので、液晶をより効率的に駆
動できるので、駆動電極５、対向電極６間の間隔を広く
するなど開口率を改善できる。さらに、共通配線８と走
査線２とを同じ層に形成したので、共通配線８は走査線
２とともに平坦なガラス基板１上に形成されることにな
り、共通配線８が段差部で断線する問題が発生するのを
抑制でき、不良率の発生を軽減できる。従って製品の信
頼性も向上する。また、実施の形態１では共通配線８の
抵抗を下げるため対向電極６を薄膜化出来なかったが、
実施の形態２では対向電極６の薄膜化が可能となる。対
向電極６の薄膜化により電極間隔のばらつきが小さくな
り画面全体にわたって輝度むらの少ない液晶表示装置を
実現することが出来る。
【００４４】実施の形態３．図９は、本発明の実施の形
態３にかかる液晶表示装置の一画素の構造を模式的に示
したもので、図９（ａ）はその平面図、図９（ｂ）は図
９（ａ）のＡ−Ａ′での断面図、図１０はアレイ基板の
プロセスフローである。図において、１はガラス基板、
２は走査線、３は信号線、４は薄膜トランジスタ（ＴＦ
Ｔ）、５は駆動電極、６は対向電極、７は保持容量形成
用電極、８は共通配線、９はゲート絶縁膜、１０は保護
膜、１１は液晶、１２はブラックマトリックス、１４は
コンタクトホール、１５はトランジスタのソース電極、
１６はトランジスタのドレイン電極である。また、２０
はＴＦＴアレイ基板（ガラス基板１、信号線３、駆動電
極５、対向電極６等で構成されている）、３０はＴＦＴ
アレイ基板２０に対向して配置された表示画面となる対
向基板、４０は信号線３と対向電極６の間り隙間である
スリット、５０は画素の開口部である。
態３にかかる液晶表示装置の一画素の構造を模式的に示
したもので、図９（ａ）はその平面図、図９（ｂ）は図
９（ａ）のＡ−Ａ′での断面図、図１０はアレイ基板の
プロセスフローである。図において、１はガラス基板、
２は走査線、３は信号線、４は薄膜トランジスタ（ＴＦ
Ｔ）、５は駆動電極、６は対向電極、７は保持容量形成
用電極、８は共通配線、９はゲート絶縁膜、１０は保護
膜、１１は液晶、１２はブラックマトリックス、１４は
コンタクトホール、１５はトランジスタのソース電極、
１６はトランジスタのドレイン電極である。また、２０
はＴＦＴアレイ基板（ガラス基板１、信号線３、駆動電
極５、対向電極６等で構成されている）、３０はＴＦＴ
アレイ基板２０に対向して配置された表示画面となる対
向基板、４０は信号線３と対向電極６の間り隙間である
スリット、５０は画素の開口部である。
【００４５】ＴＦＴアレイ基板２０を形成する際、保護
膜１０は窒化シリコン、酸化シリコン等の透明絶縁膜で
形成され、保護膜１０の表面は段差を有していた。しか
し、実施の形態３では保護膜１０を、形成される層の表
面を平坦化する機能を有したアクリル−メラミン系また
はアクリル−エポキシ系などの材料を用いて形成するこ
とによって、図９（ｂ）、図１０に示すように保護膜１
０の表面の段差を無くし、平坦化したものである。
膜１０は窒化シリコン、酸化シリコン等の透明絶縁膜で
形成され、保護膜１０の表面は段差を有していた。しか
し、実施の形態３では保護膜１０を、形成される層の表
面を平坦化する機能を有したアクリル−メラミン系また
はアクリル−エポキシ系などの材料を用いて形成するこ
とによって、図９（ｂ）、図１０に示すように保護膜１
０の表面の段差を無くし、平坦化したものである。
【００４６】実施の形態３にかかるＩＰＳ型液晶表示装
置は、保護膜１０の表面を平坦化することにより、表示
画面全体にわたってＴＦＴアレイ基板２０の表面と対向
基板３０との間の距離（ギャップ）を精度よく均一に構
成することが可能となり、画面全体にわたって輝度むら
の少ない液晶表示装置を製作することが出来る。また、
保護膜１０の段差部におけるクラック等による不良発生
率も小さくなり歩留まりが改善される。また、平坦化に
より液晶の配向に必要なラビング処理が均一にかかり配
向乱れが少ない高品位の液晶表示装置を実現することが
出来る。
置は、保護膜１０の表面を平坦化することにより、表示
画面全体にわたってＴＦＴアレイ基板２０の表面と対向
基板３０との間の距離（ギャップ）を精度よく均一に構
成することが可能となり、画面全体にわたって輝度むら
の少ない液晶表示装置を製作することが出来る。また、
保護膜１０の段差部におけるクラック等による不良発生
率も小さくなり歩留まりが改善される。また、平坦化に
より液晶の配向に必要なラビング処理が均一にかかり配
向乱れが少ない高品位の液晶表示装置を実現することが
出来る。
【００４７】また、実施の形態１と同様に、駆動電極５
と対向電極６を信号線３の保護膜１０上に設けたので、
効率的に液晶を駆動でき、駆動電極５、対向電極６間の
間隔を広げることができるので、開口率も改善されると
いう効果もある。
と対向電極６を信号線３の保護膜１０上に設けたので、
効率的に液晶を駆動でき、駆動電極５、対向電極６間の
間隔を広げることができるので、開口率も改善されると
いう効果もある。
【００４８】実施の形態４．図１１は、本発明の実施の
形態４にかかるＩＰＳ型液晶表示装置の一画素の構造を
模式的に示したもので、図１１（ａ）はその平面図、図
１１（ｂ）は図１１（ａ）のＡ−Ａ′での断面図であ
る。図において、１はガラス基板、２は走査線、３は信
号線、４は薄膜トランジスタ（ＴＦＴ）、５は駆動電
極、６は対向電極、７は保持容量形成用電極、８は共通
配線、９はゲート絶縁膜、１０は保護膜、１１は液晶、
１４はコンタクトホール、１５は薄膜トランジスタ（Ｔ
ＦＴ）４のソース電極、１６は薄膜トランジスタ（ＴＦ
Ｔ）のドレイン電極である。また、２０はＴＦＴアレイ
基板（ガラス基板１、信号線３、駆動電極５、対向電極
６等で構成されている）、３０はＴＦＴアレイ基板２０
に対向して配置された表示画面となる対向基板、６０は
ガラス基板１に設けられた遮光膜である。
形態４にかかるＩＰＳ型液晶表示装置の一画素の構造を
模式的に示したもので、図１１（ａ）はその平面図、図
１１（ｂ）は図１１（ａ）のＡ−Ａ′での断面図であ
る。図において、１はガラス基板、２は走査線、３は信
号線、４は薄膜トランジスタ（ＴＦＴ）、５は駆動電
極、６は対向電極、７は保持容量形成用電極、８は共通
配線、９はゲート絶縁膜、１０は保護膜、１１は液晶、
１４はコンタクトホール、１５は薄膜トランジスタ（Ｔ
ＦＴ）４のソース電極、１６は薄膜トランジスタ（ＴＦ
Ｔ）のドレイン電極である。また、２０はＴＦＴアレイ
基板（ガラス基板１、信号線３、駆動電極５、対向電極
６等で構成されている）、３０はＴＦＴアレイ基板２０
に対向して配置された表示画面となる対向基板、６０は
ガラス基板１に設けられた遮光膜である。
【００４９】実施の形態４は、実施の形態１から実施の
形態３の液晶表示装置の画素構造において、信号線３と
対向電極６の間のスリット４０（図１８（ａ）参照）か
らの漏れ光を遮光する遮光膜６０をガラス基板１の上に
形成したことを特徴とするものである。以下、図１１
（ａ）、図１１（ｂ）に基づいて実施の形態４にかかる
液晶表示装置の構造を説明する。
形態３の液晶表示装置の画素構造において、信号線３と
対向電極６の間のスリット４０（図１８（ａ）参照）か
らの漏れ光を遮光する遮光膜６０をガラス基板１の上に
形成したことを特徴とするものである。以下、図１１
（ａ）、図１１（ｂ）に基づいて実施の形態４にかかる
液晶表示装置の構造を説明する。
【００５０】図１１（ｂ）において、ガラス基板１上に
遮光膜６０を形成する。図１１（ｂ）に図示しないが走
査線２も遮光膜６０と同じ層に形成されている。前記走
査線２は薄膜トランジスタ（ＴＦＴ）４のゲート電極と
しても機能する。この走査線２、遮光膜６０上にゲート
絶縁膜９を積層する。このゲート絶縁膜９上に信号線３
を、遮光膜６０と重なる位置に形成する。また、薄膜ト
ランジスタ（ＴＦＴ）４もゲート絶縁膜９上に形成され
る。前記薄膜トランジスタ（ＴＦＴ）４はチャネルエッ
チ型ＴＦＴ、チャネル保護膜型ＴＦＴのどちらを用いて
もよい。薄膜トランジスタ（ＴＦＴ）４のソース電極１
５、ドレイン電極１６も信号線３と同じ層に形成して、
さらに保護膜１０を積層する。続いて保護膜１０にコン
タクトホール１４を形成し、保護膜１０上に設けられた
駆動電極５と、ゲート絶縁膜９上に設けられた薄膜トラ
ンジスタ（ＴＦＴ）４のドレイン電極とをコンタクトホ
ール１４を介して接続する。
遮光膜６０を形成する。図１１（ｂ）に図示しないが走
査線２も遮光膜６０と同じ層に形成されている。前記走
査線２は薄膜トランジスタ（ＴＦＴ）４のゲート電極と
しても機能する。この走査線２、遮光膜６０上にゲート
絶縁膜９を積層する。このゲート絶縁膜９上に信号線３
を、遮光膜６０と重なる位置に形成する。また、薄膜ト
ランジスタ（ＴＦＴ）４もゲート絶縁膜９上に形成され
る。前記薄膜トランジスタ（ＴＦＴ）４はチャネルエッ
チ型ＴＦＴ、チャネル保護膜型ＴＦＴのどちらを用いて
もよい。薄膜トランジスタ（ＴＦＴ）４のソース電極１
５、ドレイン電極１６も信号線３と同じ層に形成して、
さらに保護膜１０を積層する。続いて保護膜１０にコン
タクトホール１４を形成し、保護膜１０上に設けられた
駆動電極５と、ゲート絶縁膜９上に設けられた薄膜トラ
ンジスタ（ＴＦＴ）４のドレイン電極とをコンタクトホ
ール１４を介して接続する。
【００５１】駆動電極５と同様に保護膜１０上に対向電
極６も形成される。対向電極６は遮光膜６０と重なるよ
うな位置において、ドレイン電極１６と保護膜１０を介
して重ねて設けられて、駆動電極５の電位を保持する蓄
積容量７を形成する。また、対向電極６は同じ層に設け
られた共通配線８と接続される。図１１（ａ）の画素の
両端部に破線が示されている。この破線は図１１（ｂ）
に示すガラス基板１上に設けられた遮光膜６０の図１１
（ａ）における位置を示している。この破線が示すよう
に両端の対向電極６は遮光膜６０に重なるように形成さ
れることにより、信号線３と対向電極６の間のスリット
４０（図１８（ａ）参照）を覆っていることが分かる。
極６も形成される。対向電極６は遮光膜６０と重なるよ
うな位置において、ドレイン電極１６と保護膜１０を介
して重ねて設けられて、駆動電極５の電位を保持する蓄
積容量７を形成する。また、対向電極６は同じ層に設け
られた共通配線８と接続される。図１１（ａ）の画素の
両端部に破線が示されている。この破線は図１１（ｂ）
に示すガラス基板１上に設けられた遮光膜６０の図１１
（ａ）における位置を示している。この破線が示すよう
に両端の対向電極６は遮光膜６０に重なるように形成さ
れることにより、信号線３と対向電極６の間のスリット
４０（図１８（ａ）参照）を覆っていることが分かる。
【００５２】実施の形態４では、駆動電極５と対向電極
６を保護膜１０上に形成したが、駆動電極５と信号線３
とをゲート絶縁膜９上に同時に形成し、窒化シリコン等
を用い保護膜を形成した後、対向電極６を形成してもよ
い。この場合駆動電極５と対向電極６は別層にて形成さ
れる。実施の形態４においては、遮光膜６０をガラス基
板１上に形成したことにより信号線３と対向電極６との
間のスリット４０（図示せず）からの光漏れが生じない
ので、対向基板３０のブラックマトリックス（ＢＭ）１
２の幅が細くできたり、ブラックマトリックス１２で信
号線３方向の遮光を行わなくてもよくなる。従って、ブ
ラックマトリックス１２を省くことができ、開口部を大
きく取ることができるようになった。
６を保護膜１０上に形成したが、駆動電極５と信号線３
とをゲート絶縁膜９上に同時に形成し、窒化シリコン等
を用い保護膜を形成した後、対向電極６を形成してもよ
い。この場合駆動電極５と対向電極６は別層にて形成さ
れる。実施の形態４においては、遮光膜６０をガラス基
板１上に形成したことにより信号線３と対向電極６との
間のスリット４０（図示せず）からの光漏れが生じない
ので、対向基板３０のブラックマトリックス（ＢＭ）１
２の幅が細くできたり、ブラックマトリックス１２で信
号線３方向の遮光を行わなくてもよくなる。従って、ブ
ラックマトリックス１２を省くことができ、開口部を大
きく取ることができるようになった。
【００５３】また、液晶表示装置はＴＦＴアレイ基板２
０とカラーフィルタ付きの対向基板とを重ねて組み合わ
せ、これらの基板間に液晶１１を封入し、駆動回路を接
続して製造される。しかし、ＴＦＴアレイ基板２０と対
向基板３０とを重ね合わせる工程で重ね合わせ誤差が生
じることがあり、ブラックマトリックスはＴＦＴアレイ
基板２０のスリット４０からの漏れ光を確実に遮光でき
るように、前記重ね合わせ誤差を考慮して遮光領域を大
きく取らねばならなかった（図１８（ａ）参照）。そこ
で、遮光膜６０をＴＦＴアレイ基板２０に設けること
で、スリット等漏れ光の透過部を確実に遮光することが
でき、ＴＦＴアレイ基板２０と対向基板３０との重ね合
わせ誤差を考慮する必要がなくなった。従って、ブラッ
クマトリックス１２を必要最小限のサイズにまとめるこ
とができ、開口部を大きくすることができる。
０とカラーフィルタ付きの対向基板とを重ねて組み合わ
せ、これらの基板間に液晶１１を封入し、駆動回路を接
続して製造される。しかし、ＴＦＴアレイ基板２０と対
向基板３０とを重ね合わせる工程で重ね合わせ誤差が生
じることがあり、ブラックマトリックスはＴＦＴアレイ
基板２０のスリット４０からの漏れ光を確実に遮光でき
るように、前記重ね合わせ誤差を考慮して遮光領域を大
きく取らねばならなかった（図１８（ａ）参照）。そこ
で、遮光膜６０をＴＦＴアレイ基板２０に設けること
で、スリット等漏れ光の透過部を確実に遮光することが
でき、ＴＦＴアレイ基板２０と対向基板３０との重ね合
わせ誤差を考慮する必要がなくなった。従って、ブラッ
クマトリックス１２を必要最小限のサイズにまとめるこ
とができ、開口部を大きくすることができる。
【００５４】また、実施の形態４にかかるＩＰＳ型液晶
表示装置は、実施の形態１にかかるＩＰＳ型液晶表示装
置と同様、駆動電極５と対向電極６を保護膜１０上に設
けたので、効率的に液晶を駆動でき、電極間の間隔を広
げたりすることができるので、開口率を改善できるとい
う効果がある。
表示装置は、実施の形態１にかかるＩＰＳ型液晶表示装
置と同様、駆動電極５と対向電極６を保護膜１０上に設
けたので、効率的に液晶を駆動でき、電極間の間隔を広
げたりすることができるので、開口率を改善できるとい
う効果がある。
【００５５】実施の形態５．図１２は、実施の形態５に
かかるＩＰＳ型液晶表示装置の一画素の構造を模式的に
示したもので、図１２（ａ）はその平面図、図１２
（ｂ）は図１２（ａ）のＡ−Ａ′での断面図である。図
において、１はガラス基板、２は走査線、３は信号線、
４は薄膜トランジスタ（ＴＦＴ）、５は駆動電極、６は
対向電極、７は保持容量形成用電極、８は共通配線、９
はゲート絶縁膜、１０は保護膜、１１は液晶、１２はブ
ラックマトリックス、１４はコンタクトホール、１５は
トランジスタのソース電極、１６はトランジスタのドレ
イン電極である。また、２０はＴＦＴアレイ基板（ガラ
ス基板１、信号線３、駆動電極５、対向電極６等で構成
されている）、３０はＴＦＴアレイ基板２０に対向して
配置された表示画面となる対向基板である。
かかるＩＰＳ型液晶表示装置の一画素の構造を模式的に
示したもので、図１２（ａ）はその平面図、図１２
（ｂ）は図１２（ａ）のＡ−Ａ′での断面図である。図
において、１はガラス基板、２は走査線、３は信号線、
４は薄膜トランジスタ（ＴＦＴ）、５は駆動電極、６は
対向電極、７は保持容量形成用電極、８は共通配線、９
はゲート絶縁膜、１０は保護膜、１１は液晶、１２はブ
ラックマトリックス、１４はコンタクトホール、１５は
トランジスタのソース電極、１６はトランジスタのドレ
イン電極である。また、２０はＴＦＴアレイ基板（ガラ
ス基板１、信号線３、駆動電極５、対向電極６等で構成
されている）、３０はＴＦＴアレイ基板２０に対向して
配置された表示画面となる対向基板である。
【００５６】実施の形態５は、実施の形態１と同様に駆
動電極５および対向電極６を信号線３よりも上層に形成
し、さらに信号線３を覆うように対向電極６を形成する
ことにより、信号線３からの漏れ電界の影響を受けにく
くすると共に信号線３と対向電極６の間のスリット４０
（図１８（ａ）参照）からの漏れ光が生じないように構
成したことを特徴とするものである。また、図１３は、
信号線３を覆うように形成した駆動電極５と、この駆動
電極５と同じ層に形成された対向電極６との間に発生す
る電位の変化をシミュレートした結果を示す図である。
なお、図１３は、相対透過率５０％の中間調に白ウイン
ドウを表示したとき、ウインドウ部上部または下部にお
ける電位を計算したものである。
動電極５および対向電極６を信号線３よりも上層に形成
し、さらに信号線３を覆うように対向電極６を形成する
ことにより、信号線３からの漏れ電界の影響を受けにく
くすると共に信号線３と対向電極６の間のスリット４０
（図１８（ａ）参照）からの漏れ光が生じないように構
成したことを特徴とするものである。また、図１３は、
信号線３を覆うように形成した駆動電極５と、この駆動
電極５と同じ層に形成された対向電極６との間に発生す
る電位の変化をシミュレートした結果を示す図である。
なお、図１３は、相対透過率５０％の中間調に白ウイン
ドウを表示したとき、ウインドウ部上部または下部にお
ける電位を計算したものである。
【００５７】信号線３よりも下層に駆動電極５と対向電
極６を有する従来のＩＰＳ型液晶表示装置のＴＦＴアレ
イ基板２０における電位分布を示す図２１と図１３とを
比較すると、図１３では、信号線３と対向電極６との電
位差より発生する電界が、信号線３を覆うように上部に
配置されている対向電極６により遮蔽されているので、
開口部５０の信号線３に近い領域と信号線３より離れた
領域の電位分布はほぼ対称であることがわかる。
極６を有する従来のＩＰＳ型液晶表示装置のＴＦＴアレ
イ基板２０における電位分布を示す図２１と図１３とを
比較すると、図１３では、信号線３と対向電極６との電
位差より発生する電界が、信号線３を覆うように上部に
配置されている対向電極６により遮蔽されているので、
開口部５０の信号線３に近い領域と信号線３より離れた
領域の電位分布はほぼ対称であることがわかる。
【００５８】このように、実施の形態５にかかるＩＰＳ
型液晶表示装置のＴＦＴアレイ基板２０は、駆動電極５
および対向電極６を信号線３よりも上層に設け、かつ信
号線３を覆うように対向電極６を形成したことにより、
信号線３と対向電極６との間に発生する電界の、駆動電
極５と対向電極６との間に発生する電界に対する影響を
大幅に軽減できるので、開口部５０端部の対向電極６を
信号線３にさらに近づけることができ、開口部５０の総
面積を広くすることが可能になる。
型液晶表示装置のＴＦＴアレイ基板２０は、駆動電極５
および対向電極６を信号線３よりも上層に設け、かつ信
号線３を覆うように対向電極６を形成したことにより、
信号線３と対向電極６との間に発生する電界の、駆動電
極５と対向電極６との間に発生する電界に対する影響を
大幅に軽減できるので、開口部５０端部の対向電極６を
信号線３にさらに近づけることができ、開口部５０の総
面積を広くすることが可能になる。
【００５９】また、対向電極６は信号線３を覆うように
形成されているので、漏れ光の遮光も確実にでき、ブラ
ックマトリックス１２をなくすことも可能になる。従っ
て、開口部５０の面積を広げることができるので、高輝
度な液晶表示装置を提供することが可能になり、また、
ブラックマトリックス１２を設ける工程も削減できるの
で生産性が改善され、かつ低コストで液晶表示装置が製
造できるようになった。さらに、実施の形態１と同様、
駆動電極５と対向電極６は液晶に近い層に形成されるの
で、液晶を効率的に駆動でき、電極間の間隔を広げるこ
とができ、開口率も改善される。
形成されているので、漏れ光の遮光も確実にでき、ブラ
ックマトリックス１２をなくすことも可能になる。従っ
て、開口部５０の面積を広げることができるので、高輝
度な液晶表示装置を提供することが可能になり、また、
ブラックマトリックス１２を設ける工程も削減できるの
で生産性が改善され、かつ低コストで液晶表示装置が製
造できるようになった。さらに、実施の形態１と同様、
駆動電極５と対向電極６は液晶に近い層に形成されるの
で、液晶を効率的に駆動でき、電極間の間隔を広げるこ
とができ、開口率も改善される。
【００６０】実施の形態６．図１４は、実施の形態６に
かかるＩＰＳ型液晶表示装置の一画素の構造を模式的に
示したもので、図１４（ａ）はその平面図、図１４
（ｂ）は図１４（ａ）のＡ−Ａでの断面図である。な
お、図１４に示す実施の形態６にかかるＩＰＳ型液晶表
示装置の画素の構成は、基本的には図１２に示す実施の
形態５にかかるＩＰＳ型液晶表示装置の画素の構成と同
様であるので説明は省略する。実施の形態５では、信号
線３を完全に覆う構造の対向電極６を設けた場合を示し
たが、図１４に示す実施の形態６にかかるＩＰＳ型液晶
表示装置の画素の対向電極６のように、信号線３の一部
を覆う構造の対向電極６を用いてもよい。
かかるＩＰＳ型液晶表示装置の一画素の構造を模式的に
示したもので、図１４（ａ）はその平面図、図１４
（ｂ）は図１４（ａ）のＡ−Ａでの断面図である。な
お、図１４に示す実施の形態６にかかるＩＰＳ型液晶表
示装置の画素の構成は、基本的には図１２に示す実施の
形態５にかかるＩＰＳ型液晶表示装置の画素の構成と同
様であるので説明は省略する。実施の形態５では、信号
線３を完全に覆う構造の対向電極６を設けた場合を示し
たが、図１４に示す実施の形態６にかかるＩＰＳ型液晶
表示装置の画素の対向電極６のように、信号線３の一部
を覆う構造の対向電極６を用いてもよい。
【００６１】実施の形態６によれば、対向電極６を信号
線３の一部を覆うように形成しているので、信号線３と
対向電極６との電位差により発生する電界が駆動電極５
と対向電極６の間の電界に及ぼす影響を軽減することが
できるとともに、信号線３と対向電極６との間のスリッ
ト４０を透過する漏れ光の遮光も行うことができるの
で、ブラックマトリックス１２の幅を細くしたり、ブラ
ックマトリックス１２をなくすことも可能になり、開口
部の広い高輝度な液晶表示装置を実現できる。また、ブ
ラックマトリックス１２をなくすことで、ブラックマト
リックス１２を設ける工程を減らすことができるので生
産性も向上する。また、信号線３と対向電極６の重なる
面積が小さくなるので信号線３と対向電極６の間の短絡
欠陥の発生を少なくすることがわかる。さらに、信号線
３と対向電極６の重なる面積が小さくなるので、信号線
３と対向電極６との間の容量を小さくでき、配線の負荷
が減少し駆動が容易となる。
線３の一部を覆うように形成しているので、信号線３と
対向電極６との電位差により発生する電界が駆動電極５
と対向電極６の間の電界に及ぼす影響を軽減することが
できるとともに、信号線３と対向電極６との間のスリッ
ト４０を透過する漏れ光の遮光も行うことができるの
で、ブラックマトリックス１２の幅を細くしたり、ブラ
ックマトリックス１２をなくすことも可能になり、開口
部の広い高輝度な液晶表示装置を実現できる。また、ブ
ラックマトリックス１２をなくすことで、ブラックマト
リックス１２を設ける工程を減らすことができるので生
産性も向上する。また、信号線３と対向電極６の重なる
面積が小さくなるので信号線３と対向電極６の間の短絡
欠陥の発生を少なくすることがわかる。さらに、信号線
３と対向電極６の重なる面積が小さくなるので、信号線
３と対向電極６との間の容量を小さくでき、配線の負荷
が減少し駆動が容易となる。
【００６２】実施の形態７．図１５は、実施の形態７に
かかるＩＰＳ型液晶表示装置の一画素の構造を模式的に
示したもので、図１２（ａ）はその平面図、図１２
（ｂ）は図１２（ａ）のＡ−Ａ′での断面図である。な
お、図１５に示す実施の形態７にかかるＩＰＳ型液晶表
示装置の画素の構成は、図１４に示す実施の形態５にか
かるＩＰＳ型液晶表示装置の画素の構成と同様であるの
で、説明は省略する。実施の形態７は、図１４に示すよ
うに例えば実施の形態６による液晶表示装置の画素構造
において、走査線２の上まで対向電極６を拡大して形成
し、前記対向電極６を用いて、この画素と隣接する他の
画素の対向電極６を接続したことを特徴とするものであ
る。
かかるＩＰＳ型液晶表示装置の一画素の構造を模式的に
示したもので、図１２（ａ）はその平面図、図１２
（ｂ）は図１２（ａ）のＡ−Ａ′での断面図である。な
お、図１５に示す実施の形態７にかかるＩＰＳ型液晶表
示装置の画素の構成は、図１４に示す実施の形態５にか
かるＩＰＳ型液晶表示装置の画素の構成と同様であるの
で、説明は省略する。実施の形態７は、図１４に示すよ
うに例えば実施の形態６による液晶表示装置の画素構造
において、走査線２の上まで対向電極６を拡大して形成
し、前記対向電極６を用いて、この画素と隣接する他の
画素の対向電極６を接続したことを特徴とするものであ
る。
【００６３】このような構造を用いることにより対向電
極６の幅を太くなり、対向電極６の抵抗が下がり負荷が
低減されるので駆動が容易となる。また、共通配線８に
断線が生じても走査線２上の対向電極６から電位が供給
されるので、表示上の不良とならない。従って製品の信
頼性が高められる。なお、実施の形態７による対向電極
６の構造は、実施の形態７のみならず他の実施の形態に
も適用することは可能であり、同様の効果を奏すること
はいうまでもない。
極６の幅を太くなり、対向電極６の抵抗が下がり負荷が
低減されるので駆動が容易となる。また、共通配線８に
断線が生じても走査線２上の対向電極６から電位が供給
されるので、表示上の不良とならない。従って製品の信
頼性が高められる。なお、実施の形態７による対向電極
６の構造は、実施の形態７のみならず他の実施の形態に
も適用することは可能であり、同様の効果を奏すること
はいうまでもない。
【００６４】実施の形態８．図１６は、本発明の実施の
形態８にかかる液晶表示装置の一画素中の保持容量部の
断面構造を模式的に示したものである。図において、１
７はガラス基板１の上に形成された保持容量増加のため
の電極、１６は薄膜トランジスタ（ＴＦＴ）のドレイン
電極であり、図に示すように実施の形態８にかかる液晶
表示装置の保持容量部は、保持容量増加のための電極１
７がゲート絶縁膜９を介して薄膜トランジスタ（ＴＦ
Ｔ）のドレイン電極１６とは別層（例えば、走査線２の
層）に重ねて積層して形成されている。このように、保
持容量部の電極を積層構造とすることにより、保持容量
を形成するための電極の面積を小さくすることが可能と
なるので、その結果画素の開口部５０（図示せず）を広
くすることができる。
形態８にかかる液晶表示装置の一画素中の保持容量部の
断面構造を模式的に示したものである。図において、１
７はガラス基板１の上に形成された保持容量増加のため
の電極、１６は薄膜トランジスタ（ＴＦＴ）のドレイン
電極であり、図に示すように実施の形態８にかかる液晶
表示装置の保持容量部は、保持容量増加のための電極１
７がゲート絶縁膜９を介して薄膜トランジスタ（ＴＦ
Ｔ）のドレイン電極１６とは別層（例えば、走査線２の
層）に重ねて積層して形成されている。このように、保
持容量部の電極を積層構造とすることにより、保持容量
を形成するための電極の面積を小さくすることが可能と
なるので、その結果画素の開口部５０（図示せず）を広
くすることができる。
【００６５】実施の形態９．図１７は、実施の形態９に
かかるＴＦＴアレイ基板のプロセスフローを示す図であ
る。図１７において、１はガラス基板、２は走査線、３
は信号線、４は薄膜トランジスタ（ＴＦＴ）、５は駆動
電極、６は対向電極、８は共通配線、９はゲート絶縁
膜、１０は保護膜、１４はコンタクトホール、１５はト
ランジスタのソース電極、１６はトランジスタのドレイ
ン電極、１９は第二の保護膜である。また、ＴＦＴアレ
イ基板２０は、ガラス基板１、信号線３、駆動電極５、
対向電極６等で構成されている。
かかるＴＦＴアレイ基板のプロセスフローを示す図であ
る。図１７において、１はガラス基板、２は走査線、３
は信号線、４は薄膜トランジスタ（ＴＦＴ）、５は駆動
電極、６は対向電極、８は共通配線、９はゲート絶縁
膜、１０は保護膜、１４はコンタクトホール、１５はト
ランジスタのソース電極、１６はトランジスタのドレイ
ン電極、１９は第二の保護膜である。また、ＴＦＴアレ
イ基板２０は、ガラス基板１、信号線３、駆動電極５、
対向電極６等で構成されている。
【００６６】実施の形態９では、図４から図６に示すＴ
ＦＴアレイ基板に第二の保護膜１９を形成したものであ
る。従って、実施の形態９にかかる液晶表示装置の一画
素の構造は実施の形態１と同様である。以下、実施の形
態９にかかる液晶表示装置の製造方法について説明す
る。実施の形態９におけるＴＦＴアレイ基板のプロセス
フローは、対向電極６の形成工程まで実施の形態１と同
様である。実施の形態９では対向電極６の上層に第二の
保護膜１９を形成するところに特徴がある。
ＦＴアレイ基板に第二の保護膜１９を形成したものであ
る。従って、実施の形態９にかかる液晶表示装置の一画
素の構造は実施の形態１と同様である。以下、実施の形
態９にかかる液晶表示装置の製造方法について説明す
る。実施の形態９におけるＴＦＴアレイ基板のプロセス
フローは、対向電極６の形成工程まで実施の形態１と同
様である。実施の形態９では対向電極６の上層に第二の
保護膜１９を形成するところに特徴がある。
【００６７】駆動電極５と対向電極６の間に第二の保護
膜１９が形成されることにより、異物による上記駆動電
極５と対向電極６の短絡を防ぐことができ歩留まりが向
上する。また駆動電極５及び対向電極６による段差を平
坦にすることが出来るので、液晶の配向に必要なラビン
グ処理が均一にかかり配向乱れが少ない高品位の液晶表
示装置を実現することが出来る。
膜１９が形成されることにより、異物による上記駆動電
極５と対向電極６の短絡を防ぐことができ歩留まりが向
上する。また駆動電極５及び対向電極６による段差を平
坦にすることが出来るので、液晶の配向に必要なラビン
グ処理が均一にかかり配向乱れが少ない高品位の液晶表
示装置を実現することが出来る。
【００６８】
【発明の効果】この発明にかかる面内スイッチング型液
晶表示装置によれば、駆動電極と対向電極のうち、少な
くとも対向電極は保護膜上に形成するようにしたので、
信号線と対向電極間の電位差により発生する電界の及ぼ
す影響を抑制できる。また、液晶をより効率的に駆動で
きるので駆動電極と対向電極間の間隔を広げることが可
能になり開口率が改善された。
晶表示装置によれば、駆動電極と対向電極のうち、少な
くとも対向電極は保護膜上に形成するようにしたので、
信号線と対向電極間の電位差により発生する電界の及ぼ
す影響を抑制できる。また、液晶をより効率的に駆動で
きるので駆動電極と対向電極間の間隔を広げることが可
能になり開口率が改善された。
【００６９】また、この発明にかかる面内スイッチング
型液晶表示装置によれば、対向電極を信号線の一部また
は全部を覆うように形成したので、信号線と対向電極の
電位差より発生する電界が、開口部の駆動電極と対向電
極の間に発生する電界に影響し、画質を悪化させる表示
上の問題が発生するのを抑制できる。従って、高画質な
液晶表示が可能となるとともに、バックライトを光源と
する信号線と対向電極の間からの漏れ光も確実に遮光で
きるので、ブラックマトリックスをなくすことができ、
開口率が改善される。
型液晶表示装置によれば、対向電極を信号線の一部また
は全部を覆うように形成したので、信号線と対向電極の
電位差より発生する電界が、開口部の駆動電極と対向電
極の間に発生する電界に影響し、画質を悪化させる表示
上の問題が発生するのを抑制できる。従って、高画質な
液晶表示が可能となるとともに、バックライトを光源と
する信号線と対向電極の間からの漏れ光も確実に遮光で
きるので、ブラックマトリックスをなくすことができ、
開口率が改善される。
【００７０】また、この発明にかかる面内スイッチング
型液晶表示装置によれば、少なくとも対向電極を走査線
とは異なる層に設け、前記走査線の一部または全部を覆
うように形成したので、この対向電極を用いて他の画素
の対向電極と接続することができるようになり、開口部
の面積を減少させずに対向電極の幅を太くできる。従っ
て対向電極の抵抗を下げ、配線の負荷を軽減することが
できる。また、共通配線に断線が生じても走査線上の対
向電極から電位が供給されるので、表示上の不良の発生
を抑制して信頼性を高めることができる。
型液晶表示装置によれば、少なくとも対向電極を走査線
とは異なる層に設け、前記走査線の一部または全部を覆
うように形成したので、この対向電極を用いて他の画素
の対向電極と接続することができるようになり、開口部
の面積を減少させずに対向電極の幅を太くできる。従っ
て対向電極の抵抗を下げ、配線の負荷を軽減することが
できる。また、共通配線に断線が生じても走査線上の対
向電極から電位が供給されるので、表示上の不良の発生
を抑制して信頼性を高めることができる。
【００７１】また、この発明にかかる面内スイッチング
型液晶表示装置によれば、ＴＦＴアレイ基板は、共通配
線と走査線をガラス基盤上に設け、かつ信号線をゲート
絶縁膜上に設けたので、段差部において発生する不良を
抑制できる。
型液晶表示装置によれば、ＴＦＴアレイ基板は、共通配
線と走査線をガラス基盤上に設け、かつ信号線をゲート
絶縁膜上に設けたので、段差部において発生する不良を
抑制できる。
【００７２】また、この発明にかかる面内スイッチング
型液晶表示装置によれば、ＴＦＴアレイ基板と液晶とが
接する表面がほぼ平坦形状に形成された保護膜を備えた
ので、表示画面全体にわたってアレイ基板の表面と対向
基板との間のギャップを精度よく均一に構成すること
や、液晶の配向に必要なラビング処理が均一にかかり配
向乱れを少なくすることが可能となり、画面全体にわた
って輝度むらの少ない液晶表示装置を実現することが出
来る。また、保護膜の段差部におけるクラック等による
不良発生率も小さくなり歩留まりが改善されるという効
果がある。
型液晶表示装置によれば、ＴＦＴアレイ基板と液晶とが
接する表面がほぼ平坦形状に形成された保護膜を備えた
ので、表示画面全体にわたってアレイ基板の表面と対向
基板との間のギャップを精度よく均一に構成すること
や、液晶の配向に必要なラビング処理が均一にかかり配
向乱れを少なくすることが可能となり、画面全体にわた
って輝度むらの少ない液晶表示装置を実現することが出
来る。また、保護膜の段差部におけるクラック等による
不良発生率も小さくなり歩留まりが改善されるという効
果がある。
【００７３】また、この発明にかかる面内スイッチング
型液晶表示装置によれば、信号線および対向電極と重ね
合わさるように形成された遮光手段を有するＴＦＴアレ
イ基板を設けたので、スリットを透過する漏れ光を遮光
することが可能になり、対向基板に設けられていたブラ
ックマトリックスは不要になった。また、遮光手段のサ
イズを決める際、ＴＦＴアレイ基板と対向基板を重ね合
わせる際の重ね合わせ誤差を考慮せずに済むようになっ
たので、遮光手段のサイズを必要最小限の大きさにする
ことができ、開口率を改善できた。
型液晶表示装置によれば、信号線および対向電極と重ね
合わさるように形成された遮光手段を有するＴＦＴアレ
イ基板を設けたので、スリットを透過する漏れ光を遮光
することが可能になり、対向基板に設けられていたブラ
ックマトリックスは不要になった。また、遮光手段のサ
イズを決める際、ＴＦＴアレイ基板と対向基板を重ね合
わせる際の重ね合わせ誤差を考慮せずに済むようになっ
たので、遮光手段のサイズを必要最小限の大きさにする
ことができ、開口率を改善できた。
【００７４】また、この発明にかかる面内スイッチング
型液晶表示装置によれば、薄膜トランジスタと、駆動電
極と、保持容量増加増加電極とを層を異にして重畳する
ように形成したＴＦＴアレイ基板を有するので、保持容
量を形成するための電極の面積を小さくすることが可能
となり、その分画素の開口部を広くすることができ、高
輝度な液晶表示装置を実現できるという効果がある。
型液晶表示装置によれば、薄膜トランジスタと、駆動電
極と、保持容量増加増加電極とを層を異にして重畳する
ように形成したＴＦＴアレイ基板を有するので、保持容
量を形成するための電極の面積を小さくすることが可能
となり、その分画素の開口部を広くすることができ、高
輝度な液晶表示装置を実現できるという効果がある。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １ ガラス基板 ２ 走査線 ３ 信号線 ４ 薄膜トランジスタ（ＴＦＴ） ５ 駆動電極 ６ 対
向電極 ７ 保持容量形成用電極 ８ 共通配線 ９ ゲート絶縁
膜 １０ 保護膜 １１ 液晶 １２ ブラックマトリ
ックス（ＢＭ） １３ 保持容量 １４ コンタクトホール １５ ソース電極 １６ ドレイン電極 １７保持容量増加のための電極 １８ スルーホール １９ 第二の保護膜 ２０ ＴＦＴアレイ基板 ２１ チャネル保護膜 ３０ 対向基板 ４０ ス
リット ５０ 開口部 ６０ 遮光膜
向電極 ７ 保持容量形成用電極 ８ 共通配線 ９ ゲート絶縁
膜 １０ 保護膜 １１ 液晶 １２ ブラックマトリ
ックス（ＢＭ） １３ 保持容量 １４ コンタクトホール １５ ソース電極 １６ ドレイン電極 １７保持容量増加のための電極 １８ スルーホール １９ 第二の保護膜 ２０ ＴＦＴアレイ基板 ２１ チャネル保護膜 ３０ 対向基板 ４０ ス
リット ５０ 開口部 ６０ 遮光膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大土井 雄三 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 小林 和弘 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (8)
- 【請求項１】 走査信号を伝達する走査線、映像信号を
伝達する信号線、前記走査線と前記信号線が交差してな
る格子状の画素、前記画素に設けられて前記走査線およ
び前記信号線と接続され、走査信号に基づいて映像信号
のスイッチングを行う薄膜トランジスタ、この薄膜トラ
ンジスタと接続された駆動電極、この駆動電極と対向す
るように配置された対向電極、この対向電極と他の画素
の対向電極とを相互に接続する共通配線を備えたＴＦＴ
アレイ基板と、このＴＦＴアレイ基板に対向するように
設けられた対向基板と、前記ＴＦＴアレイ基板と前記対
向基板との間に封入され、前記駆動電極および対向電極
が基板面に平行な電界を発生させて駆動する液晶とを備
えた面内スイッチング型液晶表示装置において、前記Ｔ
ＦＴアレイ基板は、前記駆動電極および対向電極を前記
信号線の形成される層とは異なる前記液晶に近い層に形
成されたことを特徴とする面内スイッチング型液晶表示
装置。 - 【請求項２】 ＴＦＴアレイ基板は、ＴＦＴアレイ基板
面に平行な電界を発生させて液晶を駆動する駆動電極と
対向電極とを備えたものであって、少なくとも前記対向
電極は、前記信号線の形成されている層とは異なる液晶
に近い層に形成されていることを特徴とする請求項１に
記載の面内スイッチング型液晶表示装置。 - 【請求項３】 ＴＦＴアレイ基板は、信号線の一部また
は全部を覆うように形成した対向電極を有することを特
徴とする請求項２に記載の面内スイッチング型液晶表示
装置。 - 【請求項４】 ＴＦＴアレイ基板は、少なくとも対向電
極を走査線とは異なる層に設け、前記走査線の一部また
は全部を覆うように形成した対向電極を有することを特
徴とする請求項３に記載の面内スイッチング型液晶表示
装置。 - 【請求項５】 ＴＦＴアレイ基板は、共通配線と走査線
とを同じ層に設け、かつ信号線を前記共通配線および走
査線よりも対向基板に近い層に設けたことを特徴とする
請求項１に記載の面内スイッチング型液晶表示装置。 - 【請求項６】 ＴＦＴアレイ基板は、このＴＦＴアレイ
基板と液晶とが接する表面がほぼ平坦形状に形成された
保護膜を備えたことを特徴とする請求項１に記載の面内
スイッチング型液晶表示装置。 - 【請求項７】 ＴＦＴアレイ基板は、信号線および対向
電極と重ね合わさるように形成された遮光手段を有する
ことを特徴とする請求項１に記載の面内スイッチング型
液晶表示装置。 - 【請求項８】 ＴＦＴアレイ基板は、走査信号に基づい
て映像信号のスイッチングを行う薄膜トランジスタと、
この薄膜トランジスタのスイッチがオンの時に書き込ま
れた電荷を前記薄膜トランジスタのスイッチがオフの間
蓄電する駆動電極と、前記駆動電極の蓄電力を補強する
保持容量増加電極とを、層を異にして重畳するように形
成したことを特徴とする請求項１に記載の面内スイッチ
ング型液晶表示装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28383497A JP4130490B2 (ja) | 1997-10-16 | 1997-10-16 | 液晶表示装置 |
| KR1019980023176A KR100326906B1 (ko) | 1997-10-16 | 1998-06-19 | 면내스위칭형액정표시장치 |
| TW087110119A TW565734B (en) | 1997-10-16 | 1998-06-22 | In plane switching liquid crystal display device |
| TW092118306A TWI232341B (en) | 1997-10-16 | 1998-06-22 | In-plane-switching type liquid crystal display apparatus |
| US09/110,076 US6452656B2 (en) | 1997-10-16 | 1998-07-02 | Plane switching liquid crystal displaying apparatus for improved luminance |
| US10/200,762 US6686986B2 (en) | 1997-10-16 | 2002-07-24 | In plane switching liquid crystal displaying apparatus for improving luminance |
| US10/733,364 US6864939B2 (en) | 1997-10-16 | 2003-12-12 | In plane switching liquid crystal displaying apparatus for improved luminance |
| US11/028,059 US7362401B2 (en) | 1997-10-16 | 2005-01-04 | In plane switching liquid crystal displaying apparatus for improved luminance including a thin film transistor array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28383497A JP4130490B2 (ja) | 1997-10-16 | 1997-10-16 | 液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006118839A Division JP4082433B2 (ja) | 2006-04-24 | 2006-04-24 | 面内スイッチング型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11119237A true JPH11119237A (ja) | 1999-04-30 |
| JP4130490B2 JP4130490B2 (ja) | 2008-08-06 |
Family
ID=17670770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28383497A Expired - Lifetime JP4130490B2 (ja) | 1997-10-16 | 1997-10-16 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (4) | US6452656B2 (ja) |
| JP (1) | JP4130490B2 (ja) |
| KR (1) | KR100326906B1 (ja) |
| TW (2) | TW565734B (ja) |
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002027392A1 (fr) * | 2000-09-27 | 2002-04-04 | Matsushita Electric Industrial Co., Ltd. | Afficheur a cristaux liquides |
| JP2002116450A (ja) * | 2000-10-10 | 2002-04-19 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその作製方法 |
| JP2002139737A (ja) * | 2000-07-31 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
| JP2002162640A (ja) * | 2000-10-14 | 2002-06-07 | Samsung Electronics Co Ltd | 横電界型液晶表示装置及びその製造方法 |
| JP2004219707A (ja) * | 2003-01-15 | 2004-08-05 | Hitachi Displays Ltd | 液晶表示装置 |
| KR100455646B1 (ko) * | 2001-08-20 | 2004-11-12 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| US6856370B2 (en) | 2000-08-22 | 2005-02-15 | Nec Lcd Technologies, Ltd. | Active matrix liquid crystal display unit having liquid crystal molecules less arranged like spray pattern and along bent line |
| JP2005115404A (ja) * | 2005-01-24 | 2005-04-28 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| JP2005195927A (ja) * | 2004-01-08 | 2005-07-21 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| US6924863B2 (en) | 2001-02-23 | 2005-08-02 | Nec Lcd Technologies, Ltd. | In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same |
| JP2005283790A (ja) * | 2004-03-29 | 2005-10-13 | Nec Lcd Technologies Ltd | アクティブマトリクス基板及び該基板を備える液晶表示装置 |
| KR100587217B1 (ko) * | 2000-12-29 | 2006-06-08 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치용 어레이기판 및 그제조방법 |
| US7142274B2 (en) | 2003-03-19 | 2006-11-28 | Nec Lcd Technologies, Ltd. | Liquid crystal display device and method of fabricating the same |
| KR100736114B1 (ko) * | 2000-05-23 | 2007-07-06 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
| US7259820B2 (en) | 2001-03-15 | 2007-08-21 | Nec Lcd Technologies, Ltd. | Active matrix type liquid crystal display device and method of manufacturing the same |
| CN100343742C (zh) * | 2001-08-28 | 2007-10-17 | 株式会社日立制作所 | 液晶显示装置 |
| US7339644B2 (en) | 2002-12-19 | 2008-03-04 | Chi Mei Optoelectronics Corp. | In-plane switching liquid crystal display and liquid crystal display cell comprising a groove formed above the data line |
| CN100373246C (zh) * | 2001-11-15 | 2008-03-05 | Nec液晶技术株式会社 | 平面开关模式有源矩阵型液晶显示器件及其制造方法 |
| KR100820646B1 (ko) * | 2001-09-05 | 2008-04-08 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| US7355662B2 (en) | 2000-01-20 | 2008-04-08 | International Business Machines Corporation | Liquid crystal display panel and device thereof |
| KR100841819B1 (ko) * | 2000-04-05 | 2008-06-26 | 마쯔시다덴기산교 가부시키가이샤 | 액정표시패널 |
| JP2008175882A (ja) * | 2007-01-16 | 2008-07-31 | Hitachi Displays Ltd | 表示装置 |
| JP2009288372A (ja) * | 2008-05-28 | 2009-12-10 | Seiko Epson Corp | 液晶装置、および電子機器 |
| JP2010152394A (ja) * | 2001-02-23 | 2010-07-08 | Nec Lcd Technologies Ltd | 横電界方式のアクティブマトリクス型液晶表示装置及び電子機器 |
| JP2010190933A (ja) * | 2009-02-16 | 2010-09-02 | Nec Lcd Technologies Ltd | 液晶表示装置及びそれを用いた電子機器 |
| US8125609B2 (en) | 2004-03-11 | 2012-02-28 | Lg Display Co., Ltd. | In-plane switching mode liquid crystal display device with multi-layer electrode and fabrication method thereof |
| JP2013054301A (ja) * | 2011-09-06 | 2013-03-21 | Japan Display Central Co Ltd | 液晶表示装置 |
| JP2013057959A (ja) * | 2000-04-27 | 2013-03-28 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置、及び電子機器 |
| US9075271B2 (en) | 2011-09-06 | 2015-07-07 | Japan Display Inc. | Liquid crystal display device |
| JP2016075721A (ja) * | 2014-10-02 | 2016-05-12 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| JP2018046296A (ja) * | 2009-07-10 | 2018-03-22 | 株式会社半導体エネルギー研究所 | 液晶表示パネル |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6532053B2 (en) | 1996-12-18 | 2003-03-11 | Hitachi, Ltd. | Transverse electric field system liquid crystal display device suitable for improving aperture ratio |
| JP4130490B2 (ja) * | 1997-10-16 | 2008-08-06 | 三菱電機株式会社 | 液晶表示装置 |
| TWI251697B (en) * | 1999-05-26 | 2006-03-21 | Matsushita Electric Ind Co Ltd | Liquid crystal display element and producing method thereof |
| KR20050061610A (ko) * | 1999-06-11 | 2005-06-22 | 마쯔시다덴기산교 가부시키가이샤 | 액정표시장치 |
| WO2001018597A1 (fr) | 1999-09-07 | 2001-03-15 | Hitachi, Ltd | Afficheur à cristaux liquides |
| JP3634249B2 (ja) * | 1999-09-24 | 2005-03-30 | シャープ株式会社 | 液晶表示装置およびその表示方法 |
| JP2001201766A (ja) * | 2000-01-18 | 2001-07-27 | Hitachi Ltd | 液晶表示装置の製造方法 |
| KR100469341B1 (ko) * | 2000-08-30 | 2005-01-31 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 및 그 제조방법 |
| KR100587367B1 (ko) * | 2000-10-20 | 2006-06-08 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 및 그 제조방법 |
| KR20020042922A (ko) * | 2000-12-01 | 2002-06-08 | 주식회사 현대 디스플레이 테크놀로지 | 잔상개선을 위한 액정 표시장치 |
| KR100835974B1 (ko) * | 2001-12-24 | 2008-06-09 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| KR100801153B1 (ko) * | 2001-12-31 | 2008-02-05 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| JP2003307748A (ja) * | 2002-04-15 | 2003-10-31 | Advanced Display Inc | 液晶表示装置及びその製造方法 |
| KR100859470B1 (ko) * | 2002-06-08 | 2008-09-23 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100895308B1 (ko) * | 2002-10-25 | 2009-05-07 | 삼성전자주식회사 | 수평 전계형 박막 트랜지스터 기판 |
| US6762815B2 (en) * | 2002-12-12 | 2004-07-13 | Hannstar Display Corp. | In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance |
| KR101093279B1 (ko) * | 2003-12-12 | 2011-12-14 | 엘지디스플레이 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
| KR100998640B1 (ko) * | 2003-12-23 | 2010-12-06 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| CN100383647C (zh) * | 2004-01-13 | 2008-04-23 | 鸿富锦精密工业（深圳）有限公司 | 平面内切换型液晶显示装置及其采用的存储电容 |
| JP4394479B2 (ja) * | 2004-02-26 | 2010-01-06 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置及びその製造方法 |
| US20060056267A1 (en) * | 2004-09-13 | 2006-03-16 | Samsung Electronics Co., Ltd. | Driving unit and display apparatus having the same |
| KR101108391B1 (ko) * | 2004-12-31 | 2012-01-30 | 엘지디스플레이 주식회사 | 액정 표시장치 |
| KR101167304B1 (ko) * | 2004-12-31 | 2012-07-19 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 |
| JP3892882B2 (ja) * | 2005-06-13 | 2007-03-14 | 三菱電機株式会社 | 半透過型液晶表示装置 |
| CN101729141B (zh) * | 2008-10-21 | 2013-06-05 | 华为技术有限公司 | 对海缆***进行监测的方法和装置 |
| JP2013097190A (ja) * | 2011-11-01 | 2013-05-20 | Japan Display Central Co Ltd | 液晶表示装置 |
| TWM426082U (en) * | 2011-11-29 | 2012-04-01 | Henghao Technology Co Ltd | Touch panel and touch display panel using the same |
| TWI495941B (zh) * | 2012-07-13 | 2015-08-11 | Innocom Tech Shenzhen Co Ltd | 顯示器 |
| CN103779357A (zh) * | 2014-01-24 | 2014-05-07 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及阵列基板制造方法 |
| KR102566788B1 (ko) * | 2016-06-17 | 2023-08-14 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2701698B2 (ja) | 1993-07-20 | 1998-01-21 | 株式会社日立製作所 | 液晶表示装置 |
| CN1055769C (zh) | 1994-03-17 | 2000-08-23 | 株式会社日立制作所 | 有源矩阵型液晶显示***及其驱动方法 |
| JPH08179355A (ja) * | 1994-12-27 | 1996-07-12 | Sharp Corp | アクティブマトリクス基板 |
| KR0163933B1 (ko) * | 1995-01-27 | 1999-01-15 | 김광호 | 박막트랜지스터 액정 디스플레이의 기생용량 및 축적용량의 구조 및 그 제조 방법 |
| DE69627561T2 (de) * | 1995-02-10 | 2004-03-18 | Sharp K.K. | Projektionsbildanzeigevorrichtung |
| TW477905B (en) * | 1995-06-14 | 2002-03-01 | Hitachi Ltd | Liquid crystal display device formed of high resistance black matrix with wide view angle |
| JP3289099B2 (ja) * | 1995-07-17 | 2002-06-04 | 株式会社日立製作所 | アクティブマトリクス型液晶表示装置およびその製造方法 |
| JPH0931972A (ja) | 1995-07-25 | 1997-02-04 | Ohbayashi Corp | 地中連続壁の構築工法 |
| JP3465835B2 (ja) * | 1995-08-21 | 2003-11-10 | 松下電器産業株式会社 | アクティブマトリクス型液晶表示装置 |
| JPH0980416A (ja) * | 1995-09-13 | 1997-03-28 | Sharp Corp | 液晶表示装置 |
| KR100412933B1 (ko) | 1995-09-14 | 2004-03-22 | 가부시끼가이샤 히다치 세이사꾸쇼 | 액티브매트릭스형액정표시장치 |
| TW454101B (en) * | 1995-10-04 | 2001-09-11 | Hitachi Ltd | In-plane field type liquid crystal display device comprising liquid crystal molecules with more than two different kinds of reorientation directions and its manufacturing method |
| TW329500B (en) * | 1995-11-14 | 1998-04-11 | Handotai Energy Kenkyusho Kk | Electro-optical device |
| KR100218293B1 (ko) * | 1995-12-08 | 1999-09-01 | 구본준 | 박막트랜지스터 액정표시소자 및 그의 제조방법 |
| US6449024B1 (en) * | 1996-01-26 | 2002-09-10 | Semiconductor Energy Laboratory Co., Inc. | Liquid crystal electro-optical device utilizing a polymer with an anisotropic refractive index |
| US5852485A (en) * | 1996-02-27 | 1998-12-22 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for producing the same |
| JPH09230379A (ja) | 1996-02-27 | 1997-09-05 | Sharp Corp | 液晶表示装置とその製造方法 |
| JP3170446B2 (ja) | 1996-02-27 | 2001-05-28 | シャープ株式会社 | アクティブマトリクス基板及び液晶表示装置 |
| JP3877798B2 (ja) | 1996-02-29 | 2007-02-07 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 液晶表示装置 |
| JPH09258242A (ja) | 1996-03-18 | 1997-10-03 | Sharp Corp | 液晶表示素子 |
| KR100225910B1 (ko) * | 1996-04-04 | 1999-10-15 | 구자홍 | 액정표시장치(liquid crystal display device) |
| JP2735099B2 (ja) * | 1996-06-11 | 1998-04-02 | 日本電気株式会社 | 液晶表示装置 |
| US5911562A (en) * | 1996-07-29 | 1999-06-15 | Hypro Corporation | High pressure fluid delivery system with automatic priming valve |
| JP2701832B2 (ja) | 1996-07-31 | 1998-01-21 | 株式会社日立製作所 | 液晶表示装置 |
| KR100241721B1 (ko) * | 1996-08-26 | 2000-02-01 | 구본준 | 액정표시소자 및 그 제조방법 |
| US5907379A (en) * | 1996-10-21 | 1999-05-25 | Samsung Electronics Co., Ltd. | In-plane switching liquid crystal display having high aperture ratio |
| KR100258435B1 (ko) * | 1996-10-22 | 2000-06-01 | 윤종용 | 평면 구동 방식의 액정 표시 장치용 기판 |
| TW396289B (en) * | 1996-10-29 | 2000-07-01 | Nippon Electric Co | Liquid crystal display device |
| JPH10142633A (ja) * | 1996-11-15 | 1998-05-29 | Mitsubishi Electric Corp | 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置 |
| KR100250702B1 (ko) * | 1996-11-20 | 2000-04-01 | 구본준 | 액정표시소자 |
| KR100250796B1 (ko) * | 1996-11-29 | 2000-04-01 | 김영환 | 액정 표시 소자 및 그 제조방법 |
| JP3674953B2 (ja) | 1997-04-11 | 2005-07-27 | 株式会社日立製作所 | 液晶表示装置 |
| JP4130490B2 (ja) * | 1997-10-16 | 2008-08-06 | 三菱電機株式会社 | 液晶表示装置 |
| JP3019053B2 (ja) * | 1997-12-25 | 2000-03-13 | 日本電気株式会社 | 液晶表示装置及びその製造方法 |
-
1997
- 1997-10-16 JP JP28383497A patent/JP4130490B2/ja not_active Expired - Lifetime
-
1998
- 1998-06-19 KR KR1019980023176A patent/KR100326906B1/ko not_active IP Right Cessation
- 1998-06-22 TW TW087110119A patent/TW565734B/zh not_active IP Right Cessation
- 1998-06-22 TW TW092118306A patent/TWI232341B/zh not_active IP Right Cessation
- 1998-07-02 US US09/110,076 patent/US6452656B2/en not_active Expired - Lifetime
-
2002
- 2002-07-24 US US10/200,762 patent/US6686986B2/en not_active Expired - Lifetime
-
2003
- 2003-12-12 US US10/733,364 patent/US6864939B2/en not_active Expired - Lifetime
-
2005
- 2005-01-04 US US11/028,059 patent/US7362401B2/en not_active Expired - Fee Related
Cited By (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7450195B2 (en) | 2000-01-20 | 2008-11-11 | International Business Machines Corporation | Liquid crystal display panel and device thereof |
| US7561228B2 (en) | 2000-01-20 | 2009-07-14 | International Business Machines Corporation | Liquid crystal display panel and device thereof |
| US7355662B2 (en) | 2000-01-20 | 2008-04-08 | International Business Machines Corporation | Liquid crystal display panel and device thereof |
| US7738056B2 (en) | 2000-01-20 | 2010-06-15 | International Business Machines Corporation | Liquid crystal display panel and device thereof |
| KR100859232B1 (ko) * | 2000-04-05 | 2008-09-18 | 마쯔시다덴기산교 가부시키가이샤 | 액정표시패널 |
| KR100841819B1 (ko) * | 2000-04-05 | 2008-06-26 | 마쯔시다덴기산교 가부시키가이샤 | 액정표시패널 |
| US9099361B2 (en) | 2000-04-27 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2017161911A (ja) * | 2000-04-27 | 2017-09-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9780124B2 (en) | 2000-04-27 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device including pixel comprising first transistor second transistor and light-emitting element |
| JP2017049592A (ja) * | 2000-04-27 | 2017-03-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9419026B2 (en) | 2000-04-27 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2013057959A (ja) * | 2000-04-27 | 2013-03-28 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置、及び電子機器 |
| JP2016106243A (ja) * | 2000-04-27 | 2016-06-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US7259821B2 (en) | 2000-05-23 | 2007-08-21 | Lg. Philips Lcd Co., Ltd. | In-plane switching LCD device |
| KR100736114B1 (ko) * | 2000-05-23 | 2007-07-06 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
| JP2002139737A (ja) * | 2000-07-31 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
| JP2003021825A (ja) * | 2000-07-31 | 2003-01-24 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
| US6856370B2 (en) | 2000-08-22 | 2005-02-15 | Nec Lcd Technologies, Ltd. | Active matrix liquid crystal display unit having liquid crystal molecules less arranged like spray pattern and along bent line |
| US6850303B2 (en) | 2000-09-27 | 2005-02-01 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display device having additional storage capacitance |
| WO2002027392A1 (fr) * | 2000-09-27 | 2002-04-04 | Matsushita Electric Industrial Co., Ltd. | Afficheur a cristaux liquides |
| JP2002116450A (ja) * | 2000-10-10 | 2002-04-19 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその作製方法 |
| JP2002162640A (ja) * | 2000-10-14 | 2002-06-07 | Samsung Electronics Co Ltd | 横電界型液晶表示装置及びその製造方法 |
| KR100587217B1 (ko) * | 2000-12-29 | 2006-06-08 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치용 어레이기판 및 그제조방법 |
| JP2012113326A (ja) * | 2001-02-23 | 2012-06-14 | Nlt Technologies Ltd | 横電界方式のアクティブマトリクス型液晶表示装置 |
| JP2010152394A (ja) * | 2001-02-23 | 2010-07-08 | Nec Lcd Technologies Ltd | 横電界方式のアクティブマトリクス型液晶表示装置及び電子機器 |
| US6924863B2 (en) | 2001-02-23 | 2005-08-02 | Nec Lcd Technologies, Ltd. | In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same |
| US7619710B2 (en) | 2001-02-23 | 2009-11-17 | Nec Lcd Technologies, Ltd. | In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same |
| US7446833B2 (en) | 2001-02-23 | 2008-11-04 | Nec Lcd Technologies, Ltd. | In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same |
| US7259820B2 (en) | 2001-03-15 | 2007-08-21 | Nec Lcd Technologies, Ltd. | Active matrix type liquid crystal display device and method of manufacturing the same |
| KR100455646B1 (ko) * | 2001-08-20 | 2004-11-12 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| CN100343742C (zh) * | 2001-08-28 | 2007-10-17 | 株式会社日立制作所 | 液晶显示装置 |
| KR100820646B1 (ko) * | 2001-09-05 | 2008-04-08 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| CN100373246C (zh) * | 2001-11-15 | 2008-03-05 | Nec液晶技术株式会社 | 平面开关模式有源矩阵型液晶显示器件及其制造方法 |
| CN100392486C (zh) * | 2002-12-19 | 2008-06-04 | 奇美电子股份有限公司 | 液晶显示单元及液晶显示器 |
| US7570330B2 (en) | 2002-12-19 | 2009-08-04 | Chi Mei Optoelectronics Corp. | Liquid crystal display cell and liquid crystal display |
| US7339644B2 (en) | 2002-12-19 | 2008-03-04 | Chi Mei Optoelectronics Corp. | In-plane switching liquid crystal display and liquid crystal display cell comprising a groove formed above the data line |
| JP2004219707A (ja) * | 2003-01-15 | 2004-08-05 | Hitachi Displays Ltd | 液晶表示装置 |
| US7557899B2 (en) | 2003-03-19 | 2009-07-07 | Nec Lcd Technologies, Ltd | Liquid crystal display device and method of fabricating the same |
| US7355670B2 (en) | 2003-03-19 | 2008-04-08 | Nec Lcd Technologies, Ltd. | Liquid crystal display device and method of fabricating the same |
| CN100405188C (zh) * | 2003-03-19 | 2008-07-23 | Nec液晶技术株式会社 | 液晶显示器以及其制造方法 |
| US7142274B2 (en) | 2003-03-19 | 2006-11-28 | Nec Lcd Technologies, Ltd. | Liquid crystal display device and method of fabricating the same |
| US7423716B2 (en) | 2004-01-08 | 2008-09-09 | Nec Lcd Technologies, Ltd. | Liquid crystal display device with mound-like insulating film formed on video line covered by a common electrode with edges of the mound positioned on light shield electrode |
| JP2005195927A (ja) * | 2004-01-08 | 2005-07-21 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| US8125609B2 (en) | 2004-03-11 | 2012-02-28 | Lg Display Co., Ltd. | In-plane switching mode liquid crystal display device with multi-layer electrode and fabrication method thereof |
| US8199309B2 (en) | 2004-03-29 | 2012-06-12 | Nec Corporation | Active matrix subtrate and liquid crystal display device with the same |
| US7609354B2 (en) | 2004-03-29 | 2009-10-27 | Nec Lcd Technologies, Ltd | Active matrix substrate and liquid crystal display device with the same |
| JP2005283790A (ja) * | 2004-03-29 | 2005-10-13 | Nec Lcd Technologies Ltd | アクティブマトリクス基板及び該基板を備える液晶表示装置 |
| JP2005115404A (ja) * | 2005-01-24 | 2005-04-28 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| JP2008175882A (ja) * | 2007-01-16 | 2008-07-31 | Hitachi Displays Ltd | 表示装置 |
| JP2009288372A (ja) * | 2008-05-28 | 2009-12-10 | Seiko Epson Corp | 液晶装置、および電子機器 |
| US8427620B2 (en) | 2009-02-16 | 2013-04-23 | Nlt Technologies, Ltd. | Liquid crystal display device and electronic apparatus using the same and manufacturing method thereof |
| JP2010190933A (ja) * | 2009-02-16 | 2010-09-02 | Nec Lcd Technologies Ltd | 液晶表示装置及びそれを用いた電子機器 |
| US8941803B2 (en) | 2009-02-16 | 2015-01-27 | Nlt Technologies, Ltd. | Liquid crystal display device and electronic apparatus using the same |
| JP2018046296A (ja) * | 2009-07-10 | 2018-03-22 | 株式会社半導体エネルギー研究所 | 液晶表示パネル |
| US10157936B2 (en) | 2009-07-10 | 2018-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10522568B2 (en) | 2009-07-10 | 2019-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10916566B2 (en) | 2009-07-10 | 2021-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US11374029B2 (en) | 2009-07-10 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9075271B2 (en) | 2011-09-06 | 2015-07-07 | Japan Display Inc. | Liquid crystal display device |
| JP2013054301A (ja) * | 2011-09-06 | 2013-03-21 | Japan Display Central Co Ltd | 液晶表示装置 |
| JP2016075721A (ja) * | 2014-10-02 | 2016-05-12 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010046017A1 (en) | 2001-11-29 |
| TW200305045A (en) | 2003-10-16 |
| JP4130490B2 (ja) | 2008-08-06 |
| US6452656B2 (en) | 2002-09-17 |
| TW565734B (en) | 2003-12-11 |
| KR100326906B1 (ko) | 2002-08-24 |
| TWI232341B (en) | 2005-05-11 |
| KR19990036533A (ko) | 1999-05-25 |
| US6864939B2 (en) | 2005-03-08 |
| US6686986B2 (en) | 2004-02-03 |
| US20050151914A1 (en) | 2005-07-14 |
| US7362401B2 (en) | 2008-04-22 |
| US20040119928A1 (en) | 2004-06-24 |
| US20020186338A1 (en) | 2002-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4130490B2 (ja) | 液晶表示装置 | |
| US6567150B1 (en) | Liquid crystal display and method of manufacturing the same | |
| KR100244447B1 (ko) | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 | |
| JP4175482B2 (ja) | 液晶表示素子及びその製造方法 | |
| US7663711B2 (en) | Liquid crystal display and methods of fabricating and repairing the same | |
| KR101848827B1 (ko) | 액정표시장치 | |
| KR19990024711A (ko) | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 | |
| US7538846B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR100876403B1 (ko) | 횡전계방식 액정 표시 장치 및 그 제조방법 | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| KR101109978B1 (ko) | 고개구율 액정표시소자 | |
| JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
| KR101274703B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| KR20110044108A (ko) | 횡전계형 액정표시장치 | |
| JP4082433B2 (ja) | 面内スイッチング型液晶表示装置 | |
| JP2006201814A5 (ja) | ||
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JP2008170987A (ja) | 面内スイッチング型液晶表示装置 | |
| JP3591674B2 (ja) | 液晶表示装置 | |
| JPH1152421A (ja) | 液晶表示装置 | |
| JPH1172801A (ja) | 液晶表示装置 | |
| KR101232166B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR100983579B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| JP2002006329A (ja) | 液晶表示パネル | |
| JP2741773B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040625 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051003 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060424 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060502 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080522 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140530 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |