JPH11110304A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH11110304A JPH11110304A JP9267194A JP26719497A JPH11110304A JP H11110304 A JPH11110304 A JP H11110304A JP 9267194 A JP9267194 A JP 9267194A JP 26719497 A JP26719497 A JP 26719497A JP H11110304 A JPH11110304 A JP H11110304A
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- flag
- control unit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】マイコンにおいて、不揮発性メモリの書き込み
/消去特性の寿命を向上させる。 【解決手段】 制御部2は、アドレスデータを出力し、
不揮発性メモリ7のデータ領域のうち1つ例えばデータ
領域aを指定する。これに対応するフラグ領域Faから
フラグの値が制御部2に印加され、データ領域が記憶可
能か記憶不可能か判断される。記憶可能な場合データを
データ領域aに書き込む。書き込み後、書き込み前のデ
ータとデータ領域aの読み出しデータが一致するか確認
する。一致すれば書き込み動作を終了し、一致しなけれ
ばレジスタ領域Raの値をインクリメントし、この値が
所定値を超えたか確認する。超えた場合フラグ領域Fa
にデータ領域が記憶不可能であることを示すフラグをセ
ットする。超えない場合、フローティングゲートの電荷
を除去するため、消去動作を行う。
/消去特性の寿命を向上させる。 【解決手段】 制御部2は、アドレスデータを出力し、
不揮発性メモリ7のデータ領域のうち1つ例えばデータ
領域aを指定する。これに対応するフラグ領域Faから
フラグの値が制御部2に印加され、データ領域が記憶可
能か記憶不可能か判断される。記憶可能な場合データを
データ領域aに書き込む。書き込み後、書き込み前のデ
ータとデータ領域aの読み出しデータが一致するか確認
する。一致すれば書き込み動作を終了し、一致しなけれ
ばレジスタ領域Raの値をインクリメントし、この値が
所定値を超えたか確認する。超えた場合フラグ領域Fa
にデータ領域が記憶不可能であることを示すフラグをセ
ットする。超えない場合、フローティングゲートの電荷
を除去するため、消去動作を行う。
Description
【0001】
【発明の属する技術分野】本発明は、データの一括消去
可能な不揮発性メモリーを内蔵したマイクロコンピュー
タに関する。
可能な不揮発性メモリーを内蔵したマイクロコンピュー
タに関する。
【0002】
【従来の技術】一般に、マイクロコンピュータには動作
制御用のプログラムが記憶されるマスクROMやデータ
が記憶されるRAMが内蔵されている。一方、メモリー
として、書き込まれたデータの電気的な一括消去が可能
な不揮発性メモリが知られており、最近ではマイクロコ
ンピュータにおいて前記マスクROM及びRAMの代わ
りに不揮発性メモリが内蔵されるようになった。不揮発
性メモリがマイクロコンピュータに内蔵されると、不揮
発性メモリが電気的に書き込み済みデータの消去が可能
なため、製品となってからも動作制御用のプログラムの
書き換えが可能となる利点がある。その為、不揮発性メ
モリをマイクロコンピュータに内蔵する用途が多くなっ
ている。
制御用のプログラムが記憶されるマスクROMやデータ
が記憶されるRAMが内蔵されている。一方、メモリー
として、書き込まれたデータの電気的な一括消去が可能
な不揮発性メモリが知られており、最近ではマイクロコ
ンピュータにおいて前記マスクROM及びRAMの代わ
りに不揮発性メモリが内蔵されるようになった。不揮発
性メモリがマイクロコンピュータに内蔵されると、不揮
発性メモリが電気的に書き込み済みデータの消去が可能
なため、製品となってからも動作制御用のプログラムの
書き換えが可能となる利点がある。その為、不揮発性メ
モリをマイクロコンピュータに内蔵する用途が多くなっ
ている。
【0003】ここで、不揮発性メモリの一つとして、図
3のようなスプリットゲート型フラッシュメモリーがあ
り、この不揮発性メモリーについて動作説明を行う。ま
ず、フラッシュメモリーへのデータの書き込みを行う場
合、ドレイン電極Dを接地し、ソース電極Sに12Vの
電圧を印加し、ゲート電極Gに2Vの電圧を印加する。
ソース−ドレイン間に大きい電位差が生じるので、その
間に負の電荷が生じ、ソースからドレインに電流が流れ
る。このとき、ソース−ドレイン間の大きな電位差によ
りホットエレクトロンという電荷が発生する。さらに、
コントロールゲートCGに2Vの電圧を印加しているた
め、フローティングゲートFG下部のチャネルの電圧は
約9Vとなり、前記ホットエレクトロンが引き上げられ
フローティングゲートFGに蓄えられる。フローティン
グゲートFGに電荷が蓄えられると、フローティングゲ
ートFG下部のチャネルが正に帯電されるので、ソース
−ドレイン間に電流が流れることはない。よって、この
状態をデータ「0」の書き込み状態と定義する。尚、フ
ローティングゲートFGに電荷が蓄えられていないと、
フローティングゲートFGが正に帯電されるため、ソー
ス−ドレイン間のチャネルが負に帯電されるため、この
間を電流が流れる。よって、この状態はデータ「1」の
書き込み状態になる。
3のようなスプリットゲート型フラッシュメモリーがあ
り、この不揮発性メモリーについて動作説明を行う。ま
ず、フラッシュメモリーへのデータの書き込みを行う場
合、ドレイン電極Dを接地し、ソース電極Sに12Vの
電圧を印加し、ゲート電極Gに2Vの電圧を印加する。
ソース−ドレイン間に大きい電位差が生じるので、その
間に負の電荷が生じ、ソースからドレインに電流が流れ
る。このとき、ソース−ドレイン間の大きな電位差によ
りホットエレクトロンという電荷が発生する。さらに、
コントロールゲートCGに2Vの電圧を印加しているた
め、フローティングゲートFG下部のチャネルの電圧は
約9Vとなり、前記ホットエレクトロンが引き上げられ
フローティングゲートFGに蓄えられる。フローティン
グゲートFGに電荷が蓄えられると、フローティングゲ
ートFG下部のチャネルが正に帯電されるので、ソース
−ドレイン間に電流が流れることはない。よって、この
状態をデータ「0」の書き込み状態と定義する。尚、フ
ローティングゲートFGに電荷が蓄えられていないと、
フローティングゲートFGが正に帯電されるため、ソー
ス−ドレイン間のチャネルが負に帯電されるため、この
間を電流が流れる。よって、この状態はデータ「1」の
書き込み状態になる。
【0004】また、フラッシュメモリーに書き込まれた
データを読み出す場合、ドレイン電極Dに2Vの電圧を
印加し、ソース電極Sを接地し、ゲート電極Gに電源電
圧程度の電圧を印加する。フローティングゲートFGに
電荷が蓄えられている場合、フローティングゲートFG
下部のチャネルが正に帯電されているため、ソース−ド
レイン間に一定の電位差を与えても、その間にセル電流
が流れない。また、フローティングゲートFGに電荷が
蓄えれられていない場合、ゲート電極Gに電圧を印加す
るため、ソース−ドレイン間のチャネルがより一層負に
帯電し、ソース−ドレイン間により多くセル電流が流れ
る。よって、データの読み出しは、ソースから得られる
セル電流の有無を確認することにより行われる。
データを読み出す場合、ドレイン電極Dに2Vの電圧を
印加し、ソース電極Sを接地し、ゲート電極Gに電源電
圧程度の電圧を印加する。フローティングゲートFGに
電荷が蓄えられている場合、フローティングゲートFG
下部のチャネルが正に帯電されているため、ソース−ド
レイン間に一定の電位差を与えても、その間にセル電流
が流れない。また、フローティングゲートFGに電荷が
蓄えれられていない場合、ゲート電極Gに電圧を印加す
るため、ソース−ドレイン間のチャネルがより一層負に
帯電し、ソース−ドレイン間により多くセル電流が流れ
る。よって、データの読み出しは、ソースから得られる
セル電流の有無を確認することにより行われる。
【0005】次に、不揮発性メモリ中のデータの電気的
消去について説明する。図3において、ソース電極S及
びドレイン電極Dを接地(0V)し、ゲート電極Gを1
5V以上にして、コントロールゲートCGとソースとの
間の電位差を大きくする。この電位差により、フローテ
ィングゲートFGの突起部からコントロールゲートCG
へトンネリング現象が起こり、フローティングゲートF
Gに蓄積された電荷がトンネリング電流としてコントロ
ールゲートCGに引き抜かれる。こうしてフローティン
グゲートFGの電荷を除去し、フローティングゲートF
Gを元の状態とし、電気的消去が実行される。
消去について説明する。図3において、ソース電極S及
びドレイン電極Dを接地(0V)し、ゲート電極Gを1
5V以上にして、コントロールゲートCGとソースとの
間の電位差を大きくする。この電位差により、フローテ
ィングゲートFGの突起部からコントロールゲートCG
へトンネリング現象が起こり、フローティングゲートF
Gに蓄積された電荷がトンネリング電流としてコントロ
ールゲートCGに引き抜かれる。こうしてフローティン
グゲートFGの電荷を除去し、フローティングゲートF
Gを元の状態とし、電気的消去が実行される。
【0006】
【発明が解決しようとする課題】ところで、図3の不揮
発性メモリーには、書き込み/消去を数万回行うと、フ
ローティングゲートFGの電荷を除去できなくなり、デ
ータの消去ができなくなるという問題点がある。フロー
ティングゲートFG中の電荷をどの程度除去できるか
は、一定時間当たりにコントロールゲートCGに印加さ
れる電圧の大きさに依っている。コントロールゲートC
Gへの電圧が大きければフローティングゲートFG中の
電荷を確実に除去できる。
発性メモリーには、書き込み/消去を数万回行うと、フ
ローティングゲートFGの電荷を除去できなくなり、デ
ータの消去ができなくなるという問題点がある。フロー
ティングゲートFG中の電荷をどの程度除去できるか
は、一定時間当たりにコントロールゲートCGに印加さ
れる電圧の大きさに依っている。コントロールゲートC
Gへの電圧が大きければフローティングゲートFG中の
電荷を確実に除去できる。
【0007】しかし、従来例では、消去時フローティン
グゲートFGの電荷を除去するためにゲートCGに印加
される電圧の大きさは一定であった。その為、不揮発性
メモリのデータの電気的消去を何度も繰り返している
と、場合によっては、電気的消去を行ったつもりでいて
も不揮発性メモリのメモリセルの中にはフローティング
ゲートFG中の電荷が完全に除去されないで一部残って
いる状況が起こり得る(過書き込み状態)。すると、フ
ローティングゲートに電荷が残った状態で、メモリセル
に「1」を書き込もうとすると、フローティングゲート
1に電荷が残っているため、このメモリセルは「0」の
書き込み状態となり、「1」を書き込むことができなか
った。すると、フローティングゲートFGに電荷が残っ
た状態のメモリセルを「1」の書き込み状態とした場
合、フローティングゲートFGに電荷が残っているた
め、このメモリセルは「0」の書き込み状態となり、
「1」を書き込むことができなかった。
グゲートFGの電荷を除去するためにゲートCGに印加
される電圧の大きさは一定であった。その為、不揮発性
メモリのデータの電気的消去を何度も繰り返している
と、場合によっては、電気的消去を行ったつもりでいて
も不揮発性メモリのメモリセルの中にはフローティング
ゲートFG中の電荷が完全に除去されないで一部残って
いる状況が起こり得る(過書き込み状態)。すると、フ
ローティングゲートに電荷が残った状態で、メモリセル
に「1」を書き込もうとすると、フローティングゲート
1に電荷が残っているため、このメモリセルは「0」の
書き込み状態となり、「1」を書き込むことができなか
った。すると、フローティングゲートFGに電荷が残っ
た状態のメモリセルを「1」の書き込み状態とした場
合、フローティングゲートFGに電荷が残っているた
め、このメモリセルは「0」の書き込み状態となり、
「1」を書き込むことができなかった。
【0008】上記の不揮発性メモリの問題は、不揮発性
メモリを内蔵したマイクロコンピュータにも悪影響を及
ぼす。例えば、不揮発性メモリをRAMとして使用した
場合、データの書き換えにより不揮発性メモリは書き込
み/消去が繰り返される。この書き込み/消去が不揮発
性メモリの同一アドレス上、即ち所定のメモリセルを含
む領域で繰り返し続けられると、上記の過書き込み状態
が発生する。その為、マイクロコンピュータを動作させ
た場合、過書き込み状態により使用者の意図に反したデ
ータが書き込まれ、誤ったデータや誤ったプログラムが
不揮発性メモリに記憶され、マイクロコンピュータの誤
動作の原因となっていた。
メモリを内蔵したマイクロコンピュータにも悪影響を及
ぼす。例えば、不揮発性メモリをRAMとして使用した
場合、データの書き換えにより不揮発性メモリは書き込
み/消去が繰り返される。この書き込み/消去が不揮発
性メモリの同一アドレス上、即ち所定のメモリセルを含
む領域で繰り返し続けられると、上記の過書き込み状態
が発生する。その為、マイクロコンピュータを動作させ
た場合、過書き込み状態により使用者の意図に反したデ
ータが書き込まれ、誤ったデータや誤ったプログラムが
不揮発性メモリに記憶され、マイクロコンピュータの誤
動作の原因となっていた。
【0009】
【課題を解決するための手段】本発明は、書き込み済み
のデータを電気的に一括消去可能な不揮発性メモリと、
前記不揮発性メモリの書き込み及び消去を制御する制御
部を備えるマイクロコンピュータにおいて、前記不揮発
性メモリ中に、所定単位の複数のデータ領域と、各々の
データ領域に対応し、データの書き込みに不都合がある
ことが検出された回数を保持するレジスタ領域と、各々
のデータ領域に対応し、データの書き込みが不可能なこ
とを示す状態が書き込まれるフラグ領域とを設けたこと
を特徴とする。
のデータを電気的に一括消去可能な不揮発性メモリと、
前記不揮発性メモリの書き込み及び消去を制御する制御
部を備えるマイクロコンピュータにおいて、前記不揮発
性メモリ中に、所定単位の複数のデータ領域と、各々の
データ領域に対応し、データの書き込みに不都合がある
ことが検出された回数を保持するレジスタ領域と、各々
のデータ領域に対応し、データの書き込みが不可能なこ
とを示す状態が書き込まれるフラグ領域とを設けたこと
を特徴とする。
【0010】特に、前記制御部は、前記複数のデータ領
域のうち1つのメモリ領域を選択する選択手段と、選択
されたデータ領域に書き込みデータを書き込む手段と、
書き込みデータと、前記書き込みデータに対応する読み
出しデータとが一致しているか否か確認する確認手段
と、前記2つのデータが一致しない場合、指定されたデ
ータ領域に対応するレジスタ領域をインクリメントする
インクリメント手段とを含むことを特徴とする。
域のうち1つのメモリ領域を選択する選択手段と、選択
されたデータ領域に書き込みデータを書き込む手段と、
書き込みデータと、前記書き込みデータに対応する読み
出しデータとが一致しているか否か確認する確認手段
と、前記2つのデータが一致しない場合、指定されたデ
ータ領域に対応するレジスタ領域をインクリメントする
インクリメント手段とを含むことを特徴とする。
【0011】また、前記制御部は、前記2つのデータが
一致しない場合、前記データ領域に対して少なくとも1
回の消去動作を行う消去手段を含むことを特徴とする。
さらに、前記制御部は、前記レジスタ手段の値が所定値
を超えた場合、前記データ領域に対応するフラグ領域に
データの書き込みを禁止することを示す状態をセットす
るフラグ手段を含むことを特徴とする。
一致しない場合、前記データ領域に対して少なくとも1
回の消去動作を行う消去手段を含むことを特徴とする。
さらに、前記制御部は、前記レジスタ手段の値が所定値
を超えた場合、前記データ領域に対応するフラグ領域に
データの書き込みを禁止することを示す状態をセットす
るフラグ手段を含むことを特徴とする。
【0012】また、前記不揮発性メモリは、前記データ
領域の対応するレジスタ手段の値が所定値を超えた場
合、前記データ領域に対応するフラグ領域にデータの書
き込みを禁止することを示す状態をセットするセット回
路を備えることを特徴とする。一方、前記制御部は、前
記2つのデータが一致した場合、書き込み動作を終了す
ることを特徴とする。
領域の対応するレジスタ手段の値が所定値を超えた場
合、前記データ領域に対応するフラグ領域にデータの書
き込みを禁止することを示す状態をセットするセット回
路を備えることを特徴とする。一方、前記制御部は、前
記2つのデータが一致した場合、書き込み動作を終了す
ることを特徴とする。
【0013】さらにまた、前記制御部は、データの書き
換えごとに、指定するメモリ領域を変更することを特徴
とする。本発明に依れば、不揮発性メモリにおいて複数
のデータ領域に対応するレジスタ領域及びフラグ領域を
設け、所定のデータ領域にデータの書き込みを行う前
に、それに対応するフラグ領域が書き換え不可能な状態
になっている否か確認し、フラグがあればデータの書き
込みは行われず、フラグがなければデータをデータ領域
に書き込む。、書き込み後、書き込み前のデータとデー
タ領域から読み出されたデータとが一致するか否かを判
断し、一致すればデータの書き込み動作を終了し、一致
しなければレジスタ領域の値をインクリメントする。レ
ジスタ領域の値が所定値を超えた場合、フラグ領域にフ
ラグをセットする。
換えごとに、指定するメモリ領域を変更することを特徴
とする。本発明に依れば、不揮発性メモリにおいて複数
のデータ領域に対応するレジスタ領域及びフラグ領域を
設け、所定のデータ領域にデータの書き込みを行う前
に、それに対応するフラグ領域が書き換え不可能な状態
になっている否か確認し、フラグがあればデータの書き
込みは行われず、フラグがなければデータをデータ領域
に書き込む。、書き込み後、書き込み前のデータとデー
タ領域から読み出されたデータとが一致するか否かを判
断し、一致すればデータの書き込み動作を終了し、一致
しなければレジスタ領域の値をインクリメントする。レ
ジスタ領域の値が所定値を超えた場合、フラグ領域にフ
ラグをセットする。
【0014】
【発明の実施の形態】図1は本発明の実施の形態を示す
図である。1は例えば外部データを入出力するための入
出力ポート、2は入出力ポート1からのデータを後述さ
れる不揮発性メモリに書き込むために各回路の動作を制
御する制御部であり、例えばCPU(中央演算処理装
置)で構成され、図示されない不揮発性メモリのプログ
ラム領域に記憶されるプログラムに基づいて動作し、主
に後述される不揮発性メモリ7へのデータの書き込み、
レジスタ領域Ra乃至Reへのインクリメント動作やフ
ラグ領域Fa乃至Feへのフラグのセットの動作を制御
する。
図である。1は例えば外部データを入出力するための入
出力ポート、2は入出力ポート1からのデータを後述さ
れる不揮発性メモリに書き込むために各回路の動作を制
御する制御部であり、例えばCPU(中央演算処理装
置)で構成され、図示されない不揮発性メモリのプログ
ラム領域に記憶されるプログラムに基づいて動作し、主
に後述される不揮発性メモリ7へのデータの書き込み、
レジスタ領域Ra乃至Reへのインクリメント動作やフ
ラグ領域Fa乃至Feへのフラグのセットの動作を制御
する。
【0015】3は制御部2の指示により、データやプロ
グラム動作中に生成されたデータを一旦記憶するRA
M、4はアドレスバスを含み、入出力ポート1、制御部
2及びRAM3の間のデータ伝送を行うためのバス、5
は1ページ分の領域を有し、データバス6を介して伝送
された1ページ分のデータを一旦格納するページバッフ
ァ、7は1ページ分のデータの記憶可能な4つのデータ
領域a乃至dと、領域a乃至dに対応するレジスタ領域
Ra乃至Rdやフラグ領域Fa乃至Fdとを含み、デー
タ領域Fa乃至Fdにデータバス8を介して伝送される
データが記憶される不揮発性メモリであり、制御部2か
らアドレスバス9を介して伝送されるアドレスデータを
デコードして、データ領域a乃至dのうち一つを指定す
るアドレスデコーダ(図示せず)を含む。また、不揮発
性メモリ7は複数のデータ領域を形成し、前記アドレス
デコーダの出力によって所定のアドレスが指定されるこ
とにより、データ領域が指定される。
グラム動作中に生成されたデータを一旦記憶するRA
M、4はアドレスバスを含み、入出力ポート1、制御部
2及びRAM3の間のデータ伝送を行うためのバス、5
は1ページ分の領域を有し、データバス6を介して伝送
された1ページ分のデータを一旦格納するページバッフ
ァ、7は1ページ分のデータの記憶可能な4つのデータ
領域a乃至dと、領域a乃至dに対応するレジスタ領域
Ra乃至Rdやフラグ領域Fa乃至Fdとを含み、デー
タ領域Fa乃至Fdにデータバス8を介して伝送される
データが記憶される不揮発性メモリであり、制御部2か
らアドレスバス9を介して伝送されるアドレスデータを
デコードして、データ領域a乃至dのうち一つを指定す
るアドレスデコーダ(図示せず)を含む。また、不揮発
性メモリ7は複数のデータ領域を形成し、前記アドレス
デコーダの出力によって所定のアドレスが指定されるこ
とにより、データ領域が指定される。
【0016】また、不揮発性メモリ7中のフラグ領域の
状態は、データを消去しても不揮発性メモリ7のフロー
ティング中の電荷を完全に除去できないという理由で、
データの書き込みが不可能である状態の場合「0」とな
り、また、データの書き込みが可能である状態の場合、
「1」になる。尚、このフラグ領域は例えばデータ領域
と独立した領域に形成されており、状態を変えたいフラ
グのアドレスを指定し、フラグセット信号によりフラグ
の不揮発性メモリセルに「0」のデータを書き込むこと
によって、フラグ領域の状態が反転される。このよう
に、フラグ領域に「0」のデータを書き込むので、1ビ
ット毎の状態反転が可能になる。さらに、アドレス指定
されたフラグ領域からはフラグの値が制御部2に供給さ
れるようになる。
状態は、データを消去しても不揮発性メモリ7のフロー
ティング中の電荷を完全に除去できないという理由で、
データの書き込みが不可能である状態の場合「0」とな
り、また、データの書き込みが可能である状態の場合、
「1」になる。尚、このフラグ領域は例えばデータ領域
と独立した領域に形成されており、状態を変えたいフラ
グのアドレスを指定し、フラグセット信号によりフラグ
の不揮発性メモリセルに「0」のデータを書き込むこと
によって、フラグ領域の状態が反転される。このよう
に、フラグ領域に「0」のデータを書き込むので、1ビ
ット毎の状態反転が可能になる。さらに、アドレス指定
されたフラグ領域からはフラグの値が制御部2に供給さ
れるようになる。
【0017】不揮発性メモリ7中のレジスタ領域もデー
タ領域と独立した領域に形成される。値を変えたいレジ
スタ領域の指定は、そのレジスタ領域のアドレスを指定
することにより行われる。1つのレジスタ領域は例えば
3ビットで形成され、制御部2からのインクリメント信
号に応じてレジスタ領域に「111」、「110」、
「100」、「000」のデータを順次書き込むことに
よって、指定されたレジスタ領域の値を10進法で
「0」、「1」、「2」、「3」とインクリメントす
る。また、アドレス指定されたレジスタ領域の値は制御
部2に印加されるようになる。
タ領域と独立した領域に形成される。値を変えたいレジ
スタ領域の指定は、そのレジスタ領域のアドレスを指定
することにより行われる。1つのレジスタ領域は例えば
3ビットで形成され、制御部2からのインクリメント信
号に応じてレジスタ領域に「111」、「110」、
「100」、「000」のデータを順次書き込むことに
よって、指定されたレジスタ領域の値を10進法で
「0」、「1」、「2」、「3」とインクリメントす
る。また、アドレス指定されたレジスタ領域の値は制御
部2に印加されるようになる。
【0018】まず、不揮発性メモリ7にデータを書き込
む場合、原則的に新規にデータの書き換えが行われるご
とに、書き込みが行われるデータ領域が変わっていく。
例えば図4に示されるように、新規の書き換えが行われ
るごとに、指定されるデータ領域がデータ領域aからデ
ータ領域b、データ領域bからデータ領域cへと順次変
更される。尚、データ領域の変更の順番は図4の限ら
ず、他の順番でも良い。
む場合、原則的に新規にデータの書き換えが行われるご
とに、書き込みが行われるデータ領域が変わっていく。
例えば図4に示されるように、新規の書き換えが行われ
るごとに、指定されるデータ領域がデータ領域aからデ
ータ領域b、データ領域bからデータ領域cへと順次変
更される。尚、データ領域の変更の順番は図4の限ら
ず、他の順番でも良い。
【0019】次に、図1の不揮発性メモリ7中のデータ
の書き換え動作を、図2のフローチャートを参照しなが
ら説明する。まず、外部より書き換え命令が制御部2に
入力されると、制御部2は入力ポート1を介して外部か
らデータを取り込み、データをRAM3に一時記憶させ
る(S1)。次に、制御部2はアドレスデータをバス9
を介して不揮発性メモリ7に入力する。アドレスデータ
がデコードされ、その結果に応じて例えば不揮発性メモ
リ7のデータ領域aが指定される。それに伴い、データ
領域aに対応するレジスタ領域Ra及びフラグ領域Fa
も指定される(S2)。指定されたフラグ領域Faから
その状態が制御部2に出力され、制御部2はフラグ領域
Faの状態を判断する(S3)。
の書き換え動作を、図2のフローチャートを参照しなが
ら説明する。まず、外部より書き換え命令が制御部2に
入力されると、制御部2は入力ポート1を介して外部か
らデータを取り込み、データをRAM3に一時記憶させ
る(S1)。次に、制御部2はアドレスデータをバス9
を介して不揮発性メモリ7に入力する。アドレスデータ
がデコードされ、その結果に応じて例えば不揮発性メモ
リ7のデータ領域aが指定される。それに伴い、データ
領域aに対応するレジスタ領域Ra及びフラグ領域Fa
も指定される(S2)。指定されたフラグ領域Faから
その状態が制御部2に出力され、制御部2はフラグ領域
Faの状態を判断する(S3)。
【0020】ところで、このフラグは不揮発性メモリ7
のデータ領域が記憶可能な状態か、記憶不可能な状態か
を示すものである。不揮発性メモリ7のメモリセルは図
3のような構成であり、書き込み済みデータの消去時フ
ローティングゲートから電荷を完全に除去できないと、
メモリセルには誤ったデータが記憶される。書き込みデ
ータを正確に記憶できない場合、読み出しの際には当然
書き込みデータと異なるデータが読み出されるため、こ
の状態を記憶不可能な状態としている。また、書き込み
データに対して、メモリセルから誤りなくデータを読み
出せる場合、この状態を記憶可能な状態としている。そ
こで、フラグ領域の状態は「0」または「1」の値を有
し、フラグが「1」の場合データ領域は書き込み可能な
状態にあることを示し、フラグが「0」の場合データ領
域は書き込み不可能な状態を示す。
のデータ領域が記憶可能な状態か、記憶不可能な状態か
を示すものである。不揮発性メモリ7のメモリセルは図
3のような構成であり、書き込み済みデータの消去時フ
ローティングゲートから電荷を完全に除去できないと、
メモリセルには誤ったデータが記憶される。書き込みデ
ータを正確に記憶できない場合、読み出しの際には当然
書き込みデータと異なるデータが読み出されるため、こ
の状態を記憶不可能な状態としている。また、書き込み
データに対して、メモリセルから誤りなくデータを読み
出せる場合、この状態を記憶可能な状態としている。そ
こで、フラグ領域の状態は「0」または「1」の値を有
し、フラグが「1」の場合データ領域は書き込み可能な
状態にあることを示し、フラグが「0」の場合データ領
域は書き込み不可能な状態を示す。
【0021】S3において、フラグ領域Faが「0」の
場合、制御部2は次のデータ領域bを選択する(S
4)。S2に戻り、制御部2はデータ領域bに対応した
アドレスデータを出力し、前記アドレスデータによりデ
ータ領域b及びフラグ領域Fbが指定される。フラグ領
域Fbが指定されると、フラグ領域Fbのフラグが制御
部2に出力され、フラグ領域Fbの値によってデータ領
域bが記憶可能な状態か、記憶不可能な状態かが判断さ
れる。このように、指定されたフラグ領域が「0」であ
ると、次のデータ領域及びフラグ領域を指定して、再び
フラグの状態を判断される。
場合、制御部2は次のデータ領域bを選択する(S
4)。S2に戻り、制御部2はデータ領域bに対応した
アドレスデータを出力し、前記アドレスデータによりデ
ータ領域b及びフラグ領域Fbが指定される。フラグ領
域Fbが指定されると、フラグ領域Fbのフラグが制御
部2に出力され、フラグ領域Fbの値によってデータ領
域bが記憶可能な状態か、記憶不可能な状態かが判断さ
れる。このように、指定されたフラグ領域が「0」であ
ると、次のデータ領域及びフラグ領域を指定して、再び
フラグの状態を判断される。
【0022】また、S3において、フラグ領域Faが
「1」の場合、データ領域aは記憶可能な状態と判断さ
れる。続いて、制御部2は不揮発性メモリ7に消去信号
をデータバス9を介して出力し、指定されるデータ領域
aに書き込まれているデータの一括消去を行う(S
5)。データの消去後、制御部2はRAM3に記憶され
たデータを読み出し、ページバッファ5に1ページ分の
データを一時格納させる(S6)。制御部2は不揮発性
メモリにライト信号Wを印加し、ページバッファ5のデ
ータはデータ領域aに書き込まれる(S7)。
「1」の場合、データ領域aは記憶可能な状態と判断さ
れる。続いて、制御部2は不揮発性メモリ7に消去信号
をデータバス9を介して出力し、指定されるデータ領域
aに書き込まれているデータの一括消去を行う(S
5)。データの消去後、制御部2はRAM3に記憶され
たデータを読み出し、ページバッファ5に1ページ分の
データを一時格納させる(S6)。制御部2は不揮発性
メモリにライト信号Wを印加し、ページバッファ5のデ
ータはデータ領域aに書き込まれる(S7)。
【0023】次に、データ領域aを指定した状態で、S
6で書き込まれたデータの読み出しを行う。読み出しデ
ータはデータバス6及び8を介して制御部2に印加され
る(S8)。読み出されたデータは、制御部2におい
て、RAM3に記憶されたデータに一致するか否か、比
較される。S9において、1ページ分のデータのうち1
つでもデータが一致しない場合、制御部2は指定された
レジスタ領域のデータを読み出し、レジスタ領域の値を
検出し、検出された値をインクリメントするためにイン
クリメント信号を不揮発性メモリ7に出力する。インク
リメント信号に応じて、レジスタ領域Raの状態が書き
換えられ、その値がインクリメントされる(S10)。
このレジスタ領域の値は、RAM3のデータと読み出し
データとの不一致が確認された回数を示しており、レジ
スタ領域の値を検出することによりデータ領域のメモリ
セルのフローティングゲートから電荷を完全に除去でき
ない状態が何回あったかを知ることができる。
6で書き込まれたデータの読み出しを行う。読み出しデ
ータはデータバス6及び8を介して制御部2に印加され
る(S8)。読み出されたデータは、制御部2におい
て、RAM3に記憶されたデータに一致するか否か、比
較される。S9において、1ページ分のデータのうち1
つでもデータが一致しない場合、制御部2は指定された
レジスタ領域のデータを読み出し、レジスタ領域の値を
検出し、検出された値をインクリメントするためにイン
クリメント信号を不揮発性メモリ7に出力する。インク
リメント信号に応じて、レジスタ領域Raの状態が書き
換えられ、その値がインクリメントされる(S10)。
このレジスタ領域の値は、RAM3のデータと読み出し
データとの不一致が確認された回数を示しており、レジ
スタ領域の値を検出することによりデータ領域のメモリ
セルのフローティングゲートから電荷を完全に除去でき
ない状態が何回あったかを知ることができる。
【0024】その後、制御部2はレジスタ領域Raの値
が所定値N、例えば3という所定値を超えたか否か検出
する(S11)。レジスタ領域Raの値が所定値3を超
えない場合、制御部2は不揮発性メモリ7に対して所定
回数の消去動作を行う。この消去動作はS5におけるデ
ータの一括消去と同一の動作で行う。データの不一致は
メモリセルのフローティングゲート中の電荷を完全に除
去できないことに起因している。消去動作によってフロ
ーティングゲートの電荷を除去できる可能性があるた
め、所定回数の消去動作を行うことにより再び正確なデ
ータの書き込みを行わせようとしている(S12)。
が所定値N、例えば3という所定値を超えたか否か検出
する(S11)。レジスタ領域Raの値が所定値3を超
えない場合、制御部2は不揮発性メモリ7に対して所定
回数の消去動作を行う。この消去動作はS5におけるデ
ータの一括消去と同一の動作で行う。データの不一致は
メモリセルのフローティングゲート中の電荷を完全に除
去できないことに起因している。消去動作によってフロ
ーティングゲートの電荷を除去できる可能性があるた
め、所定回数の消去動作を行うことにより再び正確なデ
ータの書き込みを行わせようとしている(S12)。
【0025】また、S10においてレジスタ領域Rbの
値が3を超えた場合、制御部2はフラグセット信号se
tを出力する。つまり、データの一致がとれない場合、
何回も消去動作を行ってメモリセルのフローティングゲ
ート中の電荷を除去しても、フローティング中の電荷を
完全に除去できないと判断できるため、指定されたデー
タ領域は正確な記憶を行うことができないと見なすこと
ができる。フラグセット信号setにより、フラグ領域
Faに「0」の値がセットされ、データ領域aは記憶不
可能な状態になる(S13)。その結果、今後データ領
域aにデータ書き込もうとしても、S3でデータ領域a
にフラグがあると検出されるので、今後はデータ領域a
にはデータは書き込まれなくなる。
値が3を超えた場合、制御部2はフラグセット信号se
tを出力する。つまり、データの一致がとれない場合、
何回も消去動作を行ってメモリセルのフローティングゲ
ート中の電荷を除去しても、フローティング中の電荷を
完全に除去できないと判断できるため、指定されたデー
タ領域は正確な記憶を行うことができないと見なすこと
ができる。フラグセット信号setにより、フラグ領域
Faに「0」の値がセットされ、データ領域aは記憶不
可能な状態になる(S13)。その結果、今後データ領
域aにデータ書き込もうとしても、S3でデータ領域a
にフラグがあると検出されるので、今後はデータ領域a
にはデータは書き込まれなくなる。
【0026】その後、S12またはS13の動作が終了
すると、S4へ行き、データ領域aの次に指定されるデ
ータ領域、例えばデータ領域bが選択される。さらに、
S2へ戻り、不揮発性メモリ7のデータ領域bが指定さ
れ、フラグの検出、データの一致の確認、レジスタ領域
Raの値のインクリメント及び確認、データの書き込み
の各動作が繰り返される。
すると、S4へ行き、データ領域aの次に指定されるデ
ータ領域、例えばデータ領域bが選択される。さらに、
S2へ戻り、不揮発性メモリ7のデータ領域bが指定さ
れ、フラグの検出、データの一致の確認、レジスタ領域
Raの値のインクリメント及び確認、データの書き込み
の各動作が繰り返される。
【0027】また、S9において、RAM3のデータと
読み出しデータとが一致した場合、データの書き込みが
誤りなく行えたとして、データの書き換えを終了する。
データの一致は、データ領域aにおいて正確な書き込み
が行えることを示している。制御部2はインクリメント
信号及びフラグセット信号を発生しないので、レジスタ
領域Raの値はそのままとなり、フラグ領域Faは
「1」のままとなって、データ領域aは今後もデータの
書き込みを行うことができる。
読み出しデータとが一致した場合、データの書き込みが
誤りなく行えたとして、データの書き換えを終了する。
データの一致は、データ領域aにおいて正確な書き込み
が行えることを示している。制御部2はインクリメント
信号及びフラグセット信号を発生しないので、レジスタ
領域Raの値はそのままとなり、フラグ領域Faは
「1」のままとなって、データ領域aは今後もデータの
書き込みを行うことができる。
【0028】図5は他の実施の形態を示す図であり、図
1と異なる点についてのみ説明する。図1ではレジスタ
領域の値を制御部2に入力し、制御部2でレジスタ領域
の値が所定値を超えたか否か確認させているが、これに
代えて図5では、不揮発性メモリ7中にレジスタ領域の
値を見てフラグ領域にフラグをセットさせるセット回路
10を備えている。
1と異なる点についてのみ説明する。図1ではレジスタ
領域の値を制御部2に入力し、制御部2でレジスタ領域
の値が所定値を超えたか否か確認させているが、これに
代えて図5では、不揮発性メモリ7中にレジスタ領域の
値を見てフラグ領域にフラグをセットさせるセット回路
10を備えている。
【0029】図6は図5の回路動作を説明するためのフ
ローチャートであり、図2のフローチャートとは不揮発
性メモリ7のレジスタ領域の値をインクリメントした後
の動作が異なるので、この異なる点についてのみ説明す
る。S10で、例えばレジスタ領域Raの値をインクリ
メントした後、制御部2は、メモリセルのフローティン
グゲートに帯電される電荷を完全に除去するために、所
定回数の消去動作を行う(S14)。その後、S4に行
き、次のデータ領域、例えばデータ領域bを選択する。
一方、インクリメントの後、不揮発性メモリ7におい
て、指定されたデータ領域aに対応するレジスタ領域R
aの値がセット回路10に入力される。セット回路10
において、レジスタ領域Raの値と所定値(例えば、
3)とが比較され、レジスタ領域Raの値が所定値3を
超える場合セット回路10はキャリー信号cを出力す
る。キャリー信号cによって、指定されたデータ領域a
に対応するフラグ領域Faにフラグが「0」にセットさ
れる。フラグがセットされることにより、今後データ領
域aには書き込みは行われなくなる。また、レジスタ領
域Raの値が所定値3を超えない場合、セット回路10
はキャリー信号cを出力せず、フラグ領域Faの値は
「1」のままであって、データ領域aは書き込み可能な
状態を維持する。
ローチャートであり、図2のフローチャートとは不揮発
性メモリ7のレジスタ領域の値をインクリメントした後
の動作が異なるので、この異なる点についてのみ説明す
る。S10で、例えばレジスタ領域Raの値をインクリ
メントした後、制御部2は、メモリセルのフローティン
グゲートに帯電される電荷を完全に除去するために、所
定回数の消去動作を行う(S14)。その後、S4に行
き、次のデータ領域、例えばデータ領域bを選択する。
一方、インクリメントの後、不揮発性メモリ7におい
て、指定されたデータ領域aに対応するレジスタ領域R
aの値がセット回路10に入力される。セット回路10
において、レジスタ領域Raの値と所定値(例えば、
3)とが比較され、レジスタ領域Raの値が所定値3を
超える場合セット回路10はキャリー信号cを出力す
る。キャリー信号cによって、指定されたデータ領域a
に対応するフラグ領域Faにフラグが「0」にセットさ
れる。フラグがセットされることにより、今後データ領
域aには書き込みは行われなくなる。また、レジスタ領
域Raの値が所定値3を超えない場合、セット回路10
はキャリー信号cを出力せず、フラグ領域Faの値は
「1」のままであって、データ領域aは書き込み可能な
状態を維持する。
【0030】
【発明の効果】本発明に依れば、不揮発性メモリに複数
のデータ領域を設け、新規の書き込みを行うごとにデー
タ領域を変えるので、連続した同一データ領域への書き
込みを防止することができ、書き込み/消去特性の寿命
を向上させることができる。特に、データ領域にフラグ
領域を設けることによって、書き込み前に正確な記憶が
不可能なデータ領域がわかるので、記憶不可能なデータ
領域にデータを書き込むことが防止される。その為、マ
イクロコンピュータに使用した場合、過書き込み状態が
防止され、マイクロコンピュータの誤動作を防ぐことが
できる。
のデータ領域を設け、新規の書き込みを行うごとにデー
タ領域を変えるので、連続した同一データ領域への書き
込みを防止することができ、書き込み/消去特性の寿命
を向上させることができる。特に、データ領域にフラグ
領域を設けることによって、書き込み前に正確な記憶が
不可能なデータ領域がわかるので、記憶不可能なデータ
領域にデータを書き込むことが防止される。その為、マ
イクロコンピュータに使用した場合、過書き込み状態が
防止され、マイクロコンピュータの誤動作を防ぐことが
できる。
【図1】本発明の実施の形態を示すブロック図である。
【図2】図1の動作を説明するためのフローチャートで
ある。
ある。
【図3】スプリットゲート型不揮発性メモリを示す断面
図である。
図である。
【図4】データの書き換え時データ領域の選択を示すフ
ローチャートである。
ローチャートである。
【図5】本発明の他の実施の形態を示すブロック図であ
る。
る。
【図6】図5の動作を説明するためのフローチャートで
ある。
ある。
【図7】図1の動作を説明するための他のフローチャー
トである。
トである。
【図8】図5の動作を説明するための他のフローチャー
トである。
トである。
1 入出力ポート 2 制御部 3 RAM 5 バッファ回路 7 不揮発性メモリ
Claims (7)
- 【請求項1】 書き込み済みのデータを電気的に一括消
去可能な不揮発性メモリと、前記不揮発性メモリの書き
込み及び消去を制御する制御部を備えるマイクロコンピ
ュータにおいて、 前記不揮発性メモリ中に、所定単位の複数のデータ領域
と、各々のデータ領域に対応し、データの書き込みに不
都合があることが検出された回数を保持するレジスタ領
域と、各々のデータ領域に対応し、データの書き込みが
不可能なことを示す状態が書き込まれるフラグ領域とを
設けたことを特徴とするマイクロコンピュータ。 - 【請求項2】 前記制御部は、前記複数のデータ領域の
うち1つのメモリ領域を選択する選択手段と、選択され
たデータ領域に書き込みデータを書き込む手段と、書き
込みデータと、前記書き込みデータに対応する読み出し
データとが一致しているか否か確認する確認手段と、前
記2つのデータが一致しない場合、指定されたデータ領
域に対応するレジスタ領域をインクリメントするインク
リメント手段とを含むことを特徴とする請求項1記載の
マイクロコンピュータ。 - 【請求項3】 前記制御部は、前記2つのデータが一致
しない場合、前記データ領域に対して少なくとも1回の
消去動作を行う消去手段を含むことを特徴とする請求項
2記載のマイクロコンピュータ。 - 【請求項4】 前記制御部は、前記レジスタ手段の値が
所定値を超えた場合、前記データ領域に対応するフラグ
領域にデータの書き込みを禁止することを示す状態をセ
ットするフラグ手段を含むことを特徴とする請求項3記
載のマイクロコンピュータ。 - 【請求項5】 前記不揮発性メモリは、前記データ領域
の対応するレジスタ手段の値が所定値を超えた場合、前
記データ領域に対応するフラグ領域にデータの書き込み
を禁止することを示す状態をセットするセット回路を備
えることを特徴とする請求項2記載のマイクロコンピュ
ータ。 - 【請求項6】 前記制御部は、前記2つのデータが一致
した場合、書き込み動作を終了することを特徴とする請
求項2記載のマイクロコンピュータ。 - 【請求項7】 前記制御部は、データの書き換えごと
に、指定するメモリ領域を変更することを特徴とする請
求項2記載ののマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9267194A JPH11110304A (ja) | 1997-09-30 | 1997-09-30 | マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9267194A JPH11110304A (ja) | 1997-09-30 | 1997-09-30 | マイクロコンピュータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11110304A true JPH11110304A (ja) | 1999-04-23 |
Family
ID=17441435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9267194A Pending JPH11110304A (ja) | 1997-09-30 | 1997-09-30 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11110304A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009531757A (ja) * | 2006-03-24 | 2009-09-03 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 記憶装置の駆動方法 |
-
1997
- 1997-09-30 JP JP9267194A patent/JPH11110304A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009531757A (ja) * | 2006-03-24 | 2009-09-03 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 記憶装置の駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6522581B2 (en) | Semiconductor storage device | |
US7016228B2 (en) | Semiconductor storage device having page copying function | |
US6154808A (en) | Method and apparatus for controlling data erase operations of a non-volatile memory device | |
JP3251968B2 (ja) | 半導体記憶装置 | |
US20050254306A1 (en) | Flash memory device and method for driving the same | |
KR100291807B1 (ko) | 비휘발성 기억소자 및 그 제어방법 | |
JP3875153B2 (ja) | 不揮発性半導体記憶装置およびその書き換え禁止制御方法 | |
JP2534733B2 (ja) | 不揮発性半導体記憶装置 | |
US7248503B2 (en) | Semiconductor nonvolatile storage device | |
US7590793B2 (en) | Data access controlling method in flash memory and data access controlling program | |
JP3641066B2 (ja) | フラッシュメモリを混載するマイクロコンピュータのデータ書換え方法 | |
JPH11110304A (ja) | マイクロコンピュータ | |
EP1011105B1 (en) | One-chip microcomputer | |
JPH11110298A (ja) | マイクロコンピュータ | |
JP2006504202A (ja) | メモリ構造を駆動するための方法 | |
US7187582B2 (en) | Erroneous operation preventing circuit of non-volatile memory device | |
JPH05290585A (ja) | 電気的に書き込み可能な不揮発性メモリ | |
JP4213053B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JPH11110299A (ja) | マイクロコンピュータ | |
JPH11110303A (ja) | マイクロコンピュータ | |
KR100960478B1 (ko) | 불휘발성 메모리 장치의 듀얼 플레인 카피백 방법 | |
JP3796063B2 (ja) | 不揮発性メモリの書き込み回路 | |
JP3755626B2 (ja) | 不揮発性記憶媒体のデータ書込方法 | |
JPH07281962A (ja) | 電気的書換可能な不揮発性メモリのアクセス方法 | |
US20060155916A1 (en) | Writing uncorrupted data to electronic memory |