JPH11110303A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH11110303A JPH11110303A JP9267192A JP26719297A JPH11110303A JP H11110303 A JPH11110303 A JP H11110303A JP 9267192 A JP9267192 A JP 9267192A JP 26719297 A JP26719297 A JP 26719297A JP H11110303 A JPH11110303 A JP H11110303A
- Authority
- JP
- Japan
- Prior art keywords
- data
- nonvolatile memory
- state
- area
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims description 2
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】不揮発性メモリの過書き込み状態によるマイコ
ンの誤動作を低減する。 【解決手段】データ書き込み命令により、制御部2は、
外部データをバッファ回路5に一旦格納させる。その後
制御部2はライト信号Wを出力し、ライト信号Wに応じ
てライトアクセスフラグの状態を遷移させる。ライトア
クセスフラグの状態に応じて、不揮発性メモリ7のデー
タ領域a乃至dのうち1つが指定され、指定されたデー
タ領域にデータがバッファ回路5から転送され、データ
が書き込まれる。ライトアクセスフラグには、指定され
たデータ領域に応じたパターンの状態が保持されるの
で、現在指定されているデータ領域が認識できる。
ンの誤動作を低減する。 【解決手段】データ書き込み命令により、制御部2は、
外部データをバッファ回路5に一旦格納させる。その後
制御部2はライト信号Wを出力し、ライト信号Wに応じ
てライトアクセスフラグの状態を遷移させる。ライトア
クセスフラグの状態に応じて、不揮発性メモリ7のデー
タ領域a乃至dのうち1つが指定され、指定されたデー
タ領域にデータがバッファ回路5から転送され、データ
が書き込まれる。ライトアクセスフラグには、指定され
たデータ領域に応じたパターンの状態が保持されるの
で、現在指定されているデータ領域が認識できる。
Description
【0001】
【発明の属する技術分野】本発明は、データの一括消去
可能な不揮発性メモリーを内蔵したマイクロコンピュー
タに関する。
可能な不揮発性メモリーを内蔵したマイクロコンピュー
タに関する。
【0002】
【従来の技術】一般に、マイクロコンピュータには動作
制御用のプログラムが記憶されるマスクROMやデータ
が記憶されるRAMが内蔵されている。一方、メモリー
として、書き込まれたデータの電気的な一括消去が可能
な不揮発性メモリが知られており、最近ではマイクロコ
ンピュータにおいて前記マスクROM及びRAMの代わ
りに不揮発性メモリが内蔵されるようになった。不揮発
性メモリがマイクロコンピュータに内蔵されると、不揮
発性メモリが電気的に書き込み済みデータの消去が可能
なため、動作制御用のプログラムの書き換えが可能とな
る利点がある。その為、不揮発性メモリをマイクロコン
ピュータに内蔵する用途が多くなっている。
制御用のプログラムが記憶されるマスクROMやデータ
が記憶されるRAMが内蔵されている。一方、メモリー
として、書き込まれたデータの電気的な一括消去が可能
な不揮発性メモリが知られており、最近ではマイクロコ
ンピュータにおいて前記マスクROM及びRAMの代わ
りに不揮発性メモリが内蔵されるようになった。不揮発
性メモリがマイクロコンピュータに内蔵されると、不揮
発性メモリが電気的に書き込み済みデータの消去が可能
なため、動作制御用のプログラムの書き換えが可能とな
る利点がある。その為、不揮発性メモリをマイクロコン
ピュータに内蔵する用途が多くなっている。
【0003】ここで、不揮発性メモリの一つとして、図
4のようなスプリットゲート型フラッシュメモリーがあ
り、この不揮発性メモリーについて動作説明を行う。ま
ず、フラッシュメモリーへのデータの書き込みを行う場
合、ドレイン電極3を接地し、ソース電極4に12Vの
電圧を印加し、コントロールゲート電極に2Vの電圧を
印加する。ソース−ドレイン間に大きい電位差が生じる
ので、その間に負の電荷が生じ、ソースからドレインに
電流が流れ、このとき、ソース−ドレイン間の大きな電
位差に従いホットエレクトロンという電荷が発生する。
さらに、コントロールゲート2に2Vの電圧を印加して
いるため、フローティングゲート下部のチャネルの電圧
は約9Vとなり、前記ホットエレクトロンが引き上げら
れフローティングゲート1に蓄えられる。フローティン
グゲート1に電荷が蓄えられると、フローティングゲー
ト1下部のチャネルが正に帯電されるので、ソース−ド
レイン間に電流が流れることはない。よって、この状態
をデータ「0」の書き込み状態と定義する。尚、フロー
ティングゲート1に電荷が蓄えられていないと、フロー
ティングゲート1が正に帯電されるため、ソース−ドレ
イン間のチャネルが負に帯電されるため、この間を電流
が流れる。よって、この状態はデータ「1」の書き込み
状態になる。
4のようなスプリットゲート型フラッシュメモリーがあ
り、この不揮発性メモリーについて動作説明を行う。ま
ず、フラッシュメモリーへのデータの書き込みを行う場
合、ドレイン電極3を接地し、ソース電極4に12Vの
電圧を印加し、コントロールゲート電極に2Vの電圧を
印加する。ソース−ドレイン間に大きい電位差が生じる
ので、その間に負の電荷が生じ、ソースからドレインに
電流が流れ、このとき、ソース−ドレイン間の大きな電
位差に従いホットエレクトロンという電荷が発生する。
さらに、コントロールゲート2に2Vの電圧を印加して
いるため、フローティングゲート下部のチャネルの電圧
は約9Vとなり、前記ホットエレクトロンが引き上げら
れフローティングゲート1に蓄えられる。フローティン
グゲート1に電荷が蓄えられると、フローティングゲー
ト1下部のチャネルが正に帯電されるので、ソース−ド
レイン間に電流が流れることはない。よって、この状態
をデータ「0」の書き込み状態と定義する。尚、フロー
ティングゲート1に電荷が蓄えられていないと、フロー
ティングゲート1が正に帯電されるため、ソース−ドレ
イン間のチャネルが負に帯電されるため、この間を電流
が流れる。よって、この状態はデータ「1」の書き込み
状態になる。
【0004】また、フラッシュメモリーに書き込まれた
データを読み出す場合、ドレイン電極3に2Vの電圧を
印加し、ソース電極4を接地し、コントロールゲート電
極5に電源電圧程度の電圧を印加する。フローティング
ゲート1に電荷が蓄えられている場合、フローティング
ゲート1下部のチャネルが正に帯電されているため、ソ
ース−ドレイン間に一定の電位差を与えても、その間に
電流が流れない。また、フローティングゲート1に電荷
が蓄えれられていない場合、コントロールゲート電極5
に電圧を印加するため、ソース−ドレイン間のチャネル
がより一層負に帯電し、ソース−ドレイン間により多く
電流が流れる。よって、データの読み出しは、ソースか
ら得られるセル電流と呼ばれる電流の有無を確認するこ
とによって、行われる。
データを読み出す場合、ドレイン電極3に2Vの電圧を
印加し、ソース電極4を接地し、コントロールゲート電
極5に電源電圧程度の電圧を印加する。フローティング
ゲート1に電荷が蓄えられている場合、フローティング
ゲート1下部のチャネルが正に帯電されているため、ソ
ース−ドレイン間に一定の電位差を与えても、その間に
電流が流れない。また、フローティングゲート1に電荷
が蓄えれられていない場合、コントロールゲート電極5
に電圧を印加するため、ソース−ドレイン間のチャネル
がより一層負に帯電し、ソース−ドレイン間により多く
電流が流れる。よって、データの読み出しは、ソースか
ら得られるセル電流と呼ばれる電流の有無を確認するこ
とによって、行われる。
【0005】次に、不揮発性メモリ中のデータの電気的
消去について説明する。図3において、ソース及びドレ
イン電極3及び4を接地(0V)し、コントロールゲー
ト電極5を15V以上にして、コントロールゲート2と
ソースとの間の電位差を大きくする。この電位差によ
り、フローティングゲート1の突起部からコントロール
ゲート2へトンネリング現象が起こり、フローティング
ゲート1に蓄積された電荷がトンネリング電流としてコ
ントロールゲート2に引き抜かれる。こうしてフローテ
ィングゲート1の電荷を除去し、フローティングゲート
1を元の状態とし、電気的消去が実行される。
消去について説明する。図3において、ソース及びドレ
イン電極3及び4を接地(0V)し、コントロールゲー
ト電極5を15V以上にして、コントロールゲート2と
ソースとの間の電位差を大きくする。この電位差によ
り、フローティングゲート1の突起部からコントロール
ゲート2へトンネリング現象が起こり、フローティング
ゲート1に蓄積された電荷がトンネリング電流としてコ
ントロールゲート2に引き抜かれる。こうしてフローテ
ィングゲート1の電荷を除去し、フローティングゲート
1を元の状態とし、電気的消去が実行される。
【0006】
【発明が解決しようとする課題】ところで、図4の不揮
発性メモリーには、書き込み/消去を数万回行うと、消
去ができなくなるという問題点がある。フローティング
ゲート1中の電荷をどの程度除去できるかは、一定時間
当たりにゲートに印加される電圧の大きさに依ってい
る。ゲートへの電圧が大きければフローティングゲート
1中の電荷を確実に除去できる。
発性メモリーには、書き込み/消去を数万回行うと、消
去ができなくなるという問題点がある。フローティング
ゲート1中の電荷をどの程度除去できるかは、一定時間
当たりにゲートに印加される電圧の大きさに依ってい
る。ゲートへの電圧が大きければフローティングゲート
1中の電荷を確実に除去できる。
【0007】しかし、従来例では、フローティングゲー
ト1の電荷を除去することを目的として、ゲートに印加
される電圧の大きさは一定であった。その為、不揮発性
メモリのデータの電気的消去を何度も繰り返している
と、場合によっては、電気的消去を行ったつもりでいて
も不揮発性メモリのメモリセルの中にはフローティング
ゲート中の電荷が完全に除去されないで一部残っている
状況が起こり得る(過書き込み状態)。すると、フロー
ティングゲートに電荷が残った状態で、メモリセルに
「1」を書き込もうとすると、フローティングゲート1
に電荷が残っているため、このメモリセルは「0」の書
き込み状態となり、「1」を書き込むことができなかっ
た。
ト1の電荷を除去することを目的として、ゲートに印加
される電圧の大きさは一定であった。その為、不揮発性
メモリのデータの電気的消去を何度も繰り返している
と、場合によっては、電気的消去を行ったつもりでいて
も不揮発性メモリのメモリセルの中にはフローティング
ゲート中の電荷が完全に除去されないで一部残っている
状況が起こり得る(過書き込み状態)。すると、フロー
ティングゲートに電荷が残った状態で、メモリセルに
「1」を書き込もうとすると、フローティングゲート1
に電荷が残っているため、このメモリセルは「0」の書
き込み状態となり、「1」を書き込むことができなかっ
た。
【0008】上記の不揮発性メモリの問題は、不揮発性
メモリを内蔵したマイクロコンピュータにも悪影響を及
ぼす。例えば、不揮発性メモリをRAMとして使用した
場合、データの書き換えにより不揮発性メモリは書き込
み/消去が繰り返される。この書き込み/消去が不揮発
性メモリの同一アドレス上、即ち所定のメモリセルを含
む領域で繰り返し続けられると、上記の過書き込み状態
が発生する。その為、マイクロコンピュータを動作させ
た場合、過書き込み状態により使用者の意図に反したデ
ータが書き込まれ、誤ったデータや誤ったプログラムが
不揮発性メモリに記憶され、マイクロコンピュータの誤
動作の原因となっていた。
メモリを内蔵したマイクロコンピュータにも悪影響を及
ぼす。例えば、不揮発性メモリをRAMとして使用した
場合、データの書き換えにより不揮発性メモリは書き込
み/消去が繰り返される。この書き込み/消去が不揮発
性メモリの同一アドレス上、即ち所定のメモリセルを含
む領域で繰り返し続けられると、上記の過書き込み状態
が発生する。その為、マイクロコンピュータを動作させ
た場合、過書き込み状態により使用者の意図に反したデ
ータが書き込まれ、誤ったデータや誤ったプログラムが
不揮発性メモリに記憶され、マイクロコンピュータの誤
動作の原因となっていた。
【0009】
【課題を解決するための手段】本発明は、書き込み済み
のデータを電気的に一括消去可能な不揮発性メモリと、
前記不揮発性メモリの書き込み及び消去を制御する制御
部とを備えるマイクロコンピュータにおいて、前記不揮
発性メモリに、所定単位のデータ領域を複数個設けたこ
とを特徴とする。
のデータを電気的に一括消去可能な不揮発性メモリと、
前記不揮発性メモリの書き込み及び消去を制御する制御
部とを備えるマイクロコンピュータにおいて、前記不揮
発性メモリに、所定単位のデータ領域を複数個設けたこ
とを特徴とする。
【0010】特に、前記制御部は、前記データ領域のう
ち一つを指定してデータを書き込ませ、前記不揮発性メ
モリにデータを書き込ませるごとに、指定するデータ領
域を変えることを特徴とする。さらに、前記不揮発性メ
モリ中に、指定されているデータ領域が認識できるよう
に所定の状態が保持されるライトアクセスフラグを設け
たことを特徴とする。
ち一つを指定してデータを書き込ませ、前記不揮発性メ
モリにデータを書き込ませるごとに、指定するデータ領
域を変えることを特徴とする。さらに、前記不揮発性メ
モリ中に、指定されているデータ領域が認識できるよう
に所定の状態が保持されるライトアクセスフラグを設け
たことを特徴とする。
【0011】また、前記ライトアクセスフラグは、前記
データ領域の各々に対応したフラグ領域を有し、前記不
揮発性メモリにデータが書き込まれる毎に前記フラグ領
域の状態が遷移することを特徴とする。さらに、データ
書き込み時前記制御部から出力されるライト信号に応じ
て、前記ライトアクセスフラグの状態を遷移させるアク
セス制御回路を備えることを特徴とする。
データ領域の各々に対応したフラグ領域を有し、前記不
揮発性メモリにデータが書き込まれる毎に前記フラグ領
域の状態が遷移することを特徴とする。さらに、データ
書き込み時前記制御部から出力されるライト信号に応じ
て、前記ライトアクセスフラグの状態を遷移させるアク
セス制御回路を備えることを特徴とする。
【0012】本発明に依れば、不揮発性メモリを所定単
位のデータ領域を複数個備え、データの書き込みを行わ
せる毎に、書き込みが指定されるデータ領域が順次変え
るので、書き込み/消去の回数が各データ領域に分散さ
れ、1つのデータ領域における回数が減少し、過書き込
み状態となるまでの不揮発性メモリ全体の回数を防止す
ることができる。
位のデータ領域を複数個備え、データの書き込みを行わ
せる毎に、書き込みが指定されるデータ領域が順次変え
るので、書き込み/消去の回数が各データ領域に分散さ
れ、1つのデータ領域における回数が減少し、過書き込
み状態となるまでの不揮発性メモリ全体の回数を防止す
ることができる。
【0013】
【発明の実施の形態】図1は本発明の実施の形態を示す
図である。1は例えば外部データが入出力される入出力
ポート、2は入出力ポート1からのデータを後述される
不揮発性メモリに書き込むために各回路の動作を制御す
る制御部であり、例えばCPU(中央演算処理装置)で
構成され、図示されない不揮発性メモリのプログラム領
域に記憶されるプログラムに基づいて動作し、主に後述
される不揮発性メモリ7へのデータの書き込み/読み出
し動作を制御する。
図である。1は例えば外部データが入出力される入出力
ポート、2は入出力ポート1からのデータを後述される
不揮発性メモリに書き込むために各回路の動作を制御す
る制御部であり、例えばCPU(中央演算処理装置)で
構成され、図示されない不揮発性メモリのプログラム領
域に記憶されるプログラムに基づいて動作し、主に後述
される不揮発性メモリ7へのデータの書き込み/読み出
し動作を制御する。
【0014】3は制御部2の指示により、外部データや
プログラム動作中に生成されたデータを一旦記憶するR
AM、4はアドレスバスを含み、入出力ポート1、制御
部2及びRAM3の間のデータ伝送を行うためのバス、
5は1ページ分の領域を有し、データバス6を介して伝
送された1ページ分のデータを一旦格納するページバッ
ファ、7は1ページ分のデータの記憶可能な4つのデー
タ領域a乃至dと、データ領域へのアクセス状態を示す
ライトアクセスフラグとを含み、データ領域a乃至dに
データが記憶される不揮発性メモリ、8は制御部2のラ
イト信号及びリード信号に基づいてライトアクセスフラ
グの状態を遷移させるアクセス制御回路である。不揮発
性メモリ7はデータ領域a乃至dのうち1つを指定する
アドレス回路を内蔵しており、ライトアクセスフラグの
状態に応じてデータ領域を指定する。
プログラム動作中に生成されたデータを一旦記憶するR
AM、4はアドレスバスを含み、入出力ポート1、制御
部2及びRAM3の間のデータ伝送を行うためのバス、
5は1ページ分の領域を有し、データバス6を介して伝
送された1ページ分のデータを一旦格納するページバッ
ファ、7は1ページ分のデータの記憶可能な4つのデー
タ領域a乃至dと、データ領域へのアクセス状態を示す
ライトアクセスフラグとを含み、データ領域a乃至dに
データが記憶される不揮発性メモリ、8は制御部2のラ
イト信号及びリード信号に基づいてライトアクセスフラ
グの状態を遷移させるアクセス制御回路である。不揮発
性メモリ7はデータ領域a乃至dのうち1つを指定する
アドレス回路を内蔵しており、ライトアクセスフラグの
状態に応じてデータ領域を指定する。
【0015】次に、図1の書き換え動作について図2を
参照して説明する。まず、外部より書き換え命令が制御
部2に入力されると、制御部2は入力ポート1を介して
外部からデータを取り込み、データをRAM3に一時記
憶させる(S1)。続いて、一時記憶が完了すると、制
御部2は、RAM3に記憶されるデータを1バイト毎読
み出し、前記データを126バイト(=1ページ)分だ
けバッファ回路5に一旦格納させる。バッファ回路5へ
の1ページ分のデータの転送が完了すると、制御部2は
ライト信号Wを出力する(S2)。
参照して説明する。まず、外部より書き換え命令が制御
部2に入力されると、制御部2は入力ポート1を介して
外部からデータを取り込み、データをRAM3に一時記
憶させる(S1)。続いて、一時記憶が完了すると、制
御部2は、RAM3に記憶されるデータを1バイト毎読
み出し、前記データを126バイト(=1ページ)分だ
けバッファ回路5に一旦格納させる。バッファ回路5へ
の1ページ分のデータの転送が完了すると、制御部2は
ライト信号Wを出力する(S2)。
【0016】ライト信号Wはアクセス制御回路8に入力
される。アクセス制御回路8はライト信号Wを受ける毎
に、ライトアクセスフラグの状態を遷移させる。ライト
アクセスフラグは各々のデータ領域a乃至dに対応した
フラグ領域Fa乃至Fdを有しており、フラグ領域の状
態のパターンは図3のように4パターンとる。このフラ
グ領域は例えばデータ領域と独立した領域に形成されて
おり、アクセス制御回路8によりフラグ領域のアドレス
が指定されて、フラグ領域の状態が遷移される。そし
て、アクセス制御回路8は、各々のフラグ領域Fa乃至
Fdの状態を、図3の矢印のような順番に従って順次遷
移させていく。図3の順番は、ライト信号が印加される
毎に*印のフラグ領域に「0」のデータを書き込み、状
態を反転することによって、達成される。そして、ライ
トアクセスフラグは4番目の状態から次の状態に遷移す
るとき、フラグ領域の不揮発性メモリを消去することに
より、1番目の状態に戻る。
される。アクセス制御回路8はライト信号Wを受ける毎
に、ライトアクセスフラグの状態を遷移させる。ライト
アクセスフラグは各々のデータ領域a乃至dに対応した
フラグ領域Fa乃至Fdを有しており、フラグ領域の状
態のパターンは図3のように4パターンとる。このフラ
グ領域は例えばデータ領域と独立した領域に形成されて
おり、アクセス制御回路8によりフラグ領域のアドレス
が指定されて、フラグ領域の状態が遷移される。そし
て、アクセス制御回路8は、各々のフラグ領域Fa乃至
Fdの状態を、図3の矢印のような順番に従って順次遷
移させていく。図3の順番は、ライト信号が印加される
毎に*印のフラグ領域に「0」のデータを書き込み、状
態を反転することによって、達成される。そして、ライ
トアクセスフラグは4番目の状態から次の状態に遷移す
るとき、フラグ領域の不揮発性メモリを消去することに
より、1番目の状態に戻る。
【0017】ライト信号Wにより、1番の状態から2番
の状態に遷移したとすると、*印が付いたフラグ領域F
bの一つ上のフラグ領域Faに対応するデータ領域aが
指定されるように構成される。つまり、不揮発性メモリ
7に内蔵されるアドレス回路は、*印が付いたフラグ領
域の一つ前のフラグ領域に対応するデータ領域aを指定
する。但し、フラグ領域Faに*印がある場合、フラグ
領域Fdに対応するデータ領域dが指定される。データ
領域aが指定されることにより、データ領域aのみが書
き込み可能な状態になる。
の状態に遷移したとすると、*印が付いたフラグ領域F
bの一つ上のフラグ領域Faに対応するデータ領域aが
指定されるように構成される。つまり、不揮発性メモリ
7に内蔵されるアドレス回路は、*印が付いたフラグ領
域の一つ前のフラグ領域に対応するデータ領域aを指定
する。但し、フラグ領域Faに*印がある場合、フラグ
領域Fdに対応するデータ領域dが指定される。データ
領域aが指定されることにより、データ領域aのみが書
き込み可能な状態になる。
【0018】その後、バッファ回路5から不揮発性メモ
リ7に、1ページ分のデータが転送され、書き込み可能
な状態となっているデータ領域aにデータが書き込まれ
る。次に、データ領域aに書き込まれたテーブルデータ
が正確に書き込まれたか否か確認される。制御部2はリ
ード信号Rを出力し、アクセス制御回路8は不揮発性メ
モリ7を読み出し状態とし、ライトアクセスフラグの状
態によってデータ領域aが読み出し可能な状態になる。
そして、制御部2は、データ領域aからデータを読み出
し、また、RAM3からもデータを読み出す。制御部2
において、データ領域aのデータとRAM3のデータと
が比較される。つまり、不揮発性メモリ7に書き込み済
みのデータと、書き込み前のデータとが、1ページ分の
それぞれにおいて一致しているか否か検出する(S
3)。
リ7に、1ページ分のデータが転送され、書き込み可能
な状態となっているデータ領域aにデータが書き込まれ
る。次に、データ領域aに書き込まれたテーブルデータ
が正確に書き込まれたか否か確認される。制御部2はリ
ード信号Rを出力し、アクセス制御回路8は不揮発性メ
モリ7を読み出し状態とし、ライトアクセスフラグの状
態によってデータ領域aが読み出し可能な状態になる。
そして、制御部2は、データ領域aからデータを読み出
し、また、RAM3からもデータを読み出す。制御部2
において、データ領域aのデータとRAM3のデータと
が比較される。つまり、不揮発性メモリ7に書き込み済
みのデータと、書き込み前のデータとが、1ページ分の
それぞれにおいて一致しているか否か検出する(S
3)。
【0019】データ領域aのデータとRAM3のデータ
とが一致しない場合、S1に戻り、再度データの書き込
みが行われる。データの不一致は、消去時不揮発性メモ
リ7のフローティング中の電荷を完全に除去できないた
めに、指定されたデータ領域が正確な記憶を行うことが
できなかったことに起因する。よって、データ領域aで
は正確な書き込み動作ができないため、次のデータ領域
bを選択するように動作させる。即ち、データをバッフ
ァ回路5に転送し、制御部2が再びライト信号Wを出力
し、ライト信号Wに基づきアクセス制御回路8はライト
アクセスフラグを2番目から3番目の状態に遷移させ
る。その結果データ領域bが指定され、データ領域bに
データを書き込もうとし、書き込まれたら再びデータが
一致するか確認動作を行う。
とが一致しない場合、S1に戻り、再度データの書き込
みが行われる。データの不一致は、消去時不揮発性メモ
リ7のフローティング中の電荷を完全に除去できないた
めに、指定されたデータ領域が正確な記憶を行うことが
できなかったことに起因する。よって、データ領域aで
は正確な書き込み動作ができないため、次のデータ領域
bを選択するように動作させる。即ち、データをバッフ
ァ回路5に転送し、制御部2が再びライト信号Wを出力
し、ライト信号Wに基づきアクセス制御回路8はライト
アクセスフラグを2番目から3番目の状態に遷移させ
る。その結果データ領域bが指定され、データ領域bに
データを書き込もうとし、書き込まれたら再びデータが
一致するか確認動作を行う。
【0020】また、S3において、データ領域aのデー
タとRAM3のデータとが一致する場合、書き込みが正
確に行われたと判断され、不揮発性メモリ7の書き換え
動作を終了する。再び、書き換え命令が制御部2に入力
されると、書き換え動作が開始され、不揮発性メモリ7
のデータの書き換え動作が行われるようになる。する
と、制御部2がライト信号Wを出力すると、アクセス制
御回路8により、ライトアクセスフラグの状態が遷移さ
れる。その結果データ領域bが指定され、制御部2はデ
ータ領域bにデータを書き込もうとする。
タとRAM3のデータとが一致する場合、書き込みが正
確に行われたと判断され、不揮発性メモリ7の書き換え
動作を終了する。再び、書き換え命令が制御部2に入力
されると、書き換え動作が開始され、不揮発性メモリ7
のデータの書き換え動作が行われるようになる。する
と、制御部2がライト信号Wを出力すると、アクセス制
御回路8により、ライトアクセスフラグの状態が遷移さ
れる。その結果データ領域bが指定され、制御部2はデ
ータ領域bにデータを書き込もうとする。
【0021】
【発明の効果】本発明に依れば、不揮発性メモリにおい
て、データを書き込むデータ領域を複数に分け、書き込
みする毎にデータ領域を順次変えて書き込みを行うの
で、書き込み/消去の回数が各データ領域に分散され、
1つのデータ領域における回数が減少する。これによ
り、過書き込み状態になるまでの不揮発性メモリ全体の
書き込み/消去の回数を増大させることができる。不揮
発性メモリ内蔵のマイクロコンピュータでは、正確なデ
ータ書き込みを行う回数を増やすことができるので、誤
動作を低減することができる。
て、データを書き込むデータ領域を複数に分け、書き込
みする毎にデータ領域を順次変えて書き込みを行うの
で、書き込み/消去の回数が各データ領域に分散され、
1つのデータ領域における回数が減少する。これによ
り、過書き込み状態になるまでの不揮発性メモリ全体の
書き込み/消去の回数を増大させることができる。不揮
発性メモリ内蔵のマイクロコンピュータでは、正確なデ
ータ書き込みを行う回数を増やすことができるので、誤
動作を低減することができる。
【図1】本発明の実施の形態を示すブロック図である。
【図2】図1の動作を説明するフローチャートである。
【図3】図1のライトアクセスフラグの状態を示す図で
ある。
ある。
【図4】スプリットゲート型不揮発性メモリを示す断面
図である。
図である。
1 入出力ポート 2 制御部 3 RAM 5 バッファ回路 7 不揮発性メモリ 8 アクセス制御回路
Claims (5)
- 【請求項1】 書き込み済みのデータを電気的に一括消
去可能な不揮発性メモリと、前記不揮発性メモリの書き
込み及び消去を制御する制御部とを備えるマイクロコン
ピュータにおいて、 前記不揮発性メモリに、所定単位のデータ領域を複数個
設けたことを特徴とするマイクロコンピュータ。 - 【請求項2】 前記制御部は、前記データ領域のうち一
つを指定してデータを書き込ませ、前記不揮発性メモリ
にデータを書き込ませるごとに、指定するデータ領域を
変えることを特徴とする請求項1記載のマイクロコンピ
ュータ。 - 【請求項3】 前記不揮発性メモリ中に、指定されてい
るデータ領域が認識できるように所定の状態が保持され
るライトアクセスフラグを設けたことを特徴とする請求
項1記載のマイクロコンピュータ。 - 【請求項4】 前記ライトアクセスフラグは、前記デー
タ領域の各々に対応したフラグ領域を有し、前記不揮発
性メモリにデータが書き込まれる毎に前記フラグ領域の
状態が遷移することを特徴とする請求項3記載のマイク
ロコンピュータ。 - 【請求項5】 さらに、データ書き込み時前記制御部か
ら出力されるライト信号に応じて、前記ライトアクセス
フラグの状態を遷移させるアクセス制御回路を備えるこ
とを特徴とする請求項3記載のマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9267192A JPH11110303A (ja) | 1997-09-30 | 1997-09-30 | マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9267192A JPH11110303A (ja) | 1997-09-30 | 1997-09-30 | マイクロコンピュータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11110303A true JPH11110303A (ja) | 1999-04-23 |
Family
ID=17441404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9267192A Pending JPH11110303A (ja) | 1997-09-30 | 1997-09-30 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11110303A (ja) |
-
1997
- 1997-09-30 JP JP9267192A patent/JPH11110303A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100320360B1 (ko) | 원격재프로그램이가능한마이크로콘트롤러용프로그램메모리 | |
JP3489708B2 (ja) | 不揮発性半導体記憶装置 | |
JP3251968B2 (ja) | 半導体記憶装置 | |
US20050254306A1 (en) | Flash memory device and method for driving the same | |
US7075831B2 (en) | Method for erasing an NROM cell | |
KR100291807B1 (ko) | 비휘발성 기억소자 및 그 제어방법 | |
US6781882B2 (en) | Nonvolatile semiconductor storage device having a shortened time required for a data erasing operation and data erasing method thereof | |
US7248503B2 (en) | Semiconductor nonvolatile storage device | |
JP4330057B2 (ja) | フラッシュ互換eeprom | |
US7590793B2 (en) | Data access controlling method in flash memory and data access controlling program | |
JP3641066B2 (ja) | フラッシュメモリを混載するマイクロコンピュータのデータ書換え方法 | |
EP4107728A1 (en) | Wear leveling in eeprom emulator formed of flash memory cells | |
JPH11110303A (ja) | マイクロコンピュータ | |
EP1111622A2 (en) | System and method for handling a power supply interruption in a non-volatile memory | |
EP1011105B1 (en) | One-chip microcomputer | |
JPH11110299A (ja) | マイクロコンピュータ | |
JPS58208994A (ja) | 不揮発性半導体記憶装置 | |
TWI420526B (zh) | 半導體裝置及用於該半導體裝置之控制方法 | |
JPH11110304A (ja) | マイクロコンピュータ | |
JPH0131313B2 (ja) | ||
JPH05290585A (ja) | 電気的に書き込み可能な不揮発性メモリ | |
JPH11110298A (ja) | マイクロコンピュータ | |
JP2001189086A (ja) | フラッシュメモリ素子の消去方法 | |
JP3133710B2 (ja) | マイクロコンピュータの評価装置 | |
JP3755626B2 (ja) | 不揮発性記憶媒体のデータ書込方法 |