JPH11110303A

JPH11110303A - マイクロコンピュータ

Info

Publication number: JPH11110303A
Application number: JP9267192A
Authority: JP
Inventors: Kazumasa Chiaki; 一雅千明
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1997-09-30
Filing date: 1997-09-30
Publication date: 1999-04-23

Abstract

(57)【要約】【課題】不揮発性メモリの過書き込み状態によるマイコ
ンの誤動作を低減する。【解決手段】データ書き込み命令により、制御部２は、
外部データをバッファ回路５に一旦格納させる。その後
制御部２はライト信号Ｗを出力し、ライト信号Ｗに応じ
てライトアクセスフラグの状態を遷移させる。ライトア
クセスフラグの状態に応じて、不揮発性メモリ７のデー
タ領域ａ乃至ｄのうち１つが指定され、指定されたデー
タ領域にデータがバッファ回路５から転送され、データ
が書き込まれる。ライトアクセスフラグには、指定され
たデータ領域に応じたパターンの状態が保持されるの
で、現在指定されているデータ領域が認識できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データの一括消去
可能な不揮発性メモリーを内蔵したマイクロコンピュー
タに関する。

【０００２】

【従来の技術】一般に、マイクロコンピュータには動作
制御用のプログラムが記憶されるマスクＲＯＭやデータ
が記憶されるＲＡＭが内蔵されている。一方、メモリー
として、書き込まれたデータの電気的な一括消去が可能
な不揮発性メモリが知られており、最近ではマイクロコ
ンピュータにおいて前記マスクＲＯＭ及びＲＡＭの代わ
りに不揮発性メモリが内蔵されるようになった。不揮発
性メモリがマイクロコンピュータに内蔵されると、不揮
発性メモリが電気的に書き込み済みデータの消去が可能
なため、動作制御用のプログラムの書き換えが可能とな
る利点がある。その為、不揮発性メモリをマイクロコン
ピュータに内蔵する用途が多くなっている。

【０００３】ここで、不揮発性メモリの一つとして、図
４のようなスプリットゲート型フラッシュメモリーがあ
り、この不揮発性メモリーについて動作説明を行う。ま
ず、フラッシュメモリーへのデータの書き込みを行う場
合、ドレイン電極３を接地し、ソース電極４に１２Ｖの
電圧を印加し、コントロールゲート電極に２Ｖの電圧を
印加する。ソース−ドレイン間に大きい電位差が生じる
ので、その間に負の電荷が生じ、ソースからドレインに
電流が流れ、このとき、ソース−ドレイン間の大きな電
位差に従いホットエレクトロンという電荷が発生する。
さらに、コントロールゲート２に２Ｖの電圧を印加して
いるため、フローティングゲート下部のチャネルの電圧
は約９Ｖとなり、前記ホットエレクトロンが引き上げら
れフローティングゲート１に蓄えられる。フローティン
グゲート１に電荷が蓄えられると、フローティングゲー
ト１下部のチャネルが正に帯電されるので、ソース−ド
レイン間に電流が流れることはない。よって、この状態
をデータ「０」の書き込み状態と定義する。尚、フロー
ティングゲート１に電荷が蓄えられていないと、フロー
ティングゲート１が正に帯電されるため、ソース−ドレ
イン間のチャネルが負に帯電されるため、この間を電流
が流れる。よって、この状態はデータ「１」の書き込み
状態になる。

【０００４】また、フラッシュメモリーに書き込まれた
データを読み出す場合、ドレイン電極３に２Ｖの電圧を
印加し、ソース電極４を接地し、コントロールゲート電
極５に電源電圧程度の電圧を印加する。フローティング
ゲート１に電荷が蓄えられている場合、フローティング
ゲート１下部のチャネルが正に帯電されているため、ソ
ース−ドレイン間に一定の電位差を与えても、その間に
電流が流れない。また、フローティングゲート１に電荷
が蓄えれられていない場合、コントロールゲート電極５
に電圧を印加するため、ソース−ドレイン間のチャネル
がより一層負に帯電し、ソース−ドレイン間により多く
電流が流れる。よって、データの読み出しは、ソースか
ら得られるセル電流と呼ばれる電流の有無を確認するこ
とによって、行われる。

【０００５】次に、不揮発性メモリ中のデータの電気的
消去について説明する。図３において、ソース及びドレ
イン電極３及び４を接地（０Ｖ）し、コントロールゲー
ト電極５を１５Ｖ以上にして、コントロールゲート２と
ソースとの間の電位差を大きくする。この電位差によ
り、フローティングゲート１の突起部からコントロール
ゲート２へトンネリング現象が起こり、フローティング
ゲート１に蓄積された電荷がトンネリング電流としてコ
ントロールゲート２に引き抜かれる。こうしてフローテ
ィングゲート１の電荷を除去し、フローティングゲート
１を元の状態とし、電気的消去が実行される。

【０００６】

【発明が解決しようとする課題】ところで、図４の不揮
発性メモリーには、書き込み／消去を数万回行うと、消
去ができなくなるという問題点がある。フローティング
ゲート１中の電荷をどの程度除去できるかは、一定時間
当たりにゲートに印加される電圧の大きさに依ってい
る。ゲートへの電圧が大きければフローティングゲート
１中の電荷を確実に除去できる。

【０００７】しかし、従来例では、フローティングゲー
ト１の電荷を除去することを目的として、ゲートに印加
される電圧の大きさは一定であった。その為、不揮発性
メモリのデータの電気的消去を何度も繰り返している
と、場合によっては、電気的消去を行ったつもりでいて
も不揮発性メモリのメモリセルの中にはフローティング
ゲート中の電荷が完全に除去されないで一部残っている
状況が起こり得る（過書き込み状態）。すると、フロー
ティングゲートに電荷が残った状態で、メモリセルに
「１」を書き込もうとすると、フローティングゲート１
に電荷が残っているため、このメモリセルは「０」の書
き込み状態となり、「１」を書き込むことができなかっ
た。

【０００８】上記の不揮発性メモリの問題は、不揮発性
メモリを内蔵したマイクロコンピュータにも悪影響を及
ぼす。例えば、不揮発性メモリをＲＡＭとして使用した
場合、データの書き換えにより不揮発性メモリは書き込
み／消去が繰り返される。この書き込み／消去が不揮発
性メモリの同一アドレス上、即ち所定のメモリセルを含
む領域で繰り返し続けられると、上記の過書き込み状態
が発生する。その為、マイクロコンピュータを動作させ
た場合、過書き込み状態により使用者の意図に反したデ
ータが書き込まれ、誤ったデータや誤ったプログラムが
不揮発性メモリに記憶され、マイクロコンピュータの誤
動作の原因となっていた。

【０００９】

【課題を解決するための手段】本発明は、書き込み済み
のデータを電気的に一括消去可能な不揮発性メモリと、
前記不揮発性メモリの書き込み及び消去を制御する制御
部とを備えるマイクロコンピュータにおいて、前記不揮
発性メモリに、所定単位のデータ領域を複数個設けたこ
とを特徴とする。

【００１０】特に、前記制御部は、前記データ領域のう
ち一つを指定してデータを書き込ませ、前記不揮発性メ
モリにデータを書き込ませるごとに、指定するデータ領
域を変えることを特徴とする。さらに、前記不揮発性メ
モリ中に、指定されているデータ領域が認識できるよう
に所定の状態が保持されるライトアクセスフラグを設け
たことを特徴とする。

【００１１】また、前記ライトアクセスフラグは、前記
データ領域の各々に対応したフラグ領域を有し、前記不
揮発性メモリにデータが書き込まれる毎に前記フラグ領
域の状態が遷移することを特徴とする。さらに、データ
書き込み時前記制御部から出力されるライト信号に応じ
て、前記ライトアクセスフラグの状態を遷移させるアク
セス制御回路を備えることを特徴とする。

【００１２】本発明に依れば、不揮発性メモリを所定単
位のデータ領域を複数個備え、データの書き込みを行わ
せる毎に、書き込みが指定されるデータ領域が順次変え
るので、書き込み／消去の回数が各データ領域に分散さ
れ、１つのデータ領域における回数が減少し、過書き込
み状態となるまでの不揮発性メモリ全体の回数を防止す
ることができる。

【００１３】

【発明の実施の形態】図１は本発明の実施の形態を示す
図である。１は例えば外部データが入出力される入出力
ポート、２は入出力ポート１からのデータを後述される
不揮発性メモリに書き込むために各回路の動作を制御す
る制御部であり、例えばＣＰＵ（中央演算処理装置）で
構成され、図示されない不揮発性メモリのプログラム領
域に記憶されるプログラムに基づいて動作し、主に後述
される不揮発性メモリ７へのデータの書き込み／読み出
し動作を制御する。

【００１４】３は制御部２の指示により、外部データや
プログラム動作中に生成されたデータを一旦記憶するＲ
ＡＭ、４はアドレスバスを含み、入出力ポート１、制御
部２及びＲＡＭ３の間のデータ伝送を行うためのバス、
５は１ページ分の領域を有し、データバス６を介して伝
送された１ページ分のデータを一旦格納するページバッ
ファ、７は１ページ分のデータの記憶可能な４つのデー
タ領域ａ乃至ｄと、データ領域へのアクセス状態を示す
ライトアクセスフラグとを含み、データ領域ａ乃至ｄに
データが記憶される不揮発性メモリ、８は制御部２のラ
イト信号及びリード信号に基づいてライトアクセスフラ
グの状態を遷移させるアクセス制御回路である。不揮発
性メモリ７はデータ領域ａ乃至ｄのうち１つを指定する
アドレス回路を内蔵しており、ライトアクセスフラグの
状態に応じてデータ領域を指定する。

【００１５】次に、図１の書き換え動作について図２を
参照して説明する。まず、外部より書き換え命令が制御
部２に入力されると、制御部２は入力ポート１を介して
外部からデータを取り込み、データをＲＡＭ３に一時記
憶させる（Ｓ１）。続いて、一時記憶が完了すると、制
御部２は、ＲＡＭ３に記憶されるデータを１バイト毎読
み出し、前記データを１２６バイト（＝１ページ）分だ
けバッファ回路５に一旦格納させる。バッファ回路５へ
の１ページ分のデータの転送が完了すると、制御部２は
ライト信号Ｗを出力する（Ｓ２）。

【００１６】ライト信号Ｗはアクセス制御回路８に入力
される。アクセス制御回路８はライト信号Ｗを受ける毎
に、ライトアクセスフラグの状態を遷移させる。ライト
アクセスフラグは各々のデータ領域ａ乃至ｄに対応した
フラグ領域Ｆａ乃至Ｆｄを有しており、フラグ領域の状
態のパターンは図３のように４パターンとる。このフラ
グ領域は例えばデータ領域と独立した領域に形成されて
おり、アクセス制御回路８によりフラグ領域のアドレス
が指定されて、フラグ領域の状態が遷移される。そし
て、アクセス制御回路８は、各々のフラグ領域Ｆａ乃至
Ｆｄの状態を、図３の矢印のような順番に従って順次遷
移させていく。図３の順番は、ライト信号が印加される
毎に＊印のフラグ領域に「０」のデータを書き込み、状
態を反転することによって、達成される。そして、ライ
トアクセスフラグは４番目の状態から次の状態に遷移す
るとき、フラグ領域の不揮発性メモリを消去することに
より、１番目の状態に戻る。

【００１７】ライト信号Ｗにより、１番の状態から２番
の状態に遷移したとすると、＊印が付いたフラグ領域Ｆ
ｂの一つ上のフラグ領域Ｆａに対応するデータ領域ａが
指定されるように構成される。つまり、不揮発性メモリ
７に内蔵されるアドレス回路は、＊印が付いたフラグ領
域の一つ前のフラグ領域に対応するデータ領域ａを指定
する。但し、フラグ領域Ｆａに＊印がある場合、フラグ
領域Ｆｄに対応するデータ領域ｄが指定される。データ
領域ａが指定されることにより、データ領域ａのみが書
き込み可能な状態になる。

【００１８】その後、バッファ回路５から不揮発性メモ
リ７に、１ページ分のデータが転送され、書き込み可能
な状態となっているデータ領域ａにデータが書き込まれ
る。次に、データ領域ａに書き込まれたテーブルデータ
が正確に書き込まれたか否か確認される。制御部２はリ
ード信号Ｒを出力し、アクセス制御回路８は不揮発性メ
モリ７を読み出し状態とし、ライトアクセスフラグの状
態によってデータ領域ａが読み出し可能な状態になる。
そして、制御部２は、データ領域ａからデータを読み出
し、また、ＲＡＭ３からもデータを読み出す。制御部２
において、データ領域ａのデータとＲＡＭ３のデータと
が比較される。つまり、不揮発性メモリ７に書き込み済
みのデータと、書き込み前のデータとが、１ページ分の
それぞれにおいて一致しているか否か検出する（Ｓ
３）。

【００１９】データ領域ａのデータとＲＡＭ３のデータ
とが一致しない場合、Ｓ１に戻り、再度データの書き込
みが行われる。データの不一致は、消去時不揮発性メモ
リ７のフローティング中の電荷を完全に除去できないた
めに、指定されたデータ領域が正確な記憶を行うことが
できなかったことに起因する。よって、データ領域ａで
は正確な書き込み動作ができないため、次のデータ領域
ｂを選択するように動作させる。即ち、データをバッフ
ァ回路５に転送し、制御部２が再びライト信号Ｗを出力
し、ライト信号Ｗに基づきアクセス制御回路８はライト
アクセスフラグを２番目から３番目の状態に遷移させ
る。その結果データ領域ｂが指定され、データ領域ｂに
データを書き込もうとし、書き込まれたら再びデータが
一致するか確認動作を行う。

【００２０】また、Ｓ３において、データ領域ａのデー
タとＲＡＭ３のデータとが一致する場合、書き込みが正
確に行われたと判断され、不揮発性メモリ７の書き換え
動作を終了する。再び、書き換え命令が制御部２に入力
されると、書き換え動作が開始され、不揮発性メモリ７
のデータの書き換え動作が行われるようになる。する
と、制御部２がライト信号Ｗを出力すると、アクセス制
御回路８により、ライトアクセスフラグの状態が遷移さ
れる。その結果データ領域ｂが指定され、制御部２はデ
ータ領域ｂにデータを書き込もうとする。

【００２１】

【発明の効果】本発明に依れば、不揮発性メモリにおい
て、データを書き込むデータ領域を複数に分け、書き込
みする毎にデータ領域を順次変えて書き込みを行うの
で、書き込み／消去の回数が各データ領域に分散され、
１つのデータ領域における回数が減少する。これによ
り、過書き込み状態になるまでの不揮発性メモリ全体の
書き込み／消去の回数を増大させることができる。不揮
発性メモリ内蔵のマイクロコンピュータでは、正確なデ
ータ書き込みを行う回数を増やすことができるので、誤
動作を低減することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態を示すブロック図である。

【図２】図１の動作を説明するフローチャートである。

【図３】図１のライトアクセスフラグの状態を示す図で
ある。

【図４】スプリットゲート型不揮発性メモリを示す断面
図である。

【符号の説明】

１入出力ポート２制御部３ＲＡＭ５バッファ回路７不揮発性メモリ８アクセス制御回路

Claims

【特許請求の範囲】

【請求項１】書き込み済みのデータを電気的に一括消
去可能な不揮発性メモリと、前記不揮発性メモリの書き
込み及び消去を制御する制御部とを備えるマイクロコン
ピュータにおいて、前記不揮発性メモリに、所定単位のデータ領域を複数個
設けたことを特徴とするマイクロコンピュータ。
【請求項２】前記制御部は、前記データ領域のうち一
つを指定してデータを書き込ませ、前記不揮発性メモリ
にデータを書き込ませるごとに、指定するデータ領域を
変えることを特徴とする請求項１記載のマイクロコンピ
ュータ。
【請求項３】前記不揮発性メモリ中に、指定されてい
るデータ領域が認識できるように所定の状態が保持され
るライトアクセスフラグを設けたことを特徴とする請求
項１記載のマイクロコンピュータ。
【請求項４】前記ライトアクセスフラグは、前記デー
タ領域の各々に対応したフラグ領域を有し、前記不揮発
性メモリにデータが書き込まれる毎に前記フラグ領域の
状態が遷移することを特徴とする請求項３記載のマイク
ロコンピュータ。
【請求項５】さらに、データ書き込み時前記制御部か
ら出力されるライト信号に応じて、前記ライトアクセス
フラグの状態を遷移させるアクセス制御回路を備えるこ
とを特徴とする請求項３記載のマイクロコンピュータ。