JPH11110298A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH11110298A JPH11110298A JP9267193A JP26719397A JPH11110298A JP H11110298 A JPH11110298 A JP H11110298A JP 9267193 A JP9267193 A JP 9267193A JP 26719397 A JP26719397 A JP 26719397A JP H11110298 A JPH11110298 A JP H11110298A
- Authority
- JP
- Japan
- Prior art keywords
- data
- flag
- area
- written
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 62
- 230000037430 deletion Effects 0.000 abstract 1
- 238000012217 deletion Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】マイコンにおいて、不揮発性メモリの書き込み
/消去特性の寿命を向上させる。 【解決手段】 制御部2は、アドレスデータを出力し、
不揮発性メモリ7のデータ領域のうち1つ例えばデータ
領域aを指定する。これに対応するフラグ領域Faから
フラグの値が制御部2に印加され、データ領域が記憶可
能か記憶不可能か判断される。記憶不可能な場合次のデ
ータ領域bを指定し、記憶可能な場合データをデータ領
域aに書き込む。書き込み後、書き込み前のデータとデ
ータ領域aから読み出されたデータが一致するか確認す
る。一致すれば書き込み動作を終了し、一致しなければ
フラグ領域Faにデータ領域が記憶不可能であることを
示すフラグをセットする。
/消去特性の寿命を向上させる。 【解決手段】 制御部2は、アドレスデータを出力し、
不揮発性メモリ7のデータ領域のうち1つ例えばデータ
領域aを指定する。これに対応するフラグ領域Faから
フラグの値が制御部2に印加され、データ領域が記憶可
能か記憶不可能か判断される。記憶不可能な場合次のデ
ータ領域bを指定し、記憶可能な場合データをデータ領
域aに書き込む。書き込み後、書き込み前のデータとデ
ータ領域aから読み出されたデータが一致するか確認す
る。一致すれば書き込み動作を終了し、一致しなければ
フラグ領域Faにデータ領域が記憶不可能であることを
示すフラグをセットする。
Description
【0001】
【発明の属する技術分野】本発明は、データの一括消去
可能な不揮発性メモリーを内蔵したマイクロコンピュー
タに関する。
可能な不揮発性メモリーを内蔵したマイクロコンピュー
タに関する。
【0002】
【従来の技術】一般に、マイクロコンピュータには動作
制御用のプログラムが記憶されるマスクROMやデータ
が記憶されるRAMが内蔵されている。一方、メモリー
として、書き込まれたデータの電気的な一括消去が可能
な不揮発性メモリが知られており、最近ではマイクロコ
ンピュータにおいて前記マスクROM及びRAMの代わ
りに不揮発性メモリが内蔵されるようになった。不揮発
性メモリがマイクロコンピュータに内蔵されると、不揮
発性メモリが電気的に書き込み済みデータの消去が可能
なため、製品となってからも動作制御用のプログラムの
書き換えが可能となる利点がある。その為、不揮発性メ
モリをマイクロコンピュータに内蔵する用途が多くなっ
ている。
制御用のプログラムが記憶されるマスクROMやデータ
が記憶されるRAMが内蔵されている。一方、メモリー
として、書き込まれたデータの電気的な一括消去が可能
な不揮発性メモリが知られており、最近ではマイクロコ
ンピュータにおいて前記マスクROM及びRAMの代わ
りに不揮発性メモリが内蔵されるようになった。不揮発
性メモリがマイクロコンピュータに内蔵されると、不揮
発性メモリが電気的に書き込み済みデータの消去が可能
なため、製品となってからも動作制御用のプログラムの
書き換えが可能となる利点がある。その為、不揮発性メ
モリをマイクロコンピュータに内蔵する用途が多くなっ
ている。
【0003】ここで、不揮発性メモリの一つとして、図
3のようなスプリットゲート型フラッシュメモリーがあ
り、この不揮発性メモリーについて動作説明を行う。ま
ず、フラッシュメモリーへのデータの書き込みを行う場
合、ドレイン電極Dを接地し、ソース電極Sに12Vの
電圧を印加し、ゲート電極Gに2Vの電圧を印加する。
ソース−ドレイン間に大きい電位差が生じるので、その
間に負の電荷が生じ、ソースからドレインに電流が流れ
る。このとき、ソース−ドレイン間の大きな電位差によ
りホットエレクトロンという電荷が発生する。さらに、
コントロールゲートCGに2Vの電圧を印加しているた
め、フローティングゲートFG下部のチャネルの電圧は
約9Vとなり、前記ホットエレクトロンが引き上げられ
フローティングゲートFGに蓄えられる。フローティン
グゲートFGに電荷が蓄えられると、フローティングゲ
ートFG下部のチャネルが正に帯電されるので、ソース
−ドレイン間に電流が流れることはない。よって、この
状態をデータ「0」の書き込み状態と定義する。尚、フ
ローティングゲートFGに電荷が蓄えられていないと、
フローティングゲートFGが正に帯電されるため、ソー
ス−ドレイン間のチャネルが負に帯電されるため、この
間を電流が流れる。よって、この状態はデータ「1」の
書き込み状態になる。
3のようなスプリットゲート型フラッシュメモリーがあ
り、この不揮発性メモリーについて動作説明を行う。ま
ず、フラッシュメモリーへのデータの書き込みを行う場
合、ドレイン電極Dを接地し、ソース電極Sに12Vの
電圧を印加し、ゲート電極Gに2Vの電圧を印加する。
ソース−ドレイン間に大きい電位差が生じるので、その
間に負の電荷が生じ、ソースからドレインに電流が流れ
る。このとき、ソース−ドレイン間の大きな電位差によ
りホットエレクトロンという電荷が発生する。さらに、
コントロールゲートCGに2Vの電圧を印加しているた
め、フローティングゲートFG下部のチャネルの電圧は
約9Vとなり、前記ホットエレクトロンが引き上げられ
フローティングゲートFGに蓄えられる。フローティン
グゲートFGに電荷が蓄えられると、フローティングゲ
ートFG下部のチャネルが正に帯電されるので、ソース
−ドレイン間に電流が流れることはない。よって、この
状態をデータ「0」の書き込み状態と定義する。尚、フ
ローティングゲートFGに電荷が蓄えられていないと、
フローティングゲートFGが正に帯電されるため、ソー
ス−ドレイン間のチャネルが負に帯電されるため、この
間を電流が流れる。よって、この状態はデータ「1」の
書き込み状態になる。
【0004】また、フラッシュメモリーに書き込まれた
データを読み出す場合、ドレイン電極Dに2Vの電圧を
印加し、ソース電極Sを接地し、ゲート電極Gに電源電
圧程度の電圧を印加する。フローティングゲートFGに
電荷が蓄えられている場合、フローティングゲートFG
下部のチャネルが正に帯電されているため、ソース−ド
レイン間に一定の電位差を与えても、その間にセル電流
が流れない。また、フローティングゲートFGに電荷が
蓄えれられていない場合、ゲート電極Gに電圧を印加す
るため、ソース−ドレイン間のチャネルがより一層負に
帯電し、ソース−ドレイン間により多くセル電流が流れ
る。よって、データの読み出しは、ソースから得られる
セル電流の有無を確認することにより行われる。
データを読み出す場合、ドレイン電極Dに2Vの電圧を
印加し、ソース電極Sを接地し、ゲート電極Gに電源電
圧程度の電圧を印加する。フローティングゲートFGに
電荷が蓄えられている場合、フローティングゲートFG
下部のチャネルが正に帯電されているため、ソース−ド
レイン間に一定の電位差を与えても、その間にセル電流
が流れない。また、フローティングゲートFGに電荷が
蓄えれられていない場合、ゲート電極Gに電圧を印加す
るため、ソース−ドレイン間のチャネルがより一層負に
帯電し、ソース−ドレイン間により多くセル電流が流れ
る。よって、データの読み出しは、ソースから得られる
セル電流の有無を確認することにより行われる。
【0005】次に、不揮発性メモリ中のデータの電気的
消去について説明する。図3において、ソース電極S及
びドレイン電極Dを接地(0V)し、ゲート電極Gを1
5V以上にして、コントロールゲートCGとソースとの
間の電位差を大きくする。この電位差により、フローテ
ィングゲートFGの突起部からコントロールゲートCG
へトンネリング現象が起こり、フローティングゲートF
Gに蓄積された電荷がトンネリング電流としてコントロ
ールゲートCGに引き抜かれる。こうしてフローティン
グゲートFGの電荷を除去し、フローティングゲートF
Gを元の状態とし、電気的消去が実行される。
消去について説明する。図3において、ソース電極S及
びドレイン電極Dを接地(0V)し、ゲート電極Gを1
5V以上にして、コントロールゲートCGとソースとの
間の電位差を大きくする。この電位差により、フローテ
ィングゲートFGの突起部からコントロールゲートCG
へトンネリング現象が起こり、フローティングゲートF
Gに蓄積された電荷がトンネリング電流としてコントロ
ールゲートCGに引き抜かれる。こうしてフローティン
グゲートFGの電荷を除去し、フローティングゲートF
Gを元の状態とし、電気的消去が実行される。
【0006】
【発明が解決しようとする課題】ところで、図3の不揮
発性メモリーには、書き込み/消去を数万回行うと、フ
ローティングゲートFGの電荷を除去できなくなり、デ
ータの消去ができなくなるという問題点がある。フロー
ティングゲートFG中の電荷をどの程度除去できるか
は、一定時間当たりにコントロールゲートCGに印加さ
れる電圧の大きさに依っている。コントロールゲートC
Gへの電圧が大きければフローティングゲートFG中の
電荷を確実に除去できる。
発性メモリーには、書き込み/消去を数万回行うと、フ
ローティングゲートFGの電荷を除去できなくなり、デ
ータの消去ができなくなるという問題点がある。フロー
ティングゲートFG中の電荷をどの程度除去できるか
は、一定時間当たりにコントロールゲートCGに印加さ
れる電圧の大きさに依っている。コントロールゲートC
Gへの電圧が大きければフローティングゲートFG中の
電荷を確実に除去できる。
【0007】しかし、従来例では、消去時フローティン
グゲートFGの電荷を除去するためにゲートCGに印加
される電圧の大きさは一定であった。その為、不揮発性
メモリのデータの電気的消去を何度も繰り返している
と、場合によっては、電気的消去を行ったつもりでいて
も不揮発性メモリのメモリセルの中にはフローティング
ゲートFG中の電荷が完全に除去されないで一部残って
いる状況が起こり得る(過書き込み状態)。すると、フ
ローティングゲートに電荷が残った状態で、メモリセル
に「1」を書き込もうとすると、フローティングゲート
1に電荷が残っているため、このメモリセルは「0」の
書き込み状態となり、「1」を書き込むことができなか
った。すると、フローティングゲートFGに電荷が残っ
た状態のメモリセルを「1」の書き込み状態とした場
合、フローティングゲートFGに電荷が残っているた
め、このメモリセルは「0」の書き込み状態となり、
「1」を書き込むことができなかった。
グゲートFGの電荷を除去するためにゲートCGに印加
される電圧の大きさは一定であった。その為、不揮発性
メモリのデータの電気的消去を何度も繰り返している
と、場合によっては、電気的消去を行ったつもりでいて
も不揮発性メモリのメモリセルの中にはフローティング
ゲートFG中の電荷が完全に除去されないで一部残って
いる状況が起こり得る(過書き込み状態)。すると、フ
ローティングゲートに電荷が残った状態で、メモリセル
に「1」を書き込もうとすると、フローティングゲート
1に電荷が残っているため、このメモリセルは「0」の
書き込み状態となり、「1」を書き込むことができなか
った。すると、フローティングゲートFGに電荷が残っ
た状態のメモリセルを「1」の書き込み状態とした場
合、フローティングゲートFGに電荷が残っているた
め、このメモリセルは「0」の書き込み状態となり、
「1」を書き込むことができなかった。
【0008】上記の不揮発性メモリの問題は、不揮発性
メモリを内蔵したマイクロコンピュータにも悪影響を及
ぼす。例えば、不揮発性メモリをRAMとして使用した
場合、データの書き換えにより不揮発性メモリは書き込
み/消去が繰り返される。この書き込み/消去が不揮発
性メモリの同一アドレス上、即ち所定のメモリセルを含
む領域で繰り返し続けられると、上記の過書き込み状態
が発生する。その為、マイクロコンピュータを動作させ
た場合、過書き込み状態により使用者の意図に反したデ
ータが書き込まれ、誤ったデータや誤ったプログラムが
不揮発性メモリに記憶され、マイクロコンピュータの誤
動作の原因となっていた。
メモリを内蔵したマイクロコンピュータにも悪影響を及
ぼす。例えば、不揮発性メモリをRAMとして使用した
場合、データの書き換えにより不揮発性メモリは書き込
み/消去が繰り返される。この書き込み/消去が不揮発
性メモリの同一アドレス上、即ち所定のメモリセルを含
む領域で繰り返し続けられると、上記の過書き込み状態
が発生する。その為、マイクロコンピュータを動作させ
た場合、過書き込み状態により使用者の意図に反したデ
ータが書き込まれ、誤ったデータや誤ったプログラムが
不揮発性メモリに記憶され、マイクロコンピュータの誤
動作の原因となっていた。
【0009】
【課題を解決するための手段】本発明は、書き込み済み
のデータを電気的に一括消去可能な不揮発性メモリと、
前記不揮発性メモリの書き込み及び消去を制御する制御
部を備えるマイクロコンピュータにおいて、前記不揮発
性メモリ中に、所定単位の複数のデータ領域と、各々の
データ領域に対応し、データの書き込みが不可能なこと
を示す状態が書き込まれるフラグ領域とを設けたことを
特徴とする。
のデータを電気的に一括消去可能な不揮発性メモリと、
前記不揮発性メモリの書き込み及び消去を制御する制御
部を備えるマイクロコンピュータにおいて、前記不揮発
性メモリ中に、所定単位の複数のデータ領域と、各々の
データ領域に対応し、データの書き込みが不可能なこと
を示す状態が書き込まれるフラグ領域とを設けたことを
特徴とする。
【0010】特に、前記制御部は、前記複数のデータ領
域のうち1つのデータ領域を選択する選択手段と、選択
されたデータ領域に書き込みたいデータを転送する手段
と、書き込みデータと、書き込みデータに対する読み出
しデータとが一致するか否か確認する確認手段と、前記
2つのデータが一致しない場合、選択されたデータ領域
に対するフラグ領域に書き込み不可能な状態を書き込む
フラグ手段とを含むことを特徴とする。
域のうち1つのデータ領域を選択する選択手段と、選択
されたデータ領域に書き込みたいデータを転送する手段
と、書き込みデータと、書き込みデータに対する読み出
しデータとが一致するか否か確認する確認手段と、前記
2つのデータが一致しない場合、選択されたデータ領域
に対するフラグ領域に書き込み不可能な状態を書き込む
フラグ手段とを含むことを特徴とする。
【0011】また、前記制御部は、前記複数のデータ領
域のうち1つのデータ領域を指定する指定手段と、指定
されたデータ領域に対応するフラグ領域にフラグが書き
込まれているか否かを検出する検出手段と、フラグが書
き込まれている場合、指定するデータ領域を変更する変
更手段と、を含むことを特徴とする。さらに、前記制御
部は、フラグが書き込まれていない場合、指定されたデ
ータ領域に書き込みデータを転送する手段と、書き込み
データと、前記書き込みデータに対する読み出しデータ
とが一致しているか否か確認する確認手段と、前記2つ
のデータが一致しない場合、指定されたデータ領域に対
応するフラグ領域に書き込み不可能な状態を書き込むフ
ラグ手段とを含むことを特徴とする。
域のうち1つのデータ領域を指定する指定手段と、指定
されたデータ領域に対応するフラグ領域にフラグが書き
込まれているか否かを検出する検出手段と、フラグが書
き込まれている場合、指定するデータ領域を変更する変
更手段と、を含むことを特徴とする。さらに、前記制御
部は、フラグが書き込まれていない場合、指定されたデ
ータ領域に書き込みデータを転送する手段と、書き込み
データと、前記書き込みデータに対する読み出しデータ
とが一致しているか否か確認する確認手段と、前記2つ
のデータが一致しない場合、指定されたデータ領域に対
応するフラグ領域に書き込み不可能な状態を書き込むフ
ラグ手段とを含むことを特徴とする。
【0012】前記制御部は、前記2つのデータが一致し
た場合、データの書き込み動作を終了することを特徴と
する。さらに、前記制御部は、データの書き換えごと
に、指定するデータ領域を変更することを特徴とする。
本発明に依れば、不揮発性メモリにおいて複数のデータ
領域に対応するフラグ領域を設け、所定のデータ領域に
データの書き込みを行う前に、それに対応するフラグ領
域に書き込み不可能な状態があるか否か確認し、フラグ
があればデータの書き込みは行われず、フラグがなけれ
ばデータをデータ領域に書き込む。また、書き込み後、
書き込み前のデータとデータ領域から読み出されたデー
タとが一致するか否かを判断し、一致すればデータの書
き込み動作を終了し、一致しなければフラグ領域にフラ
グをセットする。
た場合、データの書き込み動作を終了することを特徴と
する。さらに、前記制御部は、データの書き換えごと
に、指定するデータ領域を変更することを特徴とする。
本発明に依れば、不揮発性メモリにおいて複数のデータ
領域に対応するフラグ領域を設け、所定のデータ領域に
データの書き込みを行う前に、それに対応するフラグ領
域に書き込み不可能な状態があるか否か確認し、フラグ
があればデータの書き込みは行われず、フラグがなけれ
ばデータをデータ領域に書き込む。また、書き込み後、
書き込み前のデータとデータ領域から読み出されたデー
タとが一致するか否かを判断し、一致すればデータの書
き込み動作を終了し、一致しなければフラグ領域にフラ
グをセットする。
【0013】
【発明の実施の形態】図1は本発明の実施の形態を示す
図である。1は例えば外部データを入出力するための入
出力ポート、2は入出力ポート1からのデータを後述さ
れる不揮発性メモリに書き込むために各回路の動作を制
御する制御部であり、例えばCPU(中央演算処理装
置)で構成され、図示されない不揮発性メモリのプログ
ラム領域に記憶されるプログラムに基づいて動作し、主
に後述される不揮発性メモリへのデータの書き込みやフ
ラグ領域Fa乃至Fdへのフラグのセットの動作を制御
する。
図である。1は例えば外部データを入出力するための入
出力ポート、2は入出力ポート1からのデータを後述さ
れる不揮発性メモリに書き込むために各回路の動作を制
御する制御部であり、例えばCPU(中央演算処理装
置)で構成され、図示されない不揮発性メモリのプログ
ラム領域に記憶されるプログラムに基づいて動作し、主
に後述される不揮発性メモリへのデータの書き込みやフ
ラグ領域Fa乃至Fdへのフラグのセットの動作を制御
する。
【0014】3は制御部2の指示により、外部データや
プログラム動作中に生成されたデータを一旦記憶するR
AM、4はアドレスバスを含み、入出力ポート1、制御
部2及びRAM3の間のデータ伝送を行うためのバス、
5は1ページ分の領域を有し、データバス6を介して伝
送された1ページ分のテーブルデータを一旦格納するペ
ージバッファ、7は1ページ分のデータの記憶可能な5
つのデータ領域a乃至dと、領域a乃至dに対応するフ
ラグ領域Fa乃至Fdとを含み、データ領域a乃至dに
データバス8を介して伝送されるデータが記憶される不
揮発性メモリであり、制御部2からアドレスバス9を介
して伝送されるアドレスデータをデコードして、データ
領域a乃至dのうち一つを指定するアドレスデコーダ
(図示せず)を含む。また、不揮発性メモリ7は複数の
データ領域を形成し、前記アドレスデコーダの出力によ
って所定のアドレスが指定されることにより、データ領
域が指定される。
プログラム動作中に生成されたデータを一旦記憶するR
AM、4はアドレスバスを含み、入出力ポート1、制御
部2及びRAM3の間のデータ伝送を行うためのバス、
5は1ページ分の領域を有し、データバス6を介して伝
送された1ページ分のテーブルデータを一旦格納するペ
ージバッファ、7は1ページ分のデータの記憶可能な5
つのデータ領域a乃至dと、領域a乃至dに対応するフ
ラグ領域Fa乃至Fdとを含み、データ領域a乃至dに
データバス8を介して伝送されるデータが記憶される不
揮発性メモリであり、制御部2からアドレスバス9を介
して伝送されるアドレスデータをデコードして、データ
領域a乃至dのうち一つを指定するアドレスデコーダ
(図示せず)を含む。また、不揮発性メモリ7は複数の
データ領域を形成し、前記アドレスデコーダの出力によ
って所定のアドレスが指定されることにより、データ領
域が指定される。
【0015】また、フラグ領域の状態は、データを消去
しても不揮発性メモリ7のフローティング中の電荷を完
全に除去できないという理由で、データの書き込みが不
可能である状態の場合「0」となり、また、データの書
き込みが可能である状態の場合、「1」になる。尚、こ
のフラグ領域は例えばデータ領域と独立した領域に形成
されており、状態を変えたいフラグのアドレスを指定
し、フラグセット信号によりフラグの不揮発性メモリセ
ルに「0」のデータを書き込むことによって、フラグ領
域の状態が反転される。このように、禁止フラグに
「0」のデータを書き込むので、1ビット毎の状態反転
が可能になる。さらに、アドレス指定されたフラグ領域
からはフラグの値が制御部2に供給されるようになる。
しても不揮発性メモリ7のフローティング中の電荷を完
全に除去できないという理由で、データの書き込みが不
可能である状態の場合「0」となり、また、データの書
き込みが可能である状態の場合、「1」になる。尚、こ
のフラグ領域は例えばデータ領域と独立した領域に形成
されており、状態を変えたいフラグのアドレスを指定
し、フラグセット信号によりフラグの不揮発性メモリセ
ルに「0」のデータを書き込むことによって、フラグ領
域の状態が反転される。このように、禁止フラグに
「0」のデータを書き込むので、1ビット毎の状態反転
が可能になる。さらに、アドレス指定されたフラグ領域
からはフラグの値が制御部2に供給されるようになる。
【0016】まず、不揮発性メモリ7にデータを書き込
む場合、原則的に新規にデータの書き換えが行われるご
とに、書き込みが行われるデータ領域が変わっていく。
例えば図4に示されるように、新規の書き換えが行われ
るごとに、指定されるデータ領域がデータ領域aからデ
ータ領域dに順次変更される。尚、データ領域の変更の
順番は図4の限らず、他の順番でも良い。
む場合、原則的に新規にデータの書き換えが行われるご
とに、書き込みが行われるデータ領域が変わっていく。
例えば図4に示されるように、新規の書き換えが行われ
るごとに、指定されるデータ領域がデータ領域aからデ
ータ領域dに順次変更される。尚、データ領域の変更の
順番は図4の限らず、他の順番でも良い。
【0017】次に、図1の不揮発性メモリ中のデータの
書き換え動作を、図2のフローチャートを参照しながら
説明する。まず、外部より書き換え命令が制御部2に入
力されると、制御部2は入出力ポート1を介して外部デ
ータを取り込み、RAM3に一時記憶させる(S1)。
次に、制御部2はアドレスデータをバス9を介して不揮
発性メモリ7に入力する。アドレスデータがデコードさ
れ、その結果に応じて例えば不揮発性メモリ7のデータ
領域aが指定される。それに伴い、データ領域aに対応
するフラグ領域Faも指定される(S2)。指定された
フラグ領域Faからフラグの値が制御部2に出力され、
制御部2はフラグ領域Faの状態によりフラグの有り/
無しを判断する。
書き換え動作を、図2のフローチャートを参照しながら
説明する。まず、外部より書き換え命令が制御部2に入
力されると、制御部2は入出力ポート1を介して外部デ
ータを取り込み、RAM3に一時記憶させる(S1)。
次に、制御部2はアドレスデータをバス9を介して不揮
発性メモリ7に入力する。アドレスデータがデコードさ
れ、その結果に応じて例えば不揮発性メモリ7のデータ
領域aが指定される。それに伴い、データ領域aに対応
するフラグ領域Faも指定される(S2)。指定された
フラグ領域Faからフラグの値が制御部2に出力され、
制御部2はフラグ領域Faの状態によりフラグの有り/
無しを判断する。
【0018】ところで、このフラグは不揮発性メモリ7
のデータ領域が記憶可能な状態か、記憶不可能な状態か
を示すものである。不揮発性メモリ7のメモリセルは図
3のような構成であり、書き込み済みデータの消去時フ
ローティングゲートFGから電荷を完全に除去できない
と、メモリセルには誤ったデータが記憶される。正確な
記憶ができない場合、読み出しの際には当然書き込みデ
ータと異なるデータが読み出されるため、この状態を記
憶不可能な状態としている。また、書き込みデータに対
して、メモリセルから誤りなくデータを読み出せる場
合、この状態を記憶可能な状態としている。そこで、フ
ラグの値は「0」または「1」の値を有し、フラグが
「1」の場合フラグが無いとしてデータ領域は記憶可能
な状態にあることを示し、フラグが「0」の場合フラグ
があるとしてデータ領域は記憶不可能な状態を示す。
のデータ領域が記憶可能な状態か、記憶不可能な状態か
を示すものである。不揮発性メモリ7のメモリセルは図
3のような構成であり、書き込み済みデータの消去時フ
ローティングゲートFGから電荷を完全に除去できない
と、メモリセルには誤ったデータが記憶される。正確な
記憶ができない場合、読み出しの際には当然書き込みデ
ータと異なるデータが読み出されるため、この状態を記
憶不可能な状態としている。また、書き込みデータに対
して、メモリセルから誤りなくデータを読み出せる場
合、この状態を記憶可能な状態としている。そこで、フ
ラグの値は「0」または「1」の値を有し、フラグが
「1」の場合フラグが無いとしてデータ領域は記憶可能
な状態にあることを示し、フラグが「0」の場合フラグ
があるとしてデータ領域は記憶不可能な状態を示す。
【0019】S3において、フラグ領域Faの状態が
「0」の場合、制御部2は次のデータ領域bを選択する
(S4)。S2に戻り、制御部2はデータ領域bに対応
したアドレスデータを出力し、前記アドレスデータによ
りデータ領域b及びフラグ領域Fbが指定される。する
と、フラグ領域Fbの状態が制御部2に出力され、フラ
グ領域Fbの値によってデータ領域bが記憶可能な状態
か否か判断される。このように、指定されたフラグ領域
にフラグがあると、次のデータ領域及びフラグ領域を指
定して、再びフラグの有無が判断される。
「0」の場合、制御部2は次のデータ領域bを選択する
(S4)。S2に戻り、制御部2はデータ領域bに対応
したアドレスデータを出力し、前記アドレスデータによ
りデータ領域b及びフラグ領域Fbが指定される。する
と、フラグ領域Fbの状態が制御部2に出力され、フラ
グ領域Fbの値によってデータ領域bが記憶可能な状態
か否か判断される。このように、指定されたフラグ領域
にフラグがあると、次のデータ領域及びフラグ領域を指
定して、再びフラグの有無が判断される。
【0020】また、S3において、フラグ領域Faのフ
ラグが「1」の場合、データ領域aは記憶可能な状態と
判断される。続いて、制御部2は不揮発性メモリ7に消
去信号をデータバス9を介して出力し、指定されるデー
タ領域aに書き込まれているデータの一括消去を行う
(S5)。データの消去後、制御部2はRAM3に記憶
されたデータを読み出し、ページバッファ5に1ページ
(1ページ=128バイト)分のデータを一時格納させ
る(S6)。さらに、制御部2は不揮発性メモリにライ
ト信号Wを印加し、ページバッファ5のデータはデータ
領域aに書き込まれる(S7)。
ラグが「1」の場合、データ領域aは記憶可能な状態と
判断される。続いて、制御部2は不揮発性メモリ7に消
去信号をデータバス9を介して出力し、指定されるデー
タ領域aに書き込まれているデータの一括消去を行う
(S5)。データの消去後、制御部2はRAM3に記憶
されたデータを読み出し、ページバッファ5に1ページ
(1ページ=128バイト)分のデータを一時格納させ
る(S6)。さらに、制御部2は不揮発性メモリにライ
ト信号Wを印加し、ページバッファ5のデータはデータ
領域aに書き込まれる(S7)。
【0021】次に、データ領域aを指定した状態で、S
6で書き込まれたデータの読み出しを行う。読み出しデ
ータはデータバス6及び8を介して制御部2に印加され
る(S8)。読み出されたデータは、制御部2におい
て、RAM3に記憶されたデータに一致するか否か、比
較される。S9において、1ページ分のデータのうち1
つでもデータが一致しない場合、制御部2はフラグセッ
ト信号setを出力する。データの一致がとれない場
合、消去時不揮発性メモリ7のフローティング中の電荷
を完全に除去できないために、指定されたデータ領域は
正確な記憶を行うことができないことを示している。フ
ラグセット信号Fsetにより、フラグ領域Faに
「0」の値がセットされ、フラグ有りとして、データ領
域aは記憶不可能な状態になる(S9)。その結果、デ
ータ領域aにデータ書き込もうとしたとき、S3でデー
タ領域aにフラグがあると検出されるので、今後はデー
タ領域aにはデータは書き込まれなくなる。
6で書き込まれたデータの読み出しを行う。読み出しデ
ータはデータバス6及び8を介して制御部2に印加され
る(S8)。読み出されたデータは、制御部2におい
て、RAM3に記憶されたデータに一致するか否か、比
較される。S9において、1ページ分のデータのうち1
つでもデータが一致しない場合、制御部2はフラグセッ
ト信号setを出力する。データの一致がとれない場
合、消去時不揮発性メモリ7のフローティング中の電荷
を完全に除去できないために、指定されたデータ領域は
正確な記憶を行うことができないことを示している。フ
ラグセット信号Fsetにより、フラグ領域Faに
「0」の値がセットされ、フラグ有りとして、データ領
域aは記憶不可能な状態になる(S9)。その結果、デ
ータ領域aにデータ書き込もうとしたとき、S3でデー
タ領域aにフラグがあると検出されるので、今後はデー
タ領域aにはデータは書き込まれなくなる。
【0022】その後、S4へ行き、データ領域aの次に
指定されるデータ領域、例えばデータ領域bが選択され
る。さらに、S2へ戻り、不揮発性メモリ7のデータ領
域bが指定され、フラグ領域Fbの状態の検出、データ
の一致の確認、データの書き込みの各動作が繰り返され
る。また、S9において、RAM3のデータと読み出し
データとが一致した場合、データの書き込みが誤りなく
行えたとして、データの書き換えを終了する。データの
一致は、データ領域aにおいて正確な書き込みが行える
ことを示している。その為、制御部2はフラグセット信
号Fsetを発生せず、フラグ領域Faは「1」のまま
となり、データ領域aは今後もデータの書き込みを行う
ことができる。
指定されるデータ領域、例えばデータ領域bが選択され
る。さらに、S2へ戻り、不揮発性メモリ7のデータ領
域bが指定され、フラグ領域Fbの状態の検出、データ
の一致の確認、データの書き込みの各動作が繰り返され
る。また、S9において、RAM3のデータと読み出し
データとが一致した場合、データの書き込みが誤りなく
行えたとして、データの書き換えを終了する。データの
一致は、データ領域aにおいて正確な書き込みが行える
ことを示している。その為、制御部2はフラグセット信
号Fsetを発生せず、フラグ領域Faは「1」のまま
となり、データ領域aは今後もデータの書き込みを行う
ことができる。
【0023】
【発明の効果】本発明に依れば、不揮発性メモリに複数
のデータ領域を設け、新規の書き込みを行うごとにデー
タ領域を変えるので、連続した同一データ領域への書き
込みを防止することができ、書き込み/消去特性の寿命
を向上させることができる。特に、データ領域にフラグ
領域を設けることによって、書き込み前に正確な記憶が
不可能なデータ領域がわかるので、記憶不可能なデータ
領域にデータを書き込むことが防止される。その為、マ
イクロコンピュータに使用した場合、過書き込み状態が
防止され、マイクロコンピュータの誤動作を防ぐことが
できる。
のデータ領域を設け、新規の書き込みを行うごとにデー
タ領域を変えるので、連続した同一データ領域への書き
込みを防止することができ、書き込み/消去特性の寿命
を向上させることができる。特に、データ領域にフラグ
領域を設けることによって、書き込み前に正確な記憶が
不可能なデータ領域がわかるので、記憶不可能なデータ
領域にデータを書き込むことが防止される。その為、マ
イクロコンピュータに使用した場合、過書き込み状態が
防止され、マイクロコンピュータの誤動作を防ぐことが
できる。
【図1】本発明の実施の形態を示すブロック図である。
【図2】図1の動作を説明するためのフローチャートで
ある。
ある。
【図3】スプリットゲート型不揮発性メモリの断面図で
ある。
ある。
【図4】図1の不揮発性メモリ7のデータ領域選択を順
番を示すフローチャートである。
番を示すフローチャートである。
1 入出力ポート 2 制御部 3 RAM 5 バッファ回路 7 不揮発性メモリ
Claims (6)
- 【請求項1】 書き込み済みのデータを電気的に一括消
去可能な不揮発性メモリと、前記不揮発性メモリの書き
込み及び消去を制御する制御部を備えるマイクロコンピ
ュータにおいて、 前記不揮発性メモリ中に、所定単位の複数のデータ領域
と、各々のデータ領域に対応し、データの書き込みが不
可能なことを示す状態が書き込まれるフラグ領域とを設
けたことを特徴とするマイクロコンピュータ。 - 【請求項2】 前記制御部は、前記複数のデータ領域の
うち1つのデータ領域を選択する選択手段と、選択され
たデータ領域に書き込みたいデータを転送する手段と、
書き込みデータと、書き込みデータに対する読み出しデ
ータとが一致するか否か確認する確認手段と、前記2つ
のデータが一致しない場合、選択されたデータ領域に対
するフラグ領域に書き込み不可能な状態を書き込むフラ
グ手段とを含むことを特徴とする請求項1記載のマイク
ロコンピュータ。 - 【請求項3】 前記制御部は、前記複数のデータ領域の
うち1つのデータ領域を指定する指定手段と、指定され
たデータ領域に対応するフラグ領域にフラグが書き込ま
れているか否かを検出する検出手段と、フラグが書き込
まれている場合、指定するデータ領域を変更する変更手
段と、を含むことを特徴とする請求項1記載のマイクロ
コンピュータ。 - 【請求項4】 さらに、前記制御部は、フラグが書き込
まれていない場合、指定されたデータ領域に書き込みデ
ータを転送する手段と、書き込みデータと、前記書き込
みデータに対する読み出しデータとが一致しているか否
か確認する確認手段と、前記2つのデータが一致しない
場合、指定されたデータ領域に対応するフラグ領域に書
き込み不可能な状態を書き込むフラグ手段とを含むこと
を特徴とする請求項1記載のマイクロコンピュータ。 - 【請求項5】 前記制御部は、前記2つのデータが一致
した場合、データの書き込み動作を終了することを特徴
とする請求項2または4記載のマイクロコンピュータ。 - 【請求項6】 前記制御部は、データの書き換えごと
に、指定するデータ領域を変更することを特徴とする請
求項2または3記載のマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9267193A JPH11110298A (ja) | 1997-09-30 | 1997-09-30 | マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9267193A JPH11110298A (ja) | 1997-09-30 | 1997-09-30 | マイクロコンピュータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11110298A true JPH11110298A (ja) | 1999-04-23 |
Family
ID=17441419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9267193A Pending JPH11110298A (ja) | 1997-09-30 | 1997-09-30 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11110298A (ja) |
-
1997
- 1997-09-30 JP JP9267193A patent/JPH11110298A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4843277B2 (ja) | 高い信頼度を有する不揮発性メモリ装置のプログラム方法 | |
US7016228B2 (en) | Semiconductor storage device having page copying function | |
US6377491B2 (en) | Non-volatile memory for storing erase operation information | |
US20030151955A1 (en) | Semiconductor memory device including page latch circuit | |
EP1031993A2 (en) | One-chip microcomputer and method of refreshing its data | |
JP2005190288A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
US6781882B2 (en) | Nonvolatile semiconductor storage device having a shortened time required for a data erasing operation and data erasing method thereof | |
US7248503B2 (en) | Semiconductor nonvolatile storage device | |
US7590793B2 (en) | Data access controlling method in flash memory and data access controlling program | |
KR100425229B1 (ko) | 마이크로컴퓨터 및 플래시 메모리 상에 데이터를재기록하는 방법 | |
JP3641066B2 (ja) | フラッシュメモリを混載するマイクロコンピュータのデータ書換え方法 | |
US8085593B2 (en) | Method of inputting address in nonvolatile memory device and method of operating the nonvolatile memory device | |
JP4118623B2 (ja) | 不揮発性半導体記憶装置 | |
EP1011105B1 (en) | One-chip microcomputer | |
US6950349B2 (en) | Nonvolatile semiconductor memory having partial data rewriting function | |
JPH11110298A (ja) | マイクロコンピュータ | |
JPH11110304A (ja) | マイクロコンピュータ | |
US7187582B2 (en) | Erroneous operation preventing circuit of non-volatile memory device | |
JP4213053B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
JPH05290585A (ja) | 電気的に書き込み可能な不揮発性メモリ | |
JPH11110299A (ja) | マイクロコンピュータ | |
JPH11110303A (ja) | マイクロコンピュータ | |
JP4678957B2 (ja) | 不揮発性メモリアレイ、マイクロコンピュータおよびマイクロコンピュータのプログラム書き換え方法 | |
JP3796063B2 (ja) | 不揮発性メモリの書き込み回路 | |
US20060155916A1 (en) | Writing uncorrupted data to electronic memory |