JPH1092830A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH1092830A JPH1092830A JP8246420A JP24642096A JPH1092830A JP H1092830 A JPH1092830 A JP H1092830A JP 8246420 A JP8246420 A JP 8246420A JP 24642096 A JP24642096 A JP 24642096A JP H1092830 A JPH1092830 A JP H1092830A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- metal layer
- bump electrode
- base metal
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/0361—Physical or chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、バンプ電極を有す
る半導体装置の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device having a bump electrode.
【０００２】[0002]
【従来の技術】近年、ノート型パソコン、液晶テレビ
（以下、ＬＣＤと呼ぶ）、液晶プロジェクタなどに使わ
れている液晶ディスプレイは、高精細化、狭額縁化、低
コスト化への対応が図られている。これに伴い、ＬＣＤ
ドライバＩＣの実装は、テープキャリアパッケージ（以
下、ＴＣＰと呼ぶ）を使う方法が主流である。これは、
ＴＣＰが、小型化、薄型化、軽量化に適したパッケージ
であるばかりでなく、高精細パターニングで配線が形成
されたフィルムキャリアを用いることにより、ドライバ
ＩＣをＬＣＤパネルにファインピッチで多出力の実装が
容易にできるからである。ＴＣＰは、バンプ電極をＩＣ
上に形成し、テープキャリアのインナーリードとバンプ
電極とをインナーリードボンディングしたものである。
図３（Ａ）〜（Ｄ）は、従来の半導体装置の製造方法を
示す断面図である。2. Description of the Related Art In recent years, liquid crystal displays used in notebook personal computers, liquid crystal televisions (hereinafter, referred to as LCDs), liquid crystal projectors, and the like have been adapted to higher definition, narrower frames, and lower costs. ing. With this, LCD
The mainstream of mounting a driver IC is to use a tape carrier package (hereinafter referred to as TCP). this is,
TCP is not only a package suitable for miniaturization, thinning, and weight reduction, but also uses a film carrier with wiring formed by high-definition patterning, so that driver ICs can be mounted on an LCD panel at a fine pitch and multiple outputs. This can be easily performed. TCP uses bump electrodes as IC
It is formed on the tape carrier, and the inner leads of the tape carrier and the bump electrodes are subjected to inner lead bonding.
3A to 3D are cross-sectional views illustrating a conventional method for manufacturing a semiconductor device.
【０００３】この半導体装置の製造方法では、以下の工
程（ａ）〜（ｄ）が行われる。 （ａ） 図３（Ａ）の工程 半導体基板１に形成された酸化膜２上のバンプ電極を形
成すべき位置に、Ａｌ電極パッド３を形成する。そし
て、表面保護膜４を形成した後、Ａｌ電極パッド３上に
スルーホール５を開孔する。 （ｂ） 図３（Ｂ）の工程 半導体基板１の表面全体にスパッタ法等により、複数の
下地金属層６を順次積層形成する。この下地電極６の構
成としては、Ｔｉ−Ａｕ、Ｔｉ−Ｐｔ、Ｔｉ／Ｗ−Ａ
ｕ、Ｔｉ／Ｗ−Ｐｔ、Ｃｒ−Ｃｕ、Ｃｒ−Ｎｉ−Ａｕな
どが用いられる。ここでは、例として、Ｔｉ／Ｗ６ａと
Ｐｄ６ｂとして説明する。 （ｃ） 図３（Ｃ）の工程 下地金属層Ｔｉ／Ｗ６ａ、Ｐｄ６ｂ上に感光性樹脂膜７
を全面に被着した後、Ａｌ金属パッド３上の一部にバン
プ形成用のパターンを感光性樹脂膜エッチング溶剤でエ
ッチングし、形成する。次に、下地金属層６を一方の共
通電極として、一定の電流を供給することによりＡｕ、
Ｃｕ、又は半田等を電気メッキにより電着させて、バン
プ電極８を形成する。ここでは、一例として、Ａｕを材
料として説明する。 （ｄ） 図３（Ｄ）の工程 感光性樹脂膜７を除去溶剤などで除去した後、バンプ電
極８をマスクとしてこのパンブ電極８で覆われた以外の
下地金属層６をウェットエッチング除去することによ
り、最終的な電極構造が得られる。In this method of manufacturing a semiconductor device, the following steps (a) to (d) are performed. (A) Step of FIG. 3A An Al electrode pad 3 is formed on the oxide film 2 formed on the semiconductor substrate 1 at a position where a bump electrode is to be formed. Then, after forming the surface protection film 4, a through hole 5 is formed on the Al electrode pad 3. (B) Step of FIG. 3B A plurality of base metal layers 6 are sequentially formed on the entire surface of the semiconductor substrate 1 by sputtering or the like. The configuration of the base electrode 6 includes Ti-Au, Ti-Pt, Ti / W-A
u, Ti / W-Pt, Cr-Cu, Cr-Ni-Au and the like are used. Here, Ti / W 6a and Pd 6b will be described as examples. (C) Step of FIG. 3C The photosensitive resin film 7 is formed on the underlying metal layers Ti / W6a and Pd6b.
Is formed on the entire surface of the Al metal pad 3 by etching a bump forming pattern with a photosensitive resin film etching solvent. Next, by supplying a constant current using the underlying metal layer 6 as one common electrode, Au,
The bump electrode 8 is formed by electrodepositing Cu or solder by electroplating. Here, as an example, a description will be given using Au as a material. (D) Step of FIG. 3 (D) After the photosensitive resin film 7 is removed with a removing solvent or the like, the underlying metal layer 6 other than the one covered by the bump electrode 8 is removed by wet etching using the bump electrode 8 as a mask. As a result, a final electrode structure is obtained.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法では、以下のような課題があっ
た。バンプ電極８を形成した後に、このバンプ電極８を
エッチングマスクとして該バンプ電極８で覆われた以外
の複数層の下地金属層６をエッチング除去する必要があ
る。このエッチングの際に、バンプ電極８の寸法より内
側まで下地金属層１６がエッチングされる（以下、サイ
ドエッチングと呼ぶ）現象が起こる。そのため、バンプ
電極８と下地金属層６との接触面積が減少して、インナ
ーリードとそのバンプ電極８とをインナーリードボンデ
ィングする際に発生する応力による剪断強度が低下する
という問題点があった。However, the conventional method of manufacturing a semiconductor device has the following problems. After the bump electrode 8 is formed, it is necessary to use the bump electrode 8 as an etching mask to etch and remove a plurality of underlying metal layers 6 other than those covered with the bump electrode 8. During this etching, a phenomenon occurs in which the underlying metal layer 16 is etched to the inside of the dimensions of the bump electrode 8 (hereinafter, referred to as side etching). Therefore, there is a problem that the contact area between the bump electrode 8 and the underlying metal layer 6 is reduced, and the shear strength due to the stress generated when the inner lead is bonded to the bump electrode 8 is reduced.
【０００５】[0005]
【課題を解決するための手段】本発明は、前記課題を解
決するために、半導体装置の製造方法において、絶縁膜
を有する半導体基板の前記絶縁膜上に電極パッドを形成
する工程と、前記電極パッドと電気的に接続する導電性
の下地金属層を全面に形成する工程と、前記下地金属層
上に前記電極パッド上方の一部のバンプ電極形成予定領
域に欠損部を有する絶縁性のバンプ電極形成用パターン
を形成する工程と、前記下地金属層を共通電極として電
気メッキ法によりバンプ電極を形成する工程と、前記バ
ンプ電極の周囲に隙間を有する下地金属保護層形成用パ
ターンを形成する工程と、前記下地金属層を共通電極と
して電気メッキ法により前記下地金属層を選択的エッチ
ング可能な下地金属保護層を前記隙間に位置する前記下
地金属層上に形成する工程と、前記下地金属保護層形成
用パターンを除去する工程と、前記下地金属保護層をエ
ッチングマスクとして前記下地金属層をエッチング除去
する工程とを施す。以上のように本発明を構成したの
で、バンプ電極を形成した後に、バンプ電極の周囲に隙
間を設けて、この隙間に位置する下地金属層上に下地金
属保護層を形成する。この下地金属保護層をエッチング
マスクとして、下地金属層をエッチング除去する。この
時、下地金属層のサイドエッチングが開始される部位
は、バンプ電極の直下の下地金属層よりも外側になるの
で、バンプ電極の直下の下地金属層がエッチングされる
ことがなくなる。According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming an electrode pad on an insulating film of a semiconductor substrate having an insulating film; Forming a conductive base metal layer electrically connected to the pad on the entire surface, and an insulating bump electrode having a defect in a part of the bump metal formation planned area above the electrode pad on the base metal layer A step of forming a forming pattern, a step of forming a bump electrode by electroplating using the base metal layer as a common electrode, and a step of forming a base metal protective layer forming pattern having a gap around the bump electrode. Forming an underlying metal protective layer capable of selectively etching the underlying metal layer on the underlying metal layer located in the gap by electroplating using the underlying metal layer as a common electrode; And that step, removing the underlying metal protective layer pattern, and a step of the base metal layer etching removing the underlying metal protective layer as an etching mask applied. Since the present invention has been configured as described above, after forming the bump electrode, a gap is provided around the bump electrode, and a base metal protective layer is formed on the base metal layer located in the gap. The underlying metal layer is etched away using the underlying metal protective layer as an etching mask. At this time, the part where the side etching of the base metal layer is started is located outside the base metal layer immediately below the bump electrode, so that the base metal layer immediately below the bump electrode is not etched.
【０００６】[0006]
【発明の実施の形態】第１の実施形態 図１（Ａ）〜（Ｃ）及び図２（Ａ）〜（Ｃ）は、本発明
の第１の実施形態の半導体装置の製造方法を示す断面図
である。以下、図１（Ａ）〜（Ｃ）及び図２（Ａ）〜
（Ｃ）を参照しつつ、本第１の実施形態の半導体装置の
製造方法の工程（ａ）〜（ｆ）を説明する。 （ａ） 図１（Ａ）の工程 半導体基板１１上に、ＣＶＤ法により酸化膜１２を形成
した後、ＬＣＤドライバＩＣなどの半導体装置を形成す
る。スパッタ法などによりＡｌを全面に形成し、フォト
リソ・エッチングによりＡｌをパターニングして、バン
プ電極を形成すべき位置に、例えば、５０μｍ×７０μ
ｍ程度の大きさのＡｌ電極パッド１３を形成する。ＣＶ
Ｄ法によりＳｉＯ2 などの絶縁膜を全面に、例えば、
０．８〜１．４μｍ程度の膜厚で、表面保護膜１４を形
成した後、フォトリソ・エッチングによりＡｌ電極パッ
ド１３上の表面保護膜１４を除去して、そのＡｌ電極パ
ッド１３上にスルーホール１５を開孔する。 （ｂ） 図１（Ｂ）の工程 半導体基板１１の表面全体にスパッタ法等により、複数
の下地金属層を順次積層形成する。この下地金属層の構
成としては、例えば、Ａｌと密着性の良いＴｉ／Ｗ１６
ａ、Ａｕの拡散を防止するためのＰｄ１６ｂにより構成
する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment FIGS. 1A to 1C and FIGS. 2A to 2C are cross-sectional views showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention. FIG. Hereinafter, FIGS. 1A to 1C and FIGS.
The steps (a) to (f) of the method for manufacturing a semiconductor device according to the first embodiment will be described with reference to FIG. (A) Step of FIG. 1A After an oxide film 12 is formed on a semiconductor substrate 11 by a CVD method, a semiconductor device such as an LCD driver IC is formed. Al is formed on the entire surface by sputtering or the like, Al is patterned by photolithography / etching, and, for example, 50 μm × 70 μ
An Al electrode pad 13 having a size of about m is formed. CV
An insulating film such as SiO 2 is formed on the entire surface by the method D,
After forming the surface protective film 14 with a thickness of about 0.8 to 1.4 μm, the surface protective film 14 on the Al electrode pad 13 is removed by photolithography etching, and a through hole is formed on the Al electrode pad 13. Hole 15 is opened. (B) Step of FIG. 1B A plurality of base metal layers are sequentially formed on the entire surface of the semiconductor substrate 11 by a sputtering method or the like. As a configuration of the base metal layer, for example, Ti / W16 having good adhesion to Al
a, Pd16b for preventing Au diffusion.
【０００７】（ｃ） 図１（Ｃ）の工程 下地金属層Ｔｉ／Ｗ１６ａ、Ｐｄ１６ｂ上にポジ形の感
光性樹脂膜を全面に２５〜３０μｍ程度の膜厚に被着し
た後、マスクを用いて、Ａｌ電極パッド１３上の一部の
感光性樹脂膜を露光し、感光性樹脂膜エッチング溶剤に
浸して、露光した部位をエッチング（現像）し、Ａｌ電
極パッド１３よりも２０μｍ程度内側のこのＡｌ電極パ
ッド１８の上方に、３０μｍ×５０μｍ程度の欠損部を
有するバンプ電極形成用パターン１７を形成する。次
に、下地金属層Ｔｉ／Ｗ１６ａ、Ｐｄ１６ｂを一方の陰
極の共通電極として、半導体基板１１をシアン化金カリ
ウムまたは亜流酸金ナトリウムなどのメッキ溶液に浸し
て、例えば、１Ａ／dm2 程度の一定の電流を供給するこ
とにより、Ａｕメッキで、例えば、高さが１５〜２０μ
ｍ程度のバンプ電極１８を形成する。 （ｄ） 図２（Ａ）の工程 マスクを用いてバンプ電極形成用パターン１７の欠損部
の周辺の感光性樹脂膜を、例えば、５μｍ程度露光し、
感光性樹脂膜エッチング溶剤に浸して、露光した部位を
エッチングして、そのバンプ電極形成用パターン１７よ
りも各寸法が５μｍ程度大きい下地金属保護層形成用パ
ターン１７ａを形成する。 （ｅ） 図２（Ｂ）の工程 再度、下地金属層Ｔｉ／Ｗ１６ａ、Ｐｄ１６ｂを一方の
陰極の共通電極として、半導体基板１１をメッキ溶液に
浸して、一定の電流（例えば、１Ａ／dm2 ）を供給する
ことにより、Ａｕメッキで、バンプ電極１８の周囲の隙
間に、１μｍ以下の膜厚（この膜厚は、下地金属層Ｔｉ
／Ｗ１６ａ、Ｐｄ１６ｂの膜厚により決定する）の下地
金属保護層１９を形成する。この際に、バンプ電極１８
上にも同量のＡｕメッキが施される。(C) Step of FIG. 1C A positive photosensitive resin film is deposited on the underlying metal layers Ti / W16a and Pd16b to a film thickness of about 25 to 30 μm over the entire surface, and then, using a mask. Then, a part of the photosensitive resin film on the Al electrode pad 13 is exposed to light, and the exposed part is immersed in a photosensitive resin film etching solvent to etch (develop) the exposed portion. A bump electrode forming pattern 17 having a defect of about 30 μm × 50 μm is formed above the electrode pad 18. Next, the semiconductor substrate 11 is immersed in a plating solution such as potassium potassium cyanide or gold sodium sulfite, using the underlying metal layers Ti / W16a and Pd16b as a common electrode of one cathode, for example, at a constant rate of about 1 A / dm 2. By supplying an electric current of, for example, a height of 15 to 20 μm by Au plating,
The bump electrode 18 of about m is formed. (D) Step of FIG. 2A Using a mask, the photosensitive resin film around the defective portion of the bump electrode forming pattern 17 is exposed to, for example, about 5 μm,
The exposed portion is etched by immersing in a photosensitive resin film etching solvent to form a base metal protective layer forming pattern 17a whose dimensions are about 5 μm larger than the bump electrode forming pattern 17. (E) Step of FIG. 2B Again, the semiconductor substrate 11 is immersed in a plating solution using the underlying metal layers Ti / W16a and Pd16b as a common electrode of one of the cathodes, and a constant current (for example, 1 A / dm 2 ). By supplying Au, a film thickness of 1 μm or less (this film thickness
/ W16a and Pd16b). At this time, the bump electrode 18
The same amount of Au plating is applied on the top.
【０００８】（ｆ） 図２（Ｃ）の工程 感光性樹脂膜１７ａを除去溶剤等で除去し、さらに、下
地金属保護層１９をマスクとして、下地金属層Ｐｄ１６
ｂ、Ｔｉ／Ｗ１６ａをエッチング溶液に浸して、ウェッ
トエッチング除去した後、下地金属保護層１９を必要に
応じてエッチング除去するとにより最終的なバンプ電極
構造が得られる。この時、下地金属層Ｐｂ１６ｂは、下
地金属保護層１９により被膜されているので、下地金属
層Ｐｄ１６ｂ、Ｔｉ／Ｗ１６ａのサイドエッチングが行
われる部位がバンプ電極１８の直下よりも外側となり、
このバンプ電極１８の下部の下地金属層Ｐｄ１６ｂがエ
ッチングされることがなくなる。そして、例えば、テー
プキャリアのインナーリードとバンプ電極１８をインナ
ーリードボンディングして、実装を終了する。以上説明
したように、本第１の実施形態によれば、バンプ電極１
８の周辺の下地金属Ｐｄ１６ｂの表面及びバンプ電極１
８の全面に下地金属保護層１９を設けることにより、下
地金属層Ｔｉ／Ｗ１６ａのエッチング時にサイドエッチ
ングといわれるバンプ電極１８の寸法より内側まで、下
地金属層Ｔｉ／Ｗ１６ａ、Ｐｄ１６ｂがエッチングされ
る現象が起こらない。そのため、バンプ電極１８と下地
電極層Ｔｉ／Ｗ１６ａ、Ｐｄ１６ｂとの接着面積を常に
一定に保つことが可能となり、バンプ電極１８形成工程
の品質の向上や歩留まりの向上が期待できる。(F) Step of FIG. 2 (C) The photosensitive resin film 17a is removed with a removing solvent or the like, and further, using the underlying metal protective layer 19 as a mask, the underlying metal layer Pd16 is removed.
b, the Ti / W 16a is immersed in an etching solution and removed by wet etching, and then the underlying metal protective layer 19 is removed by etching as necessary, thereby obtaining a final bump electrode structure. At this time, since the base metal layer Pb16b is coated with the base metal protective layer 19, the portion where the side metal of the base metal layer Pd16b and Ti / W16a is etched is located outside the area immediately below the bump electrode 18, and
The underlying metal layer Pd16b under the bump electrode 18 is not etched. Then, for example, the inner lead of the tape carrier and the bump electrode 18 are subjected to inner lead bonding, and the mounting is completed. As described above, according to the first embodiment, the bump electrode 1
8 and the surface of the underlying metal Pd16b and the bump electrode 1
By providing the base metal protection layer 19 on the entire surface of the base metal layer 8, the phenomenon that the base metal layers Ti / W 16 a and Pd 16 b are etched to the inside of the dimension of the bump electrode 18 called side etching when the base metal layer Ti / W 16 a is etched. Does not happen. Therefore, the bonding area between the bump electrode 18 and the underlying electrode layers Ti / W 16a and Pd 16b can be always kept constant, and improvement in the quality of the bump electrode 18 forming process and improvement in yield can be expected.
【０００９】第２の実施形態 図４（Ａ）〜（Ｄ）は、本発明の第２の実施形態の半導
体装置の製造方法を示す断面図である。以下、図４
（Ａ）〜（Ｄ）を参照しつつ、本第２の実施形態の半導
体装置の製造方法の工程（ａ）〜（ｄ）を説明する。 （ａ） 図４（Ａ）の工程 図１（Ａ）の工程と同様に、半導体基板１１上に酸化膜
１２を形成し、この酸化膜１２上のバンプ電極を形成す
べき位置にＡｌ電極パッド１３を形成する。表面保護膜
１４を形成した後、Ａｌ電極パッド１３上の表面保護膜
１４を除去して、そのＡｌ電極パッド１３上にスルーホ
ール１５を開孔する。 （ｂ） 図４（Ｂ）の工程 図１（Ｂ）の工程と同様に、半導体基板１１の表面全体
に、複数の下地金属層Ｔｉ／Ｗ１６ａ、Ｐｄ１６ｂを形
成する。 Second Embodiment FIGS. 4A to 4D are cross-sectional views showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention. Hereinafter, FIG.
The steps (a) to (d) of the method for manufacturing a semiconductor device according to the second embodiment will be described with reference to (A) to (D). (A) Step of FIG. 4A Similar to the step of FIG. 1A, an oxide film 12 is formed on a semiconductor substrate 11, and an Al electrode pad is formed on the oxide film 12 at a position where a bump electrode is to be formed. 13 is formed. After forming the surface protection film 14, the surface protection film 14 on the Al electrode pad 13 is removed, and a through hole 15 is formed on the Al electrode pad 13. (B) Step of FIG. 4B Similar to the step of FIG. 1B, a plurality of base metal layers Ti / W16a and Pd16b are formed on the entire surface of the semiconductor substrate 11.
【００１０】（ｃ） 図４（Ｃ）の工程 下地金属層１６ｂ上に感光性樹脂膜を全面に被着した
後、マスクを用いて露光し、Ａｌ電極パッド１３上の一
部の感光性樹脂膜を感光性樹脂膜エッチング溶剤でエッ
チングして、そのＡｌ電極パッド１３上の一部に欠損部
を有するバンプ電極形成用パターン１７を形成する。次
に、下地金属層Ｔｉ／Ｗ１６ａ、Ｐｄ１６ｂを一方の共
通電極として被メッキ面積（バンプ電極を形成する感光
性樹脂膜パターン）当たりの電流量（これを電流密度と
呼ぶ）を、その後バンプ電極を形成する際のＡｕメッキ
時の電流量の２〜３倍（例えば、２．５Ａ／dm2 ））に
設定し、３０〜６０秒電流供給する。この時のバンプ電
極形成用パターン１７の面積（被メッキ面積）に対して
供給される電流量が過剰であるため、バンプ電極形成用
パターン１７の欠損部以外にもＡｕメッキが成長しよう
と力が加わる。この作用が最も強いのは、バンプ電極形
成用パターンに隣接する感光性樹脂膜であり、このパタ
ーンを中心にＡｕメッキが感光性樹脂膜を押しのけて横
方向にも成長するので、１μｍ以下の膜厚の下地金属保
護層２９が形成される。その後、下地金属層Ｔｉ／Ｗ１
６ａ、Ｐｄ１６ｂを一方の陰極の共通電極として、半導
体基板１１をメッキ溶液に浸して、下地金属保護層２９
を形成した際の電流密度の１／３〜１／２の電流供給
（例えば、１Ａ／dm2 ）を一定時間行うことにより、Ａ
ｕメッキをし、下地金属保護膜２９上にバンプ電極１８
を形成する。この時の電流量は、下地金属保護層２９を
形成した時の電流量より低くなっているので、過剰な電
流は与えられておらず、メッキの横方向への成長も抑え
ることができる。(C) Step of FIG. 4 (C) After a photosensitive resin film is deposited on the entire surface of the base metal layer 16 b, the photosensitive resin film is exposed using a mask, and a portion of the photosensitive resin on the Al electrode pad 13 is exposed. The film is etched with a photosensitive resin film etching solvent to form a bump electrode forming pattern 17 having a defect on a part of the Al electrode pad 13. Next, a current amount (this is called a current density) per area to be plated (a photosensitive resin film pattern forming a bump electrode) using the underlying metal layers Ti / W16a and Pd16b as one common electrode, and then a bump electrode is formed. The current is set to 2 to 3 times (for example, 2.5 A / dm 2 ) the current amount at the time of the Au plating in the formation, and the current is supplied for 30 to 60 seconds. At this time, the amount of current supplied is excessive with respect to the area of the bump electrode forming pattern 17 (area to be plated). Join. This effect is strongest in the photosensitive resin film adjacent to the bump electrode forming pattern. Since Au plating grows in the lateral direction by pushing the photosensitive resin film around the pattern, a film of 1 μm or less is formed. A thick underlying metal protective layer 29 is formed. Then, the base metal layer Ti / W1
The semiconductor substrate 11 is immersed in a plating solution using 6a and Pd16b as a common electrode of one of the cathodes.
A current supply (for example, 1 A / dm 2 ) of a current density of の to の of the current density at the time of forming
u plating, and the bump electrode 18 is formed on the underlying metal protective film 29.
To form Since the amount of current at this time is lower than the amount of current when the underlying metal protective layer 29 is formed, no excessive current is given, and the lateral growth of plating can be suppressed.
【００１１】（ｄ） 図４（Ｄ）の工程 感光性樹脂膜を除去溶剤などで除去する。次に、下地金
属保護層２９及びバンプ電極１８をエッチングマスクと
して下地金属層Ｔｉ／Ｗ１６ａ、Ｐｄ１６ｂをウェット
エッチングにより除去する。そして、下地金属保護層２
９を必要に応じてエッチング除去することにより最終的
なバンプ電極構造が得られる。以上説明したように、本
第２の実施形態によれば、第１の実施形態と同様の利点
がある上、メッキ時に供給する電流量を調整することに
より下地金属保護層２９を形成するため、第１の実施形
態で行った感光性樹脂膜の再エッチング工程及び再メッ
キ工程を削減することが可能となり、工程の簡略化が可
能となり、製造コストを削減できる。(D) Step of FIG. 4 (D) The photosensitive resin film is removed with a removing solvent or the like. Next, the underlying metal layers Ti / W16a and Pd16b are removed by wet etching using the underlying metal protective layer 29 and the bump electrode 18 as an etching mask. Then, the base metal protective layer 2
The final bump electrode structure is obtained by etching away 9 as needed. As described above, according to the second embodiment, the same advantages as those of the first embodiment are obtained. In addition, since the underlying metal protective layer 29 is formed by adjusting the amount of current supplied during plating, The re-etching step and the re-plating step of the photosensitive resin film performed in the first embodiment can be reduced, the steps can be simplified, and the manufacturing cost can be reduced.
【００１２】第３の実施形態 図５（Ａ）〜（Ｃ）は、本発明の第３の実施形態の半導
体装置の製造方法を示す断面図、図６は、図５（Ａ）中
のＡ部拡大図である。以下、図５（Ａ）〜（Ｃ）及び図
６を参照しつつ、本第３の実施形態の半導体装置の製造
方法の工程（ａ）〜（ｃ）を説明する。 （ａ） 図５（Ａ）の工程 図１（Ａ）の工程と同様にして、半導体基板１１上に酸
化膜１２を形成した後、この酸化膜１２上のバンプ電極
を形成すべき位置にＡｌ電極パッド１３を形成する。表
面保護膜１４を形成した後、Ａｌ電極パッド１３上の該
表面保護膜１４を除去し、該Ａｌ電極パッド１３上にス
ルーホールを開孔する。図１（Ｂ）の工程と同様にし
て、半導体基板１１の表面全体に、複数の下地金属層Ｔ
ｉ／Ｗ１６ａ、Ｐｄ３６ｂを順次積層形成する。図１
（Ｃ）の工程と同様にして、下地金属層Ｔｉ／Ｗ１６
ａ、Ｐｄ３６ｂ上に感光性樹脂膜を全面に被着した後、
Ａｌ電極パッド１３上の一部に欠損部を有するバンプ電
極形成用パターン１７を感光性樹脂膜エッチング溶剤で
エッチングして形成する。次に、下地金属層Ｔｉ／Ｗ１
６ａ、Ｐｄ３６ｂに対して、その後行うバンプ電極形成
のためのＡｕメッキ時とは逆の電流（逆電解：＋と−と
を入れ替える）を、例えば、５０〜６０ｍＡ程度かける
ことにより、下地金属層Ｐｄ３６ｂの表面を微量電解除
去し、図６に示すようにバンプ電極形成用パターン１７
のエッジ部と下地金属層Ｐｄ３６ｂとの界面に、下地金
属保護層用パターンの隙間３６を形成する。 Third Embodiment FIGS. 5A to 5C are cross-sectional views showing a method for manufacturing a semiconductor device according to a third embodiment of the present invention, and FIG. 6 is a sectional view of FIG. It is a part enlarged view. Hereinafter, steps (a) to (c) of the method for manufacturing a semiconductor device according to the third embodiment will be described with reference to FIGS. 5A to 5C and FIG. (A) Step of FIG. 5A After an oxide film 12 is formed on a semiconductor substrate 11 in the same manner as the step of FIG. An electrode pad 13 is formed. After forming the surface protection film 14, the surface protection film 14 on the Al electrode pad 13 is removed, and a through hole is formed on the Al electrode pad 13. A plurality of base metal layers T are formed on the entire surface of the semiconductor substrate 11 in the same manner as in the step of FIG.
i / W 16a and Pd 36b are sequentially laminated. FIG.
Similarly to the step (C), the underlying metal layer Ti / W16
a, after a photosensitive resin film is deposited on the entire surface of Pd36b,
A pattern 17 for forming a bump electrode having a defective portion on the Al electrode pad 13 is formed by etching with a photosensitive resin film etching solvent. Next, the base metal layer Ti / W1
By applying a current (reverse electrolysis: exchanging + and-) of about 50 to 60 mA to the base metal layer Pd36b with respect to 6a and Pd36b, for example, at the time of Au plating for forming a bump electrode to be performed thereafter, for example, about 50 to 60 mA. A small amount of the surface of the bump electrode is electrolytically removed, and as shown in FIG.
A gap 36 of the pattern for the underlying metal protection layer is formed at the interface between the edge portion of the substrate and the underlying metal layer Pd36b.
【００１３】（ｂ） 図５（Ｂ）の工程 下地金属層Ｔｉ／Ｗ１６ａ、Ｐｄ３６ｂを一方の陰極の
共通電極として、半導体基板１１をメッキ溶液に浸し
て、一定の電流（例えば、１Ａ／dm2 ）を供給すること
によりＡｕを電気メッキ法により電着させる。この際、
メッキ前の逆電解で形成した下地金属保護層用パターン
の隙間３６に最初にメッキが電着し、その後、バンプ電
極１８にも連続して電着されることになるので、下地金
属保護層３９とバンプ電極１８とが同時に形成される。 （ｃ） 図５（Ｃ）の工程 バンプ電極形成用パターン１７を除去溶剤で除去する。
その後、下地金属保護層３９をエッチングマスクとし
て、下地金属層Ｔｉ／Ｗ１６ａ、Ｐｄ３６ｂをウェット
エッチングして除去する。この時、バンプ電極１８の直
下の周囲の下地金属層Ｔｉ／Ｗ１６ａ、Ｐｄ３６ｂは、
下地金属保護層３９に被膜されているので、そのバンプ
電極１８の直下の周囲の下地金属層Ｔｉ／Ｗ１６ａ、Ｐ
ｂ３６ｂがサイドエッチングされることがなくなる。下
地金属保護層３９を必要に応じてエッチング除去するこ
とにより、最終的なバンプ電極構造が得られる。(B) Step of FIG. 5 (B) The semiconductor substrate 11 is immersed in a plating solution using the underlying metal layers Ti / W 16 a and Pd 36 b as a common electrode of one cathode, and a constant current (for example, 1 A / dm 2). ) To deposit Au by electroplating. On this occasion,
The plating is first electrodeposited in the gap 36 of the pattern for the underlying metal protective layer formed by reverse electrolysis before plating, and thereafter the electrode is continuously electrodeposited on the bump electrode 18. And the bump electrode 18 are formed at the same time. (C) Step of FIG. 5 (C) The bump electrode forming pattern 17 is removed with a removing solvent.
Thereafter, the underlying metal layers Ti / W16a and Pd36b are removed by wet etching using the underlying metal protective layer 39 as an etching mask. At this time, the underlying metal layers Ti / W16a and Pd36b immediately below the bump electrode 18 are:
Since the base metal protection layer 39 is coated, the surrounding base metal layers Ti / W16a, P
b36b is not side-etched. The final bump electrode structure can be obtained by removing the underlying metal protective layer 39 by etching if necessary.
【００１４】以上説明したように、本第３の実施形態に
よれば、メッキ処理前に下地金属層Ｐｄ３６ｂの表面に
電解をかけ、感光性樹脂膜と下地金属層Ｐｄ３６ｂの表
面との界面に隙間３６を作り、その部分に下地金属保護
層３９を形成するので、その電解除去時の電流量、時間
などで下地金属保護層３９の大きさ及び厚さを制御する
ことが可能となる。よって、第２の実施形態で発生する
下地金属保護層２９の大きさのバラツキによる下地金属
層Ｔｉ／Ｗ１６ａ、Ｐｄ３６ｂ及び下地金属保護層２９
のエッチング処理条件のバラツキなどを解決することが
可能であり、第２の実施形態に比べてさらに高信頼性が
期待できる。As described above, according to the third embodiment, electrolysis is applied to the surface of the underlying metal layer Pd36b before the plating process, and the gap is formed at the interface between the photosensitive resin film and the surface of the underlying metal layer Pd36b. Since the base metal protective layer 39 is formed and the base metal protective layer 39 is formed in that portion, the size and thickness of the base metal protective layer 39 can be controlled by the amount of current, time, and the like during electrolytic removal. Therefore, the base metal layers Ti / W 16a, Pd36b and the base metal protection layer 29 due to the variation in the size of the base metal protection layer 29 generated in the second embodiment.
It is possible to solve the variation in the etching processing conditions described above, and higher reliability can be expected as compared with the second embodiment.
【００１５】第４の実施形態 図７（Ａ）〜（Ｃ）は、本発明の第４の実施形態の半導
体装置の製造方法を示す断面図、図８は、図７（Ａ）中
のＡ部拡大図である。以下、図７（Ａ）〜（Ｃ）及び図
８を参照しつつ、本第４の実施形態の半導体装置の製造
方法の工程（ａ）〜（ｃ）を説明する。 （ａ） 図７（Ａ）の工程 図１（Ａ）の工程と同様にして、半導体基板１１上に形
成した酸化膜１２上のバンプ電極を形成すべき位置にＡ
ｌ電極パッド１３を形成する。表面保護膜１４を形成し
た後、Ａｌ電極パッド１３上の表面保護膜１４を除去
し、そのＡｌ電極パッド１３上にスルーホールを開孔す
る。図１（Ｂ）の工程と同様にして、半導体基板１１の
表面全体に、複数の下地金属層Ｔｉ／Ｗ１６ａ、Ｐｄ１
６ｂを順次堆積する。図１（Ｃ）の工程と同様にして、
下地金属層Ｔｉ／Ｗ１６ａ、Ｐｄ１６ｂ上に感光性樹脂
膜を全面に被着した後、Ａｌ電極パッド１３上の一部に
バンプ電極形成用パターンを感光性樹脂膜エッチング溶
剤でエッチングして形成する。再度、露光後の感光性樹
脂膜エッチング溶剤をバンプ電極形成用パターンの欠損
部のエッジ部に滴下し（例えば、半導体基板１１の中心
に感光性樹脂膜エッチング溶剤を被着させておき、半導
体基板１１を回転させることによって滴下し）、バンプ
電極形成用パターン内部の感光性樹脂膜を横方向にエッ
チングする。そして、バンプ電極形成用パターンのエッ
ジ部と下地金属層Ｐｄ１６ｂとの界面に隙間４７ａを形
成し、図８に示すように下地金属保護層形成用パターン
４７を形成する。通常、バンプ電極形成用パターンは、
露光・現像後のものであるが感光性樹脂膜エッチング溶
剤による膜減りという現象が生じるため、感光性樹脂膜
エッチング溶剤によって微量に露光・現像後の感光性樹
脂膜がエッチングされる。 Fourth Embodiment FIGS. 7A to 7C are cross-sectional views showing a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention, and FIG. It is a part enlarged view. Hereinafter, the steps (a) to (c) of the method for manufacturing a semiconductor device according to the fourth embodiment will be described with reference to FIGS. 7A to 7C and FIG. (A) Step of FIG. 7A In the same manner as in the step of FIG. 1A, the position of the bump electrode on the oxide film 12 formed on the semiconductor substrate 11
An l electrode pad 13 is formed. After forming the surface protection film 14, the surface protection film 14 on the Al electrode pad 13 is removed, and a through hole is formed on the Al electrode pad 13. 1B, a plurality of base metal layers Ti / W16a and Pd1 are formed over the entire surface of the semiconductor substrate 11.
6b is sequentially deposited. As in the process of FIG.
After a photosensitive resin film is applied on the entire surface of the underlying metal layers Ti / W 16a and Pd 16b, a pattern for forming a bump electrode is formed on a part of the Al electrode pad 13 by etching with a photosensitive resin film etching solvent. Again, the photosensitive resin film etching solvent after exposure is dropped on the edge portion of the defective portion of the bump electrode forming pattern (for example, the photosensitive resin film etching solvent is applied to the center of the semiconductor substrate 11 and Then, the photosensitive resin film inside the bump electrode forming pattern is etched in the lateral direction. Then, a gap 47a is formed at the interface between the edge portion of the bump electrode formation pattern and the base metal layer Pd16b, and the base metal protection layer formation pattern 47 is formed as shown in FIG. Usually, the pattern for forming a bump electrode is
After exposure and development, since the phenomenon of film reduction due to the photosensitive resin film etching solvent occurs, a small amount of the photosensitive resin film after exposure and development is etched by the photosensitive resin film etching solvent.
【００１６】（ｂ） 図７（Ｂ）の工程 下地金属層Ｔｉ／Ｗ１６ａ、Ｐｄ１６ｂを陰極の一方の
共通電極として、半導体基板１１をメッキ液に浸して、
一定の電流（例えば、１Ａ／dm2 ）を供給し、Ａｕを電
気メッキ法により電着させることにより、下地金属保護
層４９とバンプ電極１８とを形成する。 （ｃ） 図７（Ｃ）の工程 下地金属保護層形成用パターン４７を除去溶剤で除去
し、その後、下地金属保護層４９をエッチングマスクと
して、下地金属層Ｔｉ／Ｗ１６ａ、Ｐｄ１６ｂをウェッ
トエッチングにより除去する。そして、下地金属保護層
４９を必要に応じてエッチング除去することにより、最
終的なバンプ電極構造が得られる。以上説明したよう
に、本第４の実施形態によれば、メッキ処理前に既に形
成されているバンプ電極形成用の感光性樹脂膜パターン
の内部を感光性樹脂膜エッチング溶剤でエッチングし、
そのエッチングされたパターンに下地金属保護層４９を
形成する方法であるので、第３の実施形態で必要なメッ
キ装置に逆電解の機構を設ける必要がなくなり、第３の
実施形態と同様の利点に加えて、更に、設備にかかるコ
ストを削減することが期待出来る。(B) Step of FIG. 7 (B) The semiconductor substrate 11 is immersed in a plating solution using the underlying metal layers Ti / W 16 a and Pd 16 b as one common electrode of the cathode.
A constant current (for example, 1 A / dm 2 ) is supplied, and Au is electrodeposited by an electroplating method to form the underlying metal protective layer 49 and the bump electrode 18. (C) Step of FIG. 7 (C) The underlying metal protective layer forming pattern 47 is removed with a removing solvent, and then the underlying metal layers Ti / W16a and Pd16b are removed by wet etching using the underlying metal protective layer 49 as an etching mask. I do. Then, the final bump electrode structure is obtained by removing the underlying metal protective layer 49 by etching as necessary. As described above, according to the fourth embodiment, the inside of the bump electrode forming photosensitive resin film pattern already formed before the plating process is etched with the photosensitive resin film etching solvent,
Since this is a method of forming the underlying metal protective layer 49 on the etched pattern, there is no need to provide a reverse electrolysis mechanism in the plating apparatus required in the third embodiment, and the same advantages as in the third embodiment can be obtained. In addition, it can be expected that the cost of equipment is further reduced.
【００１７】なお、本発明は、上記実施形態に限定され
ず種々の変形が可能である。その変形例としては、例え
ば次のようなものがある。 （１） 第１〜第４の実施形態では、感光性樹脂膜を用
いてバンプ電極形成用パターンを形成する例を説明した
が、例えば、ＳｉＯ2 や窒化膜などの絶縁性膜を成膜し
て、フォトリソ・エッチングによりパターニングして形
成してもよい。 （２） 第２の実施形態では、メッキ開始時の電流密度
を高くし、バンプ電極形成用パターン周辺の感光性樹脂
膜と下地金属層Ｐｄ１６ｂとの界面にメッキ成長させる
例を説明したが、高電流密度を加えることなくメッキ処
理前にメッキ液中に半導体基板１１を長時間（例えば、
３０分）浸すことによって感光性樹脂膜がメッキ液中の
水分を吸収し膨潤（ふやけた状態）するので、下地金属
層Ｐｄ１６ｂとの密着力が低下する作用を生む。それに
より、メッキ液がバンプ電極形成用パターン１７周辺の
感光性樹脂膜と下地金属層Ｐｂ１６ｂの界面に染み込
む。この状態で通常の電流密度でメッキ処理を行えば、
メッキはバンプ電極形成用パターン１７の周辺の下部に
も成長するので、下地金属保護層２９を形成することが
できる。Note that the present invention is not limited to the above embodiment, and various modifications are possible. For example, there are the following modifications. (1) In the first to fourth embodiments, an example in which a bump electrode forming pattern is formed using a photosensitive resin film has been described. For example, an insulating film such as a SiO 2 or nitride film is formed. Then, it may be formed by patterning by photolithographic etching. (2) In the second embodiment, an example is described in which the current density at the start of plating is increased and plating is grown on the interface between the photosensitive resin film around the bump electrode forming pattern and the underlying metal layer Pd16b. The semiconductor substrate 11 is placed in a plating solution for a long time (for example,
By immersion, the photosensitive resin film absorbs the moisture in the plating solution and swells (swells), so that the effect of reducing the adhesion to the underlying metal layer Pd16b is produced. Thereby, the plating solution permeates into the interface between the photosensitive resin film around the bump electrode forming pattern 17 and the underlying metal layer Pb16b. If plating is performed at a normal current density in this state,
Since the plating also grows below the periphery of the bump electrode forming pattern 17, the underlying metal protective layer 29 can be formed.
【００１８】一般的にメッキ液には使用可能な電流密度
の範囲があり、その範囲外ではメッキ外観形状の異常や
メッキ液成分の分解などの不具合が発生するが、メッキ
開始時に高電流密度によるメッキ処理を行わなくてもよ
いので、第２の実施形態に比べて、さらに高歩留り、高
品質、低コスト（メッキ液の使用期間が長くなるのでラ
ンニングコストが安くなる（メッキする際の電流量が多
ければ、それだけメッキ液の劣化が大きい））などが期
待できる。上記は、メッキ液中に長時間浸すことでバン
プ電極形成用パターン１７周辺の感光性樹脂膜と下地金
属層Ｐｄ１６ｂとの界面にメッキ液を染み込ませる方法
を説明したが、同様の利点を得るために、メッキ液を染
み込ませるのに必要な時間（例えば、３０分程度）と同
じ時間メッキ処理を行うことで、メッキをしながら感光
性樹脂が膨潤し密着力を低下させバンプ電極形成用パタ
ーン１７周辺の感光性樹脂膜と下地金属層Ｐｄ１６ｂと
の界面にメッキ液が染み込んだ後でメッキを成長させ、
下地金属保護層２９を形成することができる。さらに、
メッキ時間を長くしたため、供給する電流密度は目標と
するバンプ電極の高さに応じて下げる必要があるので、
上記例や第２の実施形態と比べ、メッキ成長速度が遅く
なり結晶の緻密なメッキ状態が得られ、半導体基板１１
内のバンブ電極１８の高さのバラツキを少なくすること
が可能となる。よって、上記例の利点に加え、さらに高
品質が得られるという利点がある。Generally, the plating solution has a usable current density range. Outside the range, problems such as abnormal plating appearance and decomposition of the plating solution components occur. Since the plating process does not need to be performed, higher yield, higher quality, and lower cost can be achieved as compared with the second embodiment. The larger the amount, the greater the deterioration of the plating solution is.)) In the above description, the method of soaking the plating solution in the interface between the photosensitive resin film around the bump electrode forming pattern 17 and the underlying metal layer Pd16b by immersing it in the plating solution for a long time has been described. Then, the plating process is performed for the same time as the time required for impregnating the plating solution (for example, about 30 minutes), so that the photosensitive resin swells while plating and the adhesion is reduced, and the bump electrode forming pattern 17 is formed. After the plating solution permeates the interface between the peripheral photosensitive resin film and the underlying metal layer Pd16b, plating is grown,
The base metal protection layer 29 can be formed. further,
Since the plating time has been extended, the current density to be supplied must be lowered according to the target height of the bump electrode.
Compared with the above-described example and the second embodiment, the plating growth rate is slow, and a dense plating state of the crystal is obtained.
It is possible to reduce variations in height of the bump electrodes 18 in the inside. Therefore, in addition to the advantage of the above example, there is an advantage that higher quality can be obtained.
【００１９】（３） 第３の実施形態では、下地金属保
護層３９を形成するためにメッキ処理前、下地金属層Ｐ
ｄ３６ｂの表面にメッキ時とは逆の電解をかけてこの下
地金属層Ｐｄ３６ｂの表面を電解除去し、感光性樹脂膜
と該下地金属層Ｐｄ３６ｂとの界面に隙間３６を作り、
その部分に下地金属保護層３９を形成する実施の形態を
説明したが、これに限定されない。例えば、逆電解をか
けずに、メッキ処理前にバンプ電極形成用パターン１７
の欠損部の下地金属層Ｐｄ３６ｂの表面及びパターン周
辺の該下地金属層Ｐｄ３６ｂに対して、その後の工程で
使用するウェットエッチングと同じ方法で微量のエッチ
ングを行った場合も、第３の実施形態と同様なバンプ電
極形成用パターン１７と下地金属層Ｐｄ３６ｂの表面と
の界面に隙間３６を作り、その部分に下地金属保護層３
９を形成することが可能になる。この場合、第３の実施
形態の逆電解で形成する場合に比べ、短時間で下地金属
層用の隙間３６を形成することができるので、製造コス
トが削減することが可能となる。(3) In the third embodiment, the base metal layer P is formed before plating to form the base metal protection layer 39.
The surface of the base metal layer Pd36b is electrolytically removed by applying electrolysis to the surface of d36b in the reverse of the plating, and a gap 36 is formed at the interface between the photosensitive resin film and the base metal layer Pd36b.
Although the embodiment in which the base metal protective layer 39 is formed in that portion has been described, the present invention is not limited to this. For example, without performing reverse electrolysis, the pattern 17
In the case where a very small amount of etching is performed on the surface of the base metal layer Pd36b in the defective portion and the base metal layer Pd36b around the pattern by the same method as the wet etching used in the subsequent steps, A gap 36 is formed at the interface between the similar bump electrode forming pattern 17 and the surface of the underlying metal layer Pd36b, and the underlying metal protective layer 3
9 can be formed. In this case, the gap 36 for the base metal layer can be formed in a shorter time than in the case of forming by reverse electrolysis in the third embodiment, so that the manufacturing cost can be reduced.
【００２０】（４） 第４の実施形態では、下地金属保
護層４９を形成するために、メッキ処理前にバンプ電極
形成用パターンの内部の感光性樹脂膜をエッチングして
下地金属層の表面に下地金属保護層形成用パターン４７
を形成した後、下地金属保護層４９を形成する実施形態
を説明したが、これに限定されない。例えば、バンプ電
極形成用パターンの内部の感光性性樹脂膜をエッチング
することなく、メッキ処理前に感光性樹脂膜表面を熱処
理し硬化させることで、感光性樹脂膜内の一部の成分を
揮発させ感光性樹脂膜表面の体積を減少させる。この際
に、感光性樹脂膜の表面に張力が発生し、感光性樹脂膜
の端部には内側に引っ張られる応力が加わる。この作用
により、半導体基板１１上に形成された全てのバンプ電
極形成用パターン周辺の感光性樹脂膜は、下地金属層Ｐ
ｄ１６ｂ表面から浮き上がり、感光性樹脂膜と下地金属
層Ｐｄ１６ｂの界面に隙間４７ａができる。この隙間４
７ａに下地金属保護層４９を形成することが可能とな
る。この場合に、第４の実施形態の様に、バンプ電極形
成用の各感光性樹脂膜パターン内に感光性樹脂膜エッチ
ング溶剤を滴下させる必要がなくなるので、短時間で処
理することが可能となる上、感光性樹脂膜エッチング溶
剤の使用量を削減することが可能となり、製造コストを
削減することが可能となる。(4) In the fourth embodiment, in order to form the underlying metal protective layer 49, the photosensitive resin film inside the bump electrode forming pattern is etched before the plating process to form the underlying metal layer on the surface of the underlying metal layer. Base metal protective layer forming pattern 47
Although the embodiment in which the base metal protective layer 49 is formed after the formation is described, the present invention is not limited to this. For example, without etching the photosensitive resin film inside the pattern for bump electrode formation, heat treatment and curing of the photosensitive resin film surface before plating can volatilize some components in the photosensitive resin film. This reduces the volume of the photosensitive resin film surface. At this time, tension is generated on the surface of the photosensitive resin film, and a stress that is pulled inward is applied to the end of the photosensitive resin film. Due to this action, the photosensitive resin film around all the bump electrode forming patterns formed on the semiconductor substrate 11 becomes the underlying metal layer P
Floating from the surface of d16b, a gap 47a is formed at the interface between the photosensitive resin film and the underlying metal layer Pd16b. This gap 4
It becomes possible to form the base metal protection layer 49 on 7a. In this case, as in the fourth embodiment, there is no need to drop a photosensitive resin film etching solvent into each photosensitive resin film pattern for forming bump electrodes, so that processing can be performed in a short time. In addition, the amount of the photosensitive resin film etching solvent used can be reduced, and the manufacturing cost can be reduced.
【００２１】[0021]
【発明の効果】以上詳細に説明したように、第１〜第１
０の発明によれば、バンプ電極形成用のパターンのエッ
ジ部の底部の下地金属層上に下地金属保護層を形成する
ので、この下地金属保護層をエッチングマスクとして、
下地金属層をエッチング除去するする。これにより、下
地保護層のサイドエッチが開始される部位が、バンプ電
極の直下の下地金属層よりも外側となるので、バンプ電
極の直下の下地金属層がサイドエッチされることがなく
なり、バンプ電極形成工程の品質の向上や歩留まりが向
上するという効果がある。As described in detail above, first to first
According to the invention of No. 0, since the base metal protective layer is formed on the base metal layer at the bottom of the edge part of the pattern for forming a bump electrode, this base metal protective layer is used as an etching mask.
The underlying metal layer is removed by etching. As a result, the portion of the undercoat protective layer where the side etching is started is located outside the undercoat metal layer directly under the bump electrode, so that the undercut metal layer immediately under the bump electrode is not side-etched. This has the effect of improving the quality of the forming process and improving the yield.
【図１】本発明の第１の実施形態の半導体装置の製造方
法を示す断面図（その１）である。FIG. 1 is a sectional view (part 1) illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention;
【図２】本発明の第１の実施形態の半導体装置の製造方
法を示す断面図（その２）である。FIG. 2 is a sectional view (part 2) illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention;
【図３】従来の半導体装置の製造方法を示す断面図であ
る。FIG. 3 is a cross-sectional view illustrating a conventional method for manufacturing a semiconductor device.
【図４】本発明の第２の実施形態の半導体装置の製造方
法を示す断面図である。FIG. 4 is a sectional view illustrating a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
【図５】本発明の第３の実施形態の半導体装置の製造方
法を示す断面図である。FIG. 5 is a sectional view illustrating a method for manufacturing a semiconductor device according to a third embodiment of the present invention.
【図６】図５（Ａ）中のＡ部拡大図である。FIG. 6 is an enlarged view of a portion A in FIG. 5 (A).
【図７】本発明の第４の実施形態の半導体装置の製造方
法を示す断面図である。FIG. 7 is a sectional view illustrating a method for manufacturing a semiconductor device according to a fourth embodiment of the present invention.
【図８】図７（Ａ）中のＡ部拡大図である。8 is an enlarged view of a portion A in FIG. 7 (A).
１１ 半導体基板 １２ 酸化膜 １３ Ａｌ電極パッド １４ 表面保護膜 １５ スルーホール １６ａ 下地金属層Ｔｉ／Ｗ １６ｂ，３６ｂ 下地金属層Ｐｄ １７ バンプ電極形成用パタ
ーン １７ａ，４７ 下地金属保護層形成用
パターン １８ バンプ電極 １９，２９，３９，４９ 下地金属保護層 ３６，４７ａ 隙間DESCRIPTION OF SYMBOLS 11 Semiconductor substrate 12 Oxide film 13 Al electrode pad 14 Surface protection film 15 Through-hole 16a Base metal layer Ti / W 16b, 36b Base metal layer Pd 17 Pattern for bump electrode formation 17a, 47 Pattern for base metal protection layer formation 18 Bump electrode 19, 29, 39, 49 Base metal protective layer 36, 47a Clearance
Claims (10)
上に電極パッドを形成する工程と、 前記電極パッドと電気的に接続する下地金属層を全面に
形成する工程と、 前記下地金属層上に前記電極パッド上方の一部のバンプ
電極形成予定領域に欠損部を有する絶縁性のバンプ電極
形成用パターンを形成する工程と、 前記下地金属層を共通電極として電気メッキ法によりバ
ンプ電極を形成する工程と、 前記バンプ電極の周囲に隙間を有する下地金属保護層形
成用パターンを形成する工程と、 前記下地金属層を共通電極として電気メッキ法により前
記下地金属層を選択的エッチング可能な下地金属保護層
を前記隙間に位置する前記下地金属層上に形成する工程
と、 前記下地金属保護層形成用パターンを除去する工程と、 前記下地金属保護層をエッチングマスクとして前記下地
金属層をエッチング除去する工程とを、 施すことを特徴とする半導体装置の製造方法。A step of forming an electrode pad on the insulating film of a semiconductor substrate having an insulating film; a step of forming a base metal layer electrically connected to the electrode pad on the entire surface; Forming an insulative bump electrode forming pattern having a deficient portion in a part of the bump electrode formation planned area above the electrode pad, and forming a bump electrode by electroplating using the base metal layer as a common electrode. Forming a pattern for forming a base metal protective layer having a gap around the bump electrode; protecting the base metal layer by selectively etching the base metal layer by electroplating using the base metal layer as a common electrode; Forming a layer on the underlying metal layer located in the gap; removing the underlying metal protective layer forming pattern; The method of manufacturing a semiconductor device characterized by the step of the base metal layer removed by etching as quenching mask, subjected.
感光性樹脂膜を露光・現像して形成したことを特徴とす
る請求項１記載の半導体装置の製造方法。2. The pattern for forming a bump electrode is formed by exposing and developing a positive photosensitive resin film, and the pattern for a base metal protective layer is formed in a portion of the gap of the pattern for forming a bump electrode. 2. The method according to claim 1, wherein the photosensitive resin film is formed by exposing and developing.
上に電極パッドを形成する工程と、 前記電極パッドと電気的に接続する下地金属層を全面に
形成する工程と、 前記下地金属層上に前記電極パッド上方の一部のバンプ
電極形成予定領域に欠損部を有する絶縁性のバンプ電極
形成用パターンを形成する工程と、 前記下地金属層を共通電極として前記バンプ電極形成用
パターンのエッジ部と前記下地金属層との界面が横方向
にメッキされる第１の電流密度で電気メッキ法により前
記界面に下地金属保護層を形成する工程と、 前記下地金属層を共通電極として前記第１の電流密度よ
りも小さく縦方向のみにメッキされる第２の電流密度で
電気メッキ法によりバンプ電極を形成する工程と、 前記バンプ電極形成用パターンを除去する工程と、 前記下地金属保護層をエッチングマスクとして前記下地
金属層をエッチング除去する工程とを、 施すことを特徴とする半導体装置の製造方法。A step of forming an electrode pad on the insulating film of the semiconductor substrate having the insulating film; a step of forming a base metal layer electrically connected to the electrode pad on the entire surface; Forming an insulative bump electrode forming pattern having a deficient portion in a part of the bump electrode forming area above the electrode pad; and forming an edge portion of the bump electrode forming pattern using the base metal layer as a common electrode. Forming an underlying metal protective layer on the interface by electroplating at a first current density at which the interface between the substrate and the underlying metal layer is laterally plated; and forming the first metal layer using the underlying metal layer as a common electrode. Forming a bump electrode by an electroplating method at a second current density smaller than the current density and plated only in the vertical direction; and removing the bump electrode forming pattern. Etching the base metal layer using the base metal protective layer as an etching mask.
上に電極パッドを形成する工程と、 前記電極パッドと電気的に接続する下地金属層を全面に
形成する工程と、 前記下地金属層上に前記電極パッド上方の一部のバンプ
電極形成領域に欠損部を有する感光性樹脂膜からなるバ
ンプ電極形成用パターンを前記感光性樹脂膜の露光・現
像により形成する工程と、 前記半導体基板を水溶液に浸し、前記バンプ電極形成用
パターンのエッジ部と前記下地金属層との界面の前記感
光性樹脂膜が前記水溶液中の水分を吸収して膨潤させる
工程と、 前記下地金属層を共通電極として前記バンプ電極形成用
パターンのエッジ部と前記下地金属層との界面の前記下
地金属層上に下地金属保護層と前記バンプ電極形成用パ
ターンの前記欠損部の前記下地金属層上にバンプ電極と
を形成する工程と、 前記バンブ電極形成用パターンを除去する工程と、 前記バンプ電極をエッチングマスクとして前記下地金属
層をエッチング除去する工程とを、 施すことを特徴とする半導体装置の製造方法。4. A step of forming an electrode pad on the insulating film of a semiconductor substrate having an insulating film; a step of forming a base metal layer electrically connected to the electrode pad on the entire surface; Forming a bump electrode formation pattern made of a photosensitive resin film having a defect in a part of the bump electrode formation region above the electrode pad by exposing and developing the photosensitive resin film; The photosensitive resin film at the interface between the edge portion of the bump electrode forming pattern and the underlying metal layer absorbs moisture in the aqueous solution to swell, and the underlying metal layer serves as a common electrode, An underlying metal protective layer on the interface between the edge portion of the bump electrode forming pattern and the underlying metal layer and the underlying metal layer at the defective portion of the bump electrode forming pattern; A step of forming a bump electrode on the substrate, a step of removing the pattern for forming a bump electrode, and a step of etching and removing the base metal layer using the bump electrode as an etching mask. Production method.
上に電極パッドを形成する工程と、 前記電極パッドと電気的に接続する下地金属層を全面に
形成する工程と、 前記下地金属層上に前記電極パッド上方の一部のバンプ
電極形成領域に欠損部を有する感光性樹脂膜からなるバ
ンプ電極形成用パターンを前記感光性樹脂膜の露光・現
像により形成する工程と、 前記半導体基板を水溶液に浸し、前記バンプ電極形成用
パターンのエッジ部と前記下地金属層との界面の前記感
光性樹脂膜が前記水溶液中の水分を吸収して膨潤させる
工程と、 前記下地金属層を共通電極として、前記バンプ電極形成
用パターンのエッジ部と前記下地金属層との界面の前記
感光性樹脂膜がメッキ液中の水分を吸収して膨潤して前
記界面の前記下地金属層上が横方向にメッキされるまで
時間をかけてメッキ処理を行い、前記界面の前記下地金
属層上に下地金属保護層と前記バンプ電極形成用パター
ンの前記欠損部の前記下地金属層上にバンプ電極とを形
成する工程と、 前記バンブ電極形成用パターンを除去する工程と、 前記バンプ電極をエッチングマスクとして前記下地金属
層をエッチング除去する工程とを、 施すことを特徴とする半導体装置の製造方法。5. A step of forming an electrode pad on the insulating film of a semiconductor substrate having an insulating film; a step of forming a base metal layer electrically connected to the electrode pad on the entire surface; Forming a bump electrode formation pattern made of a photosensitive resin film having a defect in a part of the bump electrode formation region above the electrode pad by exposing and developing the photosensitive resin film; The photosensitive resin film at the interface between the edge portion of the bump electrode forming pattern and the underlying metal layer absorbs moisture in the aqueous solution to swell, and the underlying metal layer as a common electrode, The photosensitive resin film at the interface between the edge portion of the bump electrode forming pattern and the base metal layer absorbs moisture in a plating solution and swells, and the surface of the base metal layer at the interface is in a horizontal direction. Plating process is performed over time until the substrate is locked, and a base metal protective layer is formed on the base metal layer at the interface and a bump electrode is formed on the base metal layer in the defective portion of the bump electrode forming pattern. Performing a step of: removing the bump electrode forming pattern; and removing the base metal layer by etching using the bump electrode as an etching mask.
上に電極パッドを形成する工程と、 前記電極パッドと電気的に接続する下地金属層を全面に
形成する工程と、 前記下地金属層上に前記電極パッド上方の一部のバンプ
電極形成予定領域に欠損部を有する絶縁性のバンプ電極
形成用パターンを形成する工程と、 前記下地金属層を陽極の共通電極として電気メッキ法に
より前記下地金属層の表面を電解させて、前記バンプ電
極形成用パターンのエッジ部と前記下地金属層との界面
に隙間を形成する工程と、 前記下地金属層を陰極の共通電極として前記隙間に位置
する前記下地金属層上に下地金属保護層と前記バンプ電
極形成用パターンの前記欠損部に位置する前記下地金属
層上にバンプ電極とを形成する工程と、 前記バンプ電極形成用パターンを除去する工程と、 前記下地金属保護層をエッチングマスクとして前記下地
金属層をエッチング除去する工程とを、 施すことを特徴とする半導体装置の製造方法。6. A step of forming an electrode pad on the insulating film of a semiconductor substrate having an insulating film; a step of forming a base metal layer electrically connected to the electrode pad on the entire surface; Forming an insulative bump electrode forming pattern having a deficient portion in a part of the bump electrode forming region above the electrode pad; and forming the base metal by electroplating using the base metal layer as a common electrode of an anode. Electrolyzing the surface of the layer to form a gap at the interface between the edge portion of the bump electrode forming pattern and the underlying metal layer; and forming the underlying layer positioned in the gap using the underlying metal layer as a cathode common electrode. Forming a base metal protection layer on the metal layer and a bump electrode on the base metal layer located at the defective portion of the bump electrode formation pattern; and forming the bump electrode formation pattern on the base metal layer. Removing the down, said the step of the base metal protective layer is removed by etching the underlying metal layer as an etching mask, a method of manufacturing a semiconductor device characterized by subjecting.
上に電極パッドを形成する工程と、 前記電極パッドと電気的に接続する下地金属層を全面に
形成する工程と、 前記下地金属層上に前記電極パッド上方の一部のバンプ
電極形成予定領域に欠損部を有する絶縁性のバンプ電極
形成用パターンを形成する工程と、 前記バンブ電極形成用パターンをマスクとしてウェット
エッチングにより下地金属層の表面をエッチングして、
前記バンプ電極形成用パターンのエッジ部と前記下地金
属層との界面に隙間を形成する工程と、 前記下地金属層を陰極の共通電極として前記隙間に位置
する前記下地金属層上に下地金属保護層と前記バンプ電
極形成用パターンの前記欠損部に位置する前記下地金属
層上にバンプ電極とを形成する工程と、 前記バンプ電極形成用パターンを除去する工程と、 前記下地金属保護層をエッチングマスクとして前記下地
金属層をエッチング除去する工程とを、 施すことを特徴とする半導体装置の製造方法。7. A step of forming an electrode pad on the insulating film of a semiconductor substrate having an insulating film; a step of forming a base metal layer electrically connected to the electrode pad on the entire surface; Forming an insulative bump electrode forming pattern having a deficient portion in a part of the bump electrode forming area above the electrode pad; and wet etching using the bump electrode forming pattern as a mask to form a surface of the base metal layer. Etch
Forming a gap at an interface between an edge portion of the bump electrode forming pattern and the base metal layer; and forming a base metal protection layer on the base metal layer located in the gap using the base metal layer as a common electrode of a cathode. Forming a bump electrode on the base metal layer located at the defective portion of the bump electrode formation pattern, removing the bump electrode formation pattern, and using the base metal protection layer as an etching mask. Etching the base metal layer.
上に電極パッドを形成する工程と、 前記電極パッドと電気的に接続する下地金属層を全面に
形成する工程と、 前記下地金属層上に前記電極パッド上方の一部のバンプ
電極形成予定領域に欠損部を有する絶縁性のバンプ電極
形成用パターンを形成する工程と、 前記バンプ電極形成用パターンの前記欠損部に前記バン
プ電極形成用パターンを微量に除去するエッチング液を
滴下して、前記バンプ電極形成用パターンのエッジ部を
エッチングし、前記エッジ部と前記下地金属層との界面
に隙間を形成する工程と、 前記下地金属層を共通電極として前記隙間に位置する前
記下地金属層上に下地金属保護層と前記バンプ電極形成
用パターンの前記欠損部に位置する前記下地金属層上に
バンプ電極とを形成する工程と、 前記バンプ電極形成用パターンを除去する工程と、 前記下地金属保護層をエッチングマスクとして前記下地
金属層をエッチング除去する工程とを、 施すことを特徴とする半導体装置の製造方法。8. A step of forming an electrode pad on the insulating film of a semiconductor substrate having an insulating film; a step of forming an underlying metal layer electrically connected to the electrode pad on the entire surface; Forming an insulating bump electrode forming pattern having a deficient portion in a part of the bump electrode forming region above the electrode pad; and forming the bump electrode forming pattern on the deficient portion of the bump electrode forming pattern. A step of forming a gap at an interface between the edge portion and the underlying metal layer by etching an edge portion of the bump electrode forming pattern by dripping an etchant for removing a trace amount of An underlying metal protective layer on the underlying metal layer located in the gap as an electrode and a bump electrode on the underlying metal layer located in the defective portion of the bump electrode forming pattern; Forming a bump electrode forming pattern, and removing the underlying metal layer by etching using the underlying metal protective layer as an etching mask. .
より前記感光性樹脂膜をエッチング除去して形成し、 前記隙間は、 前記欠損部に前記感光性樹脂膜エッチング溶剤を滴下し
て形成したことを特徴とする請求項８記載の半導体装置
の製造方法。9. The bump electrode forming pattern is formed by exposing a photosensitive resin film and removing the photosensitive resin film by etching with a photosensitive resin film etching solvent. 9. The method for manufacturing a semiconductor device according to claim 8, wherein the conductive resin film is formed by dropping an etching solvent.
膜上に電極パッドを形成する工程と、 前記電極パッドと電気的に接続する下地金属層を全面に
形成する工程と、 前記下地金属層上に前記電極パッド上方の一部のバンプ
電極形成領域に欠損部を有し、熱硬化する感光性樹脂か
らなるバンプ電極形成用パターンを形成する工程と、 前記バンプ電極形成用パターンを熱硬化させて、前記バ
ンプ電極形成用パターンのエッジ部と前記下地金属層と
の界面に隙間を形成する工程と、 前記下地金属層を共通電極として前記隙間に位置する前
記下地金属層上に下地金属保護層と前記バンプ電極形成
用パターンの前記欠損部に位置する前記下地金属層上に
バンプ電極とを形成する工程と、 前記バンプ電極形成用パターンを除去する工程と、 前記下地金属保護層をエッチングマスクとして前記下地
金属層をエッチング除去する工程とを、 施すことを特徴とする半導体装置の製造方法。10. A step of forming an electrode pad on the insulating film of a semiconductor substrate having an insulating film; a step of forming a base metal layer electrically connected to the electrode pad on the entire surface; A step of forming a bump electrode forming pattern made of a photosensitive resin that has a defective portion in a part of the bump electrode forming region above the electrode pad, and thermosetting; and thermally curing the bump electrode forming pattern. Forming a gap at the interface between the edge portion of the bump electrode forming pattern and the base metal layer; and forming a base metal protection layer on the base metal layer located in the gap using the base metal layer as a common electrode. A step of forming a bump electrode on the base metal layer located at the defective portion of the bump electrode formation pattern; a step of removing the bump electrode formation pattern; Etching the base metal layer using the metal protective layer as an etching mask.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24642096A JP3561582B2 (en) | 1996-09-18 | 1996-09-18 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24642096A JP3561582B2 (en) | 1996-09-18 | 1996-09-18 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1092830A true JPH1092830A (en) | 1998-04-10 |
| JP3561582B2 JP3561582B2 (en) | 2004-09-02 |
Family
ID=17148222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24642096A Expired - Fee Related JP3561582B2 (en) | 1996-09-18 | 1996-09-18 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3561582B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001133805A (en) * | 1999-11-01 | 2001-05-18 | Fujitsu Ltd | Method of producing liquid crystal display device |
| JP2002526663A (en) * | 1998-10-05 | 2002-08-20 | セミトウール・インコーポレーテツド | Submicron metallization using electrochemical deposition |
| JP2006237159A (en) * | 2005-02-23 | 2006-09-07 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| US7728431B2 (en) | 2006-06-15 | 2010-06-01 | Sony Corporation | Electronic component, semiconductor device employing same, and method for manufacturing electronic component |
| JP2013004921A (en) * | 2011-06-21 | 2013-01-07 | Shinko Electric Ind Co Ltd | Bump electrode manufacturing method |
-
1996
- 1996-09-18 JP JP24642096A patent/JP3561582B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002526663A (en) * | 1998-10-05 | 2002-08-20 | セミトウール・インコーポレーテツド | Submicron metallization using electrochemical deposition |
| JP2001133805A (en) * | 1999-11-01 | 2001-05-18 | Fujitsu Ltd | Method of producing liquid crystal display device |
| US6500700B1 (en) * | 1999-11-01 | 2002-12-31 | Fujitsu Limited | Fabrication method of liquid crystal display |
| JP4497601B2 (en) * | 1999-11-01 | 2010-07-07 | シャープ株式会社 | Manufacturing method of liquid crystal display device |
| JP2006237159A (en) * | 2005-02-23 | 2006-09-07 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| US7728431B2 (en) | 2006-06-15 | 2010-06-01 | Sony Corporation | Electronic component, semiconductor device employing same, and method for manufacturing electronic component |
| JP2013004921A (en) * | 2011-06-21 | 2013-01-07 | Shinko Electric Ind Co Ltd | Bump electrode manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3561582B2 (en) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4906341A (en) | Method of manufacturing semiconductor device and apparatus therefor | |
| US7008867B2 (en) | Method for forming copper bump antioxidation surface | |
| KR20150033625A (en) | Wiring board and semiconductor apparatus | |
| JPH10125685A (en) | Protruding electrode and its forming method | |
| KR19990072810A (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| KR100288405B1 (en) | Electrical bonding method for semiconductor chip and device therefor | |
| JP3561582B2 (en) | Method for manufacturing semiconductor device | |
| JP2009272571A (en) | Printed circuit board and method of manufacturing the same | |
| JP3357875B1 (en) | Electroplating method and method for manufacturing printed wiring board | |
| JPH11298141A (en) | Manufacture for electronic device | |
| JPH0574778A (en) | Bump and forming method of thereof | |
| JP2003218151A (en) | Method for forming electroless plated bump, semiconductor device, and its manufacturing method | |
| JPH09139387A (en) | Formation of electrode of semiconductor device | |
| JPH04217324A (en) | Manufacture of semiconductor device | |
| JP4045007B2 (en) | Manufacturing method of semiconductor device | |
| JP2002164390A (en) | Tape carrier and its manufacturing method | |
| JP2000299338A (en) | Method of forming projected electrodes and bare chip ic having the same | |
| JP2985426B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6336548A (en) | Semiconductor device and manufacture thereof | |
| JPH02277242A (en) | Manufacture of semiconductor device | |
| JPH065609A (en) | Bump forming method | |
| KR100473337B1 (en) | electrical conductive via forming method of substrate for semiconductor package | |
| JP3049872B2 (en) | Method for manufacturing semiconductor device | |
| US6599834B2 (en) | Process of manufacturing a semiconductor device with an electroplated wiring layer | |
| JPH02114644A (en) | Manufacture of solder bump |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |