JPH1083367A - 周辺装置制御 - Google Patents
周辺装置制御Info
- Publication number
- JPH1083367A JPH1083367A JP9143675A JP14367597A JPH1083367A JP H1083367 A JPH1083367 A JP H1083367A JP 9143675 A JP9143675 A JP 9143675A JP 14367597 A JP14367597 A JP 14367597A JP H1083367 A JPH1083367 A JP H1083367A
- Authority
- JP
- Japan
- Prior art keywords
- command
- mode
- register
- dcm
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 26
- 230000004044 response Effects 0.000 claims description 6
- 230000006870 function Effects 0.000 abstract description 2
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 プロセッサの周辺装置を制御する場合に、特
に長く複雑なコマンドシーケンスが周辺装置で実行され
ることになった場合でも、プロセッサの機能を停止させ
ないようにする。 【解決手段】 データ処理システムは、バスで相互接続
された処理ユニット、メモリ及び周辺装置を含む。周辺
装置はコマンドレジスタを含む。周辺装置は、コマンド
レジスタ内のコマンドを実行し、次いで他のコマンドが
処理ユニットから前記コマンドレジスタにロードされる
のを待ち受けるダイレクトモード動作と、コマンドシー
ケンスをメモリからコマンドレジスタへ自動的に呼び出
して順次実行するダイナミックモード動作を有する。コ
マンドレジスタにおける第1及び第2のモード切換コマ
ンドは、周辺装置をダイレクトモードからダイナミック
モードへ及びその逆に切り換える。
に長く複雑なコマンドシーケンスが周辺装置で実行され
ることになった場合でも、プロセッサの機能を停止させ
ないようにする。 【解決手段】 データ処理システムは、バスで相互接続
された処理ユニット、メモリ及び周辺装置を含む。周辺
装置はコマンドレジスタを含む。周辺装置は、コマンド
レジスタ内のコマンドを実行し、次いで他のコマンドが
処理ユニットから前記コマンドレジスタにロードされる
のを待ち受けるダイレクトモード動作と、コマンドシー
ケンスをメモリからコマンドレジスタへ自動的に呼び出
して順次実行するダイナミックモード動作を有する。コ
マンドレジスタにおける第1及び第2のモード切換コマ
ンドは、周辺装置をダイレクトモードからダイナミック
モードへ及びその逆に切り換える。
Description
【0001】
【産業上の利用分野】本発明は、マイクロプロセッサ装
置等のプロセッサ装置における周辺装置の制御に関す
る。
置等のプロセッサ装置における周辺装置の制御に関す
る。
【0002】
【従来の技術】プロセッサについて、周辺装置の内蔵コ
マンドレジスタで周辺装置を制御することが知られてい
る。プロセッサがコマンドレジスタにコマンドを書き込
むやいなや、周辺装置はそのコマンドをデコードして実
行し、次いで他のコマンドが書き込まれるのを待ち受け
る。しかし、これに伴う問題は、特に長く複雑なコマン
ドシーケンスが周辺装置で実行されることになった場
合、プロセッサの機能が停止することにある。
マンドレジスタで周辺装置を制御することが知られてい
る。プロセッサがコマンドレジスタにコマンドを書き込
むやいなや、周辺装置はそのコマンドをデコードして実
行し、次いで他のコマンドが書き込まれるのを待ち受け
る。しかし、これに伴う問題は、特に長く複雑なコマン
ドシーケンスが周辺装置で実行されることになった場
合、プロセッサの機能が停止することにある。
【0003】また、周辺装置にそれ自身のプログラム制
御ユニットを用意するのは知られており、これはプロセ
ッサからの1つのコマンドに応じて複雑な一連の命令を
呼び出して実行することができる。これは、周辺装置が
コマンドを実行している間、プロセッサに他の有効な作
業を実行させることができる。しかし、これに伴う問題
は、周辺装置の直接制御がほとんど与えられないことで
ある。
御ユニットを用意するのは知られており、これはプロセ
ッサからの1つのコマンドに応じて複雑な一連の命令を
呼び出して実行することができる。これは、周辺装置が
コマンドを実行している間、プロセッサに他の有効な作
業を実行させることができる。しかし、これに伴う問題
は、周辺装置の直接制御がほとんど与えられないことで
ある。
【0004】
【発明が解決しようとする課題】本発明の目的は、これ
らの問題を克服することにある。
らの問題を克服することにある。
【0005】
【課題を解決するための手段】本発明によれば、(a)コ
マンドレジスタと、(b)メモリと、(c)周辺装置のダイレ
クト動作モードとダイナミック動作モードを選択するモ
ード制御手段と、(d)前記ダイレクト動作モードで動作
可能であって、前記コマンドレジスタ内のコマンドを実
行し、次いで他のコマンドが前記コマンドレジスタへ外
部的にロードされるのを待ち受ける手段と、(e)前記ダ
イナミック動作モードで動作可能であって、前記メモリ
から前記コマンドレジスタへコマンドシーケンスを自動
的に呼び出し、それらのコマンドを順次実行する手段
と、(f)前記ダイレクト動作モードで動作可能であっ
て、前記コマンドレジスタ内の第1のモード切換コマン
ドに応じて、前記周辺装置を前記ダイレクトモードから
前記ダイナミックモードに切り換える手段と、(g)前記
ダイナミック動作モードで動作可能であって、前記コマ
ンドレジスタ内の第2のモード切換コマンドに応じて前
記周辺装置を前記ダイナミックモードから前記ダイレク
トモードに切り換える手段とからなる周辺装置が提供さ
れる。
マンドレジスタと、(b)メモリと、(c)周辺装置のダイレ
クト動作モードとダイナミック動作モードを選択するモ
ード制御手段と、(d)前記ダイレクト動作モードで動作
可能であって、前記コマンドレジスタ内のコマンドを実
行し、次いで他のコマンドが前記コマンドレジスタへ外
部的にロードされるのを待ち受ける手段と、(e)前記ダ
イナミック動作モードで動作可能であって、前記メモリ
から前記コマンドレジスタへコマンドシーケンスを自動
的に呼び出し、それらのコマンドを順次実行する手段
と、(f)前記ダイレクト動作モードで動作可能であっ
て、前記コマンドレジスタ内の第1のモード切換コマン
ドに応じて、前記周辺装置を前記ダイレクトモードから
前記ダイナミックモードに切り換える手段と、(g)前記
ダイナミック動作モードで動作可能であって、前記コマ
ンドレジスタ内の第2のモード切換コマンドに応じて前
記周辺装置を前記ダイナミックモードから前記ダイレク
トモードに切り換える手段とからなる周辺装置が提供さ
れる。
【0006】
【実施例】本発明の構成を具体化するデータ処理ノード
の一例を添付図面を参照して説明する。
の一例を添付図面を参照して説明する。
【0007】図1を参照すると、データ処理ノード10
はノードの主機能を提供する多数のチップ11を含む。
これらのチップ11は、例えばプロセッサチップ、通信
チップ等を含む。これらのチップの正確な種類は本発明
の部分を形成しない。
はノードの主機能を提供する多数のチップ11を含む。
これらのチップ11は、例えばプロセッサチップ、通信
チップ等を含む。これらのチップの正確な種類は本発明
の部分を形成しない。
【0008】またノード10は、ノードのための診断及
び制御プロセッサとして働くマイクロプロセッサ12も
含む。マイクロプロセッサ12はアドレスバス13及び
データバス14を有し、これらは、メモリ15と、診断
制御モジュール(DCM)16と呼ばれる周辺ユニット
とに接続されている。次に、DCMは、IEEE1149.1で規
定されているようにそれぞれの規格JTAG(Joint Tes
t Action Group)インターフェース17でチップに接続
されている。チップ11は各々、診断の目的でそのユニ
ット内の全ロジックにアクセスできるJTAG回路を含
む。
び制御プロセッサとして働くマイクロプロセッサ12も
含む。マイクロプロセッサ12はアドレスバス13及び
データバス14を有し、これらは、メモリ15と、診断
制御モジュール(DCM)16と呼ばれる周辺ユニット
とに接続されている。次に、DCMは、IEEE1149.1で規
定されているようにそれぞれの規格JTAG(Joint Tes
t Action Group)インターフェース17でチップに接続
されている。チップ11は各々、診断の目的でそのユニ
ット内の全ロジックにアクセスできるJTAG回路を含
む。
【0009】図2はDCMをより詳細に示している。D
CMは、NSYアドレスレジスタ20、DCMアドレス
レジスタ21、間接アドレスレジスタ22及びコマンド
レジスタ23を含む多数の内部レジスタを有する。DC
Mの他の内部レジスタ(図示しない)には、アクセスさ
れるべきJTAG回路を選択するJTAGコンテキスト
レジスタ、DCM及び選択されたJTAG回路間でデー
タを転送するデータ転送レジスタ、及び転送されるべき
バイト数を指示するデータ長レジスタが含まれる。
CMは、NSYアドレスレジスタ20、DCMアドレス
レジスタ21、間接アドレスレジスタ22及びコマンド
レジスタ23を含む多数の内部レジスタを有する。DC
Mの他の内部レジスタ(図示しない)には、アクセスさ
れるべきJTAG回路を選択するJTAGコンテキスト
レジスタ、DCM及び選択されたJTAG回路間でデー
タを転送するデータ転送レジスタ、及び転送されるべき
バイト数を指示するデータ長レジスタが含まれる。
【0010】DCMは、チャンネル選択ロジック24、
コマンドデコーダ25、モードフリップフロップ26、
モード制御ユニット27、レジスタアクセス制御ユニッ
ト28及びバスインターフェースユニット29を含む。
またDCMは、データ転送レジスタとJTAG回路間の
データ転送を制御する転送制御回路(図示しない)も含
む。
コマンドデコーダ25、モードフリップフロップ26、
モード制御ユニット27、レジスタアクセス制御ユニッ
ト28及びバスインターフェースユニット29を含む。
またDCMは、データ転送レジスタとJTAG回路間の
データ転送を制御する転送制御回路(図示しない)も含
む。
【0011】アドレスレジスタ20乃至22は、メモリ
15をアドレスするためのアドレスレジスタのどれかを
選択することができるチャンネル選択ロジック24を介
してマイクロプロセッサ・アドレスバス13に接続され
ている。
15をアドレスするためのアドレスレジスタのどれかを
選択することができるチャンネル選択ロジック24を介
してマイクロプロセッサ・アドレスバス13に接続され
ている。
【0012】バスインターフェースユニット29は、マ
イクロプロセッサ・データバス14をDCMの全ての内
部レジスタのデータ入力に接続し、メモリ15からのデ
ータがいずれかの選択されたレジスタに書き込まれるの
を可能にする。また、バスインターフェースユニット2
9は、DCMの全ての内部レジスタのデータ出力をマイ
クロプロセッサ・データバス14に接続し、レジスタの
うち乗せたくされたいずれかのレジスタからデータを読
み出したり、メモリ15にデータを書き込んだりするの
を可能にする。レジスタアクセスコントローラ28は、
読み出し又は書き込みのためのレジスタの選択を制御す
る。
イクロプロセッサ・データバス14をDCMの全ての内
部レジスタのデータ入力に接続し、メモリ15からのデ
ータがいずれかの選択されたレジスタに書き込まれるの
を可能にする。また、バスインターフェースユニット2
9は、DCMの全ての内部レジスタのデータ出力をマイ
クロプロセッサ・データバス14に接続し、レジスタの
うち乗せたくされたいずれかのレジスタからデータを読
み出したり、メモリ15にデータを書き込んだりするの
を可能にする。レジスタアクセスコントローラ28は、
読み出し又は書き込みのためのレジスタの選択を制御す
る。
【0013】DCMは、ダイレクトモード及びダイナミ
ックモードと呼ばれる2つの動作モードを有し、現在の
モードはモードフリップフロップ26で示される。ダイ
レクトモード時には、マイクロプロセッサは、アドレス
バス13を介して直接レジスタをアドレスして、DCM
の内部レジスタのどれかを読み出すか又は書き込むこと
ができる。このモードでは、コマンドレジスタ23にコ
マンドが書き込まれた場合、DCMはそのコマンドを実
行し、次いで次のコマンドがロードされるのを待ち受け
る。ダイナミックモード時、DCMはマイクロプロセッ
サ・メモリ15に記憶されているコマンドシーケンスを
自動的に呼び出して実行する。
ックモードと呼ばれる2つの動作モードを有し、現在の
モードはモードフリップフロップ26で示される。ダイ
レクトモード時には、マイクロプロセッサは、アドレス
バス13を介して直接レジスタをアドレスして、DCM
の内部レジスタのどれかを読み出すか又は書き込むこと
ができる。このモードでは、コマンドレジスタ23にコ
マンドが書き込まれた場合、DCMはそのコマンドを実
行し、次いで次のコマンドがロードされるのを待ち受け
る。ダイナミックモード時、DCMはマイクロプロセッ
サ・メモリ15に記憶されているコマンドシーケンスを
自動的に呼び出して実行する。
【0014】DCMのコマンド群は次のものを含む。
【0015】「スタート・ダイナミックモード」これは
DCMをダイナミックモードに切り換える。DCMがす
でにダイナミックモードになっている場合は、このコマ
ンドは無効である。このコマンドは、NSYアドレスレ
ジスタがダイナミックモードで実行されるべき第1のコ
マンドのアドレスで予めロードされていたと仮定する。
DCMをダイナミックモードに切り換える。DCMがす
でにダイナミックモードになっている場合は、このコマ
ンドは無効である。このコマンドは、NSYアドレスレ
ジスタがダイナミックモードで実行されるべき第1のコ
マンドのアドレスで予めロードされていたと仮定する。
【0016】「エンド・ダイナミックモード」これはD
CMをダイレクトモードに切り換える。DCMがすでに
ダイレクトモードになっている場合は、このコマンドは
無効である。
CMをダイレクトモードに切り換える。DCMがすでに
ダイレクトモードになっている場合は、このコマンドは
無効である。
【0017】「リードDCMレジスタ」これは、DCM
の内部レジスタの1つをソースレジスタとして選択し、
そのレジスタの内容を読み出し、データをソースレジス
タからメモリに書き込むためのダイレクトメモリアクセ
ス(DMA)を実行する。ソースレジスタはコマンド内
のコードで識別される。データが書き込まれるべきメモ
リアドレスは、DCMアドレスレジスタへ予めロードさ
れていたと仮定される。
の内部レジスタの1つをソースレジスタとして選択し、
そのレジスタの内容を読み出し、データをソースレジス
タからメモリに書き込むためのダイレクトメモリアクセ
ス(DMA)を実行する。ソースレジスタはコマンド内
のコードで識別される。データが書き込まれるべきメモ
リアドレスは、DCMアドレスレジスタへ予めロードさ
れていたと仮定される。
【0018】「ライト・DCMレジスタ」これは、メモ
リ場所からデータを読み出すためのダイレクトメモリア
クセス(DMA)を実行し、DCMの内部レジスタの1
つを宛先レジスタとして選択し、このレジスタにメモリ
からのデータを書き込む。宛先レジスタはコマンド内の
コードで識別される。データが読み出されるべきメモリ
アドレスは、NSYアドレスレジスタへ予めロードされ
ていたと仮定される。
リ場所からデータを読み出すためのダイレクトメモリア
クセス(DMA)を実行し、DCMの内部レジスタの1
つを宛先レジスタとして選択し、このレジスタにメモリ
からのデータを書き込む。宛先レジスタはコマンド内の
コードで識別される。データが読み出されるべきメモリ
アドレスは、NSYアドレスレジスタへ予めロードされ
ていたと仮定される。
【0019】また、DCMは、チップ11の中から選択
された1つにおける指定されたJTAGレジスタの読み
出し又は書き込み等の種々の他のコマンドも実行する。
簡単にするため、これらの他のコマンドはここでは説明
しない。
された1つにおける指定されたJTAGレジスタの読み
出し又は書き込み等の種々の他のコマンドも実行する。
簡単にするため、これらの他のコマンドはここでは説明
しない。
【0020】次に、図3を参照してDCMの動作を説明
する。
する。
【0021】(ステップ31)新たなコマンドがコマン
ドレジスタ23へロードされるやいなや、コマンドデコ
ーダ25でデコードされる。
ドレジスタ23へロードされるやいなや、コマンドデコ
ーダ25でデコードされる。
【0022】(ステップ32)コマンドがスタート・ダ
イナミックモード・コマンドならば、コマンドデコーダ
は、DCMが現在ダイナミックモードにあることを指示
するようにモードフリップフロップ26をセットする。
イナミックモード・コマンドならば、コマンドデコーダ
は、DCMが現在ダイナミックモードにあることを指示
するようにモードフリップフロップ26をセットする。
【0023】(ステップ33)コマンドがエンド・ダイ
ナミックモード・コマンドならば、コマンドデコーダ
は、DCMが現在ダイレクトモードにあることを指示す
るようにモードフリップフロップ26をリセットする。
ナミックモード・コマンドならば、コマンドデコーダ
は、DCMが現在ダイレクトモードにあることを指示す
るようにモードフリップフロップ26をリセットする。
【0024】(ステップ34)コマンドがリードDCM
レジスタ・コマンドならば、チャンネル選択ロジック2
4は、アドレスバス13を介してメモリをアドレスする
ためにDCMアドレスレジスタ21を選択するようにセ
ットされる。それと同時に、レジスタアクセスコントロ
ーラ28は、コマンドで指定された通りにDCMの内部
レジスタの1つをソースレジスタとして選択する。次い
で、DMA作業が実行され、選択されたソースレジスタ
からデータを読み出し、データバス14を介してメモリ
のアドレスされた場所へ書き込む。次いで、DCMアド
レスレジスタは、メモリ内の次のデータ場所を示すよう
にインクリメントされる。
レジスタ・コマンドならば、チャンネル選択ロジック2
4は、アドレスバス13を介してメモリをアドレスする
ためにDCMアドレスレジスタ21を選択するようにセ
ットされる。それと同時に、レジスタアクセスコントロ
ーラ28は、コマンドで指定された通りにDCMの内部
レジスタの1つをソースレジスタとして選択する。次い
で、DMA作業が実行され、選択されたソースレジスタ
からデータを読み出し、データバス14を介してメモリ
のアドレスされた場所へ書き込む。次いで、DCMアド
レスレジスタは、メモリ内の次のデータ場所を示すよう
にインクリメントされる。
【0025】(ステップ35)コマンドがライト・DC
Mレジスタ・コマンドならば、チャンネル選択ロジック
24は、アドレスバス13を介してメモリをアドレスす
るためにNSYアドレスレジスタ20を選択するように
セットされる。それと同時に、レジスタアクセスコント
ローラ28は、コマンドで指定された通りに、DCMの
内部レジスタの1つを宛先レジスタとして選択する。次
いで、ダイレクトメモリアクセス(DMA)作業が実行
され、データバス14を介してメモリのアドレスされた
場所からデータを読み出し、選択された宛先レジスタへ
書き込む。次いで、NSYアドレスレジスタは、メモリ
内の次のデータ場所を示すようにインクリメントされ
る。
Mレジスタ・コマンドならば、チャンネル選択ロジック
24は、アドレスバス13を介してメモリをアドレスす
るためにNSYアドレスレジスタ20を選択するように
セットされる。それと同時に、レジスタアクセスコント
ローラ28は、コマンドで指定された通りに、DCMの
内部レジスタの1つを宛先レジスタとして選択する。次
いで、ダイレクトメモリアクセス(DMA)作業が実行
され、データバス14を介してメモリのアドレスされた
場所からデータを読み出し、選択された宛先レジスタへ
書き込む。次いで、NSYアドレスレジスタは、メモリ
内の次のデータ場所を示すようにインクリメントされ
る。
【0026】(ステップ36)上記のコマンドのいずれ
かの実行に続いて、モード制御ユニットはモードフリッ
プフロップをチェックして、DCMがダイレクトモード
にあるかダイナミックモードにあるかを知る。
かの実行に続いて、モード制御ユニットはモードフリッ
プフロップをチェックして、DCMがダイレクトモード
にあるかダイナミックモードにあるかを知る。
【0027】(ステップ37)DCMがダイレクトモー
ドにあるならば、次のコマンドがコマンドレジスタにロ
ードされるのを待ち受ける。次のコマンドがロードされ
ると、DCMは上記のステップ31に戻り、次のコマン
ドをデコードして実行する。
ドにあるならば、次のコマンドがコマンドレジスタにロ
ードされるのを待ち受ける。次のコマンドがロードされ
ると、DCMは上記のステップ31に戻り、次のコマン
ドをデコードして実行する。
【0028】(ステップ38)一方、DCMがダイナミ
ックモードにあるならば、チャンネル選択ロジック24
は、アドレスバス13を介してメモリをアドレスするた
めにNSYアドレスレジスタ20を選択するようにセッ
トされる。それと同時に、レジスタアクセスコントロー
ラ28は、コマンドレジスタを宛先レジスタとして選択
する。次いで、DMA作業が実行され、データバス14
を介してメモリのアドレスされた場所からコマンドを読
み出して、コマンドレジスタに書き込む。次いで、NS
Yアドレスレジスタは、メモリ内の次のデータ場所を示
すようにインクリメントされる。次いで、DCMはただ
ちに上記のステップ31に戻り、次のコマンドをデコー
ドして実行する。
ックモードにあるならば、チャンネル選択ロジック24
は、アドレスバス13を介してメモリをアドレスするた
めにNSYアドレスレジスタ20を選択するようにセッ
トされる。それと同時に、レジスタアクセスコントロー
ラ28は、コマンドレジスタを宛先レジスタとして選択
する。次いで、DMA作業が実行され、データバス14
を介してメモリのアドレスされた場所からコマンドを読
み出して、コマンドレジスタに書き込む。次いで、NS
Yアドレスレジスタは、メモリ内の次のデータ場所を示
すようにインクリメントされる。次いで、DCMはただ
ちに上記のステップ31に戻り、次のコマンドをデコー
ドして実行する。
【0029】概要的には、ダイレクトモードでは、マイ
クロプロセッサはコマンドレジスタにコマンドをロード
することができ、DCMはこのコマンドを実行し、次い
で次のコマンドがロードされるのを待ち受けることがわ
かる。一方、ダイナミックモードでは、DCMは、マイ
クロプロセッサ・メモリ15からのコマンドシーケンス
を自動的に呼び出して実行する。
クロプロセッサはコマンドレジスタにコマンドをロード
することができ、DCMはこのコマンドを実行し、次い
で次のコマンドがロードされるのを待ち受けることがわ
かる。一方、ダイナミックモードでは、DCMは、マイ
クロプロセッサ・メモリ15からのコマンドシーケンス
を自動的に呼び出して実行する。
【0030】ライトDCMレジスタ・コマンドの場合に
は、NSYアドレスレジスタは、コマンドをアドレスす
るためのプログラムカウンタとして働くと共にデータを
アドレスするためのアドレスレジスタとしても働くこと
に注目すべきである。従ってこの場合には、コマンド及
びデータはメモリ内でインターリーブされており、その
結果、各々のライトDCMレジスタ・コマンドに続いて
データが書き込まれている。NSYアドレスレジスタは
各々の書き込み後に自動的にインクリメントされ、次の
コマンド又はデータを場合により指示する。また、デー
タをアドレスするために間接アドレスレジスタをDCM
に使用させる他のコマンド(簡単にするためここでは説
明しない)もあり、この場合にはコマンド及びデータは
インターリーブする必要がないが、メモリ15内の別々
の場所にすることができる。
は、NSYアドレスレジスタは、コマンドをアドレスす
るためのプログラムカウンタとして働くと共にデータを
アドレスするためのアドレスレジスタとしても働くこと
に注目すべきである。従ってこの場合には、コマンド及
びデータはメモリ内でインターリーブされており、その
結果、各々のライトDCMレジスタ・コマンドに続いて
データが書き込まれている。NSYアドレスレジスタは
各々の書き込み後に自動的にインクリメントされ、次の
コマンド又はデータを場合により指示する。また、デー
タをアドレスするために間接アドレスレジスタをDCM
に使用させる他のコマンド(簡単にするためここでは説
明しない)もあり、この場合にはコマンド及びデータは
インターリーブする必要がないが、メモリ15内の別々
の場所にすることができる。
【0031】ダイナミックモードの利点は、DCMで実
行するのに必要とされる複雑なコマンドシーケンスから
マイクロプロセッサを切り離すことである。これは、マ
イクロプロセッサに通信処理等の他のタスクを実行させ
ることができる。より重要なことに、それはDCMで実
行されるシーケンスは、予期しない結果を生み出すこと
があるマイクロプロセッサ中断で停止されるという可能
性なしに、常に同じ条件下で実行されることを意味して
いる。またそれは、問題の診断をより早く行なうDCM
用の各シーケンスがマイクロプロセッサメモリに自動的
に記録されることを意味している。更なる利点は、DC
Mのコマンドシーケンスを予めコンパイルして使用前に
チェックすることができるということである。ダイナミ
ックモードに加えてダイレクトモードを提供するという
利点は、DCMの内部レジスタへのダイレクトアクセス
が可能になり、これはある場合にはより効率的かつ有効
なものになり、また、チップと駆動ソフトウェアの初期
検査が容易になることである。
行するのに必要とされる複雑なコマンドシーケンスから
マイクロプロセッサを切り離すことである。これは、マ
イクロプロセッサに通信処理等の他のタスクを実行させ
ることができる。より重要なことに、それはDCMで実
行されるシーケンスは、予期しない結果を生み出すこと
があるマイクロプロセッサ中断で停止されるという可能
性なしに、常に同じ条件下で実行されることを意味して
いる。またそれは、問題の診断をより早く行なうDCM
用の各シーケンスがマイクロプロセッサメモリに自動的
に記録されることを意味している。更なる利点は、DC
Mのコマンドシーケンスを予めコンパイルして使用前に
チェックすることができるということである。ダイナミ
ックモードに加えてダイレクトモードを提供するという
利点は、DCMの内部レジスタへのダイレクトアクセス
が可能になり、これはある場合にはより効率的かつ有効
なものになり、また、チップと駆動ソフトウェアの初期
検査が容易になることである。
【0032】上記に説明したシステムに、本発明の範囲
から逸脱することなく多くの修正を行なうことができる
ことがわかる。また、本発明は診断制御モジュールに関
して説明されたが、他の形態の周辺装置の制御にも用い
ることができる。
から逸脱することなく多くの修正を行なうことができる
ことがわかる。また、本発明は診断制御モジュールに関
して説明されたが、他の形態の周辺装置の制御にも用い
ることができる。
【図1】本発明を具体化するデータ処理ノードのブロッ
ク図である。
ク図である。
【図2】データ処理ノードの診断制御モジュール(DC
M)構成部分のブロック図である。
M)構成部分のブロック図である。
【図3】DCMの動作を示すフローチャートである。
【符号の説明】 10 処理ノード 11 チップ 12 マイクロプロセッサ 15 メモリ 16 診断制御モジュール(DCM)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エイドリアン アルバート マッキンスト リー イギリス国.ダブリュエヌ7 3エルピ ー,ランカシャー,リー,ペニントン,ハ ンド レーン 13エー
Claims (2)
- 【請求項1】 周辺装置であって、 (a)コマンドレジスタと、 (b)メモリと、 (c)周辺装置のダイレクト動作モードとダイナミック動
作モードを選択するモード制御手段と、 (d)前記ダイレクト動作モードで動作可能であって、前
記コマンドレジスタ内のコマンドを実行し、次いで他の
コマンドが前記コマンドレジスタへ外部的にロードされ
るのを待ち受ける手段と、 (e)前記ダイナミック動作モードで動作可能であって、
前記メモリから前記コマンドレジスタへコマンドシーケ
ンスを自動的に呼び出し、それらのコマンドを順次実行
する手段と、 (f)前記ダイレクト動作モードで動作可能であって、前
記コマンドレジスタ内の第1のモード切換コマンドに応
じて、前記周辺装置を前記ダイレクトモードから前記ダ
イナミックモードに切り換える手段と、 (g)前記ダイナミック動作モードで動作可能であって、
前記コマンドレジスタ内の第2のモード切換コマンドに
応じて、前記周辺装置を前記ダイナミックモードから前
記ダイレクトモードに切り換える手段とからなる周辺装
置。 - 【請求項2】 データ処理システムであって、 (a)処理ユニットと、 (b)前記処理ユニットに接続されたメモリと、 (c)前記処理ユニット及び前記メモリに接続された周辺
装置とからなるデータ処理システムであって、前記周辺
装置は、(i)前記処理ユニットがコマンドを書き込むこ
とができるコマンドレジスタと、(ii)前記周辺装置のダ
イレクト動作モードとダイナミック動作モードを選択す
るモード制御手段と、(iii)前記ダイレクト動作モード
で動作可能であって、前記コマンドレジスタ内のコマン
ドを実行し、次いで、他のコマンドが前記処理ユニット
によって前記コマンドレジスタへ外部的にロードされる
のを待ち受ける手段と、(iv)前記ダイナミック動作モー
ドで動作可能であって、前記メモリから前記コマンドレ
ジスタへコマンドシーケンスを自動的に呼び出し、それ
らのコマンドを順次実行する手段と、(v)前記ダイレク
ト動作モードで動作可能であって、前記コマンドレジス
タ内の第1のモード切換コマンドに応じて、前記周辺装
置を前記ダイレクトモードから前記ダイナミックモード
に切り換える手段と、(vi)前記ダイナミック動作モード
で動作可能であって、前記コマンドレジスタ内の第2の
モード切換コマンドに応じて、前記周辺装置を前記ダイ
ナミックモードから前記ダイレクトモードに切り換える
手段とからなるデータ処理システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB9611715.5A GB9611715D0 (en) | 1996-06-05 | 1996-06-05 | Peripheral device control |
GB9611715.5 | 1996-06-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1083367A true JPH1083367A (ja) | 1998-03-31 |
Family
ID=10794775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9143675A Pending JPH1083367A (ja) | 1996-06-05 | 1997-06-02 | 周辺装置制御 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0811922A1 (ja) |
JP (1) | JPH1083367A (ja) |
AU (1) | AU714669B2 (ja) |
GB (1) | GB9611715D0 (ja) |
ZA (1) | ZA973846B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4086345B2 (ja) * | 1997-09-09 | 2008-05-14 | キヤノン株式会社 | 通信制御方法及び装置及び通信システム |
EP1387259B1 (en) | 2002-07-31 | 2017-09-20 | Texas Instruments Incorporated | Inter-processor control |
GB2497528B (en) * | 2011-12-12 | 2020-04-22 | Nordic Semiconductor Asa | Peripheral communication |
US9875202B2 (en) | 2015-03-09 | 2018-01-23 | Nordic Semiconductor Asa | Peripheral communication system with shortcut path |
GB2539455A (en) | 2015-06-16 | 2016-12-21 | Nordic Semiconductor Asa | Memory watch unit |
GB2540341B (en) | 2015-06-16 | 2019-06-26 | Nordic Semiconductor Asa | Event generating unit |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2266606B (en) * | 1992-04-27 | 1996-02-14 | Intel Corp | A microprocessor with an external command mode |
-
1996
- 1996-06-05 GB GBGB9611715.5A patent/GB9611715D0/en active Pending
-
1997
- 1997-04-04 EP EP97302325A patent/EP0811922A1/en not_active Withdrawn
- 1997-05-05 ZA ZA9703846A patent/ZA973846B/xx unknown
- 1997-06-02 JP JP9143675A patent/JPH1083367A/ja active Pending
- 1997-06-03 AU AU24673/97A patent/AU714669B2/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
GB9611715D0 (en) | 1996-08-07 |
AU714669B2 (en) | 2000-01-06 |
AU2467397A (en) | 1997-12-11 |
EP0811922A1 (en) | 1997-12-10 |
ZA973846B (en) | 1997-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08202563A (ja) | コンピュータシステム | |
JPH04363746A (ja) | Dma機能を有するマイクロコンピュータシステム | |
JPH1083367A (ja) | 周辺装置制御 | |
JPH086918A (ja) | マイクロコンピュータ | |
JPH10187599A (ja) | デジタル信号処理装置 | |
JPH0628307A (ja) | バス制御装置 | |
JPH01239485A (ja) | 大規模集積回路 | |
JP2985244B2 (ja) | 情報処理装置 | |
JP3201439B2 (ja) | ダイレクト・メモリ・アクセス・制御回路 | |
JP3006487B2 (ja) | エミュレーション装置 | |
JPH06103106A (ja) | プログラムデバッグ装置 | |
JPH09160786A (ja) | マイクロプロセッサ | |
JPH04304532A (ja) | Rom化プログラムのデバッグ機能付コンピュータ | |
JPS6029131B2 (ja) | 診断方式 | |
JPH0713920A (ja) | Dma転送方法 | |
JPS60254344A (ja) | メモリアドレス割付け方式 | |
JPH04287133A (ja) | モニタデバッグ方法 | |
JPH0514290B2 (ja) | ||
JPS6148746B2 (ja) | ||
JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
JPH03220654A (ja) | マイクロコンピュータ | |
JPH07105122A (ja) | 情報処理装置 | |
JP2001109660A (ja) | マイクロコントローラ | |
JPH08115213A (ja) | ディジタル信号処理装置及びそのダイレクト・メモリ・アクセス制御方法 | |
JPH04242453A (ja) | 記憶装置の切替制御装置 |