JPH1074665A - セラミック電子部品 - Google Patents
セラミック電子部品Info
- Publication number
- JPH1074665A JPH1074665A JP14205897A JP14205897A JPH1074665A JP H1074665 A JPH1074665 A JP H1074665A JP 14205897 A JP14205897 A JP 14205897A JP 14205897 A JP14205897 A JP 14205897A JP H1074665 A JPH1074665 A JP H1074665A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- plating
- sintered body
- electronic component
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemically Coating (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】 耐熱性及び気密性に優れたセラミック材料を
用いて構成されており、かつ三次元的な回路網を構成す
るのに適したセラミック電子部品を得る。 【解決手段】 要メッキ部分がメッキされることを可能
とする触媒的なセラミック材料により構成されており、
メッキ不要部分がメッキ不可能なセラミック材料により
構成されたセラミック焼結体２０において、上記要メッ
キ部分に無電解メッキにより電極２１ａ，２１ｂ，２２
〜２４を形成してなる、セラミック電子部品。
用いて構成されており、かつ三次元的な回路網を構成す
るのに適したセラミック電子部品を得る。 【解決手段】 要メッキ部分がメッキされることを可能
とする触媒的なセラミック材料により構成されており、
メッキ不要部分がメッキ不可能なセラミック材料により
構成されたセラミック焼結体２０において、上記要メッ
キ部分に無電解メッキにより電極２１ａ，２１ｂ，２２
〜２４を形成してなる、セラミック電子部品。
Description
【０００１】
【発明の属する技術分野】本発明は、三次元的な形状を
有し、かつ表面に導電材が付与されたセラミック電子部
品に関し、例えば立体的な形状を有するセラミック複合
回路基板等に用いるのに適したセラミック電子部品に関
する。
有し、かつ表面に導電材が付与されたセラミック電子部
品に関し、例えば立体的な形状を有するセラミック複合
回路基板等に用いるのに適したセラミック電子部品に関
する。
【０００２】
【従来の技術】図２は、従来の複合回路用セラミック基
板を示す斜視図である。セラミック基板１は、高さの異
なる第１，第２の平面部１ａ，１ｂを有する。そして、
第１の平面部１ａと第２の平面部１ｂとは傾斜面１ｃで
連結されており、上記第１，第２の平面部１ａ，１ｂ及
び傾斜面１ｃ並びに傾斜面１ｄ上を通過するように導電
路２，３が形成されている。
板を示す斜視図である。セラミック基板１は、高さの異
なる第１，第２の平面部１ａ，１ｂを有する。そして、
第１の平面部１ａと第２の平面部１ｂとは傾斜面１ｃで
連結されており、上記第１，第２の平面部１ａ，１ｂ及
び傾斜面１ｃ並びに傾斜面１ｄ上を通過するように導電
路２，３が形成されている。
【０００３】ところで、上記のようなセラミック基板１
を得るにあたり、導電路２，３は導電性材料を印刷する
ことにより形成されていた。印刷法では、垂直方向に延
びる面には導電性ペーストを正確に印刷して導電路を形
成することができないため、図示のような傾斜面１ｃ，
１ｄを設けざるを得なかった。
を得るにあたり、導電路２，３は導電性材料を印刷する
ことにより形成されていた。印刷法では、垂直方向に延
びる面には導電性ペーストを正確に印刷して導電路を形
成することができないため、図示のような傾斜面１ｃ，
１ｄを設けざるを得なかった。
【０００４】また、このような立体的な形状を有するセ
ラミック基板１においては、スルーホール電極により異
なる高さ位置に形成された導電路部分間を電気的に接続
することも困難である。さらに、図示のような比較的複
雑な形状を有するセラミック基板１上に導電路２，３を
無電解メッキ法により形成することができれば好ましい
が、マスキングが困難であるため、無電解メッキ法によ
り導電路２，３を形成することは非常に困難であった。
ラミック基板１においては、スルーホール電極により異
なる高さ位置に形成された導電路部分間を電気的に接続
することも困難である。さらに、図示のような比較的複
雑な形状を有するセラミック基板１上に導電路２，３を
無電解メッキ法により形成することができれば好ましい
が、マスキングが困難であるため、無電解メッキ法によ
り導電路２，３を形成することは非常に困難であった。
【０００５】従って、図示のように傾斜面１ｃ，１ｄを
形成し、印刷法によりその上に導電路を形成することに
より、異なる高さ位置にある導電路部分を接続してい
た。その結果、セラミック基板１の平面形状が大きくな
らざるを得なかった。
形成し、印刷法によりその上に導電路を形成することに
より、異なる高さ位置にある導電路部分を接続してい
た。その結果、セラミック基板１の平面形状が大きくな
らざるを得なかった。
【０００６】他方、特開昭６３−１２８１８１号公報に
は、複雑な立体形状を有する基板に導電路を簡単かつ確
実に形成し得る方法が提案されている。ここでは、合成
樹脂の１次成形品の表面を粗し、しかる後メッキされる
部分にパラジウム粉末あるいは金粉末等を付与すること
により触媒性を与え、該触媒性が与えられた部分を露出
させるように１次成形品に基づいて２次成形品を成形
し、しかる後得られた２次成形品をメッキする方法が開
示されている。
は、複雑な立体形状を有する基板に導電路を簡単かつ確
実に形成し得る方法が提案されている。ここでは、合成
樹脂の１次成形品の表面を粗し、しかる後メッキされる
部分にパラジウム粉末あるいは金粉末等を付与すること
により触媒性を与え、該触媒性が与えられた部分を露出
させるように１次成形品に基づいて２次成形品を成形
し、しかる後得られた２次成形品をメッキする方法が開
示されている。
【０００７】特開昭６３−１２８１８１号公報に開示さ
れている方法によれば、三次元的な形状を有する比較的
複雑な基板において、所望の導電路を確実にメッキ法に
より形成することができる。
れている方法によれば、三次元的な形状を有する比較的
複雑な基板において、所望の導電路を確実にメッキ法に
より形成することができる。
【０００８】
【発明が解決しようとする課題】しかしながら、特開昭
６３−１２８１８１号公報では、基板材料が合成樹脂で
構成されており、従って耐熱性の点で難があった。例え
ば、耐熱性に優れた樹脂を用いたとしても、融点は高だ
か２９０〜３００℃程度であるため、十分な耐熱性を発
揮し得る複合回路基板を得ることは困難であった。
６３−１２８１８１号公報では、基板材料が合成樹脂で
構成されており、従って耐熱性の点で難があった。例え
ば、耐熱性に優れた樹脂を用いたとしても、融点は高だ
か２９０〜３００℃程度であるため、十分な耐熱性を発
揮し得る複合回路基板を得ることは困難であった。
【０００９】のみならず、１次成形品と２次成形品との
間の密着強度が十分でなく、従って気密性が要求される
電子部品用パッケージを構成するような用途には利用す
ることができなかった。
間の密着強度が十分でなく、従って気密性が要求される
電子部品用パッケージを構成するような用途には利用す
ることができなかった。
【００１０】本発明の目的は、表面に導電材が付与され
た三次元的な形状を有する電子部品を構成するのに適し
ており、かつ耐熱性及び気密性に優れたセラミック電子
部品を提供することにある。
た三次元的な形状を有する電子部品を構成するのに適し
ており、かつ耐熱性及び気密性に優れたセラミック電子
部品を提供することにある。
【００１１】
【課題を解決するための手段】本発明のセラミック電子
部品は、要メッキ部分がメッキされることを可能とする
触媒的なセラミック材料により構成されており、メッキ
不要部分がメッキ不可能なセラミック材料により構成さ
れたセラミック焼結体と、前記セラミック焼結体の要メ
ッキ部分に無電解メッキにより付与された導電材とを備
えることを特徴とする、セラミック電子部品である。
部品は、要メッキ部分がメッキされることを可能とする
触媒的なセラミック材料により構成されており、メッキ
不要部分がメッキ不可能なセラミック材料により構成さ
れたセラミック焼結体と、前記セラミック焼結体の要メ
ッキ部分に無電解メッキにより付与された導電材とを備
えることを特徴とする、セラミック電子部品である。
【００１２】本発明のセラミック電子部品は、セラミッ
ク材料により構成されたセラミック焼結体を用いている
ため、耐熱性及び気密性に優れる。セラミック焼結体
が、メッキ可能な触媒的なセラミック材料と、メッキ不
可能なセラミック材料とにより構成されており、要メッ
キ部分に導電材がメッキにより付与されているため、セ
ラミック焼結体の立体形状が比較的複雑であっても、無
電解メッキにより導電材が確実に該セラミック焼結体の
所望の部分に形成されている。
ク材料により構成されたセラミック焼結体を用いている
ため、耐熱性及び気密性に優れる。セラミック焼結体
が、メッキ可能な触媒的なセラミック材料と、メッキ不
可能なセラミック材料とにより構成されており、要メッ
キ部分に導電材がメッキにより付与されているため、セ
ラミック焼結体の立体形状が比較的複雑であっても、無
電解メッキにより導電材が確実に該セラミック焼結体の
所望の部分に形成されている。
【００１３】
【発明の実施の形態】以下、本発明の一実施例にかかる
セラミック電子部品の製造方法及び構造を説明すること
により、本発明を明らかにする。
セラミック電子部品の製造方法及び構造を説明すること
により、本発明を明らかにする。
【００１４】本実施例のセラミック電子部品を得るにあ
たって、まず、図３に示すセラミック生成形体１１を用
意する。セラミック生成形体１１は、側方から見た場合
に略Ｌ字状の第１の部分１２と、平板上の第２の部分１
３とを有する。第１の部分１２は、誘電体セラミック粉
末、合成樹脂バインダー及びめっき性を付与するための
触媒を含む組成物を成形することにより構成されてい
る。第２の部分１３は、磁性体セラミック粉末、合成樹
脂バインダー及びめっき性を含む組成物を成形すること
により構成されている。上記第１，第２の部分１２，１
３は、含有されている合成樹脂バインダーの粘着力によ
り図示のように仮接合されている。
たって、まず、図３に示すセラミック生成形体１１を用
意する。セラミック生成形体１１は、側方から見た場合
に略Ｌ字状の第１の部分１２と、平板上の第２の部分１
３とを有する。第１の部分１２は、誘電体セラミック粉
末、合成樹脂バインダー及びめっき性を付与するための
触媒を含む組成物を成形することにより構成されてい
る。第２の部分１３は、磁性体セラミック粉末、合成樹
脂バインダー及びめっき性を含む組成物を成形すること
により構成されている。上記第１，第２の部分１２，１
３は、含有されている合成樹脂バインダーの粘着力によ
り図示のように仮接合されている。
【００１５】なお、第１の部分１２の外表面には、帯状
***部１４ａ，１４ｂ〜１６が、第２の部分１３の上面
には、帯状***部１７が形成されている。なお、帯状隆
起部１７の上面から第２の部分１３の下面に至るように
金属ワイヤ１８が埋め込まれる。帯状***部１４ａは、
第１の部分１２の図示されていない側の側面１２ａ側に
至るように形成されている。
***部１４ａ，１４ｂ〜１６が、第２の部分１３の上面
には、帯状***部１７が形成されている。なお、帯状隆
起部１７の上面から第２の部分１３の下面に至るように
金属ワイヤ１８が埋め込まれる。帯状***部１４ａは、
第１の部分１２の図示されていない側の側面１２ａ側に
至るように形成されている。
【００１６】上記めっき性を付与するための触媒として
は、パラジウムまたは金等の触媒を用いることができ、
それによって第１，第２の部分１２，１３の外表面を無
電解メッキ可能な触媒的表面とすることができる。
は、パラジウムまたは金等の触媒を用いることができ、
それによって第１，第２の部分１２，１３の外表面を無
電解メッキ可能な触媒的表面とすることができる。
【００１７】次に、図３に示したセラミック生成形体１
１を、成形型内に配置し、セラミック粉末及び合成樹脂
バインダーを含む成形材料を流し込み、帯状***部１４
ａ，１４ｂ〜１７の表面が外表面に露出するように成形
する。このようにして得られた２次成形品としてのセラ
ミック生成形体１９を図４に示す。
１を、成形型内に配置し、セラミック粉末及び合成樹脂
バインダーを含む成形材料を流し込み、帯状***部１４
ａ，１４ｂ〜１７の表面が外表面に露出するように成形
する。このようにして得られた２次成形品としてのセラ
ミック生成形体１９を図４に示す。
【００１８】図４において、多点のハッチングを欲して
示した帯状***部１４ａ，１４ｂ〜１７の外表面が該生
成形体１９の外表面に露出されている。そして、帯状隆
起部１４ａ，１４ｂ〜１７の周囲は、２次成形に際し投
入されたセラミック材料により覆われている。２次成形
に際し投入されるセラミック材料は、パラジウムまたは
金等の触媒を含有していない。従って、生成形品１９で
は、外表面の内、帯状***部１４ａ，１４ｂ〜１７の露
出している面のみがメッキ性を有するように構成されて
いる。
示した帯状***部１４ａ，１４ｂ〜１７の外表面が該生
成形体１９の外表面に露出されている。そして、帯状隆
起部１４ａ，１４ｂ〜１７の周囲は、２次成形に際し投
入されたセラミック材料により覆われている。２次成形
に際し投入されるセラミック材料は、パラジウムまたは
金等の触媒を含有していない。従って、生成形品１９で
は、外表面の内、帯状***部１４ａ，１４ｂ〜１７の露
出している面のみがメッキ性を有するように構成されて
いる。
【００１９】次に、セラミック生成形品１９を脱脂し、
しかる後所定の温度で焼成することにより、焼結体を得
る。そして、得られた焼結体に、銅またはニッケル等を
無電解メッキすることにより、図１に示す焼結体２０を
得ることができる。焼結体２０では、図４に示した帯状
***部１４〜１７の露出している部分に、導電材として
の電極２１〜２４が形成されている。なお、第１の部分
１２及び第２の部分１３に形成された電極２１ａ及び電
極２４は、第１の部分１２の図示されていない側の側面
１２ａ側において連ねられて形成されている。
しかる後所定の温度で焼成することにより、焼結体を得
る。そして、得られた焼結体に、銅またはニッケル等を
無電解メッキすることにより、図１に示す焼結体２０を
得ることができる。焼結体２０では、図４に示した帯状
***部１４〜１７の露出している部分に、導電材として
の電極２１〜２４が形成されている。なお、第１の部分
１２及び第２の部分１３に形成された電極２１ａ及び電
極２４は、第１の部分１２の図示されていない側の側面
１２ａ側において連ねられて形成されている。
【００２０】図１から明らかなように、焼結体２０は、
垂直方向に延びる側面２０ａ，２０ｂ，２０ｃを有する
が、該垂直方向に延びる側面２０ａ〜２０ｃ上に無電解
メッキにより電極２１ａ，２１ｂ〜２３が確実に形成さ
れている。これは、上述した帯状***部１４〜１７がメ
ッキ可能な触媒的なセラミック材料で構成されているか
らである。
垂直方向に延びる側面２０ａ，２０ｂ，２０ｃを有する
が、該垂直方向に延びる側面２０ａ〜２０ｃ上に無電解
メッキにより電極２１ａ，２１ｂ〜２３が確実に形成さ
れている。これは、上述した帯状***部１４〜１７がメ
ッキ可能な触媒的なセラミック材料で構成されているか
らである。
【００２１】次に、図５に示すように、上記のようにし
て得た焼結体２０の上面２０ｄ上において、電極２１
ａ，２１ｂにつながるように抵抗体２５を形成する。さ
らに、電極２１ｂ及び電極２２，２３間に、トランジス
タ２６を配置し各電極２１ｂ、２１，２３と接続する。
て得た焼結体２０の上面２０ｄ上において、電極２１
ａ，２１ｂにつながるように抵抗体２５を形成する。さ
らに、電極２１ｂ及び電極２２，２３間に、トランジス
タ２６を配置し各電極２１ｂ、２１，２３と接続する。
【００２２】上記のようにして得られたセラミック電子
部品では、電極２１ａ，２１ｂが、誘電体セラミックス
からなる第１の部分１２の垂直方向に延びる部分を間に
介して側面２０ａ，２０ｂに形成されているため、電極
２１ａ，２１ｂ間でコンデンサが構成されている。従っ
て、図５及び図６に示したセラミック電子部品では、図
７に示す回路が構成される。
部品では、電極２１ａ，２１ｂが、誘電体セラミックス
からなる第１の部分１２の垂直方向に延びる部分を間に
介して側面２０ａ，２０ｂに形成されているため、電極
２１ａ，２１ｂ間でコンデンサが構成されている。従っ
て、図５及び図６に示したセラミック電子部品では、図
７に示す回路が構成される。
【００２３】上記のように、本実施例のセラミック電子
部品では、焼結体２０が複雑な立体形状を有し、かつ垂
直方向に延びる面２０ａ〜２０ｃを有するにも関わら
ず、該垂直方向に延びる面上に電極２１ａ，２１ｂ，２
２，２３が確実に形成されている。従って、上記のよう
な三次元的な回路構成を実現することが可能とされてい
る。しかも、セラミック焼結体２０を用いているため、
耐熱性及び気密性においても優れている。さらに、本実
施例のセラミック電子部品では、誘電体よりなる第１の
部分１２と磁性体よりなる第２の部分１３とを一体化し
てなるため、上述したように基板材料そのものを用いて
コンデンサ及びインダクタンスが構成されているため、
小型でありながら種々の機能を有する電子部品が実現さ
れている。
部品では、焼結体２０が複雑な立体形状を有し、かつ垂
直方向に延びる面２０ａ〜２０ｃを有するにも関わら
ず、該垂直方向に延びる面上に電極２１ａ，２１ｂ，２
２，２３が確実に形成されている。従って、上記のよう
な三次元的な回路構成を実現することが可能とされてい
る。しかも、セラミック焼結体２０を用いているため、
耐熱性及び気密性においても優れている。さらに、本実
施例のセラミック電子部品では、誘電体よりなる第１の
部分１２と磁性体よりなる第２の部分１３とを一体化し
てなるため、上述したように基板材料そのものを用いて
コンデンサ及びインダクタンスが構成されているため、
小型でありながら種々の機能を有する電子部品が実現さ
れている。
【００２４】なお、上記実施例では、無電解メッキによ
り電極が形成されている部分をメッキ可能な触媒的な表
面とするために、セラミック生成形品１１を得るにあた
って金やパラジウム等の触媒をセラミック材料に混入し
て生成形品１１を得ていたが、この方法に代えて、触媒
を混入していないセラミック材料を用いて生成形品１１
を得、しかる後帯状***部１４ａ，１４ｂ，１５〜１７
の最終的に電極が形成される外表面部分に金やパラジウ
ム等の触媒を付与することにより、要メッキ部分を触媒
化してもよい。
り電極が形成されている部分をメッキ可能な触媒的な表
面とするために、セラミック生成形品１１を得るにあた
って金やパラジウム等の触媒をセラミック材料に混入し
て生成形品１１を得ていたが、この方法に代えて、触媒
を混入していないセラミック材料を用いて生成形品１１
を得、しかる後帯状***部１４ａ，１４ｂ，１５〜１７
の最終的に電極が形成される外表面部分に金やパラジウ
ム等の触媒を付与することにより、要メッキ部分を触媒
化してもよい。
【００２５】
【発明の効果】本発明では、要メッキ部分がメッキされ
ることを可能とする触媒的セラミック材料により構成さ
れており、メッキ不要部分メッキ不可能なセラミック材
料により構成されたセラミック焼結体が用いられてい
る。従って、焼結体として複雑な三次元的形状を有する
ものを用いる場合であっても、メッキの必要な部分に確
実に無電解メッキ法により導電材を付与することができ
る。
ることを可能とする触媒的セラミック材料により構成さ
れており、メッキ不要部分メッキ不可能なセラミック材
料により構成されたセラミック焼結体が用いられてい
る。従って、焼結体として複雑な三次元的形状を有する
ものを用いる場合であっても、メッキの必要な部分に確
実に無電解メッキ法により導電材を付与することができ
る。
【００２６】また、セラミック焼結体を用いて構成され
ているため、本発明のセラミック電子部品は、耐熱性及
び気密性においても優れた特性を示す。従って、高温下
で使用される電子部品や気密性の要求される電子部品パ
ッケージに最適なセラミック電子部品を提供することが
できる。
ているため、本発明のセラミック電子部品は、耐熱性及
び気密性においても優れた特性を示す。従って、高温下
で使用される電子部品や気密性の要求される電子部品パ
ッケージに最適なセラミック電子部品を提供することが
できる。
【図１】本発明の一実施例において焼結体表面に電極が
形成された状態を示す斜視図。
形成された状態を示す斜視図。
【図２】従来のセラミック基板の一例をを示す斜視図。
【図３】実施例のセラミック電子部品を得るにあたり用
意されるセラミック生成形品を示す斜視図。
意されるセラミック生成形品を示す斜視図。
【図４】実施例のセラミック電子部品を得るにあたり用
意される２次成形品としてのセラミック生成形品を示す
斜視図。
意される２次成形品としてのセラミック生成形品を示す
斜視図。
【図５】実施例のセラミック電子部品を示す斜視図。
【図６】実施例のセラミック電子部品の側面図。
【図７】実施例のセラミック電子部品の回路構成を示す
図。
図。
２０…焼結体 ２１ａ，２１ｂ，２２，２３，２４…導電材としての電
極
極
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年６月１８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】本発明のセラミック電子部品は、セラミッ
ク材料により構成されたセラミック焼結体を用いている
ため、耐熱性及び気密性に優れる。セラミック焼結体
が、メッキ可能な触媒的なセラミック材料と、メッキ不
可能なセラミック材料とにより構成されており、要メッ
キ部分に導電材がメッキにより付与されているため、セ
ラミック焼結体の立体形状が比較的複雑であっても、無
電解メッキにより導電材が確実に該セラミック焼結体の
所望の部分に形成されている。また、本発明の特定的な
局面によれば、上記導電路は、電子回路を構成するよう
に形成される。この場合の電子回路としては、コンデン
サ、インダクタンスなどの単一の電子部品として機能す
るものであってもよく、複数の電子部品素子が接続され
た機能を有するように構成されているものであってもよ
い。また、本発明の別の特定的な局面では、上記導電路
に電気的に接続されるように、さらに他の電子部品が取
り付けられる。さらに、本発明の他の特定的な局面で
は、上記セラミック材料は誘電体セラミックスにより構
成される。
ク材料により構成されたセラミック焼結体を用いている
ため、耐熱性及び気密性に優れる。セラミック焼結体
が、メッキ可能な触媒的なセラミック材料と、メッキ不
可能なセラミック材料とにより構成されており、要メッ
キ部分に導電材がメッキにより付与されているため、セ
ラミック焼結体の立体形状が比較的複雑であっても、無
電解メッキにより導電材が確実に該セラミック焼結体の
所望の部分に形成されている。また、本発明の特定的な
局面によれば、上記導電路は、電子回路を構成するよう
に形成される。この場合の電子回路としては、コンデン
サ、インダクタンスなどの単一の電子部品として機能す
るものであってもよく、複数の電子部品素子が接続され
た機能を有するように構成されているものであってもよ
い。また、本発明の別の特定的な局面では、上記導電路
に電気的に接続されるように、さらに他の電子部品が取
り付けられる。さらに、本発明の他の特定的な局面で
は、上記セラミック材料は誘電体セラミックスにより構
成される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】次に、図５に示すように、上記のようにし
て得た焼結体２０の上面２０ｄ上において、電極２１
ａ，２１ｂにつながるように電子部品素子として抵抗体
２５を形成する。さらに、電極２１ｂ及び電極２２，２
３間に、電子部品素子としてトランジスタ２６を配置し
各電極２１ｂ、２１，２３と接続する。
て得た焼結体２０の上面２０ｄ上において、電極２１
ａ，２１ｂにつながるように電子部品素子として抵抗体
２５を形成する。さらに、電極２１ｂ及び電極２２，２
３間に、電子部品素子としてトランジスタ２６を配置し
各電極２１ｂ、２１，２３と接続する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】また、セラミック焼結体を用いて構成され
ているため、本発明のセラミック電子部品は、耐熱性及
び気密性においても優れた特性を示す。従って、高温下
で使用される電子部品や気密性の要求される電子部品パ
ッケージに最適なセラミック電子部品を提供することが
できる。さらに、上記導電路について、電子回路を構成
するように該導電路を形成した場合には、本発明にかか
るセラミック電子部品において種々の電子部品素子の機
能や電子部品素子を接続した場合に得られる機能を発揮
させることができる。また、請求項３に記載のように、
上記導電路に電気的に接続されるように他の電子部品素
子を取り付けることにより、より一層様々な機能を実現
し得るセラミック電子部品とすることができる。また、
セラミック材料として、請求項４に記載のように、誘電
体セラミックスを用いた場合には、セラミックスの誘電
性を利用してコンデンサなどの電子部品としての機能を
本発明にかかるセラミック電子部品に容易に持たせるこ
とが可能となる。
ているため、本発明のセラミック電子部品は、耐熱性及
び気密性においても優れた特性を示す。従って、高温下
で使用される電子部品や気密性の要求される電子部品パ
ッケージに最適なセラミック電子部品を提供することが
できる。さらに、上記導電路について、電子回路を構成
するように該導電路を形成した場合には、本発明にかか
るセラミック電子部品において種々の電子部品素子の機
能や電子部品素子を接続した場合に得られる機能を発揮
させることができる。また、請求項３に記載のように、
上記導電路に電気的に接続されるように他の電子部品素
子を取り付けることにより、より一層様々な機能を実現
し得るセラミック電子部品とすることができる。また、
セラミック材料として、請求項４に記載のように、誘電
体セラミックスを用いた場合には、セラミックスの誘電
性を利用してコンデンサなどの電子部品としての機能を
本発明にかかるセラミック電子部品に容易に持たせるこ
とが可能となる。
Claims (1)
- 【請求項１】 要メッキ部分がメッキをされることを可
能とする触媒的なセラミック材料により構成されてお
り、メッキ不要部分がメッキ不可能なセラミック材料に
より構成されたセラミック焼結体と、前記セラミック焼
結体の要メッキ部分に無電解メッキにより付与された導
電材とを備えることを特徴とする、セラミック電子部
品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14205897A JP2959524B2 (ja) | 1997-05-30 | 1997-05-30 | セラミック電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14205897A JP2959524B2 (ja) | 1997-05-30 | 1997-05-30 | セラミック電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1074665A true JPH1074665A (ja) | 1998-03-17 |
| JP2959524B2 JP2959524B2 (ja) | 1999-10-06 |
Family
ID=15306446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14205897A Expired - Fee Related JP2959524B2 (ja) | 1997-05-30 | 1997-05-30 | セラミック電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2959524B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6292139B1 (en) | 1998-04-15 | 2001-09-18 | Murata Manufacturing Co., Ltd. | Electronic part and a method of manufacturing the same |
-
1997
- 1997-05-30 JP JP14205897A patent/JP2959524B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6292139B1 (en) | 1998-04-15 | 2001-09-18 | Murata Manufacturing Co., Ltd. | Electronic part and a method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2959524B2 (ja) | 1999-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3991463A (en) | Method of forming an interconnector | |
| US5111363A (en) | Mount for electronic parts | |
| US5611129A (en) | Method of making a packaged piezoelectric oscillator | |
| JPH11297532A (ja) | 電子部品及びその製造方法 | |
| GB2026234A (en) | Circuit element package having lead patterns | |
| JP2959524B2 (ja) | セラミック電子部品 | |
| CN111696946A (zh) | 半导体封装、半导体器件以及用于制造半导体器件的方法 | |
| JPH0555529U (ja) | セラミック電子部品 | |
| JPH08115804A (ja) | 表面実装型セラミック電子部品とその製造方法 | |
| JPH11238838A (ja) | 混成集積回路装置 | |
| JPS59182545A (ja) | 混成集積回路 | |
| JPS63172486A (ja) | 可撓性印刷回路及びその製造方法 | |
| JP2690666B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH1116760A (ja) | 電子部品の外部電極形成方法 | |
| JPS5937854B2 (ja) | チップ型電子部品の製造法 | |
| GB2149970A (en) | Decoupling capacitor and method of manufacture thereof | |
| JP4587590B2 (ja) | セラミック基材と導体ピンとの接合構造 | |
| JP2000332396A (ja) | 電子部品の取付構造 | |
| JPH0445273Y2 (ja) | ||
| JP2537893B2 (ja) | 電子回路基板の製造方法 | |
| JP2000068103A (ja) | チップ型電子部品 | |
| JP2851740B2 (ja) | 電子部品収納用パッケージ | |
| JPH05275552A (ja) | 電子部品収納用パッケージ | |
| KR100517477B1 (ko) | 전자부품용 패키지 | |
| JP2839308B2 (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |