JPH1070080A - 気相成長用シリコン単結晶基板の製造方法 - Google Patents
気相成長用シリコン単結晶基板の製造方法Info
- Publication number
- JPH1070080A JPH1070080A JP8225517A JP22551796A JPH1070080A JP H1070080 A JPH1070080 A JP H1070080A JP 8225517 A JP8225517 A JP 8225517A JP 22551796 A JP22551796 A JP 22551796A JP H1070080 A JPH1070080 A JP H1070080A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon single
- crystal substrate
- main surface
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 113
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 78
- 239000010703 silicon Substances 0.000 title claims abstract description 78
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 77
- 239000013078 crystal Substances 0.000 title claims abstract description 75
- 238000001947 vapour-phase growth Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000005498 polishing Methods 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 239000002019 doping agent Substances 0.000 claims description 12
- 239000006061 abrasive grain Substances 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- 238000003825 pressing Methods 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000002245 particle Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000012071 phase Substances 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 abstract description 4
- 239000007789 gas Substances 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H01L21/205—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 オートドープの影響がなく、しかも、ノジュ
ールの発生を効果的に防止できるシリコン単結晶基板の
製造方法を提供する。 【解決手段】 周辺部が面取りされたシリコン単結晶基
板にＣＶＤ膜を形成し、前記基板の主表面にエピタキシ
ャル層を気相成長するにあたり、該エピタキシャル層の
形成前にＣＶＤ膜のうちシリコン単結晶基板の主表面側
に回り込んだ部分をテープ研磨によって除去するように
したことを特徴とするものである。
ールの発生を効果的に防止できるシリコン単結晶基板の
製造方法を提供する。 【解決手段】 周辺部が面取りされたシリコン単結晶基
板にＣＶＤ膜を形成し、前記基板の主表面にエピタキシ
ャル層を気相成長するにあたり、該エピタキシャル層の
形成前にＣＶＤ膜のうちシリコン単結晶基板の主表面側
に回り込んだ部分をテープ研磨によって除去するように
したことを特徴とするものである。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン単結晶基
板の製造方法に関するもので、さらに詳しくは、エピタ
キシャル層を気相成長させるために用いられるシリコン
単結晶基板の製造方法に関するものである。
板の製造方法に関するもので、さらに詳しくは、エピタ
キシャル層を気相成長させるために用いられるシリコン
単結晶基板の製造方法に関するものである。
【０００２】
【従来の技術】シリコン単結晶基板（以下、単に「基
板」ということがある。）は、ドーパントとして、アク
セプタとなるＢ、あるいはドナーとなるＰ、Ａｓまたは
Ｓｂを添加された基板をスライシング、エッチングおよ
びポリッシングすることにより製造される。ＭＯＳＬＳ
Ｉ素子のラッチアップやα線ソフトエラーの対策として
エピタキシャルウェーハを使用することが有効である
が、このエピタキシャルウェーハは、７×１０18atoms
／cm3程度に高濃度のドーパントを添加したシリコン単
結晶基板上に１×１０15atoms／cm3程度に低濃度のドー
パントを添加したエピタキシャル層を気相成長して形成
される。ところで、エピタキシャルウェーハを製造する
ために、シリコン単結晶基板を水素雰囲気中で高温に加
熱して気相成長を行うと、主に基板の裏面が水素により
エッチングされて、基板に高濃度に添加されたドーパン
トが気相中に放出される。気相中に放出されたドーパン
トは、気相成長中のエピタキシャル層に再度取り込まれ
て、いわゆるオートドーピング現象を引き起こし、エピ
タキシャル層内のドーパント濃度を不均一化する。そこ
で、従来、このオートドーピング現象を抑制するため
に、シリコン単結晶基板の裏面に二酸化珪素や窒化珪素
からなる保護膜を形成し、基板が水素によりエッチング
されることを防止していた。
板」ということがある。）は、ドーパントとして、アク
セプタとなるＢ、あるいはドナーとなるＰ、Ａｓまたは
Ｓｂを添加された基板をスライシング、エッチングおよ
びポリッシングすることにより製造される。ＭＯＳＬＳ
Ｉ素子のラッチアップやα線ソフトエラーの対策として
エピタキシャルウェーハを使用することが有効である
が、このエピタキシャルウェーハは、７×１０18atoms
／cm3程度に高濃度のドーパントを添加したシリコン単
結晶基板上に１×１０15atoms／cm3程度に低濃度のドー
パントを添加したエピタキシャル層を気相成長して形成
される。ところで、エピタキシャルウェーハを製造する
ために、シリコン単結晶基板を水素雰囲気中で高温に加
熱して気相成長を行うと、主に基板の裏面が水素により
エッチングされて、基板に高濃度に添加されたドーパン
トが気相中に放出される。気相中に放出されたドーパン
トは、気相成長中のエピタキシャル層に再度取り込まれ
て、いわゆるオートドーピング現象を引き起こし、エピ
タキシャル層内のドーパント濃度を不均一化する。そこ
で、従来、このオートドーピング現象を抑制するため
に、シリコン単結晶基板の裏面に二酸化珪素や窒化珪素
からなる保護膜を形成し、基板が水素によりエッチング
されることを防止していた。
【０００３】ところが、シリコン単結晶基板の裏面上
に、図４に示すような装置２０を用いてＣＶＤ法（化学
気相成長法）で前記保護膜を形成させようとすると、図
５に示すように基板１０の主表面側にも原料ガスが回り
込んでＣＶＤ膜１１が成長する。基板１０の主表面側に
回り込んで成長したＣＶＤ膜１１は、その後の鏡面研磨
工程により、主表面上に成長した部分を除去することが
できるが、側面上のＣＶＤ膜が残存してしまう。図４に
おいて、装置２０は連続処理型のＣＶＤ装置であり、符
号２１は基板保持台、符号２２は加熱手段、符号２３は
原料ガス供給手段を意味する。ＣＶＤ膜１１がシリコン
単結晶基板１０の主表面側の側面に付着していると、気
相成長時にその側面上に多孔質のＣＶＤ膜を通してノジ
ュールと呼ばれる塊粒状の多結晶シリコン１５が異常成
長する（図６）。ノジュールは、搬送中にエピタキシャ
ルウェーハから剥離してパーティクルを発生させたり、
クラウン１６と呼ばれる基板の周辺に発生する異常成長
を引き起こす原因となる。
に、図４に示すような装置２０を用いてＣＶＤ法（化学
気相成長法）で前記保護膜を形成させようとすると、図
５に示すように基板１０の主表面側にも原料ガスが回り
込んでＣＶＤ膜１１が成長する。基板１０の主表面側に
回り込んで成長したＣＶＤ膜１１は、その後の鏡面研磨
工程により、主表面上に成長した部分を除去することが
できるが、側面上のＣＶＤ膜が残存してしまう。図４に
おいて、装置２０は連続処理型のＣＶＤ装置であり、符
号２１は基板保持台、符号２２は加熱手段、符号２３は
原料ガス供給手段を意味する。ＣＶＤ膜１１がシリコン
単結晶基板１０の主表面側の側面に付着していると、気
相成長時にその側面上に多孔質のＣＶＤ膜を通してノジ
ュールと呼ばれる塊粒状の多結晶シリコン１５が異常成
長する（図６）。ノジュールは、搬送中にエピタキシャ
ルウェーハから剥離してパーティクルを発生させたり、
クラウン１６と呼ばれる基板の周辺に発生する異常成長
を引き起こす原因となる。
【０００４】そこで、例えば、特開昭62-128520号公報
に示されるように、化学エッチング法もしくは機械研磨
法を用いて、シリコン単結晶基板の側面全体にわたって
保護膜を除去していた（図７）。この場合、化学エッチ
ング法によるものでは、エッチング液をしみ込ませた布
を基板の周面及び周縁部に押し当てて保護膜の除去を行
っているが、布の押し当て具合により、保護膜を除去し
た領域と残存領域の境界が大きく波打ってしまい、気相
成長時に発生するオートドーピングの量が局部的に異な
るので、ドーパント濃度分布が不均一なエピタキシャル
層が形成されてしまう。一方、機械研磨法によるもので
は、研削用砥石であるポリッシング砥石１５を押し当て
て研磨を行っているが、加工歪みが強く残るためエピタ
キシャル層が成長する際に積層欠陥やスリップの発生す
る原因となるので、アルカリエッチをその後に十分行う
ことが必須となる。
に示されるように、化学エッチング法もしくは機械研磨
法を用いて、シリコン単結晶基板の側面全体にわたって
保護膜を除去していた（図７）。この場合、化学エッチ
ング法によるものでは、エッチング液をしみ込ませた布
を基板の周面及び周縁部に押し当てて保護膜の除去を行
っているが、布の押し当て具合により、保護膜を除去し
た領域と残存領域の境界が大きく波打ってしまい、気相
成長時に発生するオートドーピングの量が局部的に異な
るので、ドーパント濃度分布が不均一なエピタキシャル
層が形成されてしまう。一方、機械研磨法によるもので
は、研削用砥石であるポリッシング砥石１５を押し当て
て研磨を行っているが、加工歪みが強く残るためエピタ
キシャル層が成長する際に積層欠陥やスリップの発生す
る原因となるので、アルカリエッチをその後に十分行う
ことが必須となる。
【０００５】
【発明が解決しようとする課題】近年、スイッチング電
源用パワーＭＯＳＦＥＴに用いられるシリコンウェーハ
として、高濃度に砒素を添加した基板上にエピタキシャ
ル層を形成したものを使用することにより、オン抵抗を
下げるようになってきた。ところが、基板に添加される
砒素の濃度が高くなるにしたがい、オートドーピングの
量が非常に大きくなり、基板の裏面のみならず基板の側
面から発生するオートドーピングも無視できなくなって
きた。
源用パワーＭＯＳＦＥＴに用いられるシリコンウェーハ
として、高濃度に砒素を添加した基板上にエピタキシャ
ル層を形成したものを使用することにより、オン抵抗を
下げるようになってきた。ところが、基板に添加される
砒素の濃度が高くなるにしたがい、オートドーピングの
量が非常に大きくなり、基板の裏面のみならず基板の側
面から発生するオートドーピングも無視できなくなって
きた。
【０００６】本発明は、かかる問題点に鑑みなされたも
ので、オートドープの影響を抑制し、しかも、ノジュー
ルの発生を効果的に防止でき、しかも、ＣＶＤ膜を除去
した領域と残存領域の境界を制御することが容易にでき
る簡便な気相成長用シリコン単結晶基板の製造方法を提
供することを目的としている。
ので、オートドープの影響を抑制し、しかも、ノジュー
ルの発生を効果的に防止でき、しかも、ＣＶＤ膜を除去
した領域と残存領域の境界を制御することが容易にでき
る簡便な気相成長用シリコン単結晶基板の製造方法を提
供することを目的としている。
【０００７】
【課題を解決するための手段】請求項１記載の気相成長
用シリコン単結晶基板の製造方法は、シリコン単結晶基
板の裏面上および側面上にＣＶＤ膜を成長する工程と、
前記側面上に成長した前記ＣＶＤ膜のうち前記シリコン
単結晶基板の主表面側に回り込んだ部分をテープ研磨に
より除去する工程と、シリコン単結晶基板の主表面を鏡
面研磨する工程とを有することを特徴とするものであ
る。
用シリコン単結晶基板の製造方法は、シリコン単結晶基
板の裏面上および側面上にＣＶＤ膜を成長する工程と、
前記側面上に成長した前記ＣＶＤ膜のうち前記シリコン
単結晶基板の主表面側に回り込んだ部分をテープ研磨に
より除去する工程と、シリコン単結晶基板の主表面を鏡
面研磨する工程とを有することを特徴とするものであ
る。
【０００８】請求項２記載の気相成長用シリコン単結晶
基板の製造方法は、請求項１記載の気相成長用シリコン
単結晶基板の製造方法において、前記テープ研磨は、表
面に粒子直径が３〜９μｍの固定砥粒が担持されたテー
プを前記側面に押し当てながら、前記シリコン単結晶基
板を５００〜９００ｒｐｍで回転させることにより行う
ことを特徴とするものである。
基板の製造方法は、請求項１記載の気相成長用シリコン
単結晶基板の製造方法において、前記テープ研磨は、表
面に粒子直径が３〜９μｍの固定砥粒が担持されたテー
プを前記側面に押し当てながら、前記シリコン単結晶基
板を５００〜９００ｒｐｍで回転させることにより行う
ことを特徴とするものである。
【０００９】請求項３記載の気相成長用シリコン単結晶
基板の製造方法は、請求項１または請求項２記載の気相
成長用シリコン単結晶基板の製造方法において、前記シ
リコン単結晶基板は、ドーパントとして１×１０19〜
１．９×１０21atoms／cm3の砒素を添加したものである
ことを特徴とするものである。
基板の製造方法は、請求項１または請求項２記載の気相
成長用シリコン単結晶基板の製造方法において、前記シ
リコン単結晶基板は、ドーパントとして１×１０19〜
１．９×１０21atoms／cm3の砒素を添加したものである
ことを特徴とするものである。
【００１０】請求項４記載の気相成長用シリコン単結晶
基板の製造方法は、請求項１〜３いずれかに記載の気相
成長用シリコン単結晶基板の製造方法において、前記側
面が主表面面取り部と外周部と裏面面取り部からなり、
前記主表面面取り部上に回り込んで成長した前記ＣＶＤ
膜のみを前記テープ研磨により除去することを特徴とす
る。
基板の製造方法は、請求項１〜３いずれかに記載の気相
成長用シリコン単結晶基板の製造方法において、前記側
面が主表面面取り部と外周部と裏面面取り部からなり、
前記主表面面取り部上に回り込んで成長した前記ＣＶＤ
膜のみを前記テープ研磨により除去することを特徴とす
る。
【００１１】請求項５記載の気相成長用シリコン単結晶
基板の製造方法は、請求項１〜３いずれかに記載の気相
成長用シリコン単結晶基板の製造方法において、前記側
面が主表面面取り部と外周部と裏面面取り部からなり、
前記外周部上および前記主表面面取り部上に回り込んで
成長した前記ＣＶＤ膜を前記テープ研磨により除去する
ことを特徴とするものである。
基板の製造方法は、請求項１〜３いずれかに記載の気相
成長用シリコン単結晶基板の製造方法において、前記側
面が主表面面取り部と外周部と裏面面取り部からなり、
前記外周部上および前記主表面面取り部上に回り込んで
成長した前記ＣＶＤ膜を前記テープ研磨により除去する
ことを特徴とするものである。
【００１２】請求項６記載の気相成長用シリコン単結晶
基板の製造方法は、請求項１〜３いずれかに記載の気相
成長用シリコン単結晶基板の製造方法において、前記側
面が弧状に形成され、該側面の主表面側に回り込んで成
長した前記ＣＶＤ膜のみを前記テープ研磨により除去す
ることを特徴とするものである。
基板の製造方法は、請求項１〜３いずれかに記載の気相
成長用シリコン単結晶基板の製造方法において、前記側
面が弧状に形成され、該側面の主表面側に回り込んで成
長した前記ＣＶＤ膜のみを前記テープ研磨により除去す
ることを特徴とするものである。
【００１３】請求項７記載の気相成長用シリコン単結晶
基板の製造方法は、請求項１〜６いずれかに記載の気相
成長用シリコン単結晶基板の製造方法において、前記Ｃ
ＶＤ膜が酸化珪素または窒化珪素であることを特徴とす
るものである。
基板の製造方法は、請求項１〜６いずれかに記載の気相
成長用シリコン単結晶基板の製造方法において、前記Ｃ
ＶＤ膜が酸化珪素または窒化珪素であることを特徴とす
るものである。
【００１４】請求項８記載の気相成長用シリコン単結晶
基板の製造方法は、側面が主表面面取り部と外周部と裏
面面取り部からなるシリコン単結晶基板の裏面上および
前記側面上に、ＣＶＤ法を用いて二酸化珪素膜を成長す
る工程と、表面に固定砥粒が担持されたテープを前記主
表面面取り部または前記外周部に押し当てながら前記シ
リコン単結晶基板を回転させてテープ研磨を行うことに
より、主表面側に回り込んで成長した前記二酸化珪素膜
を除去する工程と、前記シリコン単結晶基板の主表面を
鏡面研磨する工程とを有することを特徴とするものであ
る。
基板の製造方法は、側面が主表面面取り部と外周部と裏
面面取り部からなるシリコン単結晶基板の裏面上および
前記側面上に、ＣＶＤ法を用いて二酸化珪素膜を成長す
る工程と、表面に固定砥粒が担持されたテープを前記主
表面面取り部または前記外周部に押し当てながら前記シ
リコン単結晶基板を回転させてテープ研磨を行うことに
より、主表面側に回り込んで成長した前記二酸化珪素膜
を除去する工程と、前記シリコン単結晶基板の主表面を
鏡面研磨する工程とを有することを特徴とするものであ
る。
【００１５】上記した手段により、シリコン単結晶基板
の主表面側に回り込んだＣＶＤ膜を確実に除去すること
ができる一方で、その他の部分のＣＶＤ膜を確実に残す
ことができるので、エピタキシャル層の形成時に基板の
裏面及び側面からのオートドープの発生が抑制され、か
つ、ノジュールのない気相成長用シリコン単結晶基板の
実現が図れることになる。また、上記した手段によれ
ば、ＣＶＤ膜を除去した領域と残存領域の境界を制御す
ることが容易である。さらに、一工程で、加工歪みのな
い側面を形成することができ、工程時間の短縮化を図る
ことができる。
の主表面側に回り込んだＣＶＤ膜を確実に除去すること
ができる一方で、その他の部分のＣＶＤ膜を確実に残す
ことができるので、エピタキシャル層の形成時に基板の
裏面及び側面からのオートドープの発生が抑制され、か
つ、ノジュールのない気相成長用シリコン単結晶基板の
実現が図れることになる。また、上記した手段によれ
ば、ＣＶＤ膜を除去した領域と残存領域の境界を制御す
ることが容易である。さらに、一工程で、加工歪みのな
い側面を形成することができ、工程時間の短縮化を図る
ことができる。
【００１６】
【発明の実施の形態】以下、本発明の一実施形態の気相
成長用シリコン単結晶基板の製造方法について図１〜図
４を用いて説明するが、その前に、本製造方法に使用さ
れるテープ研磨機を図３に基づいて説明する。
成長用シリコン単結晶基板の製造方法について図１〜図
４を用いて説明するが、その前に、本製造方法に使用さ
れるテープ研磨機を図３に基づいて説明する。
【００１７】このテープ研磨機１は、砥粒を担持するテ
ープＴが外周に巻回された回転ドラム２と、この回転ド
ラム２を回転させるドラム用モータ３と、シリコン単結
晶基板１０を吸着するウェーハ吸着盤４を有しシリコン
単結晶基板１０の周辺部をテープＴに当接させることが
できる基板保持機構５とを備えている。そして、基板保
持機構５は、吸着盤４を回転させる吸着盤用モータ６
と、吸着盤４および吸着盤用モータ６を支持する支持部
材７と、この支持部材７をシリコン単結晶基板１０の主
面に平行な傾動用軸線（同図に１点鎖線で示す）を中心
に回動させて回転ドラム２に対するシリコン単結晶基板
１０の傾き角を変えるウェーハ傾動手段８と、支持部材
７を旋回用軸７ａを中心に旋回させて回転ドラム２に巻
回されたテープＴに対してシリコン単結晶基板１０を接
離させる旋回手段９を有している。なお、回転ドラム２
内にはテープ用の繰出し用リールと巻取り用リールとが
設置され、このうち巻取り用リールはモータ３ａによっ
て回転駆動されるようになっている。
ープＴが外周に巻回された回転ドラム２と、この回転ド
ラム２を回転させるドラム用モータ３と、シリコン単結
晶基板１０を吸着するウェーハ吸着盤４を有しシリコン
単結晶基板１０の周辺部をテープＴに当接させることが
できる基板保持機構５とを備えている。そして、基板保
持機構５は、吸着盤４を回転させる吸着盤用モータ６
と、吸着盤４および吸着盤用モータ６を支持する支持部
材７と、この支持部材７をシリコン単結晶基板１０の主
面に平行な傾動用軸線（同図に１点鎖線で示す）を中心
に回動させて回転ドラム２に対するシリコン単結晶基板
１０の傾き角を変えるウェーハ傾動手段８と、支持部材
７を旋回用軸７ａを中心に旋回させて回転ドラム２に巻
回されたテープＴに対してシリコン単結晶基板１０を接
離させる旋回手段９を有している。なお、回転ドラム２
内にはテープ用の繰出し用リールと巻取り用リールとが
設置され、このうち巻取り用リールはモータ３ａによっ
て回転駆動されるようになっている。
【００１８】この研磨装置１によれば、旋回手段９によ
り旋回用軸７ａを中心に支持部材７を旋回させることに
よって、シリコン単結晶基板１０の周辺部がテープＴに
押し当てられ、ウェーハ傾動手段８により、所定の軸線
を中心に支持部材７をある回転角の範囲内で往復回転さ
せることによって、回転ドラム２に対するシリコン単結
晶基板１０の傾き角が変えられる。この結果、シリコン
単結晶基板１０の周辺部（側面）の任意部分を研磨する
ことが可能である。
り旋回用軸７ａを中心に支持部材７を旋回させることに
よって、シリコン単結晶基板１０の周辺部がテープＴに
押し当てられ、ウェーハ傾動手段８により、所定の軸線
を中心に支持部材７をある回転角の範囲内で往復回転さ
せることによって、回転ドラム２に対するシリコン単結
晶基板１０の傾き角が変えられる。この結果、シリコン
単結晶基板１０の周辺部（側面）の任意部分を研磨する
ことが可能である。
【００１９】次に、気相成長用シリコン単結晶基板の製
造方法について主に図１を用いて説明する。まず、ドー
パントとして、約３×１０19atoms／cm3の砒素が添加さ
れたｎ型で直径１２５ｍｍ、主表面の面方位が（１０
０）のシリコン単結晶基板１０をラッピング処理済みの
状態で準備する。スイッチング電源用パワーＭＯＳＦＥ
Ｔに用いられるシリコンウェーハを製造するための基板
に添加するドーパント濃度としては、１×１０19〜１．
９×１０21atoms／cm3の範囲が好ましい。オン抵抗を十
分に低くするためには１×１０19atoms／cm3以上のドー
パント濃度が必要であるが、砒素を１．９×１０21atom
s／cm3以上シリコン単結晶中に添加することはできない
からである。
造方法について主に図１を用いて説明する。まず、ドー
パントとして、約３×１０19atoms／cm3の砒素が添加さ
れたｎ型で直径１２５ｍｍ、主表面の面方位が（１０
０）のシリコン単結晶基板１０をラッピング処理済みの
状態で準備する。スイッチング電源用パワーＭＯＳＦＥ
Ｔに用いられるシリコンウェーハを製造するための基板
に添加するドーパント濃度としては、１×１０19〜１．
９×１０21atoms／cm3の範囲が好ましい。オン抵抗を十
分に低くするためには１×１０19atoms／cm3以上のドー
パント濃度が必要であるが、砒素を１．９×１０21atom
s／cm3以上シリコン単結晶中に添加することはできない
からである。
【００２０】次に、準備したラッピング処理済みのシリ
コン単結晶基板１０について、その側面を面取り加工し
て、主表面面取り部１０ａと外周部１０ｃと裏面面取り
部１０ｂを形成する。面取り部の形状は、必要に応じ
て、例えば図２に示すような弧状に形成することもでき
る。また、面取り加工は、ラッピング処理の前に行って
も良い。
コン単結晶基板１０について、その側面を面取り加工し
て、主表面面取り部１０ａと外周部１０ｃと裏面面取り
部１０ｂを形成する。面取り部の形状は、必要に応じ
て、例えば図２に示すような弧状に形成することもでき
る。また、面取り加工は、ラッピング処理の前に行って
も良い。
【００２１】面取り加工した基板１０に、さらに、加工
歪を除去するための化学エッチング処理を施した後に、
基板１０を例えば図４に示すＣＶＤ装置で処理して、該
基板１０の裏面上および側面上に、オートドープを防止
するための酸化膜あるいは窒化膜のＣＶＤ膜１１を形成
する。本実施例で用いたＣＶＤ装置は図４に示す連続処
理型であり、左側から投入された基板１０が基板保持台
２１に載置されたまま右側に移動するにつれて、３００
〜５００℃に基板１０を加熱手段２２により加熱すると
ともに原料ガスを吹き付けて、基板１０上に５００ｎｍ
の厚さのＣＶＤ膜１１を形成する。原料ガスとしてモノ
シラン（ＳｉＨ4）を用い、酸素と反応させると、ＣＶ
Ｄ膜１１として二酸化珪素（ＳｉＯ2）が成長する。本
実施例で用いたＣＶＤ装置以外の型としては、横型、縦
型、拡散炉型などがあり、０．１〜１０Ｔｏｒｒの減圧
下、７００〜９００℃の温度で加熱しながら、原料ガス
としてモノシラン（ＳｉＨ4）とアンモニア（ＮＨ3）を
供給すると、ＣＶＤ膜１１として窒化珪素（Ｓｉ3Ｎ4）
が成長する。
歪を除去するための化学エッチング処理を施した後に、
基板１０を例えば図４に示すＣＶＤ装置で処理して、該
基板１０の裏面上および側面上に、オートドープを防止
するための酸化膜あるいは窒化膜のＣＶＤ膜１１を形成
する。本実施例で用いたＣＶＤ装置は図４に示す連続処
理型であり、左側から投入された基板１０が基板保持台
２１に載置されたまま右側に移動するにつれて、３００
〜５００℃に基板１０を加熱手段２２により加熱すると
ともに原料ガスを吹き付けて、基板１０上に５００ｎｍ
の厚さのＣＶＤ膜１１を形成する。原料ガスとしてモノ
シラン（ＳｉＨ4）を用い、酸素と反応させると、ＣＶ
Ｄ膜１１として二酸化珪素（ＳｉＯ2）が成長する。本
実施例で用いたＣＶＤ装置以外の型としては、横型、縦
型、拡散炉型などがあり、０．１〜１０Ｔｏｒｒの減圧
下、７００〜９００℃の温度で加熱しながら、原料ガス
としてモノシラン（ＳｉＨ4）とアンモニア（ＮＨ3）を
供給すると、ＣＶＤ膜１１として窒化珪素（Ｓｉ3Ｎ4）
が成長する。
【００２２】面取り加工した基板１０にＣＶＤ膜１１を
成長させると、原料ガスは基板１０の裏面上のみなら
ず、基板１０の面取り部と基板保持台２１の間に形成さ
れた隙間にも回り込んで面取り部の主表面側に達するの
で、ＣＶＤ膜１１は面取り部の主表面側１０ａにも回り
込んで成長する。この状態が図１（ａ）に示されてい
る。
成長させると、原料ガスは基板１０の裏面上のみなら
ず、基板１０の面取り部と基板保持台２１の間に形成さ
れた隙間にも回り込んで面取り部の主表面側に達するの
で、ＣＶＤ膜１１は面取り部の主表面側１０ａにも回り
込んで成長する。この状態が図１（ａ）に示されてい
る。
【００２３】次に、ＣＶＤ膜１１を成長させたシリコン
単結晶基板１０をＣＶＤ装置から取り出し、ＣＶＤ膜１
１のうち面取り部の主表面側１０ａに回り込んで成長し
た部分を、テープ研磨機１を用いて除去する。この状態
が図１（ｂ）に示されている。テープ研磨は、ポリエス
テルフィルムの表面に粒子直径が３〜９μｍの炭化珪素
でできた固定砥粒を担持したテープＴを、ＣＶＤ膜１１
が主表面上１０ａに回り込んで成長した部分に押し当て
ながら、基板１０を５００〜９００ｒｐｍで回転させて
行う。
単結晶基板１０をＣＶＤ装置から取り出し、ＣＶＤ膜１
１のうち面取り部の主表面側１０ａに回り込んで成長し
た部分を、テープ研磨機１を用いて除去する。この状態
が図１（ｂ）に示されている。テープ研磨は、ポリエス
テルフィルムの表面に粒子直径が３〜９μｍの炭化珪素
でできた固定砥粒を担持したテープＴを、ＣＶＤ膜１１
が主表面上１０ａに回り込んで成長した部分に押し当て
ながら、基板１０を５００〜９００ｒｐｍで回転させて
行う。
【００２４】固定砥粒の直径が９μｍより大きいと、テ
ープ研磨後に、ＫＯＨ等のアルカリ水溶液によりエッチ
ングして歪みを除去する必要がある。一方、固定砥粒の
直径が３μｍより小さいとテープ研磨に長時間必要とな
り、実用的でない。また、基板１０の回転数が５００〜
９００ｒｐｍであれば、ウェーハ１枚あたり２０〜４０
秒で研磨することができる。これに対し、バフ研磨法を
用いて直径１２５ｍｍの基板１０の側面を研磨してＣＶ
Ｄ膜１１を除去するには、ウェーハ１枚あたり２４０秒
必要である。さらに、テープＴは巻き取られていき、次
々に新しい面で基板１０を研磨するので、固定砥粒のす
り減りや目詰まりを引き起こすことがなく、砥石の交換
のような時間が不必要であり、効率的である。
ープ研磨後に、ＫＯＨ等のアルカリ水溶液によりエッチ
ングして歪みを除去する必要がある。一方、固定砥粒の
直径が３μｍより小さいとテープ研磨に長時間必要とな
り、実用的でない。また、基板１０の回転数が５００〜
９００ｒｐｍであれば、ウェーハ１枚あたり２０〜４０
秒で研磨することができる。これに対し、バフ研磨法を
用いて直径１２５ｍｍの基板１０の側面を研磨してＣＶ
Ｄ膜１１を除去するには、ウェーハ１枚あたり２４０秒
必要である。さらに、テープＴは巻き取られていき、次
々に新しい面で基板１０を研磨するので、固定砥粒のす
り減りや目詰まりを引き起こすことがなく、砥石の交換
のような時間が不必要であり、効率的である。
【００２５】最後に、ＣＶＤ膜１１のうち面取り部の主
表面側１０ａに回り込んで成長した部分を除去したシリ
コン単結晶基板１０について、その主表面をメカノケミ
カル法によって鏡面研磨し、気相成長用シリコン単結晶
基板とする。
表面側１０ａに回り込んで成長した部分を除去したシリ
コン単結晶基板１０について、その主表面をメカノケミ
カル法によって鏡面研磨し、気相成長用シリコン単結晶
基板とする。
【００２６】このようにして得られた気相成長用シリコ
ン単結晶基板に、ドーパントとして燐（Ｐ）を１×１０
16atoms／cm3の濃度で添加したエピタキシャル層１２を
６μｍの厚さに気相成長すると、該エピタキシャル層１
２はシリコン単結晶基板１０の主表面上および面取り部
の主表面側１０ａに形成される。この状態が図１（ｃ）
に示されている。この気相成長用シリコン単結晶基板に
おいて、面取り部の主表面側１０ａに回り込んで成長し
たＣＶＤ膜はテープ研磨により確実に除去されるので、
問題となるノジュールは１枚も発生しない。また、積層
欠陥やスリップなどの加工歪みが原因となる欠陥は発生
しない。さらに、その他の面取り部１０ｂ，１０ｃと裏
面上にはＣＶＤ膜が確実に残されるので、オートドープ
の発生を実質的に防止することができる。一方、面取り
部の主表面側１０ａに回り込んで成長したＣＶＤ膜を除
去しないで気相成長すると、主表面側１０ａにノジュー
ルが発生してしまう。
ン単結晶基板に、ドーパントとして燐（Ｐ）を１×１０
16atoms／cm3の濃度で添加したエピタキシャル層１２を
６μｍの厚さに気相成長すると、該エピタキシャル層１
２はシリコン単結晶基板１０の主表面上および面取り部
の主表面側１０ａに形成される。この状態が図１（ｃ）
に示されている。この気相成長用シリコン単結晶基板に
おいて、面取り部の主表面側１０ａに回り込んで成長し
たＣＶＤ膜はテープ研磨により確実に除去されるので、
問題となるノジュールは１枚も発生しない。また、積層
欠陥やスリップなどの加工歪みが原因となる欠陥は発生
しない。さらに、その他の面取り部１０ｂ，１０ｃと裏
面上にはＣＶＤ膜が確実に残されるので、オートドープ
の発生を実質的に防止することができる。一方、面取り
部の主表面側１０ａに回り込んで成長したＣＶＤ膜を除
去しないで気相成長すると、主表面側１０ａにノジュー
ルが発生してしまう。
【００２７】他の実施例として、側面が弧状に形成され
たシリコン単結晶基板１０について、該側面の主表面
側、すなわち主表面側から見える側面部に回り込んで成
長したＣＶＤ膜をテープ研磨により除去する場合を図２
に示した。この場合にも、側面の主表面側１０ｄに回り
込んで成長したＣＶＤ膜１１（図２（ａ））は、テープ
研磨により確実に除去される（図２（ｂ））ので、エピ
タキシャル層１２を気相成長させてもノジュールが発生
しない上、オートドープの発生を実質的に防止すること
もできる（図２（ｃ））。
たシリコン単結晶基板１０について、該側面の主表面
側、すなわち主表面側から見える側面部に回り込んで成
長したＣＶＤ膜をテープ研磨により除去する場合を図２
に示した。この場合にも、側面の主表面側１０ｄに回り
込んで成長したＣＶＤ膜１１（図２（ａ））は、テープ
研磨により確実に除去される（図２（ｂ））ので、エピ
タキシャル層１２を気相成長させてもノジュールが発生
しない上、オートドープの発生を実質的に防止すること
もできる（図２（ｃ））。
【００２８】以上、本発明者がなした発明の実施形態に
ついて説明したが、本発明は、かかる実施形態に限定は
されず、本発明の要旨を変更しない範囲において種々の
変更が可能であることはいうまでもない。
ついて説明したが、本発明は、かかる実施形態に限定は
されず、本発明の要旨を変更しない範囲において種々の
変更が可能であることはいうまでもない。
【００２９】例えば、前記実施形態では、ＣＶＤ膜１１
を形成する際、シリコン単結晶基板１０の主表面面取り
部１０ａに形成されたＣＶＤ膜のみを除去するようにし
たが、シリコン単結晶基板１０の裏面上および側面上に
ＣＶＤ膜１１を形成した後、主表面面取り部１０ａおよ
び外周部１０ｃのＣＶＤ膜１１をテープ研磨により除去
するようにしても良い。
を形成する際、シリコン単結晶基板１０の主表面面取り
部１０ａに形成されたＣＶＤ膜のみを除去するようにし
たが、シリコン単結晶基板１０の裏面上および側面上に
ＣＶＤ膜１１を形成した後、主表面面取り部１０ａおよ
び外周部１０ｃのＣＶＤ膜１１をテープ研磨により除去
するようにしても良い。
【００３０】
【発明の効果】本発明によれば、エピタキシャル層の気
相成長前に前記シリコン単結晶基板の主表面側に回り込
んだＣＶＤ膜を除去し、その他の部分のＣＶＤ膜は残し
ているので、オートドープの発生が実質的に防止され、
かつノジュールのない気相成長用シリコン単結晶基板の
実現が図れることになる。また、ＣＶＤ膜を形成した領
域と残存領域の境界を制御することが容易である。さら
に、一工程にて加工歪みもＣＶＤ膜もない側面を形成す
ることができ、工程時間の短縮化を図ることもできる。
相成長前に前記シリコン単結晶基板の主表面側に回り込
んだＣＶＤ膜を除去し、その他の部分のＣＶＤ膜は残し
ているので、オートドープの発生が実質的に防止され、
かつノジュールのない気相成長用シリコン単結晶基板の
実現が図れることになる。また、ＣＶＤ膜を形成した領
域と残存領域の境界を制御することが容易である。さら
に、一工程にて加工歪みもＣＶＤ膜もない側面を形成す
ることができ、工程時間の短縮化を図ることもできる。
【図１】本発明による気相成長用シリコン単結晶基板の
製造方法を示す図である。
製造方法を示す図である。
【図２】本発明による気相成長用シリコン単結晶基板の
他の製造方法を示す図である。
他の製造方法を示す図である。
【図３】本発明に用いられるテープ研磨機の一例の斜視
図である。
図である。
【図４】本発明に用いられるＣＶＤ装置の一例を示す概
念図である。
念図である。
【図５】基板の主表面側にＣＶＤ膜が成長した様子を示
す概念図である。
す概念図である。
【図６】従来のシリコン単結晶基板にエピタキシャル層
を成長させて、ノジュールとクラウンが発生した様子を
示す概念図である。
を成長させて、ノジュールとクラウンが発生した様子を
示す概念図である。
【図７】従来のＣＶＤ膜の形成状態を示す概念図であ
る。
る。
１ テープ研磨機 １０ シリコン単結晶基板 １０ａ 主表面面取り部 １０ｂ 裏面面取り部 １０ｃ 外周部 １１ ＣＶＤ膜 １２ エピタキシャル層
Claims (8)
- 【請求項１】 シリコン単結晶基板の裏面上および側面
上にＣＶＤ膜を成長する工程と、前記側面上に成長した
前記ＣＶＤ膜のうち前記シリコン単結晶基板の主表面側
に回り込んだ部分をテープ研磨により除去する工程と、
前記シリコン単結晶基板の主表面を鏡面研磨する工程と
を有することを特徴とする気相成長用シリコン単結晶基
板の製造方法。 - 【請求項２】 前記テープ研磨は、表面に粒子直径が３
〜９μｍの固定砥粒が担持されたテープを前記側面に押
し当てながら、前記シリコン単結晶基板を５００〜９０
０ｒｐｍで回転させることにより行うことを特徴とする
請求項１に記載の気相成長用シリコン単結晶基板の製造
方法。 - 【請求項３】 前記シリコン単結晶基板はドーパントと
して１×１０19〜１．９×１０21atoms／cm3の砒素を添
加したものであることを特徴とする請求項１または２に
記載の気相成長用シリコン単結晶基板の製造方法。 - 【請求項４】 前記側面が主表面面取り部と外周部と裏
面面取り部からなり、前記主表面面取り部上に回り込ん
で成長した前記ＣＶＤ膜のみを前記テープ研磨により除
去することを特徴とする請求項１〜３いずれかに記載の
気相成長用シリコン単結晶基板の製造方法。 - 【請求項５】 前記側面が主表面面取り部と外周部と裏
面面取り部からなり、前記外周部上および前記主表面面
取り部上に回り込んで成長した前記ＣＶＤ膜を前記テー
プ研磨により除去することを特徴とする請求項１〜３い
ずれかに記載の気相成長用シリコン単結晶基板の製造方
法。 - 【請求項６】 前記側面が弧状に形成され、該側面の主
表面側に回り込んで成長した前記ＣＶＤ膜のみを前記テ
ープ研磨により除去することを特徴とする請求項１〜３
いずれかに記載の気相成長用シリコン単結晶基板の製造
方法。 - 【請求項７】 前記ＣＶＤ膜が酸化珪素または窒化珪素
であることを特徴とする請求項１〜６いずれかに記載の
気相成長用シリコン単結晶基板の製造方法。 - 【請求項８】 側面が主表面面取り部と外周部と裏面面
取り部からなるシリコン単結晶基板の裏面上および前記
側面上に、ＣＶＤ法を用いて二酸化珪素膜を成長する工
程と、表面に固定砥粒が担持されたテープを前記主表面
面取り部または前記外周部に押し当てながら、前記シリ
コン単結晶基板を回転させてテープ研磨を行うことによ
り、主表面側に回り込んで成長した前記二酸化珪素膜を
除去する工程と、前記シリコン単結晶基板の主表面を鏡
面研磨する工程とを有することを特徴とする気相成長用
シリコン単結晶基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22551796A JP3336866B2 (ja) | 1996-08-27 | 1996-08-27 | 気相成長用シリコン単結晶基板の製造方法 |
| US08/908,963 US5882401A (en) | 1996-08-27 | 1997-08-08 | Method for manufacturing silicon single crystal substrate for use of epitaxial layer growth |
| EP97306288A EP0826801B1 (en) | 1996-08-27 | 1997-08-19 | Silicon substrate manufacture |
| DE69716367T DE69716367T2 (de) | 1996-08-27 | 1997-08-19 | Herstellung von Siliziumsubstraten |
| KR1019970040902A KR100496213B1 (ko) | 1996-08-27 | 1997-08-26 | 에피택셜층성장용실리콘단결정기판제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22551796A JP3336866B2 (ja) | 1996-08-27 | 1996-08-27 | 気相成長用シリコン単結晶基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1070080A true JPH1070080A (ja) | 1998-03-10 |
| JP3336866B2 JP3336866B2 (ja) | 2002-10-21 |
Family
ID=16830558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22551796A Expired - Fee Related JP3336866B2 (ja) | 1996-08-27 | 1996-08-27 | 気相成長用シリコン単結晶基板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5882401A (ja) |
| EP (1) | EP0826801B1 (ja) |
| JP (1) | JP3336866B2 (ja) |
| KR (1) | KR100496213B1 (ja) |
| DE (1) | DE69716367T2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186174A (ja) * | 2004-12-28 | 2006-07-13 | Shin Etsu Handotai Co Ltd | シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ |
| KR100842674B1 (ko) | 2006-12-20 | 2008-06-30 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| JP2011119336A (ja) * | 2009-12-01 | 2011-06-16 | Mitsubishi Electric Corp | 半導体装置の製造方法およびそれに用いられる半導体基板 |
| JP2011187887A (ja) * | 2010-03-11 | 2011-09-22 | Toyota Motor Corp | エピタキシャルウエハの製造方法 |
| JP2012142485A (ja) * | 2011-01-05 | 2012-07-26 | Sumco Corp | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ |
| US8241423B2 (en) | 2006-09-29 | 2012-08-14 | Sumco Techxiv Corporation | Silicon single crystal substrate and manufacture thereof |
| JP2013247146A (ja) * | 2012-05-23 | 2013-12-09 | Denso Corp | 半導体装置の製造方法およびそれに用いられる半導体基板 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69736900T2 (de) * | 1996-07-29 | 2007-09-06 | Sumco Corp. | Verfahren zur herstellung einer epitaxialscheibe aus silizium |
| JP2000077372A (ja) * | 1998-08-31 | 2000-03-14 | Sumitomo Metal Ind Ltd | 気相成長用半導体ウェーハの製造方法 |
| US7145739B1 (en) * | 2002-03-07 | 2006-12-05 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Lightweight optical mirrors formed in single crystal substrate |
| AU2003211886A1 (en) * | 2002-03-14 | 2003-09-22 | Disco Corporation | Method for grinding rear surface of semiconductor wafer |
| JP4016823B2 (ja) * | 2002-12-06 | 2007-12-05 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| JP4682508B2 (ja) * | 2003-11-14 | 2011-05-11 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| US7250358B2 (en) * | 2004-08-06 | 2007-07-31 | Globitech Incorporated | Wafer for preventing the formation of silicon nodules and method for preventing the formation of silicon nodules |
| KR100844435B1 (ko) * | 2006-12-29 | 2008-07-08 | 주식회사 실트론 | 에피택셜 웨이퍼의 제조방법 |
| US8214935B2 (en) * | 2007-01-31 | 2012-07-10 | B & S Plastics, Inc. | Pop-up fountains |
| KR100919932B1 (ko) * | 2007-10-05 | 2009-10-07 | 주식회사 실트론 | 실리콘 에피택셜 단결정 기판의 제조방법 및 에칭장치 |
| KR100931190B1 (ko) * | 2007-12-26 | 2009-12-10 | 주식회사 실트론 | 웨이퍼 식각 장치 및 그를 이용한 웨이퍼 처리 방법 |
| JP5795461B2 (ja) * | 2009-08-19 | 2015-10-14 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| US20130028829A1 (en) * | 2011-07-28 | 2013-01-31 | Hagopian John G | System and method for growth of enhanced adhesion carbon nanotubes on substrates |
| JP6108609B2 (ja) * | 2013-04-25 | 2017-04-05 | クアーズテック株式会社 | 窒化物半導体基板 |
| JP6157381B2 (ja) * | 2014-03-04 | 2017-07-05 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
| JP6676365B2 (ja) * | 2015-12-21 | 2020-04-08 | キヤノン株式会社 | 撮像装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0624199B2 (ja) * | 1982-07-30 | 1994-03-30 | 株式会社日立製作所 | ウエハの加工方法 |
| JP2546986B2 (ja) * | 1985-11-29 | 1996-10-23 | 九州電子金属 株式会社 | 半導体ウエ−ハ及びその製造方法 |
| JP2839801B2 (ja) * | 1992-09-18 | 1998-12-16 | 三菱マテリアル株式会社 | ウェーハの製造方法 |
| DE4307527A1 (de) * | 1993-03-10 | 1994-09-15 | Basf Magnetics Gmbh | Verfahren sowie Vorrichtung zur Bearbeitung der Oberfläche von flexiblen bandförmigen Materialbahnen |
| JP2832138B2 (ja) * | 1993-09-30 | 1998-12-02 | 信越半導体株式会社 | ウェーハ外周部の研磨装置 |
| JPH08294872A (ja) * | 1995-04-27 | 1996-11-12 | Fuji Photo Film Co Ltd | 研磨体 |
-
1996
- 1996-08-27 JP JP22551796A patent/JP3336866B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-08 US US08/908,963 patent/US5882401A/en not_active Expired - Lifetime
- 1997-08-19 DE DE69716367T patent/DE69716367T2/de not_active Expired - Fee Related
- 1997-08-19 EP EP97306288A patent/EP0826801B1/en not_active Expired - Lifetime
- 1997-08-26 KR KR1019970040902A patent/KR100496213B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186174A (ja) * | 2004-12-28 | 2006-07-13 | Shin Etsu Handotai Co Ltd | シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ |
| US8241423B2 (en) | 2006-09-29 | 2012-08-14 | Sumco Techxiv Corporation | Silicon single crystal substrate and manufacture thereof |
| KR100842674B1 (ko) | 2006-12-20 | 2008-06-30 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| JP2011119336A (ja) * | 2009-12-01 | 2011-06-16 | Mitsubishi Electric Corp | 半導体装置の製造方法およびそれに用いられる半導体基板 |
| JP2011187887A (ja) * | 2010-03-11 | 2011-09-22 | Toyota Motor Corp | エピタキシャルウエハの製造方法 |
| JP2012142485A (ja) * | 2011-01-05 | 2012-07-26 | Sumco Corp | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ |
| JP2013247146A (ja) * | 2012-05-23 | 2013-12-09 | Denso Corp | 半導体装置の製造方法およびそれに用いられる半導体基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69716367D1 (de) | 2002-11-21 |
| JP3336866B2 (ja) | 2002-10-21 |
| EP0826801B1 (en) | 2002-10-16 |
| KR19980019010A (ko) | 1998-06-05 |
| EP0826801A3 (en) | 1998-11-11 |
| DE69716367T2 (de) | 2003-03-13 |
| US5882401A (en) | 1999-03-16 |
| KR100496213B1 (ko) | 2005-09-20 |
| EP0826801A2 (en) | 1998-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3336866B2 (ja) | 気相成長用シリコン単結晶基板の製造方法 | |
| US7902039B2 (en) | Method for manufacturing silicon wafer | |
| JP4723446B2 (ja) | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 | |
| KR101155030B1 (ko) | 실리콘 웨이퍼의 연마방법 및 제조방법 및 원판상 워크의연마장치 및 실리콘 웨이퍼 | |
| JP2007084428A (ja) | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 | |
| JP2007204286A (ja) | エピタキシャルウェーハの製造方法 | |
| JP5479390B2 (ja) | シリコンウェーハの製造方法 | |
| JP4675749B2 (ja) | エピタキシャルウエーハの製造方法 | |
| JP5273150B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH10106955A (ja) | 半導体基板の製造方法及びその製造装置 | |
| JP4224871B2 (ja) | 半導体基板の製造方法 | |
| US20030010280A1 (en) | Epitaxial semiconductor wafer and a manufacturing method thereof | |
| US6211088B1 (en) | Manufacturing method for semiconductor gas-phase epitaxial wafer | |
| EP2657955B1 (en) | Method for manufacturing soi wafer | |
| JP2009302163A (ja) | シリコンウェーハ及びそれを用いたエピタキシャルシリコンウェーハ及び貼り合わせｓｏｉウェーハ並びにそれらの製造方法。 | |
| JP2003197498A (ja) | 被覆されたシリコンウェーハ、その製造方法及び使用 | |
| JP2002231634A (ja) | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 | |
| WO2011007494A1 (ja) | 半導体エピタキシャルウエーハの製造方法及び半導体エピタキシャルウエーハ | |
| US8673784B2 (en) | Method for producing silicon epitaxial wafer | |
| JP3473654B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
| JP2011091143A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2023108951A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2000150433A (ja) | 半導体シリコンウェーハの製造方法 | |
| JP2003249480A (ja) | シリコン酸化膜除去方法 | |
| JPH11260775A (ja) | 半導体ウェハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120809 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130809 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |