JPH1065035A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH1065035A JPH1065035A JP8241271A JP24127196A JPH1065035A JP H1065035 A JPH1065035 A JP H1065035A JP 8241271 A JP8241271 A JP 8241271A JP 24127196 A JP24127196 A JP 24127196A JP H1065035 A JPH1065035 A JP H1065035A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- sealant
- package body
- semiconductor element
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、パッケージ内の空
間に半導体素子チップを収容し封止してなる半導体装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a semiconductor element chip housed and sealed in a space in a package.
【０００２】[0002]
【従来の技術】一般に、半導体素子チップをパッケージ
内に収容し封止する方法として、プラスチック樹脂内に
チップを完全に埋め込むモールド方式と、パッケージキ
ャビティ内にチップを収容してから上部開口部を蓋によ
って封止する方法とがあるが、特に、ＣＣＤ（電荷結合
素子）等の半導体撮像素子においては、外部光を受光す
る必要がある関係上、後者の方法が採られる。2. Description of the Related Art Generally, as a method of housing and sealing a semiconductor element chip in a package, a molding method in which the chip is completely embedded in a plastic resin, and a method of housing the chip in a package cavity and then covering an upper opening. In particular, in the case of a semiconductor imaging device such as a CCD (Charge Coupled Device), the latter method is adopted because it is necessary to receive external light.
【０００３】図４は、この後者の方法によって形成した
半導体装置を上から見た状態を表すものであり、図５
は、図４におけるＢＢ′断面を表すものである。これら
の図に示したように、この半導体装置は、外部リード１
１１を備えたパッケージ本体１１２の凹部１１３の底面
部１１４に固着された半導体素子チップ１１５を有して
いる。パッケージ本体１１２の周縁上面部には、透光ガ
ラス等からなる蓋体１１６が固着され、この蓋体１１６
によってパッケージ本体１１２の凹部１１３を封止し、
半導体素子チップ１１５が外気からの影響を受けるのを
防止するようになっている。なお、半導体素子チップ１
１５の各パッド（図示せず）とワイヤボンド段１１７の
各パッド接続部との間は、ボンディングワイヤ１２０
（図５では図示せず）によってそれぞれ接続されてい
る。FIG. 4 shows a semiconductor device formed by the latter method as viewed from above.
Represents a BB 'section in FIG. As shown in these figures, this semiconductor device has an external lead 1
The semiconductor device chip 115 is fixed to the bottom surface 114 of the concave portion 113 of the package body 112 provided with the semiconductor chip 11. A lid 116 made of translucent glass or the like is fixed to the upper surface of the periphery of the package body 112.
Sealing the recess 113 of the package body 112 by
The semiconductor element chip 115 is prevented from being affected by the outside air. The semiconductor element chip 1
15 between each pad (not shown) and each pad connection of the wire bonding stage 117.
(Not shown in FIG. 5).
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、このよ
うな構造の半導体装置では、半導体素子チップの封止工
程において次のような問題があった。すなわち、この半
導体素子チップの封止工程は、通常、パッケージ本体１
１２の周囲上面部にシール剤としての液状または半硬化
状の熱硬化性樹脂を塗布した蓋体１１６を載せ、この状
態で加熱を行って樹脂を硬化（シールキュア）させるこ
とで封止を行うようになっている。加熱を行う際には蓋
体１１６に所定の押圧を加えるが、このとき、封止用樹
脂が内側（凹部１１３）に流れ込むことがあり、場合に
よっては、図５に示したように、樹脂がワイヤボンド段
１１７にまで流れ拡がり、さらには、底面部１１４にま
で流れ込む。このため、チップの汚染、ブリーディング
（樹脂中の液状成分の滲出）の発生、樹脂からのアウト
ガスの発生等を引き起こし、歩留りおよび品質の低下の
要因となる。However, the semiconductor device having such a structure has the following problems in the step of sealing the semiconductor element chip. That is, the sealing step of the semiconductor element chip is usually performed in the package body 1.
A lid 116 coated with a liquid or semi-cured thermosetting resin as a sealant is placed on the upper peripheral part of the periphery of 12, and in this state, heating is performed to cure (seal cure) the resin, thereby performing sealing. It has become. When heating is performed, a predetermined pressure is applied to the lid 116. At this time, the sealing resin may flow into the inside (the concave portion 113), and in some cases, as shown in FIG. The flow spreads to the wire bond step 117, and further flows to the bottom surface portion 114. This causes contamination of the chip, occurrence of bleeding (leaching of liquid components in the resin), generation of outgas from the resin, and the like, and causes a reduction in yield and quality.
【０００５】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、半導体パッケージの封止工程におい
て、パッケージキャビティ内へのシール剤の流入拡散を
防止することによってチップ汚染、ブリーディングおよ
びアウトガスの発生等を防止し、歩留りの向上、高品
質、および高信頼性を実現することができる半導体装置
を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to prevent chip contamination, bleeding and outgassing by preventing inflow and diffusion of a sealant into a package cavity in a semiconductor package sealing step. It is an object of the present invention to provide a semiconductor device capable of preventing the occurrence of, for example, and improving the yield, realizing high quality and high reliability.
【０００６】[0006]
【課題を解決するための手段】本発明の半導体装置は、
パッケージ本体に形成された凹部に半導体素子チップを
収容すると共にパッケージ本体の周縁上面に蓋体を固着
し、凹部からなる空間内に半導体素子チップを封止して
なる半導体装置において、パッケージ本体部の凹部内の
所定位置に、パッケージ本体の周縁上面と蓋体との固着
に用いるシール剤の流入を阻止するためのシール剤阻止
手段を形成したものである。シール剤阻止手段は、例え
ば凹部の少なくともコーナー部に設けた溝あるいは段差
部によって構成する。According to the present invention, there is provided a semiconductor device comprising:
In a semiconductor device in which a semiconductor element chip is housed in a concave portion formed in a package body, a lid is fixed to a peripheral upper surface of the package body, and the semiconductor element chip is sealed in a space formed by the concave portion, At a predetermined position in the concave portion, sealant blocking means for blocking the flow of a sealant used for fixing the peripheral upper surface of the package body to the lid is formed. The sealant blocking means is constituted by, for example, a groove or a step provided at least at a corner of the recess.
【０００７】この半導体装置では、シール剤阻止手段に
よってシール剤の流入拡散が防止され、パッケージ本体
に収容された半導体素子チップやボンディングワイヤ等
の汚染、ブリーディングあるいはアウトガスの発生等が
防止される。In this semiconductor device, the sealing agent blocking means prevents the inflow and diffusion of the sealing agent, thereby preventing the semiconductor element chips and the bonding wires housed in the package body from being contaminated, bleeding or outgassing.
【０００８】[0008]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【０００９】図１および図２は本発明の一実施の形態に
係る半導体装置を表すもので、このうち、図１は上から
見た状態、図２は図１におけるＡＡ′断面を表すもので
ある。これらの図に示したように、この半導体装置は、
外部リード１１を備えたパッケージ本体１２と、パッケ
ージ本体１２の凹部１３の底面部１４に固着されたＣＣ
Ｄ等の半導体素子チップ１５と、パッケージ本体１２の
周縁上面部に固着された透光ガラス等からなる蓋体１６
とを備えている。この装置では、蓋体１６によってパッ
ケージ本体１２の凹部１３を封止し、半導体素子チップ
１５が外気からの影響を受けるのを防止するようになっ
ている。上方より入射する外部光は蓋体１６を透過して
半導体素子チップ１５上に到達し、電気信号に変換され
るようになっている。半導体素子チップ１５の各パッド
（図示せず）とワイヤボンド段１７の各パッド接続部と
の間は、ボンディングワイヤ２０（図２では図示せず）
によってそれぞれ接続され、さらにワイヤボンド段１７
の各パッド接続部は、パッケージ本体１２内を経由し
て、対応する外部リード１１に接続されている。FIGS. 1 and 2 show a semiconductor device according to an embodiment of the present invention. FIG. 1 shows a state viewed from above, and FIG. 2 shows a cross section taken along AA 'in FIG. is there. As shown in these figures, this semiconductor device
A package body 12 having an external lead 11 and a CC fixed to a bottom surface 14 of a recess 13 of the package body 12
D and the like, and a lid 16 made of a light-transmitting glass or the like fixed to the peripheral upper surface of the package body 12.
And In this device, the recess 13 of the package body 12 is sealed by the lid 16 to prevent the semiconductor element chip 15 from being affected by the outside air. External light incident from above is transmitted through the lid 16 and reaches the semiconductor element chip 15, where it is converted into an electric signal. A bonding wire 20 (not shown in FIG. 2) is provided between each pad (not shown) of the semiconductor element chip 15 and each pad connection of the wire bonding stage 17.
Respectively, and furthermore, a wire bond stage 17
Are connected to the corresponding external leads 11 via the inside of the package body 12.
【００１０】凹部１３の四隅に当たるワイヤボンド段１
７の両端部には、図２に示したように、所定の幅および
深さを有するシール剤阻止溝２１が形成されている。こ
のシール剤阻止溝２１の幅は例えば０．３〜０．８ｍｍ
程度、深さは０．２〜０．５ｍｍ程度である。[0010] Wire bonding steps 1 at four corners of recess 13
As shown in FIG. 2, a sealant blocking groove 21 having a predetermined width and depth is formed at both ends of 7. The width of the sealant blocking groove 21 is, for example, 0.3 to 0.8 mm.
Degree and depth are about 0.2 to 0.5 mm.
【００１１】次に、以上のような構成の半導体装置の組
立方法を説明する。Next, a method of assembling the semiconductor device having the above configuration will be described.
【００１２】まず、パッケージ本体１２の凹部１３の底
面部１４のほぼ中央位置に、所定の工程によって接続さ
れた半導体素子チップ１５を配置し、これを接着剤によ
って固着する。First, a semiconductor element chip 15 connected by a predetermined process is disposed substantially at the center of the bottom surface portion 14 of the concave portion 13 of the package body 12, and is fixed by an adhesive.
【００１３】次に、パッケージ本体１２の周囲上面部
に、シール剤としての液状または半硬化状の熱硬化性樹
脂を塗布した蓋体１６を載せる。そして、蓋体１６に所
定の圧力を加えた状態で加熱を行い、樹脂を硬化させ
る。この場合の加圧は例えば１９．６Ｎ（＝２ｋｇｆ）
程度とし、また、加熱は１３０°Ｃで５分程度行う。な
お、加熱処理のやり方としては、ヒータを内蔵した加熱
体（ヒートブロック）の上にパッケージ本体１２ごと載
置して加熱する方法や、オーブン中にパッケージ本体１
２ごと入れて加熱する方法等がある。Next, a lid 16 coated with a liquid or semi-cured thermosetting resin as a sealant is placed on the peripheral upper surface of the package body 12. Then, heating is performed while applying a predetermined pressure to the lid 16 to cure the resin. Pressurization in this case is, for example, 19.6 N (= 2 kgf)
And heating is performed at 130 ° C. for about 5 minutes. As a method of the heat treatment, there is a method of mounting the package body 12 on a heating body (heat block) having a built-in heater and heating the package, or a method of heating the package body 1 in an oven.
For example, there is a method in which two pieces are put and heated.
【００１４】このとき、加熱によりシール剤としての樹
脂の粘度が著しく低下し、しかも蓋体１６への加圧が行
われるので、樹脂１８が内側（凹部１３側）にはみ出
し、流れ込むことがある。このような樹脂の流入は特に
凹部１３の四隅部において著しい。ところが、本実施の
形態では、凹部１３の四隅部（すなわち、ワイヤボンド
段１７の両端部）にシール剤阻止溝２１が形成されてい
るので、流入した樹脂１８はこのシール剤阻止溝２１に
よって捕捉され、ワイヤボンド段１７さらには底面部１
４に流れ拡がるのを防止することができる。At this time, the viscosity of the resin as the sealant is significantly reduced by the heating, and the pressure is applied to the lid 16, so that the resin 18 may protrude inward (to the concave portion 13 side) and flow. Such inflow of the resin is particularly remarkable at the four corners of the recess 13. However, in the present embodiment, since the sealant blocking grooves 21 are formed at the four corners of the concave portion 13 (that is, both ends of the wire bonding step 17), the inflowing resin 18 is captured by the sealant blocking grooves 21. The wire bonding step 17 and the bottom 1
4 can be prevented from spreading.
【００１５】次に、本発明の他の実施の形態を説明す
る。Next, another embodiment of the present invention will be described.
【００１６】図３は本発明の他の実施の形態に係る半導
体装置の要部断面を表すものである。なお、この半導体
装置の上面図は図１と同様であり、図３は同図のＡＡ′
断面を表す。FIG. 3 shows a cross section of a main part of a semiconductor device according to another embodiment of the present invention. The top view of this semiconductor device is the same as FIG. 1, and FIG.
Represents a cross section.
【００１７】本実施の形態では、凹部１３の四隅に当た
るワイヤボンド段１７の両端部に、図２におけるシール
剤阻止溝２１に代えてシール剤阻止段差部２２が形成さ
れている。このシール剤阻止段差部２２の幅は例えば
０．３〜０．８ｍｍ程度、高さは０．２〜０．５ｍｍ程
度である。その他の構成は図２の場合と同様である。In this embodiment, at both ends of the wire bonding step 17 corresponding to the four corners of the concave portion 13, a sealant blocking step 22 is formed instead of the sealant blocking groove 21 in FIG. The width of the sealing agent blocking step 22 is, for example, about 0.3 to 0.8 mm, and the height is about 0.2 to 0.5 mm. Other configurations are the same as those in FIG.
【００１８】本実施の形態では、凹部１３の四隅（ワイ
ヤボンド段１７の両端部）にシール剤阻止段差部２２が
形成されているので、四隅から流入した樹脂１８はこの
シール剤阻止段差部２２によって遮られ、ワイヤボンド
段１７さらには底面部１４に流れ拡がるのを防止するこ
とができる。In the present embodiment, since the sealant blocking steps 22 are formed at the four corners of the recess 13 (both ends of the wire bond step 17), the resin 18 flowing from the four corners causes the sealant blocking steps 22 to be formed. And the flow to the wire bond step 17 and the bottom portion 14 can be prevented.
【００１９】このように、上記のいずれの実施の形態に
よっても、シール剤としての樹脂１８の流入および拡大
を抑えることができるので、、ボンディングワイヤ２０
や半導体素子チップ１５の汚染、ブリーディング（樹脂
中の液状成分の流出）の発生、樹脂からのアウトガスの
発生等を防止し、歩留りおよび品質の低下を防止するこ
とができる。なお、図２の構造とした場合には、図３の
構造に比べてより多くの流入樹脂を捕捉することができ
るので、流入樹脂の拡散防止効果はより大きいといえ
る。As described above, according to any of the above-described embodiments, the inflow and expansion of the resin 18 as a sealant can be suppressed.
, Bleeding (outflow of a liquid component in the resin), generation of outgas from the resin, and the like, and a reduction in yield and quality can be prevented. When the structure shown in FIG. 2 is used, more inflow resin can be trapped than in the structure shown in FIG. 3, so that the effect of preventing the inflow resin from diffusing can be said to be greater.
【００２０】以上、実施の形態を挙げて本発明を説明し
たが、本発明はこの実施の形態に限定されるものではな
く、その均等の範囲で種々変形可能である。例えば、上
記の各実施の形態では、凹部１３の四隅（ワイヤボンド
段１７の両端部）のみにシール剤阻止溝２１またはシー
ル剤阻止段差部２２を形成するようにしたが、ワイヤボ
ンド段１７の全長にわたってシール剤阻止溝または段差
部を形成するようにしてもよく、さらには、ワイヤボン
ド段１７が延設された方向と直交する方向（図１におけ
る横方向）の壁に沿ってシール剤阻止用の段差を形成す
るようにしてもよい。Although the present invention has been described with reference to the embodiment, the present invention is not limited to this embodiment, and can be variously modified within an equivalent range. For example, in each of the above embodiments, the sealant blocking groove 21 or the sealant blocking step 22 is formed only at the four corners of the recess 13 (both ends of the wire bond step 17). A sealant blocking groove or step may be formed over the entire length, and further, the sealant block may be formed along a wall in a direction (horizontal direction in FIG. 1) orthogonal to the direction in which the wire bond step 17 extends. May be formed.
【００２１】[0021]
【発明の効果】以上説明したように、本発明の半導体装
置は、パッケージ本体に形成された凹部に半導体素子チ
ップを収容すると共にパッケージ本体の周縁上面に蓋体
を固着し、凹部からなる空間内に半導体素子チップを封
止してなる半導体装置において、パッケージ本体部の凹
部内の所定位置に、パッケージ本体の周縁上面と蓋体と
の固着に用いるシール剤の流入を阻止するためのシール
剤阻止手段を形成するようにしたので、このシール剤阻
止手段によってシール剤の流入拡散が防止され、パッケ
ージ本体に収容された半導体素子チップやボンディング
ワイヤ等の汚染、ブリーディングあるいはアウトガスの
発生等が防止される。これにより、製造段階での歩留り
を向上させることができると共に、高品質および高信頼
性を実現することができるという効果がある。As described above, according to the semiconductor device of the present invention, the semiconductor device chip is accommodated in the recess formed in the package body, and the lid is fixed to the upper surface of the peripheral edge of the package body. In a semiconductor device having a semiconductor element chip encapsulated therein, a sealant for preventing the inflow of a sealant used for fixing the peripheral upper surface of the package body to the lid at a predetermined position in the recess of the package body. Since the means is formed, the inflow and diffusion of the sealant are prevented by the sealant blocking means, and contamination, bleeding or outgas generation of the semiconductor element chip and the bonding wire housed in the package body are prevented. . As a result, the yield in the manufacturing stage can be improved, and high quality and high reliability can be realized.
【図１】本発明の一実施の形態に係る半導体装置の上面
図である。FIG. 1 is a top view of a semiconductor device according to an embodiment of the present invention.
【図２】図１のＡＡ′線に沿った断面構造を表す断面図
である。FIG. 2 is a cross-sectional view illustrating a cross-sectional structure taken along line AA ′ of FIG.
【図３】本発明の他の実施の形態に係る半導体装置の断
面構造を表す断面図である。FIG. 3 is a cross-sectional view illustrating a cross-sectional structure of a semiconductor device according to another embodiment of the present invention.
【図４】従来の半導体装置の上面図である。FIG. 4 is a top view of a conventional semiconductor device.
【図５】図４のＢＢ′線に沿った断面構造を表す断面図
である。FIG. 5 is a cross-sectional view illustrating a cross-sectional structure taken along line BB ′ of FIG.
１１…外部リード、１２…パッケージ本体、１３…凹
部、１４…底面部、１５…半導体素子チップ、１６…蓋
体、１７…ワイヤボンド段、１８…樹脂（シール剤）、
２１…シール剤阻止溝、２２…段差部11: external lead, 12: package body, 13: concave portion, 14: bottom portion, 15: semiconductor element chip, 16: lid, 17: wire bond step, 18: resin (sealant),
21: sealant blocking groove, 22: step portion
Claims (3)
体素子チップを収容すると共に前記パッケージ本体の周
縁上面に蓋体を固着し、前記凹部からなる空間内に半導
体素子チップを封止してなる半導体装置において、 前記パッケージ本体部の凹部内の所定位置に、前記パッ
ケージ本体の周縁上面と前記蓋体との固着に用いるシー
ル剤の流入を阻止するためのシール剤阻止手段を形成し
たことを特徴とする半導体装置。1. A semiconductor in which a semiconductor element chip is housed in a recess formed in a package body, a lid is fixed to a peripheral upper surface of the package body, and the semiconductor element chip is sealed in a space formed by the recess. In the apparatus, at a predetermined position in a concave portion of the package body, a sealant blocking means for blocking inflow of a sealant used for fixing the peripheral upper surface of the package body to the lid is formed. Semiconductor device.
なくともコーナー部に設けられた溝によって構成されて
いることを特徴とする請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein said sealant blocking means is constituted by a groove provided at least at a corner of said recess.
なくともコーナー部に設けられた段差部によって構成さ
れていることを特徴とする請求項１記載の半導体装置。3. The semiconductor device according to claim 1, wherein said sealant blocking means is constituted by a step provided at least at a corner of said recess.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8241271A JPH1065035A (en) | 1996-08-23 | 1996-08-23 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8241271A JPH1065035A (en) | 1996-08-23 | 1996-08-23 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1065035A true JPH1065035A (en) | 1998-03-06 |
Family
ID=17071784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8241271A Pending JPH1065035A (en) | 1996-08-23 | 1996-08-23 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1065035A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7528884B2 (en) | 2004-02-02 | 2009-05-05 | Panasonic Corporation | Optical device |
| JP2011054597A (en) * | 2009-08-31 | 2011-03-17 | Kyocera Kinseki Corp | Electronic device |
-
1996
- 1996-08-23 JP JP8241271A patent/JPH1065035A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7528884B2 (en) | 2004-02-02 | 2009-05-05 | Panasonic Corporation | Optical device |
| JP2011054597A (en) * | 2009-08-31 | 2011-03-17 | Kyocera Kinseki Corp | Electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2843464B2 (en) | Solid-state imaging device | |
| KR100658150B1 (en) | Camera module and method of manufacturing the same | |
| US5034800A (en) | Hollow plastic package for semiconductor devices | |
| JP3173586B2 (en) | All-mold solid-state imaging device and method of manufacturing the same | |
| JP2794912B2 (en) | Hermetically sealed package and joining members | |
| TW201349410A (en) | Chip package and chip package assembling method | |
| JPH1065035A (en) | Semiconductor device | |
| JP3513168B2 (en) | Semiconductor device | |
| JP3141634B2 (en) | Semiconductor device manufacturing method and resin sealing mold | |
| KR100374683B1 (en) | Air-cavity type package and method of manufacturing the same | |
| JPH0363227B2 (en) | ||
| JPS6333852A (en) | Sealing structure of semiconductor element | |
| KR100387395B1 (en) | Plastic package having air-cavity and method of manufacturing the same | |
| JP3693450B2 (en) | Solid-state image sensor device | |
| JPH01179437A (en) | Semiconductor device | |
| JPS5889844A (en) | Resin sealed type semiconductor device | |
| JPH05182999A (en) | Semiconductor device | |
| JP3831844B2 (en) | Semiconductor device | |
| JP2687707B2 (en) | Light receiving semiconductor device and assembling method thereof | |
| JPH10163383A (en) | Resin sealed type semiconductor device and its manufacture | |
| JPH04280658A (en) | Cace for integrated circuit having window and manufacture | |
| JPH07326778A (en) | Sensor module | |
| JP3288394B2 (en) | Method for manufacturing solid-state imaging device | |
| KR20230108584A (en) | Vehicle camera module and method for assembling the vehicle camera module | |
| CN116344466A (en) | Encapsulation structure of electronic device |