JPH1064945A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH1064945A
JPH1064945A JP8237310A JP23731096A JPH1064945A JP H1064945 A JPH1064945 A JP H1064945A JP 8237310 A JP8237310 A JP 8237310A JP 23731096 A JP23731096 A JP 23731096A JP H1064945 A JPH1064945 A JP H1064945A
Authority
JP
Japan
Prior art keywords
layer
insulating film
conductor layer
conductor
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8237310A
Other languages
English (en)
Other versions
JP3482779B2 (ja
Inventor
Kazuo Tanaka
和雄 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP23731096A priority Critical patent/JP3482779B2/ja
Priority to TW086111465A priority patent/TW367600B/zh
Priority to US08/914,095 priority patent/US6100589A/en
Publication of JPH1064945A publication Critical patent/JPH1064945A/ja
Priority to US09/586,963 priority patent/US6756675B1/en
Application granted granted Critical
Publication of JP3482779B2 publication Critical patent/JP3482779B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05097—Random arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48763—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48784—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 本発明の目的は、ボンディングパッド等の外
部接続端子の接続領域を高密度に配置でき、かつ、信頼
性が高い半導体装置およびその製造方法を提供すること
である。 【解決手段】 各層の電極（１００，２００，３００）
を埋め込まれた導体層（１１０ａ〜１１０ｄ，１２０ａ
〜１２０ｄ）により接続する。多層構造を推進しても段
差が生じない。さらに、第２層目の電極（２００）には
開口部（１３０ａ〜１３０ｉ）が設けられており、この
開口部を介して第１の層間絶縁膜（１６０）と第２の層
間絶縁膜（１５０）とが接続され、これにより、第３層
目の電極（１００）と第１層目の電極（３００）との間
には、層間絶縁膜による支柱（１４０）が介在すること
になる。よって、ワイヤーボンディング時に荷重が加え
られても、層間絶縁膜（１５０，１６０）にクラックが
生じない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、ボンディングワイヤ等の外
部接続用の端子をＩＣチップに接続するための電極の構
造およびその製造方法に関する。
【０００２】
【背景技術および発明が解決しようとする課題】ＩＣの
集積度の向上に伴い、ボンディングワイヤーなどの外部
接続端子を接続するための電極（パッド）についても高
密度の配置が要求されるようになった。図２３に、３層
配線を用いて構成されたボンディングパッドの断面構造
の一例を示す。
【０００３】図２３の構造では、アルミニュウム配線の
段切れや、ボンディング領域の減少といった問題が生じ
易い。
【０００４】つまり、第１層目のアルミニュウム電極８
０１０と、第２層目のアルミニュウム電極８１１０と、
第３層目のアルミニュウム電極８３１０とを重ね合わせ
ると、急激な段差のためにアルミニュウムの厚みが減少
し、段切れが生じ易くなる。図２２では、１点鎖線で囲
まれる箇所８５００において段切れが生じる危険性が高
い。
【０００５】また、電極の多層化に伴ってボンディング
領域が小さくなる。つまり、図２２の下側に示すよう
に、１層目電極８０１０のボンディング可能な領域の端
部はＰ１であり、第２層目電極８１１０のボンディング
可能な領域の端部はＰ２であり、第３層目電極８３１０
のボンディング可能な領域の端部はＰ３であり、層を重
ねるにつれてボンディング領域が小さくなっていく。し
たがって、電極の多層化を促進した場合、ボンディング
領域の確保のためには必然的に第１層目の電極の面積を
大きくする必要があり、これにより、ボンディングパッ
ドを高密度に配置することが困難となる。
【０００６】本発明は上述の問題点に着目してなされた
ものであり、その目的は、ボンディングパッド等の外部
接続端子の接続領域を高密度に配置でき、かつ、信頼性
が高い半導体装置およびその製造方法を提供することに
ある。
【０００７】
【課題を解決するための手段】上述した課題を解決する
本発明は、以下のような構成をしている。
【０００８】（１）請求項１に記載の本発明は、多層配
線構造を有する半導体装置であって、第１の層に属し、
外部接続用の導電体が接続される第１の導体層と、前記
第１の層より下層の第２の層に属し、かつ複数の開口部
が設けられた第２の導体層と、前記第２の導体層より下
層の第３の層に属する第３の導体層と、前記第１の導体
層と前記第２の導体層との間に介在する第１の層間絶縁
膜と、この第１の層間絶縁膜に設けられた第１の貫通孔
と、この第１の貫通孔に充填された第４の導体層と、前
記第２の導体層と前記第３の導体層との間に介在する第
２の層間絶縁膜と、この第２の層間絶縁膜に設けられた
第２の貫通孔と、この第２の貫通孔に充填された第５の
導体層と、を含むことを特徴とする。
【０００９】本請求項の発明によれば、第１〜第３の導
体層は平坦な形態となり段差が生じない。ゆえに、各導
体層の段切れの心配がない。また、多層化してもボンデ
ィング領域の面積は常に一定に保たれる。したがって、
ボンディングパッドの高密度配置が可能となる。
【００１０】なお、「第２の導体層」とは、第１の導体
層と第３の導体層との間に介在する導体層（中間の導体
層）のうちの少なくとも一つを意味する用語である。
【００１１】また、「第１および第２の層間絶縁膜」
は、例えば、酸化膜，シリコン窒化膜，不純物を含んだ
酸化膜，有機物を含んだ酸化膜，有機物からなる絶縁
膜，あるいは前述の２種以上の絶縁膜を積層して形成さ
れた絶縁膜等を広く含む用語である。
【００１２】さらに、第２の導体層には開口部が設けら
れており、この開口部を介して第１の層間絶縁膜と第２
の層間絶縁膜とが接続し、これにより、第１の導体層と
第２の導体層との間には、層間絶縁膜の連続部が介在す
ることになる。つまり、絶縁膜を構成する絶縁体からな
る連続する支柱が介在することになる。よって、例え
ば、ワイヤーボンディング時に荷重が加えられても、層
間絶縁膜にクラックが生じない。
【００１３】（２）請求項２に記載の本発明は、請求項
１において、前記第１の絶縁膜と前記第２の絶縁膜とが
前記第２の導体層の前記開口部を介して接続されてお
り、これにより、前記第１の導体層と前記第３の導体層
との間には、前記第１の絶縁膜および前記第２の絶縁膜
の連続部が形成されていることを特徴とする。
【００１４】硬い層間絶縁膜の連続部（支柱）の存在を
明確化したものである。
【００１５】本発明では、中間に介在する導体層に選択
的に開口部を設け、その開口を介して各層の層間絶縁膜
を接続して連続した支柱を形成し、この支柱で最上層の
導体層に加わる荷重を分担するようにしている。これに
より、層間絶縁膜にクラックが生じない。したがって、
半導体装置の信頼性が向上する。
【００１６】つまり、ＳｉＯ2膜等の層間絶縁膜は、一
般に導体層（金属層等）よりも硬い。仮に、第２の導体
層に開口部が設けられていないとすると、第１の層間絶
縁膜と第２の層間絶縁膜は相互に分離されており、か
つ、それぞれの層間絶縁膜は、導体層にサンドイッチさ
れている。そして、ワイヤーボンディングの際に荷重が
加わると、柔らかい導体層は歪み、その歪んだ導体層が
硬い層間絶縁膜を押圧する。このとき、導体層にサンド
イッチされている硬い層間絶縁膜にクラックが生じやす
い。これに対し、本発明では、連続した支柱の存在によ
り層間絶縁膜が保護され、クラックの発生が防止され
る。
【００１７】（３）請求項３に記載の本発明は、請求項
１または請求項２において、前記第２の導体層は、網の
目状の平面パターンを有することを特徴とする。
【００１８】最上層の導体層（第１の導体層）と最下層
の導体層（第３の導体層）との間に介在する中間層の導
体層（第２の導体層）をメッシュ形状に加工したもので
ある。第２の導体層が流すことができる電流量（電流密
度）を大きく保ちつつ、多数の開口を効率的に形成する
ことができる。
【００１９】（４）請求項４に記載の本発明は、請求項
１において、前記第３の導体層は、半導体基板の表面を
覆う絶縁膜上に形成された最下層の導体層であり、か
つ、その第３の導体層にも複数の開口部が形成されてい
ることを特徴とする。
【００２０】外部接続用端子の電極の下に位置する最下
層の導体層にも開口部を設けることにより、力学的強度
がさらに向上し、層間絶縁膜におけるクラックの抑制効
果が高まる。
【００２１】つまり、最下層の導体層（第３の導体層）
の開口部において、絶縁膜の支柱が、半導体基板の表面
を覆う絶縁膜上に直接に接続され、導体層が介在するこ
となく、硬い連続した支柱が形成される。この硬い連続
した絶縁膜の支柱が、外部接続端子が接続される最上層
の電極を支えるため、上側からの押圧力に対する強度が
さらに高まる。
【００２２】（５）請求項５に記載の本発明は、請求項
４において、前記第３の導体層は、網の目状の平面パタ
ーンを有することを特徴とする。
【００２３】第３の導体層をメッシュ形状に加工したも
のである。第３の導体層が流すことができる電流量（電
流密度）を大きく保ちつつ、多数の開口を効率的に形成
することができる。
【００２４】（６）請求項４に記載の本発明は、請求項
１〜請求項５のいずれかにおいて、前記外部接続用の導
電体はボンディングワイヤーであることを特徴とする。
【００２５】ワイヤーボンディング時には、過大な荷重
（衝撃）が加わるために、層間絶縁膜にクラックが生じ
やすい。したがって、上述の構造をしたボンディングパ
ッドの採用が有効である。
【００２６】但し、外部接続端子はボンディングワイヤ
ーに限定されるものではなく、テープキャリアを用いた
ものや、バンプ電極を用いて半導体チップを基板に直接
に実装するもの（フリップチップ実装）にも適用でき
る。本発明によれば、配線の多層化がすすんでも、ボン
ディングパッドの平坦性が常に確保されるため、良好な
外部接続端子の接続が可能である。
【００２７】（７）請求項７に記載の本発明は、請求項
１〜請求項６のいずれかにおいて、前記第１の導体層，
第２の導体層および第３の導体層はアルミニュウムを主
成分とする層であり、第４の導体層および第５の導体層
はタングステンを主成分とする層であることを特徴とす
る。
【００２８】第４および第５の導体層をタングステンを
主成分とする層とすることにより、良好な埋め込みが可
能である。
【００２９】（８）請求項８に記載の本発明は、請求項
１〜請求項７のいずれかにおいて、半導体装置は、さら
に内部回路を具備し、その内部回路は多層配線構造を用
いて形成されており、前記第１の導体層，第２の導体
層，第３の導体層，第４の導体層，第５の導体層，第１
の層間絶縁膜，第２の層間絶縁膜および貫通孔と前記内
部回路を構成する前記多層配線構造とは、共通の製造プ
ロセスにより形成されることを特徴とする。
【００３０】内部回路と外部接続端子の接続部とを共通
の製造プロセスにて形成することにより、製造プロセス
の複雑化を防止できる。
【００３１】（９）請求項９に記載の本発明は、請求項
１〜８のいずれかにおいて、半導体装置は、さらにガー
ドリングを有し、このガードリングは、前記外部接続用
の導電体が接続される前記多層配線構造体の周囲に配設
されており、かつ、このガードリングは、前記前記第１
の導体層と同じ材料からなる第６の導電層と、前記第２
の導体層と同じ材料からなる第７の導体層と、前記第３
の導体層と同じ材料からなる第８の導体層と、前記第１
の層間絶縁膜および前記第２の層間絶縁膜と、前記第１
の層間絶縁膜に設けられた第１の溝と、前記第２の層間
絶縁膜に設けられた第２の溝と、前記第１の溝に充填さ
れた第９の導体層と、前記第２の溝に充填された第１０
の導体層と、を含んで構成されることを特徴とする。
【００３２】ガードリングの存在により、万一、層間絶
縁膜にクラックが生じても、そのクラックが周囲へと拡
大することが防止される。また、ガードリングは、ボン
ディングワイヤーをつたって進入してくる水分やチップ
の周辺から進入してくる水分の進行を防止する働きもあ
る。ゆえに、半導体装置の信頼性が向上する。
【００３３】（１０）請求項１０に記載の本発明は、外
部接続用の導電体が接続される多層配線構造を有する半
導体装置の製造方法であって、下記の（１）〜（７）の
工程により、前記多層配線構造を形成することを特徴と
する半導体装置の製造方法である。
【００３４】工程（１） 第１の導体層上に第１の層間絶縁膜を形成する。
【００３５】工程（２） 前記第１の層間絶縁膜に選択的に貫通孔を形成する。
【００３６】工程（３） 前記第１の層間絶縁膜上および前記貫通孔の内部に第１
の導体材料をデポジットした後、その全面をエッチング
することにより前記貫通孔内に前記第１の導体材料を埋
め込む。
【００３７】工程（４） 前記貫通孔に埋め込まれた前記第１の導体材料に接する
ように、第２の導体層を前記第１の層間絶縁膜上に形成
する。
【００３８】工程（５） 前記第２の導体層をパターニングして、複数の開口部を
形成する。
【００３９】工程（６） 前記複数の開口部を有する前記第２の導体層上に第２の
層間絶縁膜を形成する。
【００４０】工程（７） 前記工程（１）〜工程（３）と同様の工程により、前記
第２の層間絶縁膜に形成された貫通孔内に第２の導体材
料を埋め込む。
【００４１】工程（８） 前記貫通孔に埋め込まれた前記第２の導体材料に接する
ように、第３の導体層を前記第２の層間絶縁膜上に形成
する。
【００４２】微細な半導体集積回路における多層構造の
形成技術を、ボンディングパッドの形成にも使用するも
のである。
【００４３】（１１）請求項１１に記載の本発明は、請
求項１０において、前記工程（６）において形成される
複数の開口を有する第２の導体層は、網の目状の平面パ
ターンを有する層であることを特徴とする。
【００４４】中間層の導体層をメッシュ状に加工するも
のである。
【００４５】（１２）請求項１２に記載の本発明は、請
求項１０において、前記工程（１）〜工程（８）を共用
して、さらに、半導体装置の内部回路を構成する多層配
線構造を構成することを特徴とする。
【００４６】内部回路の多層配線構造も共通のプロセス
により形成するものである。
【００４７】（１３）請求項１３に記載の本発明は、請
求項１０において、前記工程（１）〜工程（８）を共用
して、さらに、ガードリングを形成することを特徴とす
る。
【００４８】共通のプロセスにより、ガードリングも容
易に形成できる。
【００４９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【００５０】（第１の実施の形態） （全体構造）図１は本発明の半導体装置の第１の実施の
形態の要部の構成を示す図である。
【００５１】図１に示される３層構造を有するボンディ
ングパッドは、第１層目電極３００と、第２層目電極２
００と、第３層目電極１００と、複数のスルーホール
（貫通孔）をもつ第１層目の層間絶縁膜１６０と、この
層間絶縁膜１６０に設けられたスルーホールに埋め込ま
れた導電体１２０ａ〜１２０ｄと、複数のスルーホール
をもつ第２層目の層間絶縁膜１５０と、この層間絶縁膜
１５０に設けられたスルーホールに埋め込まれた導電体
１１０ａ〜１１０ｄと、を有する。第１層目電極３００
は、半導体基板の表面を覆う酸化膜（絶縁膜）４１０上
に形成される。
【００５２】ボンディングワイヤー（図１中、１点鎖線
で示される）１８０は、最上層の第３層目の電極に接続
される。
【００５３】各層の電極１００，２００，３００は、例
えばアルミニュウムを主成分とする電極であり、また、
各層の層間絶縁膜は、例えばＳｉＯ2膜である。但し、
これに限定されるものではなく、層間絶縁膜として、シ
リコン窒化膜（Ｓｉ3Ｎ4膜），有機物を含んだ酸化膜，
不純物を含んだ酸化膜，ポリイミドやテフロン等の有機
物からなる絶縁膜，あるいはこれらの絶縁膜を２種以上
積層して形成された絶縁膜等を広く使用可能である。
【００５４】また、スルーホールに埋め込まれた導電体
１１０ａ〜１１０ｄ，１２０ａ〜１２０ｄは、例えばタ
ングステンを主成分としている。
【００５５】但し、電極や埋め込まれた導体層の材料は
それらに限定されるものではなく、種々のものが使用可
能である。例えば、各層の電極１００，２００，３００
の材料としては、アルミニュウム以外に、タングステ
ン，銅，金，ニッケルクロムチタンもしくは上述の材料
の少なくとも一つを含む合金（例えば、ＴｉＮ，ＷＮ，
ＣｕＮ，ＡｕＮ等の金属と窒素の化合物，Ａｌ-Ｔｉ，
ＡｌーＷ，ＡｌーＮｉ，Ｗ-Ｔｉ等の金属と金属の化合
物，ＴｉＳｉ2，ＷＳｉ2，ＮｉＳｉ2等のシリサイド化
合物）を使用可能である。
【００５６】第２層目電極２００には、複数の開口部１
３０ａ〜１３０ｉが形成されている。この開口部１３０
ａ〜１３０ｉを介して第１層目の層間絶縁膜１６０と、
第２層目の層間絶縁膜１５０とが接続（結合）され、こ
の結果、第１層目電極３００と第２層目電極１００との
間には、層間絶縁膜からなる支柱１４０（図１中、２点
鎖線で示される）が形成されている。
【００５７】図２は、図１のボンディングパッドの平面
図（上側）およびＡ−Ａ線に沿う断面図（下側）であ
る。なお、平面図では、各構成要素の平面的配置をわか
りやすくするため、各要素は実線で記載してある。ま
た、図２では、スルーホールに埋め込まれた導電体を、
図１より詳しく記載してある。つまり、参照番号１１０
ａ，１１０ｂ〜１１７ａ，１１７ｂで示される導電体等
が追加されている。
【００５８】また、図３に、図２の平面図におけるＢ−
Ｂ線に沿うボンディングパッドの断面構造が示されてい
る。
【００５９】また、図４に、第２層目の電極２００の要
部の平面パターンが示されている。図４から明らかなよ
うに、本実施例における第２層目の電極２００には規則
的に開口部（貫通穴）１３０ａ〜１３０ｉが形成され、
これにより、第２層目の電極２００は網の目状（メッシ
ュ状）の平面パターンを有している。この網の目状のパ
ターンは、所望の電流容量を確保しつつ多数の開口部を
形成する上で有利である。
【００６０】図２の断面図（下側の図）に示されるよう
に、各層の電極１００，２００、３００は、そのまま引
き出して配線層１０２，２０２，３０２としても使用す
ることができる。したがって、配線引き出しの自由度も
高い。
【００６１】図２および図３から明らかなように、本実
施例では、第１層目の層間絶縁膜１６０のスルーホール
に埋め込まれた導電体層１１２ｂ〜１１７ｂと、第２層
目の層間絶縁膜１５０のスルーホールに埋め込まれた導
電体層１１２ａ〜１１７ａとは、平面的にみて互いに完
全に重なって配置されている。力学的には、垂直方向に
加わる応力に対して最も強い構造である。但し、これに
限定されるものではなく、図５に示されるように、１層
目の導体層（１１４ｂ，１１７ｂ等）と、２層目の導体
層（１１４ａ，１１７ａ等）とを少しずらして配置して
もよい。
【００６２】なお、図２，図３において、参照番号４０
０はシリコン基板であり、参照番号４１０はシリコン基
板の全面を覆うＳｉＯ2膜である。また、参照番号２４
０は保護膜である。
【００６３】（本実施の形態の効果）本実施の形態によ
れば、ボンディングパッドが平坦な形態となり段差が生
じない。つまり、金属電極が何層になった場合でも、ボ
ンディングパッドの平坦性を保つことができる。ゆえ
に、各導体層の段切れの心配がない。また、多層化して
もボンディング領域の面積は常に一定に保たれる。した
がって、ボンディングパッドの高密度配置が可能とな
る。
【００６４】さらに、第２の電極２００には開口部１３
０ａ〜１３０ｉが設けられており、この開口部を介して
第１層目の層間絶縁膜１６０と第２層目の層間絶縁膜１
５０とが接続し、これにより、第１層目の導体層と第２
層目の導体層との間には、層間絶縁膜による支柱が介在
することになる。よって、ワイヤーボンディング時に荷
重が加えられても、層間絶縁膜１５０，１６０にクラッ
クが生じない。
【００６５】つまり、ＳｉＯ2膜等の層間絶縁膜は、一
般に導体層（金属層等）よりも硬い。仮に、第２層目の
電極２００に開口部１３０ａ〜１３０ｉが設けられてい
ないとすると、第１層目の層間絶縁膜１６０と第２層目
の層間絶縁膜１５０とは相互に分離されており、かつ、
それぞれの層間絶縁膜は、各層の電極１００，２００，
３００によりサンドイッチされていることになる。
【００６６】したがって、ワイヤーボンディングの際に
荷重が加わると、柔らかい最上層の電極１００は歪み、
その歪んだ電極１００が硬い層間絶縁膜１５０を押圧す
る。このとき、各層の電極にサンドイッチされている硬
い層間絶縁膜１５０（１６０）にクラックが生じやす
い。この様子を図２１（ａ）に示す。図２１（ａ）にお
いて矢印で示される力が加わると、層間絶縁膜１５０，
１６０にクラック（Ｘ，Ｙ）が生じやすい。
【００６７】そこで、中間に介在する電極２００に選択
的に開口部１３０ａ〜１３０ｉを設け、その開口部を介
して各層の層間絶縁膜１５０，１６０を接続して連続し
た支柱（図１の参照番号１４０）を形成し、この支柱で
最上層の電極１００に加わる荷重を支えるようにした。
これにより、層間絶縁膜１５０，１６０にクラックが生
じない。つまり、本発明では、図２１（ｂ）に示すよう
に、２層目の電極層２００に設けられた開口部１３０を
介して層間絶縁膜による硬い支柱１４０が形成される。
よって、図２１（ａ）のような層間絶縁膜におけるクラ
ックの発生が防止される。したがって、半導体装置の信
頼性が向上する。
【００６８】なお、上述の例では、３層の電極のうちの
中間の電極（第２層目の電極）のみに開口部を設けてい
るが、これに限定されるものではなく、図２２に示すよ
うに、第１層目の電極（最下層の電極）３００にも開口
部を設けてもよい。この場合、ボンディングパッドの力
学的強度がさらに向上し、層間絶縁膜におけるクラック
の抑制効果が高まる。
【００６９】つまり、図２２に示すように、第１層目の
電極３００に、第２層目の電極２００と同じ位置に複数
の開口部１３３ａ〜１３３ｉを設けることにより、層間
絶縁膜からなる支柱１４２が、半導体基板の表面を覆う
絶縁膜４１０上に直接に接続される。つまり、導体層が
介在することなく連続した硬い支柱１４２によって、第
３層目の電極１００が支えられることになる。したがっ
て、上側からの押圧力に対するボンディングパッドの強
度がさらに高まる。
【００７０】また、第１層目の電極３００は、第２層目
の電極２００と同様にメッシュ形状に加工するのが望ま
しい。第１層目の電極３００をそのまま引き出して配線
として用いること場合に、その第１層目の電極３００が
流すことができる電流量（電流密度）を大きく保ちつつ
多数の開口を効率的に形成することができ、便利であ
る。
【００７１】なお、必要な場合には、ボンディングワイ
ヤー１８０が接続される最上層の電極（第３層目の電
極）１００にも開口部を設けてもよい。
【００７２】以上の実施例では、３層の電極（配線）構
造を例にとったが、これに限定されるものではなく、２
層，４層，あるいはそれ以上の多層の電極（配線）構造
においても本発明を適用可能である。つまり、本実施例
と同様の構成を採用することにより、同様の効果が得ら
れる。
【００７３】（第２の実施の形態）図６は、本発明の第
２の実施の形態の構造を示す平面図（上側）およびＡ−
Ａ線に沿う断面図（下側）である。図６において、第１
層目の層間絶縁膜１６０のスルーホールに埋め込まれた
導電体層を白丸で示し、第２層目の層間絶縁膜１５０の
スルーホールに埋め込まれた導電体層を黒丸で示してあ
る。
【００７４】本実施の形態の特徴は、第１層目の層間絶
縁膜１６０のスルーホールに埋め込まれた導電体層１２
２，１２４と、第２層目の層間絶縁膜１５０のスルーホ
ールに埋め込まれた導電体層１２１，１２３とは、平面
的にみてまったく重なりを有しない形態で配置されてい
る。
【００７５】所望の電流容量さえ確保できれば、本実施
例のような導体層（埋め込まれた導体層）の配置も可能
である。
【００７６】（第３の実施の形態）図７は本発明の第３
の実施の形態の構造を示す平面図（上側）およびＡ−Ａ
線に沿う断面図（下側）である。
【００７７】本実施の形態の特徴は、ボンディングパッ
ドを取り囲むように、ガードリング５００を設けたこと
である。
【００７８】図７の断面図に示されるように、ガードリ
ング５００は、図１〜図３に示されるボンディングパッ
ド構造と同じ構造をもち、導体層３０２，５０２，５０
８，５０６，５０４，５０２により構成されている。こ
のガードリングは、図１〜図３に示されるボンディング
パッド構造と同一のプロセスにより形成されるものであ
る。
【００７９】このガードリング５００の存在により、万
一、層間絶縁膜１５０，１６０にクラックが生じても、
そのクラックが周囲へと拡大することが防止される。ま
た、ガードリング５００は、ボンディングワイヤー１８
０をつたって進入してくる水分やチップの周辺から進入
してくる水分の進行を防止する働きもある。ゆえに、半
導体装置の信頼性が向上する。
【００８０】図８に示される例では、ガードリング５０
０の周囲にさらに、ガードリング５０２を設けている。
このような構成により、クラックの周囲への拡大を防止
する効果や水分の進行を阻止する効果が高まる。
【００８１】（第４の実施の形態）図９は本発明の第４
の実施の形態の構造を示す平面図（上側）およびＡ−Ａ
線に沿う断面図（下側）である。
【００８２】本実施の形態の特徴は、ガードリングを配
設する代わりに、ボンディングパッドの各層の電極を接
続するための導体層と同じ導体層を埋め込み、これによ
り、ガードリングと同様の効果を得ることである。
【００８３】図９において、参照番号６１２ａ，６１２
ｂ，６１４ａ，６１４ｂ，６１６ａ，６１６ｂ，６１８
ａ，６１８ｂが、ガードリングと同様の役割を果たす導
体層である。クラックの周囲への拡大防止や水分の進行
阻止効果を高めるために、導体層を高密度に配置するの
が望ましい。
【００８４】（第５の実施の形態）次に、図１〜図４に
示した構造のボンディングパッドの製造プロセスについ
て説明する。
【００８５】図１〜図４に示されるボンディングパッド
は、例えば、図１０に示されるように半導体チップ１０
００の周囲に配置され、それぞれのパッドにはボンディ
ングワイヤー１８０が接続される。なお、図１０におい
て、ボンディングパッドには参照番号１４００が付され
ている。また、半導体チップ１０００の中央部には内部
回路１５００が形成される。
【００８６】図１０のＣ−Ｃ線に沿う断面構造が図１１
に示される。図１１において、左側にボンディングパッ
ド１４００の構造が示され、右側に内部回路１５００の
構造が示されている。ボンディングパッド１４００の断
面構造は、図３に示される断面構造に対応している。
【００８７】図１１の構造の製造工程を、以下、図１２
〜図１７を参照して順をおって説明する。
【００８８】図１２に示すように、まず、半導体基板２
０００上に、ポリシリコン等からなるゲート電極２０１
８と、ｐウエル層２０１０と、ｎ+層２０１２，２０１
４とを形成してＭＯＳトランジスタを形成する。これに
より、所望の電子回路が構成される。
【００８９】続いて、絶縁膜２５００にコンタクトホー
ルＨ１を設け、次に、チタン（Ｔｉ）膜２１００及びチ
タンナイトライド（ＴｉＮ）膜２１２０を全面に順次に
デポジットする。チタン（Ｔｉ）膜はコンタクト抵抗を
低くする働きをする。チタンナイトライド（ＴｉＮ）膜
は、次の工程におけるタングステン（Ｗ）のコンタクト
ホールへの埋め込みを容易にする働きをする。
【００９０】次に、図１３に示すように、タングステン
（Ｗ）層２３００を形成する。
【００９１】続いて、図１４に示すように、タングステ
ン層２３００の全面を、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉ
ｏｎ Ｅｔｃｈｉｎｇ）を用いてエッチングして、タン
グステン（Ｗ）をコンタクトホールＨ１内に埋め込む。
これにより、埋め込まれたタングステン層２３１０が形
成される。このタングステンの埋め込みのためのエッチ
ングは、例えば、その内部の真空度が２４０ｍＴｏｒｒ
で、かつキャリアガスとしてのＡｒガス（９０ｓｃｃ
ｍ）を用い、エッチングガスとしてＳＦ6（１１０ｓｃ
ｃｍ）を用い、ＲＦパワーが３００Ｗのドライエッチン
グ装置を使用して行われる。
【００９２】ＲＩＥによるタングステン層のエッチング
に用いられるフッ素ガスは、アルミニュウム配線の腐食
の一因となるが、本発明の製造方法では、ボンディング
パッド部分の構造を、内部回路の多層配線構造と同時に
形成するため、フッ素ガスがボンディングパッド部の電
極の腐食の原因となる心配はない。したがって、ＩＣチ
ップの信頼性が向上する。
【００９３】次に、アルミニュウム（Ａｌ），チタンナ
イトライド（ＴｉＮ）を積層形成し、通常のフォトリソ
グラフィ技術を用いて加工することにより、図１５に示
されるようなアルミニュウム電極（３２００ａおよび３
２００ｂ，３２１０ａおよび３２１０ｂ）を形成する。
図２２のように、ボンディングパッド部の第１層目の電
極にも選択的に開口部１３３ａ〜１３３ｉを設ける場合
には、このフォトリソグラフィによる電極（３２００
ａ，３２１０ａ，２１２０ａ，２１００ａ）の加工工程
において、所望の位置に開口を形成する。なお、チタン
ナイトライド（ＴｉＮ）膜３２１０ａ，３２１０ｂは、
露光時の光の反射を防止する役割を果たす。つまり、反
射防止層として機能する。
【００９４】次に、図１６に示すように、層間絶縁膜３
０００を形成する。
【００９５】次に、図１７に示すように、その層間絶縁
膜３０００に選択的に複数のスルーホールを形成し、次
に、図１２〜図１５と同様の製造プロセスを経て、第２
層目の電極を形成する。図１７において、参照番号３４
００ａ，３４００ｂはチタン（Ｔｉ）膜であり、参照番
号３４１０ａ，３４１０ｂはチタンナイトライド（Ｔｉ
Ｎ）膜であり、参照番号３３００，３３０２，３３０
４，３３０６，３３０８，３３１０はタングステン
（Ｗ）層であり、参照番号４２００ａ，４２００ｂはア
ルミニュウム（Ａｌ）電極であり、参照番号４２１０
ａ，４２１０ｂはチタンナイトライド（ＴｉＮ）膜から
なる反射防止層である。図１に示すような選択的な開口
部１３０ａ〜１３０ｉは、この工程において形成する。
【００９６】次に、図１８に示すように、層間絶縁膜４
０００を形成し、その層間絶縁膜４０００に複数のスル
ーホールを形成し、次に、図１２〜図１５と同様の製造
プロセスを経て、第３層目の電極を形成する。図１８に
おいて、参照番号３５００ａ，３５００ｂはチタン（Ｔ
ｉ）膜であり、参照番号３５１０ａ，３５１０ｂはチタ
ンナイトライド（ＴｉＮ）膜であり、参照番号４３０
０，４３０２，４３０４，４３０６，４３０８，４３１
０はタングステン（Ｗ）層であり、参照番号５２００
ａ，５２００ｂはアルミニュウム（Ａｌ）電極であり、
参照番号５２１０ａ，５２１０ｂはチタンナイトライド
（ＴｉＮ）膜からなる反射防止層である。
【００９７】次に、図１９に示すように最終保護膜５０
００を形成し、その一部を選択的に開口してボンディン
グワイヤーを接続するための領域を形成する。
【００９８】そして、ボンディングワイヤ１８０を３層
目の電極に接続して、図１１に示す構造が完成する。
【００９９】（第６の実施の形態）図２０は本発明の第
６の実施の形態の構成を示す平面図である。
【０１００】本実施の形態の特徴は、ボンディングパッ
ド１０００の周囲に第１のガードリング５００を設け、
さらに、半導体チップの周辺に第２のガードリング５５
００を設けたことである。
【０１０１】図３を用いて説明したように、第１のガー
ドリング５００はボンディングパッド部の層間絶縁膜に
おいて発生したクラックが周囲に拡大するのを防止する
と共に、水分の進行も阻止する。
【０１０２】また、第２のガードリング５５００は半導
体チップの周囲からの水分の進入を防止する。よって、
半導体チップの耐湿性がより向上する。
【０１０３】また、第１のガードリング５００と、第２
のガードリング５５００と、内部回路１５００における
多層配線構造とは、いずれも共通の製造プロセスにより
製造でき、便利である。
【０１０４】本発明は、モノリシックＩＣだけでなく、
液晶装置における薄膜を用いた基板等にも広く利用でき
る。また、外部接続の形態としては、ボンディングワイ
ヤを用いたものに限定されず、テープキャリアを用いた
ものや、バンプ電極を用いて半導体チップを基板に直接
に実装するもの（フリップチップ実装）にも適用でき
る。
【０１０５】
【図面の簡単な説明】
【図１】本発明の半導体装置の第１の実施の形態の要部
の構造を示す図である。
【図２】図１に示されるデバイスの平面図（上側）およ
びＡ−Ａ線に沿う断面図（下側）である。
【図３】図２に示されるデバイスのＢ−Ｂ線に沿う断面
図である。
【図４】図１に示される中間の電極２００の平面形状を
示す図である。
【図５】変形例のデバイスの断面図である。
【図６】本発明の第２の実施の形態のデバイスの平面図
（上側）およびＡ−Ａ線に沿う断面図（下側）である。
【図７】本発明の第３の実施の形態のデバイスの平面図
（上側）およびＡ−Ａ線に沿う断面図（下側）である。
【図８】変形例のデバイスの平面図である。
【図９】本発明の第４の実施の形態のデバイスの平面図
（上側）およびＡ−Ａ線に沿う断面図（下側）である。
【図１０】半導体チップにおけるボンディングパッドや
内部回路の配置を示す図である。
【図１１】本発明の半導体装置の製造方法における、第
１の工程を示すデバイスの断面図である。
【図１２】本発明の半導体装置の製造方法における、第
２の工程を示すデバイスの断面図である。
【図１３】本発明の半導体装置の製造方法における、第
３の工程を示すデバイスの断面図である。
【図１４】本発明の半導体装置の製造方法における、第
４の工程を示すデバイスの断面図である。
【図１５】本発明の半導体装置の製造方法における、第
５の工程を示すデバイスの断面図である。
【図１６】本発明の半導体装置の製造方法における、第
６の工程を示すデバイスの断面図である。
【図１７】本発明の半導体装置の製造方法における、第
７の工程を示すデバイスの断面図である。
【図１８】本発明の半導体装置の製造方法における、第
８の工程を示すデバイスの断面図である。
【図１９】本発明の半導体装置の製造方法における、第
９の工程を示すデバイスの断面図である。
【図２０】本発明の第６の実施の形態のデバイスの平面
図である。
【図２１】本発明の半導体装置の特徴を説明するための
図であり、（ａ）は比較例のデバイスの断面図であり、
（ｂ）は本発明のデバイスの要部の断面図である。
【図２２】本発明の半導体装置におけるボンディングパ
ッド部分の変形例の構造を示す図である。
【図２３】従来技術の問題点を説明するための図であ
る。
【符号の説明】
１００ 第３層目電極 １１０ａ〜１１０ｄ 埋め込まれた導体層（２層目） １２０ａ〜１２０ｄ 埋め込まれた導体層（１層目） １３０ａ〜１３０ｉ 開口部 １４０ 層間絶縁膜からなる支柱 １８０ ボンディングワイヤー ２００ 第２層目電極 ３００ 第１層目電極

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 多層配線構造を有する半導体装置であっ
    て、 第１の層に属し、外部接続用の導電体が接続される第１
    の導体層と、 前記第１の層より下層の第２の層に属し、かつ複数の開
    口部が設けられた第２の導体層と、 前記第２の導体層より下層の第３の層に属する第３の導
    体層と、 前記第１の導体層と前記第２の導体層との間に介在する
    第１の層間絶縁膜と、 この第１の層間絶縁膜に設けられた第１の貫通孔と、 この第１の貫通孔に充填された第４の導体層と、 前記第２の導体層と前記第３の導体層との間に介在する
    第２の層間絶縁膜と、 この第２の層間絶縁膜に設けられた第２の貫通孔と、 この第２の貫通孔に充填された第５の導体層と、を含む
    ことを特徴とする半導体装置。
  2. 【請求項２】 請求項１において、 前記第１の絶縁膜と前記第２の絶縁膜とが前記第２の導
    体層の前記開口部を介して接続されており、これによ
    り、前記第１の導体層と前記第３の導体層との間には、
    前記第１の絶縁膜および前記第２の絶縁膜の連続部が形
    成されていることを特徴とする半導体装置。
  3. 【請求項３】 請求項１または請求項２において、 前記第２の導体層は、網の目状の平面パターンを有する
    ことを特徴とする半導体装置。
  4. 【請求項４】 請求項１において、 前記第３の導体層は、半導体基板の表面を覆う絶縁膜上
    に形成された最下層の導体層であり、かつ、その第３の
    導体層にも複数の開口部が形成されていることを特徴と
    する半導体装置。
  5. 【請求項５】 請求項４において、 前記第３の導体層は、網の目状の平面パターンを有する
    ことを特徴とする半導体装置。
  6. 【請求項６】 請求項１〜請求項５のいずれかにおい
    て、 前記外部接続用の導電体はボンディングワイヤーである
    ことを特徴とする半導体装置。
  7. 【請求項７】 請求項１〜請求項６のいずれかにおい
    て、 前記第１の導体層，第２の導体層および第３の導体層は
    アルミニュウムを主成分とする層であり、第４の導体層
    および第５の導体層はタングステンを主成分とする層で
    あることを特徴とする半導体装置。
  8. 【請求項８】 請求項１〜請求項７のいずれかにおい
    て、 半導体装置は、さらに内部回路を具備し、その内部回路
    は多層配線構造を用いて形成されており、 前記第１の導体層，第２の導体層，第３の導体層，第４
    の導体層，第５の導体層，第１の層間絶縁膜，第２の層
    間絶縁膜および貫通孔と、前記内部回路を構成する前記
    多層配線構造とは、共通の製造プロセスにより形成され
    ることを特徴とする半導体装置。
  9. 【請求項９】 請求項１〜８のいずれかにおいて、 半導体装置は、さらにガードリングを有し、このガード
    リングは、前記外部接続用の導電体が接続される前記多
    層配線構造体の周囲に配設されており、かつ、このガー
    ドリングは、 前記前記第１の導体層と同じ材料からなる第６の導電層
    と、 前記第２の導体層と同じ材料からなる第７の導体層と、 前記第３の導体層と同じ材料からなる第８の導体層と、 前記第１の層間絶縁膜および前記第２の層間絶縁膜と、 前記第１の層間絶縁膜に設けられた第１の溝と、 前記第２の層間絶縁膜に設けられた第２の溝と、 前記第１の溝に充填された第９の導体層と、 前記第２の溝に充填された第１０の導体層と、を含んで
    構成されることを特徴とする半導体装置。
  10. 【請求項１０】 外部接続用の導電体が接続される多層
    配線構造を有する半導体装置の製造方法であって、 下記の（１）〜（７）の工程により、前記多層配線構造
    を形成することを特徴とする半導体装置の製造方法。 工程（１） 第１の導体層上に第１の層間絶縁膜を形成する。 工程（２） 前記第１の層間絶縁膜に選択的に貫通孔を形成する。 工程（３） 前記第１の層間絶縁膜上および前記貫通孔の内部に第１
    の導体材料をデポジットした後、その全面をエッチング
    することにより前記貫通孔内に前記第１の導体材料を埋
    め込む。 工程（４） 前記貫通孔に埋め込まれた前記第１の導体材料に接する
    ように、第２の導体層を前記第１の層間絶縁膜上に形成
    する。 工程（５） 前記第２の導体層をパターニングして、複数の開口部を
    形成する。 工程（６） 前記複数の開口部を有する前記第２の導体層の上に第２
    の層間絶縁膜を形成する。 工程（７） 前記工程（１）〜工程（３）と同様の工程により、前記
    第２の層間絶縁膜に形成された貫通孔内に第２の導体材
    料を埋め込む。 工程（８） 前記貫通孔に埋め込まれた前記第２の導体材料に接する
    ように、第３の導体層を前記第２の層間絶縁膜上に形成
    する。
  11. 【請求項１１】 請求項１０において、 前記工程（６）において形成される複数の開口を有する
    第２の導体層は、網の目状の平面パターンを有すること
    を特徴とする半導体装置の製造方法。
  12. 【請求項１２】 請求項１０において、 前記工程（１）〜工程（８）を共用して、さらに、半導
    体装置の内部回路を構成する多層配線構造を構成するこ
    とを特徴とする半導体装置の製造方法。
  13. 【請求項１３】 請求項１０において、 前記工程（１）〜工程（８）を共用して、さらに、ガー
    ドリングを形成することを特徴とする半導体装置の製造
    方法。
JP23731096A 1996-08-20 1996-08-20 半導体装置およびその製造方法 Expired - Fee Related JP3482779B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP23731096A JP3482779B2 (ja) 1996-08-20 1996-08-20 半導体装置およびその製造方法
TW086111465A TW367600B (en) 1996-08-20 1997-08-11 Semiconductor apparatus and manufacturing method thereof
US08/914,095 US6100589A (en) 1996-08-20 1997-08-19 Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
US09/586,963 US6756675B1 (en) 1996-08-20 2000-06-05 Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23731096A JP3482779B2 (ja) 1996-08-20 1996-08-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH1064945A true JPH1064945A (ja) 1998-03-06
JP3482779B2 JP3482779B2 (ja) 2004-01-06

Family

ID=17013479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23731096A Expired - Fee Related JP3482779B2 (ja) 1996-08-20 1996-08-20 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US6100589A (ja)
JP (1) JP3482779B2 (ja)
TW (1) TW367600B (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049190A (ja) * 1998-07-14 2000-02-18 Texas Instr Inc <Ti> 能動集積回路上のボンディングのためのシステム及び方法
WO2001045165A1 (en) * 1999-12-16 2001-06-21 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
WO2001078145A2 (en) * 2000-04-12 2001-10-18 Koninklijke Philips Electronics N.V. Boding pad in semiconductor device
JP2002231753A (ja) * 2001-01-26 2002-08-16 Samsung Electronics Co Ltd 半導体素子のボンディングパッド及びその製造方法
US6653729B2 (en) 2000-09-29 2003-11-25 Nec Electronics Corporation Semiconductor device and test method for manufacturing same
US6847124B2 (en) 2002-06-04 2005-01-25 Sharp Kabushiki Kaisha Semiconductor device and fabrication method thereof
JP2005142351A (ja) * 2003-11-06 2005-06-02 Nec Electronics Corp 半導体装置およびその製造方法
JP2005142553A (ja) * 2003-10-15 2005-06-02 Toshiba Corp 半導体装置
JP2005327763A (ja) * 2004-05-12 2005-11-24 Nec Electronics Corp 半導体装置
JP2006005202A (ja) * 2004-06-18 2006-01-05 Nec Electronics Corp 半導体装置
JP2006261673A (ja) * 2005-03-15 2006-09-28 Samsung Electronics Co Ltd スロットが形成された金属パッドとメッシュ型ビアパターンを有するボンディングパッド
JP2007503113A (ja) * 2003-08-21 2007-02-15 インターシル アメリカズ インク 能動領域ボンディングの両立性のある高電流構造体
JP2007194663A (ja) * 1998-12-28 2007-08-02 Samsung Electronics Co Ltd 半導体素子のボンディングパッド構造
JP2007214349A (ja) * 2006-02-09 2007-08-23 Fuji Electric Device Technology Co Ltd 半導体装置
US7298051B2 (en) 2005-05-30 2007-11-20 Fujitsu Limited Semiconductor element and manufacturing method thereof
JP2008021847A (ja) * 2006-07-13 2008-01-31 Toshiba Corp 半導体装置のｅｓｄ保護回路
US8274160B2 (en) 2003-08-21 2012-09-25 Intersil Americas Inc. Active area bonding compatible high current structures
WO2013187187A1 (ja) * 2012-06-15 2013-12-19 セイコーインスツル株式会社 半導体装置
WO2024042996A1 (ja) * 2022-08-26 2024-02-29 ソニーセミコンダクタソリューションズ株式会社 積層基板及び半導体装置

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197525A (ja) * 1997-09-19 1999-04-09 Hitachi Ltd 半導体装置およびその製造方法
WO1999038204A1 (fr) * 1998-01-23 1999-07-29 Rohm Co., Ltd. Interconnexion damasquinee et dispositif a semi-conducteur
US6448650B1 (en) * 1998-05-18 2002-09-10 Texas Instruments Incorporated Fine pitch system and method for reinforcing bond pads in semiconductor devices
US6163074A (en) * 1998-06-24 2000-12-19 Samsung Electronics Co., Ltd. Integrated circuit bonding pads including intermediate closed conductive layers having spaced apart insulating islands therein
US6552438B2 (en) * 1998-06-24 2003-04-22 Samsung Electronics Co. Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
JP3536728B2 (ja) * 1998-07-31 2004-06-14 セイコーエプソン株式会社 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置
US6573538B2 (en) * 1998-11-12 2003-06-03 International Business Machines Corporation Semiconductor device with internal heat dissipation
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
JP2000195896A (ja) * 1998-12-25 2000-07-14 Nec Corp 半導体装置
US6028367A (en) * 1999-05-07 2000-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Bonds pads equipped with heat dissipating rings and method for forming
US6551916B2 (en) * 1999-06-08 2003-04-22 Winbond Electronics Corp. Bond-pad with pad edge strengthening structure
US6495917B1 (en) * 2000-03-17 2002-12-17 International Business Machines Corporation Method and structure of column interconnect
JP3425582B2 (ja) * 2000-04-14 2003-07-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6555910B1 (en) * 2000-08-29 2003-04-29 Agere Systems Inc. Use of small openings in large topography features to improve dielectric thickness control and a method of manufacture thereof
US7312141B2 (en) * 2000-09-26 2007-12-25 International Business Machines Corporation Shapes-based migration of aluminum designs to copper damascene
US6528883B1 (en) 2000-09-26 2003-03-04 International Business Machines Corporation Shapes-based migration of aluminum designs to copper damascene
US6492247B1 (en) * 2000-11-21 2002-12-10 International Business Machines Corporation Method for eliminating crack damage induced by delaminating gate conductor interfaces in integrated circuits
JP2002184950A (ja) * 2000-12-15 2002-06-28 Fujitsu Ltd 多層配線構造の半導体装置、配線方法、配線装置、及び記録媒体
JP2002231721A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP3685722B2 (ja) * 2001-02-28 2005-08-24 三洋電機株式会社 半導体装置及びその製造方法
JP3781178B2 (ja) * 2001-03-30 2006-05-31 ユーディナデバイス株式会社 高周波半導体装置の多層配線構造
US6465895B1 (en) * 2001-04-05 2002-10-15 Samsung Electronics Co., Ltd. Bonding pad structures for semiconductor devices and fabrication methods thereof
CN100397635C (zh) * 2001-04-17 2008-06-25 华邦电子股份有限公司 用于集成电路的具有边缘强化结构的接线垫
FR2824954A1 (fr) * 2001-05-18 2002-11-22 St Microelectronics Sa Plot de connexion d'un circuit integre
JP4801296B2 (ja) * 2001-09-07 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US6781229B1 (en) * 2001-12-19 2004-08-24 Skyworks Solutions, Inc. Method for integrating passives on-die utilizing under bump metal and related structure
US20040036131A1 (en) * 2002-08-23 2004-02-26 Micron Technology, Inc. Electrostatic discharge protection devices having transistors with textured surfaces
US7692315B2 (en) * 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
JP2004095916A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
US6908841B2 (en) * 2002-09-20 2005-06-21 Infineon Technologies Ag Support structures for wirebond regions of contact pads over low modulus materials
US6825541B2 (en) * 2002-10-09 2004-11-30 Taiwan Semiconductor Manufacturing Co., Ltd Bump pad design for flip chip bumping
JP4489345B2 (ja) 2002-12-13 2010-06-23 株式会社ルネサステクノロジ 半導体装置の製造方法
US7023067B2 (en) * 2003-01-13 2006-04-04 Lsi Logic Corporation Bond pad design
US7023090B2 (en) * 2003-01-29 2006-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad and via structure design
JP4303547B2 (ja) * 2003-01-30 2009-07-29 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7102237B1 (en) 2003-05-28 2006-09-05 Lightspeed Semiconductor Corporation ASIC customization with predefined via mask
US20050230005A1 (en) * 2003-06-25 2005-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Test pad for reducing die sawing damage
US20040262762A1 (en) * 2003-06-25 2004-12-30 Ming-Shuoh Liang Method of providing via in a multilayer semiconductor device
US7495343B1 (en) 2003-07-31 2009-02-24 Nvidia Corporation Pad over active circuit system and method with frame support structure
US7453158B2 (en) * 2003-07-31 2008-11-18 Nvidia Corporation Pad over active circuit system and method with meshed support structure
US7146596B2 (en) * 2003-08-29 2006-12-05 International Business Machines Corporation Integrated circuit chip having a ringed wiring layer interposed between a contact layer and a wiring grid
US7372153B2 (en) * 2003-10-07 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit package bond pad having plurality of conductive members
US7188321B2 (en) * 2003-11-06 2007-03-06 International Business Machines Corporation Generation of metal holes by via mutation
US7081679B2 (en) * 2003-12-10 2006-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for reinforcing a bond pad on a chip
US7629689B2 (en) * 2004-01-22 2009-12-08 Kawasaki Microelectronics, Inc. Semiconductor integrated circuit having connection pads over active elements
JP4242336B2 (ja) * 2004-02-05 2009-03-25 パナソニック株式会社 半導体装置
JP3880600B2 (ja) * 2004-02-10 2007-02-14 松下電器産業株式会社 半導体装置およびその製造方法
US7632749B1 (en) * 2004-04-13 2009-12-15 Spansion Llc Semiconductor device having a pad metal layer and a lower metal layer that are electrically coupled, whereas apertures are formed in the lower metal layer below a center area of the pad metal layer
EP1635399B1 (en) * 2004-09-08 2011-05-04 STMicroelectronics Srl Lateral MOS device and method of making the same
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
US7241636B2 (en) * 2005-01-11 2007-07-10 Freescale Semiconductor, Inc. Method and apparatus for providing structural support for interconnect pad while allowing signal conductance
US20060207790A1 (en) * 2005-03-15 2006-09-21 Jayoung Choi Bonding pads having slotted metal pad and meshed via pattern
JP4713936B2 (ja) * 2005-05-09 2011-06-29 株式会社東芝 半導体装置
JP4605378B2 (ja) 2005-07-13 2011-01-05 セイコーエプソン株式会社 半導体装置
KR100640662B1 (ko) * 2005-08-06 2006-11-01 삼성전자주식회사 장벽금속 스페이서를 구비하는 반도체 소자 및 그 제조방법
JP5066836B2 (ja) * 2005-08-11 2012-11-07 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100746824B1 (ko) * 2005-12-16 2007-08-06 동부일렉트로닉스 주식회사 반도체 소자의 패드 구조 및 그 형성 방법
US20070267748A1 (en) * 2006-05-16 2007-11-22 Tran Tu-Anh N Integrated circuit having pads and input/output (i/o) cells
US7808117B2 (en) * 2006-05-16 2010-10-05 Freescale Semiconductor, Inc. Integrated circuit having pads and input/output (I/O) cells
US7276435B1 (en) * 2006-06-02 2007-10-02 Freescale Semiconductor, Inc. Die level metal density gradient for improved flip chip package reliability
US7622364B2 (en) * 2006-08-18 2009-11-24 International Business Machines Corporation Bond pad for wafer and package for CMOS imager
US7679180B2 (en) * 2006-11-07 2010-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad design to minimize dielectric cracking
US7749778B2 (en) * 2007-01-03 2010-07-06 International Business Machines Corporation Addressable hierarchical metal wire test methodology
JP2009021528A (ja) * 2007-07-13 2009-01-29 Toshiba Corp 半導体装置
KR20090046627A (ko) * 2007-11-06 2009-05-11 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US9103884B2 (en) * 2008-03-05 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. De-embedding on-wafer devices
US8148797B2 (en) 2008-06-26 2012-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Chip pad resistant to antenna effect and method
US8653648B2 (en) * 2008-10-03 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Zigzag pattern for TSV copper adhesion
TWI394221B (zh) * 2009-04-30 2013-04-21 Advanced Semiconductor Eng 具有測試銲墊之矽晶圓及其測試方法
KR101184375B1 (ko) * 2010-05-10 2012-09-20 매그나칩 반도체 유한회사 패드 영역의 크랙 발생을 방지하는 반도체 장치 및 그 제조 방법
US8652855B2 (en) * 2011-03-29 2014-02-18 Texas Instruments Incorporated Low resistance stacked annular contact
US8896124B2 (en) * 2011-04-04 2014-11-25 Nxp B.V. Via network structures and method therefor
US20120261813A1 (en) * 2011-04-15 2012-10-18 International Business Machines Corporation Reinforced via farm interconnect structure, a method of forming a reinforced via farm interconnect structure and a method of redesigning an integrated circuit chip to include such a reinforced via farm interconnect structure
EP2535930A1 (en) * 2011-06-16 2012-12-19 austriamicrosystems AG Semiconductor device with contact pad stack
KR101979025B1 (ko) * 2012-08-01 2019-05-16 매그나칩 반도체 유한회사 반도체 소자의 금속배선 및 반도체 소자의 금속배선 형성방법
US8772950B2 (en) * 2012-11-07 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for flip chip substrate with guard rings outside of a die attach region
US9177914B2 (en) * 2012-11-15 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad structure over TSV to reduce shorting of upper metal layer
US9768221B2 (en) * 2013-06-27 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure layout for semiconductor device
US9978637B2 (en) * 2013-10-11 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism for forming patterned metal pad connected to multiple through silicon vias (TSVs)
CN107210306B (zh) * 2015-01-23 2020-07-14 奥林巴斯株式会社 摄像装置和内窥镜
KR102019355B1 (ko) * 2017-11-01 2019-09-09 삼성전자주식회사 반도체 패키지
WO2020103875A1 (en) * 2018-11-21 2020-05-28 Changxin Memory Technologies, Inc. Distribution layer structure and manufacturing method thereof, and bond pad structure
US11887945B2 (en) * 2020-09-30 2024-01-30 Wolfspeed, Inc. Semiconductor device with isolation and/or protection structures

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229642A (en) * 1980-09-01 1993-07-20 Hitachi, Ltd. Resin molded type semiconductor device having a conductor film
JPH0286193A (ja) * 1988-09-22 1990-03-27 Fujitsu Ltd 薄膜多層回路基板の製造方法
JP3106493B2 (ja) 1990-10-31 2000-11-06 日本電気株式会社 半導体装置
JPH06260529A (ja) 1993-03-04 1994-09-16 Mitsubishi Electric Corp 半導体装置
JPH06326150A (ja) 1993-05-12 1994-11-25 Sony Corp パッド構造
EP0637840A1 (en) * 1993-08-05 1995-02-08 AT&T Corp. Integrated circuit with active devices under bond pads
JPH07263446A (ja) 1994-03-17 1995-10-13 Fujitsu Ltd 半導体装置
JP3396790B2 (ja) * 1994-08-02 2003-04-14 富士通株式会社 半導体装置及びその製造方法
JPH0851153A (ja) 1994-08-08 1996-02-20 Ricoh Co Ltd 多層配線を有する半導体装置
WO1996019829A1 (en) * 1994-12-22 1996-06-27 Pace Benedict G Device for superheating steam
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JP3457123B2 (ja) * 1995-12-07 2003-10-14 株式会社リコー 半導体装置

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049190A (ja) * 1998-07-14 2000-02-18 Texas Instr Inc <Ti> 能動集積回路上のボンディングのためのシステム及び方法
EP0973198A3 (en) * 1998-07-14 2003-03-19 Texas Instruments Incorporated System and method for bonding over active integrated curcuits
JP2007194663A (ja) * 1998-12-28 2007-08-02 Samsung Electronics Co Ltd 半導体素子のボンディングパッド構造
WO2001045165A1 (en) * 1999-12-16 2001-06-21 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
US6740985B1 (en) 1999-12-16 2004-05-25 Newport Fab, Llc Structure for bonding pad and method for its fabrication
WO2001078145A2 (en) * 2000-04-12 2001-10-18 Koninklijke Philips Electronics N.V. Boding pad in semiconductor device
WO2001078145A3 (en) * 2000-04-12 2002-04-04 Koninkl Philips Electronics Nv Boding pad in semiconductor device
JP2003530696A (ja) * 2000-04-12 2003-10-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置
US6653729B2 (en) 2000-09-29 2003-11-25 Nec Electronics Corporation Semiconductor device and test method for manufacturing same
US6815325B2 (en) 2000-09-29 2004-11-09 Nec Electronics Corporation Semiconductor device and test method for manufacturing same
JP2002231753A (ja) * 2001-01-26 2002-08-16 Samsung Electronics Co Ltd 半導体素子のボンディングパッド及びその製造方法
US6847124B2 (en) 2002-06-04 2005-01-25 Sharp Kabushiki Kaisha Semiconductor device and fabrication method thereof
US8946912B2 (en) 2003-08-21 2015-02-03 Intersil Americas LLC Active area bonding compatible high current structures
JP2007503113A (ja) * 2003-08-21 2007-02-15 インターシル アメリカズ インク 能動領域ボンディングの両立性のある高電流構造体
JP2012147006A (ja) * 2003-08-21 2012-08-02 Intersil Americas Inc 能動領域ボンディングの両立性のある高電流構造体
US8652960B2 (en) 2003-08-21 2014-02-18 Intersil Americas Inc. Active area bonding compatible high current structures
US8569896B2 (en) 2003-08-21 2013-10-29 Intersil Americas Inc. Active area bonding compatible high current structures
US8274160B2 (en) 2003-08-21 2012-09-25 Intersil Americas Inc. Active area bonding compatible high current structures
JP2005142553A (ja) * 2003-10-15 2005-06-02 Toshiba Corp 半導体装置
JP2005142351A (ja) * 2003-11-06 2005-06-02 Nec Electronics Corp 半導体装置およびその製造方法
JP2005327763A (ja) * 2004-05-12 2005-11-24 Nec Electronics Corp 半導体装置
JP2006005202A (ja) * 2004-06-18 2006-01-05 Nec Electronics Corp 半導体装置
JP4528035B2 (ja) * 2004-06-18 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2006261673A (ja) * 2005-03-15 2006-09-28 Samsung Electronics Co Ltd スロットが形成された金属パッドとメッシュ型ビアパターンを有するボンディングパッド
US7446029B2 (en) 2005-05-30 2008-11-04 Fujitsu Limited Semiconductor element and manufacturing method thereof
US7298051B2 (en) 2005-05-30 2007-11-20 Fujitsu Limited Semiconductor element and manufacturing method thereof
JP2007214349A (ja) * 2006-02-09 2007-08-23 Fuji Electric Device Technology Co Ltd 半導体装置
JP2008021847A (ja) * 2006-07-13 2008-01-31 Toshiba Corp 半導体装置のｅｓｄ保護回路
WO2013187187A1 (ja) * 2012-06-15 2013-12-19 セイコーインスツル株式会社 半導体装置
WO2024042996A1 (ja) * 2022-08-26 2024-02-29 ソニーセミコンダクタソリューションズ株式会社 積層基板及び半導体装置

Also Published As

Publication number Publication date
US6756675B1 (en) 2004-06-29
TW367600B (en) 1999-08-21
JP3482779B2 (ja) 2004-01-06
US6100589A (en) 2000-08-08

Similar Documents

Publication Publication Date Title
JP3482779B2 (ja) 半導体装置およびその製造方法
US7646087B2 (en) Multiple-dies semiconductor device with redistributed layer pads
US6614091B1 (en) Semiconductor device having a wire bond pad and method therefor
US5739587A (en) Semiconductor device having a multi-latered wiring structure
JP2916326B2 (ja) 半導体装置のパッド構造
US7786572B2 (en) System in package (SIP) structure
US7915744B2 (en) Bond pad structures and semiconductor devices using the same
JP4373866B2 (ja) 半導体装置の製造方法
US20060244156A1 (en) Bond pad structures and semiconductor devices using the same
US20070108562A1 (en) Semiconductor chip having bond pads
US20030036256A1 (en) Integrated circuit with bonding layer over active circuitry
JP2002198374A (ja) 半導体装置およびその製造方法
US20050173806A1 (en) Semiconductor device having bonding pad above low-k dielectric film and manufacturing method therefor
US8269347B2 (en) Semiconductor chip, electrode structure therefor and method for forming same
KR20030007228A (ko) 반도체장치 및 그 제조방법
US6576970B2 (en) Bonding pad structure of semiconductor device and method for fabricating the same
JP2002368098A (ja) フリップチップ型半導体素子及びその製造方法
JP2007214349A (ja) 半導体装置
JP3106493B2 (ja) 半導体装置
JP3725527B2 (ja) 半導体装置
JP2005005564A (ja) パッド構造
CN101088152A (zh) 半导体芯片及其制造方法、半导体芯片的电极结构及其形成方法以及半导体装置
JP2005005565A (ja) 半導体装置
KR100410708B1 (ko) 반도체장치 및 그 제조방법
JP2003347338A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees